JPS63202957A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63202957A JPS63202957A JP3615987A JP3615987A JPS63202957A JP S63202957 A JPS63202957 A JP S63202957A JP 3615987 A JP3615987 A JP 3615987A JP 3615987 A JP3615987 A JP 3615987A JP S63202957 A JPS63202957 A JP S63202957A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- basic
- resistance
- resistors
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000006355 external stress Effects 0.000 description 2
- 241000239290 Araneae Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、抵抗比を作る回路を集積化した半導体装置の
改良に関する。
改良に関する。
（ロ）従来の技術
半導体集積回路装置（ＩＣ）において、回路構成上抵抗
比を必要とする場合、これを実現するには例えば特開昭
６０−３１２６３号公報に記載されている抵抗装置を複
数個用いることによって構成するのが一般的である。又
、抵抗比の精度をより高める為には、抵抗値の大きい方
の抵抗体を複数個に分割する手法が用いられている。
比を必要とする場合、これを実現するには例えば特開昭
６０−３１２６３号公報に記載されている抵抗装置を複
数個用いることによって構成するのが一般的である。又
、抵抗比の精度をより高める為には、抵抗値の大きい方
の抵抗体を複数個に分割する手法が用いられている。
第５図はこのような半導体装置を示す平面図で、分割抵
抗Ｒ，，，Ｒ１，・・・Ｒ１，を直列に接続して使用す
る第１の抵抗体（Ｒ，）と、第１の抵抗体（Ｒ，）に隣
接して配設した第２の抵抗体（Ｒ２）とが設けられてい
る。その場合、分割抵抗Ｒ１１乃至Ｒ１ｎ−１の抵抗値
を第２の抵抗体（Ｒｐ）の抵抗値と等しくし、割り切れ
ない場合には、最後の分割抵抗Ｒ８゜の抵抗値を調整し
て所望の抵抗比を実現している。この様にすれば、分割
抵抗Ｒ１＋乃至Ｒｔｎ−＋の各々を第２の抵抗体（Ｒ９
）と等しい形状及び大きびに形成できるので、エツチン
グや拡散等のばらつきで第２の抵抗体（Ｒ１）の抵抗値
が変動した際、第１０抵抗体くＲ，）では前記変動分の
略抵抗比倍だけ抵抗値が変動し、全体としては第１の抵
抗体くＲ，）と第２の抵抗体（Ｒ１）との抵抗比が精度
良く保てる。
抗Ｒ，，，Ｒ１，・・・Ｒ１，を直列に接続して使用す
る第１の抵抗体（Ｒ，）と、第１の抵抗体（Ｒ，）に隣
接して配設した第２の抵抗体（Ｒ２）とが設けられてい
る。その場合、分割抵抗Ｒ１１乃至Ｒ１ｎ−１の抵抗値
を第２の抵抗体（Ｒｐ）の抵抗値と等しくし、割り切れ
ない場合には、最後の分割抵抗Ｒ８゜の抵抗値を調整し
て所望の抵抗比を実現している。この様にすれば、分割
抵抗Ｒ１＋乃至Ｒｔｎ−＋の各々を第２の抵抗体（Ｒ９
）と等しい形状及び大きびに形成できるので、エツチン
グや拡散等のばらつきで第２の抵抗体（Ｒ１）の抵抗値
が変動した際、第１０抵抗体くＲ，）では前記変動分の
略抵抗比倍だけ抵抗値が変動し、全体としては第１の抵
抗体くＲ，）と第２の抵抗体（Ｒ１）との抵抗比が精度
良く保てる。
（ハ）発明が解決しようとする問題点
しかしながら、従来の構成においては、抵抗値の小さい
側である第２の抵抗体（Ｒ２）を基本として用いる為、
抵抗比が大きくなると第１の抵抗体（Ｒ，）の分割数が
必然的に多くなり、ばらつきの要因が増す欠点があった
。又、分割数が増すと第１の抵抗体（Ｒ１）と第２の抵
抗体（Ｒ２）とで距離が遠くなる為、ばらつきの度合の
差が大きくなって精度を悪化きせる他、外部応力等の影
響をも受は易い欠点があった。
側である第２の抵抗体（Ｒ２）を基本として用いる為、
抵抗比が大きくなると第１の抵抗体（Ｒ，）の分割数が
必然的に多くなり、ばらつきの要因が増す欠点があった
。又、分割数が増すと第１の抵抗体（Ｒ１）と第２の抵
抗体（Ｒ２）とで距離が遠くなる為、ばらつきの度合の
差が大きくなって精度を悪化きせる他、外部応力等の影
響をも受は易い欠点があった。
（ニ）問題点を解決するための手段
本発明は衛士した欠点に鑑みてなされ、第１の抵抗体く
Ｒ，）と第２の抵抗体（Ｒ，）とで共用できる基本抵抗
を作成し、第２の抵抗体（Ｒｉ）はこの基本抵抗をｎ本
並列接続して所望の抵抗値を実現し、第１の抵抗体（モ
）は前記基本抵抗をｎ本直列接続して所望の抵抗値を形
成したことを特徴とする。
Ｒ，）と第２の抵抗体（Ｒ，）とで共用できる基本抵抗
を作成し、第２の抵抗体（Ｒｉ）はこの基本抵抗をｎ本
並列接続して所望の抵抗値を実現し、第１の抵抗体（モ
）は前記基本抵抗をｎ本直列接続して所望の抵抗値を形
成したことを特徴とする。
（ホ）作用
本発明によれば、第１の抵抗体（Ｒ１＞と第２の抵抗体
（Ｒ２）の全部又は大部分を基本抵抗Ｒ１１乃至Ｒ１ｎ
によって構成できるので、エツチングや拡散等のばらつ
きによる抵抗値のばらつきの整合度合に優れ、しかも基
本抵抗ＲＩｌ乃至Ｒ１ａの本数が最も少くなるので、コ
ンタクトホールや電極等の要因によるばらつきが少い。
（Ｒ２）の全部又は大部分を基本抵抗Ｒ１１乃至Ｒ１ｎ
によって構成できるので、エツチングや拡散等のばらつ
きによる抵抗値のばらつきの整合度合に優れ、しかも基
本抵抗ＲＩｌ乃至Ｒ１ａの本数が最も少くなるので、コ
ンタクトホールや電極等の要因によるばらつきが少い。
（へ）実施例
以下、本発明を図面を参照しながら詳細に説明する。
第１図は本発明の第１の実施例を示す平面図であり、（
モー）は基本抵抗Ｒ１１乃至Ｒ８゜及び残余抵抗Ｒ０を
直列に接続して構成した第１の抵抗体、（Ｒ□）は基本
抵抗Ｒ２＋乃至ＲＱｎを並列に接続して形成した第２の
抵抗体である。基本抵抗Ｒ１１乃至Ｒ１ｎ及びＲ３１乃
至Ｒ６ｎは全て同形状、同寸法に形成することで等しい
抵抗値を有し、第１の抵抗体（訂）はｎ木の基本抵抗Ｒ
１１乃至Ｒ１ｎと残余抵抗Ｒ１を電極で接続することに
より所望の抵抗値を実現し、さらに第２の抵抗体くも）
は８本の基本抵抗Ｒ８１乃至Ｒ６゜を電極で並列接続す
ることによって抵抗比に対応した抵抗値を実現している
。
モー）は基本抵抗Ｒ１１乃至Ｒ８゜及び残余抵抗Ｒ０を
直列に接続して構成した第１の抵抗体、（Ｒ□）は基本
抵抗Ｒ２＋乃至ＲＱｎを並列に接続して形成した第２の
抵抗体である。基本抵抗Ｒ１１乃至Ｒ１ｎ及びＲ３１乃
至Ｒ６ｎは全て同形状、同寸法に形成することで等しい
抵抗値を有し、第１の抵抗体（訂）はｎ木の基本抵抗Ｒ
１１乃至Ｒ１ｎと残余抵抗Ｒ１を電極で接続することに
より所望の抵抗値を実現し、さらに第２の抵抗体くも）
は８本の基本抵抗Ｒ８１乃至Ｒ６゜を電極で並列接続す
ることによって抵抗比に対応した抵抗値を実現している
。
基本抵抗の抵抗値及び分割数ｎは以下の如く決定する。
先ず、第１の抵抗体（Ｒ１）と第２の抵抗体（ＬＬ ）
とで夫々の抵抗値を Ｒ，＝ｘＲ，（但し、Ｘ≧４）・・・・・・・・・・旧
・・・・・（１）なる関係を満足するように設定して抵
抗比Ｘを得る場合において、 ｎ ＝ 、ＩＴｉ （ｎは整数、少数点以下切り捨て）
・・・・・・・・・・・・・・・・・・（２）を満足す
る分割数ｎを求め、許らに ＲＡ＝Ｒ，／ｎ ・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・（３）を満
足するような基本抵抗の抵抗値ＲＡを適宜設定する。そ
の際、Ｒ２の値が確定していないので、ＲＡ乃びＲ３の
値は任意に設定し得るが、抵抗体として用いる拡散領域
の単位面積当りのシート抵抗値に鑑み、極端に低い値や
高い値は避ける。
とで夫々の抵抗値を Ｒ，＝ｘＲ，（但し、Ｘ≧４）・・・・・・・・・・旧
・・・・・（１）なる関係を満足するように設定して抵
抗比Ｘを得る場合において、 ｎ ＝ 、ＩＴｉ （ｎは整数、少数点以下切り捨て）
・・・・・・・・・・・・・・・・・・（２）を満足す
る分割数ｎを求め、許らに ＲＡ＝Ｒ，／ｎ ・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・（３）を満
足するような基本抵抗の抵抗値ＲＡを適宜設定する。そ
の際、Ｒ２の値が確定していないので、ＲＡ乃びＲ３の
値は任意に設定し得るが、抵抗体として用いる拡散領域
の単位面積当りのシート抵抗値に鑑み、極端に低い値や
高い値は避ける。
例えば、シート抵抗値が１００〜２００Ω／口程の拡散
領域を用いるならば、前記ＲＡの値は数百〜数にΩが適
当であり、シート抵抗値が１０〜２０Ω／口程の拡散領
域を用いるならば、前記ＲＡの値は数十〜数百Ωが適当
である。そして、Ｒ＝＝ＲＡ／ｎ ・・・・・・・・
・・・・・・・・・団・・旧旧旧・・・・・（４）Ｒ１
＝ ｎ ＲＡ ＋ ＲＢ （但し、ＲＩｌは残余抵抗Ｒ
１の抵抗値）・・・・・・・・・・・・・・・・・・（
５）を満足するように第１と第２の抵抗体（Ｒ１）と（
Ｒ２）の抵抗値を夫々設定する。即ち、第２の抵抗体律
、）は８本の基本抵抗を並列接続した抵抗値に設定し、
第１の抵抗体（ム）はｎ木の基本抵抗を直列接続すると
同時に、残余抵抗Ｒ７の抵抗値Ｒ１１を調整することに
よって（１）式が満足できるような抵抗値に設定する。
領域を用いるならば、前記ＲＡの値は数百〜数にΩが適
当であり、シート抵抗値が１０〜２０Ω／口程の拡散領
域を用いるならば、前記ＲＡの値は数十〜数百Ωが適当
である。そして、Ｒ＝＝ＲＡ／ｎ ・・・・・・・・
・・・・・・・・・団・・旧旧旧・・・・・（４）Ｒ１
＝ ｎ ＲＡ ＋ ＲＢ （但し、ＲＩｌは残余抵抗Ｒ
１の抵抗値）・・・・・・・・・・・・・・・・・・（
５）を満足するように第１と第２の抵抗体（Ｒ１）と（
Ｒ２）の抵抗値を夫々設定する。即ち、第２の抵抗体律
、）は８本の基本抵抗を並列接続した抵抗値に設定し、
第１の抵抗体（ム）はｎ木の基本抵抗を直列接続すると
同時に、残余抵抗Ｒ７の抵抗値Ｒ１１を調整することに
よって（１）式が満足できるような抵抗値に設定する。
尚、占有面積その他の理由で残余抵抗Ｒ１を作成したく
ない場合、その抵抗値ＲＢをｎ分割して各基本抵抗に振
り分け、（ＲＡ＋ＲＢ／ｎ）なる値を有する第２の基本
抵抗Ｒ６で第１の抵抗体（Ｒ１）を構成することも可能
である。
ない場合、その抵抗値ＲＢをｎ分割して各基本抵抗に振
り分け、（ＲＡ＋ＲＢ／ｎ）なる値を有する第２の基本
抵抗Ｒ６で第１の抵抗体（Ｒ１）を構成することも可能
である。
このように構成した本発明による半導体集積回路装置に
よれば、第１及び第２の抵抗体（Ｒ１）及び（Ｒ，）の
全て又は大部分を等しい抵抗値を有する基本抵抗の１種
類又は極めて近い抵抗値を有する基本抵抗と第２の基本
抵抗との２種類で構成できるので、エツチングや拡散等
のばらつきによる抵抗値のばらつきが全ての基本抵抗で
等しく、抵抗体の形状（長さ）が異ることに起因するば
らつきの差異を排除できる。又、上述した方法によって
基本抵抗の数を最も少くできるので、例えばコンタクト
ホールの位置や電極の長さ等、分割数を増したことによ
るばらつきが最も少い。よって高精度の抵抗比が得られ
る。
よれば、第１及び第２の抵抗体（Ｒ１）及び（Ｒ，）の
全て又は大部分を等しい抵抗値を有する基本抵抗の１種
類又は極めて近い抵抗値を有する基本抵抗と第２の基本
抵抗との２種類で構成できるので、エツチングや拡散等
のばらつきによる抵抗値のばらつきが全ての基本抵抗で
等しく、抵抗体の形状（長さ）が異ることに起因するば
らつきの差異を排除できる。又、上述した方法によって
基本抵抗の数を最も少くできるので、例えばコンタクト
ホールの位置や電極の長さ等、分割数を増したことによ
るばらつきが最も少い。よって高精度の抵抗比が得られ
る。
そして、衛士した如く分割した基本抵抗Ｒ８□乃至Ｒ８
゜及びＲ１１乃至Ｒ１，を、ｌ−ｍとなるようなできる
だけ正方形に近い領域内に全て収納することで、よりば
らつきの要因を排除することができる。これは、一般的
に任意の２つの地点におけるエツチングや拡散等の工程
変動のばらつきが、２つの地点が接近する程差が少く、
離れる程差が大きくなる事実に基いており、略正方形の
領域内に収めることによって領域の中心から領域の最外
部までの距離が最も均一で且つ最小にできるので、前記
ばらつきの度合の差による影響が最も少い。
゜及びＲ１１乃至Ｒ１，を、ｌ−ｍとなるようなできる
だけ正方形に近い領域内に全て収納することで、よりば
らつきの要因を排除することができる。これは、一般的
に任意の２つの地点におけるエツチングや拡散等の工程
変動のばらつきが、２つの地点が接近する程差が少く、
離れる程差が大きくなる事実に基いており、略正方形の
領域内に収めることによって領域の中心から領域の最外
部までの距離が最も均一で且つ最小にできるので、前記
ばらつきの度合の差による影響が最も少い。
その際、基本抵抗の線幅や間隔はプロセス的な面や耐圧
の面でおのずと決ってくる。
の面でおのずと決ってくる。
第２図及び第３図は本発明の第２及び第３の実施例を示
し、第２図はｎ＝２、第３図はｎ＝１２の場合を夫々示
す。第２図において、第１の抵抗体（ム）はＲ＋ １と
ＲＩｔｈを直列接続して構成し、第２の抵抗体（Ｒ，−
）はＲ４１とＲ２２を並列接続して構成する。同じく第
３図において、第１の抵抗体（Ｒ１）はＲ１１乃至Ｒ１
１２を直列接続して構成し、第２の抵抗体（Ｒ２）はＲ
ｚ＋乃至Ｒ３１，を並列に接続して構成する。第２．第
３の実施例共に、り〜ｍとなるようなできるだけ正方形
に近い領域内に配設して本願の効果を得る。
し、第２図はｎ＝２、第３図はｎ＝１２の場合を夫々示
す。第２図において、第１の抵抗体（ム）はＲ＋ １と
ＲＩｔｈを直列接続して構成し、第２の抵抗体（Ｒ，−
）はＲ４１とＲ２２を並列接続して構成する。同じく第
３図において、第１の抵抗体（Ｒ１）はＲ１１乃至Ｒ１
１２を直列接続して構成し、第２の抵抗体（Ｒ２）はＲ
ｚ＋乃至Ｒ３１，を並列に接続して構成する。第２．第
３の実施例共に、り〜ｍとなるようなできるだけ正方形
に近い領域内に配設して本願の効果を得る。
ところで、前記第１乃至第３の実施例のように正方形の
領域内に収納できない場合もあり得る。
領域内に収納できない場合もあり得る。
そのような場合には、第４図に示す如く、第１の抵抗体
（Ｒ１）を構成する基本抵抗ＲＩ １乃至ＲＩ６の各々
が、第２の抵抗体くＲ，）を構成する基本抵抗Ｒ３１乃
至Ｒ２６のうちの少くとも１つと隣接するように配設す
ることによって、距離が離れることによるばらつきの要
因を緩和できる。即ち、第４図において、Ｒ１１はＲ２
１と、Ｒ，、はＲ２１と、ＲＩ３はＲ３，と・・・・・
・ＲＩ６はＲＩｔｈ６と各々が互いに隣接するように配
設することによって、Ｒ１１の値が変動すれば必ずそれ
に近い値だけＲ１１も変動するので、全体として精度の
高い抵抗比を保つことができる。
（Ｒ１）を構成する基本抵抗ＲＩ １乃至ＲＩ６の各々
が、第２の抵抗体くＲ，）を構成する基本抵抗Ｒ３１乃
至Ｒ２６のうちの少くとも１つと隣接するように配設す
ることによって、距離が離れることによるばらつきの要
因を緩和できる。即ち、第４図において、Ｒ１１はＲ２
１と、Ｒ，、はＲ２１と、ＲＩ３はＲ３，と・・・・・
・ＲＩ６はＲＩｔｈ６と各々が互いに隣接するように配
設することによって、Ｒ１１の値が変動すれば必ずそれ
に近い値だけＲ１１も変動するので、全体として精度の
高い抵抗比を保つことができる。
尚、斯る手法を適用して、第２図のものにおいて、第１
の抵抗体（Ｒ，）はＲ１１とＲ２１で構成し、第２の抵
抗体（Ｒｉ＞はＲ１２とＲ２，で構成することも可能で
ある。同様に、第３図のものにおいては、第１の抵抗体
（−し）をＲ１，乃至ＲＩ６とＲ２□乃至Ｒ２６とで構
成し、第２の抵抗体くＲｉ）をＲＩ７乃至Ｒ３１２とＲ
Ｑ７乃至Ｒ２□、とで構成することも可能である。
の抵抗体（Ｒ，）はＲ１１とＲ２１で構成し、第２の抵
抗体（Ｒｉ＞はＲ１２とＲ２，で構成することも可能で
ある。同様に、第３図のものにおいては、第１の抵抗体
（−し）をＲ１，乃至ＲＩ６とＲ２□乃至Ｒ２６とで構
成し、第２の抵抗体くＲｉ）をＲＩ７乃至Ｒ３１２とＲ
Ｑ７乃至Ｒ２□、とで構成することも可能である。
（ト）発明の詳細
な説明した如く、本発明によれば、全部又は大部分を基
本抵抗で構成したので、抵抗体の形状（長さ）が異るこ
とに起因するばらつきの差を無くすことができる。又、
基本抵抗の数を最も少くすることができるので、分割数
が増すことに起因するばらつきを最小にできる。さらに
、略正方形の領域に配置又は各々の基本抵抗が他の抵抗
体を構成する各々の基本抵抗と互いに隣接するように配
置したので、距離が遠くなることに起因するばらつきの
度合の差が最小になる。さらに又、外部応力の影響も最
小にできる。よって、全体的にばらつきの差が少い、整
合度合に優れた基本抵抗で抵抗比を構成できるので、精
度の高い抵抗比を実現できる利点を有する。又、分割数
を最も少くできるので、電極配線を簡略可できる利点を
も有する。
本抵抗で構成したので、抵抗体の形状（長さ）が異るこ
とに起因するばらつきの差を無くすことができる。又、
基本抵抗の数を最も少くすることができるので、分割数
が増すことに起因するばらつきを最小にできる。さらに
、略正方形の領域に配置又は各々の基本抵抗が他の抵抗
体を構成する各々の基本抵抗と互いに隣接するように配
置したので、距離が遠くなることに起因するばらつきの
度合の差が最小になる。さらに又、外部応力の影響も最
小にできる。よって、全体的にばらつきの差が少い、整
合度合に優れた基本抵抗で抵抗比を構成できるので、精
度の高い抵抗比を実現できる利点を有する。又、分割数
を最も少くできるので、電極配線を簡略可できる利点を
も有する。
第１図乃至第４図は本発明を説明する為の平面図、第５
図は従来例を説明する為の平面図である。 （Ｒ１）は第１の抵抗体、 （チ〉は第２の抵抗体、Ｒ
１１乃至Ｒ１，、及びＲ２，乃至Ｒｕｎは基本抵抗、
Ｒ１は残余抵抗である。
図は従来例を説明する為の平面図である。 （Ｒ１）は第１の抵抗体、 （チ〉は第２の抵抗体、Ｒ
１１乃至Ｒ１，、及びＲ２，乃至Ｒｕｎは基本抵抗、
Ｒ１は残余抵抗である。
Claims (1)
- （１）第１の抵抗体とこの第１の抵抗体より小さい抵抗
値を有する第２の抵抗体とで抵抗比を作成した回路を集
積化した半導体集積回路装置において、前記第２の抵抗
体は複数本に分割した基本抵抗を並列に接続して構成し
、前記第１の抵抗体は前記基本抵抗を前記第２の抵抗体
の分割数だけ直列に接続して構成する又は前記分割数だ
け直列に接続した基本抵抗とこの基本抵抗より小さい抵
抗値を有する残余抵抗とを直列に接続して構成する又は
前記基本抵抗と略等しい抵抗値を有する第２の基本抵抗
を前記分割数だけ直列に接続して構成したことを特徴と
する半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3615987A JPS63202957A (ja) | 1987-02-19 | 1987-02-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3615987A JPS63202957A (ja) | 1987-02-19 | 1987-02-19 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63202957A true JPS63202957A (ja) | 1988-08-22 |
| JPH0533830B2 JPH0533830B2 (ja) | 1993-05-20 |
Family
ID=12461989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3615987A Granted JPS63202957A (ja) | 1987-02-19 | 1987-02-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63202957A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5680132A (en) * | 1994-12-15 | 1997-10-21 | Nec Corporation | Digital to analog converter having a string of resistors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189666A (ja) * | 1983-04-13 | 1984-10-27 | Nec Corp | トリミング用重みづけ抵抗装置 |
-
1987
- 1987-02-19 JP JP3615987A patent/JPS63202957A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189666A (ja) * | 1983-04-13 | 1984-10-27 | Nec Corp | トリミング用重みづけ抵抗装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5680132A (en) * | 1994-12-15 | 1997-10-21 | Nec Corporation | Digital to analog converter having a string of resistors |
| DE19546953B4 (de) * | 1994-12-15 | 2005-12-22 | Nec Electronics Corp., Kawasaki | Halbleitervorrichtung beziehungsweise Digital-Analog-Wandler mit Widerstandsreihe |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0533830B2 (ja) | 1993-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7764109B2 (en) | Semiconductor device and voltage divider circuit | |
| US2261667A (en) | Electrical resistance | |
| JPH05206861A (ja) | 抵抗ストリング回路 | |
| US3680013A (en) | Film attenuator | |
| JPS63202957A (ja) | 半導体集積回路装置 | |
| US4565000A (en) | Matching of resistor sensitivities to process-induced variations in resistor widths | |
| JP3388805B2 (ja) | 集積化電圧分割器 | |
| US4331949A (en) | Thick film printed circuit | |
| EP0087112B1 (en) | Multi purpose chip | |
| JPH01246921A (ja) | 電流源装置 | |
| US5905427A (en) | Integrated circuit resistor array | |
| JPH0269972A (ja) | 半導体集積装置 | |
| JP2612100B2 (ja) | 半導体圧力センサ | |
| US4586019A (en) | Matching of resistor sensitivities to process-induced variations in resistor widths | |
| JP4220484B2 (ja) | 集積回路抵抗体アレイ | |
| US4646056A (en) | Matching of resistor sensitivities to process-induced variations in resistor widths | |
| JPH0795590B2 (ja) | セミカスタム半導体集積回路の設計方法 | |
| JPH065788A (ja) | 半導体装置 | |
| JPH05235279A (ja) | 半導体集積回路装置 | |
| US20030192022A1 (en) | Layout method of voltage division resistors | |
| JPH04273401A (ja) | 基準電圧分割用抵抗列 | |
| JPH02304964A (ja) | 半導体集積回路装置 | |
| JPS6068709A (ja) | 基準電圧発生回路 | |
| JPH10223836A (ja) | 半導体集積回路のトリミングパターン | |
| JPH04352466A (ja) | Ｒ−２ｒラダー抵抗回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |