TW214610B - Method of making contact for semiconductor device - Google Patents

Method of making contact for semiconductor device Download PDF

Info

Publication number
TW214610B
TW214610B TW082102998A TW82102998A TW214610B TW 214610 B TW214610 B TW 214610B TW 082102998 A TW082102998 A TW 082102998A TW 82102998 A TW82102998 A TW 82102998A TW 214610 B TW214610 B TW 214610B
Authority
TW
Taiwan
Prior art keywords
layer
silicon
polysilicon
doped
doped polysilicon
Prior art date
Application number
TW082102998A
Other languages
English (en)
Inventor
Roehl Siegfried
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW214610B publication Critical patent/TW214610B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Conductive Materials (AREA)
  • Die Bonding (AREA)

Description

經濟部中央標準局8工消費合作社印* 214610 Λί __Β6_ 五、發明説明（1 ) 搿明領城 本發明係關於一種製造一半導體裝置之等電接點之方 法，更特別地是關於製造一種用於例如積體電路之半導 體裝置的覆軍式（capped)和無界式（borderless)接點。 琎明背畺 半導體装置之接點為一半導體主體表面之導電區，用 Μ與該主體或該主體內導電區電性連接，覆罩式接點指 完全Μ涵緣物質包圍之接點。無界式接點指可重叠半導 體裝置之絕緣區或閘極區之接點。對於高密度之積體電 路而言（例如動態皤櫬存取記憶體（DRAM),欲形成此類 覆罩式和無界式接點乃相當地困雞，特別在一完全比例 (ful卜scale)的製程中尤其困難。然而，這些接點又是 高密度型式之積體電路（如DRAMS)所需者。特別地是， 由轉換電晶體至儲存電極的内節點接點更需要這種覆單 式和無界式接點。覆罩可允許其他導電層依（例如）DRAM 記憶體内之位元線的要求而通過接觸面積，一棰用Μ形 成覆罩式和無界式接點之技術是形成摻雜多晶矽 (polysilicon〉之接點。此摻雜的多晶矽接點區形成於 非摻雜（本質的）多晶矽内之開口內。該非摻雜多晶矽可 易於選擇地予Μ蝕刻與閘極包封或隔離物K達成重叠或 無邊界。但是，此非摻雜多晶矽必須被除去，並由一具 低介電係數之絕緣材質（例如二氧化矽）取代之，檷準地 用於移除此非摻雜多晶矽但又不損壊已摻雜多晶矽接點 ----------LI_------{-----^------.玎------Μ I (請先閱讀背面之注意事項再塡寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（：nu X 297父犛） 82.3. 40,000 2l46l〇 A 6 B6 經濟部中央標準局S工消費合作社印" 五、發明説明（2 ) 區之罩幕系統難於控制，或者其需要特殊選擇的蝕刻劑 。因此，需要一種易於實施且可使用於一製程中形成覆 罩式無界的已摻雜多晶矽接點之方法。 發明之簡論 本發明之一方面在於一種於非摻雜多晶矽内之開口中 形成已摻雜多晶矽之無界接點的方法，其中一 Μ二氧化 矽製成之自我對準的罩層被形成於該已摻雜多晶矽上， 此由熱成長二氧化矽於該摻雜與非摻雜多晶矽兩者上， 旦使該二氧化矽層在已摻雜多晶矽上之厚度大於在非摻 雜多晶矽上之厚度的方式達成。因此，非摻雜多晶矽上 之較薄二氧化矽層可輕易予Κ鈾刻掉，而保留位在於已 摻雜多晶矽上之一部分二氧化矽。 本發明之製造一半導體裝置之導電接點於一半導體材 質主體上之方法，包括在該主體表面上形成一層非摻雜 多晶矽。一開口被形成於此非摻雜多晶矽層上，且被充 填Μ已摻雜之多晶矽。二氧化矽層被生成於該非和已摻 雜多晶矽兩者之上，且其中在已摻雑多晶矽上之二氧化 矽層較生成於非摻雑多晶矽上之二氧化矽層為厚。因此 該非摻雜多晶矽上之較薄之二氧化矽層被蝕刻掉*僅留 下位於已摻雜多晶矽上之二氧化矽。接著除去該非摻雜 多晶矽。 另一方面本發明係鼷於一種製造一導電接點於一半導 體材質主體表面上之方法，該方法包含下列步驟：於該 -4- (請先閱讀背面之注意事項再填寫本頁) -裝- 訂· 本紙張尺度適用中國國家標準（CNS)甲4规格（2U) X 297公釐） 82.3. 40,000 2l46l〇 A 6 Βί) 經濟部中央標準局β工消费合作社印¾ 五、發明説明（3 ) 主體表面沉積一非摻雜多晶矽曆；形成一貫穿該非摻雜 多晶矽曆至該主體表面之開口； Μ —氮化矽層或其他絕 緣膜覆篕該開口之側壁；以摻雑多晶矽填充該開口的其 他部分；在一氣化$環境中加熱該已摻雜和非摻雜多晶砂 ，以形成一二氣化矽曆，該層在已摻雑多晶矽上之厚度 較非摻雜多晶矽上之厚度為厚；蝕刻該二氧化矽層以移 除非摻雜多晶矽上之部分，而留下已摻雑多晶矽上之一 部分二氧化矽層；移除該非摻雜多晶矽；以及形成一介 電層於該主體表面上，圍繞已摻雜多晶矽。 本發明將可由下列詳细說明配合圖式而得較佳的了解。 鬭式之簡述 匾1-6為一半導體裝置之截面圖，例示本發明所形成 具有無界接點之裝置的方法之不同步驟。 應明白瑄些圖式並不須是等比例顯示。 現參考圖1 ,係顯示一全氧半導體（M0S)場效電晶體 (FET)10之部分截面圖，其表現出本發明在形成一無界 式接點之方法中開始的狀態圖，該電晶體10包含一半専 體材質製成之基質主體12,如單晶矽，只有一表面14。 此表面14的一部分上為一導電材質之閘極16,如導電多 晶矽。此閘極16以一薄閘極介電層18(典型上為二氧化 矽）而與表面14絕緣。該閘極16被覆蓋Μ —包封層17(典 型上為二氧化矽），且沿每一側有側壁間隔物19(亦典型 -5- (請先閲讀背面之注意事項再塡寫本頁) --裝. 訂. 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） 82.3. 40,000 Λ 6 B6 經濟部中央櫺準局W3T工消費合作社印製 五、發明説明（4 ) 為二氧化矽），主體12内和表面14上者為所需導電型式 之源極和洩極區20和22。此源極和洩極區20和22位於閘 極16之相對兩側。為說明起見，該電晶體10為一 η通道 絕緣W極場效電晶髑（IGFET)，其主艘為ρ型等電性， 而該源極和洩極各為η型導電性，本發明之方法將以於 區22上形成一接點之有闢方式的敘述，然而，應了解本 發明之方法可形成接點於該區域20和22兩者上，或是在 主體12内形成的其他區域上，例如美國專利第4,927,779 (S.H. Dhong 1 990年5月22日公告）所示之埋入式電容器 (buried capacitor)型式。 本發明之方法中，第一步驟為沉積一非摻雜（本質的） 多晶矽層24於主體表面14和閘極16上，此可由已知之化 學蒸鍍技術達成，其中主髓12被曝露於一含矽的氣體中 ，如矽甲烷，且被加热，Μ分解出氣體和表面14上之沉 積多晶矽，一罩幕層26(如一光阻層）被覆蓋於多晶矽層 24上，藉著檷準的光蝕刻步驟，該罩幕層26上具有一開 口 28,此開口位於欲形成接點處的主體表面14區上。多 晶矽層24之曝露部分接著由使用適當的蝕刻劑而予Μ除 去，Μ形成一向下穿透至包含區域22—部分之表面14部 分上之開口 30。 琨參考圖2 ,其顯示在本發明之方法的下一步驟期間 電晶體10之截面圖。該罩幕層26被Μ —適當溶劑而除去 ，接著開口 30之側壁被覆Μ —層氮化矽或其他絕緣材質 -6- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS〉甲4规格（2U) X 297公牮） 82.3. 40,000 Λΰ Β6 經濟部中央標準局war工消費合作杜印製 五、發明説明（5 ) 之層32。此可藉沉積一氮化矽曆於多晶矽層24、開口 30 之側壁和開口 30底部之主體表面14的曝露區上的方式達 成，接著，位於多晶矽暦24和開口 30底部的主體表面14 上之氮化矽層部分K 一異方性蝕刻除去，如一電漿蝕刻 ，而留下位於開口 30側壁上之氮化矽層。 現參考圈3 ,其顯示電晶體10經遇本發明之方法的下 一步驟後所形成的截面圃。開口 30被填充Μ已摻雜多晶 矽Μ形成一導罨接點34。此者係由沉横一已摻雜多晶矽 層於該非摻雜多晶矽層24上Κ及開口 30内、接著Μ —缠 合的蝕刻劑將位於非摻雜層24上之已摻雑多晶矽層去除 ，而留下開口 30内之已摻雜多晶矽接點34。在此蝕刻步 驟期間，接點34在其表面内可具有一中空穴36。該接點 34被摻雜Μ任何所需形式之摻雜物，例如η型専電性之 磷。再者，為解釋起見，此接點34最好能被大大摻雜至 5Χ 1020雜質/ cm3之濃度。該摻雜多晶矽可由任何已知 的化學蒸鍍技術沉積之，其中主體12被曝露於一包含矽 之氣體中，如矽甲烷（silane),和包含所需雜質的氣體 中，此主艤12被加熱至使氣體分解和摻雜多晶矽沉積之 溫度。 現參考圖4所示，其顯示電晶體10經過本發明之方法 的次一步驟後之截面圖。多晶矽層20和接點34在一氧化 氣團中加熱至某一溫度，而使一二氧化矽層38形成於層 2 4和該接點3 4之表面上。典型上，此可在7 0 0 t!和9 0 0 Ό (請先閱讀背面之注意事項再塡寫本頁) .裝· 訂_ t 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X Z97公穿） 82.3. 40,000 ^l46i〇 Λ(; Β6 經濟部中央標準局8工消費合作社印製 五、發明説明（6 ) 間之溫度下實施之。當多晶矽依此方式氧化時，形成於 摻雜多晶矽上之二氣化矽膜會較形成於非摻雜多晶矽上 之二氧化矽層為厚。因此，直接沉積於接點34(其為摻 雜多晶矽）上之二氧化矽曆36的一部分40會較位於非接 雑多晶矽層24上之二氧化矽層38的一部分42為大。Μ如 前所述之方式高度摻雜接點34，則二氧化矽層36之較厚 部分40之厚度會多於較薄部分42之厚度兩倍以上。 現參考匾5所示，其顯示電晶體10在經遇本發明之方 法的下一步驟後之截面視圖。Μ適當蝕刻劑蝕刻二氧化 矽層38,直到二氧化矽層38之較薄部分42已被完全地自 非摻雜多晶矽24上除去。雖然該二氧化矽層38之較厚部 分42之厚度減少，但仍保留一部分Μ提供接點34上之覆 罩層，並與該接點自行對齊，非摻雜多晶矽層24之曝露 部分接著利用一適合触刻劑而予Μ除去。在此蝕劑步嫌 期間，接點34被保護，以免於被層38之覆罩部分40和側 壁氮化矽層32蝕刻。 規參考圖6 ,其顯示電晶體10經過本發明之方法的下 一步驟後之截面視圖。將一介電材質之層44(如二氧化 矽）沉穑於閘極16和表面14的曝露區上，Κ完全地圍繞 接點34,此可利用任何已知之化學鍍與技術，沉積一層 二氣化矽於表面14、閘極16和接點34上的方式達成。然 後利用任何已知的平坦化（planarization)技術使該二 氧化矽層平坦化，Μ形成層44,該層圍繞接點34且具有 ------------------ -----裝------訂------^I (請先閱讀背面之注意事項再瑣寫本頁) 本紙張又度適用中國國家標準（CNS)甲4規格（210 X 297 W牮） 82.3. 40,000 經濟部中央標準局8工消費合作社印製 Αβ B6_ 五、發明説明（7 ) 一與接點34表面平面之表面。此使電晶體10具有一可與 其他區域（例如满狀電容，圖上未顯示）横向接觸之導鬣 接點34。此接點是無界的且為覆罩的，Μ致於該接點可 與横越導體線隔離，既然相同的技術也可用Μ形成與埴 些梢越導體線接觸的其他接點，故此點為重要的。DRAM 格（cells)之位元嬢即為其一例。 在本發明之方法中，藉著利用摻雜和非摻雜多晶矽之 氧化率不同的特性，可輕易地將一自我對準之覆罩式二 氧化矽層40沉積於接點34上。該自我對準覆罩曆40K及 _鏡接點34之側壁間隔物氮化矽層30會在除去非摻雜多 晶矽層24和Μ介電層44取代之期間内保護接點34。此可 允許使用任何蝕刻劑來除去該非摻雜多晶矽層24,而簡 化了非摻雜多晶矽層之除去步驟。因此，本發明之方法 能提供一種形成無界接點的簡單方法，其可用為製造包 含接點的積體電路之製程的一部分。 令人激賞和了解的本發明之特定實腌例只是本發明之 通則的例示。不同的修改仍符合與前述之原理。例如， 接點可做至任何形成於基質主體内之裝置。再者，雖然 主體上只顯示一個接點，該裝置可包括任何所需的接點 數和與該接點連接之導電片。瑄些Μ及簡簞的改變皆麗 於下列申請專利範画所定義之本發明之精神。 ------------------一-----裝------訂------^ (請先閱讀背面之注意事項再琐寫本頁) -9- 本紙張尺度適用中國國家標準（CNS)甲4規格UlU X四7公楚） 82.3. 40,000

Claims (1)

  1. 314610 A7 B7 C7 D7 申請專利範園 經濟部中央標準局W工消費合作社印製 之 .， 而之 留 層矽上 多晶 矽 層 多 置 口 ，上而 矽晶矽 雜多晶 矽雜 装. 開 層矽 ， 化多晶 摻雜 多 化 摻 體 之 矽晶 層和 氧該多 Μ 摻 雜 氧。非 導 層 化多 矽； 二於雜 在非 摻 二長在 半 矽 氧雑 化分 該長摻 含蓋 該 該成含 一:;晶 二摻 氧部 中成非 包覆 中 ο 中下包 造驟層多 一非 二的 其式較 尚層 其度其度尚 製步矽雑 長較 的層 ，方層 ，矽 ，濃，溫， 上列晶摻 成度 有矽 法的矽 法化 法雜法的法 體下多非.，上厚 所化 方矽化 方氮 方摻方間方 主Μ雜該口矽矽 去氧。之晶氧 之一 。之之之之之 質含摻遇開晶化 除二層項多二。項用驟項 3 項 ρ 項 材包非穿該多氧 上之矽 1 熱之厚 2 使步 3CR4005 髓其一 一充雑二 矽上晶第加上較第，之第Β/第19第 導，成成填摻之 晶矽多圍中矽長圍前壁園|^_:1圍 雜υ 半法形形矽非上 多晶雜範團晶成範之側範20¾範 ο 範 一 方面面晶和矽 雑多摻利氣多層利 口的利 ο 利70利 於之表表多雜晶.，摻雜非專化雜矽專開口專XI專中專 以點體體雜摻多大非摻該請氧摻化請填開請5X請汽請 用接主主摻該雜為該於去申 一在氧申充之申約申蒸申 種電於於以於摻度自位除據在，二據矽内據含據在據 一導 該厚 下 根係上之根晶矽根包根係根 1 2 3 4 5 6 I---------^--------i -----裝-------~ 訂------. . (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐> A7 B7 C7 ^_D7_ 六、申請專利範团 (請先閲讀背面之注意事項再填寫本頁) 晶矽被除去Μ後，沉積一二氧化矽層於主體上，Μ圍 繞摻雜多晶矽之步驟。 7. 根據申謫專利範園第6項之方法，尚包含使用圍繞摻 雜多晶矽之二氣化矽層表面平坦化之步驟以與摻雜多 晶矽表面成一平面。 8. —種用Μ於一半導體材質主體之表面上，製造一導電 接點之方法，其包含下列步驟： 於該主體表面沉積一非摻雜多晶矽層； 形成一穿透該非摻雜多晶矽層至主體表面之開口； Μ —氮化矽層覆蓋開口之側壁； Μ摻雜多晶矽充填開口的刺餘部分； 在一氣化氣團下加熱該摻雜和非摻雜多晶矽，於其 上成長一二氧化矽層，而摻雜多晶矽上之厚度較非摻 雜多晶矽上之厚度為厚； 蝕刻該二氧化矽層，Κ除去非摻雜多晶矽上之部分 ，但留下摻雜多晶矽上之二氧化矽層的部分； 除去該非摻雑多晶矽；和 於主體圍繞摻雜多晶矽表面上形成一介電材質層。 9. 根據申請專利範圍第8項之方法，其中該摻雜多晶矽 包含約5x ΙΟ20雜質/ cm3之摻雜濃度。 經濟部中央標_局員工消費合作社印製 10. 根據申謫專利範園第9項之方法，其中該二氧化矽 層係在蒸汽中700C至900C之間的溫度下成長。 11. 根據申請專利範圍第8項之方法，其中該開口是形 -1 1 - 本紙張又度適用中國國家標準（CNS)甲4规格（210 X 297公釐> A7 • B7 C7 _D7_ 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 成於非摻雜多晶矽内，係藉非摻雑多晶矽上形成一 罩幕層，而該罩幕層具有一貫穿至上述待設於非摻 雜多晶矽層内之開口的開口，然後經流罩幕層内之開 口触刻該非摻雑多晶矽靨的方式形成。 12. 根據申請專利範園第11項之方法，其中該非摻雜多 晶矽層被一適當蝕刻劑去除。 13. 根據申請專利範園第8項之方法，其中該介電材質 層為一沉積在主體表面上之二氧化矽層。 14. 根據申請專利範園第13項之方法，尚包含使圍繞該 摻雜多晶矽之二氧化矽層表面平坦化之步驟，以與 摻雜多晶矽表面圼必要之平面。 15. —種半導體裝置，係根據申請專利範圍第1項之製 程製得之半導體裝置。 16. —種半導體裝置，係根據申請專利範圍第8項之製 程製得之半導體裝置。 經濟部中央標準局R工消費合作社印製 -12- 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐〉
TW082102998A 1992-08-31 1993-04-20 Method of making contact for semiconductor device TW214610B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US93792192A 1992-08-31 1992-08-31

Publications (1)

Publication Number Publication Date
TW214610B true TW214610B (en) 1993-10-11

Family

ID=25470571

Family Applications (1)

Application Number Title Priority Date Filing Date
TW082102998A TW214610B (en) 1992-08-31 1993-04-20 Method of making contact for semiconductor device

Country Status (7)

Country Link
US (1) US5464793A (zh)
EP (1) EP0585640B1 (zh)
JP (1) JPH0824111B2 (zh)
KR (2) KR100290691B1 (zh)
AT (1) ATE173357T1 (zh)
DE (1) DE69322024T2 (zh)
TW (1) TW214610B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720796B2 (ja) * 1994-11-15 1998-03-04 日本電気株式会社 半導体装置の製造方法
US5627103A (en) * 1995-03-02 1997-05-06 Sony Corporation Method of thin film transistor formation with split polysilicon deposition
US6103572A (en) * 1997-02-07 2000-08-15 Citizen Watch Co., Ltd. Method of fabricating a semiconductor nonvolatile storage device
WO1999004427A1 (de) * 1997-07-15 1999-01-28 Infineon Technologies Ag Kontaktierung einer halbleiterzone
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
US6057216A (en) * 1997-12-09 2000-05-02 International Business Machines Corporation Low temperature diffusion process for dopant concentration enhancement
US6215190B1 (en) * 1998-05-12 2001-04-10 International Business Machines Corporation Borderless contact to diffusion with respect to gate conductor and methods for fabricating
US6261924B1 (en) 2000-01-21 2001-07-17 Infineon Technologies Ag Maskless process for self-aligned contacts
US6940134B2 (en) * 2002-07-02 2005-09-06 International Business Machines Corporation Semiconductor with contact contacting diffusion adjacent gate electrode

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US4127931A (en) * 1974-10-04 1978-12-05 Nippon Electric Co., Ltd. Semiconductor device
JPS5922380B2 (ja) * 1975-12-03 1984-05-26 株式会社東芝 ハンドウタイソシノ セイゾウホウホウ
JPS54158167A (en) * 1978-06-05 1979-12-13 Toshiba Corp Manufacture of semiconductor device
US4694561A (en) * 1984-11-30 1987-09-22 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making high-performance trench capacitors for DRAM cells
US4717678A (en) * 1986-03-07 1988-01-05 International Business Machines Corporation Method of forming self-aligned P contact
US4927779A (en) * 1988-08-10 1990-05-22 International Business Machines Corporation Complementary metal-oxide-semiconductor transistor and one-capacitor dynamic-random-access memory cell and fabrication process therefor
US5198386A (en) * 1992-06-08 1993-03-30 Micron Technology, Inc. Method of making stacked capacitors for DRAM cell

Also Published As

Publication number Publication date
JPH06112152A (ja) 1994-04-22
EP0585640A3 (en) 1994-11-09
EP0585640B1 (en) 1998-11-11
KR940004728A (ko) 1994-03-15
EP0585640A2 (en) 1994-03-09
KR100363295B1 (ko) 2002-12-05
DE69322024D1 (de) 1998-12-17
JPH0824111B2 (ja) 1996-03-06
US5464793A (en) 1995-11-07
ATE173357T1 (de) 1998-11-15
KR100290691B1 (ko) 2001-06-01
DE69322024T2 (de) 1999-04-08

Similar Documents

Publication Publication Date Title
KR960012254B1 (ko) 반도체 장치 및 그 제조 방법
US6326658B1 (en) Semiconductor device including an interface layer containing chlorine
KR100455799B1 (ko) 장벽층 제작을 이용한 반도체 공정법
US5953608A (en) Method of forming a DRAM stacked capacitor using an etch blocking film of silicon oxide
US20060275991A1 (en) Method of manufacturing a semiconductor integrated circuit device
JPH09298278A (ja) 容量素子及びその製造方法
KR900008387B1 (ko) 반도체장치 제조방법
TW214610B (en) Method of making contact for semiconductor device
US6852579B2 (en) Method of manufacturing a semiconductor integrated circuit device
KR100202975B1 (ko) 반도체 장치의 제조방법
US6197653B1 (en) Capacitor and memory structure and method
JPH07221201A (ja) 半導体装置の製造方法および半導体装置の製造装置
JPH1022467A (ja) 半導体装置及びその製造方法
JP4209563B2 (ja) 窒化シリコン膜の形成方法
JPH08306876A (ja) 半導体装置の製造方法
US7298002B2 (en) Hemispherical silicon grain capacitor with variable grain size
JP2615541B2 (ja) 半導体装置の製造方法
KR920006188B1 (ko) 반도체소자의 제조방법
JPS62137854A (ja) 半導体装置の製造方法
KR100499406B1 (ko) 캐패시터 형성 방법
KR20020045550A (ko) 커패시턴스 유전막 및 그 제조 방법
KR100671670B1 (ko) 반도체소자의 콘택 플러그 형성방법
CN114743972A (zh) 多晶硅接触薄膜的沉积方法
JP2008166324A (ja) 半導体装置の製造方法
JPH04162628A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees