JPS62137854A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62137854A JPS62137854A JP27970485A JP27970485A JPS62137854A JP S62137854 A JPS62137854 A JP S62137854A JP 27970485 A JP27970485 A JP 27970485A JP 27970485 A JP27970485 A JP 27970485A JP S62137854 A JPS62137854 A JP S62137854A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- electrode
- oxide film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の本ｌｊ用分野〕
本発明は半導体装置の製造方法に関し、特に窒化シリコ
ン膜上に形成されｆｃ第１の電極の端部側面に絶縁膜を
介して第２の電極全形成する半導体装置の製造方法に関
する。
ン膜上に形成されｆｃ第１の電極の端部側面に絶縁膜を
介して第２の電極全形成する半導体装置の製造方法に関
する。
従来、この種の半導体装置は、例えば第３図に示すよう
な方法で製造されている。
な方法で製造されている。
まず、シリコン基板１０１の一生面に化学気相成長（Ｃ
ＶＤ）法にニジ窒化シリコン膜１０２を形成する（第３
図（ａ））。矢に、窒化シリコンＭ１０２上に珪素全含
有する導電体を用いて所定形状の第１のＸ極１０４を形
成する。矢に、熱酸化法により第１の１電極１０４の品
出している部分を絶縁酸化膜１０５に変える（第３図（
ｂ））。次に、絶縁酸化膜１０５を介して、第１の！他
１０４間を埋める第２の［他１０６を形成する（第３図
（Ｃ））。
ＶＤ）法にニジ窒化シリコン膜１０２を形成する（第３
図（ａ））。矢に、窒化シリコンＭ１０２上に珪素全含
有する導電体を用いて所定形状の第１のＸ極１０４を形
成する。矢に、熱酸化法により第１の１電極１０４の品
出している部分を絶縁酸化膜１０５に変える（第３図（
ｂ））。次に、絶縁酸化膜１０５を介して、第１の！他
１０４間を埋める第２の［他１０６を形成する（第３図
（Ｃ））。
上述し定従来の半導体装置の製造方法は、第３図（ｂｌ
に示されているように、第１の電極１０４の品出してい
る表面に熱酸化法により絶縁酸化膜１０５全形成するＶ
Ａ４窒化シリコン膜１０２と接している第１の電極１０
４の酸化速度は窒化シリコン膜１０２と接していない部
位に比較して著しく遅いので第１の電極１０４の端部側
壁に絶縁酸化膜１０５の膜厚が薄いオーバーハング状部
分１１°０が形成されてし青う。このためこのオーバー
ハング状部分１１０で第１の電極１０４と第２の電極１
０６との間の絶縁耐圧が低くなって信慣性が低下したυ
、最悪の場合には両者が短絡し、デバイスとしての磯炬
全失うという欠点がある。
に示されているように、第１の電極１０４の品出してい
る表面に熱酸化法により絶縁酸化膜１０５全形成するＶ
Ａ４窒化シリコン膜１０２と接している第１の電極１０
４の酸化速度は窒化シリコン膜１０２と接していない部
位に比較して著しく遅いので第１の電極１０４の端部側
壁に絶縁酸化膜１０５の膜厚が薄いオーバーハング状部
分１１°０が形成されてし青う。このためこのオーバー
ハング状部分１１０で第１の電極１０４と第２の電極１
０６との間の絶縁耐圧が低くなって信慣性が低下したυ
、最悪の場合には両者が短絡し、デバイスとしての磯炬
全失うという欠点がある。
本発明の半導体製画の製造方法は、半導体基板の一主面
上に基板外部に同って漸次脱甲のシリコン成分を増加さ
せて表面では多結晶シリコンとなるような窒化シリコン
膜を形成する工程と、前記窒化シリコン膜表面全酸化に
より二酸化シリコン膜に変える工程と、前記二酸化シリ
コン膜上に珪素を含有する所定形状の第１の電極全形成
する工程と、前記第１の電極を酸化し端部側面に均一な
膜厚をもつ二酸化シリコン膜を形成する工程と、ＡｉＪ
記第１の′直（ケの端部１４１１面の二鉛化シリコン股
を介して第２の′（社）１コタ全形成する工程を含むこ
とを特徴とする。
上に基板外部に同って漸次脱甲のシリコン成分を増加さ
せて表面では多結晶シリコンとなるような窒化シリコン
膜を形成する工程と、前記窒化シリコン膜表面全酸化に
より二酸化シリコン膜に変える工程と、前記二酸化シリ
コン膜上に珪素を含有する所定形状の第１の電極全形成
する工程と、前記第１の電極を酸化し端部側面に均一な
膜厚をもつ二酸化シリコン膜を形成する工程と、ＡｉＪ
記第１の′直（ケの端部１４１１面の二鉛化シリコン股
を介して第２の′（社）１コタ全形成する工程を含むこ
とを特徴とする。
仄に、本発明について図面全参照して説明する。
第１図ｆａｔ〜（Ｃ１は本発明の一実施例を示す工程順
ｌ従断面図である。
ｌ従断面図である。
まず、シリコン基板１の一生面にシランＳｉＨ４とアン
モニアＮＨ３を７００〜９００°Ｃの温度で熱分解させ
窒化シリコンＥ＆ ２を形成する。その１余、シランの
分圧はほぼ一足にしアンモニアの分圧全制御することに
より、窒化シリコン膜２形成開始時は常圧で、ＮＨ３が
３ｉＨ４に比べ過剰な条件で化学量論的組成をもう几窒
化シリコン膜を形成するが、次第にＮＨ３の分圧上下は
零とし、圧力を０．２〜０．ＩＴ とすると、脱甲
のシリコン成分０「 ｒ が瀾仄多くなシ、最終的には窒化シリコン膜表面にはＳ
ｉＨ４の熱分解により多結晶シリコンが成長する。続い
て、水蒸気酸化法によりこの多結晶シリコン基板化し窒
化シリコン膜２上に酸化膜３全形成する（第１四（ａ）
）。
モニアＮＨ３を７００〜９００°Ｃの温度で熱分解させ
窒化シリコンＥ＆ ２を形成する。その１余、シランの
分圧はほぼ一足にしアンモニアの分圧全制御することに
より、窒化シリコン膜２形成開始時は常圧で、ＮＨ３が
３ｉＨ４に比べ過剰な条件で化学量論的組成をもう几窒
化シリコン膜を形成するが、次第にＮＨ３の分圧上下は
零とし、圧力を０．２〜０．ＩＴ とすると、脱甲
のシリコン成分０「 ｒ が瀾仄多くなシ、最終的には窒化シリコン膜表面にはＳ
ｉＨ４の熱分解により多結晶シリコンが成長する。続い
て、水蒸気酸化法によりこの多結晶シリコン基板化し窒
化シリコン膜２上に酸化膜３全形成する（第１四（ａ）
）。
矢に酸化膜３上に珪素を含有する２４電体金用いて所定
形状の第１の電極４を形成する。次に、熱酸化法にＬ９
第１の′ｉＪＬ億４の品出している部分全絶縁酸化膜５
に変える（第１図（ｂ））。このようにすれば第ｌの電
極４の端部側面はその下部に酸化膜３が形成ちれている
ために、この酸化膜３全通して敗素原子が流入し、均一
に酸化が進行するので％第１の′ば他４の端部側面の暇
化膜厚が一足になる。
形状の第１の電極４を形成する。次に、熱酸化法にＬ９
第１の′ｉＪＬ億４の品出している部分全絶縁酸化膜５
に変える（第１図（ｂ））。このようにすれば第ｌの電
極４の端部側面はその下部に酸化膜３が形成ちれている
ために、この酸化膜３全通して敗素原子が流入し、均一
に酸化が進行するので％第１の′ば他４の端部側面の暇
化膜厚が一足になる。
仄に、？１８縁酸化膜５を介して、第１の電値４間を埋
める第２の電極６を形成する（第１図（Ｃ））。
める第２の電極６を形成する（第１図（Ｃ））。
なお、前記第１の′電極としては多結晶７リコン、タン
タルシリサイド等が使用でさる。
タルシリサイド等が使用でさる。
第２図ｆａｔ〜（ｄｌは、本発明をダイナミック・ラン
ダム・アクセス・メモリの製造に用い定地の実施例を示
す工程１＠縦断面図である。
ダム・アクセス・メモリの製造に用い定地の実施例を示
す工程１＠縦断面図である。
まず、Ｐ型シリコン基板２１の所定領域に選択酸化法に
よりフィールド眠化膜２２全形成した後。
よりフィールド眠化膜２２全形成した後。
素子形成予定狽域に熱酸化法により酸化膜２３を形成す
る。仄に、酸化膜２３に接して基板全面に１ｕ記実施例
に記載の方法Ｖごより・窒化７リコ／膜２４及び［皮化
膜２５を形成する（第２図（ａ））。
る。仄に、酸化膜２３に接して基板全面に１ｕ記実施例
に記載の方法Ｖごより・窒化７リコ／膜２４及び［皮化
膜２５を形成する（第２図（ａ））。
次に、谷型ゲート篭億形成領域以外はフォトレジストと
フィールド酸化膜でマスクし、酸化膜２３゜２５及び窒
化シリコン膜２４全通して、基板にヒ素全イオン注入し
てｎ型不純物層２６を形成する。
フィールド酸化膜でマスクし、酸化膜２３゜２５及び窒
化シリコン膜２４全通して、基板にヒ素全イオン注入し
てｎ型不純物層２６を形成する。
仄に、フォトレジスト２剥離し、全面に不純物かドープ
された多結晶シリコン金成長し、フォトエツチング工程
に１９．ｎ型不純物／１ｌｎ２６端部上に酸化膜２３．
２５と窒化シリコン膜２４を介して一端を有し、フィー
ルド酸化膜２２上に叉化シリコン膜２４と酸化膜２５を
介して・四端を有する多結晶シリコンからなる容量ゲー
ト″−極２７全形成する。次に、熱酸化法により、谷蛍
ゲート電憾２７の表面全酸化し、容量ゲート１４１偽の
端部側面に均一な膜厚を有する絶縁酸化膜２８を形成す
る（第１図（ｂ））。
された多結晶シリコン金成長し、フォトエツチング工程
に１９．ｎ型不純物／１ｌｎ２６端部上に酸化膜２３．
２５と窒化シリコン膜２４を介して一端を有し、フィー
ルド酸化膜２２上に叉化シリコン膜２４と酸化膜２５を
介して・四端を有する多結晶シリコンからなる容量ゲー
ト″−極２７全形成する。次に、熱酸化法により、谷蛍
ゲート電憾２７の表面全酸化し、容量ゲート１４１偽の
端部側面に均一な膜厚を有する絶縁酸化膜２８を形成す
る（第１図（ｂ））。
次に、トランスファーゲート・トランジスタの１ａ１１
直逼圧制砥用コ１ノイオン注入（図示せず）全行つた後
、絶縁酸化膜２８金マスクとして窒化シリコン膜２４と
酸化膜２３．２５’ｅ−エツチング除去する。続いて、
熱酸化法によりトランスファーゲート・トランジスタの
酸化膜２９全形成する。矢に、不純物がドープされた多
結晶シリコンを全面に成長し、フォトエツチング工程に
より、一端が絶縁酸化膜２８を介して容量ゲート電極２
７と亜なり、他端がトランスファーゲート・トランジス
タの酸化１１Ｑ２９と軍なるようｆＣシてトランスファ
ーゲート・トランジスタｔｌｎ３０−ｅ形成する。次に
、トランスファーゲート・トランジスタｆｆｍ３Ｃｌマ
スクとして酸化膜２９全通して基板にヒ素をイオン注入
しｎ１型不純物層３１を形成する（第２図（Ｃ））。
直逼圧制砥用コ１ノイオン注入（図示せず）全行つた後
、絶縁酸化膜２８金マスクとして窒化シリコン膜２４と
酸化膜２３．２５’ｅ−エツチング除去する。続いて、
熱酸化法によりトランスファーゲート・トランジスタの
酸化膜２９全形成する。矢に、不純物がドープされた多
結晶シリコンを全面に成長し、フォトエツチング工程に
より、一端が絶縁酸化膜２８を介して容量ゲート電極２
７と亜なり、他端がトランスファーゲート・トランジス
タの酸化１１Ｑ２９と軍なるようｆＣシてトランスファ
ーゲート・トランジスタｔｌｎ３０−ｅ形成する。次に
、トランスファーゲート・トランジスタｆｆｍ３Ｃｌマ
スクとして酸化膜２９全通して基板にヒ素をイオン注入
しｎ１型不純物層３１を形成する（第２図（Ｃ））。
次に、全面にＣＶＤ−５ｉｕ２膜３２金成長し、フォト
エツチング工程により ＣＶＤ−８ｉＯｚ膜３２にｎ＋
型不純物層３１に通じるコンタクト穴全形成し、続いて
全面にＡｌ’に蒸着し、フォトエツチング工程でＡｌ配
線３４を形成する（第２図（ｄ））。以上の工程より、
トランスファー・トランジスタ電極３０をワード線とし
、ＡＪ配線３４金ビット）塚とし罠蓄６を容量値の増大
したＩ）１．ｔ Ａ Ｍが、・模造される。
エツチング工程により ＣＶＤ−８ｉＯｚ膜３２にｎ＋
型不純物層３１に通じるコンタクト穴全形成し、続いて
全面にＡｌ’に蒸着し、フォトエツチング工程でＡｌ配
線３４を形成する（第２図（ｄ））。以上の工程より、
トランスファー・トランジスタ電極３０をワード線とし
、ＡＪ配線３４金ビット）塚とし罠蓄６を容量値の増大
したＩ）１．ｔ Ａ Ｍが、・模造される。
以上説明し九よつに本発明は、窒化シリコン膜を形成す
る猷にガス成分の４１合、ガス圧力金制仰する小によυ
晶化シリコン膜上に連続して多結晶シリコンを薄く成長
し、熱酸化法にて多結晶シリコンを酸化膜に変え、この
酸化膜に後して端部がこの酸化膜上にめる珪素を含有す
る第−篭悌を形成する。この第１１億を酸化すると七の
端部側面ＶＣは均一な膜厚をもつ絶縁酸化膜が成長する
ので。
る猷にガス成分の４１合、ガス圧力金制仰する小によυ
晶化シリコン膜上に連続して多結晶シリコンを薄く成長
し、熱酸化法にて多結晶シリコンを酸化膜に変え、この
酸化膜に後して端部がこの酸化膜上にめる珪素を含有す
る第−篭悌を形成する。この第１１億を酸化すると七の
端部側面ＶＣは均一な膜厚をもつ絶縁酸化膜が成長する
ので。
この絶縁酸化膜を介して形成場れる第２′屯換と第１電
極間の絶縁耐圧は、従来法エリも大さく同上し、半導体
装置の信頼性も同上する。
極間の絶縁耐圧は、従来法エリも大さく同上し、半導体
装置の信頼性も同上する。
第°１図ｔａ＋〜（ｃｌは本発明の一実施例七本す工程
１１貝縦ド＋ｒ面図、第２図（ａ）〜［ｄｌは本発明の
他の実施例上水す工程順縦断面図、第３図ｆａｔ〜（Ｃ
１は従来例を示す工程順縦断面図である。 ］ 、 ２１ 、１０１・・・・・・シリコン基板、２
，２４゜１０２・・・・・・屋化シリコン脹、３．２３
．２５・・・・・・酸化膜、４，１０４・・・・・・第
１の１ｍ、５，２８゜１０５・・・・・・絶縁酸化膜、
６．１０６・・・・・・第２の電惣、２２・・・・・・
フィールド酸化膜、２６・・・・・・ｎ型不純物１４．
２７・・・・・・容重ゲート電極、２９・・・・・・ト
ランスファーゲート・トランジスタの酸化膜、３０・・
・・・トランスファゲート・トランジスタ’ｍｍ、３１
・・・・・・ｎ＋型不純物層、３２・・・・・・ＣＶＤ
−８ｉＵ２族、３３・・・・・・コンタクト穴、３４・
・・・・・ＡＪ配線、１１０・・・・・・オーバーハン
グ状部分。 代理人 弁理士 内 原 −パ一パ＼。 、−３面貸・化膿 下１図
１１貝縦ド＋ｒ面図、第２図（ａ）〜［ｄｌは本発明の
他の実施例上水す工程順縦断面図、第３図ｆａｔ〜（Ｃ
１は従来例を示す工程順縦断面図である。 ］ 、 ２１ 、１０１・・・・・・シリコン基板、２
，２４゜１０２・・・・・・屋化シリコン脹、３．２３
．２５・・・・・・酸化膜、４，１０４・・・・・・第
１の１ｍ、５，２８゜１０５・・・・・・絶縁酸化膜、
６．１０６・・・・・・第２の電惣、２２・・・・・・
フィールド酸化膜、２６・・・・・・ｎ型不純物１４．
２７・・・・・・容重ゲート電極、２９・・・・・・ト
ランスファーゲート・トランジスタの酸化膜、３０・・
・・・トランスファゲート・トランジスタ’ｍｍ、３１
・・・・・・ｎ＋型不純物層、３２・・・・・・ＣＶＤ
−８ｉＵ２族、３３・・・・・・コンタクト穴、３４・
・・・・・ＡＪ配線、１１０・・・・・・オーバーハン
グ状部分。 代理人 弁理士 内 原 −パ一パ＼。 、−３面貸・化膿 下１図
Claims (1)
- 半導体基板の一主面上に基板外部に向って漸次膜中の
シリコン成分を増加させて表面では多結晶シリコンとな
るような窒化シリコン膜を形成する工程と、前記窒化シ
リコン膜表面を酸化により二酸化シリコン膜に変える工
程と、前記二酸化シリコン膜上に珪素を含有する所定形
状の第１の電極を形成する工程と、前記第１の電極を酸
化し端部側面に均一な膜厚をもつ二酸化シリコン膜を形
成する工程と、前記第１の電極の端部側面の二酸化シリ
コン膜を介して第２の電極を形成する工程を含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27970485A JPS62137854A (ja) | 1985-12-11 | 1985-12-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27970485A JPS62137854A (ja) | 1985-12-11 | 1985-12-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62137854A true JPS62137854A (ja) | 1987-06-20 |
Family
ID=17614713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27970485A Pending JPS62137854A (ja) | 1985-12-11 | 1985-12-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62137854A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177931A (ja) * | 1986-01-08 | 1987-08-04 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | シリコン酸化物を形成する方法 |
| US6297171B1 (en) | 1995-12-04 | 2001-10-02 | Micron Technology Inc. | Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride |
| US6693345B2 (en) | 1995-12-04 | 2004-02-17 | Micron Technology, Inc. | Semiconductor wafer assemblies comprising photoresist over silicon nitride materials |
| US6756634B2 (en) | 1998-04-07 | 2004-06-29 | Micron Technology, Inc. | Gated semiconductor assemblies |
-
1985
- 1985-12-11 JP JP27970485A patent/JPS62137854A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177931A (ja) * | 1986-01-08 | 1987-08-04 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | シリコン酸化物を形成する方法 |
| US6297171B1 (en) | 1995-12-04 | 2001-10-02 | Micron Technology Inc. | Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride |
| US6451504B2 (en) | 1995-12-04 | 2002-09-17 | Micron Technology, Inc. | Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride |
| US6693345B2 (en) | 1995-12-04 | 2004-02-17 | Micron Technology, Inc. | Semiconductor wafer assemblies comprising photoresist over silicon nitride materials |
| US7057263B2 (en) | 1995-12-04 | 2006-06-06 | Micron Technology, Inc. | Semiconductor wafer assemblies comprising photoresist over silicon nitride materials |
| US6756634B2 (en) | 1998-04-07 | 2004-06-29 | Micron Technology, Inc. | Gated semiconductor assemblies |
| US7141850B2 (en) | 1998-04-07 | 2006-11-28 | Micron Technology, Inc. | Gated semiconductor assemblies and methods of forming gated semiconductor assemblies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3958266A (en) | Deep depletion insulated gate field effect transistors | |
| KR100282413B1 (ko) | 아산화질소 가스를 이용한 박막 형성 방법 | |
| EP0287056B1 (en) | Dynamic random access memory device having a plurality of one transistor type memory cells | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH0282575A (ja) | 半導体装置およびその製造方法 | |
| JPH09121024A (ja) | 半導体装置とその製造方法 | |
| GB2120849A (en) | Semiconductor integrated circuit capacitor | |
| JPS6410107B2 (ja) | ||
| KR100217274B1 (ko) | 누적 전극의 표면을 러프닝함으로써 커패시턴스가 증가된 커패시터를 갖는 반도체 장치 제조 방법 | |
| JPH0425176A (ja) | 半導体装置の製造方法 | |
| JPS62137854A (ja) | 半導体装置の製造方法 | |
| US4494301A (en) | Method of making semiconductor device with multi-levels of polycrystalline silicon conductors | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| JP2764136B2 (ja) | 半導体装置の製造方法 | |
| KR100463245B1 (ko) | 메모리소자의 커패시터 제조방법_ | |
| JPS63278268A (ja) | ダイナミツクランダムアクセスメモリセル | |
| JPS61216447A (ja) | 半導体装置の製造方法 | |
| JPH04328862A (ja) | 半導体集積回路装置の製造方法 | |
| KR20000041397A (ko) | 고집적 메모리소자의 게이트전극 형성방법 | |
| JPS609155A (ja) | 記憶装置 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JP3163684B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05110103A (ja) | 半導体装置 | |
| JPH11297809A (ja) | 半導体装置およびその製造方法 |