KR100290691B1 - 반도체 소자의 콘택 형성 방법 - Google Patents

반도체 소자의 콘택 형성 방법 Download PDF

Info

Publication number
KR100290691B1
KR100290691B1 KR1019930017088A KR930017088A KR100290691B1 KR 100290691 B1 KR100290691 B1 KR 100290691B1 KR 1019930017088 A KR1019930017088 A KR 1019930017088A KR 930017088 A KR930017088 A KR 930017088A KR 100290691 B1 KR100290691 B1 KR 100290691B1
Authority
KR
South Korea
Prior art keywords
layer
polysilicon
silicon dioxide
undoped
doped polysilicon
Prior art date
Application number
KR1019930017088A
Other languages
English (en)
Other versions
KR940004728A (ko
Inventor
지그프리트 뢸
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR940004728A publication Critical patent/KR940004728A/ko
Application granted granted Critical
Publication of KR100290691B1 publication Critical patent/KR100290691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Conductive Materials (AREA)
  • Die Bonding (AREA)

Abstract

반도체 물질의 몸체위에 폴리실리콘의 캡핑 및 무경계 콘택을 형성시키는 방법은 몸체의 표면에 도핑되지 않은 폴리실리콘 층을 증착시키는 것과 몸체의 표면을 통하는 개구부를 형성하는 것을 포함한다. 그리고, 개구부의 측벽은 실리콘 질화물의 층으로 코팅되고 콘택을 형성하는 도핑된 폴리실리콘으로 채워진다. 도핑된 폴리실리콘과 도핑되지 않은 폴리실리콘은 도핑되지 않은 폴리실리콘에서보다 도핑된 폴리실리콘에서의 부분이 두껍게 되도록 이산화 실리콘의 층을 형성시키기 위하여 산화성 분위기에서 가열된다. 이산화 실리콘 층은 캡핑층처럼 도핑된 폴리실리콘상의 두꺼운 부분은 남겨두고 얇은 부분을 제거하도록 에칭된다. 도핑되지 않은 폴리실리콘은 에칭되고 유전체 물질의 층은 몸체위에 증착되고 도핑된 폴리실리콘 콘택을 감싼다.

Description

반도체 소자의 콘택 형성 방법
제1도-제6도는 본 발명의 방법에 따라 무경계 콘택으로 소자를 형성하는 여러가지 단계를 나타내는 반도체 소자의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 전계효과 트랜지스터(FET) 12 : 기판 몸체
14 : 몸체표면 16 : 게이트
17 : 캡슐층 19 : 측벽 스페이서(sidewall spacer)
20 : 소스영역 22 : 드레인 영역
24 : 도핑되지 않은 폴리실리콘층 26 : 마스크층
28, 30 : 개구부 32 : 실리콘 질화물층
34 : 전기적 콘택 36 : 캐비티
38 : 이산화 실리콘층
본 발명은 반도체 소자의 전도성 콘택을 형성하는 방법, 특히 직접회로와 같은 반도체 소자에 캡핑 및 무경계 콘택을 형성하는 방법에 관한 것이다.
반도체 소자의 콘택은 몸체에 전도성 콘택을 형성하는 반도체 몸체 표면상의 전도성 영역에서 또는 몸체내의 전도성 영역이다. 캡핑(capped) 콘택은 절연물질에 의해 완전하게 감싸인 것이다. 무경계(borderless) 콘택은 반도체 소자의 절연부 또는 게이트 영역을 포갤 수 있는 것이다. DRAM과 같은 고밀도 집적회로에 있어서, 이러한 캡핑 및 무경계 콘택을 형성하는 것은, 특히 실물 크기의 제조 공정에서 매우 어렵다. 그러나, DRAM과 같은 고밀도 형태의 집적회로에서는 이러한 콘택을 필요로 한다. 특히, 변환 트랜지스터로부터 저장 전극으로의 내부 노드 콘택은 이러한 캡핑 및 무경계 콘택을 필요로 한다. 캡핑은 예를들어 DRAM 메모리내의 비트라인에 필요한 콘택 영역 위를 다른 도체층이 교차하도록 하는데 요구된다. 캡핑 및 무경계 콘택을 형성하는 기술은 도핑된 폴리실리콘으로 콘택을 형성하는 것이다. 도핑된 폴리실리콘 콘택 영역은 도핑되지 않은(진성) 폴리실리콘내의 개구부에 형성된다. 상기 도핑되지 않은 폴리실리콘은 중첩 또는 무경계가 가능하도록 게이트 캡슐 또는 절연부를 선택하여 쉽게 에칭될 수 있다. 그러나, 도핑되지 않은 폴리실리콘은 제거되고, 이산화 실리콘과 같은 유전 상수가 낮은 절연 물질로 대체되어야 한다. 도핑된 콘택영역에 손상을 주지않고 도핑되지 않은 폴리실리콘을 제거하기 위한 표준 마스킹 시스템은 제어하기 힘들고, 또한 특수한 선택성의 에천트를 필요로 한다. 따라서 상대적으로 실행이 간단하고 제조공정에서 쉽게 이용될 수 있는 캡핑 무경계 도핑 폴리실리콘 콘택을 형성하는 방법이 요구된다.
본 발명의 한 관점은 도핑되지 않은 폴리실리콘내의 개구부에서 도핑된 폴리실리콘의 무경계 콘택을 형성하는 방법에 관한 것인데, 개구부에서 이산화실리콘의 자기 정렬 마스크가 도핑된 층 위에 형성된다. 이것은 도핑되지 않은 폴리실리콘 위보다 도핑된 폴리실리콘 위에서 이산화 실리콘층의 두께가 더 두꺼워지도록 도핑된 폴리실리콘 및 도핑되지 않은 폴리실리콘 위에서 이산화 실리콘물 열적으로 성장시킴으로써 달성된다. 따라서, 도핑되지 않은 폴리실리콘 위의 이산화 실리콘 층의 얇은 부분은 에칭에 의해 쉽게 제거될 수 있지만, 도핑된 폴리실리콘 위의 이산화 실리콘 부분은 여전히 남아있게 된다.
반도체 물질의 몸체에 반도체 소자 전도성 콘택을 형성하는 본 발명의 방법은 몸체표면상에 도핑되지 않은 폴리실리콘층을 형성하는 단계를 포함한다. 도핑되지 않은 폴리실리콘층에 개구부가 형성되며 도핑된 폴리실리콘으로 채워진다. 이산화실리콘 층은 도핑되지 않은 폴리실리콘 상부에서 보다 도핑된 폴리실리콘 상부에서의 이산화실리콘 층이 두껍게 되도록 도핑되지 않은 폴리실리콘과 도핑된 폴리실리콘 위로 성장된다. 따라서 도핑되지 않은 폴리실리콘상의 이산화 실리콘 층의 얇은 부분은 도핑된 폴리실리콘 위에만 이산화 실리콘을 남기고 제거된다. 따라서 상기 도핑되지 않은 폴리실리콘이 제거된다.
다른 관점에서 보면, 본 발명은 반도체 물질의 몸체 표면에 전도성 콘택을 형성하는 방법에 관한 것이다. 상기 방법은 도핑되지 않은 폴리실리콘의 층을 몸체 표면에 증착하는 단계; 도핑되지 않은 폴리실리콘 층을 관통하여 몸체 표면에 이르는 개구부를 형성하는 단계; 실리콘 질화물 또는 다른 절연막층으로 개구부의 측벽을 코팅하는 단계; 개구부의 나머지 부분을 도핑된 폴리실리콘으로 채우는 단계; 도핑되지 않은 폴리실리콘 상부에서 보다 도핑된 폴리실리콘 상부에서 두꺼운 이산화 실리콘 층을 형성하기 위하여 산화 분위기에서 도핑된 폴리실리콘 및 도핑되지 않은 폴리실리콘을 가열하는 단계; 도핑된 폴리실리콘상의 이산화 실리콘층 부분은 남고 도핑되지 않은 폴리실리콘 상의 이산화 실리콘층 일부만이 제거되도록 이산화 실리콘 층을 에칭하는 단계; 도핑되지 않은 폴리실리콘을 제거하는 단계; 도핑된 폴리실리콘을 둘러싸는 몸체 표면 위에 유전체 물질 층을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조로 본 발명을 보다 상세하게 설명한다.
상기 도면은 꼭 비율에 따라 그려진 것은 아니다.
제1도에서는 무경계 콘택을 형성하기 위해 본 발명의 방법의 서두부에 나타나는 것처럼, 금속산화물 반도체(MOS) 전계효과 트랜지스터(FET)(10)의 일부에 대한 단면도가 도시되어 있다. 상기 트랜지스터(10)는 표면(14)을 가진 단결정 실리콘과 같은 반도체 물질의 기판몸체(12)를 포함한다. 표면(14)의 일부분 위에는 전도성 폴리실리콘과 같은 전도성 물질의 게이트(10)가 존재한다. 게이트(16)는 전형적으로 이산화 실리콘인 얇은 게이트 유전체 층에 의해 표면(14)과 절연된다. 게이트(16)는 전형적으로 이산화 실리콘인 캡슐층(17)으로 커버되며, 또한 각 측면에는 전형적으로 이산화실리콘인 측벽 스페이서(19)를 포함한다. 몸체(12) 내부와 표면(14)에는 원하는 도전형의 소스 영역(20)과 드레인 영역(22)이 존재한다. 상기 소스 영역(20)과 드레인 영역(22)은 게이트(10)의 대향면에 존재한다. 도시를 위한 트렌지스터(10)는 P-형 전도성인 몸체와, 각각이 n-형 전도성인 소스 영역(20)과 드레인 영역(22)을 갖는 n-채널 절연 게이트 전계효과 트랜지스터(IGFET, insulated gated field effect transistor)이다. 본 발명의 방법은 드레인 영역(22)에 콘택을 형성하는 것에 관한 것이다. 그러나, 본 발명의 방법은 미합중국 특허 제4,927,779호(S.H. Dhong, 1990년 5월 22일 공고)에 개시된 형태의 매립형 캐패시터처럼 몸체(12)내의 다른 영역에 콘택을 형성할 수 있다.
본 발명의 방법에서 제 1 단계는 몸체 표면(14) 및 게이트(16) 위에 도핑되지 않은(진성) 폴리실리콘 층(24)을 증착시키는 것이다. 이것은 공지된 화학기상 증착에 의해 얻어질 수 있는데, 상기 화학 기상 증착에서는 몸체(12)가 실란과 같은 실리콘을 함유한 가스에 노출되고, 가스를 분해시키고 표면(14) 상에 폴리실리콘을 증착시키기 위한 가열처리가 행해진다. 포토레지스트와 같은 마스크층(26)이 폴리실리콘 층(24) 위에 코팅된다. 리소그라픽 기술을 이용하여, 마스크층(26)에는 콘택이 형성될 몸체 표면(14)의 영역위로 개구부(28)가 제공된다. 따라서, 폴리실리콘 층(24)의 노출 부분은 드레인 영역(22)의 일부분을 포함하며 표면(14)에 이르는 개구부(30)를 형성하기 위해 적절한 에천트를 이용하여 제거된다.
제2도에서는 본 발명의 방법의 다음 단계에서의 트랜지스터(10) 단면도가 도시된다. 마스크층(26)은 적당한 용제를 이용하여 제거되고 개구부(30)의 측벽은 실리콘 질화물 또는 다른 절연 물질 층(32)으로 코팅된다. 이것은 폴리실리콘 층(24), 개구부(30)의 측벽 및 개구부(30)의 밑부분의 몸체표면(14)의 노출영역 위로 실리콘 질화물 층을 증착함으로 얻어질 수 있다. 그리고, 폴리실리콘 층(24) 및 개구부(30)의 밑부분에서의 몸체 표면(14) 위에 존재하는 실리콘 질화물 층은 플라즈마 에칭과 같은 비등방성 에칭에 의해 제거될 수 있다. 이로써 개구부(30)의 측벽에는 실리콘 질화물 층(32)만을 남게된다.
제3도에서는 본 발명의 방법의 상기 다음 단계 이후의 트랜지스터 단면이 도시된다. 다음, 개구부(30)는 전기적 콘택(34)을 형성하기 위하여 도핑된 폴리실리콘으로 채워진다. 이것은 도핑되지 않은 폴리실리콘 층(24) 위로 그리고 개구부(30) 내부에 도핑된 폴리실리콘 층을 증착시킴으로써 얻어질 수 있다. 도핑되지 않은 층(24) 위의 도핑된 폴리실리콘의 부분은 개구부(30)에서 도핑된 폴리실리콘 콘택(34)을 남기고 적당한 에천트에 의해 제거된다. 이러한 에칭 단계동안, 콘택(34)에는 그 표면내에서 얕은 캐비티(30)가 제공된다. 콘택(34)은 n-형 도전성을 위해 인과 같은, 원하는 전도성의 어떤 적당한 도판트로 도핑된다. 또한, 이하 설명될 이유 때문에, 콘택(34)은 바람직하게 약 5×1020불순물/㎤의 고농도로 도핑하는 것이 바람직하다. 도핑된 폴리실리콘은 실란과 같은 실리콘을 함유한 가스, 및 원하는 도펀트를 함유한 가스를 기상에 노출시키는 공지된 화학적 기상 증착법을 사용하여 증착될 수 있다. 몸체(12)는 가스를 분해시키고 도핑된 폴리실리콘을 증착시키는 온도로 가열처리 된다.
제4도에서는 본 발명의 방법에서 상기 다음 단계 이후의 트랜지스터(10) 단면을 도시한다. 폴리실리콘 층(24) 및 콘택(34)은 이산화 실리콘층(38)이 층(24)의 표면과 콘택(34)에 형성되는 온도에서 산화 분위기로 가열 처리된다. 일반적으로, 이것은 700℃ 및 900℃의 온도의 스팀에서 수행될 수 있다. 폴리실리콘이 이러한 방법으로 산화될 때, 도핑된 폴리실리콘 위에 형성된 이산화 실리콘막은 도핑되지 않은 폴리실리콘 위에 형성된 이산화 실리콘 필름보다 두껍다. 따라서, 도핑된 폴리실리콘인 콘택(34) 바로 위의 이산화 실리콘 층(36)의 일부(40)의 두께는 도핑되지 않은 폴리실리콘 층(24) 위에 있는 이산화 실리콘 층(38)의 일부(42) 보다 두껍다. 상술한 것처럼 콘택(34)을 고농도로 도핑함으로써 이산화 실리콘 층(36)의 두꺼운 부분(40)은 얇은 부분(42) 두께의 2배 이상으로 만들어질 수 있다.
제5도에서 본 발명의 방법의 상기 다음 단계 이후의 트랜지스터(10) 단면이 도시된다. 이산화 실리콘 층은 이산화 실리콘 층(38)의 얇은 부분(42)이 도핑되지 않은 폴리실리콘 층(24) 위로 부터 완전하게 제거될 때까지 적당한 에천트에 의해 에칭된다. 이산화 실리콘 층(38)의 두꺼운 부분(40)은 두께가 감소되지만, 일부분은 콘택(34)과 자기정렬되는 콘택(34) 위의 캡핑층(capping layer)을 제공하기 위하여 계속 남아있게 된다. 도핑되지 않은 폴리실리콘 층(24)의 노출 부분은 적당한 에천트에 의해 제거된다. 이러한 에칭 단계 동안, 콘택(34)은 층(38)의 캡핑부분(40) 및 측벽 실리콘 질화물 층(32)에 의해, 에칭으로부터 보호된다.
제6도에서는 본 발명의 방법의 상기 다음 단계 이후에 트랜지스터(10) 단면이 도시된다. 이산화 실리콘과 같은 유전체 물질의 층(44)은 콘택(34)을 완전하게 둘러싸도록 게이트(16)와 표면(14)의 노출영역 위에 증착된다. 이것은 공지된 화학기상증착 기술을 이용하여 표면(14), 게이트(16) 및 콘택(34) 위에 이산화 실리콘 층을 증착시킴으로써 달성될 수 있다. 공지된 평탄화 기술을 이용하여 콘택(34)을 둘러싸고 있으며 콘택(34)의 표면에 대하여 평면인 층(44)을 형성하기 위하여 이산화 실리콘 층이 평탄화처리된다. 이것은 전도성 콘택(34)을 트랜지스터(10)에 제공하는데, 전도성 콘택(34)은 트랜치 캐패시터(도면에는 도시안됨)와 같은 다른 영역에 측면 콘택을 제공할 수 있다. 상기 콘택은 무경계 및 캡핑되어 교차 도체라인으로 부터 절연된다. 이것은 교차 도체라인에 접속하는 다른 콘택을 형성하는데 동일한 기술이 사용될 수 있기 때문에 중요하다. DRAM 셀의 비트라인이 한 예이다.
본 발명의 방법에서, 도핑된 폴리실리콘 및 도핑되지 않은 폴리실리콘의 산화 비율의 차이를 이용함으로써, 이산화 실리콘의 자기정렬된 캡핑층(40)은 콘택(34) 위에 쉽게 형성된다. 콘택(34) 주의의 측벽 스페이서 실리콘 질화물 층(30)과 함께 자기정렬된 캡핑층(40)은 도핑되지 않은 폴리실리콘 층(24)을 제거하고 유전체 층(44)으로 대체하는 동안 콘택을 보호한다. 이것은 간단하게 도핑되지 않은 폴리실리콘 층을 제거하는 어떠한 표준 에천트를 이용하더라도 도핑되지 않은 폴리실리콘 층을 제거할 수 있게 한다. 따라서, 본 발명의 방법은 콘택을 포함하는 집적회로에 대한 제조공정의 일부분으로 이용될 수 있는 무경계 콘택을 형성하는 간단한 방법을 제공한다.
본 발명의 특이한 실시예는 단지 본 발명의 일반적인 원리를 나타내기 위한 것이다. 여러가지 개선책이 상술한 원리와 일관되어 만들어질 수 있다. 예를들어, 콘택은 기판 몸체에 형성되는 어떤 소자에라도 만들어질 수 있다. 또한, 단지 하나의 콘택만이 몸체에 만들어지는 것처럼 도시되었지만, 본 소자는 콘택과 연결된 도체 스트립과 마찬가지로 원하는 수의 콘택을 포함할 수도 있다. 첨부된 특허청구의 범위로 한정되는 본 발명의 범주내에서 변경할 수 있다.

Claims (14)

  1. 반도체 물질의 몸체위에 반도체 소자의 전도성 콘택을 형성하는 방법에 있어서, 몸체 표면상에 도핑되지 않은 폴리실리콘 층을 형성하는 단계; 도핑되지 않은 폴리실리콘 층을 관통하여 몸체 표면에 이르는 개구부를 형성하는 단계; 도핑된 폴리실리콘으로 상기 개구부를 채우는 단계; 이산화 실리콘 층 두께가 도핑되지 않은 폴리실리콘 상부에서 보다 도핑된 폴리실리콘 상부에서 두껍도록 도핑된 폴리실리콘과 도핑되지 않은 폴리실리콘 위에 이산화 실리콘 층을 형성하는 단계; 도핑된 폴리실리콘상의 일부 이산화 실리콘은 남겨두고 도핑되지 않은 폴리실리콘상의 이산화 실리콘 층은 모두 제거하는 단계; 도핑되지 않은 폴리실리콘 층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  2. 제1항에 있어서, 산화 분위기에서 도핑되지 않은 폴리실리콘 위에서 보다 도핑된 폴리실리콘 위의 이산화 실리콘 층이 두껍게 형성되도록 폴리실리콘을 가열함으로써 폴리실리콘 상에 이산화실리콘 층을 형성하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  3. 제2항에 있어서, 도핑된 폴리실리콘으로 개구부를 채우기 전에 실리콘 질화물 층으로 도핑되지 않은 폴리실리콘 층내의 개구부 측벽을 코팅하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  4. 제3항에 있어서, 도핑된 폴리실리콘이 약 5×1020불순물/㎤ 농도의 도펀트를 함유하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  5. 제4항에 있어서, 이산화 실리콘 층이 스팀에서 700℃ 및 900℃ 사이의 온도에서 성장하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  6. 제5항에 있어서, 도핑되지 않은 폴리실리콘을 제거한 후에 도핑된 폴리실리콘을 둘러싸고 있는 몸체의 표면 상에 이산화 실리콘 층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  7. 제6항에 있어서, 도핑된 폴리실리콘 표면이 평면이 되도록 도핑된 폴리실리콘을 둘러싸고 있는 이산화 실리콘층 표면을 평면화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  8. 반도체 물질의 몸체 표면에 전도성 콘택을 형성하는 방법에 있어서, 몸체 표면 상에 도핑되지 않은 폴리실리콘 층을 증착시키는 단계; 도핑되지 않은 폴리실리콘 층을 관통하여 몸체 표면에 이르는 개구부를 형성하는 단계; 개구부의 측벽을 실리콘 질화물 층으로 코팅하는 단계; 개구부의 나머지 부분을 도핑된 폴리실리콘으로 채우는 단계; 도핑되지 않은 폴리실리콘보다 도핑된 폴리실리콘 위에서의 이산화실리콘 층이 두껍게 성장하도록 산화 분위기에서 도핑된 폴리실리콘과 도핑되지 않은 폴리실리콘을 가열하는 단계; 도핑된 폴리실리콘 상의 이산화 실리콘 층의 일부분만 남기고 도핑되지 않은 폴리실리콘상의 이산화 실리콘 층 전체 부분을 제거하도록 이산화실리콘 층을 에칭하는 단계; 도핑되지 않은 폴리실리콘을 제거하는 단계; 도핑된 폴리실리콘을 둘러싸고 있는 몸체 표면 상에 유전체 물질 층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  9. 제8항에 있어서, 도핑된 실리콘이 약 5×1020불순물/㎤ 농도의 도판트를 함유하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  10. 제9항에 있어서, 이산화 실리콘 층이 스팀에서 700℃와 900℃ 사이의 온도에서 성장하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  11. 제8항에 있어서, 도핑되지 않은 폴리실리콘 층내에 제공되는 개구부를 갖는 도핑되지 않은 폴리실리콘에 마스크 층을 형성함으로써 도핑되지 않는 폴리실리콘내에 개구부를 형성하고, 마스크 층의 개구부를 통하여 도핑되지 않은 폴리실리콘 층을 에칭하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 헝성 방법.
  12. 제11항에 있어서, 도핑되지 않은 폴리실리콘 층을 적절한 에천트로 에칭함으로써 제거하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  13. 제8항에 있어서, 유전체 층은 몸체 표면 위에 증착된 이산화 실리콘 층인 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
  14. 제13항에 있어서, 도핑된 폴리실리콘의 표면을 평면화하기 위하여 도핑된 폴리실리콘을 둘러싸고 있는 이산화 실리콘 층 표면을 평탄화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 전도성 콘택 형성 방법.
KR1019930017088A 1992-08-31 1993-08-31 반도체 소자의 콘택 형성 방법 KR100290691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93792192A 1992-08-31 1992-08-31
US7/937,921 1993-08-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054689A Division KR100363295B1 (ko) 1992-08-31 2000-09-18 반도체 소자

Publications (2)

Publication Number Publication Date
KR940004728A KR940004728A (ko) 1994-03-15
KR100290691B1 true KR100290691B1 (ko) 2001-06-01

Family

ID=25470571

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019930017088A KR100290691B1 (ko) 1992-08-31 1993-08-31 반도체 소자의 콘택 형성 방법
KR1020000054689A KR100363295B1 (ko) 1992-08-31 2000-09-18 반도체 소자

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020000054689A KR100363295B1 (ko) 1992-08-31 2000-09-18 반도체 소자

Country Status (7)

Country Link
US (1) US5464793A (ko)
EP (1) EP0585640B1 (ko)
JP (1) JPH0824111B2 (ko)
KR (2) KR100290691B1 (ko)
AT (1) ATE173357T1 (ko)
DE (1) DE69322024T2 (ko)
TW (1) TW214610B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720796B2 (ja) * 1994-11-15 1998-03-04 日本電気株式会社 半導体装置の製造方法
US5627103A (en) * 1995-03-02 1997-05-06 Sony Corporation Method of thin film transistor formation with split polysilicon deposition
US6103572A (en) * 1997-02-07 2000-08-15 Citizen Watch Co., Ltd. Method of fabricating a semiconductor nonvolatile storage device
WO1999004427A1 (de) * 1997-07-15 1999-01-28 Infineon Technologies Ag Kontaktierung einer halbleiterzone
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
US6057216A (en) * 1997-12-09 2000-05-02 International Business Machines Corporation Low temperature diffusion process for dopant concentration enhancement
US6215190B1 (en) * 1998-05-12 2001-04-10 International Business Machines Corporation Borderless contact to diffusion with respect to gate conductor and methods for fabricating
US6261924B1 (en) 2000-01-21 2001-07-17 Infineon Technologies Ag Maskless process for self-aligned contacts
US6940134B2 (en) * 2002-07-02 2005-09-06 International Business Machines Corporation Semiconductor with contact contacting diffusion adjacent gate electrode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717678A (en) * 1986-03-07 1988-01-05 International Business Machines Corporation Method of forming self-aligned P contact

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US4127931A (en) * 1974-10-04 1978-12-05 Nippon Electric Co., Ltd. Semiconductor device
JPS5922380B2 (ja) * 1975-12-03 1984-05-26 株式会社東芝 ハンドウタイソシノ セイゾウホウホウ
JPS54158167A (en) * 1978-06-05 1979-12-13 Toshiba Corp Manufacture of semiconductor device
US4694561A (en) * 1984-11-30 1987-09-22 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making high-performance trench capacitors for DRAM cells
US4927779A (en) * 1988-08-10 1990-05-22 International Business Machines Corporation Complementary metal-oxide-semiconductor transistor and one-capacitor dynamic-random-access memory cell and fabrication process therefor
US5198386A (en) * 1992-06-08 1993-03-30 Micron Technology, Inc. Method of making stacked capacitors for DRAM cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717678A (en) * 1986-03-07 1988-01-05 International Business Machines Corporation Method of forming self-aligned P contact

Also Published As

Publication number Publication date
DE69322024D1 (de) 1998-12-17
DE69322024T2 (de) 1999-04-08
ATE173357T1 (de) 1998-11-15
US5464793A (en) 1995-11-07
JPH06112152A (ja) 1994-04-22
KR940004728A (ko) 1994-03-15
JPH0824111B2 (ja) 1996-03-06
EP0585640A2 (en) 1994-03-09
EP0585640A3 (en) 1994-11-09
TW214610B (en) 1993-10-11
EP0585640B1 (en) 1998-11-11
KR100363295B1 (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
US5780338A (en) Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits
US5091761A (en) Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover
KR100703027B1 (ko) 리세스 게이트 형성 방법
US5198386A (en) Method of making stacked capacitors for DRAM cell
US5874359A (en) Small contacts for ultra large scale integration semiconductor devices without separation ground rule
KR0182248B1 (ko) 반도체 장치의 제조방법
KR20050003401A (ko) 벌크 반도체로부터 형성된 ｆｉｎＦＥＴ 소자 및 그 제조방법
JP2000114512A (ja) バ―チカルｆｅｔトランジスタ及び該バ―チカルｆｅｔトランジスタの作製方法
US5270233A (en) Method for manufacturing field effect transistor having LDD structure
KR100303965B1 (ko) 고신뢰성트렌치커패시터형메모리셀
KR100290691B1 (ko) 반도체 소자의 콘택 형성 방법
KR100202975B1 (ko) 반도체 장치의 제조방법
KR100205306B1 (ko) 박막트랜지스터의 제조방법
KR20010014111A (ko) 측부가 유전적으로 절연된 반도체 디바이스를 형성하는방법 및 이 방법에 의해 제조된 모스 반도체 디바이스
US5457065A (en) method of manufacturing a new DRAM capacitor structure having increased capacitance
JP3184806B2 (ja) 半導体装置の製造方法
KR0171072B1 (ko) 반도체 메모리 셀 제조방법 및 구조
KR100433868B1 (ko) Cmos회로장치의형성방법
KR100200697B1 (ko) 가드링을 구비하는 반도체장치 및 이를 이용한 콘택트 형성방법
KR100217919B1 (ko) 반도체 소자의 전하 저장전극 형성방법
KR100272655B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR19990041628A (ko) 반도체소자의 제조 방법
KR100307540B1 (ko) 반도체소자의 제조방법
KR20010006944A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR100256302B1 (ko) 반도체 기억소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee