JP4209563B2 - 窒化シリコン膜の形成方法 - Google Patents

窒化シリコン膜の形成方法 Download PDF

Info

Publication number
JP4209563B2
JP4209563B2 JP26371899A JP26371899A JP4209563B2 JP 4209563 B2 JP4209563 B2 JP 4209563B2 JP 26371899 A JP26371899 A JP 26371899A JP 26371899 A JP26371899 A JP 26371899A JP 4209563 B2 JP4209563 B2 JP 4209563B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
gas
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26371899A
Other languages
English (en)
Other versions
JP2001085426A (ja
JP2001085426A5 (ja
Inventor
恵三 細田
伸明 重松
雄介 村木
睦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP26371899A priority Critical patent/JP4209563B2/ja
Priority to US09/662,328 priority patent/US6355582B1/en
Publication of JP2001085426A publication Critical patent/JP2001085426A/ja
Publication of JP2001085426A5 publication Critical patent/JP2001085426A5/ja
Application granted granted Critical
Publication of JP4209563B2 publication Critical patent/JP4209563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路のキャパシタなどに用いられる窒化シリコン膜の形成方法に関する。
【０００２】
【従来の技術】
１トランジスタ１キャパシタで構成されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）のキャパシタを構成する誘電体膜として、成膜原料の入手の容易さや取り扱いの容易さなどから窒化シリコン膜が用いられている。
この窒化シリコン膜の形成では、シリコン塩化物のガスであるジクロロシラン（ＳｉＣｌ2Ｈ2）とアンモニアガスとを原料とした化学的気相成長法（ＣＶＤ）が用いられている。このＣＶＤ法による窒化シリコン膜の成膜のとき、ジクロロシラン（ＤＣＳ）の供給量が多くなると成膜雰囲気に、塩化アンモニウムを主成分とする副生成物であるパーティクルが発生する問題があるため、ジクロロシランの供給量を、アンモニアの供給量の１／５程度にしている。
【０００３】
ところで、キャパシタを構成する誘電体膜としては、次に示す理由により、一般には１Ｖ以上の耐圧が要求される。この要求は、ＤＲＡＭが用いられる半導体集積回路においては、現状では動作電圧が１．８Ｖ程度となっており、その約半分の電圧に対する耐圧がキャパシタに必要となり、余裕をみて実質的には１Ｖ以上の耐圧が必要となるからである。ただし、近い将来、ＤＲＡＭの動作電圧がより低下すれば、キャパシタには０．７Ｖ以上の耐圧があればよい状況となる場合もある。
【０００４】
また、キャパシタの誘電体膜には、酸化シリコンを用いた場合に換算した膜厚が４ｎｍ以下の誘電特性が必要となる。従って、窒化シリコンを用いる場合、その膜厚を５ｎｍ程度まで薄くすることになる。
すなわち、以上のことをまとめると、ＤＲＡＭのキャパシタを構成する誘電体膜に、窒化シリコン膜を用いる場合は、その膜厚を５ｎｍと薄くした状態で、０．７ボルトから１Ｖ以上の耐圧が要求されることになる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の窒化シリコンの成膜方法では、形成した窒化シリコン膜中に水素が入り込みやすいため、前述したように薄い膜を形成した場合は、リーク電流が発生しやすく、０．７Ｖ以上の耐圧が得られないという問題があった。
この発明は、以上のような問題点を解消するためになされたものであり、膜厚５ｎｍ程度の窒化シリコン膜を、リーク電流の発生が抑制されて０．７Ｖ以上の耐圧を有した状態で形成できるようにすることを目的とする。
【０００６】
【課題を解決するための手段】
この発明の窒化シリコン膜の形成方法では、成膜対象の基板を例えば６００〜７００℃と所定温度に加熱した状態で、その基板上に四塩化シリコンガスとアンモニアガスとを同時に吐出させ、かつ、加熱容器内においてアンモニアガスを所定濃度とし、四塩化シリコンガスの分圧がアンモニアガスの分圧に対して０．５以上とした状態で供給しようとするものである。
この発明では、四塩化シリコンガスの分圧がアンモニアガスの分圧に対して０．５以上とした状態で供給して窒化シリコン膜を形成するので、シリコンの原料となるガスには水素が含まれていない。
【０００７】
【発明の実施の形態】
以下この発明の実施の形態を図を参照して説明する。
この実施の形態では、次に示す成膜装置を用いるようにした。
この成膜装置は、内部を加熱する機構を備えた加熱容器１０１を備え、加熱容器１０１内部には、原料ガス導入部１０２より四塩化シリコンガスが導入され、また、加熱容器１０１内部には、添加ガス導入部１０３より窒素ガスとともにアンモニアガスが供給される。また、加熱容器１０１内部のガスは、排気部１０４より排気される。
【０００８】
原料タンク１０５は、原料となる液体の四塩化シリコン（ＴＣＳ）１０６を蓄え、ヒータ１０７により加熱されてＴＣＳのガスを生成している。この原料タンク１０５に納められているＴＣＳのガスは、流量制御部１０８により流量を制御され、原料ガス供給経路１０９を経て原料ガス導入部１０２より加熱容器１０１内部に導入される。なお、原料ガス供給経路１０９は、内部を通過するＴＣＳガスが液化しないように、供給経路加熱手段１１０により所定温度に加熱されている。
【０００９】
一方、加熱容器１０１の添加ガス導入部１０３には、添加ガス供給経路１１３を介してアンモニアガスボンベ１１１および窒素ガスボンベ１１２が接続されている。アンモニアガスボンベ１１１からのアンモニアガスは、流量制御部１１４により流量が制御されて添加ガス供給経路１１３に導かれる。また、窒素ガスボンベ１１２からの窒素ガスは、流量制御部１１５により流量が制御されて添加ガス供給経路１１３に導かれる。そして、添加ガス供給経路１１３に導かれたアンモニアガスと窒素ガスは、添加ガス導入部１０３より加熱容器１０１内へ導入される。なお窒素ガスは、アンモニアガスを所定の濃度とする希釈ガスとして用いる。
【００１０】
したがって、加熱容器１０１内には、原料タンク１０５からＴＣＳガスが供給され、アンモニアガスボンベ１１１からアンモニアガスが供給され、窒素ガスボンベ１１２から窒素ガスが供給される。この加熱容器１０１内にＴＣＳガス，アンモニアガス，窒素ガスが供給された状態で、加熱容器１０１内配置された成膜対象の基板を加熱すれば、成膜対象の基板上に窒化シリコンの膜が形成できる。以上示したように、この発明では、まず、原料ガスにＴＣＳを用い、このＴＣＳに添加ガスとしてアンモニアガスを加えた熱ＣＶＤ法で、窒化シリコン膜を形成する。加えて、この発明では、以下に説明するように、加熱容器１０１内における添加ガスのアンモニアガスに対するＴＣＳガスの分圧比を０．５以上とした。
【００１１】
より詳細に説明すると、まず、加熱容器１０１内に成膜対象の基板を配置し、この基板を所定温度に加熱する。
次に、原料タンク１０５内のＴＣＳ１０６をヒータ１０７で加熱してＴＣＳガスを生成し、生成したＴＣＳガスを流量制御部１０８で供給量を制御して加熱容器１０１内に供給する。このＴＣＳガスの供給と同時に、アンモニアガスボンベ１１１よりアンモニアガスを吐出させ、吐出したアンモニアガスを流量制御部１１４で供給量を制御して加熱容器１０１内に供給する。なお、アンモニアガスは、窒素ガスボンベ１１２より吐出して流量制御部１１５で流量を制御した窒素ガスを添加して所定の濃度としておく。加えて、上記の流量制御部１０８と流量制御部１１４の制御により、加熱容器１０１内におけるＴＣＳガスの分圧をアンモニア（ＮＨ3）ガスの分圧の０．５以上の状態とする。
【００１２】
加熱容器１０１内におけるＴＣＳガスの分圧をアンモニア（ＮＨ3）ガスの分圧の０．５以上の状態としたとき、加熱容器１０１内の温度は、たとえば６００〜７００℃とし、内部の基板の温度も６００〜７００℃とする。また、加熱容器１０１内の全圧は０．２Ｔｏｒｒとした。
基板温度を６００〜７００℃とし、加熱容器１０１内の全圧を０．２Ｔｏｒｒとし、かつ、加熱容器１０１内におけるＴＣＳガスの分圧をアンモニア（ＮＨ3）ガスの分圧の０．５以上の状態とした状態では、加熱容器１０１内に供給された各ガスは、加熱容器１０１内に載置されて加熱された基板上で分解され、基板上には窒化シリコンの膜が形成される。このとき、加熱容器１０１内に供給された各ガスの中で、窒化シリコン膜の形成に関与しない他のガスは、排気部１０４より排気される。
【００１３】
上記のＴＣＳガスとアンモニアガスを原料とした熱ＣＶＤ法で形成した窒化シリコンの膜は、膜厚が５ｎｍで０．７以上の耐圧が得られる。
ここで、加熱容器１０１内におけるＴＣＳガスの分圧と、この分圧の状態で形成した５ｎｍ厚の窒化シリコン膜の単位面積あたりのリーク電流がある値になる電圧値を求めた結果を図２に示す。ここでは、加熱容器１０１内に供給するアンモニアガスを希釈する窒素ガスの分圧を３７ｍＴｏｒｒと一定とし、加熱容器１０１内への供給ガス全圧を２００ｍＴｏｒｒ一定としている。
【００１４】
この図２から明らかなように、上述した熱ＣＶＤ法による窒化シリコン膜の形成では、ＴＣＳガスの分圧が大きいほど形成した窒化シリコン膜の耐圧が向上する。たとえば、ＴＣＳガスの分圧が約５３ｍＴｏｒｒのとき、形成した窒化シリコン膜には０．７Ｖの耐圧が得られている。この耐圧が得られた窒化シリコン膜を形成したときに供給したアンモニアガスの分圧は、２００−３７−５４＝１０９であり、ＴＣＳガスの分圧がアンモニアガスの分圧の約半分となっている。このように、ＴＣＳを原料に用いた熱ＣＶＤ法による窒化シリコン膜の形成では、窒化シリコン膜形成時に供給するＴＣＳガスの分圧をアンモニアガスの分圧の半分以上としておけば、５ｎｍの膜厚の窒化シリコン膜で、０．７Ｖ以上の耐圧が得られる。
【００１５】
ところが、従来のように、ＤＣＳを原料に用いた熱ＣＶＤ法で窒化シリコン膜を形成した場合は、窒化シリコン膜形成時に供給するＤＣＳの分圧を大きくしても、形成した窒化シリコンの耐圧は向上しない。
これに対し、この発明では、以上に説明したように、まず、窒化シリコン膜を、水素を含まないＴＣＳをシリコンの原料として用いた熱ＣＶＤ法により形成した。加えて、窒化シリコン膜を形成するときに供給するＴＣＳの分圧を、同時に供給するアンモニアガスの分圧に対して０．５以上となるように制御した。このように、ＴＣＳを用いてかつＴＣＳの分圧を制御することで、形成した窒化シリコン膜の電界強度を形成膜厚を変えずに制御し、所望の膜厚で所望の電界強度（耐圧）を得るようにした。
【００１６】
ところで、上述では、窒化シリコン膜をＤＲＡＭのキャパシタに用いる場合を例に説明したが、これに限るものではなく、ＴＣＳを原料として形成した窒化シリコン膜を、ＭＯＳトランジスタのゲート絶縁膜に用いるようにしてもよい。ＭＯＳトランジスタのゲート絶縁膜に誘電率の高い窒化シリコン膜を用いることで、ＳｉＯ2 膜を用いた場合に比較してゲート絶縁膜を厚くできるのでゲート耐圧を向上させることができる。
このＭＯＳトランジスタの製造方法について説明する。まず、図３（ａ）に示すように、シリコンからなる基板３０１の所定領域を囲うように素子分離領域３０２を形成し、この後、図３（ｂ）に示すように、基板３０１の露出面を熱酸化することで、酸化膜３０３を膜厚０．５〜１．５ｎｍに形成する。
【００１７】
次に、図３（ｃ）に示すように、アンモニア雰囲気で加熱処理した後、酸化膜３０３上にＴＣＳを原料とした熱ＣＶＤ法によりシリコン窒化膜を堆積して、膜厚１．０〜３ｎｍの窒化シリコン膜３０４を形成する。シリコン窒化膜の堆積は、基板３０１が配置された加熱容器内の全圧を０．２Ｔｏｒｒとし、かつ加熱容器内におけるＴＣＳガスの分圧をアンモニアガスの分圧の０．５以上の状態とした状態で、基板３０１の温度３０１を６００〜７００℃とすることで行える。このように、ＴＣＳを原料とし、ＴＣＳガスの分圧をアンモニアガスの分圧の０．５以上の状態とした熱ＣＶＤ法により、パーティクルの発生もなく、所期の耐圧を有して窒化シリコン膜を形成することができる。
【００１８】
窒化シリコン膜３０４を形成した後、図３（ｄ）に示すように、ＣＶＤ法によりシリコンを堆積することでポリシリコン膜３０５を膜厚２０〜２００ｎｍ程度に形成し、引き続いて、ポリシリコン膜３０５上にＣＶＤ法により窒化シリコン膜３０６を膜厚２０〜１００ｎｍ程度に形成する。窒化シリコン膜３０６の形成は、窒化シリコン膜３０４の形成と同様である。
次いで、図３（ｅ）に示すように、窒化シリコン膜３０４，ポリシリコン膜３０５，窒化シリコン膜３０６を、公知のフォトリソグラフィ技術とエッチング技術により加工し、ゲート電極３０５ａおよびゲート電極３０５ａ下部のゲート絶縁膜３０４ａとゲート電極３０５ａ上部のキャップ層３０６ａとを形成する。
【００１９】
ゲート電極３０５ａを形成した後、図３（ｆ）に示すように、ゲート電極３０５ａおよびゲート電極３０５ａ下部のゲート絶縁膜３０４ａとゲート電極３０５ａ上部のキャップ層３０６ａをマスクとしてイオン注入をすることで、基板３０１に不純物が低濃度に導入された低濃度領域３０７を形成する。
この低濃度領域３０７を形成した後、図４（ｇ）に示すように、ゲート電極３０５ａおよびゲート電極３０５ａ下部のゲート絶縁膜３０４ａとゲート電極３０５ａ上部のキャップ層３０６ａとの側面に、窒化シリコン膜からなる側壁３０８を形成する。
【００２０】
次に、図４（ｈ）に示すように、ゲート電極３０５ａとゲート電極３０５ａ下部のゲート絶縁膜３０４ａとゲート電極３０５ａ上部のキャップ層３０６ａと側壁３０８とをマスクとしてイオン注入することで、基板３０１に不純物が導入されたソース・ドレイン領域３０９を形成する。
ソース・ドレイン領域３０９を形成したら、図４（ｉ）に示すように、基板３０１上に、ゲート電極３０５ａとゲート電極３０５ａ下部のゲート絶縁膜３０４ａとゲート電極３０５ａ上部のキャップ層３０６ａとを覆ってＳｉＯ2膜を堆積し、膜厚３００〜１０００ｎｍ程度の層間絶縁膜３１０を形成する。
【００２１】
そして、図４（ｊ）に示すように、層間絶縁膜３１０の所定箇所にコンタクトホール３１１を形成し、このコンタクトホールを充填して金属膜を形成し、この金属膜を公知のフォトリソグラフィ技術とエッチング技術により加工し、図４（ｋ）に示すように、コンタクトプラグ３１２を介してソース・ドレイン領域３０９に接続するソース・ドレイン電極３１２を形成すれば、基板３０１上に燃すトランジスタが形成される。
【００２２】
この図４（ｋ）に示すＭＯＳトランジスタは、ゲート絶縁膜にＳｉＯ2 より誘電率の高い窒化シリコン膜を用いているので、ゲート絶縁膜を厚く形成することができ、ゲート耐圧を向上させることができる。ただし、窒化シリコン膜をゲート絶縁膜に用いる場合は、シリコン基板との界面における界面準位の発生を抑制するために、シリコン基板表面に薄く酸化膜を形成しておいた方がよい。なお、シリコン基板表面に、界面準位を形成することがなければ、直接窒化シリコン膜を形成してゲート絶縁膜として用いるようにしてもよい。
そして、このＭＯＳトランジスタは、上述したようにＴＣＳを原料とし、ＴＣＳガスの分圧をアンモニアガスの分圧の０．５以上の状態とした熱ＣＶＤ法により窒化シリコン膜を形成したので、ゲート絶縁膜の耐圧をシリコン酸化膜を用いた場合に比較して向上させることができる。
【００２３】
【発明の効果】
以上説明したように、この発明では、成膜対象の基板を所定温度に加熱した状態で、その基板上に四塩化シリコンガスとアンモニアガスとを、四塩化シリコンガスの分圧がアンモニアガスの分圧に対して０．５以上とした状態で供給しようとするものである。
この発明によれば、四塩化シリコンガスの分圧がアンモニアガスの分圧に対して０．５以上とした状態で供給して窒化シリコン膜を形成するので、シリコンの原料となるガスには水素が含まれていない。この結果、形成した窒化シリコン膜中に水素が取り込まれることがほとんどなく、形成した窒化シリコン膜のリーク電流を抑制できるようになる。したがって、この発明によれば、窒化シリコン膜を５ｎｍ程度の薄膜としても、０．７Ｖ以上の耐圧が得られるようになる。
【図面の簡単な説明】
【図１】 この発明の実施の形態で用いる成膜装置の概略的な構成を示す構成図である。
【図２】 ＴＣＳガスの分圧に対する形成した窒化シリコン膜の耐圧を示す相関図である。
【図３】 ＭＯＳトランジスタの製造方法について説明する工程図である。
【図４】 図３に続く、ＭＯＳトランジスタの製造方法について説明する工程図である。
【符号の説明】
１０１…加熱容器、１０２…原料ガス導入部、１０３…添加ガス導入部、１０４…排気部、１０５…原料タンク、１０６…四塩化シリコン（ＴＣＳ）、１０７…ヒータ、１０８…流量制御部、１０９…原料ガス供給経路、１１０…供給経路加熱手段、１１１…アンモニアガスボンベ、１１２…窒素ガスボンベ、１１３…添加ガス供給経路、１１４…流量制御部、１１５…流量制御部。

Claims (4)

  1. シリコン基板表面に窒化シリコン膜を形成する方法において、
    四塩化シリコンガスと希釈用窒素ガスが添加されたアンモニアガスとを加熱容器内に同時に吐出する工程を備え、
    前記加熱容器内において前記アンモニアガスを所定濃度とし、前記四塩化シリコンガスの分圧は前記アンモニアガスの分圧に対して０．５以上とする
    ことを特徴とする窒化シリコン膜の形成方法。
  2. 請求項１記載の窒化シリコン膜の形成方法において、
    前記窒化シリコン膜を形成する前に、前記シリコン基板の表面に酸化膜を形成する工程を備えることを特徴とする窒化シリコン膜の形成方法。
  3. 請求項１記載の窒化シリコン膜の形成方法において、
    形成された前記窒化シリコン膜は、キャパシタの誘電体膜である
    ことを特徴とする窒化シリコン膜の形成方法。
  4. 請求項２記載の窒化シリコン膜の形成方法において、
    形成された前記窒化シリコン膜は、ＭＯＳトランジスタのゲート絶縁膜である
    ことを特徴とする窒化シリコン膜の形成方法。
JP26371899A 1999-09-17 1999-09-17 窒化シリコン膜の形成方法 Expired - Fee Related JP4209563B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26371899A JP4209563B2 (ja) 1999-09-17 1999-09-17 窒化シリコン膜の形成方法
US09/662,328 US6355582B1 (en) 1999-09-17 2000-09-14 Silicon nitride film formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26371899A JP4209563B2 (ja) 1999-09-17 1999-09-17 窒化シリコン膜の形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008242581A Division JP2009044166A (ja) 2008-09-22 2008-09-22 窒化シリコン膜の形成方法

Publications (3)

Publication Number Publication Date
JP2001085426A JP2001085426A (ja) 2001-03-30
JP2001085426A5 JP2001085426A5 (ja) 2006-03-02
JP4209563B2 true JP4209563B2 (ja) 2009-01-14

Family

ID=17393357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26371899A Expired - Fee Related JP4209563B2 (ja) 1999-09-17 1999-09-17 窒化シリコン膜の形成方法

Country Status (2)

Country Link
US (1) US6355582B1 (ja)
JP (1) JP4209563B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465373B1 (en) * 2000-08-31 2002-10-15 Micron Technology, Inc. Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2Cl2) interface seeding layer
JP3753994B2 (ja) 2002-03-11 2006-03-08 松下電器産業株式会社 半導体装置の製造方法
US7300890B1 (en) 2003-07-17 2007-11-27 Midwest Research Institute Method and apparatus for forming conformal SiNx films
JP6851173B2 (ja) * 2016-10-21 2021-03-31 東京エレクトロン株式会社 成膜装置および成膜方法
US10985010B2 (en) 2018-08-29 2021-04-20 Versum Materials Us, Llc Methods for making silicon and nitrogen containing films
WO2020072625A1 (en) 2018-10-03 2020-04-09 Versum Materials Us, Llc Methods for making silicon and nitrogen containing films

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2723501C2 (de) * 1977-05-25 1984-08-30 Telefunken electronic GmbH, 7100 Heilbronn Verfahren und Vorrichtung zum Abscheiden von Siliziumnitridschichten auf Halbleiteranordnungen
JPS6089575A (ja) * 1983-10-21 1985-05-20 Seiko Epson Corp シリコン窒化膜の製造方法
US5877073A (en) * 1996-05-07 1999-03-02 Mosel Vitelic, Inc. Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide
JPH1174485A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置およびその製造方法
US6146938A (en) * 1998-06-29 2000-11-14 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
JP3667535B2 (ja) * 1998-09-17 2005-07-06 東京エレクトロン株式会社 成膜方法
JP2000100812A (ja) * 1998-09-17 2000-04-07 Tokyo Electron Ltd シリコンナイトライド膜の成膜方法

Also Published As

Publication number Publication date
JP2001085426A (ja) 2001-03-30
US6355582B1 (en) 2002-03-12

Similar Documents

Publication Publication Date Title
JP4102072B2 (ja) 半導体装置
US6930013B2 (en) Method of forming a capacitor of an integrated circuit device
JP2001257208A (ja) 半導体装置のゲート絶縁膜形成方法
JP2007088113A (ja) 半導体装置の製造方法
JP2006161163A (ja) チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法
US20040125541A1 (en) Capacitor having oxygen diffusion barrier and method for fabricating the same
JP2002076308A (ja) 半導体装置およびその製造方法
JP4209563B2 (ja) 窒化シリコン膜の形成方法
JP2002359371A (ja) 半導体装置とその製造方法
JP2778451B2 (ja) 半導体装置の製造方法
US7087525B2 (en) Methods of forming layers over substrates
US20070117309A1 (en) Method for fabricating capacitor in semiconductor device
US7153736B2 (en) Methods of forming capacitors and methods of forming capacitor dielectric layers
US6727142B1 (en) Orientation independent oxidation of nitrided silicon
JP4034518B2 (ja) 半導体装置の製造方法
JPH05243524A (ja) 半導体装置の製造方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP4573921B2 (ja) 半導体装置の製造方法
JP4224044B2 (ja) 半導体装置の製造方法
JP4223248B2 (ja) 半導体素子の誘電膜形成方法
JP2009044166A (ja) 窒化シリコン膜の形成方法
JP2001085426A5 (ja) 窒化シリコン膜の形成方法及び半導体装置
US20050170665A1 (en) Method of forming a high dielectric film
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
US6653198B2 (en) Method for fabricating capacitor in semiconductor device and capacitor fabricated thereby

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141031

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees