TW202133283A - 混合晶圓鍵合方法及其結構 - Google Patents

混合晶圓鍵合方法及其結構 Download PDF

Info

Publication number
TW202133283A
TW202133283A TW109111686A TW109111686A TW202133283A TW 202133283 A TW202133283 A TW 202133283A TW 109111686 A TW109111686 A TW 109111686A TW 109111686 A TW109111686 A TW 109111686A TW 202133283 A TW202133283 A TW 202133283A
Authority
TW
Taiwan
Prior art keywords
contact
hole
dielectric layer
substrate
semiconductor structure
Prior art date
Application number
TW109111686A
Other languages
English (en)
Other versions
TWI739374B (zh
Inventor
嚴孟
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202133283A publication Critical patent/TW202133283A/zh
Application granted granted Critical
Publication of TWI739374B publication Critical patent/TWI739374B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種混合晶圓鍵合方法，包括：提供第一半導體結構以及提供第二半導體結構。第一半導體結構包括：第一基底、第一介電質層和第一通孔結構。第一通孔結構包括：第一接觸通孔和在第一接觸通孔中摻雜的第一金屬雜質。第二半導體結構包括：第二基底、第二介電質層和第二通孔結構。第二通孔結構包括：第二接觸通孔和在第二接觸通孔中摻雜的第二金屬雜質。方法還包括：使第一半導體結構與第二半導體結構鍵合，以及透過合金化製程來形成自阻隔層。自阻隔層是由與第一金屬雜質和第二金屬雜質相對應的多成分氧化物形成的。

Description

混合晶圓鍵合方法及其結構
本申請有關於晶圓鍵合技術的領域，並且更具體而言，有關於混合晶圓鍵合方法及其結構。
在混合晶圓鍵合製程中，可以將具有接觸通孔（contact via）的半導體結構鍵合到一起。然而，接觸通孔往往具有不同尺寸。這可能導致在一個半導體結構的接觸通孔的表面部分與另一半導體結構的介電質層之間的相互作用。例如，接觸通孔中的銅可能擴散到介電質層中，並且引起經鍵合的晶圓的品質的劣化。
用於阻擋金屬擴散的常規解決方案包括在每一晶圓的鍵合表面上沉積金屬阻障層。金屬阻障層和介電質層由不同材料構成。在形成接觸通孔時，可以對金屬阻障層和介電質層進行蝕刻製程。由於不同的蝕刻速率的原因，可能在金屬阻障層和介電質層之間形成空隙。因此，可能在接觸通孔內發生缺陷。
所公開的方法和結構有關於解決上文闡述的一個或多個問題以及其他問題。
本發明的一個方面包括混合晶圓鍵合方法。方法包括提供第一半導體結構以及提供第二半導體結構。第一半導體結構包括：第一基底、形成於第一基底上的第一介電質層、以及形成於第一介電質層中並且形成於第一基底上的第一通孔結構。第一通孔結構包括第一接觸通孔和在第一接觸通孔中摻雜的第一金屬雜質，第一接觸通孔具有第一接觸通孔表面。第二半導體結構包括：第二基底、形成於第二基底上的第二介電質層、以及形成於第二介電質層中並且形成於第二基底上的第二通孔結構。第二通孔結構包括第二接觸通孔和在第二接觸通孔中摻雜的第二金屬雜質，第二接觸通孔具有第二接觸通孔表面。方法還包括：透過使第一接觸通孔表面與第二接觸通孔表面附接，來使第一半導體結構與第二半導體結構鍵合，其中，第二接觸通孔表面和第一接觸通孔表面具有不同的表面積，並且具有重疊介面；以及透過在第一半導體結構和第二半導體結構之間的合金化製程，來在第一接觸通孔表面和第二接觸通孔表面中的一者或多者的非重疊表面上形成自阻隔（self-barrier）層，其中，自阻隔層是由與第一金屬雜質和第二金屬雜質相對應的多成分氧化物形成的。
本發明的另一方面包括一種混合晶圓鍵合結構，其包括第一半導體結構、第二半導體結構和自阻隔層。第一半導體結構包括：第一基底、形成於第一基底上的第一介電質層、以及形成於第一介電質層中並且形成於第一基底上的第一通孔結構，第一接觸通孔具有第一接觸表面。第二半導體結構包括：第二基底、形成於第二基底上的第二介電質層、以及形成於第二介電質層中並且形成於第二基底上的第二通孔結構，第二接觸通孔具有第二接觸通孔表面。第一半導體結構與第二半導體結構鍵合，第一接觸通孔表面與第二接觸通孔表面附接，並且第二接觸通孔表面和第一接觸通孔表面具有不同的表面積，並且具有重疊介面。自阻隔層在第一半導體結構和第二半導體結構之間的鍵合介面處形成於第一接觸通孔表面和第二接觸通孔表面中的一者或多者的非重疊表面上，其中，自阻隔層包含多成分氧化物。
本領域技術人員根據本發明的描述、申請專利範圍和圖式能夠理解本發明的其他方面。
下文將參考圖式描述本發明的實施例中的技術解決方案。只要有可能，就將在所有圖式中使用相同的圖式標記指示相同或相似部分。顯然，所描述的實施例只是本發明的一些而非全部實施例。本領域技術人員基於本發明的實施例無需創造性勞動獲得的其他實施例將落在本發明的保護範圍內。
混合晶圓鍵合方法包括提供第一半導體結構和第二半導體結構，以及使第一半導體結構與第二半導體結構鍵合，以形成包含多成分氧化物的自阻隔層。
圖1示出了根據本發明的各種實施例的示例性混合晶圓鍵合方法的流程圖。圖2-5中示出了對應的結構。
在圖1的步驟S110中，提供了第一半導體結構。第一半導體結構可以包括第一基底、形成於第一基底上的第一介電質層、以及形成於第一介電質層中並且形成於第一基底上的第一通孔結構。圖2中示出了作為示例的對應結構。
參考圖2，第一半導體結構100包括第一基底11、形成於第一基底11上的第一介電質層122、以及形成於第一介電質層122中並且形成於第一基底11上的第一通孔結構123。
第一基底11可以包括介電質材料，例如，氧化矽。替代地，第一基底11可以包括任何其他適當材料。
參考圖2，第一半導體結構100可以進一步包括處於第一基底11上的第一阻隔膜121。第一組合結構12可以包括：第一阻隔膜121、處於第一阻隔膜121上的第一介電質層122、以及被第一介電質層122和第一阻隔膜121包圍的第一通孔結構123。
第一阻隔膜121可以是包括用於阻擋銅擴散的阻隔材料的阻隔膜，例如，所述阻隔材料為氮化矽或摻氮碳化矽（NDC）或者用於阻擋銅擴散的任何適當材料。
第一介電質層122可以是包括介電質材料（例如，氧化矽）的介電質層。
在一些實施例中，參考圖2，第一通孔結構123可以是包含銅和金屬雜質1235的通孔。也就是說，第一通孔結構123可以是包含摻有金屬雜質的銅的通孔。通孔可以包括比如銅的導電金屬，並且包括處於介電質層中的部分，以形成用於傳導電流的路徑。
在一些實施例中，第一通孔結構123可以是將與第二半導體結構中的另一接觸通孔進行接觸和鍵合的第一接觸通孔。
在一些實施例中，第一通孔結構123可以包括一個或多個通孔。
在一些實施例中，一個或多個通孔可以包含銅和金屬雜質。金屬雜質可以包括Al、Mn或Ag中的至少一項。
第一組合結構12包括第一鍵合表面13。第一鍵合表面13是將與第二半導體結構中的另一鍵合表面進行鍵合的鍵合表面，以用於對這兩個表面以及這兩個半導體結構進行鍵合。
在一些實施例中，第一通孔結構123可以包括或者可以是第一接觸通孔。第一鍵合表面13包括第一接觸通孔的第一接觸通孔表面131和處於相同平面內中第一介電質表面132。第一接觸通孔表面131是第一通孔結構123的處於第一通孔結構123的一端的表面，並且第一通孔結構123的該端將與第二半導體結構鍵合。第一介電質表面132是第一介電質層122的處於第一介電質層122的一端的表面，並且第一介電質層122的該端將與第二半導體結構鍵合。在圖2所示的取向中，第一接觸通孔表面131是第一通孔結構123的頂表面，並且第一介電質表面132是第一介電質層122的頂表面。
在一些實施例中，第一組合結構12可以包括：第一阻隔膜121、處於第一阻隔膜121上的第一介電質層122、以及第一通孔結構123，並且第一通孔結構在第一通孔結構123的側面被第一介電質層122和第一阻隔膜121包圍。在其他實施例中，第一組合結構可以包括第一介電質層和第一通孔結構，並且第一通孔結構在第一通孔結構的側面被第一介電質層包圍。
在一些實施例中，形成組合結構（例如，第一組合結構）可以包括：形成阻隔膜，形成介電質層，以及在介電質層中或者在介電質層和阻隔膜中形成通孔，其中，通孔包含摻有金屬雜質的銅。
在介電質層（例如，第一介電質層）中形成包含利用金屬雜質摻雜的銅（即，摻有金屬雜質的銅）的通孔可以包括：透過在介電質層中進行蝕刻來形成接觸孔，在接觸孔的內表面上沉積阻隔層，在接觸孔中的阻隔層之上填充具有金屬雜質的銅，以形成通孔。阻隔層可以被沉積到接觸孔的內表面上，以阻擋銅穿過接觸孔的內表面擴散到介電質層。阻隔層可以包含能夠阻擋銅擴散的阻隔材料，諸如Ti、Ta、TiN、TaN、TiSiN或其任何組合。在接觸孔中填充具有金屬雜質的銅可以包括：在阻隔層之上沉積摻有金屬雜質的銅的種層（seed layer），在接觸孔中電鍍銅，以及使針對通孔和介電質層的表面平滑化。在阻隔層之上沉積摻有金屬雜質的銅的種層可以包括：透過使用濺鍍技術系統（例如，磁控濺鍍系統）來濺鍍銅靶材和包含金屬雜質的靶材，以沉積銅和金屬雜質，以形成摻有金屬雜質的銅的種層。當在阻隔層之上沉積了摻有金屬雜質的銅的種層並且在接觸孔中電鍍了銅之後，可能在接觸孔之外引入多餘的摻有金屬雜質的銅和銅，可以使針對通孔和介電質層的表面平滑化，以去除多餘的摻有金屬雜質的銅和銅，並且獲得平滑表面。可以透過化學-機械平坦化（CMP）使針對通孔和介電質層的表面平滑化。
在一些實施例中，第一通孔結構123可以穿透第一組合結構中的第一介電質層和第一阻隔膜。在其他實施例中，第一通孔結構可以不穿透第一組合結構中的第一介電質層和第一阻隔膜。例如，第一通孔結構的底部可以結束於第一介電質層內。
在圖1的步驟S120中，提供了第二半導體結構。第二半導體結構可以包括第二基底、形成於第二基底上的第二介電質層、以及形成於第二介電質層中並且形成於第二基底上的第二通孔結構。圖3示出了作為示例的對應結構。
參考圖3，第二半導體結構200包括第二基底21、形成於第二基底21上的第二介電質層222、以及形成於第二介電質層222中並且形成於第二基底21上的第二通孔結構223。
第二基底21可以包括介電質材料，例如，氧化矽。替代地，第二基底21可以包括任何其他適當材料。
參考圖3，第二半導體結構還可以包括處於第二基底21上的第二阻隔膜221。第二組合結構22可以包括第二阻隔膜221、處於第二阻隔膜221上的第二介電質層222、以及被第二介電質層222和第二阻隔膜221包圍的第二通孔結構223。
第二阻隔膜221可以是包括用於阻擋銅擴散的阻隔材料的阻隔膜，例如，所述阻隔材料為氮化矽或NDC或者用於阻擋銅擴散的任何適當材料。
第二介電質層222可以是包括介電質材料（例如，氧化矽）的介電質層。
在一些實施例中，參考圖3，第二通孔結構223可以是包含銅和金屬雜質2235的通孔。也就是說，第二通孔結構223可以是包含摻有金屬雜質的銅的通孔。通孔可以包括比如銅的導電金屬，並且包括處於介電質層中的部分，以形成用於傳導電流的路徑。
在一些實施例中，第二通孔結構223可以是將與第一半導體結構中的第一接觸通孔進行接觸和鍵合的第二接觸通孔。
在一些實施例中，第二通孔結構223可以包括一個或多個通孔。
在一些實施例中，一個或多個通孔可以包含銅和金屬雜質。金屬雜質可以包括Al、Mn或Ag中的至少一項。
第二組合結構22包括第二鍵合表面23。第二鍵合表面23是將與第一半導體結構中的第一鍵合表面進行鍵合的鍵合表面，以用於對這兩個表面以及這兩個晶圓進行鍵合。
在一些實施例中，第二通孔結構223可以包括或者可以是第二接觸通孔。第二鍵合表面23包括第二接觸通孔的第二接觸通孔表面231和處於相同平面內的第二介電質表面232。第二接觸通孔表面231是第二通孔結構223的處於第二通孔結構223的一端的表面，第二通孔結構223的該端將與第一半導體結構鍵合。第二介電質表面232是第二介電質層222的處於第二介電質層222的一端的表面，並且第二介電質層222的該端將與第一半導體結構鍵合。在圖3所示的取向中，第二接觸通孔表面231是第二通孔結構223的頂表面，並且第二介電質表面232是第二介電質層222的頂表面。
在一些實施例中，第二組合結構22可以包括：第二阻隔膜221、處於第二阻隔膜221上的第二介電質層222、以及第二通孔結構223，並且第二通孔結構223在第二通孔結構223的側面被第二介電質層222和第二阻隔膜221包圍。在其他實施例中，第二組合結構可以包括第二介電質層和第二通孔結構；並且第二通孔結構在第二通孔結構的側面被第二介電質層包圍。
形成第二組合結構與形成第一組合結構相同或類似。在一些實施例中，形成組合結構（例如，第二組合結構）可以包括：形成阻隔層，形成介電質層，以及在介電質層中或者在介電質層和阻隔層中形成包含摻有金屬雜質的銅的通孔。可以參考上文用於形成第一組合結構的描述。
在一些實施例中，第二通孔結構223可以穿透第二組合結構中的第二介電質層和第二阻隔膜。在其他實施例中，第二通孔結構可以不穿透第二組合結構中的第二介電質層和第二阻隔膜。例如，第二通孔結構的底部可以結束於第二介電質層內。
在一些實施例中，第一接觸通孔表面131可以具有比第二接觸通孔表面231大的鍵合面積，並且在使第一接觸通孔表面131和第二接觸通孔表面231鍵合時可以覆蓋第二接觸通孔表面231的面積。換言之，第一接觸通孔表面131可以是第一通孔結構123的鍵合表面，並且第二接觸通孔表面231可以是第二通孔結構223的鍵合表面，並且第一接觸通孔表面131可以大於第二接觸通孔表面231。
在一些實施例中，第一接觸通孔表面131可以具有比第二接觸通孔表面231大的面積。第一通孔結構123中的一個或多個通孔可以包含銅和金屬雜質。第二通孔結構223中的一個或多個通孔可以包含銅或者包含銅和金屬雜質。
圖4示出了根據本發明的各種實施例的混合晶圓鍵合的示例性結構的示意性結構圖。圖5示出了根據本發明的各種實施例的混合晶圓鍵合的另一示例性結構的示意性結構圖。
在圖1的步驟S130中，透過使第一接觸通孔表面與第二接觸通孔表面附接，來使第一半導體結構與第二半導體結構鍵合，其中，第二接觸通孔表面和第一接觸通孔表面具有不同的表面積，並且具有重疊介面。圖4示出了作為示例的對應結構。
參考圖4，透過使第一接觸通孔表面與第二接觸通孔表面附接，來使第一半導體結構與第二半導體結構鍵合，其中，第二接觸通孔表面和第一接觸通孔表面具有不同的表面積，並且具有重疊介面。
在一些實施例中，第一半導體結構和第二半導體結構可以具有使第一鍵合表面13和第二鍵合表面23面向彼此的取向。例如，第二半導體結構可以具有上下顛倒的取向，使得第二鍵合表面具有朝下取向，以面向面朝上的第一鍵合表面。
可以按照各種方式設置第一半導體結構和第二半導體結構的取向，只要使第二鍵合表面和第一鍵合表面面向彼此即可。例如，可以使第一半導體結構具有上下顛倒的取向，使得第一鍵合表面具有朝下取向，並且可以設置第二半導體結構的取向，使得第二鍵合表面面朝上。相應地，可以使第一鍵合表面和第二鍵合表面具有朝向彼此的取向。
此外，第一鍵合表面和第二鍵合表面相互直接接觸並且鍵合到一起。參考圖4，第二半導體結構上下顛倒，並且第一半導體結構和第二半導體結構鍵合到一起。第一介電質層122與第二介電質層222整合。第一通孔結構123與第二通孔結構223整合，以形成整合的通孔結構323。
鍵合介面30是在當兩個半導體結構鍵合時第一鍵合表面和第二鍵合表面相接觸的位置處形成的介面。
第一通孔結構123和第二通孔結構223是導通的。從整合的通孔結構323的底部到頂部形成了導電路徑。
在圖1的步驟S140中，透過在第一半導體結構和第二半導體結構之間的合金化製程，來在第一接觸通孔表面和第二接觸通孔表面中的一者或多者的非重疊表面上形成自阻隔層，其中，自阻隔層是由與金屬雜質相對應的多成分氧化物形成的。圖5示出了作為示例的對應結構。
參考圖5，透過在第一半導體結構和第二半導體結構之間的合金化製程，來在第一接觸通孔表面和第二接觸通孔表面中的一者或多者的非重疊表面上形成自阻隔層31。自阻隔層包含多成分氧化物，並且阻擋銅擴散至介電質層。
在一些實施例中，在第一半導體結構和第二半導體結構之間的合金化製程可以包括：對第一半導體結構和第二半導體結構退火，以將金屬雜質擴散至鍵合介面，以形成包含多成分氧化物的自阻隔層。金屬雜質可以與介面處的氧化物反應，以形成多成分氧化物。包含多成分氧化物的自阻隔層防止銅擴散至介電質層，即第一介電質層和第二介電質層。
在一些實施例中，合金化製程還可以包括：對第一半導體結構和第二半導體結構中的一者或多者施加壓力。
自阻隔層31是第一接觸通孔表面和第二接觸通孔表面中的一者或多者的非重疊表面。自阻隔層31對應於鍵合介面30處的正交投影區（其被稱為“自阻隔區”）。自阻隔區是自阻隔層31在鍵合介面30的平面上的正交投影。自阻隔區包括：處於第一接觸通孔表面內並且處於第二接觸通孔表面外的子區域，以及處於第一接觸通孔表面外並且處於第二接觸通孔表面內的子區域。
自阻隔層31包含由在經鍵合的晶圓中的氧化物以及一種或多種金屬雜質形成的多成分氧化物，並且因此消除了對進行額外的沉積製程以用於在鍵合介面30處沉積阻隔層的需要。
在第一接觸通孔表面覆蓋第二接觸通孔表面的示例性情形下，不存在處於第一接觸通孔表面外並且處於第二接觸通孔表面內的子區域，並且自阻隔區包括處於第一接觸通孔表面內並且處於第二接觸通孔表面外的子區域。
自阻隔層31可以包含一種或多種多成分氧化物。在退火製程中，第一通孔結構和/或第二通孔結構中的金屬雜質可以擴散至自阻隔區。此外，金屬雜質可以在鍵合介面30處與介電質層中的氧化物（例如，第二介電質層中的氧化物）反應，以形成自阻隔層31中的多成分氧化物。
通孔中的金屬雜質可以是Al、Mn或Ag中的至少一項。多成分氧化物可以包含Si、O、以及以下各項中的至少一項Al、Mn或Ag。
在一些實施例中，金屬雜質可以是Al，並且氧化物可以是氧化矽，並且多成分氧化物可以包含Al、Si和O，例如，Six1 Aly1 Oz1 （即，氧化鋁矽），其中，x1、y1和z1是適當的數。
在一些實施例中，金屬雜質可以是Mn，並且氧化物可以是氧化矽，並且多成分氧化物可以包含Mn、Si和O，例如，Six2 Mny2 Oz2 ，其中，x2、y2和z2是適當的數。
在一些實施例中，金屬雜質可以是Ag，並且氧化物可以是氧化矽，並且多成分氧化物可以包含Ag、Si和O，例如，Six3 Agy3 Oz3 ，其中，x3、y3和z3是適當的數。
在一些實施例中，對第一半導體結構和第二半導體結構退火可以包括：提高第一半導體結構和第二半導體結構的溫度以及降低第一半導體結構和第二半導體結構的溫度。
在一些實施例中，對第一半導體結構和第二半導體結構退火可以包括：提高第一半導體結構和第二半導體結構的溫度以及緩慢地降低第一半導體結構和第二半導體結構的溫度。
在一些實施例中，對第一半導體結構和第二半導體結構退火可以包括：將第一半導體結構和第二半導體結構的溫度從初始溫度值提高至預定溫度值，將第一半導體結構和第二半導體結構的溫度保持在預定溫度值處達預定時間間隔，以及使第一半導體結構和第二半導體結構的溫度降低至初始溫度值。初始溫度值可以是室溫的溫度值。
例如，預定溫度值可以是大約350℃。例如，預定時間間隔可以是大約120分鐘。也就是說，第一半導體結構和第二半導體結構的溫度可以是例如從初始溫度值提高到大約350℃，並且在大約350℃處保持大約120分鐘，並且降低至初始溫度值。
在一些實施例中，對第一半導體結構和第二半導體結構退火可以包括：將第一半導體結構和第二半導體結構的溫度從初始溫度值提高至預定溫度值，將第一半導體結構和第二半導體結構的溫度保持在預定溫度值處達預定時間間隔，以及透過使用包括回饋控制系統的溫度控制器來將第一半導體結構和第二半導體結構的溫度按照一溫度下降速度來降低至初始溫度值。預定溫度值、用於保持在預定溫度值處的預定時間間隔、和/或溫度下降速度可以是根據與多成分氧化物、金屬雜質和/或在第二介電質層和第一介電質層中的氧化物相關聯的特性來確定的。
本發明提供了另一種示例性混合晶圓鍵合方法。
圖6示出了根據本發明的各種實施例的另一示例性混合晶圓鍵合方法。圖7-10中示出了對應的結構。對於圖6中所示的包括步驟S110’、S120’、S130’和S140’的示例性混合晶圓鍵合方法的製程而言，可以參考上文對一種或多種示例性方法的製程的描述，例如，結合圖1所述的包括步驟S110、S120、S130和S140的方法。
在圖6的步驟S110’中，提供第一半導體結構，其中，第一通孔結構包括第一開關元件和第一接觸通孔。第一半導體結構可以包括：第一基底、形成於第一基底上的第一介電質層、以及形成於第一介電質層中並且形成於第一基底上的第一通孔結構，其中，第一通孔結構可以包括第一開關元件和第一接觸通孔。圖7中示出了作為示例的對應結構。
參考圖7，第一半導體結構100’包括：第一基底11、形成於第一基底11上的第一介電質層122、以及形成於第一介電質層122中並且形成於第一基底11上的第一通孔結構123’。第一通孔結構123’包括第一開關元件1231和第一接觸通孔1232。第一基底11包括絕緣層111和導電層112。第一半導體結構還可以包括處於第一基底11上的第一阻隔膜121。
第一組合結構12可以包括第一通孔結構123’和第一介電質層122。第一組合結構12還可以包括第一阻隔膜121。
絕緣層111可以包括絕緣材料。在一些實施例中，絕緣材料可以是氧化矽。
在一些實施例中，可以透過蝕刻來在絕緣層111中形成孔，並且可以在孔中形成導電層112。導電層112在導電層112的側面和底部被絕緣層111包圍，並且具有從絕緣層111露出的頂部。
在一些實施例中，導電層112可以包括比如銅的金屬材料。此外，可以在導電層112和絕緣層111之間形成阻隔層（圖7中未示出），以阻擋導電層112中的銅擴散到絕緣層111中。例如，可以在形成於絕緣層111中的孔的內表面上（例如，在形成於絕緣層111中的孔的內壁以及該孔的處於該孔的一端的表面上）沉積阻隔層，並且進一步在阻隔層之上形成導電層112。阻隔層可以包含能夠阻擋銅擴散的阻隔材料，諸如Ti、Ta、TiN、TaN、TiSiN或其任何組合。
在一些實施例中，參考圖7，第一阻隔膜121可以是包括用於阻擋導電層112的銅擴散的阻隔材料的阻隔膜，例如，所述阻隔材料為氮化矽或NDC或者用於阻擋銅擴散的任何適當材料。
第一介電質層122可以形成於第一阻隔膜121上。
在一些實施例中，第一介電質層122可以是包含介電質材料的介電質層。介電質材料可以是氧化矽。
第一通孔結構123’包括第一開關元件1231和第一接觸通孔1232。第一組合結構12包含第一鍵合表面，並且第一開關元件1231和第一接觸通孔1232包含銅和金屬雜質。
在一些實施例中，第一開關元件可以是穿過第一介電質層和/或第一阻隔膜並且與第一層基底接觸的通孔。第一開關元件可以以其自身或者與一個或多個其他通孔一起，例如，與第一接觸通孔一起，穿過第一介電質層和/或第一阻隔膜。
可以透過蝕刻來在第一阻隔膜121和第一介電質層122中形成接觸孔。接觸孔可以包括處於第一基底上的凹槽（groove）以及連接至該凹槽並且處於該凹槽上的溝槽。凹槽從第一介電質層122延伸至第一阻隔膜121的底部，以與第一基底相接觸。溝槽連接至該凹槽並且處於該凹槽上。溝槽從第一介電質層122的頂部延伸至第一介電質層122中的一深度。溝槽具有比凹槽大的橫向尺寸。
第一開關元件1231可以形成於凹槽內，並且第一接觸通孔1232可以被形成為與第一開關元件1231接觸並且被形成在溝槽中。第一開關元件1231可以被形成為穿過在第一基底11和第一介電質層122之間並且處於導電層112上的第一阻隔膜121。
第一接觸通孔1232在第一基底11上的正交投影在面積上大於第一開關元件1231在第一基底11上的正交投影。
在一些實施例中，阻隔層可以被沉積到凹槽和溝槽的內表面（例如，凹槽的內壁以及溝槽的內壁和溝槽的處於溝槽的一端的表面1233）之上。阻隔層可以包含能夠阻擋銅擴散的阻隔材料，諸如Ti、Ta、TiN、TaN、TiSiN或其任何組合。
此外，透過引入摻有金屬雜質1235的銅，來將第一開關元件1231形成在凹槽中，並且將第一接觸通孔1232形成在溝槽中。金屬雜質1235可以包括Al、Mn或Ag中的至少一項。第一開關元件1231的一端連接至第一接觸通孔1232。第一開關元件1231的另一端連接至導電層112。
第一通孔結構123’包括第一開關元件1231和第一接觸通孔1232。第一組合結構12可以包括第一阻隔膜121、第一介電質層122和第一通孔結構123’。
第一組合結構12包含第一鍵合表面13。第一鍵合表面13包括處於相同平面中的第一接觸通孔表面131和第一介電質表面132。在一些實施例中，第一接觸通孔表面131可以是第一接觸通孔1232的表面和第一通孔結構123’的表面。
第一接觸通孔表面131是第一通孔結構123’的處於第一通孔結構123’的一端的表面，並且第一通孔結構123’的該端將與第二半導體結構鍵合。第一介電質表面132是第一介電質層122的處於第一介電質層122的一端的表面，並且第一介電質層122的該端將與第二半導體結構鍵合。在圖7所示的取向中，第一接觸通孔表面131是第一通孔結構123’的頂表面和第一接觸通孔1232的頂表面，並且第一介電質表面132是第一介電質層122的頂表面。
在圖6的步驟S120’中，提供第二半導體結構，其中，第二通孔結構包括第二開關元件和第二接觸通孔。第二半導體結構可以包括：第二基底、形成於第二基底上的第二介電質層、以及形成於第二介電質層中並且形成於第二基底上的第二通孔結構，其中，第二通孔結構可以包括第二開關元件和第二接觸通孔。圖8示出了作為示例的對應結構。
參考圖8，第二半導體結構200’包括：第二基底21、形成於第二基底21上的第二介電質層222、以及形成於第二介電質層222中並且形成於第二基底21上的第二通孔結構223’。第二通孔結構223’包括第二開關元件2231和第二接觸通孔2232。第二基底21包括絕緣層211和導電層212。第二半導體結構還可以包括處於第二基底21上的第二阻隔膜221。
第二組合結構22可以包括第二通孔結構223’和第二介電質層222。第二組合結構22還可以包括第二阻隔膜221。
在一些實施例中，參考圖8，絕緣層211可以包括如氧化矽的絕緣材料。
在一些實施例中，可以透過蝕刻來在絕緣層211中形成孔，並且可以在孔中形成導電層212。導電層212在導電層212的側面和底部被絕緣層211包圍，並且具有從絕緣層211露出的頂部。第二基底21包括絕緣層211和導電層212。
在一些實施例中，導電層212可以包括比如銅的金屬材料。此外，可以在導電層212和絕緣層211之間形成阻隔層（圖8中未示出），以阻擋導電層212中的銅擴散至絕緣層211。例如，可以在形成於絕緣層211中的孔的內表面上（例如，在形成於絕緣層211中的孔的內壁和一端（例如，底部）上）沉積阻隔層，並且可以在阻隔層之上進一步形成導電層212。
第二阻隔膜221可以被沉積到第二基底21上。
在一些實施例中，參考圖8，第二阻隔膜221可以是包括用於阻擋導電層212中的銅擴散的阻隔材料的阻隔膜，例如，阻隔材料為氮化矽或NDC或者用於阻擋銅擴散的任何適當材料。
第二介電質層222可以形成於第二阻隔膜221上。
在一些實施例中，第二介電質層222可以是包含介電質材料的介電質層。介電質材料可以是氧化矽。
第二通孔結構223’包括第二開關元件2231和第二接觸通孔2232。第二組合結構22包含第二鍵合表面23。第二開關元件2231和第二接觸通孔2232包含銅或者包含銅和金屬雜質2235。
在一些實施例中，第二開關元件可以是穿過第二介電質層和/或第二阻隔膜並且與第二層基底相接觸的通孔。第二開關元件可以以其自身或者與一個或多個其他通孔一起，例如，與第二接觸通孔一起，穿過第二介電質層和/或第二阻隔膜。
可以透過蝕刻來在第二阻隔膜221和第二介電質層222中形成接觸孔。接觸孔可以包括處於第二基底21上的凹槽、以及連接至凹槽並且處於凹槽上的溝槽。凹槽從第二介電質層222延伸至第二阻隔膜221的底部，以與第二基底21接觸。溝槽連接至該凹槽並且處於該凹槽上。溝槽從第二介電質層222的頂部延伸至第二介電質層222中的一深度。溝槽具有比凹槽大的橫向尺寸。
第二開關元件2231可以形成於凹槽中，並且第二接觸通孔2232可以被形成為與第二開關元件相接觸並且被形成在溝槽中。第二開關元件可以被形成為穿過在第二基底和第二介電質層之間並且處於導電層上的第二阻隔膜。
在一些實施例中，阻隔層可以被沉積到凹槽和溝槽的內表面（例如，凹槽的內壁、以及溝槽的內壁和溝槽的處於溝槽的一端的表面2233）之上。阻隔層可以包含能夠阻擋銅擴散的阻隔材料，諸如Ti、Ta、TiN、TaN、TiSiN或其任何組合。
此外，透過引入摻有金屬雜質2235的銅，來將第二開關元件2231形成在凹槽中，並且將第二接觸通孔2232形成在溝槽中。金屬雜質可以包括Al、Mn或Ag中的至少一項。第二開關元件2231的一端連接至第二接觸通孔2232。第二開關元件2231的另一端連接至導電層212。
第二通孔結構223’包括第二開關元件2231和第二接觸通孔2232。第二組合結構22包括：第二阻隔膜221、第二介電質層222和第二通孔結構223’。
第二組合結構22包含第二鍵合表面23。第二鍵合表面23包括第二接觸通孔表面231和處於相同平面中的第二介電質表面232。在一些實施例中，第二接觸通孔表面231可以是第二接觸通孔2232的表面和第二通孔結構223’的表面。
第二接觸通孔表面231是第二通孔結構223’的處於第二通孔結構223’的一端的表面，並且第二通孔結構223’的該端將與第一半導體結構鍵合。第二介電質表面232是第二介電質層222的處於第二介電質層222的一端的表面，並且第二介電質層222的該端將與第一半導體結構鍵合。在圖8所示的取向中，第二接觸通孔表面231是第二通孔結構223’的頂表面和第二接觸通孔2232的頂表面，並且第二介電質表面232是第二介電質層222的頂表面。
在一些實施例中，第一接觸通孔表面131具有比第二接觸通孔表面231大的面積。
在圖6的步驟S130’中，透過使第一接觸通孔表面與第二接觸通孔表面附接，來使第一半導體結構與第二半導體結構鍵合，其中，第二接觸通孔表面和第一接觸通孔表面具有不同的表面積，並且具有重疊介面。圖9示出了作為示例的對應結構。
參考圖9，透過使第一接觸通孔表面與第二接觸通孔表面附接，來使第一半導體結構與第二半導體結構鍵合，其中，第二接觸通孔表面和第一接觸通孔表面具有不同的表面積，並且具有重疊介面。與圖8中的第二半導體結構的取向相比，將第二半導體結構佈置為上下顛倒，並且將第一半導體結構和第二半導體結構鍵合到一起。第一介電質層122與第二介電質層222整合，並且第一通孔結構123’與第二通孔結構223’整合，以形成整合的通孔結構。
第一通孔結構123’和第二通孔結構223’是導電的。因而，透過第一通孔結構123’和第二通孔結構223’來將導電層112電連接至導電層212。也就是說，透過包括第一開關元件1231、第一接觸通孔1232、第二接觸通孔2232和第二開關元件2231的導電路徑，來將導電層112電連接至導電層212。
鍵合介面30是當兩個半導體結構鍵合時，在第一鍵合表面和第二鍵合表面相接觸的位置處形成的介面。
在圖6的步驟S140’中，透過在第一半導體結構和第二半導體結構之間的合金化製程，在第一接觸通孔表面和第二接觸通孔表面中的一者或多者的非重疊表面上形成自阻隔層，其中，自阻隔層是由對應於金屬雜質的一種或多種多成分氧化物形成的。圖10示出了作為示例的對應結構。
參考圖10，透過在第一半導體結構和第二半導體結構之間的合金化製程，在第一接觸通孔表面和第二接觸通孔表面中的一者或多者的非重疊表面上形成自阻隔層31。自阻隔層包含多成分氧化物，並且阻擋銅擴散至介電質層。
在一些實施例中，在第一半導體結構和第二半導體結構之間的合金化製程可以包括：對第一半導體結構和第二半導體結構退火，以使金屬雜質擴散至鍵合介面，以形成包含多成分氧化物的自阻隔層。金屬雜質可以與介面處的氧化物反應，以形成多成分氧化物。包含多成分氧化物的自阻隔層防止銅擴散至介電質層，即，第一介電質層和第二介電質層。
在一些實施例中，合金化製程還可以包括對第一半導體結構和第二半導體結構中的一者或多者施加壓力。
參考圖10，自阻隔層31形成於鍵合介面30處的區域中。自阻隔層31對應於鍵合介面30處的正交投影區，其被稱為“自阻隔區”。自阻隔區是自阻隔層31在鍵合介面30的平面上的正交投影。自阻隔區包括：處於第一接觸通孔表面內並且處於第二接觸通孔表面外的子區域、以及處於第一接觸通孔表面外並且處於第二接觸通孔表面內的子區域。
自阻隔層31可以包含一種或多種多成分氧化物。在退火製程中，第一通孔結構和/或第二通孔結構中的金屬雜質可以擴散至自阻隔區。此外，金屬雜質可以在鍵合介面30處與介電質層中的氧化物（例如，第二介電質層中的氧化物）反應，以形成多成分氧化物。
多成分氧化物可以包含Si、O以及以下各項中的至少一項：Al、Mn或Ag。
在一些實施例中，金屬雜質可以是Al，並且氧化物可以是氧化矽，並且多成分氧化物可以包含Al、Si和O，例如，Six1 Aly1 Oz1 ，其中，x1、y1和z1是適當的數。
在一些實施例中，金屬雜質可以是Mn，並且氧化物可以是氧化矽，並且多成分氧化物可以包含Mn、Si和O，例如，Six2 Mny2 Oz2 ，其中，x2、y2和z2是適當的數。
在一些實施例中，金屬雜質可以是Ag，並且氧化物可以是氧化矽，並且多成分氧化物可以包含Ag、Si和O，例如，Six3 Agy3 Oz3 ，其中，x3、y3和z3是適當的數。
本發明提供了一種混合鍵合的晶圓結構。結構包含經鍵合的半導體結構以及自阻隔層，該自阻隔層包含多成分氧化物並且阻擋銅擴散至結構中的介電質層。
圖5示出了混合晶圓鍵合的示例性結構。
混合晶圓鍵合的結構包括第一半導體結構、第二半導體結構和自阻隔層。
具體地，混合晶圓鍵合的結構包括：第一基底11、處於第一基底上的第一組合結構12、處於第一組合結構12上的第二組合結構22、處於第二組合結構22上的第二基底21、鍵合介面30和自阻隔層31。鍵合介面30形成在第二組合結構22和第一組合結構相互接觸的邊界處。
第一組合結構12包括：處於第一基底11上的第一阻隔膜121、處於第一阻隔膜121上的第一介電質層122、以及被第一介電質層122和第一阻隔膜121包圍的第一通孔結構123。
在一些實施例中，第一通孔結構123可以包括通孔。通孔可以包括比如銅的導電金屬並且包括處於介電質層中的部分，以形成用於傳導電流的路徑。
參考圖5，第二組合結構22包括：第二介電質層222、處於第二介電質層222上的第二阻隔膜221、以及被第二介電質層222和第二阻隔膜221包圍的第二通孔結構223。
第一通孔結構123包括處於第一通孔結構123的一端的第一接觸通孔表面，並且第一通孔結構123的該端與第二半導體結構鍵合。第二通孔結構223包括第二接觸通孔表面，其為第二通孔結構223的處於第二通孔結構223的一端的表面，並且第二通孔結構223的該端將與第一半導體結構鍵合。
自阻隔層31形成於鍵合介面30處的區域中。自阻隔層31對應於鍵合介面30處的正交投影區，其被稱為“自阻隔區”。自阻隔區是自阻隔層31在鍵合介面30的平面上的正交投影。自阻隔區可以包括：處於第一接觸通孔表面內並且處於第二接觸通孔表面外的子區域、以及處於第一接觸通孔表面外並且處於第二接觸通孔表面內的子區域。
針對混合晶圓鍵合的示例性結構，可以參考針對方法實施例的描述。
自阻隔層31可以包含一種或多種多成分氧化物。在退火製程中，在第一通孔結構和/或第二通孔結構中的金屬雜質可以擴散至自阻隔區。此外，金屬雜質可以在鍵合介面30處與介電質層中的氧化物（例如，第二介電質層中的氧化物）反應，以形成自阻隔層31中的多成分氧化物。
通孔中的金屬雜質可以是Al、Mn或Ag中的至少一項。多成分氧化物可以包含Si、O以及以下各項中的至少一項：Al、Mn或Ag。例如，通孔中的金屬雜質可以是Al，並且氧化物可以是氧化矽，並且多成分氧化物可以包含Al、Si和O，例如，Six1 Aly1 Oz1 ，其中，x1、y1和z1是適當的數。
自阻隔層31包含多成分氧化物，並且阻擋銅跨越鍵合介面30擴散至介電質層。沉積在第一介電質層122和第二介電質層222中的接觸孔的內表面（例如，第一介電質層122和第二介電質層222中的接觸孔的內壁）之上的阻隔層可以阻擋銅穿過接觸孔的內表面擴散至介電質層。
本發明提供了另一種混合晶圓鍵合的結構。結構可以包括經鍵合的半導體結構以及自阻隔層，該自阻隔層包含多成分氧化物並且阻擋銅擴散至介電質層。
圖10示出了根據本發明的各種實施例的另一混合晶圓鍵合的結構。
混合晶圓鍵合的結構包括：第一半導體結構、第二半導體結構和自阻隔層。
具體地，混合晶圓鍵合的結構包括：第一基底、處於第一基底上的第一組合結構12、處於第一組合結構12上的第二組合結構22、和處於第二組合結構22上的第二基底21、鍵合介面30、和自阻隔層31。鍵合介面30形成在第二組合結構22和第一組合結構12相互接觸的邊界處。
第一基底11包括絕緣層111和以及處於絕緣層111中的導電層112。導電層112在導電層112的側面和底部被絕緣層111包圍，並且具有從絕緣層111露出的頂部。
第一組合結構12包括：處於第一基底11上的第一阻隔膜121、處於第一阻隔膜121上的第一介電質層122、以及被第一介電質層122和第一阻隔膜121包圍的第一通孔結構123’。
第一通孔結構123’包括第一開關元件1231和與第一開關元件1231的一端接觸的第一接觸通孔1232。第一開關元件1231具有與導電層112接觸的另一端。通孔可以包括比如銅的導電金屬並且包括在介電質層中的部分，以形成用於傳導電流的路徑。
第二組合結構22包括第二介電質層222、處於第二介電質層222上的第二阻隔膜221、以及被第二介電質層222和第二阻隔膜221包圍的第二通孔結構223’。
第二通孔結構223’包括第二接觸通孔2232和具有與第二接觸通孔2232接觸的一端的第二開關元件2231。第二開關元件2231具有與第二基底21的導電層212接觸的另一端。
第一通孔結構123’包括第一接觸通孔表面，所述第一接觸通孔表面為第一通孔結構123’的處於第一通孔結構123’的一端的表面，並且第一通孔結構123’的該端將與第二半導體結構鍵合。第二通孔結構223’包括第二接觸通孔表面，所述第二接觸通孔表面為第二通孔結構223’的處於第二通孔結構223’的一端的表面，並且第二通孔結構223’的該端將與第一半導體結構鍵合。
自阻隔層31形成於鍵合介面30處的區域中。自阻隔層31對應於鍵合介面30處的正交投影區，其被稱為“自阻隔區”。自阻隔區是自阻隔層31在鍵合介面30的平面上的正交投影。自阻隔區包括：處於第一接觸通孔表面內並且處於第二接觸通孔表面外的子區域、以及處於第一接觸通孔表面外並且處於第二接觸通孔表面內的子區域。
針對自阻隔區，可以參考針對方法實施例所做的描述。
自阻隔層31可以包含一種或多種多成分氧化物。在退火製程中，第一通孔結構和/或第二通孔結構中的金屬雜質可以擴散至自阻隔區。此外，金屬雜質可以在鍵合介面30處與介電質層中的氧化物（例如，第二介電質層中的氧化物）反應，以形成自阻隔層31中的多成分氧化物。
通孔中的金屬雜質可以是Al、Mn或Ag中的至少一者。多成分氧化物可以包含Si、O以及以下各項中的至少一項：Al、Mn或Ag。例如，金屬雜質可以是Al，並且氧化物可以是氧化矽，並且多成分氧化物可以包含Al、Si和O，例如，Six1 Aly1 Oz1 ，其中，x1、y1和z1是適當的數。
自阻隔層31包含多成分氧化物，並且阻擋銅擴散至介電質層。沉積在第一介電質層122和第二介電質層222中的接觸孔的內表面之上的阻隔層可以阻擋銅穿過接觸孔的內表面擴散至介電質層。
在一些實施例中，第一介電質層122和第一阻隔膜121中的接觸孔的內表面可以包括側壁和第一介電質層122中的接觸孔的表面1233。接觸孔可以包括處於第一基底上的凹槽以及連接至凹槽並且處於凹槽上的溝槽。第一介電質層122中的接觸孔的表面1233處於溝槽的一端並且沿橫向處於凹槽之外。溝槽的該端比鍵合介面30離第一介電質層122中的凹槽更近。
在一些實施例中，在第二介電質層222和第二阻隔膜221中的接觸孔的內表面可以包括：側壁和第二介電質層222中的接觸孔的表面2233。接觸孔可以包括處於第二基底上的凹槽以及連接至凹槽並且處於凹槽上的溝槽。第二介電質層222中的接觸孔的表面2233處於溝槽的一端並且沿橫向處於凹槽之外。溝槽的該端比鍵合介面30離第二介電質層222中的凹槽更近。
在一些實施例中，自阻隔層31可以阻擋銅穿過鍵合介面30擴散至包括整合的第一介電質層122和第二介電質層222的介電質層。在無需在鍵合表面上沉積阻隔層的情況下，防止了銅穿過鍵合介面的擴散。
在一些實施例中，沉積在介電質層中的接觸孔的內表面上的阻隔層可以阻擋銅穿過接觸孔的內表面擴散至介電質層。阻隔層可以包含能夠阻擋銅擴散的阻隔材料，諸如Ti、Ta、TiN、TaN、TiSiN或其任何組合。
在一些實施例中，導電層112和導電層212可以包含銅。第一阻隔膜121可以阻擋導電層112中的銅擴散至包括整合的第一介電質層122和第二介電質層222的介電質層。阻隔層（圖10中未示出）可以被沉積在絕緣層111中的孔中，並且此外，導電層被形成在該孔中的阻隔層之上，以填充該孔。阻隔層可以阻擋導電層112中的銅穿過導電層112的側面和面向絕緣層111的一端擴散至絕緣層111。阻隔層可以包含能夠阻擋銅擴散的阻隔材料，諸如Ti、Ta、TiN、TaN、TiSiN或其任何組合。
第二阻隔膜221可以阻擋導電層212中的銅擴散至包括整合的第一介電質層122和第二介電質層222的介電質層。阻隔層（圖10中未示出）可以被沉積在絕緣層211中的孔上，並且此外導電層212在該孔中被形成在阻隔層之上，以填充該孔。阻隔層可以阻擋導電層212中的銅穿過導電層212的側面和面向絕緣層211的一端擴散至絕緣層211。阻隔層可以包含能夠阻擋銅擴散的阻隔材料，諸如Ti、Ta、TiN、TaN、TiSiN或其任何組合。
自阻隔層31的處於鍵合介面30處的自阻隔區可以根據實際應用場景具有各種形狀。自阻隔層31的自阻隔區的形狀可以根據第一接觸通孔表面131和第二接觸通孔表面231而發生變化。也就是說，自阻隔區的形狀可以根據在鍵合介面處鍵合到一起的第一半導體結構的通孔表面和第二半導體結構的通孔表面而變化。
圖11示出了根據本發明的各種實施例的自阻隔層的示例性正交投影區。
自阻隔層的正交投影區是指在方法實施例中描述的自阻隔區。
第一接觸通孔表面131具有圓形形狀。第二接觸通孔表面231具有圓形形狀，並且具有比第一接觸通孔表面131小的面積。第一接觸通孔表面131和第二接觸通孔表面231在鍵合介面處是同心的。第二接觸通孔表面231在鍵合介面處位於第一接觸通孔表面131內。也就是說，第一接觸通孔表面131在鍵合介面上的正交投影完全覆蓋第二接觸通孔表面231在鍵合表面上的正交投影。
自阻隔區331處在位於第一接觸通孔表面131之內並且位於第二接觸通孔表面231之外的陰影區域內。自阻隔區331具有環形形狀，其中，該形狀的環圈尺寸具有相同值。環圈尺寸是自阻隔區331在從第一接觸通孔表面和第二接觸通孔表面中的較小者（例如，第二接觸通孔表面231）的中心所指的徑向上的寬度。自阻隔區331的內圓和外圓是同心的。
在一些實施例中，第一通孔結構123中的一個或多個通孔可以包括摻有金屬雜質的銅，並且第二通孔結構223中的一個或多個通孔可以包括銅。在退火製程中，第一通孔結構123中的一個或多個通孔中的金屬雜質可以擴散至鍵合介面30，以與第二介電質層中的氧化物反應，以形成自阻隔區331中的自阻隔層31。
在一些實施例中，第一通孔結構123中的一個或多個通孔可以包括摻有金屬雜質的銅，並且第二通孔結構223中的一個或多個通孔可以包括摻有金屬雜質的銅。在退火製程中，第一通孔結構123和第二通孔結構223中的一個或多個通孔當中的金屬雜質可以擴散至鍵合介面，以與第二介電質層中的氧化物反應，以形成自阻隔區331中的自阻隔層31。
圖12示出了根據本發明的各種實施例的自阻隔層的另一示例性正交投影區。
第一接觸通孔表面131’具有圓形形狀。第二接觸通孔表面231’具有圓形形狀，並且具有比第一接觸通孔表面131’小的面積。第一接觸通孔表面131’和第二接觸通孔表面231’在鍵合介面處是非同心的。也就是說，第一接觸通孔表面131’的中心在鍵合介面處相對於第二接觸通孔表面231’的中心處於不同位置處。此外，第二接觸通孔表面231’在鍵合介面處位於第一接觸通孔表面131’內。也就是說，第一接觸通孔表面131’在鍵合介面上的正交投影完全覆蓋第二接觸通孔表面231’在鍵合表面上的正交投影。
自阻隔區331’處在位於第一接觸通孔表面131’之內並且位於第二接觸通孔表面231’之外的陰影區域中。自阻隔區331’具有不規則的環狀形狀，其中環圈尺寸具有不同值，其中，環圈尺寸是自阻隔區331’在從第一接觸通孔表面和第二接觸通孔表面中的較小者（例如，第二接觸通孔表面231’）的中心所指的徑向上的寬度。自阻隔區331’的內圓和外圓是非同心的。
在一些實施例中，第一通孔結構中的一個或多個通孔可以包括摻有金屬雜質的銅，並且第二通孔結構中的一個或多個通孔可以包括銅。在退火製程中，第一通孔結構中的一個或多個通孔中的金屬雜質可以擴散至鍵合介面，以與第二介電質層中的氧化物反應，以形成自阻隔區中的自阻隔層31。
在一些實施例中，第一通孔結構中的一個或多個通孔可以包括摻有金屬雜質的銅，並且第二通孔結構中的一個或多個通孔可以包括摻有金屬雜質的銅。在退火製程中，第一通孔結構和第二通孔結構中的一個或多個通孔當中的金屬雜質可以擴散至鍵合介面，以與第二介電質層中的氧化物反應，以形成自阻隔區中的自阻隔層31。
第一接觸通孔表面可以具有各種形狀，例如，圓形、橢圓形、正方形、矩形或者任何其他適當形狀。
第二接觸通孔表面可以具有各種形狀，例如，圓形、橢圓形、正方形、矩形或者任何其他適當形狀。
在將兩個半導體結構鍵合時，第一接觸通孔表面的中心和第二接觸通孔表面的中心可以處於相同位置處或處於不同位置處。
儘管透過使用說明書中的具體實施例描述了本發明的原理和實施方式，但是前文對實施例的描述僅意在輔助對本發明的方法以及方法的核心思路的理解。與此同時，本領域普通技術人員可以根據本發明的思路，對的具體實施方式和應用範圍做出修改。總之，不應將說明書的內容理解成是對本發明的限制。
100,100’:第一半導體結構 11:第一基底 111,211:絕緣層 112,212:導電層 12:第一組合結構 121:第一阻隔膜 122:第一介電質層 123,123’:第一通孔結構 1231:第一開關元件 1232:第一接觸通孔 1233,2233:表面 1235,2235:金屬雜質 13:第一鍵合表面 131:第一接觸通孔表面 132:第一介電質表面 200,200’:第二半導體結構 21:第二基底 22:第二組合結構 221:第二阻隔膜 222第二介電質層 223,223’:第二通孔結構 2231:第二開關元件 2232:第二接觸通孔 23:第二鍵合表面 231:第二接觸通孔表面 232:第二介電質表面 323:通孔結構 30:鍵合介面 31:自阻隔層 331,331’:自阻隔區 S110,S120,S130,S140,S110’,S120’,S130’,S140’:步驟
下文的圖式只是根據各種所公開實施例的用於舉例說明目的的示例，而非意在限制本發明的範圍。 圖1示出了根據本發明的各種實施例的示例性混合晶圓鍵合方法。 圖2示出了根據本發明的各種實施例的示例性第一半導體結構。 圖3示出了根據本發明的各種實施例的示例性第二半導體結構。 圖4示出了根據本發明的各種實施例的混合晶圓鍵合的示例性結構。 圖5示出了根據本發明的各種實施例的混合晶圓鍵合的另一示例性結構。 圖6示出了根據本發明的各種實施例的另一示例性混合晶圓鍵合方法。 圖7示出了根據本發明的各種實施例的另一示例性第一半導體結構。 圖8示出了根據本發明的各種實施例的另一示例性第二半導體結構。 圖9示出了根據本發明的各種實施例的另一混合晶圓鍵合的結構。 圖10示出了根據本發明的各種實施例的另一混合晶圓鍵合的結構。 圖11示出了根據本發明的各種實施例的自阻隔層的示例性正交投影區。 圖12示出了根據本發明的各種實施例的自阻隔層的另一示例性正交投影區。
S110,S120,S130,S140:步驟

Claims (20)

  1. 一種混合晶圓鍵合方法，包括： 提供第一半導體結構，所述第一半導體結構包括： 第一基底、形成於所述第一基底上的第一介電質層、以及形成於所述第一介電質層中並且形成於所述第一基底上的第一通孔結構，其中： 所述第一通孔結構包括第一接觸通孔和在所述第一接觸通孔中摻雜的第一金屬雜質，所述第一接觸通孔具有第一接觸通孔表面；以及 提供第二半導體結構，所述第二半導體結構包括： 第二基底、形成於所述第二基底上的第二介電質層、以及形成於所述第二介電質層中並且形成於所述第二基底上的第二通孔結構，其中： 所述第二通孔結構包括第二接觸通孔和在所述第二接觸通孔中摻雜的第二金屬雜質，所述第二接觸通孔具有第二接觸通孔表面； 透過使所述第一接觸通孔表面與所述第二接觸通孔表面附接，來使所述第一半導體結構與所述第二半導體結構鍵合，其中，所述第二接觸通孔表面和所述第一接觸通孔表面具有不同的表面積，並且具有重疊介面；以及 透過在所述第一半導體結構和所述第二半導體結構之間的合金化製程，來在所述第一接觸通孔表面和所述第二接觸通孔表面中的一者或多者的非重疊表面上形成自阻隔層，其中，所述自阻隔層是由與所述第一金屬雜質和所述第二金屬雜質相對應的多成分氧化物形成的。
  2. 根據請求項1所述的方法，其中，所述合金化製程包括： 在大約350℃的溫度處對所述第一半導體結構和所述第二半導體結構進行退火。
  3. 根據請求項2所述的方法，其中： 將所述第一半導體結構和所述第二半導體結構在所述大約350℃的溫度處保持大約120分鐘。
  4. 根據請求項1所述的方法，其中： 所述第一金屬雜質包括Al、Mn或Ag中的至少一項， 所述第一介電質層和所述第二介電質層中的每一項包括氧化矽，並且 所述多成分氧化物包含Si、O以及以下各項中的至少一項：Al、Mn或Ag。
  5. 根據請求項4所述的方法，其中： 所述多成分氧化物是氧化鋁矽。
  6. 根據請求項1所述的方法，其中： 形成於所述第一接觸通孔表面和所述第二接觸通孔表面中的一者或多者的所述非重疊表面上的所述自阻隔層處於在所述第一半導體結構和所述第二半導體結構之間的鍵合介面處。
  7. 根據請求項6所述的方法，其中： 所述第二接觸通孔表面和所述第一接觸通孔表面中的一者在所述鍵合介面上的正交投影完全覆蓋所述第二接觸通孔表面和所述第一接觸通孔表面中的另一者的正交投影。
  8. 根據請求項1所述的方法，其中： 阻隔膜被形成在所述第一基底和所述第一介電質層之間，並且 所述阻隔膜包括氮化矽或者摻氮碳化矽。
  9. 根據請求項1所述的方法，其中，提供所述第一半導體結構包括： 提供所述第一基底， 在所述第一基底上形成所述第一介電質層， 在所述第一介電質層中形成接觸孔，其中，所述接觸孔包括：形成於所述第一基底上的第一凹槽、以及連接至所述第一凹槽並且處於所述第一凹槽上的第一溝槽， 在所述接觸孔的內表面上形成阻隔層並且在所述阻隔層上形成種層，以及 在所述接觸孔中的所述種層之上填充銅和所述第一金屬雜質，以形成所述第一通孔結構，其中，所述第一通孔結構包括：形成於所述第一凹槽中的第一開關元件、以及處於所述溝槽中並且處於所述第一開關元件上的第一接觸通孔。
  10. 根據請求項9所述的方法，其中： 所述第一半導體結構還包括處於所述第一基底中的導電層， 所述第一開關元件被形成於所述導電層上，並且 所述第一接觸通孔在所述第一基底上的正交投影大於所述第一開關元件在所述第一基底上的正交投影。
  11. 根據請求項10所述的方法，其中： 所述接觸孔的所述內表面上的所述阻隔層包含Ti、Ta、TiN、TaN、TiSiN或其任何組合。
  12. 一種混合晶圓鍵合結構，包括： 第一半導體結構，其包括： 第一基底、形成於所述第一基底上的第一介電質層、以及形成於所述第一介電質層中並且形成於所述第一基底上的第一通孔結構，所述第一接觸通孔具有第一接觸表面； 第二半導體結構，其包括： 第二基底、形成於所述第二基底上的第二介電質層、以及形成於所述第二介電質層中並且形成於所述第二基底上的第二通孔結構，所述第二接觸通孔具有第二接觸通孔表面，其中： 所述第一半導體結構與所述第二半導體結構鍵合，所述第一接觸通孔表面與所述第二接觸通孔表面附接，並且所述第二接觸通孔表面和所述第一接觸通孔表面具有不同的表面積，並且具有重疊介面；以及 自阻隔層，其形成於在所述第一半導體結構和所述第二半導體結構之間的鍵合介面處的、所述第一接觸通孔表面和所述第二接觸通孔表面中的一者或多者的非重疊表面上，其中，所述自阻隔層包含多成分氧化物。
  13. 根據請求項12所述的結構，其中： 所述第一介電質層和所述第二介電質層中的每一者包括氧化矽，並且 所述多成分氧化物包含Si、O以及以下各項中的至少一項：Al、Mn或Ag。
  14. 根據請求項13所述的結構，其中： 所述多成分氧化物是氧化鋁矽。
  15. 根據請求項12所述的結構，其中： 所述第二接觸通孔表面和所述第一接觸通孔表面中的一者在所述鍵合介面上的正交投影完全覆蓋所述第二接觸通孔表面和所述第一接觸通孔表面中的另一者的正交投影。
  16. 根據請求項12所述的結構，其中： 阻隔膜被形成於所述第一基底和所述第一介電質層之間，並且 所述阻隔膜包括氮化矽或者摻氮碳化矽。
  17. 根據請求項12所述的結構，其中： 所述第一介電質層中的接觸孔包括：處於所述第一基底上的第一凹槽、以及連接至所述第一凹槽並且處於所述第一凹槽上的第一溝槽， 阻隔層處於所述接觸孔的內表面上，並且種層處於所述阻隔層上，並且 銅和所述第一金屬雜質處於所述接觸孔中的所述種層之上，以形成所述第一通孔結構，並且所述第一通孔結構包括：處於所述第一凹槽中的第一開關元件、以及處於所述第一開關元件上的第一接觸通孔。
  18. 根據請求項17所述的結構，其中： 所述第一半導體結構還包括處於所述第一基底中的導電層， 所述第一開關元件被形成於所述導電層上，並且 所述第一通孔在所述第一基底上的正交投影大於所述第一開關元件在所述第一基底上的正交投影。
  19. 根據請求項18所述的結構，其中： 所述第一半導體結構還包括處於所述第一基底中的絕緣層，並且 所述導電層被所述絕緣層包圍。
  20. 根據請求項17所述的結構，其中： 所述接觸孔的所述內表面上的所述阻隔層包含Ti、Ta、TiN、TaN、TiSiN或其任何組合。
TW109111686A 2020-02-17 2020-04-08 混合晶圓鍵合方法及其結構 TWI739374B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/075482 2020-02-17
PCT/CN2020/075482 WO2021163823A1 (en) 2020-02-17 2020-02-17 Hybrid wafer bonding method and structure thereof

Publications (2)

Publication Number Publication Date
TW202133283A true TW202133283A (zh) 2021-09-01
TWI739374B TWI739374B (zh) 2021-09-11

Family

ID=71187772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109111686A TWI739374B (zh) 2020-02-17 2020-04-08 混合晶圓鍵合方法及其結構

Country Status (7)

Country Link
US (3) US11502058B2 (zh)
EP (1) EP3900019A4 (zh)
JP (1) JP2022528073A (zh)
KR (1) KR102558820B1 (zh)
CN (2) CN112928018B (zh)
TW (1) TWI739374B (zh)
WO (1) WO2021163823A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219660A (ja) * 2015-05-22 2016-12-22 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207576B1 (en) * 1999-01-05 2001-03-27 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide etch stop layer
US6133144A (en) * 1999-08-06 2000-10-17 Taiwan Semiconductor Manufacturing Company Self aligned dual damascene process and structure with low parasitic capacitance
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
US8089129B2 (en) * 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
KR20100079087A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 이미지 센서 및 이의 제조 방법
JP6031765B2 (ja) * 2011-07-05 2016-11-24 ソニー株式会社 半導体装置、電子機器、及び、半導体装置の製造方法
US8716863B2 (en) * 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
CN102593087B (zh) * 2012-03-01 2014-09-03 华进半导体封装先导技术研发中心有限公司 一种用于三维集成混合键合结构及其键合方法
US9054109B2 (en) * 2012-05-29 2015-06-09 International Business Machines Corporation Corrosion/etching protection in integration circuit fabrications
US9142517B2 (en) * 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
CN103972156B (zh) * 2013-02-06 2016-09-14 中芯国际集成电路制造(上海)有限公司 半导体互连结构及其制作方法
US8860229B1 (en) * 2013-07-16 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9723716B2 (en) * 2013-09-27 2017-08-01 Infineon Technologies Ag Contact pad structure, an electronic component, and a method for manufacturing a contact pad structure
JP2015079901A (ja) * 2013-10-18 2015-04-23 株式会社東芝 半導体装置及び半導体装置の製造方法
CN105304505B (zh) * 2014-06-17 2018-07-06 中国科学院上海微系统与信息技术研究所 混合晶圆级真空封装方法及结构
CN105575930A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件、制备方法及封装方法
JP6335099B2 (ja) * 2014-11-04 2018-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
KR102505856B1 (ko) * 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
FR3061354B1 (fr) * 2016-12-22 2021-06-11 Commissariat Energie Atomique Procede de realisation de composant comprenant des materiaux iii-v et des contacts compatibles de filiere silicium
CN107265388B (zh) * 2017-06-08 2019-02-26 广东合微集成电路技术有限公司 一种适合表面贴装工艺的压阻式复合传感器及其制造方法
US11031285B2 (en) * 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
WO2019108945A1 (en) * 2017-12-01 2019-06-06 Silicon Genesis Corporation Three dimensional integrated circuit
CN208433368U (zh) * 2018-06-07 2019-01-25 长江存储科技有限责任公司 金属连接结构
WO2020034063A1 (en) * 2018-08-13 2020-02-20 Yangtze Memory Technologies Co., Ltd. Bonding contacts having capping layer and method for forming the same
CN109346436A (zh) * 2018-09-20 2019-02-15 德淮半导体有限公司 制造半导体装置的方法
CN109887880B (zh) * 2019-01-04 2021-04-27 长江存储科技有限责任公司 一种半导体连接结构及其制作方法
US11404307B2 (en) * 2019-09-27 2022-08-02 Intel Corporation Interconnect structures and methods of fabrication
US11532558B2 (en) * 2019-09-27 2022-12-20 Intel Corporation Metallization barrier structures for bonded integrated circuit interfaces
CN110690202A (zh) * 2019-10-09 2020-01-14 长江存储科技有限责任公司 集成电路装置及其制备方法

Also Published As

Publication number Publication date
EP3900019A1 (en) 2021-10-27
CN112928018B (zh) 2024-03-15
EP3900019A4 (en) 2023-08-23
KR102558820B1 (ko) 2023-07-21
CN112928018A (zh) 2021-06-08
TWI739374B (zh) 2021-09-11
JP2022528073A (ja) 2022-06-08
WO2021163823A1 (en) 2021-08-26
US20230036495A1 (en) 2023-02-02
CN111344835B (zh) 2021-03-12
US20210257333A1 (en) 2021-08-19
CN111344835A (zh) 2020-06-26
KR20210113633A (ko) 2021-09-16
US20230027015A1 (en) 2023-01-26
US11502058B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
JP3501265B2 (ja) 半導体装置の製造方法
US9287225B2 (en) Semiconductor device and manufacturing method thereof
TWI739374B (zh) 混合晶圓鍵合方法及其結構
US6541349B2 (en) Shallow trench isolation using non-conformal dielectric and planarizatrion
JPH0964034A (ja) 半導体装置およびその製造方法
JPH08222630A (ja) 多層配線形成方法
KR20010082972A (ko) 반도체 장치의 배선 및 이의 제조 방법
JPH04229625A (ja) 半導体装置の製造方法
JP2909077B2 (ja) 半導体装置の製造方法
JPH0817920A (ja) 半導体装置及びその製造方法
KR100558039B1 (ko) 반도체 소자의 절연막 평탄화 방법
JPH1074761A (ja) 銅配線製造方法
JPH11243070A (ja) 半導体装置の製造方法及び半導体装置
JPH09223731A (ja) 配線形成方法
JPH04171940A (ja) 半導体装置の製造方法
JP2019220598A (ja) アルミニウム膜の形成方法
JPH02281622A (ja) 半導体装置の製造方法
JPH04127425A (ja) 半導体集積回路の製造方法
JPH04348548A (ja) 半導体装置及びその製造方法
KR20030054018A (ko) 반도체 소자의 금속 배선 형성방법
JPS63313838A (ja) 半導体装置およびその製造方法
JP2000156357A (ja) 半導体装置およびその製造方法
JPS60226141A (ja) 半導体装置の製造方法
JPH04239125A (ja) 半導体装置の製造方法
JP2005033218A (ja) 半導体装置の製造方法