TW202034531A - 具有增大的崩潰電壓的高電壓半導體元件及其製造方法 - Google Patents

具有增大的崩潰電壓的高電壓半導體元件及其製造方法 Download PDF

Info

Publication number
TW202034531A
TW202034531A TW108128846A TW108128846A TW202034531A TW 202034531 A TW202034531 A TW 202034531A TW 108128846 A TW108128846 A TW 108128846A TW 108128846 A TW108128846 A TW 108128846A TW 202034531 A TW202034531 A TW 202034531A
Authority
TW
Taiwan
Prior art keywords
isolation structure
region
isolation
doped region
semiconductor substrate
Prior art date
Application number
TW108128846A
Other languages
English (en)
Other versions
TWI710140B (zh
Inventor
孫超
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202034531A publication Critical patent/TW202034531A/zh
Application granted granted Critical
Publication of TWI710140B publication Critical patent/TWI710140B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

公開了高電壓半導體元件及其製造方法。高電壓半導體元件包括半導體基底、閘極結構、至少一個第一隔離結構和至少一個第二隔離結構、以及至少一個第一漂移區。閘極結構設置在半導體基底上。第一隔離結構和第二隔離結構設置在閘極結構的一側的半導體基底的主動區中。第二隔離結構的端部設置於第一隔離結構與閘極結構之間，並且第一隔離結構的端部設置于第一摻雜區與第二隔離結構之間。至少一個第一隔離結構的底部和至少一個第二隔離結構的底部比第一漂移區的底部深。

Description

具有增大的崩潰電壓的高電壓半導體元件及其製造方法
本發明有關於半導體元件及其製造方法，更具體地，有關於具有增大的崩潰電壓的高電壓半導體元件及其製造方法。
在通常的金屬氧化物半導體（MOS）電晶體中，因為汲極區域與閘電極重疊，因此由於閘極引發汲極漏電流（GIDL）的影響而導致在汲極區域和閘電極的重疊區域處容易發生電擊穿。特別是，在快閃記憶體的周邊電路的應用中，例如在3D NAND快閃記憶體中，需要用於三級單元（TLC）或四級單元（QLC）的越來越高的擦除電壓，因此用於控制TLC或QLC的MOS電晶體需要較高的崩潰電壓。
為了增加MOS電晶體的崩潰電壓，開發了平面高電壓MOS電晶體以具有延長的汲極以呈現高崩潰電壓，例如汲極延長MOS（DEMOS）。開發另一種方法以在汲極中進一步具有隔離結構，以便增加汲極處的崩潰電壓，例如橫向擴散MOS（LDMOS）。然而，這些方法擴大了MOS電晶體的頂視區域，這限制了具有MOS電晶體的元件尺寸的減小。另一種方法是製造具有階梯形狀的閘極氧化層，以增加閘電極和汲極區域之間的閘極氧化層的厚度，但是該方法需要額外的遮罩和額外的製程，從而增加了製造成本。因此，總是存在在不增大面積且較少增加成本的情況下增加MOS電晶體的崩潰電壓的需求。
在本發明中描述了高電壓半導體元件及其製造方法的實施例。
在一些實施例中，公開了一種高電壓（HV）半導體元件。HV半導體元件包括半導體基底、閘極結構、至少一個第一隔離結構和至少一個第二隔離結構、以及至少一個第一漂移區。半導體基底具有主動區，並且半導體基底具有第一導電類型。閘極結構設置在半導體基底的主動區上，並且閘極結構沿第一方向延伸。至少一個第一隔離結構和至少一個第二隔離結構設置在閘極結構的一側的半導體基底的主動區中，其中所述至少一個第二隔離結構的端部沿垂直於第一方向的第二方向設置在至少一個第一隔離結構和閘極結構之間。至少一個第一漂移區設置在閘極結構的該側的半導體基底的主動區中，並且至少一個第一漂移區具有與第一導電類型互補的第二導電類型，其中至少一個第一隔離結構的底部和至少一個第二隔離結構的底部比至少一個第一漂移區的底部深。
在一些實施例中，HV半導體元件還包括設置在至少一個第一漂移區中的至少一個第一摻雜區，並且至少一個第一隔離結構和至少一個第二隔離結構設置在至少一個第一漂移區和閘極結構之間，其中至少一個第一摻雜區具有第二導電類型。
在一些實施例中，至少一個第一漂移區的摻雜濃度小於至少一個第一摻雜區的摻雜濃度，並且至少一個第一隔離結構的端部沿第二方向設置在至少一個第一摻雜區和至少一個第二隔離結構之間。
在一些實施例中，至少一個第一隔離結構和至少一個第二隔離結構在第一方向上的組合的長度大於或等於至少一個第一摻雜區在第一方向上的長度。
在一些實施例中，穿過至少一個第一摻雜區的端部並且與第二方向平行的延長線與至少一個第一隔離結構相交，並且穿過至少一個第一摻雜區的與至少一個第一摻雜區的端部相對的另一端部且與第二方向平行的另一個延長線與至少一個第二隔離結構相交。
在一些實施例中，高電壓半導體元件還包括設置在半導體基底中的第三隔離結構，其中第三隔離結構具有用於限定主動區的開口。
在一些實施例中，至少一個第一隔離結構或至少一個第二隔離結構中的至少一個連接到第三隔離結構。
在一些實施例中，至少一個第一漂移區在頂視圖中圍繞至少一個第一隔離結構或至少一個第二隔離結構中的至少一個。
在一些實施例中，HV半導體元件還包括至少一個第二摻雜區，其設置在閘極結構的另一側的半導體基底的主動區中，並且至少一個第二摻雜區具有第二導電類型。
在一些實施例中，高電壓半導體元件還包括至少一個第二漂移區，其設置在閘極結構的另一側的半導體基底的主動區中，並且至少一個第二摻雜區設置在至少一個第二漂移區中，其中至少一個第二漂移區具有第二導電類型，並且至少一個第二漂移區的摻雜濃度小於至少一個第二摻雜區的摻雜濃度。
在一些實施例中，高電壓半導體元件還包括至少一個附加隔離結構，其設置在第二摻雜區和閘極結構之間的半導體基底的主動區中。
在一些實施例中，至少一個附加隔離結構包括至少一個第四隔離結構和至少一個第五隔離結構，並且至少一個第四隔離結構和至少一個第五隔離結構的佈局等於至少一個第一隔離結構和至少一個第二隔離結構的佈局或相對於閘極結構與至少一個第一隔離結構和至少一個第二隔離結構的佈局對稱。
在一些實施例中，至少一個第四隔離結構和至少一個第五隔離結構在第一方向上的組合的長度大於或等於第二摻雜區在第一方向上的長度。
在一些實施例中，公開了一種用於製造高電壓半導體元件的方法，該方法包括提供具有第一導電類型的半導體基底，其中半導體基底具有主動區；在半導體基底的主動區中形成至少一個第一隔離結構和至少一個第二隔離結構；在半導體基底的主動區上且在至少一個第一隔離結構的一側形成閘極結構，其中閘極結構沿第一方向延伸，並且至少一個第二隔離結構的端部沿垂直於第一方向的第二方向設置在至少一個第一隔離結構和閘極結構之間；以及在閘極結構的一側的半導體基底的主動區中形成至少一個第一漂移區，並且至少一個第一漂移區具有與第一導電類型互補的第二導電類型，其中至少一個第一隔離結構的底部和至少一個第二隔離結構的底部比第一漂移區的底部深。
在一些實施例中，該方法還包括在至少一個第一漂移區中形成第一摻雜區，其中至少一個第一摻雜區具有第二導電類型。
在一些實施例中，至少一個第一漂移區的摻雜濃度小於至少一個第一摻雜區的摻雜濃度，並且至少一個第一隔離結構的端部沿第二方向設置在至少一個第一摻雜區和至少一個第二隔離結構之間。
在一些實施例中，至少一個第一隔離結構和至少一個第二隔離結構在第一方向上的組合的長度大於或等於至少一個第一摻雜區在第一方向上的長度。
在一些實施例中，形成至少一個第一隔離結構和至少一個第二隔離結構包括在半導體基底中形成第三隔離結構，其中第三隔離結構具有限定主動區的開口。
在一些實施例中，至少一個第一隔離結構或至少一個第二隔離結構中的至少一個連接到第三隔離結構。
在一些實施例中，形成至少一個第一摻雜區包括在閘極結構的另一側的半導體基底的主動區中形成至少一個第二摻雜區，並且所述至少一個第二摻雜區具有第二導電類型。
在一些實施例中，形成第一漂移區還包括在閘極結構的另一側的半導體基底的主動區中形成至少一個第二漂移區，並且至少一個第二摻雜區設置在至少一個第二漂移區中，其中至少一個第二漂移區具有第二導電類型，並且至少一個第二漂移區的摻雜濃度小於至少一個第二摻雜區的摻雜濃度。
在一些實施例中，形成至少一個第一隔離結構和至少一個第二隔離結構還包括在至少一個第二摻雜區與閘極結構之間的半導體基底的主動區中形成至少一個附加隔離結構。
在一些實施例中，至少一個附加隔離結構包括至少一個第四隔離結構和至少一個第五隔離結構，並且至少一個第四隔離結構和至少一個第五隔離結構的佈局等於至少一個第一隔離結構和至少一個第二隔離結構的佈局或相對於閘極結構與至少一個第一隔離結構和至少一個第二隔離結構的佈局對稱。
在閱讀了在各個視圖和圖式中示出的較佳實施例的以下詳細描述之後，本發明的這些和其他目的無疑將對本領域普通技術人員變得顯而易見。
儘管討論了具體的配置和佈置，但應該理解，這僅出於說明性目的而進行。相關領域的技術人員將認識到，在不脫離本發明的精神和範圍的情況下，可以使用其他配置和佈置。對於相關領域的技術人員顯而易見的是，本發明也可以用於各種其他應用中。
要指出的是，在說明書中提到“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等指示所述的實施例可以包括特定特徵、結構或特性，但未必每個實施例都包括該特定特徵、結構或特性。此外，這樣的短語未必是指同一個實施例。另外，在結合實施例描述特定特徵、結構或特性時，結合其它實施例（無論是否明確描述）影響這種特徵、結構或特性應在相關領域技術人員的知識範圍內。
通常，可以至少部分從上下文中的使用來理解術語。例如，至少部分取決於上下文，本文中使用的術語“一個或複數個”可以用於描述單數意義的任何特徵、結構或特性，或者可以用於描述複數意義的特徵、結構或特性的組合。類似地，至少部分取決於上下文，諸如“一”或“所述”的術語可以被理解為表達單數使用或表達複數使用。
應當容易理解，本發明中的“在…上”、“在…之上”和“在…上方”的含義應當以最寬方式被解讀，以使得“在…上”不僅表示“直接在”某物“上”而且還包括在某物“上”且其間有居間特徵或層的含義，並且“在…之上”或“在…上方”不僅表示“在”某物“之上”或“上方”的含義，而且還可以包括其“在”某物“之上”或“上方”且其間沒有居間特徵或層（即，直接在某物上）的含義。
空間相關術語旨在涵蓋除了在圖式所描繪的取向之外的在設備使用或操作中的不同取向。設備可以以另外的方式被定向（旋轉90度或在其它取向），並且本文中使用的空間相關描述詞可以類似地被相應解釋。
如本文中使用的，術語“基底”是指向其上增加後續材料層的材料。可以對基底自身進行圖案化。增加在基底的頂部上的材料可以被圖案化或可以保持不被圖案化。此外，基底可以包括寬範圍的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。
如本文中使用的，術語“基本上”是指在產品或製程的設計階段期間設定的元件或製程操作的特徵或參數的期望值或目標值、以及在期望值以上和/或以下的一系列值。該系列值可能是由於製造製程或公差的微小變化而導致。如本文中使用的，術語“約”表示可以基於與主題光罩結構相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“約”可以表示給定量的值，其在例如值的10-30％（例如，值的±10％、±20％或±30％）內變化。
如在整個本申請中所使用的，詞語“可以”以允許的含義使用（例如，意味著具有可能性），而不是強制性含義（例如，意味著必須）。詞語“包括”和“正包括”表示開放式關係，並因此意味著包括但不限於。類似地，詞語“具有”和“正具有”也表示開放式關係，並因此意味著具有但不限於。本文使用的術語“第一”、“第二”、“第三”等指的是用於區分不同元件的標籤，並且可以不一定具有根據它們數位標記的序數含義。
在本發明中，在以下描述中描述的不同實施例中的不同技術特徵可以彼此組合、替換或混合以構成另一實施例。
在本發明中，實施例中的以下示例性高電壓（HV）半導體元件可以在任何種類的半導體元件中實現，例如快閃記憶體的周邊電路、功率元件或其他合適的元件。
第1A圖是示出根據本發明第一實施例的示例性HV半導體元件的頂視圖的示意圖，並且第1B圖示意性示出了沿著第1A圖的剖面線A-A'截取的示例性HV半導體元件的截面圖。如第1A圖和第1B圖所示，HV半導體元件100包括半導體基底102、閘極結構104、至少一個第一隔離結構106、至少一個第二隔離結構108、至少一個第一漂移區110、至少一個第一摻雜區112以及至少一個第二摻雜區114。半導體基底102具有用於形成HV半導體元件100的主動區AA。在一些實施例中，半導體基底102可以可選地包括其中形成有第一導電類型的井區116，並且井區116可用作HV半導體元件100的基極。在這種情況下，半導體基底102可以具有第一導電類型或與第一導電類型互補的第二導電類型，但是本發明不限於此。可以例如基於井區116的摻雜濃度來調節HV半導體元件100的閾值電壓。當半導體基底102具有與井區116相同的導電類型時，井區116的摻雜濃度可以大於半導體基底102的摻雜濃度，但不限於此。在一些實施例中，井區116可以在頂視圖中覆蓋主動區AA。在一些實施例中，半導體基底102可以不包括在其中形成的井區，並且具有第一導電類型的半導體基底102用作HV半導體元件100的基極。在一些實施例中，半導體基底102包括用於形成HV半導體元件100的任何合適的材料。例如，半導體基底102可以包括矽、矽鍺、碳化矽、絕緣體上矽（SOI）、絕緣體上鍺（GOI）、玻璃、氮化鎵、砷化鎵和/或其他合適的III-V化合物，但不限於此。在本發明中，頂視圖可以稱為垂直於半導體基底102的頂表面的垂直方向VD。
在一些實施例中，HV半導體元件100可以可選地還包括第三隔離結構118，其具有用於限定主動區AA的開口118a。例如，第三隔離結構118圍繞HV半導體元件100的元件，使得第三隔離結構118可以使HV半導體元件100與形成在同一半導體基底102中的其他元件絕緣。在一些實施例中，第三隔離結構118可以是淺溝槽隔離（STI）或其他合適種類的隔離結構。
閘極結構104設置在半導體基底102的主動區AA上。在該實施例中，閘極結構104可以是沿第一方向D1延伸並跨越主動區AA的條狀結構。在一些實施例中，閘極結構104可以不跨越主動區AA。在一些實施例中，閘極結構104可以包括用作HV半導體元件100的閘極的閘電極120和設置在閘電極120和半導體基底102之間的閘極介電層122。在一些實施例中，閘極結構104可以進一步包括設置在閘電極120和閘極介電層122的側壁處的間隔體。
第一隔離結構106和第二隔離結構108設置在閘極結構104的一側的半導體基底102的主動區AA中，並且透過空間S1彼此間隔開。在該實施例中，HV半導體元件100可以包括一個第一隔離結構106和一個第二隔離結構108，但不限於此。可以根據元件特性的要求調整第一隔離結構106的數量和第二隔離結構108的數量。第一隔離結構106和第二隔離結構108可以是例如沿第一方向D1延伸的條狀結構。在頂視圖中，第二隔離結構108的端部108E1沿垂直於第一方向D1的第二方向D2設置在第一隔離結構106和閘極結構104之間。換句話說，第二隔離結構108和第一隔離結構106沿第二方向D2佈置，並且在第一方向D1上具有偏移。在一些實施例中，第一隔離結構106可以設置在閘極結構104和第二隔離結構108之間。在一些實施例中，第一隔離結構106或第二隔離結構108中的至少一個可以連接到第三隔離結構118。例如，第一隔離結構106的端部106E1可以連接到第三隔離結構118，和/或第二隔離結構108的另一端部108E2（其與設置在第一隔離結構106和閘極結構104之間的端部108E1相對）可以連接到第三隔離結構118。第一隔離結構106在第一方向D1上的長度L1和第二隔離結構108的長度L2分別小於主動區AA在第一方向D1上的寬度W。在一些實施例中，根據元件特性的要求，第一隔離結構106的長度L1可以與第二隔離結構108的長度L2相同或不同。在一些實施例中，第一隔離結構106和第二隔離結構108可以分別是STI或其他合適種類的隔離結構。可以根據元件特性的要求來在第二方向D2上調整第一隔離結構106的寬度和第二隔離結構108的寬度。
在頂視圖中，第一漂移區110設置在半導體基底102的主動區AA中並且在第一隔離結構106的至少三側以及第二隔離結構108的至少三側，並且第一隔離結構106和第二隔離結構108垂直穿透第一漂移區110（在垂直方向VD上）。換句話說，第一隔離結構106的底部106B和第二隔離結構108的底部108B分別比第一漂移區110的底部110B深。因此，第一漂移區110橫向地設置在第一隔離結構106和第二隔離結構108旁邊，而不是延伸到第一隔離結構106和第二隔離結構108下面，因此第一漂移區110的頂視形狀可以是或者類似於Z形，但不限於此。第一隔離結構106和第二隔離結構108可以具有相同的深度或不同的深度。第一漂移區110可以具有與第一導電類型互補的第二導電類型。在一些實施例中，第一漂移區110可以在頂視圖中與閘極結構104部分地重疊。在一些實施例中，第一漂移區110在第一方向D1上的寬度可以由第三隔離結構118的開口118a限定，並且因此可以基本上等於主動區AA在第一方向D1上的寬度W。
第一摻雜區112設置在第一漂移區110中並被第一漂移區110包圍，並且第一隔離結構106和第二隔離結構108設置在第一摻雜區112和閘極結構104之間。第一摻雜區112具有第二導電類型，並且第一漂移區110的摻雜濃度小於第一摻雜區112的摻雜濃度。第一摻雜區112可以用作HV半導體元件100的汲極/源極。在一個實施例中，第一摻雜區112可以用作HV半導體元件100的汲極/源極端子，以用於連接到其他外部元件或電源；也就是說，第一漂移區110僅透過第一摻雜區112電連接到其他外部元件。在一些實施例中，HV半導體元件100可以包括沿第一方向D1佈置的複數個第一摻雜區112。
第一隔離結構106和第二隔離結構108在第一方向D1上的組合的長度（即，第一隔離結構106和第二隔離結構108在第一方向D1上投影的組合的投影總長度）大於或等於第一摻雜區112在第一方向D1上的長度L3。組合的長度也可以是第一隔離結構106的端部106E1和第二隔離結構108的端部108E2之間的空間。因此，穿過第一摻雜區112的端部並且與第二方向D2平行的延長線EL1可以與第一隔離結構106相交，並且穿過第一摻雜區112的與端部相對的另一端部並且與第二方向D2平行的另一延長線EL2可以與第二隔離結構108相交。在該實施例中，第一隔離結構106的端部106E1連接第三隔離結構118的開口118a的側壁，並且第二隔離結構108的端部108E2連接到第三隔離結構的開口118a的相對側，因此，第一隔離結構106和第二隔離結構108在第一方向D1上的組合的長度可以等於有效區域AA的寬度W。由於第一隔離結構106和第二隔離結構108垂直穿透第一漂移區110，因此從第一摻雜區112到閘極結構104（通道區124）下方的半導體基底102或井區116的電流將橫向流過在端部106E2與第三隔離結構118之間的第一漂移區110、在第一隔離結構106與第二隔離結構108之間的空間中的第一漂移區110、以及在端部108E1與第三隔離結構118之間的第一漂移區110。此外，因為第二隔離結構108的端部108E1設置在第一隔離結構106和閘極結構104之間（即，第一隔離結構106和第二隔離結構108在第二方向D2上彼此重疊），可以增加從第一摻雜區112到通道區124的電流路徑CP，從而增強HV半導體元件100的汲極/源極處的崩潰電壓，而不增大HV半導體元件100的尺寸。電流路徑CP的長度可以透過第一隔離結構106和第二隔離結構108在第二方向D2的重疊區域來調整。在一些實施例中，第一隔離結構106的長度L1和/或第二隔離結構108的長度L2可以大於或小於第一摻雜區112的長度L3。
第二摻雜區114設置在閘極結構104的與第一漂移區110相對的另一側的半導體基底102的主動區AA中。第二摻雜區114具有第二導電類型，並且可以用作HV半導體元件100的源極/汲極，這意味著第二摻雜區114可以用作HV半導體元件110的源極/汲極端子，以用於連接到其他外部元件或電源。在一些實施例中，根據設計要求，第二摻雜區114的摻雜濃度可以與第一摻雜區112的摻雜濃度相同或不同。
在一些實施例中，HV半導體元件100可以可選地還包括至少一個第二漂移區126，其設置在閘極結構104的面向第二摻雜區114的一側的半導體基底102的主動區AA中，並且第二摻雜區114設置在第二漂移區126中並被第二漂移區126包圍。在這種情況下，第二漂移區126具有第二導電類型，第二漂移區126的摻雜濃度小於第二摻雜區114的摻雜濃度，並且第二漂移區126僅透過第二摻雜區114電連接到其他外部元件。在一些實施例中，第二漂移區126可以在頂視圖中與閘極結構104部分重疊。在這種情況下，在第一漂移區110和第二漂移區126之間且在閘極結構104下方的半導體基底102或井區116可以形成HV半導體元件100的通道區124。在一些實施例中，第二漂移區126在第一方向D1上的寬度可以基本上等於主動區AA的寬度W。在一些實施例中，基於汲極和源極處期望的崩潰電壓，第二漂移區126的摻雜濃度可以與第一漂移區110的摻雜濃度相同或不同。
在一些實施例中，HV半導體元件100可以可選地還包括至少一個附加隔離結構128，其設置在閘極結構104的面向第二摻雜區114的一側的半導體基底102的主動區AA中。在該實施例中，HV半導體元件100可以包括一個第一隔離結構106和一個第二隔離結構108，但不限於此。附加隔離結構128設置在第二摻雜區114和閘極結構104之間。在一些實施例中，附加隔離結構128的數量可以是一個或複數個。在一些實施例中，至少一個附加隔離結構128的結構可以相對於閘極結構104與第一隔離結構106和第二隔離結構108的組合對稱或不對稱。在一些實施例中，附加隔離結構128可以分別是STI或其他合適的隔離結構。
在該實施例中，至少一個附加隔離結構128包括彼此分離的至少一個第四隔離結構1281和至少一個第五隔離結構1282，來作為以下描述中的示例，但是本發明不限於此。第四隔離結構1281可以與第一隔離結構106相同，並且第五隔離結構1282可以與第二隔離結構108相同，因此第四隔離結構1281和第五隔離結構1282的佈局可以等於第一隔離結構106和第二隔離結構108的佈局，並且第四隔離結構1281和第五隔離結構1282也可以垂直穿透第二漂移區126（在垂直方向VD上），即，第四隔離結構1281的底部1281B和第五隔離結構1282的底部1282B可以比第二漂移區126的底部126B深。因此，第二漂移區126的頂視圖形狀可以是或者類似於Z形狀，但不限於此。
如第2圖所示，在一些實施例的HV半導體元件100’中，第四隔離結構1281和第五隔離結構1282的佈局可以相對於閘極結構104與第一隔離結構106和第二隔離結構108的佈局對稱。在一些實施例中，第五隔離結構1282可以設置在閘極結構104和第四隔離結構1281之間。
再次參考第1A圖和第1B圖。第四隔離結構1281和第五隔離結構1282在第一方向D1上的組合的長度（即，第四隔離結構1281和第五隔離結構1282在第一方向D1上投影的組合的投影總長度）大於或等於第二摻雜區114在第一方向D1上的長度L4。具體地，在該實施例中，第四隔離結構1281的端部連接到第三隔離結構118的開口118a的側壁，並且第五隔離結構1282的端部連接到第三隔離結構118的開口118a的相對側，因此，第四隔離結構1281和第五隔離結構1282在第一方向D1上的組合的長度等於主動區AA的寬度W。在一些實施例中，還可以根據元件特性的要求在第二方向D2上調整第四隔離結構1281的寬度和第五隔離結構1282的寬度。在一些實施例中，第一摻雜區112、第一漂移區110、第一隔離結構106和第二隔離結構108可以分別相對於閘極結構104與第二摻雜區114、第二漂移區126、第四隔離結構1281和第五隔離結構1282對稱。
由於第四隔離結構1281和第五隔離結構1282與第一隔離結構106和第二隔離結構108類似或具有相同的結構，因此第四隔離結構1281和第五隔離結構1282可具有與第一隔離結構106和第二隔離結構108相同的功能。因此，第四隔離結構1281和第五隔離結構1282的設置可以減小來自第二摻雜區114的電場對閘極結構104的影響，從而增強HV半導體元件100的源極/汲極處的崩潰電壓，而不增大HV半導體元件100的尺寸。
在一些實施例中，第一導電類型和第二導電類型分別是p型和n型，因此HV半導體元件100是n型電晶體，但不限於此。在一些實施例中，第一導電類型和第二導電類型也可以分別是n型和p型，因此HV半導體元件100是p型電晶體。
作為上述HV半導體元件100，由於第一隔離結構106和第二隔離結構108垂直穿透第一漂移區110，並且第二隔離結構108的端部108E1沿第二方向D2設置在第一隔離結構106和閘極結構104之間，汲極/源極處的崩潰電壓可以顯著增加。類似地，第四隔離結構1281和第五隔離結構1282的設置可以顯著增加源極/汲極處的崩潰電壓。第一、第二、第三、第四和第五隔離結構106、108、118、1281、1282的深度可以分別為例如300nm。需要注意的是，由於第一漂移區110的深度DP1小於第一隔離結構106的深度DP2和第二隔離結構108的深度DP3，即，第一隔離結構106和第二隔離結構108垂直穿透第一漂移區110，因此可以將HV半導體元件100的通道區124的通道長度CL控制為約1μm。如果第一漂移區的深度被製造為大於第一隔離結構，例如大於300nm，則通道區的通道長度需要被擴大到大於2μm，從而限制了HV半導體元件的尺寸的減小。然而，在該實施例的HV半導體元件100中，憑藉第一隔離結構106的深度DP2和第二隔離結構108的深度DP3大於第一漂移區110的深度DP2，不僅可以增加崩潰電壓，而且也可以保持或減小通道區124的通道長度CL。
第3圖示意性示出了根據第一實施例的HV半導體元件和沒有第一隔離結構和第二隔離結構的HV半導體元件的崩潰電壓。如第3圖所示，沒有第一隔離結構和第二隔離結構的HV半導體元件可以在汲極處具有大約30V的崩潰電壓，但是具有第一隔離結構106和第二隔離結構108的上述實施例的HV半導體元件100可以在汲極處具有大約40V的崩潰電壓。因此，上述實施例的HV半導體元件100的崩潰電壓顯著增加。
第4圖示意性示出了用於製造根據第一實施例的HV半導體元件的示例性方法的流程圖。第5A圖-第6A圖和第1A圖示意性示出了示例性方法的不同步驟處的示例性結構的頂視圖。第5B圖-第6B圖和第1B圖示意性示出了示例性方法的不同步驟處的示例性結構的截面圖。用於製造本實施例的HV半導體元件的方法包括但不限於以下步驟。首先，如第4圖、第5A圖和第5B圖所示，進行步驟S10以提供半導體基底102。在一些實施例中，提供半導體基底102的步驟還可包括在半導體基底102中形成井區116。之後，進行步驟S12以形成至少一個第一隔離結構106和至少一個第二隔離結構108。在一些實施例中，形成第一隔離結構106的步驟可包括在半導體基底102中形成第三隔離結構118以限定主動區AA。在一些實施例中，形成第一隔離結構106的步驟可以可選地還包括在半導體基底102中形成附加隔離結構128，例如第四隔離結構1281和第五隔離結構1282，即，第一隔離結構106、第二隔離結構108、第三隔離結構118、第四隔離結構1281和第五隔離結構1282可以同時形成。因此，這些隔離結構的底部可以位於同一位準，並且隔離結構的深度可以是相同的。在一些實施例中，第一隔離結構106的底部106B可以比井區116的底部116B淺，即，第一隔離結構106的深度DP2可以小於井區116的深度DP4。因為用於增加崩潰電壓的第一隔離結構106、第二隔離結構108、第四隔離結構1281和第五隔離結構1282與用於限定主動區AA的第三隔離結構118一起形成，不需要額外的步驟來形成它們，因此可以節省用於形成它們的成本。
隨後，如第4圖、第6A圖和第6B圖所示，進行步驟S14以在半導體基底102上形成閘極結構104。具體地，介電層和導電層可以順序堆疊在半導體基底102上，然後，導電層和介電層在一個步驟或不同步驟中被圖案化，以形成閘電極120和閘極介電層122。在一些實施例中，形成閘極結構104的步驟還可包括形成圍繞閘電極120和閘極介電層122的間隔體。在形成閘極結構104之後，進行步驟S16以在閘極結構104的一側的半導體基底102的主動區AA中形成至少一個第一漂移區110。在一些實施例中，形成第一漂移區110的步驟還可以包括在閘極結構104的與第一漂移區110相對的另一側的半導體基底102的主動區AA中形成至少一個第二漂移區126。因此，通道區124可以形成在第一漂移區110和第二漂移區126之間。例如，第一漂移區110和第二漂移區126可以利用閘極結構104和上述隔離結構作為遮罩透過自對準製程來形成。在這種情況下，通道區124的通道長度CL可以由閘極結構104限定。在一些實施例中，形成第一漂移區110和第二漂移區126的步驟可以透過利用額外的光罩來進行，在這種情況下，通道區124的通道長度CL由第一漂移區110和第二漂移區126限定。在一些實施例中，可以在形成隔離結構之前，進行形成第一漂移區110和第二漂移區126的步驟。在一些實施例中，可以在形成閘極結構104之前進行形成第一漂移區110和第二漂移區126的步驟。因為第一漂移區110的深度DP1小於第一隔離結構106的深度DP2和第二隔離結構108的深度DP3，因此第一漂移區110的退火時間不需要太長。因此，對於工作電壓為大約40V的HV半導體元件100，可以容易地控制通道長度CL並將其減小到約1μm；對於工作電壓為大約10伏或更高電壓的HV半導體元件100，通道長度CL可以被減小到小於1μm或更小。
如第4圖、第1A圖和第1B圖所示，進行步驟S18以透過利用另一光罩在第一漂移區110中形成第一摻雜區112和在第二漂移區126中形成第二摻雜區114。因此，可以形成該實施例的HV半導體元件100。由於第一摻雜區112和第二摻雜區114不是憑藉利用上述隔離結構作為遮罩而形成的，因此所形成的第一摻雜區112可以與第一隔離結構106間隔開，並且所形成的第二摻雜區114可以與第三隔離結構136間隔開。在一些實施例中，閘極結構104可以透過後閘極製程形成，因此閘極結構104可以在形成第一摻雜區112和第二摻雜區114之後形成。
HV半導體元件及其製造方法不限於上述實施例，並且可以具有其他不同的較佳實施例。為了簡化描述，以下每個實施例中的相同元件用相同的符號標記。為了更容易比較實施例之間的差異，以下描述將詳細說明不同實施例之間的不同之處，並且將不再重複描述相同的特徵。
第7圖是示出根據本發明第二實施例的示例性HV半導體元件的頂視圖的示意圖。本實施例中提供的HV半導體元件200與第一實施例的不同之處在於HV半導體元件200可以在一個端子（汲極或源極）處具有高崩潰電壓。具體地，HV半導體元件200不包括第一實施例中的第二漂移區、第四隔離結構和第五隔離結構。在該實施例中，HV半導體元件200還可以包括在半導體基底102中並且緊鄰第二摻雜區114的接觸摻雜區232。接觸摻雜區232可以在形成第二摻雜區114之後形成並且具有第二導電類型。在一些實施例中，HV半導體元件200可以不包括井區。
第8圖是示出根據本發明第三實施例的示例性HV半導體元件的頂視圖的示意圖。本實施例提供的HV半導體元件300與第一實施例的不同之處在於第一隔離結構306與第三隔離結構118分離。因此，在第一摻雜區112與通道區之間可存在複數個電流路徑CP。在一些實施例中，第二隔離結構308可以與第三隔離結構118分離。在一些實施例中，第四隔離結構3281和/或第五隔離結構3282也可以與第三隔離結構118分離。在一些實施例中，第四隔離結構3281和第五隔離結構3282的佈局可以相對於閘極結構104與第一隔離結構306和第二隔離結構308的佈局對稱。
第9圖是示出根據本發明第四實施例的示例性HV半導體元件的頂視圖的示意圖。本實施例提供的HV半導體元件400與第一實施例的不同之處在於HV半導體元件400包括複數個第一隔離結構406和複數個第二隔離結構408，其中每個第二隔離結構408和每個第一隔離結構406沿第二方向D2交替佈置。在一些實施例中，每個第一隔離結構406和每個第二隔離結構408可以分別與本發明任一實施例的第一隔離結構和第二隔離結構相似或相同，並且不再詳述。在一些實施例中，第一隔離結構406的數量和第二隔離結構408的數量可以相同或不同。在一些實施例中，HV半導體元件400可以可選地包括複數個第四隔離結構4281和複數個第五隔離結構4282，其中每個第五隔離結構4282和每個第四隔離結構4281沿第二方向D2交替佈置。每個第四隔離結構4281和每個第五隔離結構4282可以分別與本發明任一實施例的第四隔離結構和第五隔離結構相似或相同，並且不再詳述。在一些實施例中，第四隔離結構4281的數量和第五隔離結構4282的數量可以相同或不同。在一些實施例中，第四隔離結構4281和第五隔離結構4282的佈局可以相對於閘極結構104與第一隔離結構406和第二隔離結構408的佈局對稱。
第10圖是示出根據本發明第五實施例的示例性HV半導體元件的頂視圖的示意圖。本實施例提供的HV半導體元件500與第一實施例的不同之處在於，至少一個第一隔離結構506包括垂直穿透第一漂移區110的兩個第一隔離結構5061、5062，其中第一隔離結構5061、5062沿第一方向D1對準，並且第一隔離結構5061、5062透過空間S2彼此間隔開，並且空間S2設置在第二隔離結構508與第一摻雜區112之間。在一些實施例中，第二隔離結構508可以設置在第一摻雜區112和空間S2之間。
在一些實施例中，至少一個附加隔離結構528可以可選地還包括垂直穿透第二漂移區126的另一第五隔離結構5283，其中第五隔離結構5282、5283沿第一方向D1對準，並且第五隔離結構5282、5283透過空間彼此間隔開，並且空間S3設置在第四隔離結構5281和第二摻雜區114之間。在一些實施例中，第四隔離結構5281和第五隔離結構5282、5283的佈局可以與第一隔離結構5061、5062和第二隔離結構508的佈局相同。
第11圖是示出根據本發明第六實施例的示例性HV半導體元件的頂視圖的示意圖。如第11圖所示，該實施例的HV半導體元件600與第一實施例的不同之處在於第一隔離結構606的數量可以是複數個，並且第二隔離結構608的數量可以是複數個。在一些實施例中，第一隔離結構606可沿第一方向D1對準，第二隔離結構608可沿第一方向D1對準，且第一隔離結構606在第二方向D2上不與第二隔離結構608對準。在一些實施例中，第一隔離結構606中的至少兩個可以不沿第一方向D1對準。可替換地，第二隔離結構608中的至少兩個可以不沿第一方向D1對準。第四隔離結構6281和第五隔離結構6282的數量可以是複數個，並且第四隔離結構6281和第五隔離結構6282的佈置可以與第一隔離結構606和第二隔離結構608的佈置相同或不同，而不再重複詳述。在一些實施例中，第一摻雜區112和閘極結構104之間的隔離結構不限於佈置成兩列，而可以佈置成三列或更多列。第二摻雜區114和閘極結構104之間的隔離結構可以佈置成三列或更多列。
透過使用所公開的HV半導體元件及其製造方法，摻雜區和閘極結構之間的隔離結構的深度可以大於漂移區的深度，並且彼此間隔開的隔離結構的組合的長度大於或等於第一摻雜區的長度，因此可以顯著增加汲極/源極處的崩潰電壓而不增加通道區的通道長度，或者可以減小通道區的通道長度。
具體實施例的前述描述將充分揭示本發明的一般性質，透過應用本領域技術範圍內的知識，其他人可以針對各種應用來容易地修改和/或適應這些具體實施例，而無需過多的實驗，並且不脫離本發明的一般構思。因此，基於本文提出的發明和指導，這些適應和修改旨在落入所公開實施例的等同體的含義和範圍內。應理解，本文中的措辭或術語是出於描述而非限制的目的，使得本說明書的術語或措辭將由本領域技術人員根據本發明和指導來解釋。
上面已經借助於示出特定功能及其關係的實現方式的功能構建塊來描述了本發明的實施例。為了便於描述，本文任意定義了這些功能構建塊的邊界。可以定義替代邊界，只要合適地進行指定的功能及其關係即可。
發明內容和摘要部分可以闡述發明人所預期的本發明的一個或複數個但不是所有示例性實施例，因此，並不旨在以任何方式限制本發明和所附申請專利範圍。
100、100’、200、300、400、500、600:高電壓半導體元件 102:半導體基底 104:閘極結構 106、306、406、5061、5062、606:第一隔離結構 106B、108B、110B、116B、118B、126B、1281B、1282B:底部 106E1、106E2、108E1、108E2:端部 108、308、408、508、608:第二隔離結構 110:第一漂移區 112:第一摻雜區 114:第二摻雜區 116:井區 118:第三隔離結構 118a:開口 120:閘電極 122:閘極介電層 124:通道區 126:第二漂移區 128、528:附加隔離結構 1281、3281、4281、5281、6281:第四隔離結構 1282、3282、4282、5282、5283、6282:第五隔離結構 232:接觸摻雜區 AA:主動區 VD:垂直方向 D1:第一方向 D2:第二方向 S1、S2、S3:空間 L1、L2、L3、L4:長度 W:寬度 EL1、EL2:延長線 CP:電流路徑 DP1、DP2、DP3、DP4:深度 CL:通道長度 S10、S12、S14、S16、S18:步驟
併入本文中並且構成說明書的部分的圖式示出了本發明的實施例，並且與說明書一起進一步用來對本發明的原理進行解釋，並且使相關領域技術人員能夠實施和使用本發明。 第1A圖是示出根據本發明第一實施例的示例性HV半導體元件的頂視圖的示意圖。 第1B圖示意性示出了沿著第1A圖的剖面線A-A'截取的示例性HV半導體元件的截面圖。 第2圖是示出根據本發明的一些實施例的示例性HV半導體元件的頂視圖的示意圖。 第3圖示意性示出了根據第一實施例的HV半導體元件和沒有第一隔離結構的HV半導體元件的崩潰電壓。 第4圖示意性示出了用於製造根據第一實施例的HV半導體元件的示例性方法的流程圖。 第5A圖-第6A圖示意性示出了示例性方法的不同步驟處的示例性結構的頂視圖。 第5B圖-第6B圖示意性示出了示例性方法的不同步驟處的示例性結構的截面圖。 第7圖是示出根據本發明第二實施例的示例性HV半導體元件的頂視圖的示意圖。 第8圖是示出根據本發明第三實施例的示例性HV半導體元件的頂視圖的示意圖。 第9圖是示出根據本發明第四實施例的示例性HV半導體元件的頂視圖的示意圖。 第10圖是示出根據本發明第五實施例的示例性HV半導體元件的頂視圖的示意圖。 第11圖是示出根據本發明第六實施例的示例性HV半導體元件的頂視圖的示意圖。 將參考圖式來描述本發明的實施例。
100:高電壓半導體元件
104:閘極結構
106:第一隔離結構
106E1、106E2、108E1、108E2:端部
108:第二隔離結構
110:第一漂移區
112:第一摻雜區
114:第二摻雜區
118:第三隔離結構
118a:開口
126:第二漂移區
128:附加隔離結構
1281:第四隔離結構
1282:第五隔離結構
VD:垂直方向
D1:第一方向
D2:第二方向
S1:空間
L1、L2、L3、L4:長度
W:寬度
EL1、EL2:延長線
CP:電流路徑

Claims (23)

  1. 一種高電壓半導體元件，包括： 半導體基底，具有主動區，並且所述半導體基底具有第一導電類型； 閘極結構，設置在所述半導體基底的所述主動區上，並且所述閘極結構沿第一方向延伸； 至少一個第一隔離結構和至少一個第二隔離結構，設置在所述閘極結構的一側的所述半導體基底的所述主動區中，其中所述至少一個第二隔離結構的端部沿垂直於所述第一方向的第二方向設置在所述至少一個第一隔離結構和所述閘極結構之間；以及 至少一個第一漂移區，設置在所述閘極結構的所述一側的所述半導體基底的所述主動區中，並且所述至少一個第一漂移區具有與所述第一導電類型互補的第二導電類型，其中，所述至少一個第一隔離結構的底部和所述至少一個第二隔離結構的底部比所述至少一個第一漂移區的底部深。
  2. 根據請求項1所述的高電壓半導體元件，還包括至少一個第一摻雜區，所述至少一個第一摻雜區設置在所述至少一個第一漂移區中，並且所述至少一個第一隔離結構和所述至少一個第二隔離結構設置在所述至少一個第一摻雜區和所述閘極結構之間，其中所述至少一個第一摻雜區具有所述第二導電類型。
  3. 根據請求項2所述的高電壓半導體元件，其中，所述至少一個第一漂移區的摻雜濃度小於所述至少一個第一摻雜區的摻雜濃度，並且所述至少一個第一隔離結構的端部沿所述第二方向設置在所述至少一個第一摻雜區和所述至少一個第二隔離結構之間。
  4. 根據請求項2所述的高電壓半導體元件，其中，所述至少一個第一隔離結構和所述至少一個第二隔離結構在所述第一方向上的組合的長度大於或等於所述至少一個第一摻雜區在所述第一方向上的長度。
  5. 根據請求項2所述的高電壓半導體元件，其中穿過所述至少一個第一摻雜區的端部並與所述第二方向平行的延長線與所述至少一個第一隔離結構相交，並且穿過所述至少一個第一摻雜區的與所述至少一個第一摻雜區的所述端部相對的另一端部並且與所述第二方向平行的另一個延長線與所述至少一個第二隔離結構相交。
  6. 根據請求項1所述的高電壓半導體元件，還包括設置在所述半導體基底中的第三隔離結構，其中，所述第三隔離結構具有用於限定所述主動區的開口。
  7. 根據請求項6所述的高電壓半導體元件，其中，所述至少一個第一隔離結構或所述至少一個第二隔離結構中的至少一個連接到所述第三隔離結構。
  8. 根據請求項1所述的高電壓半導體元件，其中，所述至少一個第一漂移區在頂視圖中圍繞所述至少一個第一隔離結構或所述至少一個第二隔離結構中的至少一個。
  9. 根據請求項2所述的高電壓半導體元件，還包括至少一個第二摻雜區，所述至少一個第二摻雜區設置在所述閘極結構的另一側的所述半導體基底的所述主動區中，並且所述至少一個第二摻雜區具有所述第二導電類型。
  10. 根據請求項9所述的高電壓半導體元件，還包括至少一個第二漂移區，所述至少一個第二漂移區設置在所述閘極結構的所述另一側的所述半導體基底的所述主動區中，並且所述至少一個第二摻雜區設置在所述至少一個第二漂移區中，其中，所述第二漂移區具有所述第二導電類型，並且所述至少一個第二漂移區的摻雜濃度小於所述至少一個第二摻雜區的摻雜濃度。
  11. 根據請求項10所述的高電壓半導體元件，還包括至少一個附加隔離結構，所述至少一個附加隔離結構設置在所述至少一個第二摻雜區和所述閘極結構之間的所述半導體基底的所述主動區中。
  12. 根據請求項11所述的高電壓半導體元件，其中，所述附加隔離結構包括至少一個第四隔離結構和至少一個第五隔離結構，並且所述至少一個第四隔離結構和所述至少一個第五隔離結構的佈局等於所述至少一個第一隔離結構和所述至少一個第二隔離結構的佈局，或者相對於所述閘極結構與所述至少一個第一隔離結構和所述至少一個第二隔離結構的佈局對稱。
  13. 根據請求項12所述的高電壓半導體元件，其中所述至少一個第四隔離結構和所述至少一個第五隔離結構在所述第一方向上的組合的長度大於或等於所述第二摻雜區域在所述第一方向上的長度。
  14. 一種用於製造高電壓半導體元件的方法，包括： 提供具有第一導電類型的半導體基底，其中，所述半導體基底具有主動區； 在所述半導體基底的所述主動區中形成至少一個第一隔離結構和至少一個第二隔離結構； 在所述半導體基底的所述主動區上且在所述至少一個第一隔離結構的一側形成閘極結構，其中，所述閘極結構沿第一方向延伸，並且所述至少一個第二隔離結構的端部沿垂直於所述第一方向的第二方向設置在所述至少一個第一隔離結構和所述閘極結構之間；以及 在所述閘極結構的一側的所述半導體基底的所述主動區中形成至少一個第一漂移區，並且所述至少一個第一漂移區具有與所述第一導電類型互補的第二導電類型，其中，所述至少一個第一隔離結構的底部和所述至少一個第二隔離結構的底部比所述第一漂移區的底部深。
  15. 根據請求項14所述的用於製造高電壓半導體元件的方法，還包括在所述至少一個第一漂移區中形成至少一個第一摻雜區，其中，所述至少一個第一摻雜區具有所述第二導電類型。
  16. 根據請求項15所述的用於製造高電壓半導體元件的方法，其中所述至少一個第一漂移區的摻雜濃度小於所述至少一個第一摻雜區的摻雜濃度，並且所述至少一個第一隔離結構的端部沿所述第二方向設置在所述至少一個第一摻雜區和所述至少一個第二隔離結構之間。
  17. 根據請求項15所述的用於製造高電壓半導體元件的方法，其中，所述至少一個第一隔離結構和所述至少一個第二隔離結構在所述第一方向上的組合的長度大於或等於所述至少一個第一摻雜區在所述第一方向上的長度。
  18. 根據請求項14所述的用於製造高電壓半導體元件的方法，其中，形成所述至少一個第一隔離結構和所述至少一個第二隔離結構包括在所述半導體基底中形成第三隔離結構，其中，所述第三隔離結構具有限定所述主動區的開口。
  19. 根據請求項18所述的用於製造高電壓半導體元件的方法，其中，所述至少一個第一隔離結構或所述至少一個第二隔離結構中的至少一個連接到所述第三隔離結構。
  20. 根據請求項15所述的用於製造高電壓半導體元件的方法，其中，形成所述至少一個第一摻雜區包括在所述閘極結構的另一側的所述半導體基底的所述主動區中形成至少一個第二摻雜區，並且所述至少一個第二摻雜區具有所述第二導電類型。
  21. 根據請求項20所述的用於製造高電壓半導體元件的方法，其中，形成所述第一漂移區還包括在所述閘極結構的所述另一側的所述半導體基底的所述主動區中形成至少一個第二漂移區，並且所述至少一個第二摻雜區設置在所述至少一個第二漂移區中，其中，所述至少一個第二漂移區具有所述第二導電類型，並且所述至少一個第二漂移區的摻雜濃度小於所述至少一個第二摻雜區的摻雜濃度。
  22. 根據請求項21所述的用於製造高電壓半導體元件的方法，其中，形成所述至少一個第一隔離結構和所述至少一個第二隔離結構還包括在所述至少一個第二摻雜區和所述閘極結構之間的所述半導體基底的所述主動區中形成至少一個附加隔離結構。
  23. 根據請求項22所述的用於製造高電壓半導體元件的方法，其中，所述至少一個附加隔離結構包括至少一個第四隔離結構和至少一個第五隔離結構，並且所述至少一個第四隔離結構和所述至少一個第五隔離結構的佈局等於所述至少一個第一隔離結構和所述至少一個第二隔離結構的佈局，或者相對於所述閘極結構與所述至少一個第一隔離結構和所述至少一個第二隔離結構的佈局對稱。
TW108128846A 2019-02-28 2019-08-14 具有增大的崩潰電壓的高電壓半導體元件及其製造方法 TWI710140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/076414 WO2020172834A1 (en) 2019-02-28 2019-02-28 High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof
WOPCT/CN2019/076414 2019-02-28

Publications (2)

Publication Number Publication Date
TW202034531A true TW202034531A (zh) 2020-09-16
TWI710140B TWI710140B (zh) 2020-11-11

Family

ID=67194568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128846A TWI710140B (zh) 2019-02-28 2019-08-14 具有增大的崩潰電壓的高電壓半導體元件及其製造方法

Country Status (7)

Country Link
US (2) US11393899B2 (zh)
EP (1) EP3850670B1 (zh)
JP (1) JP7239699B2 (zh)
KR (1) KR102514904B1 (zh)
CN (2) CN110024134B (zh)
TW (1) TWI710140B (zh)
WO (1) WO2020172834A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020172834A1 (en) 2019-02-28 2020-09-03 Yangtze Memory Technologies Co., Ltd. High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof
TWI733231B (zh) * 2019-10-28 2021-07-11 瑞昱半導體股份有限公司 半導體裝置
CN112768523B (zh) * 2019-11-04 2024-04-05 瑞昱半导体股份有限公司 半导体装置
US20220037316A1 (en) * 2020-08-03 2022-02-03 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
CN114582835B (zh) * 2022-05-05 2022-07-29 长鑫存储技术有限公司 反熔丝结构及其制作方法、反熔丝阵列、存储装置
CN114639737B (zh) * 2022-05-17 2022-08-30 广州粤芯半导体技术有限公司 Ldmos器件及其制作方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
US5420061A (en) 1993-08-13 1995-05-30 Micron Semiconductor, Inc. Method for improving latchup immunity in a dual-polysilicon gate process
US5675176A (en) 1994-09-16 1997-10-07 Kabushiki Kaisha Toshiba Semiconductor device and a method for manufacturing the same
US5684319A (en) 1995-08-24 1997-11-04 National Semiconductor Corporation Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same
JP3575908B2 (ja) * 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US5877528A (en) 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
DE19800647C1 (de) * 1998-01-09 1999-05-27 Siemens Ag SOI-Hochspannungsschalter
US6150697A (en) * 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
JP3450244B2 (ja) 1999-12-03 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体保護装置
EP1162664A1 (en) * 2000-06-09 2001-12-12 Motorola, Inc. Lateral semiconductor device with low on-resistance and method of making the same
US7667268B2 (en) 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US6876035B2 (en) 2003-05-06 2005-04-05 International Business Machines Corporation High voltage N-LDMOS transistors having shallow trench isolation region
DE10339488B3 (de) 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
JP4864344B2 (ja) * 2005-05-16 2012-02-01 パナソニック株式会社 半導体装置
TWI274419B (en) * 2005-06-14 2007-02-21 United Microelectronics Corp High-voltage MOS device
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
US7485925B2 (en) 2005-08-30 2009-02-03 United Microelectronics Corp. High voltage metal oxide semiconductor transistor and fabricating method thereof
EP1868239B1 (en) 2006-06-12 2020-04-22 ams AG Method of manufacturing trenches in a semiconductor body
KR100859486B1 (ko) 2006-09-18 2008-09-24 동부일렉트로닉스 주식회사 고전압용 정전기 방전 보호 소자 및 그 제조 방법
JP2008140922A (ja) 2006-11-30 2008-06-19 Toshiba Corp 半導体装置
US20080308868A1 (en) 2007-06-15 2008-12-18 United Microelectronics Corp. High voltage metal oxide semiconductor transistor and fabrication method thereof
CN100565923C (zh) * 2007-07-10 2009-12-02 联华电子股份有限公司 高压金属氧化物半导体晶体管及其制造方法
KR20090007053A (ko) 2007-07-13 2009-01-16 매그나칩 반도체 유한회사 고전압 소자 및 그 제조방법
US7867862B2 (en) * 2007-09-14 2011-01-11 Chartered Semiconductor Manufacturing, Ltd Semiconductor structure including high voltage device
WO2009050669A2 (en) 2007-10-19 2009-04-23 Nxp B.V. High voltage semiconductor device
JP5515248B2 (ja) 2008-03-26 2014-06-11 富士電機株式会社 半導体装置
US8159029B2 (en) 2008-10-22 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device having reduced on-state resistance
KR101128716B1 (ko) 2009-11-17 2012-03-23 매그나칩 반도체 유한회사 반도체 장치
JP5150675B2 (ja) 2010-03-25 2013-02-20 株式会社東芝 半導体装置
US8643136B2 (en) * 2011-03-01 2014-02-04 Richtek Technology Corporation High voltage device and manufacturing method thereof
TWI512982B (zh) * 2011-04-20 2015-12-11 United Microelectronics Corp 具有低導通電阻值之高壓金氧半導體元件
US8643101B2 (en) * 2011-04-20 2014-02-04 United Microelectronics Corp. High voltage metal oxide semiconductor device having a multi-segment isolation structure
JP5729364B2 (ja) 2011-12-28 2015-06-03 株式会社デンソー 横型の絶縁ゲート型バイポーラトランジスタを備えた半導体装置
US9087707B2 (en) 2012-03-26 2015-07-21 Infineon Technologies Austria Ag Semiconductor arrangement with a power transistor and a high voltage device integrated in a common semiconductor body
JP2014107302A (ja) 2012-11-22 2014-06-09 Renesas Electronics Corp 半導体装置
US8921972B2 (en) * 2013-05-16 2014-12-30 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US9171903B2 (en) 2013-05-17 2015-10-27 Micron Technology, Inc. Transistors having features which preclude straight-line lateral conductive paths from a channel region to a source/drain region
CN104241354B (zh) 2013-06-09 2018-03-06 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
CN104617139B (zh) 2013-11-05 2017-08-08 上海华虹宏力半导体制造有限公司 Ldmos器件及制造方法
JP6244177B2 (ja) * 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
WO2015079511A1 (ja) 2013-11-27 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置
CN104752423B (zh) 2013-12-31 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
JP6284421B2 (ja) 2014-05-09 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置
CN105845727B (zh) * 2015-01-15 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种高耐压半导体器件及其制造方法
JP6479533B2 (ja) * 2015-03-31 2019-03-06 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US9929144B2 (en) 2016-04-15 2018-03-27 International Business Machines Corporation Laterally diffused metal oxide semiconductor device integrated with vertical field effect transistor
CN107425046B (zh) 2016-05-23 2020-05-12 中芯国际集成电路制造(北京)有限公司 一种ldmos器件及其制作方法
TWI682546B (zh) * 2016-05-24 2020-01-11 聯華電子股份有限公司 高壓金屬氧化物半導體電晶體及其製作方法
CN108346696A (zh) 2017-01-22 2018-07-31 中芯国际集成电路制造(上海)有限公司 Ldmos器件及其制造方法
JP6917737B2 (ja) 2017-03-13 2021-08-11 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置の製造方法
TWI635611B (zh) 2017-09-25 2018-09-11 新唐科技股份有限公司 高壓半導體元件
US10580890B2 (en) 2017-12-04 2020-03-03 Texas Instruments Incorporated Drain extended NMOS transistor
CN108630745A (zh) * 2018-04-13 2018-10-09 上海华力集成电路制造有限公司 半导体器件
WO2020172834A1 (en) 2019-02-28 2020-09-03 Yangtze Memory Technologies Co., Ltd. High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof

Also Published As

Publication number Publication date
US11393899B2 (en) 2022-07-19
US11769794B2 (en) 2023-09-26
US20200279914A1 (en) 2020-09-03
US20220013631A1 (en) 2022-01-13
CN111524961B (zh) 2021-02-02
CN110024134A (zh) 2019-07-16
KR102514904B1 (ko) 2023-03-27
WO2020172834A1 (en) 2020-09-03
CN110024134B (zh) 2020-06-26
EP3850670A1 (en) 2021-07-21
EP3850670A4 (en) 2022-04-27
TWI710140B (zh) 2020-11-11
JP2022509246A (ja) 2022-01-20
KR20210071070A (ko) 2021-06-15
CN111524961A (zh) 2020-08-11
EP3850670B1 (en) 2024-04-03
JP7239699B2 (ja) 2023-03-14

Similar Documents

Publication Publication Date Title
TWI710140B (zh) 具有增大的崩潰電壓的高電壓半導體元件及其製造方法
TWI743530B (zh) 具有增大的崩潰電壓的高電壓半導體元件及其製造方法
TWI791494B (zh) 半導體裝置以及其製造方法
US20170062608A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11916075B2 (en) Integrated circuit structure with semiconductor devices and method of fabricating the same
TW201409698A (zh) 半導體裝置
TW201801318A (zh) 半導體裝置及半導體裝置之製造方法
US9786779B2 (en) High voltage double-diffused MOS (DMOS) device and method of manufacture
TWI675473B (zh) 高壓半導體裝置
TW202221889A (zh) 高壓半導體裝置
TWI575741B (zh) 高壓半導體裝置及其製造方法
TWI781289B (zh) 製造高電壓半導體裝置的方法
CN106057897A (zh) 包括具有主体接触部分的晶体管的半导体器件及其制造方法
US20160307849A1 (en) Semiconductor Device and Manufacturing Method