CN106057897A - 包括具有主体接触部分的晶体管的半导体器件及其制造方法 - Google Patents

包括具有主体接触部分的晶体管的半导体器件及其制造方法 Download PDF

Info

Publication number
CN106057897A
CN106057897A CN201610228929.9A CN201610228929A CN106057897A CN 106057897 A CN106057897 A CN 106057897A CN 201610228929 A CN201610228929 A CN 201610228929A CN 106057897 A CN106057897 A CN 106057897A
Authority
CN
China
Prior art keywords
source
region
contact
semiconductor device
source contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610228929.9A
Other languages
English (en)
Other versions
CN106057897B (zh
Inventor
A·迈泽尔
T·施勒塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106057897A publication Critical patent/CN106057897A/zh
Application granted granted Critical
Publication of CN106057897B publication Critical patent/CN106057897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的各个实施例涉及包括具有主体接触部分的晶体管的半导体器件及其制造方法。一种包括在具有主表面的半导体主体中的晶体管的半导体器件。晶体管包括源极区域、漏极区域、主体区域、漂移区、和在该主体区域处的栅极电极。主体区域和漂移区沿着第一方向设置在源极区域与漏极区域之间，该第一方向平行于主表面。栅极电极设置在沿着第一方向延伸的沟槽中。半导体器件进一步包括电连接至源极区域和源极端子的源接触。源极接触设置在主表面中的源极接触开口中。半导体器件进一步包括电连接至源极端子和主体区域的主体接触部分。主体接触部分与源极区域竖直地重叠。

Description

包括具有主体接触部分的晶体管的半导体器件及其制造方法
技术领域
本发明总体上涉及半导体器件领域，具体地涉及包括如下这样的晶体管的半导体器件及其制造方法，该晶体管包括主体接触部分。
背景技术
通常使用在汽车和工业电子产品中的功率晶体管，应当具有低导通状态电阻(Ron·A)，同时获得高压阻断能力。例如，MOS(金属氧化物半导体)功率晶体管根据应用要求，应当能够阻断几十至几百或上千伏特的漏极-源极电压。MOS功率晶体管通常传导非常大的电流，该电流在大约2V至20V的通常栅极-源极电压下可以达到几百安培。
一种具有进一步改进的Ron·A特性的晶体管的概念，指的是横向功率FinFET(“包括鳍的场效应晶体管”)。横向功率FinFET利用更多的块状硅，以便减少Ron，从而Ron可比得上竖直沟槽MOSFET(金属氧化物半导体场效应晶体管)的Ron。在包括横向场板的晶体管中，漂移区的掺杂浓度由于该场板的补偿作用而可以提高。
本发明的目的是提供包括具有改进性能的晶体管的半导体器件。
根据本发明，上述目的由根据独立权利要求的要求保护的主题获得。进一步的发展在附属权利要求中定义。
发明内容
根据一个实施例，半导体器件包括在具有主表面的半导体主体中的晶体管。晶体管包括源极区域、漏极区域、主体区域、漂移区和在该主体区域处的栅极电极。主体区域和漂移区沿着第一方向设置在源极区域与漏极区域之间。该第一方向平行于主表面。栅极电极设置在沿着第一方向延伸的沟槽中。晶体管进一步包括电连接至源极区域和源极端子的源极接触。源极接触设置在主表面中的源极接触开口中。晶体管包括电连接至源极端子和主体区域的主体接触部分，该主体接触部分与源极区域竖直地重叠。
根据另外的实施例，半导体器件包括在具有主表面的半导体主体中的晶体管的阵列。晶体管中的每个均包括源极区域、漏极区域、主体区域、漂移区和在该主体区域处的栅极电极。主体区域和漂移区沿着第一方向设置在源极区域与漏极区域之间。该第一方向平行于主表面。栅极电极设置在沿着第一方向延伸的沟槽中。晶体管进一步包括电连接至源极区域和源极端子的源极接触和电连接至源极端子和主体区域的主体接触部分，主体接触部分设置在源极接触的侧壁处。
根据一个实施例，制造包括在具有主表面的半导体主体中的晶体管的阵列的半导体器件的方法分别地包括：形成源极区域，形成漏极区域，形成主体区域，形成漂移区以及形成在该主体区域处的栅极电极。主体区域和对应漂移区分别沿着第一方向设置在源极区域与漏极区域之间，该第一方向平行于主表面。栅极电极形成在沿着第一方向延伸的沟槽中。该方法进一步包括形成电连接至源极区域和源极端子的源极接触。源极接触形成在主表面中的源极接触开口中。该方法包括形成电连接至源极端子和主体区域的主体接触部分，该主体接触部分形成以与源极区域竖直地重叠。
根据一个实施例，半导体器件包括在具有主表面的半导体主体中的晶体管的阵列。晶体管中的每个均包括源极区域、漏极区域、主体区域、漂移区和在该主体区域处的栅极电极。主体区域和漂移区沿着第一方向设置在源极区域与漏极区域之间，该第一方向平行于主表面。栅极电极设置在沿着第一方向延伸的沟槽中。晶体管中的每个均进一步包括电连接至源极区域和源极端子的第一源极接触、设置在半导体主体中的第二源极接触开口中的第二源极接触、以及电连接至第二源极和主体区域的主体接触部分。主体接触部分设置在第二源极接触开口的侧壁处。
本领域的技术人员通过阅读以下详细说明并查看附图应了解附加特征和优点。
附图说明
所附附图被包含进来以提供对本发明的各个实施例的进一步理解，并且包含在本说明书中并且构成本说明书的一部分。附图图示了本发明的各个实施例，并同说明书一起用于说明原理。本发明的其它实施例和许多预期优点将由于通过参照以下详细说明而变得更充分理解而容易被理解。附图的元件不一定相对于彼此成比例。相同的附图标记表示对应的相似部分。
图1A至图1E示出了根据一个实施例的半导体器件的各种视图。
图2A至图2C示出了根据另外的实施例的半导体器件的视图。
图3A至图3C示出了根据另外的实施例的半导体器件的视图。
图4A至图4C示出了根据另外的实施例的半导体器件的视图。
图5概述了根据一个实施例制造半导体器件的方法。
图6A至图6C图示当根据一个实施例执行制造半导体器件的工艺时半导体器件的各种视图。
具体实施方式
在以下详细说明中，参照了对应的附图，这些对应附图构成本详细说明的一部分，并且以图示的方式在其中图示了可以实践本发明的具体实施例。就这点而言，方向性术语诸如“顶”、“底”、“正”、“背”、“首”、“尾”等，参照所描述的附图的定向来使用。由于本发明的各个实施例的部件可以定位在多个不同定向上，所以方向性术语是出于图示的目的而使用的，而非限制性的。要理解，在不背离由权利要求书限定的范围的情况下，可以利用其它实施例，并且可以做出结构上或者逻辑上的改变。
各个实施例的说明不是限制性的。具体而言，在下文中描述的各个实施例的元件可以与不同实施例的元件组合。
如此处所使用的，术语“具有”、“含有”、“包含”、“包括”等是开放性术语，这些术语表示存在规定的元件或者特征，但是不排除附加的元件或者特征。“一”、“一个”和“该”旨在包括复数形式以及单数形式，除非上下文另有明确指示。
如在本说明书中所采用的，术语“耦合”和/或“电耦合”不旨在表示元件必须直接地耦合在一起，可以在“耦合”或者“电耦合”的元件之间设置中间元件。术语“电连接”旨在描述在电连接在一起的各个元件之间的低欧姆电连接。
本说明书涉及“第一”和“第二”导电类型的掺杂剂，半导体部分用该掺杂剂掺杂。第一导电类型可以是p型并且第二导电类型可以是n型，反之亦然。如通常所已知的，取决于源极区域和漏极区域的掺杂类型或极性，诸如金属氧化物半导体场效应晶体管(MOSFET)的绝缘栅极场效应晶体管(IGFET)可以是n沟道或p沟道的MOSFET。例如，在n沟道的MOSFET中，源极区域和漏极区域用n型掺杂剂掺杂。在p沟道的MOSFET中，源极区域和漏极区域用p型掺杂剂掺杂。如将清楚了解的，在本说明书的上下文中，掺杂类型可以被反转。如果使用方向语言来描述具体的电流路径，则该描述将仅仅被理解为指示该路径而不是电流的极性，即电流是否从源极极流动至漏极极，或反之亦然。附图可以包括极性敏感部件，例如，二极管。如将清楚了解的，这些极性敏感部件的具体布置作为示例给出，并可以反转，取决于第一导电类型表示n型还是p型来获得所描述的功能性。
附图和说明书通过在掺杂类型“n”或者“p”旁标注“-”或者“+”来图示相对掺杂浓度。例如，“n-”指低于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域的掺杂浓度更高的掺杂浓度。具有相同的相对掺杂浓度掺杂区域并不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或者不同的绝对掺杂浓度。在附图和说明书中，为了更好理解，常常将掺杂部分指定为“p”或者“n”掺杂的。如要清楚理解的，该指定不旨在是限制性的。掺杂类型可以是任意的，只要实现了所描述的功能。进一步地，在所有实施例中，掺杂类型可以被反转。
如在本说明书中使用的术语“横向的”和“水平的”旨在描述与半导体衬底或者半导体主体的第一表面平行的定向。该第一表面可以是，例如，晶片或者裸片的表面。
如在本说明书中使用的术语“竖直的”旨在描述布置为与半导体衬底或者半导体本体的第一表面垂直的定向。
在以下说明中使用的术语“晶片”、“衬底”、“半导体衬底”或“半导体主体”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构将被理解为包括硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂和非掺杂半导体、由基础半导体基底支撑的硅的外延层、以及其它半导体结构。该半导体不需要是基于硅的。半导体也可以是锗化硅、锗或砷化镓。根据其它实施例，碳化硅(SiC)或氮化镓(GaN)可以形成半导体衬底材料。
图1A示出了根据一个实施例的半导体器件的水平截面视图。如在以下所解释的，半导体器件包括晶体管10，该晶体管10在具有主表面的半导体主体中。晶体管10包括源极区域201、漏极区域205、主体区域220、漂移区260、和在主体区域220处的栅极电极210。主体区域220和漂移区260沿着第一方向(例如，x方向)设置在源极区域201与漏极区域205之间。该第一方向平行于主表面。栅极电极210设置在沿着第一方向延伸的沟槽212中。晶体管进一步包括电连接至源极区域201和源极端子271的源极接触202。晶体管进一步包括电连接至源极接触202和主体区域220的主体接触部分225。主体接触部分225可以设置在主表面处。如参照图1B和1D所讨论的，主体接触部分225与源极区域201竖直地重叠。在本说明书的上下文中，措词“竖直地重叠”旨在指的是相应的部分或区域可以沿着相同的深度延伸。更具体地，可以存在半导体主体的竖直延伸，在该半导体主体处，可以存在该相应的部分或区域。更具体地，该相应的部分或区域的起始点不需要一致。进一步地，该相应的部分或区域的终点不需要一致。
图1B示出了在I与I'之间的截面视图，如也在图1A中所图示的。图1B的截面视图被截取为设置在相邻栅极沟槽212之间。如参照图1C进一步图示的，其中每个均沿着第一方向延伸的多个栅极沟槽212将主体区域220图案化成脊件。因此，在图1B的截面视图中，栅极沟槽212设置在附图的描绘平面之前或之后。根据一个实施例，栅极电极210可以设置在栅极沟槽212中的每个栅极沟槽中，诸如氧化硅或氮化硅的栅极电介质211设置在栅极电极210与相邻主体区域220之间。根据另一实施方式，不同于导电材料的材料，例如绝缘材料，可以设置在栅极沟槽212中的一些栅极沟槽中。可替代地，在栅极沟槽212中的一些栅极沟槽中的导电材料可以连接至与栅极端子213不同的端子。主体接触部分225与栅极沟槽212竖直地重叠。例如，主体接触部分225可以从主表面110延伸至栅极沟槽的大致整个深度或小于整个深度。根据实施例，主体接触部分225可以延伸至大于0.5倍的栅极沟槽212深度，例如，大于0.6倍或甚至大于0.8倍的栅极沟槽212深度。
半导体主体或半导体衬底100可包括第一导电类型(例如，p型)的第一(底)层130和与在第一层130之上形成的第一导电类型不同的第二导电类型的外延生长的第二层140。第二导电类型的另一埋置层135可以设置在第一导电类型的第一层130与第二导电类型的第二层140之间。埋置层135可以比第二导电类型的第二层140更高的掺杂浓度被掺杂。场效应晶体管10的部件可以形成在例如p型的第一导电类型的阱150中。第一阱150可以形成在第二导电类型的第二层140中。漂移区260可以形成在第二导电类型的第二层140中。
根据在图1B中所图示的实施例，漏极区域205形成在漏极接触凹槽113的侧壁处和底侧处的半导体部分中，该漏极接触凹槽113形成在半导体主体100的主表面110中。导电材料设置在漏极接触凹槽113中，以形成漏极接触。漏极接触206可以电耦合至漏极端子272。
根据在图1A和图1B中所示出的实施例，源极接触202可以设置在主表面110中的源极接触开口112中。根据该实施例，主体接触部分225可以沿着源极接触开口112的至少部分竖直地延伸。更具体地，主体接触部分225形成在半导体主体100中，并且沿着在深度方向上的源极接触开口的第一侧壁112a延伸。第一侧壁112a沿着第一方向延伸。进一步地，源极区域201沿着源极接触开口112竖直地延伸。更具体地，源极区域201沿着在深度方向上的源极接触开口112的第二侧壁112b延伸。第二侧壁112b沿着可以垂直于第一方向的第二方向延伸。结果，主体接触部分225和源极区域201竖直地重叠。根据图1A至图1E的实施例，源极接触开口112和源极区域201沿着第一方向布置。进一步地，源极接触开口112和主体接触区域225沿着不同于第一方向的第二方向布置。
图1C示出了在II与II'之间的截面视图，如也在图1A中所图示的。图1C的截面视图被截取为横断多个栅极沟槽212。如所图示的，形成单个脊件或鳍件的第二导电类型的阱部分150的半导体材料的分离部分，可以由相邻的栅极沟槽212图案化。脊件包括顶表面220a和侧壁220b。栅极介电层211被设置为，与每个脊件的侧壁220b和顶表面220a相邻。进一步地，导电材料填充在相邻脊件之间的沟槽212中，以形成栅极电极210。结果，主体部分220具有沿着第一方向的脊件的形状或鳍件的形状。
侧壁220b可以相对于主表面110垂直地延伸，或以相对于主表面110成超过75°的角度地延伸。栅极电极210可以被设置为，与脊件的至少两个侧相邻。
当晶体管例如通过向栅极电极210施加适当的电压而导通时，导电反型层215(导电沟道)形成在主体区域220与栅极介电层211之间的边界处。因此，晶体管从源极区域201至漏极区域205处于导电状态。在断开的情况下，没有导电反型层形成，晶体管处在非导电状态。
根据一个实施例，在脊件的相对侧壁220b处形成的导电沟道区域215不相互融合，从而主体区域220可能非充分耗尽，并且可以连接至源极区域和主体接触区域225。例如，沿着半导体主体100的主表面，第一沟槽的宽度可以为大约50nm-1000nm，例如40nm-400nm，更具体地100to 300nm。进一步地，对应于脊件的宽度d1的在相邻栅极沟槽212之间的距离，可以大于200nm，例如，200nm-1000nm，例如400nm-600nm。
图1D示出了在III与III'之间的半导体器件的截面视图，如也在图1A中所图示的。图1D的界面视图沿着第一方向延伸，并沿着栅极电极210横断晶体管。如具体在图1D中所图示的，源极区域201设置在源极接触开口112与栅极电极210之间。进一步地，主体接触区域225可以被设置为，与源极接触开口112的底侧相邻。在图1D的截面视图中，主体区域设置在附图的所描绘平面之前和之后。
根据在图1A至图1D中所图示的实施例，源极接触开口112被设置为与栅极电极212相邻。源极接触开口112、源极区域201和栅极电极210可以沿着第一方向布置。
图1E示出了在IV与IV'之间的截面视图，如也在图1A中所图示的。图1E的截面视图沿着第二方向被截取为横断多个源极接触开口112。如所图示的，主体接触部分225被设置为，与源极接触开口112的第一侧壁112a相邻。进一步地，主体接触区域225被设置为，与源极接触开口112的底侧相邻。主体接触部分225沿着源极接触开口112的第一侧壁112a延伸至底侧，并且沿着源极接触开口112的底侧延伸。主体接触部分225可以延伸至半导体主体100的主表面110。
图2A示出了根据另外的实施例的半导体器件。在图2A中，如在图1A中所图示的相同部件由相同的附图标记表示。不同于在图1A中所图示的实施例，源极接触开口112和主体接触部分225沿着第一方向布置。进一步地，源极接触开口112和源极区域201沿着第二方向布置。
根据本文所描述的所有实施例，由于主体接触部分225与源极区域201竖直地重叠的特征的影响、以及附加地由于主体接触部分225电连接至源极接触的特征的影响，对寄生双极晶体管的抑制可以得到改进。更详细地，可以有效地从主体区域移除空穴，从而防止诸如跳回效应的有害效应。这导致对应于在I-V特征中的区域的改进的安全操作区域(SOA)，在该区域中，半导体器件可以安全地操作。根据在图2A中所示出的实施例，这些效果可以进一步得至改进，因为在漂移区260与主体接触部分225之间的距离被进一步缩短。根据不同的解释，主体接触部分225可以设置在源极接触的侧壁处。具体地，源极接触202可以延伸至半导体主体100中。
根据图2A的实施例，源极区域201被设置为与源极接触开口112的第一侧壁112a相邻，并且主体接触部分225被设置为与源极接触开口112的第二侧壁112b相邻。第一侧壁112a沿着第一方向延伸，并且第二侧壁112b沿着可以垂直于第一方向的第二方向延伸。
栅极沟槽212设置在相邻的源极区域201之间。被分配至相邻的源极接触开口112的源极区域201，以它们不相互接触的方式布置。栅极沟槽212设置在对应于相邻的源极接触开口112之间的距离的一半的位置处。栅极电极210可以沿着第一方向延伸、以沿着源极接触开口延伸，从而栅极沟槽212可以沿着第一方向延伸、以沿着源极接触开口延伸。
图2B示出了在I与I'之间的截面视图，如也在图2A中所图示的。图2B的截面视图被截取为切过在相邻的栅极沟槽212之间的主体区域220。在图2B，栅极沟槽212设置在附图的描绘平面的之前和之后。如所图示的，源极接触202、主体接触部分225和主体区域220沿着第一方向布置。
图2B的其它部件类似于图1B的部件。图2C示出了在IV与IV'之间的截面视图，如也在图2A中所图示的。图2C的截面视图被截取为沿着第二方向横断源极接触开口112。如所示出的，源极区域201形成在源极接触开口112的第一侧壁112a处。主体接触部分225设置在源极接触开口的底侧处、和在源极解触开口112的第二侧壁112b处。以如在上文参照图1A至图1D讨论的类似方式，主体接触部分225与源极区域竖直地重叠。根据不同的解释，主体接触部分设置在源极接触的侧壁处。例如，源极接触延伸至半导体主体100中。
图3A示出了根据另外的实施例的半导体器件的水平截面视图。不同于在图1A中所图示的实施例，不同的侧壁掺杂被设置为与分离的接触相邻，所述分离的接触分别地电连接至源极端子271。更详细地，半导体器件1包括晶体管10的阵列，所述晶体管在具有主表面110的半导体主体中。晶体管10中的每个晶体管均包括源极区域201、漏极区域205、主体区域220、漂移区260和在该主体区域220处的栅极电极210。主体区域220和漂移区260沿着第一方向设置在源极区域201与漏极区域205之间，该第一方向平行于主表面110。栅极电极210设置在沿着第一方向延伸的沟槽212中。晶体管中的每个晶体管均进一步包括电连接至源极区域201和源极端子271的第一源极接触127。晶体管中的每个晶体管均附加地包括设置在半导体主体中的第二源极接触开口1280中的第二源极接触128、以及电连接至第二源极接触128和主体区域220的主体接触部分225。主体接触部分225设置在第二源极接触开口1280的侧壁处。
根据一个实施例，第一源极接触127和第二源极接触128可以交替地设置。第一源极接触127可以设置在半导体主体中的第一源极接触开口1270中。例如，第一源极接触开口和第二源极接触开口可以通过处理步骤形成。例如，第一源极接触开口1270和第二源极接触开口1280可以形状相同。源极区域201可以设置在第一源极接触开口1270的侧壁127a处。例如，源极区域201和主体接触部分225可以设置在沿着垂直于第一方向的第二方向延伸的侧壁127a、128a处。图3A的其它部件类似于图1A的部件。具体地，截面视图可以类似于在图1B至图1D中所示出的部件。
图3B示出了根据另外的实施例的半导体器件的水平截面视图。不同于在图3A中所示出的实施例，形成主体接触部分225的掺杂剂朝向漏极区域205外扩散。结果，在主体接触部分225与漏极区域205之间的距离小于在源极区域201与漏极区域205之间的距离。第二源极接触128的形状可以与第一源极接触127的形状相同。在图3B中示出的实施例的其它部件类似于在图3A中所示出的部件。
图3C示出了根据又一实施例的半导体器件的水平截面视图。不同于在图3B中所示出的实施例，第二源极接触128的形状不同于第一源极接触127的形状。具体地，第二源极接触128沿着第一方向测量的宽度大于第一源极接触127。结果，在主体接触部分225与漏极区域205之间的距离被缩短。具体地，在主体接触部分225与漏极区域205之间的距离小于在源极区域201与漏极区域205之间的距离。如虚线所表示的，沿着第一方向测量的主体接触部分225的宽度可以大于源极区域的宽度。作为示例，可以实施外扩散工艺，以扩大主体接触部分225的宽度。在图3C中所示出的半导体器件的其它部件类似于在之前在本文中所图示的部件。
根据图3A至图3C中所示出的配置，可以从主体区域更有效率地移除多数载流子，例如，空穴，从而导致进一步改进安全操作区域。
图4A至图4C图示根据另外的实施例的半导体器件的各种视图。不同于在图1A和图2A中所图示的实施例，根据在图4A中所示出的实施例，源极接触202设置在沿着例如Y方向的第二方向延伸的源极接触凹槽114中。根据图4A的实施例，与源极接触凹槽114的侧壁114b相邻的半导体材料的区段被不同地掺杂，以分别地限定主体接触部分225和源极区域201。例如，这可以在执行相应的掺杂处理时，通过对侧壁114b的不同部分进行掩膜来完成。栅极沟槽212被设置为与源极区域201相邻，从而栅极电极210被设置为与源极区域201相邻，而主体接触部分225设置在相邻的栅极沟槽212之间的位置处。
图4B示出了在I与I'之间截取的截面视图，如也在图4A中所图示的。截面视图被截取为设置在相邻栅极沟槽212之间。栅极沟槽212的位置在附图的所描绘平面之前和之后，并由虚线表示。主体接触部分225沿着第一方向设置在源极接触202与主体区域220之间。其它部件类似于在图2B和1B中所图示的部件。
图4C示出了在III与III'之间截取的半导体器件的截面视图，如也在图4A中所图示的。图4C的截面视图横断栅极电极210。如所图示的，源极区域201大致延伸至源极接触凹槽114的底侧。以如在上文参照图1A至图1D讨论的类似方式，根据图4A至图4C的实施例，主体接触部分225与源极区域竖直地重叠。根据不同的解释，主体接触部分设置在源极接触的侧壁处。例如，源极接触延伸至半导体主体100中。
如参照图1A至图4C所图示的，晶体管包括可以设置在源极接触的侧壁处的主体接触部分225。例如，主体接触部分225可以延伸至至少源极接触开口112、第二源极接触开口1280或源极接触凹槽114的深度处。根据另外的实施例，主体接触部分225可以延伸至源极接触开口112、第二源极接触开口1280或源极接触凹槽114的至少一半的深度处。例如，主体接触部分225可以从主表面110延伸。根据实施例，如在图1E，2C，2B，4B中所觉图示的，主体接触部分也可以设置在源极接触开口112、第二源极接触开口1280或源极接触凹槽114的底侧之下。结果，可以以改进的方式，削弱或者抑制寄生双极晶体管。更具体地，可以更有效地阻止空穴穿过主体区域220的流动。所有的实施例均示出了漂移区260。如容易理解的，此外，场极板可以设置在漂移区260处。例如，场极板可以实施为平面场极板，或场极板可以设置在沿着第一方向在主表面中的场极板沟槽中。结果，漂移区260也可以被图案化成脊件。进一步地，漂移区260可以被进一步修改，例如可以通过p-n超结层堆叠实现。
半导体器件1包括可以并联连接的多个单个晶体管10。该单个晶体管10的图案可以重复，并沿着第一和第二方向镜像。根据图1A至图2C的实施例，并联的晶体管的源极接触开口112可以相互空间地分离。源极接触202可以通过公用线连接至源极端子271。
根据在图3A至图3C中所图示的实施例，第一和第二源极接触127、128可以通过公用线连接至源极端子271。源极区域201可以被设置为与第一源极接触127相邻，并且主体接触部分225可以被设置为与第二源极接触128相邻。在相邻栅极沟槽212之间的距离，可以对应于在相邻的第一和第二源极接触127、128之间的两倍的距离。换句话说，栅极沟槽212可以在第一栅极接触127的间距设置。
根据在图4A至图4C中所图示的实施例，并联的晶体管的源极区域201可以通过设置在源极接触凹槽114中的公用源极接触202连接。
图5总结了制造半导体器件的方法。制造包括有在具有主表面的半导体主体中的晶体管的阵列的半导体器件的方法，分别地包括：形成源极区域(S100)，形成漏极区域(S110)，形成主体区域(S120)，形成漂移区，以及形成在该主体区域处的栅极电极(S140)。主体区域和对应的漂移区分别沿着第一方向设置在源极区域与漏极区域之间，该第一方向平行于主表面。主体区域具有沿着第一方向延伸的脊件的形状。该方法进一步包括形成电连接至源极区域和源极端子的源极接触(S150)和形成电连接至源极接触和主体区域的主体接触部分(S160)。主体接触部分形成在主表面处。单个工艺的顺序可以根据制造工艺的要求选择。例如，栅极电极可以在形成源极区域之前形成，并且可以进行处理顺序的进一步的改变。此外，处理步骤中的一些处理步骤可以通过联合的处理步骤执行。例如，对于不同部件的掺杂工艺可以同时执行。
根据一个实施例，形成源极接触可以包括：形成源极接触凹槽，和形成在源极接触凹槽中的导电材料。
根据另一实施例，形成源极接触开口可以包括形成第一和第二源极接触开口。
该方法还可以包括执行倾斜离子注入工艺，以限定源极区域和主体接触部分。
图6A至图6C图示了当执行制造图1A至图1E的半导体器件的方法时半导体衬底的示例。作为示例，首先可以形成栅极沟槽212。栅极沟槽212可以沿着第一方向延伸。栅极介电层211和栅极导电材料可以形成在栅极沟槽212中，以形成栅极电极。其后，源极接触开口112可以例如通过使用图片光刻方法和蚀刻方法形成在主表面110中。例如，源极接触开口112可以形成，以与栅极沟槽212相邻。
图6B在形成栅极沟槽212和源极接触开口112后图示半导体衬底的水平截面视图。源极接触开口112的第一侧壁112a沿着第一方向延伸，而第二侧壁112b沿着第二方向延伸。第一倾斜离子注入步骤(P1)被执行，如也在图6A中所图示的。这种离子注入步骤被执行，以将第一导电类型的掺杂剂通过第二侧壁112b引入半导体衬底中。这种离子注入步骤可以作为“双”离子注入步骤执行，从而每个沿着第二方向延伸的两个第一侧壁112b相互掺杂并面向彼此。其后，衬底被旋转90°，并且进一步的离子注入步骤(P2)被执行。如在图6C中所图示的，这种离子注入步骤作为倾斜离子注入步骤执行，以将第一导电类型的掺杂剂通过源极接触开口112的第一侧壁112a引入半导体主体100中。这种离子注入步骤使用第二导电类型的掺杂剂执行，以形成主体接触部分225。图6B图示在执行相应的离子注入步骤后的衬底。进一步地，第二离子注入步骤作为“双”模式离子注入步骤来执行，通过该“双”模式离子注入步骤，源极接触开口112的相对侧壁112a被掺杂。
如将清楚地了解的，在图6C中所图示的离子注入步骤P2可以在执行在图6A中所图示的离子注入步骤之前或之后执行。进一步地，图6C的离子注入步骤也可以包括没有倾斜角的离子注入步骤，以掺杂源极接触开口112的底部份。进一步地，退火步骤可以执行，以扩散在衬底材料中的掺杂剂。如将要理解的，该退火步骤可以在完成离子注入步骤中的每个之后执行。根据另外的实施例，首先，离子注入步骤可以在退火步骤之后执行。通过反转用于执行在图6A和6C中所图示的示例注入步骤的掺杂类型，可以制造在图2A至图2C中所图示的晶体管。进一步地，在这种情况下，源极接触开口112的位置必须相对于在图1A中所图示的源极接触开口112的位置偏移。
在图6A至图6C中所图示的实施例具体地使用各向异性掺杂方法。根据另外的实施例，各向同性的掺杂方法可以结合图案化掺杂掩膜的适当方法来使用。各向同性掺杂方法的示例包括等离子体辅助掺杂方法(PLAD)、来自气相的热掺杂工艺和例如硼硅酸盐玻璃(BSG)或磷化硅石玻璃(PSG)的掺杂玻璃的沉积。形成掺杂掩膜可以包括在源极接触开口112或源极接触凹槽114的侧壁上形成氧化硅层。其后，氧化硅层的部分可以例如通过与氩离子掺杂而被损坏。在经稀释的氢氟酸的蚀刻速度可以相对于未损坏的部分而增加损坏部分。各向同性掺杂方法使用对应的图案化掩膜可以被实施，导致在侧壁处的不同地掺杂的半导体部分。
为了制造在图3A至图3C中所图示的半导体器件，可以执行如在图6A中所图示的掺杂工艺。其中当执行掺杂源极区域201的离子注入工艺时对第二源极接触128的侧壁128a进行掩膜。进一步地，当掺杂主体接触部分225时，对第一源极接触127的侧壁127a进行掩膜。
为了制造在图4A至图4C中所图示的半导体器件，可以执行如在图6A中所图示的掺杂工艺。其中适当地对源极接触凹槽的侧壁114b的部分进行掩膜。例如，侧壁的部分可以由光刻胶掩膜。根据另外的实施例，硬掩膜材料可以被填充至源极接触凹槽114中，随后图案化该硬掩膜材料，以形成离子注入掩膜。
半导体器件还可以使用通常已知的处理方法来处理。
虽然上面已经描述了本发明的实施例，但是显而易见的是，可以实现另外的实施例。例如，另外的实施例可以包括在权利要求书中列举的特征的任何子组合或者在上面给出的示例中描述的元件的任何子组合。因此，随附权利要求书的精神和范围不应限于对此处所包含的各个实施例的说明。

Claims (21)

1.一种包括在具有主表面(110)的半导体主体中的晶体管(10)的半导体器件(1)，所述晶体管包括：
源极区域(201)；
漏极区域(205)；
主体区域(220)；
漂移区(260)；
在所述主体区域(220)处的栅极电极(210)，所述主体区域(220)和所述漂移区(260)沿着第一方向设置在所述源极区域(201)与所述漏极区域(205)之间，所述第一方向平行于所述主表面(110)，所述栅极电极(210)设置在沿着所述第一方向延伸的沟槽(212)中，
电连接到所述源极区域(201)和源极端子(271)的源极接触(202)，所述源极接触(202)设置在所述主表面(110)中的源极接触开口(112)中，以及
电连接到所述源极端子(271)和所述主体区域(220)的主体接触部分(225)，所述主体接触部分(225)与所述源极区域(201)竖直地重叠。
2.根据权利要求1所述的半导体器件(1)，其中所述主体接触部分(225)沿着所述源极接触开口(112)竖直地延伸。
3.根据权利要求1或2所述的半导体器件(1)，其中所述源极区域(201)沿着所述源极接触开口(112)竖直地延伸。
4.根据权利要求1至3中的任一项所述的半导体器件，其中所述源极接触开口(112)和所述源极区域(201)沿着所述第一方向布置。
5.根据权利要求4所述的半导体器件，其中所述源极接触开口(112)的位置沿着不同于所述第一方向的第二方向，与所述栅极电极(210)的位置对齐。
6.根据权利要求1至3中的任一项所述的半导体器件，其中所述源极接触开口(112)和所述源极区域(201)沿着平行于所述主表面(110)的第二方向布置，所述第二方向不同于所述第一方向。
7.根据权利要求6所述的半导体器件，其中所述源极接触开口(112)的位置相对于所述栅极电极(210)的位置，沿着所述第二方向偏移。
8.根据权利要求1至7中的任一项所述的半导体器件，其中所述主体接触部分(225)的部分与所述源极接触开口(112)相邻地设置。
9.根据前述权利要求中的任一项所述的半导体器件，其中所述源极区域(201)和所述漏极区域(205)是第一导电类型的，并且所述主体接触部分(225)是不同于所述第一导电类型的第二导电类型的。
10.一种包括在具有主表面(110)的半导体主体中的晶体管(10)的阵列的半导体器件(1)，所述晶体管中的每个均包括：
源级区域(201)；
漏极区域(205)；
主体区域(220)；
漂移区(260)；
在所述主体区域(220)处的栅极电极(210)，所述主体区域(220)和所述漂移区(260)沿着第一方向设置在所述源极区域(201)与所述漏极区域(205)之间，所述第一方向平行于所述主表面(110)，所述栅极电极(210)设置在沿着所述第一方向延伸的沟槽(212)中，
源极接触(202)，所述源极接触(202)电连接至所述源极区域(201)和源极端子(271)，以及
主体接触部分(225)，所述主体接触部分(225)电连接至所述源级端子(201)和所述主体区域(220)，所述主体接触部分(225)设置在所述源极接触(202)的侧壁处。
11.根据权利要求10所述的半导体器件(1)，其中相邻晶体管(10)的源极接触(202)设置在所述主表面(110)中的源极接触凹槽(114)中，所述源极接触凹槽(114)沿着平行于所述主表面(110)的第二方向延伸，所述第二方向不同于所述第一方向，所述主体接触部分(225)设置在所述源极接触凹槽(114)的侧壁处。
12.根据权利要求11所述的半导体器件(1)，其中所述源极区域(201)和所述主体接触部分(225)设置在所述源极接触凹槽(114)的侧壁处。
13.根据权利要求10所述的半导体器件(1)，其中相邻晶体管(10)的所述源极接触(202)相互空间地分离。
14.根据权利要求10至13中的任一项所述的半导体器件，其中所述源极区域(201)和所述漏极区域(205)是第一导电类型的，并且所述主体接触区域(225)是第二导电类型的。
15.一种制造半导体器件的方法，所述半导体器件包括在具有主表面的半导体主体中的晶体管的阵列，所述方法包括：
形成源极区域(S100)；
形成漏极区域(S110)；
形成主体区域(S120)；
形成漂移区(S130)；
分别在所述主体区域处形成栅极电极(S140)，所述主体区域和对应漂移区沿着第一方向分别地设置在所述源极区域与所述漏极区域之间，所述第一方向平行于所述主表面，所述栅极电极(210)形成在沿着所述第一方向延伸的沟槽(212)中，
形成电连接至所述源极区域和源极端子的源极接触(S150)，所述源极接触形成在所述主表面中的源极接触开口中，以及
形成电连接至所述源极端子和所述主体区域的主体接触部分(S160)，所述主体接触部分被形成为与所述源极区域(201)竖直地重叠。
16.根据权利要求15所述的装置，其中形成所述源极接触(S150)包括形成源极接触凹槽和形成在所述源极接触凹槽中的导电材料。
17.根据权利要求15所述的方法，其中形成所述源极接触(S150)包括形成第一源极接触开口和第二源极接触开口。
18.根据权利要求17所述的方法，所述方法进一步包括执行倾斜离子注入工艺，以限定所述源极区域和所述主体接触部分。
19.一种包括在具有主表面(110)的半导体主体中的晶体管(10)的阵列的半导体器件(1)，所述晶体管中的每一个均包括：
源级区域(201)；
漏极区域(205)；
主体区域(220)；
漂移区(260)；
在所述主体区域(220)处的栅极电极(210)，所述主体区域(220)和所述漂移区(260)沿着第一方向设置在所述源极区域(201)与所述漏极区域(205)之间，所述第一方向平行于所述主表面(110)，所述栅极电极(210)设置在沿着所述第一方向延伸的沟槽(212)中，
第一源极接触(127)，所述第一源极接触(127)电连接至所述源极区域(201)和源极端子(271)，
第二源极接触(128)，所述第二源极接触(128)设置在半导体主体中的第二源极接触开口(1280)中，以及
主体接触部分(225)，所述主体接触部分(225)电连接至所述第二源级接触(128)和所述主体区域(220)，所述主体接触部分(225)设置在所述第二源极接触开口(1280)的侧壁(128a)处。
20.根据权利要求19所述的半导体器件(1)，其中所述晶体管的阵列的第一源极接触(127)和第二源极接触(128)沿着垂直于所述第一方向的第二方向交替地设置。
21.根据权利要求19或20所述的半导体器件(1)，其中在所述主体接触部分与所述漏极区域(205)之间的距离小于在所述源极区域(201)与所述漏极区域(205)之间的距离。
CN201610228929.9A 2015-04-14 2016-04-13 包括具有主体接触部分的晶体管的半导体器件及其制造方法 Active CN106057897B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015105665 2015-04-14
DE102015105665.8 2015-04-14

Publications (2)

Publication Number Publication Date
CN106057897A true CN106057897A (zh) 2016-10-26
CN106057897B CN106057897B (zh) 2019-05-14

Family

ID=57043773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610228929.9A Active CN106057897B (zh) 2015-04-14 2016-04-13 包括具有主体接触部分的晶体管的半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20160307891A1 (zh)
CN (1) CN106057897B (zh)
DE (1) DE102016104317B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491945A (zh) * 2019-08-13 2019-11-22 上海华力集成电路制造有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100013552A1 (en) * 2008-07-15 2010-01-21 Maxpower Semiconductor Inc. MOSFET Switch with Embedded Electrostatic Charge
US20140339633A1 (en) * 2013-05-15 2014-11-20 Infineon Technologies Austria Ag Semiconductor Device, Integrated Circuit and Method of Manufacturing a Semiconductor Device
US20150091088A1 (en) * 2013-10-02 2015-04-02 Infineon Technologies Ag Integrated Circuit and Method of Manufacturing an Integrated Circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19818300C1 (de) 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
US8581341B2 (en) * 2010-04-20 2013-11-12 Maxpower Semiconductor, Inc. Power MOSFET with embedded recessed field plate and methods of fabrication
US8860136B2 (en) 2012-12-03 2014-10-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9123801B2 (en) * 2013-09-16 2015-09-01 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9449968B2 (en) 2013-12-27 2016-09-20 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and a semiconductor device
US9748378B2 (en) * 2015-03-12 2017-08-29 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100013552A1 (en) * 2008-07-15 2010-01-21 Maxpower Semiconductor Inc. MOSFET Switch with Embedded Electrostatic Charge
US20140339633A1 (en) * 2013-05-15 2014-11-20 Infineon Technologies Austria Ag Semiconductor Device, Integrated Circuit and Method of Manufacturing a Semiconductor Device
US20150091088A1 (en) * 2013-10-02 2015-04-02 Infineon Technologies Ag Integrated Circuit and Method of Manufacturing an Integrated Circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491945A (zh) * 2019-08-13 2019-11-22 上海华力集成电路制造有限公司 半导体器件及其制造方法
CN110491945B (zh) * 2019-08-13 2023-08-15 上海华力集成电路制造有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20160307891A1 (en) 2016-10-20
DE102016104317A1 (de) 2016-10-20
DE102016104317B4 (de) 2024-07-04
CN106057897B (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
CN207664048U (zh) 半导体器件
JP6713453B2 (ja) カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置
KR101552022B1 (ko) 반도체 장치 및 반도체 장치를 제조하는 방법
US9748378B2 (en) Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
CN106972050B (zh) 半导体装置中的局部自偏压隔离
CN104752492B (zh) 用于制造半导体器件的方法和半导体器件
US8431990B2 (en) Semiconductor device
US9825148B2 (en) Semiconductor device comprising an isolation trench
US9917163B2 (en) Semiconductor device comprising a field effect transistor and method of manufacturing the semiconductor device
US9508845B1 (en) LDMOS device with high-potential-biased isolation ring
TW201712874A (zh) 半導體裝置及半導體裝置的製造方法
TW201801318A (zh) 半導體裝置及半導體裝置之製造方法
US9082773B2 (en) Integrated circuit, semiconductor device and method of manufacturing a semiconductor device
US11296222B2 (en) Lateral double diffused metal oxide semiconductor and method of fabricating same
TW202034530A (zh) 具有增大的崩潰電壓的高電壓半導體元件及其製造方法
CN106057898B (zh) 包括晶体管的半导体器件
US20170170311A1 (en) High voltage ldmos transistor and methods for manufacturing the same
KR20170114703A (ko) 게이트 전극 구조물 및 이를 포함하는 고전압 반도체 소자
US8963244B2 (en) Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
CN106057897B (zh) 包括具有主体接触部分的晶体管的半导体器件及其制造方法
US9450085B2 (en) Semiconductor device and method for producing a semiconductor device
KR20170111102A (ko) 고전압 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant