CN112768523B

CN112768523B - 半导体装置

Info

Publication number: CN112768523B
Application number: CN201911065665.XA
Authority: CN
Inventors: 黄崇祐; 林柏青; 曹太和
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2019-11-04
Filing date: 2019-11-04
Publication date: 2024-04-05
Anticipated expiration: 2039-11-04
Also published as: CN112768523A

Abstract

一种半导体装置，包含一有源区结构、至少一栅极及至少一隔离结构。有源区结构沿第一方向设置。至少一栅极配置在有源区结构之上并沿第二方向延伸。第二方向不同于第一方向。至少一隔离结构配置在有源区结构之内。在第二方向上，至少一隔离结构的长度小于有源区结构的宽度。

Description

半导体装置

技术领域

本公开涉及一种半导体装置，特别涉及一种横向扩散金属氧化物半导体(LDMOS)装置。

背景技术

随着工艺演进，在功率芯片的整合应用上，传统一般的金氧场效半导体架构的耐压不足已不敷使用。横向扩散金属氧化物半导体(LDMOS)由于其高功率及高压的特性为半导体集成电路广泛采用。

然而，横向扩散金属氧化物半导体的导通电流较低、电阻较大，往往需耗费更多面积进行补偿。因此，如何在尺寸有所限制的条件下，设计横向扩散金属氧化物半导体为一个很重要的课题。

发明内容

本公开内容的一方案涉及一种半导体装置，包含一有源区结构、至少一栅极及至少一隔离结构。有源区结构沿第一方向设置。至少一栅极配置在有源区结构之上并沿第二方向延伸。第二方向不同于第一方向。至少一隔离结构配置在有源区结构之内。在第二方向上，至少一隔离结构的长度小于有源区结构的宽度。

本公开内容的另一方案涉及另一种半导体装置，包含有源区结构、至少一栅极、至少一第一金属结构、至少一第二金属结构和至少一多晶硅结构。有源区结构沿一第一方向设置。至少一栅极配置在有源区之上并沿第二方向延伸。第二方向不同于第一方向。至少一第一金属结构配置在有源区结构上方，作为晶体管的源极。至少一第二金属结构，配置在有源区结构上方，作为晶体管的漏极。至少一多晶硅结构配置在有源区结构之上。其中有源区结构包含表面覆盖有硅化物的第一区域和表面未覆盖硅化物的至少一第二区域。至少一第二区域和至少一多晶硅结构相互连接并横跨有源区结构平行于第一方向的两侧。

附图说明

图1为根据本公开内容的实施例的一种半导体装置示意图。

图2为根据本公开内容的实施例的另一种半导体装置示意图。

图3、图4为根据本公开内容的实施例的图2中的半导体装置的横截面图。

图5A、图5B和图5C为根据本公开内容的实施例的另一种半导体装置示意图。

图6为根据本公开内容的实施例的另一种半导体装置示意图。

图7为根据本公开内容的实施例的用于制造图6中的半导体装置的方法示意图。

图8为根据本公开内容的实施例的另一种半导体装置示意图。

图9为根据本公开内容的实施例的图2中的半导体装置的横截面图。

图10为根据本公开内容的实施例的另一种半导体装置示意图。

图11为根据本公开内容的实施例的另一种半导体装置示意图。

具体实施方式

以下公开提供许多不同实施例或实例，用于实施所提供标的物的不同的特征。下文描述组件及排列的特定实例以简化本公开。当然，此等仅仅为实例且不意欲限制。举例而言，在随后描述中的在第二特征上方或在第二特征上的第一特征的形成可包括第一及第二特征形成为直接接触的实施例，以及亦可包括额外特征可形成在第一及第二特征之间，以使得第一及第二特征可不直接接触的实施例。另外，本公开在各实例中可重复组件符号及/或字母。重复为出于简易及清楚之目的，且本身不指示所论述各实施例及/或结构之间的关系。

另外，空间相对术语，诸如「在……之下」、「在……下方」、「下部」、「在……上方」、「上部」等，可在本文使用以便于描述，以描述如在附图中图式的一个组件或特征相对另一组件或特征的关系。除附图中描绘的方向外，空间相对术语意欲包含装置在使用或操作中的不同的方向。装置可以其他方式定向(旋转90度或在其他的方向)及在本文中使用的空间相对描述词可因此同样地解释。

请参考图1。图1为根据本公开内容的实施例的一种半导体装置100a示意图。如图1所示，半导体装置100a包含有源区结构110、栅极121和122，以及金属结构151、152和153。栅极121和122以及金属结构151、152和153配置在有源区结构110之上。栅极121位于金属结构151和152之间，栅极122位于金属结构152和153之间。在部分实施例中，金属结构151和153作为晶体管的源极，金属结构152作为晶体管的漏极。在本公开内容中，将晶体管的源极和漏极的联机方向定义为第一方向。换言之，第一方向为晶体管的导通电流的方向。

在部分实施例中，如图1所示，第一方向为X方向，而有源区结构110沿第一方向设置，且栅极121和122沿不同于第一方向的第二方向延伸。在部分实施例中，第二方向和第一方向互相垂直，如图1中所示X方向和Y方向互相垂直，但本发明不以此为限。

具体而言，有源区结构110包含第一类型的第一有源区111、第二类型的第二有源区112。栅极121和122配置在第一有源区111和第二有源区112交界处的上方，并自有源区结构110平行于第一方向的两侧中的一者S1延伸至另一者S2。

举例来说，如图1所示，第一类型的第一有源区111包含区域101和105。第二类型的第二有源区112包含区域102、103和104。第一有源区111的区域101设置在栅极121的左侧。第二有源区112的区域102、103和104设置在栅极121的右侧和栅极122的左侧之间。而第一有源区111的区域105设置在栅极122的右侧。此外，金属结构151设置在区域101之上，金属结构152设置在区域103之上，而金属结构153设置在区域105之上。

在一些实施例中，第一类型为P型及第二类型为N型。然而，本公开案不以上述类型为限，以其它合适的类型以配置上述第一类型及第二类型亦在本公开内容的范畴内。此外，在部分实施例中，栅极为多晶硅材料所构成。

在部分实施例中，半导体装置100a还包含隔离(Shallow trenchisolation，STI)结构131a和132a。如图1所示，隔离结构131a和132a配置于有源区结构110之内。隔离结构131a设置于栅极121和金属结构152之间，隔离结构132a设置于栅极122和金属结构152之间。具体而言，隔离结构131a和132a在第二方向上的长度L1小于有源区结构110在第二方向上的宽度L0。

如此一来，藉由设置隔离结构131a和132a能提高半导体装置100a的耐压程度，且由于在第二方向上，隔离结构131a和132a的长度小于有源区结构110的宽度，因此在第一方向上，源极和漏极之间的电流不会完全被阻挡，部分的电流能够经由未设置隔离结构的部分通过，使得整体的导通电流能够提高。

在部分实施例中，半导体装置100a还包含多晶硅(polysilicon)结构141a～144a。如图1所示，多晶硅结构141a～144a配置于有源区结构110之上。多晶硅结构141a、143a和隔离结构131a相互连接，且设置于栅极121和金属结构152之间，并自有源区结构110平行于第一方向的两侧中的一者S1延伸至另一者S2。相似地，多晶硅结构142a、144a和隔离结构132a相互连接，且设置于栅极122和金属结构152之间，并自有源区结构110平行于第一方向的两侧中的一者S1延伸至另一者S2。具体而言，多晶硅结构141a连接于隔离结构131a和有源区结构110的一侧S1之间。多晶硅结构143a连接于隔离结构131a和有源区结构110的另一侧S2之间。

如此一来，多晶硅结构141a、143a和隔离结构131a将沿着第二方向将有源区结构110的表面划分出区域102和103，而多晶硅结构142a、144a和隔离结构132a将沿着第二方向将有源区结构110的表面划分出区域103和104。换言之，隔离结构131a的左侧和栅极121的右侧为区域102。隔离结构131a的右侧和隔离结构132a的左侧之间为区域103。隔离结构132a的右侧和栅极122的左侧之间为区域104。

由于形成隔离结构或多晶硅结构的区域没有硅化物(Silicide)，因此，当导通电流往没有隔离结构131a或132a之处(即多晶硅结构141a～144a的下方)聚集时，导通电流将不会受到导电性较佳的硅化物表面吸引。换言之，藉由隔离结构和多晶硅结构在第二方向上互相连接并横跨有源区结构110的两侧S1和S2，便能避免结构被因硅化物吸引而过于集中的电流损毁。

值得注意的是，图1示出的隔离结构131a、132a和多晶硅结构141a～144a仅用以说明举例，不用以限制本发明。关于半导体装置100a所包含的隔离结构和多晶硅结构的形状、尺寸、位置和数量可依实际需求进行调整和设计，将于以下段落叙明。为了说明上的简洁，下述实施例中与图1的实施例中相似的组件以相同的组件符号表示，其内容已于先前段落说明者便不再赘述。此外，以下实施例为左右对称结构时，将仅以一侧进行说明，另一侧结构便不再赘述。

在部分实施例中，如图2所示，半导体装置100b可包含多个隔离结构131b～134b以及相连的多晶硅结构141b～146b。具体而言，多晶硅结构141b、143b和145b以及隔离结构131b和133b交错排列且相互连接并横跨有源区结构110的两侧S1和S2。其中，多晶硅结构141b连接有源区结构110的一侧S1和隔离结构131b。多晶硅结构145b连接隔离结构131b和133b。多晶硅结构143b连接隔离结构133b和有源区结构110的另一侧S2。

如此一来，由于在第二方向上，隔离结构131b和133b的长度总和(L2+L3)小于有源区结构110的宽度L0。因此，在第一方向上，部分的电流能够经由未设置隔离结构131b和133b的部分(即，多晶硅结构141b、143b和145b的下方)通过，使得整体的导通电流能够提高。此外，由于隔离结构131b、133b和多晶硅结构141b、143b和145b的在第二方向上的长度及位置分布较为平均，可使导通电流的分布更为均匀。

进一步详细而言，请参考图3和图4。图3和图4分别为根据本公开内容的图2实施例中沿切线A1-A1’和B1-B1’截取的半导体装置100b的横截面图。如图3所示，半导体装置100b的有源区结构110包含具有第一类型的第一井W1、相邻于第一井W1且具有第二类型的第二井W2、相邻于第二井W2且具有第一类型的第三井W3、位于第一井W1内且具有第二类型的第一掺杂区D1、位于第二井W2内具有第二类型的第二掺杂区D2，以及位于第三井W3内具有第二类型的第三掺杂区D3。栅极121在第一井W1和第二井W2上形成，栅极122在第二井W2和第三井W3上形成。金属结构151在第一掺杂区D1上形成，金属结构152在第二掺杂区D2上形成，金属结构153在第三掺杂区D3上形成。

此外，半导体装置100b的隔离结构131b和132b位于有源区结构110的第二井W2之内。具体而言，隔离结构131和132被第二掺杂区D2所包围。在部分实施例中，如图3所示，隔离结构131b和132b的深度大于第二掺杂区D2。导通电流得经由隔离结构131b和132b的下方通过。而如图4所示，半导体装置100b的多晶硅结构145b和146b位于有源区结构110的第二井W2的上方。由于多晶硅结构145b和146b的下方没有隔绝结构，因此导通电流能够较轻易地由此通过。

此外，如图3和图4所示，由于形成隔离结构或多晶硅结构的区域没有硅化物，因此，藉由隔离结构和多晶硅结构在第二方向上互相连接并横跨有源区结构110的两侧S1和S2，便能避免导通电流较大处沿着表面的硅化物集中。换言之，在部分实施例中，隔离结构和多晶硅结构在第二方向上可不对齐。例如，相较于图2的实施例中隔离结构131b、133b以及多晶硅结构141b、143b和145b在第二方向对齐(即在第一方向上与栅极121等距)，在图5A的实施例中，在半导体装置100c中，隔离结构131c和133c设置较近于栅极121。隔离结构131c和133c与多晶硅结构141c、143c和145c在第一方向上和栅极121之间的距离不同。然而隔离结构131c和133c的顶面在第一方向上的两侧分别与多晶硅结构141c、143c和145c的底面在第一方向上的两侧的部分相连，仍能使硅化物被划分为区域102和103。

再者，在部分实施例中，隔离结构的位置可如范围W0所示，自栅极121的下方与其相连，至金属结构152的旁边但不与其相连。例如，如图5B所示，在半导体装置100d中，隔离结构131d和133d的部分位于栅极121的下方，且隔离结构131d和133d的顶面在第二方向上的右侧与多晶硅结构141d的底面在第二方向上的左侧相连，使得硅化物被区分为区域102和103。

另外，在其他部分实施例中，如图5C所示，在半导体装置100e中，在俯视方向(Z方向)上，多晶硅结构141e的部分可覆盖在隔离结构131e和133e的上方。换言之，隔离结构131e和133e的部分顶面连接多晶硅结构141e的部分底面，使得硅化物被区分为区域102和103。

除了多晶硅结构之外，在部分实施例中，亦可藉由屏蔽使部分区域没有被硅化物覆盖，以达到避免电流受硅化物吸引而集中的情况。具体而言，请参考图6。图6为根据本公开内容的实施例的另一种半导体装置100f示意图。于图6的实施例中，半导体装置100f的有源区结构110的第二有源区112中包含具有硅化物覆盖的第一区域(如区域102、103和104)以及没有硅化物覆盖的第二区域(如区域161a、162a、163a和164a)。

如图6所示，未覆盖硅化物的第二区域161a和163a以及隔离结构131a相互连接并横跨有源区110的两侧S1和S2。具体而言，未覆盖硅化物的第二区域161a连接有源区结构110的一侧S1和隔离结构131a。未覆盖硅化物的第二区域163a连接隔离结构131a和有源区结构110的另一侧S2。如此一来，在第一方向上，部分的电流能够较轻易地经由未设置隔离结构的部分(区域161a和163a)通过，且由于区域161a和163a未覆盖硅化物，因此导通电流不会过于集中而损毁结构。

请参考图7。图7为根据本公开内容的实施例的用于制造图6中的半导体装置100f的方法示意图。如图7所示，在制造半导体装置100f时，将屏蔽(Salicide block，SAB)171、172、173和174置于有源区结构110的上方，便能让下方被遮盖的区域不会形成硅化物，以相应产生如图6所示未覆盖硅化物的区域161a～164a。

在部分实施例中，屏蔽171～174的面积分别大于相应区域161a～164a的面积。具体而言，在俯视方向上(Z方向)，屏蔽171和173覆盖部分的栅极121和隔离结构131a，以确保未覆盖硅化物的区域161a和163a连接隔离结构131a且相邻于栅极121。

此外，在其他实施例中，如图8所示，半导体装置100g可包含相似于图2中的多个隔离结构131b～134b，并包含多个未覆盖硅化物的区域161b～166b。具体而言，未覆盖硅化物的区域161b连接有源区结构110的一侧S1、隔离结构131b和栅极121，未覆盖硅化物的区域165b连接隔离结构131b、133b和栅极121，而未覆盖硅化物的区域163b连接栅极121、隔离结构133b和有源区结构110的另一侧S2。

进一步详细而言，请参考图9。图9为根据本公开内容的图8实施例中沿切线C1-C1’截取的半导体装置100g的横截面图。如图9所示，在第二井W2的第二掺杂区D2的表面上，相邻于栅极121之处(即相应于图8中区域165b处)未覆盖硅化物，而部分硅化物相邻于金属结构152(即相应于图8中区域165b处的右侧)。

如此一来，在第一方向上，部分的电流能够较轻易地经由区域161b、163b和165b通过，且由于此处未覆盖硅化物，因此导通电流不会过于集中而损毁结构。此外，由于隔离结构131b、133b和区域161b、163b和165b的在第二方向上的长度及位置分布较为平均，可使导通电流的分布更为均匀。

在其他部分实施例中，表面未覆盖硅化物的区域亦可不与栅极相邻，仅与隔离结构相连并横跨有源区结构110的两侧S1和S2。再者，在部分实施例中，如图10所示，在半导体装置100h中，相似于图5B的实施例，隔离结构131d～134d的部分可位于栅极121下方。隔离结构131d和133d之间的区域161c的表面未覆盖硅化物。

请参考图11。图11为根据本公开内容的实施例的另一种半导体装置100i示意图。在部分实施例中，如图11所示，半导体装置100i包含多晶硅结构141b～146b以及未覆盖硅化物的区域161d～164d。具体而言，多晶硅结构141b、143b和145b以及未覆盖硅化物的区域161d和163d交错排列且相互连接并横跨有源区结构110的两侧S1和S2。其中，多晶硅结构141b连接有源区结构110的一侧S1和未覆盖硅化物的区域161d。多晶硅结构145b连接未覆盖硅化物的区域161d和163d。多晶硅结构143b连接未覆盖硅化物的区域163d和有源区结构110的另一侧S2。

由于在图11的实施例中没有隔离结构，因此导通电流较大。此外，藉由多晶硅结构和表面未覆盖硅化物的区域的相互连接以划分出区域102和103，使得导通电流均匀以避免集中而损毁结构。

综上所述，藉由调整在第二方向上隔离结构的总长度和有源区结构的宽度之间的比例，能够在不过度影响耐压程度的状况下，控制导通电流的大小。当隔离结构的总长度越短时，导通电流便越大。此外，值得注意的是，多晶硅结构和表面未覆盖硅化物的区域亦可混合使用，本领域具有通常知识者参照上述内容可依实际需求进行设计，在此便不再赘述。

上文概述若干实施例的特征，使得熟习此项技术者可更好地理解本公开的方案。熟习此项技术者应了解，可轻易使用本公开作为设计或修改其他工艺及结构的基础，以便实施本文所介绍的实施例的相同目的及/或达成相同优势。熟习此项技术者亦应认识到，此类等效结构并未脱离本公开的精神及范畴，且可在不脱离本公开的精神及范畴的情况下进行本文的各种变化、替代及更改。

【符号说明】

100a、100b、100c、100d、100e、100f、100g、100h、100i 半导体装置

110 有源区结构

111 第一有源区

112 第二有源区

101、102、103、104、105 区域

121、122 栅极

131a～132a、131b～134b、131c～134c、131d～134d、131e～134e 隔离结构

141a～144a、141b～146b、141c～146c、141d～142d、141e～142e 多晶硅结构

151、152、153 金属结构

161a～164a、161b～166b、161c～162c、161d～164d 区域

171、172、173、174 屏蔽

L0、L1、L2、L3 长度

W0 范围

W1 第一井

W2 第二井

W3 第三井

D1、D2、D3 掺杂区

S1、S2 侧边

X、Y、Z 方向

A1-A1’、B1-B1’、C1-C1’ 切线。

Claims

1.一种半导体装置，包含：

一有源区结构，沿一第一方向设置；

至少一栅极，配置在该有源区结构之上并沿一第二方向延伸，该第二方向不同于该第一方向；以及

至少一隔离结构，配置在该有源区结构之内，其中在该第二方向上，该至少一隔离结构的一长度小于该有源区结构的一宽度；

其中，该有源区结构包含表面覆盖硅化物的一第一区域和表面未覆盖硅化物的至少一第二区域，其中该至少一第二区域与该至少一隔离结构相互连接并横跨该有源区结构平行于该第一方向的两侧。

2.根据权利要求1所述的半导体装置，还包含：

至少一第一金属结构，配置在该有源区结构上方，作为一晶体管的源极；以及

至少一第二金属结构，配置在该有源区结构上方，作为该晶体管的漏极；

其中该至少一栅极及该至少一隔离结构位于该至少一第一金属结构与该至少一第二金属结构之间。

3.根据权利要求1所述的半导体装置，其中，部分的该至少一隔离结构位于该至少一栅极的下方。

4.根据权利要求1所述的半导体装置，其中，该至少一隔离结构包含：

多个隔离结构，这些隔离结构彼此不相连接。

5.根据权利要求1所述的半导体装置，其中，该有源区结构包含：

具一第一类型的一第一井；

具一第二类型的一第二井，相邻于该第一井；

具该第二类型的一第一掺杂区，位于该第一井内；以及

具该第二类型的一第二掺杂区，位于该第二井内；

其中该至少一栅极位于该第一井和该第二井上方，该至少一隔离结构位于该第二井内，该第二掺杂区的表面不完全覆盖有硅化物。

6.一种半导体装置，包含：

一有源区结构，沿一第一方向设置；

至少一栅极，配置在该有源区结构之上并沿一第二方向延伸，该第二方向不同于该第一方向；

至少一第一金属结构，配置在该有源区结构上方，作为一晶体管的源极；

至少一第二金属结构，配置在该有源区结构上方，作为该晶体管的漏极；以及

至少一多晶硅结构，配置在该有源区结构之上；

其中该有源区结构包含表面覆盖有硅化物的一第一区域和表面未覆盖硅化物的至少一第二区域，其中该至少一第二区域和该至少一多晶硅结构相互连接并横跨该有源区结构平行于该第一方向的两侧。

7.一种半导体装置，包含：

一有源区结构，沿一第一方向设置；

至少一多晶硅结构，配置在该有源区结构之上，该至少一多晶硅结构与该至少一隔离结构相互连接并横跨该有源区结构平行于该第一方向的两侧。

8.一种半导体装置，包含：

一有源区结构，沿一第一方向设置；

其中，该半导体装置还包含配置在该有源区结构之上的至少一多晶硅结构，该有源区结构包含表面覆盖有硅化物的一第一区域和表面未覆盖硅化物的至少一第二区域，其中该至少一第二区域、该至少一多晶硅结构与该至少一隔离结构相互连接并横跨该有源区结构平行于该第一方向的两侧。

9.根据权利要求8所述的半导体装置，其中，该至少一隔离结构、该至少一多晶硅结构与该至少一第二区域在该第二方向上彼此不对齐。