DE102014108786A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102014108786A1
DE102014108786A1 DE201410108786 DE102014108786A DE102014108786A1 DE 102014108786 A1 DE102014108786 A1 DE 102014108786A1 DE 201410108786 DE201410108786 DE 201410108786 DE 102014108786 A DE102014108786 A DE 102014108786A DE 102014108786 A1 DE102014108786 A1 DE 102014108786A1
Authority
DE
Germany
Prior art keywords
comb
transistor
combs
gate electrode
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201410108786
Other languages
English (en)
Inventor
Stefan Tegen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014108786A1 publication Critical patent/DE102014108786A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung (100) umfasst einen ersten Kamm (120) und einen zweiten Kamm (130), die sich von einer ersten Hauptoberfläche (110) eines Halbleitersubstrats (10) erstrecken. Die ersten und zweiten Kämme (120, 130) verlaufen in einer ersten Richtung (x). Die Halbleitervorrichtung (100) umfasst weiterhin einen Bodybereich (230), der in einem Teil des Halbleitersubstrats (10) zwischen dem ersten Kamm (120) und dem zweiten Kamm (130) angeordnet ist, und eine Gateelektrode (240) benachbart zu dem Bodybereich (230). Die ersten und zweiten Kämme (120, 130) sind mit dem Bodybereich (230) verbunden. Eine Vielzahl von weiteren Kämmen (140) ist in dem Bodybereich (230) gebildet, wobei die weiteren Kämme (140) sich in einer die erste Richtung (x) schneidenden zweiten Richtung (y) erstrecken. Die Gateelektrode (240) verläuft in der ersten Richtung (x), und die Gateelektrode (240) ist an wenigstens zwei Seiten der weiteren Kämme (140) angeordnet.

Description

  • HINTERGRUND
  • Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) sind Beispiele von Halbleitervorrichtungen hoher Durchbruchspannung, die zum Schalten von Energie- bzw. Leistungsquellen, Invertervorrichtungen oder dergleichen verwendet werden. Beispielsweise werden Leistungs-MOSFETs in Betracht gezogen, um hohe Spannungen bei niederohmigen Lasten zu schalten, damit so ein sehr kleiner Schalt- und Leitungsverlust vorliegt. Leistungs-MOSFETs, die einen kleinen Einschaltwiderstand (Ron) und eine hohe Durchbruchspannung haben, wenn sie abgeschaltet werden, sind wünschenswert. Beispielsweise sollte ein Leistungs-MOSFET eine Drain-Source-Spannung Vds von einigen zehn bis einigen hundert Volt aushalten, wenn er ausgeschaltet wird. Als ein weiteres Beispiel leiten Leistungs-MOSFETs einen sehr großen Strom, der bis zu einigen hundert Ampere bei einer Gate-Source-Spannung von etwa 10 bis 20 V unter einem niedrigen Spannungsabfall Vds betragen kann.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung anzugeben, welche obigen Forderungen genügt. Diese Aufgabe wird erfindungsgemäß durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruchs 1 bzw. eine integrierte Schaltung mit den Merkmalen des Patentanspruchs 8 oder 17 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleiter einen ersten Kamm (bzw. Grat oder First) und eine zweiten Kamm, die sich von einer ersten Hauptoberfläche eines Halbleitersubstrats erstrecken, wobei die ersten und zweiten Kämme in einer ersten Richtung verlaufen, einen Bodybereich, der in einem Teil des Halbleitersubstrats zwischen dem ersten Kamm und dem zweiten Kamm angeordnet ist, wobei die ersten und zweiten Kämme mit dem Bodybereich verbunden sind, eine Vielzahl von weiteren Kämmen, die in dem Bodybereich gebildet sind, wobei sich die weiteren Kämme in einer zweiten Richtung erstrecken, die die erste Richtung schneidet, und eine Gateelektrode benachbart zu dem Bodybereich, wobei die Gateelektrode in der ersten Richtung verläuft. Die Gateelektrode ist an wenigstens zwei Seiten der weiteren Kämme angeordnet.
  • Gemäß einem Ausführungsbeispiel umfasst eine integrierte Schaltung einen ersten Transistor, der wenigstens teilweise in einem Halbleitersubstrat gebildet ist. Der erste Transistor umfasst einen ersten Bodybereich und eine erste Gateelektrode. Die integrierte Schaltung umfasst weiterhin eine Vielzahl von zweiten Transistoren, die in Reihe verbunden sind, um eine Reihenschaltung zu bilden, wobei die Reihenschaltung in Reihe mit dem ersten Transistor verbunden ist. Wenigstens einer der zweiten Transistoren umfasst einen ersten Kamm und einen zweiten Kamm, die sich von einer ersten Hauptoberfläche des Halbleitersubstrats erstrecken, wobei die ersten und zweiten Kämme in einer ersten Richtung verlaufen. Ein zweiter Bodybereich von wenigstens einem der zweiten Transistoren ist in einem Teil des Halbleitersubstrats zwischen dem ersten Kamm und dem zweiten Kamm angeordnet. Die ersten und zweiten Kämme sind mit dem Bodybereich verbunden. Eine zweite Gateelektrode des einen Transistors der zweiten Transistoren ist benachbart zu dem zweiten Bodybereich angeordnet, wobei die zweite Gateelektrode in der ersten Richtung verläuft.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine integrierte Schaltung einen ersten Transistor, der wenigstens teilweise in einem Halbleitersubstrat gebildet ist. Der erste Transistor umfasst einen ersten Bodybereich und eine erste Gateelektrode. Die integrierte Schaltung umfasst weiterhin eine Vielzahl von zweiten Transistoren, die in Reihe verbunden sind, um eine Reihenschaltung zu bilden, wobei die Reihenschaltung in Reihe mit dem ersten Transistor verbunden ist. Der erste Transistor umfasst einen ersten Kamm und einen zweiten Kamm, die sich von einer ersten Hauptoberfläche des Halbleitersubstrats erstrecken, wobei die ersten und zweiten Kämme in einer ersten Richtung verlaufen. Der erste Bodybereich ist in einem Teil des Halbleitersubstrats zwischen dem ersten Kamm und dem zweiten Kamm angeordnet, und die erste Gateelektrode ist benachbart zu dem ersten Bodybereich vorgesehen, wobei die erste Gateelektrode in der ersten Richtung verläuft.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHEIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu liefern, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1 zeigt eine perspektivische Darstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 2 zeigt eine perspektivische Darstellung einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 3A bis 3D zeigen verschiedene Darstellungen der in 2 veranschaulichten Halbleitervorrichtung.
  • 4A und 4B veranschaulichen Ersatzschaltungsdiagramme von Halbleitervorrichtungen gemäß einem Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie "Oberseite", "Boden", "Vorderseite", "Rückseite", "vorne", "hinten" usw. im Hinblick auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Darstellung benutzt und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe "Wafer", "Substrat" oder "Halbleitersubstrat", die in der folgenden Beschreibung verwendet sind, können jegliche auf einem Halbleiter basierende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, die durch eine Basishalbleiterunterlage getragen sind, und andere Halbleiterstrukturen umfassen. Der Halbleiter braucht nicht auf Silizium zu basieren. Der Halbleiter kann ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß Ausführungsbeispielen der vorliegenden Erfindung ist allgemein Siliziumcarbid (SiC) oder Galliumnitrid (GaN) ein weiteres Beispiel des Halbleitersubstratmaterials.
  • Die Figuren und die Beschreibung veranschaulichen relative Do tierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines "n"-Dotierungsbereiches, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration als ein "n"-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleiche oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung sind für ein besseres Verständnis oft die dotierten Teile als "p"- oder "n"-dotiert bezeichnet. Es ist klar zu verstehen, dass diese Bezeichnung keinesfalls begrenzend sein soll. Der Dotierungstyp kann willkürlich sein, solange die beschriebene Funktionalität erreicht wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.
  • Die vorliegende Beschreibung bezieht sich auf einen "ersten" und einen "zweiten" Leitfähigkeitstyp der Dotierstoffe, mit denen Halbleiterteile dotiert sind. Der erste Leitfähigkeitstyp kann ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt. Wie allgemein bekannt ist, können abhängig von dem Dotierungstyp oder der Polarität der Source- und Drainbereiche MOSFETs n-Kanal- oder p-Kanal-MOSFETs sein. Beispielsweise sind in einem n-Kanal-MOSFET der Sourcebereich und der Drainbereich mit n-Typ-Dotierstoffen dotiert, und die Stromrichtung führt von dem Drainbereich zu dem Sourcebereich. In einem p-Kanal-MOSFET sind der Sourcebereich und der Drainbereich mit p-Typ-Dotierstoffen dotiert, und die Stromrichtung führt von dem Sourcebereich zu dem Drainbereich. Wie klar zu verstehen ist, können im Zusammenhang der vorliegenden Erfindung die Dotiertypen umgekehrt werden. Wenn ein spezifischer Strompfad beschrieben wird, indem eine Richtungsterminologie verwendet wird, ist diese Beschreibung so klar zu verstehen, dass der Pfad und nicht die Polarität des Stromflusses angegeben ist, d.h. ob der Transistor ein p-Kanal- oder ein n-Kanal-Transistor ist. Die Figuren können polaritätsempfindliche Komponenten umfassen, z.B. Dioden. Wie klar zu verstehen ist, ist die spezifische Anordnung dieser polaritätsempfindlichen Komponenten als ein Beispiel gegeben und kann invertiert bzw. umgekehrt werden, um die beschriebene Funktionalität zu erreichen, abhängig davon, ob der erste Leitfähigkeitstyp einen n-Typ oder einen p-Typ bedeutet.
  • Die in dieser Beschreibung verwendeten Begriffe "gekoppelt" und/oder "elektrisch gekoppelt" sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen, vielmehr können dazwischenliegende Elemente zwischen den "gekoppelten" oder "elektrisch gekoppelten" Elementen vorhanden sein. Der Begriff "elektrisch verbunden" soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen beschreiben.
  • Die hier verwendeten Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein der festgestellten Elemente oder Merkmale angeben, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten und bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die Begriffe "lateral" und "horizontal", die in dieser Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder eines Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Chips bzw. einer Die sein.
  • Der Begriff "vertikal", der in dieser Beschreibung verwendet ist, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers ausgerichtet ist.
  • 1 veranschaulicht eine perspektivische Darstellung einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel. Die in 1 gezeigte Halbleitervorrichtung 100 umfasst einen ersten Kamm (bzw. Grat oder First) 120 und einen zweiten Kamm 130, die sich von einer ersten Hauptoberfläche 110 eines Halbleitersubstrats 10 erstrecken. Die ersten und zweiten Kämme 120, 130 verlaufen in einer ersten Richtung, d.h. der in 1 veranschaulichten x-Richtung. Ein Bodybereich 230 ist in einem Teil des Halbleitersubstrats 10 zwischen dem ersten Kamm 120 und dem zweiten Kamm 130 angeordnet. Demgemäß ist eine obere Oberfläche der ersten und zweiten Kämme 120, 130 in einer größeren Höhe als eine obere Oberfläche des Bodybereichs 230 vorgesehen. Die Halbleitervorrichtung 100 umfasst weiterhin eine Gateelektrode 240, die benachbart zu dem Bodybereich 230 ist. Die Gateelektrode 240 verläuft in der ersten Richtung. Beispielsweise können die ersten und zweiten Kämme 120, 130 ein Halbleitermaterial umfassen, und sie können mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert sein. Ein Sourcebereich 210 ist in dem ersten Kamm 120 vorgesehen, und ein Drainbereich 220 ist in dem zweiten Kamm 130 angeordnet. Demgemäß führt die Halbleitervorrichtung 100 einen Transistor aus. Wenn eine geeignete Spannung zwischen einem mit dem Sourcebereich 210 gekoppelten Sourceanschluss und einen mit dem Drainbereich 220 gekoppelten Drainanschluss angelegt wird und weiterhin eine geeignete Spannung an der Gateelektrode 240 anliegt, fließt ein Strom zwischen dem Sourcebereich 210 und dem Drainbereich 220, wobei der Strom durch die Gateelektrode 240 gesteuert ist. Eine Gatedielektrikumschicht 235, die Siliziumoxid, Siliziumnitrid oder irgendein anderes geeignetes dielektrisches Material umfassen kann, ist zwischen der Gateelektrode 240 und dem Bodybereich 230 angeordnet.
  • Gemäß dem in 1 dargestellten Ausführungsbeispiel hat der Bodybereich 230 eine flache Oberfläche. Mit anderen Worten, die erste Hauptoberfläche 110 des Halbleitersubstrats 10 kann flach sein. Gemäß einem Ausführungsbeispiel kann der erste Kamm 120 aus einem Material hergestellt sein, das aus der Gruppe ausgewählt ist, die aus polykristallinem Silizium, monokristallinem Silizium und einem leitenden Material besteht. Beispielsweise kann der erste Kamm 120 aus dotiertem Polysiliziummaterial oder aus Titannitrid (TiN) hergestellt sein.
  • Gemäß einem Ausführungsbeispiel kann der zweite Kamm 130 aus monokristallinem Silizium gebildet sein. Beispielsweise kann der zweite Kamm 130 in das monokristalline Siliziumsubstrat 10 geätzt sein. Das Material des ersten Kammes 120 kann mit einer höheren Dotierungskonzentration dotiert sein als das Material des zweiten Kammes 130. Gemäß dem in 1 gezeigten Ausführungsbeispiel wird ein Stromfluss senkrecht bezüglich der Gateelektroden 240 erreicht, die sich in der ersten Richtung erstrecken. Da die Source- und Drainbereiche 210, 220 in Kämmen gelegen sind, kann die mechanische Stabilität der Source- und Drainbereiche 210, 220 gesteigert werden. Dank der gesteigerten Querschnittsfläche der Source- und Drainbereiche 210, 220 kann weiterhin die Leitfähigkeit der Source- und Drainbereiche 210, 220 erhöht werden, was in einem reduzierten spezifischen Widerstand resultiert.
  • Gemäß einem Ausführungsbeispiel kann die Breite w1, w2 der ersten und zweiten Kämme 120, 130 10 bis 200 nm betragen. Die Breite kann längs der zweiten Richtung senkrecht bezüglich der ersten Richtung gemessen werden. Die Breite des ersten Kammes 120 kann verschieden sein von der Breite des zweiten Kammes 130. Der Abstand d zwischen dem ersten Kamm 120 und dem zweiten Kamm 130 kann 30 bis 300 nm betragen. Der Abstand zwischen dem ersten Kamm 120 und dem zweiten Kamm 130 entspricht der Kanallänge des Transistors. Die Höhe h der ersten und zweiten Kämme 120, 130, gemessen senkrecht bezüglich der ersten Hauptoberfläche 110, kann 200 bis 2000 nm sein. Gemäß einem Ausführungsbeispiel kann die Höhe des ersten Kammes 120 gleich zu der Höhe des zweiten Kammes 130 sein. Gemäß einem weiteren Ausführungsbeispiel ist die Höhe des ersten Kammes 120 verschieden von der Höhe des zweiten Kammes 130. Durch Einstellen einer geeigneten Höhe des zweiten Kammes 130 kann die Fähigkeit des Leistungs-MOSFETs eine hohe Drain-Source-Spannung auszuhalten, wenn ein Abschalten vorliegt, eingestellt werden.
  • Wie weiterhin in 1 veranschaulicht ist, kann die Halbleitervorrichtung 100 eine Vielzahl von Transistoren, wie oben beschrieben, aufweisen, welche parallel verbunden sind. Gemäß diesem Ausführungsbeispiel ist eine Vielzahl der ersten Kämme 120 mit einem Sourcepotential 270 verbunden, eine Vielzahl von zweiten Kämmen 130 ist mit einem Drainpotential 275 verbunden, und eine Vielzahl von Gateelektroden 240 ist mit einem Gatepotential 280 verbunden.
  • Gemäß einem weiteren Ausführungsbeispiel kann, wie weiter unten näher erläutert werden wird, eine derartige Halbleitervorrichtung mit einer Vielzahl von parallel verbundenen Transistoren eine Komponente eine sogenannten ADZFET sein. gemäß diesem Ausführungsbeispiel sind einige der in 1 dargestellten Transistoranordnungen oder -blöcke in Reihe verbunden. Die Transistoranordnungen sind voneinander durch geeignete Isolationstrenches bzw. -gräben isoliert.
  • 2 veranschaulicht eine perspektivische Darstellung einer Halbleitervorrichtung 100 gemäß einem weiteren Ausführungsbeispiel. 2 zeigt die gleichen Komponenten wie diejenigen, die anhand der 1 diskutiert wurden. Darüber hinaus sind zusätzlich zu dem Ausführungsbeispiel von 1 weitere Kämme 140 in der ersten Hauptoberfläche 110 des Halbleitersubstrats 10 gebildet, so dass die Bodybereiche 230 von jedem der Transistoren die Gestalt eines Kammes (bzw. eines Grates, eines Firsts oder einer Rippe) haben. Die weiteren Kämme 140 erstrecken sich in der zweiten Richtung, d.h. in der y-Richtung. Eine obere Oberfläche der ersten und zweiten Kämme 120, 130 ist in einer größeren Höhe als eine obere Oberfläche der weiteren Kämme 140 angeordnet. Gemäß diesem Ausführungsbeispiel ist die Gateelektrode 240 an wenigstens zwei Seiten der weiteren Kämme 140 vorgesehen, in denen der Bodybereich 230 gelegen ist.
  • Wie weiterhin in 2 veranschaulicht ist, kann die Halbleitervorrichtung 100 eine Vielzahl von in der oben beschriebenen Weise aufgebauten Transistoren umfassen, die parallel verbunden sind. Gemäß diesem Ausführungsbeispiel ist eine Vielzahl der ersten Kämme 120 mit einem Sourcepotential 270 verbunden, eine Vielzahl von zweiten Kämmen 130 ist mit einem Drainpotential 275 verbunden, und eine Vielzahl von Gateelektroden 240 ist mit einem Gatepotential 280 verbunden.
  • Gemäß einem weiteren Ausführungsbeispiel kann, wie weiter unten näher erläutert werden wird, eine derartige Halbleitervorrichtung, die eine Vielzahl von parallel verbundenen Transistoren umfasst, eine Komponente eines sogenannten ADZFET sein. Gemäß diesem Ausführungsbeispiel sind einige der Transistoranordnungen oder -blöcke, die in 2 gezeigt sind, in Reihe verbunden. Die Transistoranordnungen sind voneinander durch geeignete Isolationstrenches bzw. -gräben isoliert.
  • Im Vergleich mit dem in 1 gezeigten Ausführungsbeispiel hat der Transistor von 2 eine verbesserte Unterschwellenneigung des Source-Drain-Stromes in Abhängigkeit von der angelegten Gatespannung. Aufgrund der verbesserten Unterschwellenneigung kann ein derartiger FinFET bei einer höheren Geschwindigkeit geschaltet werden. Weiterhin ist die Leitfähigkeit des Transistors im Vergleich mit Transistoren, die eine planare Elektrode haben, verbessert.
  • Zusätzlich sind der Sourcebereich 210 und der Drainbereich 220 in Kämmen 120, 130 angeordnet, die sich senkrecht bezüglich der Kämme 140 des Bodybereiches 230 erstrecken. Demgemäß kann die Breite der Source- und Drainbereiche 210, 220 unabhängig von der Breite des Kammes 140 eingestellt werden. Beispielsweise kann die Breite des Kammes 140 so eingestellt werden, dass der Bodybereich 230 vollständig verarmt werden kann und die Breite der Source- und Drainbereiche 210, 220 kann eingestellt werden, um deren Widerstand zu verringern. Demgemäß können diese Breiten unabhängig eingestellt werden, um die elektrischen Eigenschaften der Vorrichtung 100 zu optimieren. Weiterhin können die Breite des Sourcebereiches 210 und die Breite des Drainbereiches 220 unabhängig voneinander eingestellt werden. Aufgrund der speziellen Anordnung kann die mechanische Stabilität verbessert werden. Aufgrund der Möglichkeit, die Breite der Rippen unabhängig voneinander auszuwählen, kann das Design einer Transistorzelle weiter optimiert werden.
  • Die Abmessungen bzw. Größen der einzelnen Komponenten von 2 können gleich zu denjenigen von 1 sein. Gemäß diesem Ausführungsbeispiel ist die Höhe h der ersten und zweiten Kämme 120, 130 von einer oberen Oberfläche von jedem der weiteren Kämme 140 gemessen und hat die Abmessung bzw. Größe wie dies oben diskutiert wurde. Weiterhin können die Breiten der weiteren Kämme 140, nämlich w3, so gewählt werden, dass der Bodybereich 230 der einzelnen Transistoren vollständig verarmt werden kann, wenn eine Gatespannung angelegt wird.
  • Beispielsweise kann die Breite w3 der weiteren Kämme 140 die Beziehung w3 < 2·ld erfüllen, wobei ld eine maximale Länge einer Verarmungszone bezeichnet, die an der Zwischenfläche zwischen der Gatedielektrikumschicht 235 und dem Bodybereich 230 gebildet ist. Beispielsweise in einem Fall, in welchem eine konstante Dotierungskonzentration in den dotierten Bereichen vorliegt, kann die Länge der Verarmungszone bestimmt werden zu:
    Figure DE102014108786A1_0002
    wobei εs die Dielektrizitätskonstante des Halbleitermaterials (11,9 × ε0 für Silizium, ε0 = 8,85 × 10–14 F/cm) bezeichnet, k die Boltzmann-Konstante (1,38066 × 10–23 J/k) angibt, T die Temperatur ist, ln den natürlichen Logarithmus darstellt, NA die Fremdstoffkonzentration des Halbleiterkörpers ist, ni die intrinsische Ladungsträgerkonzentration (1,45 × 1010 cm–3 für Silizium bei 27°C) bedeutet und q die Elementarladung (1,6 × 10–19 C) ist. im Falle von sich verändernden Dotierungskonzentrationen kann die obige Formel angepasst werden, indem entsprechende elektrostatische Berechnungen verwendet werden.
  • Im Allgemeinen verändert sich die Länge der Verarmungszone mit der angelegten Gatespannung. Weiterhin wird angenommen, dass in einem Transistor die Länge der Verarmungszone bei einer Gatespannung entsprechend der Schwellenspannung der maximalen Länge der Verarmungszone entspricht. Beispielsweise kann die Breite w3 der weiteren Kämme 140 angenähert 20 bis 120 nm, beispielsweise 50 bis 100 nm, sein. Gemäß weiteren Ausführungsbeispielen kann die Breite w3 der weiteren Kämme 140 viel kleiner sein als das Doppelte der maximalen Länge der Verarmungszone, beispielsweise w3 < 1,5·ld oder weniger.
  • Obwohl gemäß dem Ausführungsbeispiel von 2 die Abstände zwischen benachbarten Kämmen 120, 130 als identisch dargestellt sind, kann der Abstand zwischen den Kämmen verändert werden.
  • Die 3A bis 3D veranschaulichen verschiedene Darstellungen der Halbleitervorrichtung. 3A zeigt eine Draufsicht der Halbleitervorrichtung. Wie dargestellt ist, sind die ersten und zweiten Kämme 120, 130 in einer abwechselnden Weise angeordnet. Die ersten und zweiten Kämme 120, 130 sind von dem benachbarten leitenden Material der Gateelektroden 240 mittels eines isolierenden Materials 235 isoliert, das das Gatedielektrikummaterial bildet. Die Gateelektroden 240 verlaufen parallel zu den ersten und zweiten Kämmen 120, 130. Gemäß weiteren Ausführungsbeispielen kann die Gateelektrode 240 von jedem zweiten Trench weggelassen werden, der zwischen einem Drainbereich 220 und einem Sourcebereich 210 gelegen ist.
  • 3B zeigt eine Schnittdarstellung der Halbleitervorrichtung, die zwischen der Linie geführt ist, die in 3A mit I und I gekennzeichnet ist. Die Schnittdarstellung von 3B ist längs eines Kammes 140 des Bodybereiches 230 geführt. Wie dargestellt ist, erstrecken sich die Kämme 210, 220 von der ersten Hauptoberfläche 110 des Halbleitersubstrats 10. Der Bodybereich 230 ist benachbart zu dem Sourcebereich 210 und dem Drainbereich 220 angeordnet. Die Gateelektrode 240 ist benachbart zu dem Bodybereich 230 vorgesehen. Die Gateelektrode 240 ist von dem Bodybereich 230 durch eine Gatedielektrikumschicht 235 isoliert. Die Gatedielektrikumschicht 235 kann eine Dicke von angenähert 5 bis 60 nm haben. Ein isolierendes Material 250 ist in den Räumen zwischen benachbarten Kämmen 210, 220 angeordnet.
  • 3C zeigt eine Schnittdarstellung des Halbleitersubstrats, die längs der Linie geführt ist, die in 3A mit II und II gekennzeichnet ist. Insbesondere ist die Schnittdarstellung von 3C zwischen zwei benachbarten Kämmen 140 in dem Bodybereich 230 geführt. Wie in 3C gezeigt ist, ist eine obere Seite der Gateelektrode 240 bei ungefähr der gleichen Höhe wie eine obere Seite der Gateelektrode 240, veranschaulicht in 3B, vorgesehen. Wie weiterhin in 3C gezeigt ist, erstreckt sich die Gateelektrode 240 längs eines Teiles des Drainbereiches 220. Wenn demgemäß der Transistor ausgeschaltet ist, findet eine Ladungskompensation innerhalb des Drainbereiches 220 statt. In einem oberen Teil des Drainbereiches 220 kann eine Ladungskompensation aufgrund des Vorhandenseins von benachbarten Sourcebereichen 210 stattfinden, die mittels einer relativ dünnen dielektrischen Schicht 250 isoliert sind. Aufgrund der Ladungskompensation kann die Fähigkeit des Transistors, hohe Drain-Source-Spannungen auszuhalten, wenn ein Abschalten erfolgt, weiter gesteigert werden.
  • 3D zeigt eine Schnittdarstellung der Halbleitervorrichtung längs einer Richtung senkrecht bezüglich der Kämme 140 in dem Bodybereich 230. Die Schnittdarstellung von 3D ist parallel zu irgendeinem der ersten und zweiten Kämme 120, 130 und erfolgt längs der Linie, die in 3A mit III und III gekennzeichnet ist. Wie dargestellt ist, sind weitere Kämme 140 gebildet, so dass die Transistoren FinFETs bilden. Weiterhin ist eine Gateelektrode 240 über den Bodybereichen 230 angeordnet. Die Gateelektrode 240 ist von dem benachbarten Bodybereich 230 durch eine Gatedielektrikumschicht 235 isoliert. Ein isolierendes Material 250 füllt den oberen Teil der Räume zwischen benachbarten Kämmen 210, 220.
  • die 4A und 4B zeigen Beispiele von Ersatzschaltungsdiagrammen von integrierten Schaltungen, die die Halbleitervorrichtungen gemäß einem Ausführungsbeispiel umfassen können. Wie in 4A gezeigt ist, umfasst die integrierte Schaltung 400 einen ersten Transistor 401 und eine Vielzahl von zweiten Transistoren 403 1, 403 2, ..., 403 N. der erste Transistor 401 umfasst einen Sourcebereich 410, einen Drainbereich 420 und eine Gateelektrode 430. Beispielsweise kann der erste Transistor 401 als ein sogenannter Anreicherungs- oder normal abgeschalteter Feldeffekttransistor ausgeführt sein. Gewöhnlich ist bei einer Gatespannung Vg = 0 V der erste Transistor 401 in einem Aus-Zustand. Wenn eine geeignete Gatespannung an die Gateelektrode 430 angelegt wird, wird der erste Transistor 401 in einen Ein-Zustand geschaltet, wobei die Polarität der Gatespannung davon abhängig ist, ob der FET ein n-Kanal-FET oder ein p-Kanal-FET ist. Die zweiten Transistoren 403 1, ..., 403 N können als Verarmungsfeldeffekttransistoren oder normal eingeschaltete Feldeffekttransistoren ausgeführt sein, was bedeutet, dass bei einer Gatespannung von 0 V sie in einem Ein-Zustand sind. Weiterhin werden durch Anlegen einer geeigneten Gatespannung die zweiten Transistoren abgeschaltet, wobei die Polarität der Gatespannung davon abhängt, ob es ein p-Kanal-FET oder ein n-Kanal-FET ist. Die zweiten Transistoren 403 1, ..., 403 N umfassen einen Sourcebereich 461 1, ..., 461 N, einen Drainbereich 462 1, ..., 462 N und eine Gateelektrode 463 1, ..., 463 N.
  • Die Vielzahl der zweiten Transistoren 403 1 bis 403 N ist in Reihe miteinander und mit dem ersten Transistor 401 verbunden. Gemäß einer Interpretation wirkt die Reihe von zweiten Transistoren 403 1 bis 403 N als eine Driftzone 402 des ersten Transistors 401. Gemäß dieser Interpretation wirkt der Anschluss 51 als ein Drainanschluss der sich ergebenden Leistungshalbleitervorrichtung 400.
  • Wie weiter in 4A veranschaulicht ist, liegt der Ausgang des ersten Transistors 401 am Anschluss 52 am Transistor 403 2 als eine Gatespannung Vgs1. Darüber hinaus liegt die Sourcespannung des ersten Transistors 401 auch als die Gatespannung an dem Transistor 403 1. Jeder der zweiten Transistoren 403 1, ..., 403 N hat seine Gateelektrode 463 1, ..., 463 N mit dem Drainanschluss 462 1, ..., 462 N eines anderen Transistors der zweiten Transistoren 403 1, ..., 403 N oder der Source 410 oder dem Drainanschluss 420 des ersten Transistors 401 verbunden. Demgemäß bestimmt der Ausgang von irgendeinem Transistor in der Transistorreihe die Gatespannung, die an einem Transistor in einer späteren Position innerhalb der Reihe anliegt. Damit kann abhängig von dem Ausgang an dem Drainbereich 420 der Gesamtwiderstand der Reihe der zweiten Transistoren 403 1 bis 403 N bestimmt werden. Die Halbleitervorrichtung bildet so einen sogenannten ADZFET ("Aktivdriftzonen-Feldeffekttransistor"). Gemäß einem Ausführungsbeispiel kann irgendeiner aus dem ersten Transistor 401 und der Reihe von zweiten Transistoren 403 1 bis 403 n durch den Transistor ausgeführt sein, der anhand der 1 bis 3 beschrieben ist.
  • Gemäß einem Ausführungsbeispiel umfasst eine integrierte Schaltung 400 einen ersten Transistor 401, der wenigstens teilweise in einem Halbleitersubstrat 10 ausgebildet ist, wobei der erste Transistor 401 einen Bodybereich 450 und eine erste Gateelektrode 430 aufweist. Die integrierte Schaltung 400 umfasst weiterhin eine Vielzahl von zweiten Transistoren 403 1, ..., 403 N, die in Reihe bezüglich der weiteren zweiten Transistoren verbunden sind, um eine Reihenschaltung zu bilden, wobei die Reihenschaltung in Reihe mit dem ersten Transistor 401 verbunden ist. Wenigstens einer der zweiten Transistoren 403 1, ..., 403 N umfasst einen ersten Kamm 120 und einen zweiten Kamm 130, die sich von einer ersten Hauptoberfläche 110 des Halbleitersubstrats 10 erstrecken. Die ersten und zweiten Kämme 120, 130 verlaufen in einer ersten Richtung. Ein zweiter Bodybereich 230, 461 1, ..., 461 N von wenigstens einem der zweiten Transistoren 403 1, ..., 403 N ist in einem Teil des Halbleitersubstrats zwischen dem ersten Kamm 120 und dem zweiten Kamm 130 angeordnet, wobei die ersten und zweiten Kämme 120, 130 mit dem Bodybereich 230 verbunden sind, und eine zweite Gateelektrode 240, 463 1, ..., 463 N des einen Transistors der zweiten Transistoren 403 1, ..., 403 N ist benachbart zu dem zweiten Bodybereich 230, 461 1, ..., 461 N angeordnet, und die zweiten Gateelektroden 240, 463 1, ..., 463 N verlaufen in der ersten Richtung.
  • Gemäß einem anderen au Steuerung umfasst die integrierte Schaltung 400 einen ersten Transistor 401, der wenigstens teilweise in einem Halbleitersubstrat 10 ausgebildet ist, wobei der erste Transistor 401 einen ersten Bodybereich 450 und eine erste Gateelektrode 430 aufweist. Die integrierte Schaltung umfasst weiterhin eine Vielzahl von zweiten Transistoren 403 1, ..., 403 N, die in Reihe bezüglich der weiteren zweiten Transistoren verbunden sind, um eine Reihenschaltung zu bilden, wobei die Reihenschaltung in Reihe mit dem ersten Transistor 401 verbunden ist. Der erste Transistor 401 umfasst einen ersten Kamm 120 und einen zweiten Kamm 130, die sich von einer ersten Hauptoberfläche 110 des Halbleitersubstrats 10 erstrecken, wobei die ersten und zweiten Kämme 120, 130 in einer ersten Richtung verlaufen. Der erste Bodybereich 230, 450 ist in einem Teil des Halbleitersubstrats 10 zwischen dem ersten Kamm 120 und dem zweiten Kamm 130 angeordnet. Die erste Gateelektrode 240, 430 ist benachbart zu dem ersten Bodybereich 230, 450 vorgesehen, wobei die erste Gateelektrode 240, 430 in der ersten Richtung verläuft.
  • 4B zeigt ein Ersatzschaltungsdiagramm einer integrierten Schaltung 419 gemäß einem weiteren Ausführungsbeispiel. Die integrierte Schaltung 419 von 4B umfasst zusätzlich eine Vielzahl von Klemmelementen 415 0 bis 415 4. Jedes der Klemmelemente 415 0, ..., 415 4 ist jeweils parallel mit jedem der zweiten Transistoren 413 1, ..., 413 N und dem ersten Transistor 411 verbunden. Beispielsweise können die Klemmelemente 415 0, ..., 415 4 Zener-Dioden oder andere geeignete Elemente, wie beispielsweise Tunneldioden, Pin-Dioden, Avalanche-Dioden oder dergleichen umfassen. Die Klemmelemente 415 0, ..., 415 4 liefern einen Überspannungsschutz der einzelnen Transistoren. Eine Detailbeschreibung der Klemmelemente 415 0, ..., 415 4 ist in der folgenden Beschreibung weggelassen. Dennoch können, wie klar zu verstehen ist, die Klemmelemente 415 0, ..., 415 4 leicht mittels entsprechend implantierter Halbleitergebiete in den Peripherien der dargestellten Schnittdarstellungen verwirklicht werden. In 4A führt die Reihe der zweiten Transistoren 413 1, ..., 413 N die Driftzone 412 aus.
  • Die 4A und 4B stellen lediglich Ersatzschaltungsdiagramme zum Zwischenverbinden der Elemente der integrierten Schaltung dar. Wie klar zu verstehen ist, können gemäß weiteren Ausführungsbeispielen verschiedene Zwischenverbindungsschemas verwendet werden. Wie oben beschrieben wurde, kann wenigstens einer der zweiten Transistoren in der Weise ausgeführt werden, wie dies in 1 bzw. 2 veranschaulicht ist. Dennoch kann, wie klar zu verstehen ist, auch der erste Transistor oder lediglich der erste Transistor 401, 411 in der Weise ausgeführt werden, wie dies in den 1 und 2 beschrieben ist.
  • Während Ausführungsbeispiele der Erfindung oben beschrieben sind, ist es selbstverständlich, dass weitere Ausführungsbeispiele ausgeführt werden können. Beispielsweise können weitere Ausführungsbeispiele irgendeine Unterkombination von Merkmalen, die in den Patentansprüchen enthalten sind, oder irgendeine Unterkombination von Elementen, die in den oben gegebenen Beispielen beschrieben sind, umfassen. Demgemäß sollen der Kern und der Bereich der beigefügten Patentansprüche nicht durch die Beschreibung der hier enthaltenen Ausführungsbeispiele begrenzt sein.

Claims (20)

  1. Halbleitervorrichtung (100), umfassend: einen ersten Kamm (120) und einen zweiten Kamm (130), die sich von einer ersten Hauptoberfläche (110) eines Halbleitersubstrats (10) erstrecken, wobei die ersten und zweiten Kämme (120, 130) in einer ersten Richtung (x) verlaufen, einen Bodybereich (230), der in einem Teil des Halbleitersubstrats (10) zwischen dem ersten Kamm (120) und dem zweiten Kamm (130) angeordnet ist, wobei die ersten und zweiten Kämme (120, 130) mit dem Bodybereich (230) verbunden sind, eine Vielzahl von weiteren Kämmen (140), die in dem Bodybereich (230) gebildet sind, wobei sich die weiteren Kämme (140) in einer die erste Richtung (x) schneidenden zweiten Richtung (y) erstrecken, und eine Gateelektrode (240) benachbart zu dem Bodybereich (230), wobei die Gateelektrode (240) in der ersten Richtung (x) verläuft und an wenigstens zwei Seiten der weiteren Kämme (140) angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der ein Sourcebereich (210) in dem ersten Kamm (120) und ein Drainbereich (220) in dem zweiten Kamm (130) angeordnet sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die ersten und zweiten Kämme (120, 130) jeweils ein Halbleitermaterial umfassen und mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert sind.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der der erste Kamm (120) ein Material umfasst, das aus der Gruppe ausgewählt ist, die aus polykristallinem Silizium, monokristallinem Silizium, einem Halbleitermaterial und einem leitenden Material besteht.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der der zweite Kamm (130) monokristallines Silizium umfasst.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der eine Breite des ersten Kammes (120) von einer Breite des zweiten Kammes (130) verschieden ist, wobei die Breiten senkrecht bezüglich der ersten Richtung (x) gemessen sind.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, weiterhin umfassend eine Vielzahl von ersten und zweiten Kämmen (120, 130), Bodybereichen (230) und Gateelektroden (240), wobei die ersten Kämme (120) auf einem Sourcepotential (270) gehalten sind, die zweiten Kämme (130) auf einem Drainpotential (275) gehalten sind und die Gateelektroden auf einem Gatepotential (280) gehalten sind.
  8. Integrierte Schaltung, umfassend: einen ersten Transistor (401), der wenigstens teilweise in einem Halbleitersubstrat ausgebildet ist, wobei der erste Transistor (401) einen ersten Bodybereich und eine erste Gateelektrode (430) aufweist, eine Vielzahl von zweiten Transistoren (403 1, 403 2, ..., 403 N), die in Reihe verbunden sind, um eine Reihenschaltung zu bilden, wobei die Reihenschaltung in Reihe mit dem ersten Transistor (401) verbunden ist, wobei wenigstens einer der zweiten Transistoren (403 1, 403 2, ..., 403 N) aufweist: einen ersten Kamm (120) und einen zweiten Kamm (130), die sich von einer ersten Hauptoberfläche (110) des Halbleitersubstrats (10) erstrecken, wobei die ersten und zweiten Kämme (120, 130) in einer ersten Richtung (x) verlaufen, einen zweiten Bodybereich (230) des wenigstens einen Transistors der zweiten Transistoren, der in einem Teil des Halbleitersubstrats (10) zwischen dem ersten Kamm (120) und dem zweiten Kamm (130) angeordnet ist, wobei die ersten und zweiten Kämme (120, 130) mit dem Bodybereich (230) verbunden sind, und eine zweite Gateelektrode (240) des einen Transistors der zweiten Transistoren (403 1, 403 2, ..., 403 N), die benachbart zu dem zweiten Bodybereich (230) angeordnet sind, wobei die zweite Gateelektrode (230) in der ersten Richtung (x) verläuft.
  9. Integrierte Schaltung nach Anspruch 8, bei der ein zweiter Sourcebereich (120) des einen Transistors der zweiten Transistoren (403 1, 403 2, ..., 403 N) in dem ersten Kamm (120) angeordnet ist und bei der ein zweiter Drainbereich (130) des einen Transistors der zweiten Transistoren (403 1, 403 2, ..., 403 N) in dem zweiten Kamm (130) angeordnet ist.
  10. Integrierte Schaltung nach Anspruch 8 oder 9, bei der die ersten und zweiten Kämme (120, 130) jeweils ein Halbleitermaterial umfassen und mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert sind.
  11. Integrierte Schaltung nach einem der Ansprüche 8 bis 10, bei der der zweite Bodybereich eine flache Oberfläche hat.
  12. Integrierte Schaltung nach einem der Ansprüche 8 bis 11, weiterhin umfassend eine Vielzahl von weiteren Kämmen (140) in dem zweiten Bodybereich, wobei die weiteren Kämme (140) sich in einer die erste Richtung (x) schneidenden zweiten Richtung (y) erstrecken, wobei die zweite Gateelektrode (230) an wenigstens zwei Seiten der weiteren Kämme (140) angeordnet ist.
  13. Integrierte Schaltung nach einem der Ansprüche 8 bis 12, bei der die Vielzahl der zweiten Transistoren (403 1, 403 2, ..., 403 N) einen Feldeffekttransistor mit aktiver Driftzone ausführt.
  14. Integrierte Schaltung nach einem der Ansprüche 8 bis 13, bei der der erste Kamm (120) ein Material umfasst, das aus der Gruppe ausgewählt ist, die aus polykristallinem Silizium, monokristallinem Silizium und einem leitenden Material besteht.
  15. Integrierte Schaltung nach einem der Ansprüche 8 bis 14, bei der der zweite Kamm (130) monokristallines Silizium umfasst.
  16. Integrierte Schaltung nach einem der Ansprüche 8 bis 15, bei der eine Breite des ersten Kammes (120) verschieden ist von einer Breite des zweiten Kammes (130), wobei die Breiten senkrecht bezüglich der ersten Richtung (x) gemessen sind.
  17. Integrierte Schaltung, umfassend: einen ersten Transistor (411), der wenigstens teilweise in einem Halbleitersubstrat (10) ausgebildet ist, wobei der erste Transistor einen ersten Bodybereich und eine erste Gateelektrode (430) aufweist, eine Vielzahl von zweiten Transistoren (413 1, 413 2, ..., 413 N), die in Reihe verbunden sind, um eine Reihenschaltung zu bilden, wobei die Reihenschaltung in Reihe mit dem ersten Transistor (411) verbunden ist, wobei der erste Transistor (411) aufweist: einen ersten Kamm (120) und einen zweiten Kamm (130), die sich von einer ersten Hauptoberfläche (110) des Halbleitersubstrats (10) erstrecken, wobei die ersten und zweiten Kämme (120, 130) in einer ersten Richtung (x) verlaufen, den ersten Bodybereich (230), der in einem Teil des Halbleitersubstrats (10) zwischen dem ersten Kamm (120) und dem zweiten Kamm (130) angeordnet ist, und die erste Gateelektrode (240), die benachbart zu dem ersten Bodybereich (230) angeordnet ist, wobei die erste Gateelektrode (240) in der ersten Richtung verläuft.
  18. Integrierte Schaltung nach Anspruch 17, bei der die ersten und zweiten Kämme (120, 130) mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert sind, ein erster Sourcebereich (210) des ersten Transistors in dem ersten Kamm (120) angeordnet ist und ein erster Drainbereich (130) des ersten Transistors (411) in dem zweiten Kamm (130) angeordnet ist.
  19. Integrierte Schaltung nach Anspruch 17 oder 18, bei der der erste Bodybereich (230) eine flache Oberfläche hat.
  20. Integrierte Schaltung nach einem der Ansprüche 17 bis 19, weiterhin umfassend eine Vielzahl von weiteren Kämmen (140) in dem ersten Bodybereich (230), wobei die weiteren Kämme (140) sich in einer die erste Richtung (x) schneidenden zweiten Richtung (y) erstrecken, wobei die erste Gateelektrode (230) an wenigstens zwei Seiten der weiteren Kämme (41) angeordnet ist.
DE201410108786 2013-07-01 2014-06-24 Halbleitervorrichtung Withdrawn DE102014108786A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/932,564 US9269711B2 (en) 2013-07-01 2013-07-01 Semiconductor device
US13/932,564 2013-07-01

Publications (1)

Publication Number Publication Date
DE102014108786A1 true DE102014108786A1 (de) 2015-01-08

Family

ID=52106416

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201410108786 Withdrawn DE102014108786A1 (de) 2013-07-01 2014-06-24 Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US9269711B2 (de)
CN (1) CN104282757B (de)
DE (1) DE102014108786A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007117B2 (en) * 2013-08-02 2015-04-14 Infineon Technologies Dresden Gmbh Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor
US9368408B2 (en) * 2013-12-27 2016-06-14 Infineon Technologies Dresden Gmbh Method of manufacturing a semiconductor device with buried channel/body zone and semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692643A (en) * 1983-10-28 1987-09-08 Hitachi, Ltd. Semiconductor switching device having plural MOSFET's, GTO's or the like connected in series
US6667492B1 (en) * 1997-11-10 2003-12-23 Don L. Kendall Quantum ridges and tips
JP2003533050A (ja) * 2000-05-10 2003-11-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
JP4233381B2 (ja) * 2003-05-21 2009-03-04 株式会社ルネサステクノロジ 半導体装置とその製造方法
US7279997B2 (en) * 2005-10-14 2007-10-09 Freescale Semiconductor, Inc. Voltage controlled oscillator with a multiple gate transistor and method therefor
US7612406B2 (en) * 2006-09-08 2009-11-03 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
KR100873892B1 (ko) * 2007-02-27 2008-12-15 삼성전자주식회사 멀티 핑거 트랜지스터
US8624302B2 (en) * 2010-02-05 2014-01-07 Fairchild Semiconductor Corporation Structure and method for post oxidation silicon trench bottom shaping
US8455948B2 (en) 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US8569842B2 (en) 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices

Also Published As

Publication number Publication date
US20160155802A1 (en) 2016-06-02
CN104282757A (zh) 2015-01-14
US9269711B2 (en) 2016-02-23
US20150001629A1 (en) 2015-01-01
CN104282757B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102014109846B4 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102014114836B4 (de) Halbleitervorrichtung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102014109859B4 (de) Halbleitervorrichtungen mit einer feldelektrode, synchron-gleichrichtungsvorrichtung und energieversorgung
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102014111360A1 (de) Halbleiterbauelement, elektronische schaltung undverfahren zum schalten von hohen spannungen
DE102015116611B4 (de) Transistorbauelement
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014113087A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104589B4 (de) Halbleitervorrichtung und integrierte Schaltung
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016106848B4 (de) Halbleitervorrichtung mit einem Transistor
DE102015109329B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016113393A1 (de) Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
DE102015106688B4 (de) Schalter mit einem feldeffekttransistor, insbesondere in einer integrierten schaltung zur verwendung in systemen mit lasten
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102014108786A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0029410000

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee