DE102014113087A1 - Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102014113087A1
DE102014113087A1 DE102014113087.1A DE102014113087A DE102014113087A1 DE 102014113087 A1 DE102014113087 A1 DE 102014113087A1 DE 102014113087 A DE102014113087 A DE 102014113087A DE 102014113087 A1 DE102014113087 A1 DE 102014113087A1
Authority
DE
Germany
Prior art keywords
forming
semiconductor device
gate electrode
conductive layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014113087.1A
Other languages
English (en)
Other versions
DE102014113087B4 (de
Inventor
Andreas Meiser
Till Schlösser
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014113087A1 publication Critical patent/DE102014113087A1/de
Application granted granted Critical
Publication of DE102014113087B4 publication Critical patent/DE102014113087B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtung umfasst einen Transistor (5) in einem Halbleitersubstrat (10), das eine erste Hauptoberfläche (110) hat. Der Transistor umfasst einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220), eine Driftzone (260) und eine Gateelektrode (210) benachbart zu wenigstens zwei Seiten des Kanalbereichs (220). Der Kanalbereich (220) und die Driftzone (260) sind längs einer ersten Richtung parallel zu der ersten Hauptoberfläche (110) zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet. Die Halbleitervorrichtung umfasst weiterhin eine leitende Schicht (270) unterhalb der Gateelektrode (210) und isoliert von der Gateelektrode (210).

Description

  • HINTERGRUND
  • Leistungstransistoren, die gewöhnlich in der Automobil- und Industrie-Elektronik verwendet werden, erfordern einen niedrigen Einschaltwiderstand (Ron), während eine hohe Spannungssperrfähigkeit gesichert ist. Beispielsweise sollte ein MOS-("Metall-Oxid-Halbleiter"-)Leistungstransistor in der Lage sein, abhängig von Anwendungserfordernissen Drain-Source-Spannungen Vds von einigen zehn bis einigen hundert oder tausend Volt zu sperren bzw. zu blockieren. MOS-Leistungstransistoren leiten typischerweise sehr große Ströme, die bis zu einigen hundert Ampere bei typischen Gate-Source-Spannungen von etwa 2 bis 20 V sein können.
  • Laterale Leistungsvorrichtungen, in welchen ein Stromfluss hauptsächlich parallel zu einer ersten Hauptoberfläche eines Halbleitersubstrates stattfindet, sind nützlich für integrierte Schaltungen, in welche weitere Komponenten bzw. Bauelemente, wie Schalter, Brücken und Steuerschaltungen integriert sind.
  • Gemäß bestehenden Technologien gibt es Integrationsschemas, die Prozesse zum Herstellen einer vertikalen Leistungsvorrichtung, die einen Trench bzw. Graben umfasst, mit weiteren Bauelementen bzw. Komponenten, wie logischen Schaltungen, kombinieren. Im Allgemeinen ist eine Feldplatte in einem unteren Teil des Trenches angeordnet, und eine Gateelektrode ist in einem oberen Teil des Trenches vorgesehen. In derartigen vertikalen Leistungsvorrichtungen erfolgt ein Stromfluss hauptsächlich senkrecht bezüglich der ersten Hauptoberfläche des Halbleitersubstrats.
  • Es besteht ein Bedarf zum Entwickeln von weiteren lateralen Transistorkonzepten, die unter Verwendung herkömmlicher Integrationsschemas hergestellt werden können.
  • ES ist daher Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung, eine integrierte Schaltung und ein Verfahren zum Herstellen einer Halbleitervorrichtung anzugeben, die jeweils den obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruchs 1 bzw. eine integrierte Schaltung mit den Merkmalen des Patentanspruchs 11 bzw. ein Verfahren mit den Merkmalen des Patentanspruchs 16 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Transistor in einem Halbleitersubstrat, das eine erste Hauptoberfläche hat. Der Transistor umfasst einen Sourcebereich, einen Drainbereich, einen Kanalbereich, eine Driftzone und eine Gateelektrode benachbart zu wenigstens zwei Seiten des Kanalbereiches, wobei der Kanalbereich und die Driftzone längs einer ersten Richtung parallel zu der ersten Hauptoberfläche zwischen dem Sourcebereich und dem Drainbereich angeordnet sind. Die Halbleitervorrichtung umfasst außerdem eine leitende Schicht unterhalb der Gateelektrode und isoliert von der Gateelektrode.
  • Gemäß einem anderen Ausführungsbeispiel umfasst eine integrierte Schaltung einen ersten Transistor und einen zweiten Transistor in einem Halbleitersubstrat, das eine erste Hauptoberfläche hat. Der erste Transistor umfasst einen ersten Sourcebereich, einen ersten Drainbereich, einen ersten Kanalbereich, eine erste Driftzone, eine erste Gateelektrode benachbart zu wenigstens zwei Seiten des ersten Kanalbereiches, wobei der erste Kanalbereich und die erste Driftzone längs einer ersten Richtung parallel zu der ersten Hauptoberfläche zwischen dem ersten Sourcebereich und dem ersten Drainbereich angeordnet sind. Der zweite Transistor umfasst einen zweiten Sourcebereich, einen zweiten Drainbereich, einen zweiten Kanalbereich, eine zweite Driftzone, eine zweite Gateelektrode und eine zweite Feldplatte benachbart zu der zweiten Driftzone. Der zweite Kanalbereich und die zweite Driftzone sind längs einer zweiten Richtung zwischen dem zweiten Sourcebereich und dem zweiten Drainbereich angeordnet, wobei sich die zweite Richtung senkrecht bezüglich der ersten Hauptoberfläche erstreckt.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines Transistors in einem Halbleitersubstrat, das eine erste Hauptoberfläche hat. Das Bilden des Transistors umfasst ein Bilden eines Sourcebereiches, ein Bilden eines Drainbereiches, ein Bilden eines Kanalbereiches, ein Bilden einer Driftzone und ein Bilden einer Gateelektrode benachbart zu wenigstens zwei Seiten des Kanalbereiches. Der Kanalbereich und die Driftzone sind längs einer ersten Richtung parallel zu der ersten Hauptoberfläche zwischen dem Sourcebereich und dem Drainbereich angeordnet. Das Bilden der Halbleitervorrichtung umfasst weiterhin ein Bilden einer leitenden Schicht, wobei ein Teil der leitenden Schicht unterhalb der Gateelektrode und isoliert von der Gateelektrode angeordnet ist.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der vorliegenden Erfindung zu liefern, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1 zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, wobei die Schnittdarstellung parallel zu einer ersten Hauptoberfläche eines Halbleitersubstrates geführt ist.
  • 2 zeigt eine Schnittdarstellung der in 1 dargestellten Halbleitervorrichtung.
  • 3A und 3B veranschaulichen weitere Schnittdarstellungen der in 1 gezeigten Halbleitervorrichtung.
  • 4A zeigt eine Schnittdarstellung einer integrierten Schaltung, wobei die Schnittdarstellung längs einer Ebene parallel zu einer ersten Hauptoberfläche des Halbleitersubstrats geführt ist.
  • 4B zeigt eine Schnittdarstellung eines Teiles der in 4A dargestellten integrierten Schaltung.
  • 5A bis 5H zeigen Schnittdarstellungen und entsprechende Masken zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • 6 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • 7 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einem Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiel gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie, wie "Oberseite", "Boden", "Vorderseite", "Rückseite", "vorne", "hinten" usw. im Hinblick auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten der Ausführungsbeispiele der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Veranschaulichung verwendet und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe "Wafer", "Substrat" oder "Halbleitersubstrat", die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, welche eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, gelagert durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen umfassen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter kann ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Die Begriffe "lateral" und "horizontal", wie diese in der vorliegenden Beschreibung verwendet sind, sollen eine Orientierung bzw. Ausrichtung parallel zu einer ersten Oberfläche eines Halbleitersubstrates oder eines Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Chips bzw. einer Die sein.
  • Der Begriff "vertikal", wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.
  • Die hier verwendeten Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein der festgestellten Elemente oder Merkmale anzeigen, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines "n"-Dotierungsbereiches ist, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein "n"-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung sind für ein besseres Verständnis oft die dotierten Teile als "p"- oder "n"-dotiert angegeben. Es ist klar zu verstehen, dass diese Bezeichnung in keiner Weise begrenzend sein soll. Der Dotierungstyp kann beliebig sein, solange die beschriebene Funktionalität erzielt wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.
  • Die in dieser Beschreibung verwendeten Begriffe "gekoppelt" und/oder "elektrisch gekoppelt" sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen, vielmehr können dazwischenliegende Elemente zwischen den "gekoppelten" oder "elektrisch gekoppelten" Elementen vorhanden sein. Der Begriff "elektrisch verbunden" soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen beschreiben.
  • 1 zeigt eine Schnittdarstellung einer Halbleitervorrichtung 1 gemäß einem Ausführungsbeispiel. Die Schnittdarstellung von 1 ist längs einer Ebene genommen, die parallel zu einer ersten Hauptoberfläche eines Halbleitersubstrats ist. Die in 1 gezeigte Halbleitervorrichtung 1 umfasst einen Sourcebereich 201, einen Drainbereich 205, einen Kanalbereich 220 und eine Driftzone 260. Der Sourcebereich 201, der Drainbereich 205 und die Driftzone 260 können mit Dotierstoffen eines ersten Leitfähigkeitstyps, beispielsweise n-Typ-Dotierstoffen, dotiert sein. Die Dotierungskonzentration der Source- und Drainbereiche 201, 205 kann höher als die Dotierungskonzentration der Driftzone 260 sein. Der Kanalbereich 220 ist zwischen dem Sourcebereich 201 und der Driftzone 260 angeordnet. Der Kanalbereich 220 ist mit Dotierstoffen eines zweiten Leitfähigkeitstyps, beispielsweise p-Typ-Dotierstoffen, dotiert. Die Driftzone 260 kann zwischen dem Kanalbereich 220 und dem Drainbereich 205 angeordnet sein. Der Sourcebereich 201, der Kanalbereich 220, die Driftzone 260 und der Drainbereich 205 sind längs einer ersten Richtung parallel zu einer ersten Hauptoberfläche des Halbleitersubstrats gelegen.
  • Wenn eine geeignete Spannung an die Gateelektrode 210 gelegt wird, wird die Leitfähigkeit eines Kanals, der in dem Kanalbereich 220 gebildet ist, durch die Gatespannung gesteuert. Die Gateelektrode 210 ist von dem Kanalbereich 220 mittels eines isolierenden Gatedielektrikummaterials 211, wie beispielsweise Siliziumoxid, isoliert. Durch Steuern der Leitfähigkeit des in dem Kanalbereich 220 gebildeten Kanals kann der Stromfluss von dem Sourcebereich 201 über den in dem Kanalbereich 220 gebildeten Kanal und die Driftzone 260 zu dem Drainbereich 205 gesteuert werden. Gemäß einem Ausführungsbeispiel kann der Transistor weiterhin eine Feldplatte 250 aufweisen, die benachbart zu der Driftzone 260 angeordnet ist. Die Feldplatte 250 ist von der Driftzone 260 mittels einer isolierenden Felddielektrikumschicht 251, wie beispielsweise Siliziumoxid, isoliert.
  • Wie oben erläutert wurde, ist, wenn der Transistor eingeschaltet ist, eine Inversionsschicht an der Grenze zwischen dem Kanalbereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet. Demgemäß ist der Transistor in einem leitenden Zustand von dem Sourcebereich 201 zu dem Drainbereich 205 über die Driftzone 260. Wenn der Transistor ausgeschaltet ist, ist kein leitender Kanal an der Grenze zwischen dem Kanalbereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet, so dass kein Strom fließt. Weiterhin kann eine geeignete Spannung an die Feldplatte 250 in einen Aus-Zustand gelegt werden. In einem Aus-Zustand verarmt die Feldplatte 250 Ladungsträger von der Driftzone 260, so dass die Durchbruchspannungseigenschaften der Halbleitervorrichtung 1 verbessert sind. In einer Halbleitervorrichtung 1, die eine Feldplatte 250 aufweist, kann die Dotierungskonzentration der Driftzone 260 erhöht sein, ohne die Durchbruchspannungseigenschaften im Vergleich mit einer Vorrichtung ohne eine Feldplatte zu verschlechtern. Aufgrund der höheren Dotierungskonzentration der Driftzone 260 ist der Einschaltwiderstand RDSon weiter vermindert, was in verbesserten Vorrichtungseigenschaften bzw. -kennlinien resultiert.
  • Die Halbleitervorrichtung 1 kann weiterhin einen Bodykontaktbereich 280 aufweisen, der mit dem zweiten Leitfähigkeitstyp dotiert sein kann. Weiterhin umfasst die Halbleitervorrichtung einen Isolationstrench bzw. -graben 292, der die Anordnung von lateralen Transistoren umgibt. Ein isolierendes Material 291 ist an den Seitenwänden des Isolationstrenches 292 angeordnet. Weiterhin ist eine leitende Füllung 290 innerhalb des Isolationstrenches 292 gelegen.
  • 2 veranschaulicht eine Schnittdarstellung der Halbleitervorrichtung 1 längs der in 1 mit I und I' bezeichneten Linie. Die Schnittdarstellung von 2 ist so geführt, dass die Gateelektrode 210 und die Feldplatte 250 geschnitten werden. Die Halbleitervorrichtung 1 ist in einem Halbleitersubstrat 10 gebildet, das eine Basisschicht 15 umfasst, die beispielsweise mit dem ersten Leitfähigkeitstyp, z.B. n+, dotiert sein kann, überlagert durch einen Bereich des ersten Leitfähigkeitstyps bei einer geringeren Dotierungskonzentration. Ein Teil 16 des Substratmaterials, das mit Dotierstoffen des zweiten Leitfähigkeitstyps dotiert ist, ist über der Basisschicht 15 angeordnet. Entsprechend dotierte Substratteile und Wannen sind gebildet, um den Sourcebereich 201 einschließlich eines stark dotierten Bereiches 201a, der in Kontakt mit der Sourceelektrode 202 ist, vorzusehen. Weiterhin umfasst der Bodykontaktbereich 280 einen stark dotierten Bereich 280a, der in Kontakt mit dem Bodykontaktstöpsel 281 ist. Der Bodykontaktteil 280 verbindet den Kanalbereich 220 mit einem geeigneten Potential, wie mit dem Sourcepotential, um einen parasitären Bipolartransistor zu vermeiden, der sonst an diesem Teil gebildet werden könnte.
  • Die Gateelektrode 210 ist in einem Gatetrench 213 angeordnet. Der Gatetrench 213 ist in der ersten Hauptoberfläche 110 des Halbleitersubstrats 10 bis zu einer Bodenseite der Schicht 16 vorgesehen. Weiterhin ist die Feldplatte 250 in einem Feldplattentrench 253 vorgesehen, der sich bis zu der gleichen Tiefe wie der Gateelektrodentrench 213 erstrecken kann. Der Isolationstrench 292 kann sich bis zur gleichen Tiefe wie der Gatetrench 213 und der Feldplattentrench 253 erstrecken. Das in den Isolationstrench 292 gefüllte Material 290 kann das gleiche Material wie das Material der Feldplatte 250 und das Material 270, das in dem Halbleitersubstrat 10 unter der Gateelektrode 210 angeordnet ist, sein.
  • Ein leitendes Material 270 ist in den Gatetrenches 213 vorgesehen. Ein Teil des leitenden Materials 270 ist in dem Halbleitersubstrat 10 unter der Gateelektrode 210 gelegen und von der Gateelektrode 210 durch das isolierende Material 211 und von dem umgebenden Halbleitermaterial durch isolierendes Material 271 isoliert. Gemäß einem Ausführungsbeispiel ist ein Teil der leitenden Schicht 270 benachbart zu bzw. neben der ersten Hauptoberfläche 110 angeordnet. Die leitende Schicht 270 ist über einen Verbindungsstöpsel 272 mit geeignetem Potential gekoppelt. Dadurch kann ein parasitärer MOS-Transistor vermieden werden, der sonst an dieser Position gebildet sein könnte. Beispielsweise kann die leitende Schicht 270 mit dem Sourceanschluss 273 gekoppelt sein. Der Drainbereich 205 kann mit der Drainelektrode 206 gekoppelt sein.
  • 3A zeigt eine weitere Schnittdarstellung der Halbleitervorrichtung längs der in 1 mit II und II' bezeichneten Linie. Die Schnittdarstellung von 3A ist so geführt, dass der Kanalbereich 220 und die Driftzone 260 geschnitten werden.
  • Wie in 3A gezeigt ist, erstreckt sich der Bodykontaktbereich 280 in einer dritten Richtung, die parallel zu der ersten Hauptoberfläche 110 und senkrecht bezüglich der ersten Richtung ist. In ähnlicher Weise erstreckt sich der Sourcebereich 201 längs der dritten Richtung. Ein Teil des Sourcebereiches 201 ist zwischen Abschnitten der leitenden Schicht 270 angeordnet, die in den Gatetrenches 213 vorgesehen ist. Der Kanalbereich 220 ist zwischen benachbarten Teilen der Gateelektrode 210 angeordnet. Der Kanalbereich 220 umfasst einen dotierten Substratteil, der mit dem zweiten Leitfähigkeitstyp dotiert ist. Die Driftzone 260 ist zwischen benachbarten Feldplattentrenches 253 angeordnet.
  • 3B zeigt eine Schnittdarstellung der Halbleitervorrichtung längs der in 1 mit III und III' angegebenen Linie in einer Richtung, die senkrecht jeweils bezüglich der Richtung zwischen I und I' oder II und II' ist. Wie in 3B gezeigt ist, hat der Kanalbereich 220 die Gestalt eines Kammes bzw. Firstes bzw. Grates, wobei der Kamm eine Breite d1 hat. Beispielsweise kann der Kamm eine Oberseite 220a und zwei Seitenwände 220b aufweisen. Die Seitenwände 220b können sich senkrecht oder unter einem Winkel von mehr als 75° bezüglich zu der Hauptoberfläche 110 erstrecken. Gemäß dem in 3 gezeigten Ausführungsbeispiel kann die Gateelektrode 210 neben wenigstens zwei Seiten des Kammes angeordnet sein. Weiterhin kann die Gateelektrode 210 auch neben der bzw. benachbart zur Oberseite 220a des Kammes vorgesehen sein. Gemäß einem anderen Ausführungsbeispiel kann die Gateelektrode 210 benachbart zu bzw. neben lediglich zwei Seitenwänden 220b des Kammes sein. Wie weiterhin in 3B veranschaulicht ist, ist das leitende Material 270 in einem unteren Teil der Gatetrenches 213 angeordnet.
  • Wie anhand der 1 bis 3B veranschaulicht ist, umfasst eine Halbleitervorrichtung 1 einen Transistor 5, der in einem Halbleitersubstrat 10 gebildet ist, das eine erste Hauptoberfläche 110 hat. Der Transistor 5 umfasst einen Sourcebereich 201, einen Drainbereich 205, einen Kanalbereich 220, eine Driftzone 260 und eine Gateelektrode 210, die sich in einer ersten Richtung parallel zu der ersten Hauptoberfläche 110 erstreckt. Die Gateelektrode 210 ist benachbart zu wenigstens zwei Seiten des Kanalbereichs 220 angeordnet, und der Kanalbereich 220 sowie die Driftzone 260 sind längs der ersten Richtung zwischen dem Sourcebereich 201 und dem Drainbereich 205 vorgesehen. Die Halbleitervorrichtung umfasst weiterhin eine leitende Schicht 270. Ein Teil der leitenden Schicht 270 ist in dem Halbleitersubstrat 10 unterhalb der Gateelektrode 210 angeordnet und von der Gateelektrode 210 isoliert. Gemäß einem weiteren Ausführungsbeispiel kann die Halbleitervorrichtung 1 eine Feldplatte 250 umfassen, die benachbart zu der Driftzone 260 angeordnet ist.
  • Demgemäß hat der Kanalbereich 220 eine Gestalt eines ersten Kammes 222, der sich in der ersten Richtung erstreckt. Gemäß einem Ausführungsbeispiel kann auch die Driftzone 260 eine Gestalt eines zweiten Kammes haben, der sich längs der ersten Richtung erstreckt. Wie in 1 veranschaulicht ist, kann der zweite Kamm 262 eine Breite d2 haben, die verschieden von der Breite d1 des ersten Kammes 222 ist.
  • Gemäß einem Ausführungsbeispiel gilt für die Breite d1 des Kanalbereiches 220 d1 ≤ 2 × ld, wobei ld eine Länge einer Verarmungszone bezeichnet, die an der Zwischenfläche zwischen dem Gatedielektrikum 211 und dem Kanalbereich 220 gebildet ist. Beispielsweise kann die Breite der Verarmungszone bestimmt werden wie folgt:
    Figure DE102014113087A1_0002
    wobei εs die Dielektrizitätskonstante des Halbleitermaterials (11,9 × ε0 für Silizium, ε0 = 8,85 × 10–14 F/cm) bezeichnet, k die Boltzmann-Konstante (1,38066 × 1023 J/k) angibt, T die Temperatur ist, ln den natürlichen Logarithmus bezeichnet, NA die Fremdstoffkonzentration des Halbleiterkörpers ist, ni die intrinsische Trägerkonzentration (1,45 × 1010 cm für Silizium bei 27°C) angibt und q die Elementarladung (1,6 × 10–19 C) ist.
  • Im Allgemeinen verändert sich die Länge der Verarmungszone abhängig von der Gatespannung. Es wird angenommen, dass in einem Transistor die Länge der Verarmungszone bei einer Gatespannung entsprechend der Schwellenspannung der maximalen Breite der Verarmungszone entspricht. Beispielsweise kann die Breite der ersten Kämme angenähert 20 bis 130 nm sein, beispielsweise 40 bis 120 nm längs der ersten Hauptoberfläche 110 des Halbleitersubstrats 10.
  • Darüber hinaus kann das Verhältnis von Länge zu Breite die folgende Beziehung erfüllen: s1/d1 > 2,0, wobei s1 die Länge des ersten Kammes in Kontakt mit der Gateelektrode 210 oder, anders gesagt, die Länge des Kanalbereiches, gemessen längs der ersten Richtung, wie dies auch in 1 veranschaulicht ist, bezeichnet. Gemäß weiteren Ausführungsbeispielen gilt s1/d1 > 2,5. Gemäß einem weiteren Ausführungsbeispiel kann die Driftzone 260 eine flache Oberfläche umfassen, die nicht gemustert ist, um Kämme zu bilden.
  • Gemäß dem Ausführungsbeispiel, in welchem die Breite d1 ≤ 2 × ld vorliegt, ist der Transistor 200 ein sogenannter "vollständig verarmter" Transistor, in welchem der Kanalbereich 220 vollständig verarmt ist, wenn die Gateelektrode 210 auf eine Ein- bzw. Einschaltspannung gesetzt ist. In einem derartigen Transistor kann eine optimale Unterschwellenspannung erzielt werden, und Kurzkanaleffekte können wirksam unterdrückt werden, was in verbesserten Vorrichtungseigenschaften resultiert.
  • In einem Transistor, der eine Feldplatte 250 umfasst, ist es andererseits wünschenswert, eine Driftzone 260 zu verwenden, die eine Breite d2 hat, die viel größer als die Breite d1 ist. Aufgrund der größeren Breite d2 der Driftzone kann der Widerstand RDSon der Driftzone 360 weiter vermindert werden, was in weiter verbesserten Vorrichtungseigenschaften resultiert. Um die Eigenschaften der Halbleitervorrichtung in dem Bodybereich zu verbessern und um die Vorrichtungseigenschaften in der Driftzone weiter zu verbessern, kann ein Mustern der Gateelektrode und der Feldplatte ausgeführt werden, indem eine geeignete Ätzmaske verwendet wird, so dass eine verschiedene Breite der ersten und zweiten Kämme vorgesehen wird.
  • Wie insbesondere anhand der 5A bis 5H diskutiert werden wird, kann die in den 1 bis 3B gezeigte Halbleitervorrichtung durch ein Integrationsschema zum Herstellen eines vertikalen Leistungstransistors ausgeführt werden, d.h. eines Leistungstransistors, in welchem die Feldplatte 250 und die Gateelektrode 210 durch zwei verschiedene leitende Schichten ausgebildet sind, die in einem Trench angeordnet sind, der in der ersten Hauptoberfläche 110 des Halbleitersubstrats 10 gebildet ist.
  • 4A zeigt eine Schnittdarstellung einer integrierten Schaltung gemäß einem Ausführungsbeispiel. Die Schnittdarstellung von 4A ist in einer Ebene parallel zu der ersten Hauptoberfläche des Halbleitersubstrates geführt. Wie dargestellt ist, umfasst eine integrierte Schaltung 2 gemäß einem Ausführungsbeispiel eine Halbleitervorrichtung 1, wie diese oben anhand der 1 bis 3 beschrieben ist. Weiterhin umfasst die integrierte Schaltung 2 eine zweite Halbleitervorrichtung 3, die vertikale Leistungstransistoren umfasst. Wie speziell in 4A veranschaulicht ist, umfasst die zweite Halbleitervorrichtung 3 eine Vielzahl von Gatetrenches bzw. gräben 310, die in einer Richtung parallel zu der ersten Hauptoberfläche des Halbleitersubstrates verlaufen. Die Halbleitervorrichtung 3 kann weiterhin einen Isolationstrench bzw. -graben 393 aufweisen, der die Anordnung von Gatetrenches 310 einschließt. Eine isolierende Schicht 391 ist an Seitenwänden des Isolationstrenches 393 angeordnet. Weiterhin ist eine leitende Füllung 390 in den Isolationstrenches 393 vorgesehen.
  • 4B zeigt eine Schnittdarstellung der zweiten Halbleitervorrichtung 3 längs der in 4A mit III und III' angegebenen Linie. Die Halbleitervorrichtung 3 umfasst eine Vielzahl von vertikalen Transistoren 35, die parallel verbunden sein können. Jeder der vertikalen Transistoren 35 umfasst einen Gatetrench 310, der in der ersten Oberfläche 110 des Halbleitersubstrats 10 gebildet ist. Die Halbleitervorrichtung 3 umfasst einen Sourcebereich 401, der benachbart zu der ersten Hauptoberfläche 110 angeordnet ist, und einen Drainbereich 409, der auf einer Rückseite des Halbleitersubstrats 10 gelegen ist. Eine Drainelektrode 410 ist benachbart zu dem Drainbereich 409 angeordnet. Weiterhin umfasst die Halbleitervorrichtung 3 einen Kanalbereich 402 und eine Driftzone 406, die zwischen dem Sourcebereich 401 und dem Drainbereich 409 in einer zweiten Richtung angeordnet ist, die senkrecht bezüglich der ersten Hauptoberfläche 110 ist. Eine Feldplatte 405 ist in einem unteren Teil der Gatetrenches 310 vorgesehen. Weiterhin ist eine Gateelektrode 403 in einem oberen Teil des Trenches 310 benachbart zu dem Kanal 402 angeordnet. Die Gateelektrode 403 ist von dem Kanalbereich 402 mittels eines Gatedielektrikums 408 isoliert. Weiterhin ist die Feldplatte 405 von der Driftzone 406 mittels einer Felddielektrikumschicht 407 isoliert. Die Gateelektrode 403 ist von der Feldplatte 405 durch eine isolierende Schicht 412 isoliert.
  • Wenn eine geeignete Spannung an die Gateelektrode 403 angelegt ist, wird ein leitender Kanal als eine Zwischenfläche bzw. Zwischenbereich zwischen dem Kanalbereich 402 und der Gatedielektrikumschicht 408 gebildet. Demgemäß steuert die Gatespannung den Stromfluss zwischen dem Sourcebereich 401 und dem Drainbereich 409. Wenn der Transistor ausgeschaltet ist, wird kein leitender Kanal an der Zwischenfläche zwischen dem Kanalbereich 402 und der Gatedielektrikumschicht 408 gebildet. Weiterhin werden aufgrund des Vorhandenseins der Feldplatte 405 Ladungsträger von der Driftschicht 406 verarmt, so dass der sich ergebende Transistor vergleichsweise hohe Spannungen aushalten kann. Gemäß einem Ausführungsbeispiel können beide Typen von Transistoren, d.h. der laterale Transistor 5 und der vertikale Transistor 35, in einem einzigen Halbleitersubstrat 10 integriert werden. Weiterhin können beide Halbleitervorrichtungen durch verbundene Prozessschritte gebildet werden. Beispielsweise können mittels verschiedener Masken für die erste Halbleitervorrichtung 1 und die zweite Halbleitervorrichtung 3 die jeweiligen Komponenten prozessiert werden.
  • Die 5A bis 5H veranschaulichen Schritte zum Herstellen der Halbleitervorrichtung 1 oder der integrierten Schaltung 2. Die 5A bis 5H veranschaulichen speziell Schnittdarstellungen längs der in 1 mit I und I' angegebenen Linie.
  • Der Start- bzw. Ausgangspunkt zum Durchführen des Verfahrens gemäß einem Ausführungsbeispiel ist ein stark dotierter Wafer, der mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert ist, beispielsweise ein n+-Halbleiterwafer 500. Eine Halbleiterschicht des ersten Leitfähigkeitstyps, die mit einer geringeren Dotierungskonzentration als der Wafer 500 dotiert ist, beispielsweise eine n–-Schicht wird epitaktisch über dem Halbleiterwafer 500 aufgewachsen. 5A zeigt eine Schnittdarstellung eines Beispiels einer sich ergebenden Struktur. Eine Schicht 510 des ersten Leitfähigkeitstyps bei einer niedrigeren Dotierungskonzentration ist über dem Wafer 500 des ersten Leitfähigkeitstyps gebildet, der eine höhere Dotierungskonzentration hat. Die Oberfläche der Schicht 510 bildet die erste Hauptoberfläche 520 des sich ergebenden Substrats.
  • Danach können einige Dotierprozesse durchgeführt werden, um Wannenimplantationen herzustellen. Beispielsweise können diese Wannenimplantationen Komponenten bzw. Bauelemente der ersten und zweiten Halbleitervorrichtungen 1, 3 definieren. Weiterhin können die implantierten Wannenteile Komponenten von logischen Schaltungen ausführen, die in späteren oder parallelen Prozessen zu bilden sind.
  • 5B zeigt ein Beispiel einer sich ergebenden Struktur. Wie in 5B gezeigt ist, ist eine Schicht 530, die mit Dotierstoffen des zweiten Leitfähigkeitstyps dotiert ist, über einem Teil 515 der Schicht 510 des ersten Leitfähigkeitstyp angeordnet, der mit einer niedrigeren Dotierungskonzentration dotiert ist. Weiterhin sind Teile 550 des ersten Leitfähigkeitstyps benachbart zu der ersten Hauptoberfläche 520 angeordnet. Die Schicht 530 bildet eine vertikale Isolation zwischen dem Teil 515 und dem Teil 550 des ersten Leitfähigkeitstyps. Zusätzlich sind Teile 540 des zweiten Leitfähigkeitstyps benachbart zu der ersten Hauptoberfläche 520 angeordnet.
  • Danach können Ätzprozesse durchgeführt werden. Gemäß einem Ausführungsbeispiel eines Verfahrens zum Herstellen einer integrierten Schaltung können Masken verwendet werden, um entsprechend Komponenten der zweiten Halbleitervorrichtung 3 zu prozessieren. Beispielsweise kann die in 5D gezeigte Maske 570 zum Bilden von Öffnungen 560, 565 in der ersten Hauptoberfläche 520 des Substrats 10 verwendet werden, wie dies in 5C gezeigt ist, um die Gateelektrode 210 und die Feldplatte 250 zu bilden. Weiterhin kann, obwohl dies explizit in den 5C und 5D ebenfalls nicht gezeigt ist, die Maske 570 Öffnungen aufweisen, um die Isolationstrenches 293 zu bilden. Die in 5D gezeigte Maske 570 umfasst Öffnungen 574 zum Definieren der Gatetrenches 560 und Öffnungen 572 zum Definieren der Feldplattentrenches 565. Mittels der in 5D gezeigten Maske 570 wird ein Ätzprozess durchgeführt, um die Öffnungen 560, 565 zu bilden. Danach kann eine isolierende Schicht aufgetragen bzw. abgeschieden werden, gefolgt von der Abscheidung bzw. Auftragung einer leitenden Schicht.
  • Beispielsweise kann, wie ebenfalls in 5E gezeigt ist, eine erste isolierende Schicht 561 in der ersten Öffnung 560 gebildet werden, und eine zweite isolierende Schicht 566 kann in der zweiten Öffnung 565 gebildet werden. Weiterhin kann eine erste leitende Schicht 562 in der ersten Öffnung 560 gebildet werden, und eine zweite leitende Schicht 567 kann in der zweiten Öffnung 565 gebildet werden. In ähnlicher Weise können eine isolierende Schicht und eine leitende Schicht in den Isolationstrenches gebildet werden (nicht dargestellt). Die Prozesse des Bildens der isolierenden Schicht und der leitenden Schicht können Prozessschritte sein, die beispielsweise die Felddielektrikumschicht 407 und die Feldplatte 405, gezeigt in 5B, bilden.
  • Danach wird ein weiterer Ätzprozess mittels der Maske 570 vorgenommen, die beispielsweise in 5G gezeigt ist. Wie dargestellt ist, umfasst die in 5G gezeigte Maske 570 Öffnungen 575, die die Positionen der Gateelektroden 210 definieren.
  • 5F zeigt ein Beispiel einer sich ergebenden Struktur nach Durchführen eines entsprechenden Ätzprozesses. Wie gezeigt ist, werden Öffnungen 563 in der leitenden Schicht 562 und der isolierenden Schicht 561 gebildet. Danach wird ein weiterer Prozess des Bildens einer isolierenden Schicht, gefolgt durch eine leitende Schicht 569, durchgeführt. Aufgrund dieses Prozessschrittes wird eine dünne Schicht 568 auf den Seitenwänden und der Bodenseite der Öffnungen 563, gefolgt durch eine leitende Füllung 569, gebildet. Beispielsweise kann dieser Prozess auch die Gatedielektrikumschicht 408 und die Gateelektrode 403 des in 4B dargestellten vertikalen Transistors 35 bilden. Weiterhin können Dotierungsprozesse durchgeführt werden, um stark dotierte Teile der Source- und Drainbereiche 201, 205 vorzusehen. 5H zeigt ein Beispiel einer sich ergebenden Struktur.
  • Danach können weitere Prozessschritte durchgeführt werden, um weitere Komponenten der ersten Halbleitervorrichtung 1 und der zweiten Halbleitervorrichtung 3 vorzusehen. Beispielsweise können weitere isolierende Schichten gebildet werden, gefolgt von einem Bilden jeweiliger Kontakte zu den Komponenten bzw. Bauelementen der ersten und zweiten Halbleitervorrichtungen 1, 3.
  • 6 fasst Elemente des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel zusammen. Wie in 6 gezeigt ist, umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines Transistors in einem Halbleitersubstrat, das eine erste Hauptoberfläche hat. Das Bilden des Transistors umfasst: Bilden eines Sourcebereiches (S40), Bilden eines Drainbereiches (S40), Bilden eines Kanalbereiches (S10), Bilden einer Driftzone (S20) und Bilden einer Gateelektrode (S30), um sich in einer ersten Richtung parallel zu der ersten Hauptoberfläche benachbart zu wenigstens zwei Seiten des Kanalbereiches zu erstrecken, wobei der Kanalbereich und die Driftzone längs einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich gelegen sind. Das Bilden der Halbleitervorrichtung umfasst weiterhin ein Bilden einer leitenden Schicht (S25), wobei ein Teil der leitenden Schicht in dem Halbleitersubstrat unter der Gateelektrode gelegen und von der Gateelektrode isoliert ist.
  • Gemäß einem Ausführungsbeispiel kann das Verfahren weiterhin ein Bilden von Trenches in der ersten Hauptoberfläche umfassen, wobei ein Bilden des Teiles der leitenden Schicht ein Bilden eines leitenden Materials in den Trenches umfasst. Gemäß einem Ausführungsbeispiel kann das Verfahren weiterhin ein Rückätzen eines Teiles des leitenden Materials in den Trenches umfassen. Beispielsweise kann ein Bilden der Gateelektrode ein Bilden einer isolierenden Schicht über dem Teil der leitenden Schicht, wobei die isolierende Schicht Seitenwände der Trenches auskleidet, und ein Bilden einer Gateleiterschicht über der isolierenden Schicht umfassen. Gemäß einem Ausführungsbeispiel kann das Bilden der Halbleitervorrichtung außerdem ein Bilden einer Feldplatte (S35) umfassen.
  • Weiterhin fasst 7 Elemente eines Verfahrens zum Herstellen einer integrierten Schaltung zusammen. Wie gezeigt ist, kann ein Bilden einer integrierten Schaltung ein Bilden eines ersten Transistors (S100) und ein Bilden eines zweiten Transistors (S200) in einem Halbleitersubstrat mit einer ersten Hauptoberfläche umfassen. Das Bilden des ersten Transistors kann umfassen: Bilden eines ersten Sourcebereiches (S140), Bilden eines ersten Drainbereiches (S140), Bilden eines ersten Kanalbereiches (S110), Bilden einer ersten Driftzone (S120) und Bilden einer ersten Gateelektrode (S130), die sich in einer ersten Richtung parallel zu der ersten Hauptoberfläche erstreckt, wobei die erste Gateelektrode so gebildet wird, dass sie benachbart zu wenigstens zwei Seiten des Kanalbereiches angeordnet ist. Das Bilden des ersten Kanalbereiches und das Bilden der ersten Driftzone können so vorgenommen werden, dass sie längs der ersten Richtung zwischen dem ersten Sourcebereich und dem ersten Drainbereich angeordnet sind. Weiterhin umfasst das Bilden des zweiten Transistors (S200): Bilden eines zweiten Sourcebereiches (S240), Bilden eines zweiten Drainbereiches (S240), Bilden eines zweiten Kanalbereiches (S210), Bilden einer zweiten Driftzone (S220) und Bilden einer zweiten Gateelektrode (S230), wobei der zweite Kanalbereich und die zweite Driftzone längs einer zweiten Richtung zwischen dem zweiten Sourcebereich und dem zweiten Drainbereich angeordnet sind, und wobei der zweite Drainbereich sich senkrecht bezüglich der ersten Hauptoberfläche erstreckt. Gemäß einem Ausführungsbeispiel kann das Bilden des ersten Transistors (S100) außerdem ein Bilden einer leitenden Schicht (S125) umfassen, wobei ein Teil der leitenden Schicht in dem Halbleitersubstrat unterhalb der ersten Gateelektrode angeordnet und von der ersten Gateelektrode isoliert ist. Gemäß einem Ausführungsbeispiel kann das Bilden des zweiten Transistors (S200) außerdem ein Bilden einer zweiten Feldplatte (S225) derart umfassen, dass sie benachbart zu der zweiten Driftzone angeordnet ist.
  • Gemäß einem Ausführungsbeispiel kann das Verfahren weiterhin ein Bilden von Trenches in der ersten Hauptoberfläche umfassen, wobei ein Bilden des Teiles der leitenden Schicht ein Bilden eines leitenden Materials in den Trenches umfasst. Gemäß einem Ausführungsbeispiel kann das Verfahren weiterhin ein Rückätzen eines Teiles des leitenden Materials in den Trenches umfassen. Beispielsweise kann das Bilden der ersten Gateelektrode ein Bilden einer isolierenden Schicht über dem Teil der leitenden Schicht, wobei die isolierende Schicht Seitenwände der Trenches auskleidet, und ein Bilden einer Gateleiterschicht über der isolierenden Schicht umfassen.
  • Gemäß einem Ausführungsbeispiel kann das Bilden der ersten Halbleitervorrichtung außerdem ein Bilden einer ersten Feldplatte umfassen.
  • Gemäß einem Ausführungsbeispiel können Elemente des ersten Transistors und Elemente des zweiten Transistors durch verbundene bzw. gemeinsame Prozessschritte bzw. Verarbeitungsprozesse gebildet werden. Beispielsweise können das Bilden der Trenches zum Bilden der ersten Gateelektrode und das Bilden der Trenches zum Bilden der zweiten Gateelektrode verbundene bzw. gemeinsame Ätzprozesse umfassen, welche verschiedene Masken verwenden. Weiterhin können das Bilden der leitenden Schicht und das Bilden der zweiten Feldplatte gemeinsame bzw. verbundene Verfahren des Bildens einer leitenden Schicht umfassen. Weiterhin können das Bilden der ersten Gateelektrode und das Bilden der zweiten Gateelektrode verbundene bzw. gemeinsame Verfahren des Bildens einer leitenden Schicht umfassen.
  • Während Ausführungsbeispiele der Erfindung oben beschrieben sind, ist es offensichtlich, dass weitere Ausführungsbeispiele gestaltet werden können. Beispielsweise können weitere Ausführungsbeispiele jegliche Unterkombination der in den Patentansprüchen angegebenen Merkmale oder jegliche Unterkombination von Elementen, die in den oben gegebenen Beispielen beschrieben sind, umfassen. Demgemäß sollen der Kern und Bereich der beigefügten Patentansprüche nicht auf die Beschreibung der hier enthaltenen Ausführungsbeispiele begrenzt sein.

Claims (19)

  1. Halbleitervorrichtung mit einem Transistor (5) in einem Halbleitersubstrat (10), das eine erste Hauptoberfläche (110) hat, wobei der Transistor aufweist: einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220), eine Driftzone (260) und eine Gateelektrode (210) benachbart zu wenigstens zwei Seiten des Kanalbereiches (220), wobei der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung parallel zu der ersten Hauptoberfläche (110) zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind, wobei die Halbleitervorrichtung weiterhin eine leitende Schicht (270) unterhalb der Gateelektrode (210) und isoliert von der Gateelektrode (210) umfasst.
  2. Halbleitervorrichtung nach Anspruch 1, bei der ein Teil der leitenden Schicht (270) benachbart zu der ersten Hauptoberfläche (110) angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 2, bei der der Teil der leitenden Schicht (270) und die Gateelektrode (210) in einem Gatetrench (213) angeordnet sind, der in der ersten Hauptoberfläche (110) des Halbleitersubstrats (10) ausgebildet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der die leitende Schicht (270) und der Sourcebereich (201) mit einem Sourceanschluss (273) verbunden sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, weiterhin umfassend eine Feldplatte (250), die benachbart zu der Driftzone (260) angeordnet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der der Kanalbereich (220) eine Gestalt eines sich in der ersten Richtung erstreckenden ersten Kammes (222) hat.
  7. Halbleitervorrichtung nach Anspruch 6, bei der ein Teil der Driftzone (260) eine Gestalt eines sich längs der ersten Richtung erstreckenden zweiten Kammes (262) hat.
  8. Halbleitervorrichtung nach Anspruch 7, bei der der zweite Kamm (262) eine von einer Breite (d1) des ersten Kammes (222) verschiedene Breite (d2) hat.
  9. Halbleitervorrichtung nach einem der Ansprüche 6 bis 8, bei der eine Breite (d) des ersten Kammes (222) gegeben ist durch: d ≤ 2 × ld, wobei ld eine Länge einer Verarmungszone bezeichnet, die an einer Zwischenfläche zwischen dem ersten Kamm (222) und der Gateelektrode (210) gebildet ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 6 bis 9, bei der s/d > 2,0 gilt, wobei s eine Länge des ersten Kammes (222), gemessen längs einer ersten Richtung, und eine d eine Breite des ersten Kammes (222) bezeichnen.
  11. Integrierte Schaltung mit einem ersten Transistor (5) und einem zweiten Transistor (35) in einem Halbleitersubstrat (10), das eine erste Hauptoberfläche (110) hat, wobei der erste Transistor aufweist: einen ersten Sourcebereich (201), einen ersten Drainbereich (205), einen ersten Kanalbereich (220), eine erste Driftzone (260) und eine erste Gateelektrode (210) benachbart zu wenigstens zwei Seiten des ersten Kanalbereichs (220), wobei der erste Kanalbereich (220) und die erste Driftzone (260) längs einer ersten Richtung parallel zu der ersten Hauptoberfläche (110) zwischen dem ersten Sourcebereich (201) und dem ersten Drainbereich (205) angeordnet sind, wobei der zweite Transistor (35) aufweist: einen zweiten Sourcebereich (401), einen zweiten Drainbereich (409), einen zweiten Kanalbereich (402), eine zweite Driftzone (406), eine zweite Gateelektrode (403) und eine zweite Feldplatte (405) benachbart zu der zweiten Driftzone (406), wobei der zweite Kanalbereich (402) und die zweite Driftzone (406) längs einer zweiten Richtung zwischen dem zweiten Sourcebereich (401) und dem zweiten Drainbereich (409) angeordnet sind und sich die zweite Richtung senkrecht bezüglich der ersten Hauptoberfläche (110) erstreckt.
  12. Integrierte Schaltung nach Anspruch 11, weiterhin umfassend eine leitende Schicht (270), wobei ein Teil der leitenden Schicht in dem Halbleitersubstrat (10) unterhalb der ersten Gateelektrode (210) und isoliert von der ersten Gateelektrode (210) angeordnet ist.
  13. Integrierte Schaltung nach Anspruch 12, bei der ein anderer Teil der leitenden Schicht (270) benachbart zu der ersten Hauptoberfläche (110) angeordnet ist.
  14. Integrierte Schaltung nach Anspruch 12 oder 13, bei der die leitende Schicht (270) und der erste Sourcebereich (201) mit einem Sourceanschluss (273) verbunden sind.
  15. Integrierte Schaltung nach einem der Ansprüche 12 bis 14, bei der der Teil der leitenden Schicht (270) und die Gateelektrode in einem Gatetrench (213) angeordnet sind, der in der ersten Hauptoberfläche (110) des Halbleitersubstrats (10) gebildet ist.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung (1), das ein Bilden eines Transistors (5) in einem Halbleitersubstrat (10) umfasst, das eine erste Hauptoberfläche (110) hat, wobei das Bilden des Transistors (5) aufweist: Bilden eines Sourcebereiches (201), Bilden eines Drainbereiches (205), Bilden eines Kanalbereiches (220), Bilden einer Driftzone (260) und Bilden einer Gateelektrode (210) benachbart zu wenigstens zwei Seiten des Kanalbereiches (220), wobei der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung parallel zu der ersten Hauptoberfläche (110) zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind, und wobei das Bilden der Halbleitervorrichtung (1) weiterhin ein Bilden einer leitenden Schicht (270) umfasst, wobei ein Teil der leitenden Schicht (270) unterhalb der Gateelektrode (210) und isoliert von der Gateelektrode (210) angeordnet ist.
  17. Verfahren nach Anspruch 16, weiterhin umfassend: Bilden von Trenches (560, 565) in der ersten Hauptoberfläche (110), und wobei ein Bilden des Teiles der leitenden Schicht (270) ein Bilden eines leitenden Materials (562, 567) in den Trenches (560, 565) umfasst.
  18. Verfahren nach Anspruch 17, weiterhin umfassend ein Rückätzen des leitenden Materials (562, 567) in den Trenches (560, 565).
  19. Verfahren nach Anspruch 18, bei dem das Bilden der Gateelektrode (210) umfasst: Bilden einer isolierenden Schicht (561, 566) über dem Teil der leitenden Schicht (270), wobei die isolierende Schicht Seitenwände der Trenches (560, 565) auskleidet, und Bilden einer Gateleiterschicht über der isolierenden Schicht (561, 566).
DE102014113087.1A 2013-09-16 2014-09-11 Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102014113087B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/027,570 2013-09-16
US14/027,570 US9123801B2 (en) 2013-09-16 2013-09-16 Semiconductor device, integrated circuit and method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
DE102014113087A1 true DE102014113087A1 (de) 2015-03-19
DE102014113087B4 DE102014113087B4 (de) 2020-07-30

Family

ID=52580102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014113087.1A Active DE102014113087B4 (de) 2013-09-16 2014-09-11 Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (3)

Country Link
US (3) US9123801B2 (de)
CN (1) CN104465767B (de)
DE (1) DE102014113087B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016113393A1 (de) * 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773902B2 (en) * 2013-11-25 2017-09-26 Vanguard International Semiconductor Corporation Trench-gate semiconductor device and method for forming the same
EP3105783B1 (de) * 2014-02-11 2020-12-16 Intel Corporation Antifuse mit rückverfüllten anschlüssen
JP6415686B2 (ja) 2014-08-19 2018-10-31 インテル・コーポレーション ボイドにより破壊を加速させたｍｏｓ型アンチヒューズ
DE102014114184B4 (de) * 2014-09-30 2018-07-05 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102016104317B4 (de) * 2015-04-14 2024-07-04 Infineon Technologies Ag Halbleitervorrichtung mit transistor einschliesslich eines bodykontaktteiles und herstellungsverfahren für die halbleitervorrichtung
KR102434993B1 (ko) * 2015-12-09 2022-08-24 삼성전자주식회사 반도체 소자
US20220166426A1 (en) * 2020-11-25 2022-05-26 Nuvolta Technologies (Hefei) Co., Ltd. Load Switch Including Back-to-Back Connected Transistors

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963505A (en) 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
JP3971062B2 (ja) * 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
JP3356162B2 (ja) * 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
DE10214151B4 (de) 2002-03-28 2007-04-05 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
US6828628B2 (en) * 2003-03-05 2004-12-07 Agere Systems, Inc. Diffused MOS devices with strained silicon portions and methods for forming same
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7262476B2 (en) * 2004-11-30 2007-08-28 Agere Systems Inc. Semiconductor device having improved power density
JP5002148B2 (ja) 2005-11-24 2012-08-15 株式会社東芝 半導体装置
US20080012067A1 (en) * 2006-07-14 2008-01-17 Dongping Wu Transistor and memory cell array and methods of making the same
DE102007037858B4 (de) 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US20090086523A1 (en) * 2007-09-28 2009-04-02 Jessica Hartwich Integrated circuit and method of forming an integrated circuit
JP2009170747A (ja) 2008-01-18 2009-07-30 Toshiba Corp 半導体装置及びその製造方法
JP2009239111A (ja) * 2008-03-27 2009-10-15 Sanyo Electric Co Ltd 半導体装置
US8004051B2 (en) 2009-02-06 2011-08-23 Texas Instruments Incorporated Lateral trench MOSFET having a field plate
US8575695B2 (en) * 2009-11-30 2013-11-05 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-drain breakdown and built-in avalanche clamp diode
US20110147796A1 (en) 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor device with metal carrier and manufacturing method
JP5716742B2 (ja) 2010-06-17 2015-05-13 富士電機株式会社 半導体装置およびその製造方法
US8377755B2 (en) * 2010-07-06 2013-02-19 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method for fabricating SOI high voltage power chip with trenches
US8319282B2 (en) 2010-07-09 2012-11-27 Infineon Technologies Austria Ag High-voltage bipolar transistor with trench field plate
US8786012B2 (en) 2010-07-26 2014-07-22 Infineon Technologies Austria Ag Power semiconductor device and a method for forming a semiconductor device
CN102412299A (zh) * 2010-09-21 2012-04-11 株式会社东芝 半导体装置及其制造方法
CN102412295A (zh) 2010-09-21 2012-04-11 株式会社东芝 半导体装置及其制造方法
US20130049074A1 (en) 2011-08-23 2013-02-28 Micron Technology, Inc. Methods for forming connections to a memory array and periphery
CN103165604B (zh) 2011-12-19 2016-11-09 英飞凌科技奥地利有限公司 具有节省空间的边缘结构的半导体部件
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
US9087707B2 (en) 2012-03-26 2015-07-21 Infineon Technologies Austria Ag Semiconductor arrangement with a power transistor and a high voltage device integrated in a common semiconductor body
US9024380B2 (en) * 2012-06-21 2015-05-05 Freescale Semiconductor, Inc. Semiconductor device with floating RESURF region
US8921934B2 (en) * 2012-07-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with trench field plate
US9941403B2 (en) 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9006811B2 (en) 2012-12-03 2015-04-14 Infineon Technologies Austria Ag Semiconductor device including a fin and a drain extension region and manufacturing method
US9799762B2 (en) 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US8847311B2 (en) 2012-12-31 2014-09-30 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9230851B2 (en) * 2013-02-07 2016-01-05 Texas Instruments Incorporated Reduction of polysilicon residue in a trench for polysilicon trench filling processes
US9230957B2 (en) * 2013-03-11 2016-01-05 Alpha And Omega Semiconductor Incorporated Integrated snubber in a single poly MOSFET

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016113393A1 (de) * 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
US10381477B2 (en) 2016-07-20 2019-08-13 Infineon Technologies Ag Power transistor having perpendicularly-arranged field plates and method of manufacturing the same

Also Published As

Publication number Publication date
CN104465767B (zh) 2018-05-22
US20160268397A1 (en) 2016-09-15
US20150311317A1 (en) 2015-10-29
US9123801B2 (en) 2015-09-01
US9825148B2 (en) 2017-11-21
US9349834B2 (en) 2016-05-24
CN104465767A (zh) 2015-03-25
DE102014113087B4 (de) 2020-07-30
US20150076590A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102014114836B4 (de) Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102013113286A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013005770T5 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014109859A1 (de) Halbleitervorrichtung mit einer Feldelektrode
DE102016106848B4 (de) Halbleitervorrichtung mit einem Transistor
DE102016113393A1 (de) Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
DE102016110645B4 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung
DE102014115743A1 (de) Integrierte schaltung und verfahren zum herstellen einer integrierten schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative