TW201801206A - 鍍覆方法 - Google Patents

鍍覆方法 Download PDF

Info

Publication number
TW201801206A
TW201801206A TW106109516A TW106109516A TW201801206A TW 201801206 A TW201801206 A TW 201801206A TW 106109516 A TW106109516 A TW 106109516A TW 106109516 A TW106109516 A TW 106109516A TW 201801206 A TW201801206 A TW 201801206A
Authority
TW
Taiwan
Prior art keywords
plating
substrate
height
plating solution
bump
Prior art date
Application number
TW106109516A
Other languages
English (en)
Other versions
TWI699838B (zh
Inventor
和久田陽平
増田泰之
下山正
Original Assignee
荏原製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荏原製作所股份有限公司 filed Critical 荏原製作所股份有限公司
Publication of TW201801206A publication Critical patent/TW201801206A/zh
Application granted granted Critical
Publication of TWI699838B publication Critical patent/TWI699838B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/02—Heating or cooling
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本發明之目的在於提供一種可實現預期拱頂高度的鍍覆方法，其包括：準備顯示拱頂高度相對於凸塊高度的比例與氯離子濃度之關係的相關資料；作成包含氯離子的鍍覆液，該氯離子的濃度係根據拱頂高度相對於凸塊高度的預期比例與相關資料而選定，選定之濃度在100mg/dm3~300mg/dm3的範圍內；使基板浸漬於該鍍覆液中；於鍍覆液中的陽極與基板之間流通電流以鍍覆基板。

Description

鍍覆方法
本發明係關於一種用以在基板上形成凸塊的鍍覆方法，特別是關於一種可控制凸塊形狀的鍍銅方法。
凸塊係形成於具有LSI等積體電路之晶圓的表面。凸塊構成積體電路之配線的一部分，成為用以將外部封裝基板(電路基板)與電路連接的端子。凸塊一般係沿著半導體晶片(晶粒)的周邊配置，藉由金線(打線接合方式)或導線(TAB方式)與外部電路連接。
近年來，隨著半導體元件之積體化、高密度化的發展，用以與外部電路連接的凸塊數量變多，而必須在半導體晶片的整個表面形成凸塊。又，因必須縮短配線距離，而開始採用將表面形成大量凸塊的半導體晶片反轉，以使凸塊與電路基板直接連接的方法(倒裝晶片方式)。
作為凸塊的材料，可使用金、銀、銅、鎳、焊料、銦、或至少包含該等材料之任一種的合金種類。該等凸塊材料之中，焊料具有導電性且具有較低的熔點，可在不損及電線材料或半導體材料的溫度下熔融而進行元件的接合。因此，焊料被廣泛用於半導體晶片之各電極與封裝基板之各電極的連接。
電鍍被廣泛用作形成凸塊的方法。於具有積體電路之晶圓的表面形成凸塊的製程，係半導體元件製造之最終階段最重要的製程之一。 亦即，因經過多道製造步驟而於晶圓上形成積體電路，故要求對於先前所有步驟皆合格的晶圓所進行的凸塊形成製程具有極高的可靠度。隨著半導體晶片的小型化，用於與外部電路連接的凸塊數量增加，凸塊本身亦逐漸變小。因此，必須提高用以接合半導體晶片與封裝基板等電路基板的定位精度。再者，強烈要求在凸塊熔融而凝固的接合過程中避免產生缺陷。
銅凸塊形成於與晶圓之積體電路電性連接的晶種層上。於晶種層上形成具有開口部的光阻，藉由鍍銅，銅在開口部內之晶種層的露出面上析出而形成銅凸塊。晶種層，包含例如由Ti所構成的屏障層及例如由銅所構成的供電層，其中，屏障層防止凸塊金屬，即銅的擴散，而供電層對基板供電以進行電鍍。亦即，屏障層除了作為用以電鍍之供電膜的作用以外，亦發揮作為金屬膜的作用，以防止凸塊金屬，即銅的擴散。以銅填充光阻的開口部後，去除光阻，再對銅凸塊進行回焊處理。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特表2009-532586號公報
[專利文獻2]日本特開2010-255078號公報
[專利文獻3]日本特開2011-054890號公報
第十三圖係鍍覆處理後回焊處理前的凸塊的剖面圖。凸塊高度H，相當於從凸塊1之最低部至最頂部的距離。藉由鍍覆而在光阻的開口部形成凸塊1時，凸塊1的頂部形成拱頂2。該拱頂2係內側具有彎曲之側面 的頂部。第十三圖中，以dh表示拱頂高度。凸塊高度H較佳為10μm以上。這是為了確保已接合至電路基板之凸塊的均勻高度。
最近，在開發2.5維安裝技術時，有人研究下述之鑽孔(via middle)的露出技術：在作成TSV的半導體元件製造步驟中，在進行回焊處理之前，以CMP裝置將包含以鍍銅所形成之通孔頭部的晶圓整個表面進行研磨以使其平坦化，之後進行化學蝕刻而露出通孔的頭部以製作凸塊(傳田精一「半導體的高次元化技術以貫通電極進行3D/2.5D/2.1D安裝」，16頁~18頁，東京電機大學出版局)。
近年來，已知隨著這種安裝技術的研究，期望盡量減少通孔頭部，亦即以鍍覆所形成之銅凸塊的拱頂高度dh。亦即，凸塊的拱頂高度dh越小，越能縮短鍍覆後所進行之研磨步驟的時間。然而，拱頂高度dh與凸塊高度H密切相關，故難以在不考慮凸塊高度H的狀況下獨立控制拱頂高度dh。再者，要求之拱頂高度dh亦可能因之後的處理條件而異。在這種情況下，期望不影響凸塊高度H而控制拱頂高度dh的技術。
於是，本發明提供一種可實現預期拱頂高度的鍍覆方法。
為了達成上述目的，本發明之一態樣係一種方法，其係以銅對基板進行鍍覆而形成凸塊的方法，其特徵為：準備顯示拱頂高度相對於凸塊高度的比例與氯離子濃度之關係的相關資料；作成包含氯離子的鍍覆液，該氯離子的濃度係根據拱頂高度相對於凸塊高度的預期比例與該相關資料而選定，而該選定之濃度在100mg/dm3~300mg/dm3的範圍內；使基板浸漬於該鍍覆液中；於該鍍覆液中的陽極與該基板之間流通電流以鍍覆該基 板。
本發明之較佳態樣，其特徵為：進行該基板的鍍覆，使凸塊的高度至少到達100μm為止。
本發明之較佳態樣，其特徵為：在開始該基板的鍍覆時，使電流密度上升。
本發明之較佳態樣，其特徵為：該電流密度在1A/dm2至20A/dm2的範圍內。
本發明之較佳態樣，其特徵為：將鍍覆該基板時該鍍覆液的溫度維持在30℃至80℃的範圍內。
本發明之較佳態樣，其特徵為：在鍍覆該基板時，藉由使槳在該鍍覆液中來回攪動而攪拌該鍍覆液，該槳的來回攪動速度在100次/分鐘至500次/分鐘的範圍內。
根據本發明，藉由使用包含依據相關資料而決定濃度之氯離子的鍍覆液，即使在凸塊的高度較高時(例如，凸塊的高度為100μm以上的情況)，亦可實現預期的拱頂高度。
1‧‧‧凸塊
2‧‧‧拱頂
10‧‧‧鍍覆槽
12‧‧‧溢流槽
14‧‧‧泵
16‧‧‧鍍覆液供給線
20‧‧‧溫控單元
22‧‧‧過濾器
24‧‧‧基板載具
26‧‧‧陽極
28‧‧‧陽極載具
30‧‧‧電源
32‧‧‧槳
32a‧‧‧長孔
32b‧‧‧格狀部
34‧‧‧調整板
40‧‧‧光阻
40a‧‧‧開口部
41‧‧‧晶種層
42‧‧‧銅
44‧‧‧氯離子
45‧‧‧抑制劑
dh‧‧‧拱頂高度
H‧‧‧凸塊高度
L1‧‧‧長度
L2‧‧‧尺寸
M‧‧‧長度
t‧‧‧板厚
W‧‧‧基板
第一圖係顯示鍍覆裝置之一實施形態的縱剖面前視圖。
第二圖係槳的前視圖。
第三圖係第二圖的A-A線剖面圖。
第四圖係顯示鍍覆液所包含之氯離子的濃度與拱頂高度相對於凸塊高度之比例的關係的圖表。
第五圖係顯示使用包含第四圖所示之濃度的氯離子的鍍覆液鍍覆基板的結果所得到之凸塊的形狀的圖。
第六圖係說明鍍覆液中氯離子的濃度較高時氯離子的作用的示意圖。
第七圖係說明鍍覆液中氯離子的濃度過高時氯離子的作用的示意圖。
第八圖係說明鍍覆液中氯離子的濃度較低時氯離子的作用的示意圖。
第九圖係顯示使電流密度階段上升之實施形態的圖。
第十圖係顯示使電流密度直線上升之實施形態的圖。
第十一圖係說明鍍覆方法之一實施形態的流程圖。
第十二圖係顯示依照第十一圖所記載之實施形態所實施之實驗的鍍覆條件與作為比較例所實施之實驗的鍍覆條件的圖。
第十三圖係鍍覆處理後回焊處理前的凸塊的剖面圖。
第一圖係顯示鍍覆裝置之一實施形態的縱剖面前視圖。本實施形態之鍍覆裝置，係可使銅析出至具有積體電路之晶圓等的基板表面的鍍銅裝置。如第一圖所示，鍍覆裝置具有內部保持鍍覆液的鍍覆槽10。鍍覆槽10的上部設有溢流槽12，其接收從鍍覆槽10之邊緣溢出的鍍覆液。用於本實施形態的鍍覆液中含有銅離子、硫酸離子，更可含有促進劑及抑制劑等的添加劑。
設有泵14的鍍覆液供給線16之一端與溢流槽12的底部連接，鍍覆液供給線16之另一端與鍍覆槽10的底部連接。積存於溢流槽12內的鍍覆液，隨著泵14的驅動而通過鍍覆液供給線16回到鍍覆槽10內。鍍覆液供給線16上插設有溫控單元20，其位於泵14的下流側，以調節鍍覆液的 溫度；及過濾器22，將鍍覆液內的異物去除。
鍍覆裝置具備基板載具24，其以自由拆卸的方式保持晶圓等基板(被鍍覆體)W，使基板W在鉛直狀態下浸漬於鍍覆槽10內的鍍覆液。再者，鍍覆裝置具備配置於鍍覆槽10內的陽極26、及保持該陽極26的陽極載具28。若將保持有基板W之基板載具24設置於鍍覆槽10，則基板W與陽極26在鍍覆槽10內互相對向。此實施形態中，陽極26的材料可使用含磷銅。陽極26與電源30的正極電性連接，基板W透過基板載具24與電源30的負極連接。藉由鍍覆電源30於陽極26與基板W之間流通電流，藉此在基板W的表面析出金屬(銅)。
保持於基板載具24的基板W與陽極26之間配置有槳32，其與基板W的表面平行地來回攪動以攪拌鍍覆液。藉由以槳32攪拌鍍覆液，可將充分的銅離子均勻地供給至基板W的表面。鍍覆基板W時槳32的來回攪動速度(每分鐘的來回攪動次數)為100次/分鐘至500次/分鐘。槳32與基板W的距離較佳為5mm~11mm。再者，在槳32與陽極26之間配置由介電體所構成的調整板34(regulation plate)，該介電體用以使基板W整個表面的電位分布更均勻。
如第二圖及第三圖所示，槳32係以下述方式所構成：由板厚t為3mm~5mm之具有一定厚度的矩形板材所構成，藉由於內部平行地設置複數長孔32a，而具有複數在鉛直方向上延伸的格狀部32b。槳32的材質，例如為對鈦實施TEFLON(註冊商標)塗布者。槳32垂直方向的長度L1及長孔32a長邊方向的尺寸L2，係以充分大於基板W垂直方向之尺寸的方式而設定。又，槳32横向的長度M，係以使槳32來回攪動時槳32的兩側端位於基板 W之外側，且充分大於基板W横向尺寸的方式而設定。然而，攪拌機構並不限定於本實施形態所記載的槳攪拌，其他亦可使用空氣攪拌、噴流攪拌、刮刀攪拌等。
鍍覆基板W時，溫控單元20將鍍覆液的溫度維持在選自30℃~80℃之範圍的既定溫度。然而，鍍覆液的溫度調整系統並不限定於上述溫控單元20。例如，亦可於鍍覆槽10內設置溫度感測器，並在「使鍍覆液在鍍覆槽10與鍍覆液補給裝置之間循環」的鍍覆液之配管路徑中設置加熱器(或冷凝器)與換熱器(或冷卻器)。根據這樣的溫度調整系統，因應鍍覆槽10內鍍覆液的溫度，將配管路徑中的鍍覆液加溫或冷卻，藉此可將經調整溫度的鍍覆液投入鍍覆槽10。
用於鍍覆液的促進劑並無特別限定，但可列舉：SPS(雙(3-磺丙基)二硫化物)、或其2鈉鹽、3-巰基-1-丙磺酸或其鈉鹽、N,N-二甲基二硫代胺基甲酸(3-磺丙基)二硫化物等。
用於鍍覆液的抑制劑(suppressor)並無特別限定，但可列舉：PEG(聚乙二醇)、聚丙二醇、乙二醇與丙二醇之共聚物、及其衍生物聚乙烯醇、羧甲基纖維素等。
添加劑中亦可包含均勻劑(Leveler)。使用之均勻劑(平滑劑)並無特別限定，但可列舉：PEI(聚乙烯亞胺)、耶奴斯綠(Janus green)B等的有機染料、二縮水甘油醚與含氮化合物之反應生成物、多胺、水溶性樹脂等。
除了上述添加劑以外，用於本實施形態的鍍覆液中可含有氯離子(Cl-)。吾人認為，氯離子吸附於藉由鍍覆而析出之銅的表面，而發揮其 功能。更具體而言，係認為氯離子對鍍覆液中的抑制劑發揮作用，而促進抑制劑的功能。本案發明人由實驗發現，藉由鍍覆所形成之凸塊的拱頂高度(參照第十三圖)，與鍍覆液所包含之氯離子的濃度相依而改變。
第四圖係顯示鍍覆液所包含之氯離子的濃度與拱頂高度相對於凸塊高度之比例的關係的圖表。此外，拱頂高度相對於凸塊高度的比例，與拱頂高度相對於凸塊高度之比的含義相同。第四圖的圖表顯示分別使基板浸漬於氯離子濃度不同的4種鍍覆液中而形成凸塊的實驗結果。
使用之鍍覆液包含硫酸銅五水合物、硫酸、促進劑、抑制劑、平滑劑、氯離子。準備的4種鍍覆液中氯離子的濃度分別為50mg/dm3(或ppm)、100mg/dm3(或ppm)、200mg/dm3(或ppm)、300mg/dm3(或ppm)。氯離子濃度以外的鍍覆條件相同。由第四圖可知，拱頂高度相對於凸塊高度的比例隨著氯離子的濃度增加而減少。
第五圖係顯示使用包含第四圖所示之濃度的氯離子的鍍覆液鍍覆基板的結果所得到之凸塊形狀的圖。第五圖所示之4種凸塊1的高度，亦即凸塊高度H實質上相同。更具體而言，凸塊高度H為100μm以上。由第五圖可知，儘管凸塊高度H實質上相同，但拱頂高度dh隨著氯離子濃度增加而減少。這表示隨著氯離子濃度增加，拱頂高度dh變小。
一般情況下，凸塊高度H較小時，拱頂高度dh亦較小，拱頂的形狀並無太大問題。然而，拱頂高度dh與凸塊高度H密切相關，因此若凸塊高度H為100μm以上，則拱頂高度dh亦變高。於是，根據本實施形態，即使凸塊高度H為100μm以上，亦可藉由調整鍍覆液中的氯離子濃度，而使拱頂高度dh變小。
氯離子可藉由將水溶性氯化物投入鍍覆液而添加至鍍覆液。因此，鍍覆液中的氯離子濃度，可藉由投入鍍覆液之水溶性氯化物的量而調整。水溶性氯化物的具體例可舉例如鹽酸、氯化鈉、氯化鉀或該等成分之組合。
藉由氯離子濃度變更拱頂高度的理由可考量如下。如第六圖所示，構成凸塊的銅42，析出至光阻40之開口部40a內的晶種層41之露出面上。氯離子44吸附於析出之銅42的表面。抑制劑45，以氯離子44為介質而附著於銅42的表面。結果，銅42的局部性析出被緩和，成核密度提高。也就是說，氯離子44對銅42的倒置成長(bottom-up growth)影響特別大。
鍍覆液中氯離子44的濃度較高時，如第六圖所示，氯離子44均勻地附著於銅42的表面上，而抑制劑45透過該等氯離子44附著。結果，銅42的局部性析出被緩和，銅42表面的中央部幾乎沒有凸起。
鍍覆液中氯離子44的濃度過高時，如第七圖所示，氯離子44過度存在於銅42表面上的一部分，而產生電性弱的部分。電流集中於該部分，導致局部電流密度上升。此狀態下，若進行鍍覆，則於銅42表面的一部分形成被稱為凹洞的凹部、或被稱為結塊的突起部(凸部)。
另一方面，鍍覆液中氯離子44的濃度較低時，如第八圖所示，氯離子44未均勻地附著於銅42的表面，而容易集結於銅42表面的端部。結果，銅42表面的中央部凸起。
從以上觀點來看，為了控制拱頂高度，存在適當的氯離子範圍。本實施形態中，鍍覆液中氯離子的濃度選自100mg/dm3(或ppm)至300mg/dm3(或ppm)的範圍。若氯離子的濃度小於100mg/dm3，則作用於抑制 劑的氯離子量太少，而難以控制拱頂高度。另一方面，若氯離子濃度超過300mg/dm3，則如第七圖所說明，凸塊的一部分形成被稱為凹洞的凹部或被稱為結塊的突起部。由於這些理由，用於本實施形態之凸塊鍍覆的鍍覆液之氯離子濃度在100mg/dm3至300mg/dm3的範圍內。
在一實施形態中，鍍覆基板時，將電流密度維持在1A/dm2至20A/dm2的範圍內。為了縮短鍍覆時間以提高處理量，較佳為使從陽極26(參照第一圖)流至基板W的電流密度較高。然而，若一開始就使電流密度較高，則具有在銅表面的一部分形成凹凸部的情況。於是，為了縮短鍍覆時間並防止形成凹凸部，較佳為在開始鍍覆時使電流密度逐漸上升。第九圖係顯示使電流密度階段上升之實施形態的圖，第十圖係顯示使電流密度直線上升之實施形態的圖。如該等第九圖及第十圖所示，藉由在開始鍍覆時使施加至基板的電流密度逐漸上升，可避免發生缺陷，縮短鍍覆時間，以提高處理量。此外，開始鍍覆時，係指從鍍覆處理開始至經過較短而既定時間為止。
接著，參照第十一圖所示的流程圖說明鍍覆方法之一實施形態。步驟1中，準備如第四圖所示的顯示鍍覆液所包含之氯離子的濃度與拱頂高度相對於凸塊高度之比例的關係的相關資料。此相關資料可由過去進行的實驗結果作成。相關資料可為顯示氯離子濃度與上述比例之關係的數據表，或可為顯示氯離子濃度與上述比例之關係的函數。相關資料儲存於圖中未顯示的鍍覆裝置之儲存裝置。
步驟2中，以圖中未顯示的控制裝置，根據拱頂高度相對於凸塊高度之預期比例與保存於上述儲存裝置的相關資料，來選擇鍍覆液應 包含的氯離子濃度。更具體而言，可達成上述預期比例的氯離子濃度，係根據相關資料而選擇。如上所述，選擇的氯離子濃度在100mg/dm3至300mg/dm3的範圍內。
步驟3中，作成包含選定濃度之氯離子的鍍覆液。該鍍覆液中，除了氯離子以外，可包含銅離子、硫酸離子，更可包含促進劑及抑制劑等的添加物。步驟4中，以基板載具24(參照第一圖)保持基板，並浸漬於鍍覆液中。步驟5中，一邊在浸漬於鍍覆液的陽極26(參照第一圖)與基板之間流通電流，一邊使槳32來回攪動，藉此鍍覆基板。鍍覆基板時，槳32(參照第一圖)以預先設定的來回攪動速度(每分鐘的來回攪動次數)進行來回攪動。此外，即使在包含高縱橫比之通孔的基板的情況下，亦可藉由槳的來回攪動，在基板附近產生液體擴散效果，而使鍍覆液充分遍及基板之通孔的底部附近。基板的鍍覆，進行至凸塊的高度至少到達100μm為止。步驟6中，在到達預先設定的鍍覆時間時，基板的鍍覆結束。
第十二圖係顯示依照第十一圖所記載之實施形態所實施之實驗的鍍覆條件與作為比較例所實施之實驗的鍍覆條件的圖。作為比較例所實施之實驗中，鍍覆中鍍覆液的溫度為30℃，槳32的來回攪動速度為250次/分鐘，鍍覆時間約為4小時，平均電流密度為4A/dm2，氯離子濃度為50mg/dm3。該實驗中，受凸塊高度的影響，拱頂高度變得太高，而無法達成預期的拱頂高度。
依照本實施形態的實驗中，鍍覆中鍍覆液的溫度為45℃，槳32的來回攪動速度為375次/分鐘，鍍覆時間約為1小時，平均電流密度為14.5A/dm2，氯離子濃度為100mg/dm3或300mg/dm3。該實驗中，藉由調整氯 離子濃度，可得到預期的拱頂高度。
上述實施形態，係為了讓本發明所述技術領域中具有通常知識者能夠實施本發明所記載。本領域具有通常知識者當然可完成上述實施形態的各種變化例，亦可應用於其他實施形態。因此，本發明並不限定於已記載之實施形態，可解釋成由申請專利範圍所定義技術思想之最廣範圍。

Claims (6)

  1. 一種鍍覆方法，其係以銅鍍覆基板而形成凸塊，其特徵為：準備相關資料，其中該相關資料係顯示拱頂高度相對於凸塊高度的比例與氯離子濃度之關係；作成包含氯離子的鍍覆液，其中該氯離子的濃度係根據拱頂高度相對於凸塊高度的預期比例與該相關資料而選定，該選定之濃度在100mg/dm3~300mg/dm3的範圍內；使基板浸漬於該鍍覆液中；於該鍍覆液中的陽極與該基板之間流通電流，以鍍覆該基板。
  2. 如申請專利範圍第1項之鍍覆方法，其中在鍍覆該基板時，係使凸塊的高度至少到達100μm為止。
  3. 如申請專利範圍第1或2項之鍍覆方法，其中在開始該基板的鍍覆時，使電流密度上升。
  4. 如申請專利範圍第3項之鍍覆方法，其中該電流密度在1A/dm2至20A/dm2的範圍內。
  5. 如申請專利範圍第1或2項之鍍覆方法，其中在鍍覆該基板時，該鍍覆液的溫度維持在30℃至80℃的範圍內。
  6. 如申請專利範圍第1或2項之鍍覆方法，其中在鍍覆該基板時，藉由使槳在該鍍覆液中來回攪動而攪拌該鍍覆液，且該槳的來回攪動速度係在100次/分鐘至500次/分鐘的範圍內。
TW106109516A 2016-03-28 2017-03-22 鍍覆方法 TWI699838B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016063760A JP6678490B2 (ja) 2016-03-28 2016-03-28 めっき方法
JP2016-063760 2016-03-28

Publications (2)

Publication Number Publication Date
TW201801206A true TW201801206A (zh) 2018-01-01
TWI699838B TWI699838B (zh) 2020-07-21

Family

ID=59898942

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109516A TWI699838B (zh) 2016-03-28 2017-03-22 鍍覆方法

Country Status (4)

Country Link
US (1) US10468364B2 (zh)
JP (1) JP6678490B2 (zh)
KR (1) KR102061026B1 (zh)
TW (1) TWI699838B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113825861A (zh) * 2019-05-17 2021-12-21 株式会社荏原制作所 镀覆方法、镀覆用的不溶性阳极和镀覆装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6970346B2 (ja) 2018-09-25 2021-11-24 日亜化学工業株式会社 半導体装置の製造方法
JP6999070B1 (ja) * 2021-03-05 2022-02-10 株式会社荏原製作所 めっきモジュールを調整する方法
CN117867614A (zh) * 2024-03-11 2024-04-12 武创芯研科技(武汉)有限公司 一种芯片铜柱的电镀方法及铜柱凸块的制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006131961A (ja) * 2004-11-05 2006-05-25 Ebara Corp 基板のめっき方法および装置
US20070215479A1 (en) * 2006-03-15 2007-09-20 Rockwood Electrochemicals Asia Ltd. Method for monitoring the filling performance of copper plating formula for microvia filling
US7575666B2 (en) 2006-04-05 2009-08-18 James Watkowski Process for electrolytically plating copper
JP5184308B2 (ja) * 2007-12-04 2013-04-17 株式会社荏原製作所 めっき装置及びめっき方法
JP2010255078A (ja) 2009-04-28 2010-11-11 Adeka Corp 電解銅めっき浴および電解銅めっき方法
JP2011054890A (ja) 2009-09-04 2011-03-17 Ebara Corp バンプ形成方法及び接合方法
JP2011063849A (ja) * 2009-09-17 2011-03-31 Tokyo Electron Ltd 成膜方法および記憶媒体
US10472730B2 (en) 2009-10-12 2019-11-12 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
US20160102416A1 (en) * 2013-01-29 2016-04-14 Novellus Systems, Inc. Low copper/high halide electroplating solutions for fill and defect control
CN105102687A (zh) * 2013-04-02 2015-11-25 株式会社Adeka 电镀铜浴用添加剂、含该添加剂的电镀铜浴及使用该电镀铜浴的电镀铜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113825861A (zh) * 2019-05-17 2021-12-21 株式会社荏原制作所 镀覆方法、镀覆用的不溶性阳极和镀覆装置

Also Published As

Publication number Publication date
JP2017183332A (ja) 2017-10-05
US10468364B2 (en) 2019-11-05
KR20170113180A (ko) 2017-10-12
US20170278813A1 (en) 2017-09-28
KR102061026B1 (ko) 2019-12-31
JP6678490B2 (ja) 2020-04-08
TWI699838B (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
TWI699838B (zh) 鍍覆方法
JP5036954B2 (ja) 半導体用途のための電着銅における欠陥の減少
EP3067151B1 (en) Copper core ball, solder paste, formed solder, and solder joint
TWI656246B (zh) 電鍍用鹼前處理
US20220018036A1 (en) Low temperature direct copper-copper bonding
CN113260739A (zh) 纳米孪晶铜结构的电沉积
US20040152303A1 (en) Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
CN1337064A (zh) 生产集成电路时由高纯铜电镀形成导体结构的方法
JP5281831B2 (ja) 導電材料構造体の形成方法
JP2015195382A (ja) 半導体構造およびその製造方法
US7507319B2 (en) Anode holder
TWI292599B (en) A method for constructing contact formations
KR101818655B1 (ko) 실리콘 관통전극의 무결함 충전방법 및 충전방법에 사용되는 구리 도금액
TW201710551A (zh) 用於高速率電鍍之電解液濃度控制系統
TWI802603B (zh) 單一金屬之多浴電鍍
Roh et al. Cu filling of TSV using various current forms for three‐dimensional packaging application
TW201804025A (zh) 含有１，１０－啡啉化合物的銦電鍍組合物及電鍍銦的方法
JP6713809B2 (ja) 基板の製造方法及び基板
JP2004047788A (ja) 半導体装置の製造方法および半導体製造装置
KR101596437B1 (ko) 플립칩 패키지 구리 필라의 제조 방법과 이를 위한 동계 전기도금액
TWI805090B (zh) 錫-銀鍍覆液、利用其的錫-銀焊料凸點的形成方法及由所述形成方法形成的錫-銀焊料凸點
JP6427631B2 (ja) アミン化合物を含有するインジウム電気めっき組成物及びインジウムを電気めっきする方法
TWI802798B (zh) 鍍覆方法、鍍覆裝置、儲存有程式之非揮發性記憶媒體
KR20140122296A (ko) 범프 형성용 비시안계 금 도금욕 및 범프의 형성방법
JP2013168679A (ja) 導電材料構造体の形成方法