JP2004047788A - 半導体装置の製造方法および半導体製造装置 - Google Patents
半導体装置の製造方法および半導体製造装置 Download PDFInfo
- Publication number
- JP2004047788A JP2004047788A JP2002204046A JP2002204046A JP2004047788A JP 2004047788 A JP2004047788 A JP 2004047788A JP 2002204046 A JP2002204046 A JP 2002204046A JP 2002204046 A JP2002204046 A JP 2002204046A JP 2004047788 A JP2004047788 A JP 2004047788A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- anode
- conductive film
- auxiliary
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
【課題】ウエハ表面にめっきにより形成される導電膜の厚さを均一にする半導体装置の製造方法および半導体製造装置を提供する。
【解決手段】ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、導電膜形成工程を、ウエハに対向するアノードを配置し、アノードと前記ウエハとの間に１つまたは複数の補助アノードを配置し、電解めっきにより導電膜を形成する工程とする。前記導電膜形成工程を、ウエハの周囲に補助カソードを配置し、電解めっきにより導電膜を形成する工程とする。前記導電膜形成工程を、ウエハに配置した給電ピンの配置位置に対応させて、ウエハの周囲に補助カソードを配置し、補助カソードおよびウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程とする。
【選択図】 なし
【解決手段】ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、導電膜形成工程を、ウエハに対向するアノードを配置し、アノードと前記ウエハとの間に１つまたは複数の補助アノードを配置し、電解めっきにより導電膜を形成する工程とする。前記導電膜形成工程を、ウエハの周囲に補助カソードを配置し、電解めっきにより導電膜を形成する工程とする。前記導電膜形成工程を、ウエハに配置した給電ピンの配置位置に対応させて、ウエハの周囲に補助カソードを配置し、補助カソードおよびウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程とする。
【選択図】 なし
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体製造装置に関し、特に、半導体装置を構成する平面ウエハ上に、電解めっきにより導電膜を形成する際に、導電膜の厚みを均一に形成する方法を改善した半導体装置の製造方法および半導体製造装置に関するものである。
【０００２】
【従来の技術】
従来、半導体装置の構造として、例えば半導体チップを樹脂に封止した装置（いわゆるＤｕａｌ Ｉｎｌｉｎｅ ＰａｃｋａｇｅやＱｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）では、樹脂装置周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。
【０００３】
これに対し、近年、急速に普及している半導体装置構造として、例えばＣＳＰ（チップスケールパッケージ）と呼ばれる、装置の平坦な表面に電極を平面上に配置した、いわゆるボールグリッドアレイ（ＢＧＡ）技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来より小さい面積で電子回路ウエハに高密度実装することを可能とする装置構造がある。
【０００４】
ＢＧＡタイプの半導体装置においては、装置の面積が半導体チップの面積にほぼ等しい、いわゆるチップスケールパッケージ（ＣＳＰ）と呼ばれる構造が、前述のＢＧＡ電極配置構造とともに開発され、電子機器の小型軽量化に大きく貢献している。
チップスケールパッケージは、回路を形成したり、シリコンウエハ（以下、「ウエハ」と略す。）を切断し、個々の半導体チップについて個別に装置化工程を施し、装置を完成するものである。
【０００５】
これに対し、一般的に「ウエハレベルＣＳＰ」と呼ばれる製法においては、このウエハ上に、絶縁層、再配線層、封止層などを形成し、はんだバンプを形成する。そして、最終工程においてウエハを所定のチップ寸法に切断することで装置構造を具備した半導体チップを得ることができる。この製法では、ウエハ全面に、これらの回路を積層し、最終工程においてウエハをダイシングすることから、切断したチップそのものの大きさが、装置の施された半導体チップとなり、実装ウエハに対して最小投影面積を有する半導体チップを得ることが可能となる。
【０００６】
このような半導体装置の製造において、ウエハ上に電極を形成する方法の１つとしては、フォトレジストなどを用い、フォトリソグラフィ技術により、電極の形成位置に整合するパターンの開口部を有するレジスト膜を形成し、銅などの金属めっきにより、電極をなす導電層を形成し、目的形状の電極を形成する方法がある。
【０００７】
また、めっきによるウエハ上への導電膜の形成方法は、めっき装置の形態から、以下に示すディップ式とカップ式の２種類に大別できる。
ディップ式は、周辺部に給電ピンを取り付けたウエハを、めっき浴に鉛直に浸漬する方式であり、制御板による電流密度分布制御、めっき液流制御、めっき液攪拌制御などを行なって、めっきが施される。
カップ式は、水平にウエハを配置し、めっき浴に鉛直に浸漬する方式であり、ウエハの取り付け向きにより、フェースダウン型またはフェースアップ型の方法がある。カップ式では、アノード形状がメッシュ型あるいはドーナツ型であり、めっき液流制御などを行って、めっきが施される。
これら２つのめっき方法では、ウエハを鉛直に配置するディップ式の方が、めっき装置のめっき槽を小さくできる上に、複数のウエハを同時にめっきすることができるなどの特徴がある。
【０００８】
【発明が解決しようとする課題】
上述のようなディップ式では、ウエハ表面のめっきの厚さを均一にするために、制御板を用いて電流密度分布の補正を行っているが、制御板の適正形状を得るには、多数の試行を必要とするため、非常に困難である。さらに、カップ式では、ウエハの周辺部分に給電ピンを配置するため、給電ピンの周辺部分の電流密度が高くなり、結果として、めっきの厚さは、ウエハの中央部分で薄く、周辺部分で厚くなる。このように、従来のめっき方法では、ウエハに均一厚さでめっきするのは困難であった。
【０００９】
本発明は、前記事情に鑑みてなされたもので、ウエハ表面にめっきにより形成される導電膜の厚さを均一にする半導体装置の製造方法および半導体製造装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハに対向する複数のアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
請求項２記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハに対向するアノードを配置し、該アノードと前記ウエハとの間に１つまたは複数の補助アノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
請求項３記載の半導体装置の製造方法は、前記補助アノードを、前記ウエハの中央部付近に対向させて配置することを特徴とする。
請求項４記載の半導体装置の製造方法は、前記補助アノードの大きさが、前記アノードよりも小さいことを特徴とする。
【００１１】
請求項５記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハの周囲に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
請求項６記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハの表面に給電ピンを配置し、前記ウエハの周囲で、かつ、前記給電ピンの周辺に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
【００１２】
請求項７記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハに対向して配置された複数のアノードと、電解めっき用給電部とを備えたことを特徴とする。
請求項８記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハに対向して配置されたアノードと、前記ウエハと前記アノードとの間に配置された１つまたは複数の補助アノードと、電解めっき用給電部とを備えたことを特徴とする。
請求項９記載の半導体製造装置は、前記補助アノードが、前記ウエハの中央部付近に対向させて配置されたことを特徴とする。
請求項１０記載の半導体製造装置は、前記補助アノードの大きさは、前記アノードの大きさよりも小さいことを特徴とする。
請求項１１記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハの周囲に配置された補助カソードと、前記ウエハおよび前記補助カソードに対向して配置されたアノードと、電解めっき用給電部とを備えたことを特徴とする。
請求項１２記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハに配置された給電ピンの配置位置に対応させて、前記ウエハの周囲に配置された補助カソードと、該補助カソードおよび前記ウエハに対向して配置されたアノードと、電解めっき用給電部とを備えたことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明を詳しく説明する。
本発明の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、電解めっきにより導電膜を形成する工程からなるものである。
【００１４】
まず、本発明の第１の実施形態を、図１を参照して説明する。
この実施形態の半導体製造装置は、ウエハ１に対向して配置されたアノード２と、ウエハ１とアノード２との間に配置された補助アノード３と、ウエハ１とアノード２に給電する第１の電源１２（電解めっき用給電部）と、ウエハ１と補助アノード３に給電する第２の電源１４（電解めっき用給電部）と、めっき浴（図示略）と、第１の電源１２、第２の電源１４を制御する制御部（図示略）とから概略構成されている。
符号１１は導線であり、ウエハ１とアノード２を第１の電源１２に接続するものである。また、符号１３は導線であり、ウエハ１と補助アノード３を第２の電源１４に接続するものである。
ウエハ１に対する補助アノード３の支持位置、つまり、ウエハ１からの距離、ウエハ１の表面に沿った方向の位置に、可動支持機構を有していることが好ましい。
【００１５】
この実施形態の半導体装置の製造方法では、上記導電膜形成工程を以下のように行う。
まず、ウエハ１の表面に、フォトレジストなどを用いて、フォトリソグラフィ技術により、導電膜の形成位置に整合する微細なパターンの開口部を有するレジスト膜（図示略）を形成する。
次いで、ウエハ１、アノード２および補助アノード３を図示略のめっき浴に浸漬する。なお、本発明の半導体装置の製造方法で用いられるめっき浴としては、一般的に電解めっきに用いられるものは全て挙げられる。
次いで、第１の電源１２と第２の電源１４から出力する電流を、それぞれ独立に調整し、ウエハ１の表面をめっきし、所望のパターンを有する、厚さの均一な導電膜を形成する。
【００１６】
通常、半導体装置用のウエハ１は、直径１５０ｍｍ〜２００ｍｍ程度のシリコンからなる円板状であるが、これに対して補助アノード３は、例えば、直径２０〜３０ｍｍ程度の円板状あるいは球状のものである。補助アノード３の形状、寸法は、これらに限定されるものではなく、角板状、円環状などであってもよい。また、補助アノード３の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよい。さらに、補助アノード３を配置する位置は、アノード２よりも、ウエハ１に近い位置とし、ウエハ１の中央部付近とすることが好ましい。
また、アノード２の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよく、その大きさは、ウエハ１と同程度とする。さらに、アノード２としては、円板状、角板状、円環状などのものが用いられる。
【００１７】
この実施形態の半導体装置の製造方法の導電膜形成工程において、第１の電源１２または第２の電源１４から出力する電流の大きさ、補助アノード３とウエハ１の間隔、補助アノード３とアノード２の間隔などは、ウエハ１の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００１８】
この実施形態の半導体装置の製造方法では、ウエハ１とアノード２に出力する電流の大きさと、ウエハ１と補助アノード３に出力する電流の大きさを、それぞれ独立に調整することにより、従来、ウエハ１の外周部付近に集中していた電流密度分布を補正して、ウエハ１の中央部における電流密度も高くなるようにし、その結果として、ウエハ１の表面全面における電流密度分布をほぼ均一にすることができる。したがって、めっきにより、ウエハ１の表面に厚さの均一な導電膜を形成することができる。例えば、補助アノード３をウエハ１の中央部付近に対向配置すれば、従来、ウエハ１の外周部付近に集中していた電流密度分布が補正され、ウエハ１の中央部における電流密度も高くなり、ウエハ１の表面全面における電流密度分布がほぼ均一なる。
【００１９】
次に、本発明の第２の実施形態を、図２を参照して説明する。
この実施形態の半導体製造装置は、ウエハ１に対向して配置されたアノード２と、ウエハ１とアノード２との間に配置された補助アノード３と、ウエハ１、アノード２および補助アノード３に給電する電源１６（電解めっき用給電部）と、めっき浴（図示略）と、電源１６を制御する制御部（図示略）とから概略構成されている。
符号１５は導線であり、ウエハ１、アノード２および補助アノード３を電源１６に接続するものである。
ウエハ１に対する補助アノード３の支持位置、つまり、ウエハ１からの距離、ウエハ１の表面に沿った方向の位置に、可動支持機構を有していることが好ましい。
【００２０】
この実施形態の半導体装置の製造方法が、上記第１の実施形態と異なる点は、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を調整することにより、ウエハ１の表面をめっきする点である。
【００２１】
この実施形態の半導体装置の製造方法では、ウエハ１、アノード２および補助アノード３に出力する電流の大きさを一定とし、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を、それぞれ独立に調整することにより、従来、ウエハ１の外周部付近に集中していた電流密度分布を補正して、ウエハ１の中央部における電流密度も高くなるようにし、その結果として、ウエハ１の表面全面における電流密度分布をほぼ均一にすることができる。したがって、めっきにより、ウエハ１の表面に厚さの均一な導電膜を形成することができる。この実施形態でも、例えば、補助アノード３をウエハ１の中央部付近に対向配置すれば、従来、ウエハ１の外周部付近に集中していた電流密度分布が補正され、ウエハ１の中央部における電流密度も高くなり、ウエハ１の表面全面における電流密度分布がほぼ均一なる。
【００２２】
なお、上記第１の実施形態および第２の実施形態では、ウエハ１とアノード２に出力する電流の大きさ、および、ウエハ１と補助アノード３に出力する電流の大きさを、それぞれ独立に調整する方法と、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を、それぞれ独立に調整する方法を別々に用いているが、本発明の半導体装置の製造方法では、これら両方の方法を合わせて用いてもよい。このようにすれば、ウエハ１の表面における電流密度分布の補正を、より精密に行うことができる。
【００２３】
次に、本発明の第３の実施形態を、図３を参照して説明する。
この実施形態の半導体製造装置は、ウエハ１に対向して配置されたアノード２と、ウエハ１とアノード２との間に配置された、大きさの異なる第１の補助アノード４および第２の補助アノード５と、ウエハ１、アノード２、第１の補助アノード４および第２の補助アノード５に給電する電源１６（電解めっき用給電部）と、めっき浴（図示略）と、電源１６を制御する制御部（図示略）とから概略構成されている。
符号１５は導線であり、ウエハ１、アノード２および補助アノード３を電源１６に接続するものである。
ウエハ１に対する補助アノード３の支持位置、つまり、ウエハ１からの距離、ウエハ１の表面に沿った方向の位置に、可動支持機構を有していることが好ましい。
【００２４】
この実施形態の半導体装置の製造方法が、上記第１の実施形態および第２の実施形態と異なる点は、ウエハ１とアノード２の間隔、ウエハ１と第１の補助アノード４の間隔、ウエハ１と第２の補助アノード５の間隔を調整することにより、ウエハ１の表面をめっきする点である。
【００２５】
この実施形態の半導体装置の製造方法では、ウエハ１により近く配置する第１の補助アノード４の大きさを、第２の補助アノード５の大きさよりも小さくすることが好ましい。また、第１の補助アノード４と第２の補助アノード５の形状、寸法は同一である必要はない。また、第１の補助アノード４、第２の補助アノード５は、例えば、直径２０〜３０ｍｍ程度の円板状あるいは球状であるか、角板状、円環状などであってもよい。また、第１の補助アノード４、第２の補助アノード５の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよい。
さらに、第１の補助アノード４と第２の補助アノード５は一直線上に配置する必要もなく、ウエハ１の大きさなどに応じて、適宜の位置に配置する。
具体的には、第１の補助アノード４および第２の補助アノード５をウエハ１の中央部付近に対向配置する。このようにすれば、従来、ウエハ１の外周部付近に集中していた電流密度分布が補正され、ウエハ１の中央部における電流密度も高くなり、ウエハ１の表面全面における電流密度分布がほぼ均一なる。
【００２６】
この実施形態の半導体装置の製造方法では、ウエハ１、アノード２、第１の補助アノード４および第２の補助アノード５に出力する電流の大きさを一定とし、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を、それぞれ独立に調整することにより、従来、ウエハ１の外周部付近に集中していた電流密度分布を補正して、ウエハ１の中央部における電流密度も高くなるようにし、その結果として、ウエハ１の表面全面における電流密度分布をほぼ均一にすることができる。したがって、めっきにより、ウエハ１の表面に厚さの均一な導電膜を形成することができる。
【００２７】
なお、上記第１の実施形態〜第３の実施形態では、補助アノードを１個または２個用いたが、本発明はこれに限定されるものではなく、ウエハ１の大きさなどに応じて、３個以上用いてもよい。
【００２８】
次に、本発明の第４の実施形態を、図４および図５を参照して説明する。
この実施形態の半導体製造装置は、ウエハ６周囲に配置された補助カソード７と、ウエハ６および補助カソード７に対向して配置されたアノード８と、ウエハ６、補助カソード７およびアノード８に給電する電源１６（電解めっき用給電部）と、電源１６を制御する制御部（図示略）とから概略構成されている。
また、補助カソード７は、ウエハ６をその中央部に保持することができるホルダを有する構造となっている。そして、ウエハ６が、めっき中は補助カソード７のホルダに保持され、めっき終了後は取り外される。
符号１５は導線であり、ウエハ６、補助カソード７およびアノード８を電源１６に接続するものである。
【００２９】
この実施形態の半導体装置の製造方法では、上記導電膜形成工程を以下のように行う。
まず、円板状のシリコンからなるウエハ６の表面に、フォトレジストなどを用いて、フォトリソグラフィ技術により、導電膜の形成位置に整合する微細なパターンの開口部を有するレジスト膜（図示略）を形成する。
次いで、補助カソード７のホルダでウエハ６を保持し、ウエハ６および補助カソード７に対向するようにアノード８を配置する。このとき、ウエハ６と補助カソード７とは接触していても、接触していなくてもよい。また、図５に示すように、ウエハ６の表面と補助カソード７の表面が面一となるように、両者が配置されている。
次いで、ウエハ６、補助カソード７およびアノード８を図示略のめっき浴に浸漬し、電源１６から出力する電流を調整し、ウエハ６の表面をめっきし、所望のパターンを有する、厚さの均一な導電膜を形成する。
【００３０】
通常、半導体装置用のウエハ６の直径は、上述のように１５０ｍｍ〜２００ｍｍ程度であるが、これに対して補助カソード７は、ウエハ１５０ｍｍに対してカソード１５１ｍｍ〜１８０ｍｍ程度、ウエハ２００ｍｍに対してカソード２０１ｍｍ〜２３０ｍｍ程度の円環状のものである。補助カソード７の形状、寸法は、円環状に限定されるものではなく、その中心部に、ウエハ７が入る程度の開口部を有する角板状のものであってもよい。また、補助カソード７の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるカソードを形成する材料で形成されていればよい。
また、アノード８の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよく、その大きさは、ウエハ６および補助カソード７を合わせた大きさと同程度とする。さらに、アノード８としては、円板状、角板状、円環状などのものが用いられる。
【００３１】
この実施形態の半導体装置の製造方法の導電膜形成工程において、電源１６から出力する電流の大きさ、補助カソード７の大きさ、ウエハ６と補助カソード７の間隔、ウエハ６および補助カソード７とアノード８の間隔などは、ウエハ６の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００３２】
この実施形態の半導体装置の製造方法では、ウエハ６の外周部の周囲に補助カソード７を配置し、補助カソード７に電流を集中させて、この部分の電流密度を高くする。この際、ウエハ６と補助カソード７を一体のカソードとみなし（以下、「カソードユニット」とも言う。）、このカソードユニットの表面全面をめっきすると、ウエハ６の表面の面積よりも、大きな領域をめっきすることになる。このカソードユニットの表面に施されためっきの厚さは、カソードユニットの外周部で厚く、中央部で薄くなるが、ウエハ６は、このカソードユニットの中央部をなすから、結果として、ウエハ６の表面において、厚さの均一なめっきからなる導電層が形成される。
【００３３】
次に、本発明の第５の実施形態を、図６を用いて説明する。
この実施形態の半導体製造装置は、ウエハ６の周囲に配置された補助カソード７と、ウエハ６および補助カソード７に対向して配置されたアノード８と、ウエハ６、補助カソード７およびアノード８に給電する電源１６（電解めっき用給電部）と、電源１６を制御する制御部（図示略）とから概略構成されている。
また、補助カソード７は、ウエハ６をその中央部付近に、補助カソード７と所定の間隔をおいて保持することができるホルダを有する構造となっている。そして、ウエハ６が、めっき中は補助カソード７のホルダに保持され、めっき終了後は取り外される。
符号１５は導線であり、ウエハ１、アノード２および補助アノード３を電源１６に接続するものである。
【００３４】
この実施形態の半導体装置の製造方法が、上記第４の実施形態と異なる点は、ウエハ６の外周部の周囲に補助カソード７を配置するが、ウエハ６の表面と補助カソード７の表面が面一となっておらず、両者を、所定の間隔をおいて配置する点である。具体的には、補助カソード７をウエハ６よりもアノード８側にずらして配置し、より、補助カソード７に電流を集中させて、この部分の電流密度を高くし、上記第４の実施形態と同様に、ウエハ６の表面において、厚さの均一なめっきからなる導電層を形成する。
【００３５】
この実施形態の半導体装置の製造方法の導電膜形成工程においても、電源１６から出力する電流の大きさ、補助カソード７の大きさ、ウエハ６の表面と補助カソード７の表面との間隔、ウエハ６および補助カソード７とアノード８の間隔などは、ウエハ６の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００３６】
なお、上記第４の実施形態および第５の実施形態において、図４〜図６に示すように補助カソードを１つ用いた例を示したが、本発明の半導体装置の製造方法にあっては、例えば図７に示すように、補助カソードを複数用いてもよい。
【００３７】
次に、本発明の第６の実施形態を、図７を参照して説明する。
この実施形態の半導体製造装置は、ウエハ９の表面に配置された給電ピン１７と、ウエハ９の周囲で、かつ、給電ピン１７の周辺に配置された補助カソード１０と、ウエハ９および補助カソード１０に対向して配置されたアノード（図示略）と、ウエハ９、補助カソード１０、給電ピン１７およびアノードに給電する図示略の電源（電解めっき用給電部）と、電源を制御する制御部（図示略）とから概略構成されている。
また、図７に示すように、ウエハ９の外周部の周囲で、給電ピン１７が接触している面と反対側の面で、かつ、給電ピン１７の周辺（付近）に、補助カソード１０が配置されている。このとき、補助カソード１０は、給電ピン１７を保持するホルダに保持されている。なお、ウエハ９と補助カソード１０とは接触していても、接触していなくてもよい。
さらに、導線（図示略）が、ウエハ９、補助カソード１０、給電ピン１７およびアノードを電源（図示略）に接続している。
【００３８】
この実施形態の半導体装置の製造方法では、上記導電膜形成工程を以下のように行う。
まず、円板状のシリコンからなるウエハ９の表面に、フォトレジストなどを用いて、フォトリソグラフィ技術により、導電膜の形成位置に整合する微細なパターンの開口部を有するレジスト膜（図示略）を形成する。
次いで、ウエハ９および補助カソード１０に対向するようにアノード（図示略）を配置する。
次いで、ウエハ９、補助カソード１０、給電ピン１７およびアノードを図示略のめっき浴に浸漬し、電源から出力する電流を調整し、ウエハ９の表面をめっきし、所望のパターンを有する、厚さの均一な導電膜を形成する。
【００３９】
通常、半導体装置用のウエハ９の直径は、上述のように１５０ｍｍ〜２００ｍｍ程度であるが、これに対して補助カソード１０は、例えば、ウエハ１５０ｍｍに対してカソード１５１ｍｍ〜１８０ｍｍ程度、ウエハ２００ｍｍに対してカソード２０１ｍｍ〜２３０ｍｍ程度の円板状のものである。補助カソード１０の形状、寸法は、これらに限定されるものではなく、角板状、円環状などであってもよい。また、補助カソード１０の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるカソードを形成する材料で形成されていればよい。
また、アノードの材質も特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよく、その大きさは、ウエハ９および補助カソード１０を合わせた大きさと同程度とする。さらに、アノードとしては、円板状、角板状、円環状などのものが用いられる。
【００４０】
この実施形態の半導体装置の製造方法の導電膜形成工程において、電源から出力する電流の大きさ、補助カソード１０の大きさや数、ウエハ９と補助カソード１０の間隔、ウエハ９および補助カソード１０とアノードの間隔などは、ウエハ９の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００４１】
この実施形態の半導体装置の製造方法では、ウエハ９の外周部の周囲で、かつ、給電ピン１７の周辺（付近）に、補助カソード１０を配置し、これにより、給電ピンに集中する電流を、補助カソード１０に集中させて、この部分の電流密度を高くする。これにより、上記第４の実施形態および第５の実施形態と同様に、ウエハ９表面において、厚さの均一なめっきからなる導電層が形成される。
【００４２】
なお、上記第１の実施形態〜第６の実施形態では、ディップ式のめっき方法を例示して説明したが、本発明の半導体装置の製造方法は、カップ式のめっき方法にも同様に適用可能である。
さらに、本発明の半導体装置の製造方法では、導電膜形成工程において、めっき浴を攪拌して、めっき浴を循環させながらめっきを行うことが好ましい。このようにすれば、めっき浴中のめっき成分の偏りが生じることなどが抑制される。また、導電膜形成工程において、めっきの進行に伴って、めっき中のめっき成分濃度が低下した分を補うように、めっき液を供給しながらめっきを行うことが好ましい。このようにすれば、めっき浴の電気伝導度が低下して電流密度分布にばらつきが生じることが抑制される。その結果として、めっきにより、ウエハの表面に、より厚さの均一な導電膜を形成することができる。
【００４３】
なお、本発明の半導体装置の製造方法は、ウエハレベルＣＳＰに限定されるものではなく、半導体回路、フリップチップ、フレキシブル・プリント・回路（ＦＰＣ）、プリント基板などの平面板上へのめっき工程において、めっき厚さの均一性を向上するために有効な方法である。特に、半導体回路の形成技術であるダマシンプロセス、フリップチップの電極の形成、バンプの形成には有効な方法である。すなわち、本発明の半導体装置の製造方法は、多数のバンプを整列させて形成したり、高さを均一に形成する場合に有効な方法である。
【００４４】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハに対向するアノードを配置し、該アノードと前記ウエハとの間に１つまたは複数の補助アノードを配置し、電解めっきにより導電膜を形成する工程であるから、ウエハの表面における電流密度分布を補正することができ、めっきむらが無く、均一な厚さの導電膜を形成することができる上に、微細な電極パターンにも対応する精密なめっきが可能となる。よって、導電膜形成作業の効率の向上を図ることができるから、半導体装置の生産性が向上する。そして、本発明の半導体装置の製造方法は、各種平面板上へのめっき工程においても、有効に適用することができる。
【００４５】
また、本発明の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハの周囲に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であるか、または、前記ウエハに配置した給電ピンの配置位置に対応させて、前記ウエハの周囲に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であるから、ウエハの表面における電流密度分布を補正することができ、めっきむらが無く、均一な厚さの導電膜を形成することができる上に、微細な電極パターンにも対応する精密なめっきが可能となる。
【００４６】
本発明の半導体製造装置によれば、ウエハレベルＣＳＰのみならず、半導体回路、フリップチップ、フレキシブル・プリント・回路（ＦＰＣ）、プリント基板などの平面板上へのめっき工程において、むらが無く、厚さの均一なめっきをすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す概略説明図である。
【図２】本発明の第２の実施形態を示す概略説明図である。
【図３】本発明の第３の実施形態を示す概略説明図である。
【図４】本発明の第４の実施形態を示す概略説明図である。
【図５】本発明の第４の実施形態を示す概略説明図である。
【図６】本発明の第５の実施形態を示す概略説明図である。
【図７】本発明の第６の実施形態を示す概略説明図である。
【符号の説明】
１，６，９・・・ウエハ、２，８・・・アノード、３・・・補助アノード、４・・・第１の補助アノード、５・・・第２の補助アノード、７，１０・・・補助カソード、１１，１３，１５・・・導線、１２・・・第１の電源、１４・・・第２の電源、１６・・・電源、１７・・・給電ピン
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体製造装置に関し、特に、半導体装置を構成する平面ウエハ上に、電解めっきにより導電膜を形成する際に、導電膜の厚みを均一に形成する方法を改善した半導体装置の製造方法および半導体製造装置に関するものである。
【０００２】
【従来の技術】
従来、半導体装置の構造として、例えば半導体チップを樹脂に封止した装置（いわゆるＤｕａｌ Ｉｎｌｉｎｅ ＰａｃｋａｇｅやＱｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）では、樹脂装置周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。
【０００３】
これに対し、近年、急速に普及している半導体装置構造として、例えばＣＳＰ（チップスケールパッケージ）と呼ばれる、装置の平坦な表面に電極を平面上に配置した、いわゆるボールグリッドアレイ（ＢＧＡ）技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来より小さい面積で電子回路ウエハに高密度実装することを可能とする装置構造がある。
【０００４】
ＢＧＡタイプの半導体装置においては、装置の面積が半導体チップの面積にほぼ等しい、いわゆるチップスケールパッケージ（ＣＳＰ）と呼ばれる構造が、前述のＢＧＡ電極配置構造とともに開発され、電子機器の小型軽量化に大きく貢献している。
チップスケールパッケージは、回路を形成したり、シリコンウエハ（以下、「ウエハ」と略す。）を切断し、個々の半導体チップについて個別に装置化工程を施し、装置を完成するものである。
【０００５】
これに対し、一般的に「ウエハレベルＣＳＰ」と呼ばれる製法においては、このウエハ上に、絶縁層、再配線層、封止層などを形成し、はんだバンプを形成する。そして、最終工程においてウエハを所定のチップ寸法に切断することで装置構造を具備した半導体チップを得ることができる。この製法では、ウエハ全面に、これらの回路を積層し、最終工程においてウエハをダイシングすることから、切断したチップそのものの大きさが、装置の施された半導体チップとなり、実装ウエハに対して最小投影面積を有する半導体チップを得ることが可能となる。
【０００６】
このような半導体装置の製造において、ウエハ上に電極を形成する方法の１つとしては、フォトレジストなどを用い、フォトリソグラフィ技術により、電極の形成位置に整合するパターンの開口部を有するレジスト膜を形成し、銅などの金属めっきにより、電極をなす導電層を形成し、目的形状の電極を形成する方法がある。
【０００７】
また、めっきによるウエハ上への導電膜の形成方法は、めっき装置の形態から、以下に示すディップ式とカップ式の２種類に大別できる。
ディップ式は、周辺部に給電ピンを取り付けたウエハを、めっき浴に鉛直に浸漬する方式であり、制御板による電流密度分布制御、めっき液流制御、めっき液攪拌制御などを行なって、めっきが施される。
カップ式は、水平にウエハを配置し、めっき浴に鉛直に浸漬する方式であり、ウエハの取り付け向きにより、フェースダウン型またはフェースアップ型の方法がある。カップ式では、アノード形状がメッシュ型あるいはドーナツ型であり、めっき液流制御などを行って、めっきが施される。
これら２つのめっき方法では、ウエハを鉛直に配置するディップ式の方が、めっき装置のめっき槽を小さくできる上に、複数のウエハを同時にめっきすることができるなどの特徴がある。
【０００８】
【発明が解決しようとする課題】
上述のようなディップ式では、ウエハ表面のめっきの厚さを均一にするために、制御板を用いて電流密度分布の補正を行っているが、制御板の適正形状を得るには、多数の試行を必要とするため、非常に困難である。さらに、カップ式では、ウエハの周辺部分に給電ピンを配置するため、給電ピンの周辺部分の電流密度が高くなり、結果として、めっきの厚さは、ウエハの中央部分で薄く、周辺部分で厚くなる。このように、従来のめっき方法では、ウエハに均一厚さでめっきするのは困難であった。
【０００９】
本発明は、前記事情に鑑みてなされたもので、ウエハ表面にめっきにより形成される導電膜の厚さを均一にする半導体装置の製造方法および半導体製造装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハに対向する複数のアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
請求項２記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハに対向するアノードを配置し、該アノードと前記ウエハとの間に１つまたは複数の補助アノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
請求項３記載の半導体装置の製造方法は、前記補助アノードを、前記ウエハの中央部付近に対向させて配置することを特徴とする。
請求項４記載の半導体装置の製造方法は、前記補助アノードの大きさが、前記アノードよりも小さいことを特徴とする。
【００１１】
請求項５記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハの周囲に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
請求項６記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハの表面に給電ピンを配置し、前記ウエハの周囲で、かつ、前記給電ピンの周辺に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
【００１２】
請求項７記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハに対向して配置された複数のアノードと、電解めっき用給電部とを備えたことを特徴とする。
請求項８記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハに対向して配置されたアノードと、前記ウエハと前記アノードとの間に配置された１つまたは複数の補助アノードと、電解めっき用給電部とを備えたことを特徴とする。
請求項９記載の半導体製造装置は、前記補助アノードが、前記ウエハの中央部付近に対向させて配置されたことを特徴とする。
請求項１０記載の半導体製造装置は、前記補助アノードの大きさは、前記アノードの大きさよりも小さいことを特徴とする。
請求項１１記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハの周囲に配置された補助カソードと、前記ウエハおよび前記補助カソードに対向して配置されたアノードと、電解めっき用給電部とを備えたことを特徴とする。
請求項１２記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハに配置された給電ピンの配置位置に対応させて、前記ウエハの周囲に配置された補助カソードと、該補助カソードおよび前記ウエハに対向して配置されたアノードと、電解めっき用給電部とを備えたことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明を詳しく説明する。
本発明の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、電解めっきにより導電膜を形成する工程からなるものである。
【００１４】
まず、本発明の第１の実施形態を、図１を参照して説明する。
この実施形態の半導体製造装置は、ウエハ１に対向して配置されたアノード２と、ウエハ１とアノード２との間に配置された補助アノード３と、ウエハ１とアノード２に給電する第１の電源１２（電解めっき用給電部）と、ウエハ１と補助アノード３に給電する第２の電源１４（電解めっき用給電部）と、めっき浴（図示略）と、第１の電源１２、第２の電源１４を制御する制御部（図示略）とから概略構成されている。
符号１１は導線であり、ウエハ１とアノード２を第１の電源１２に接続するものである。また、符号１３は導線であり、ウエハ１と補助アノード３を第２の電源１４に接続するものである。
ウエハ１に対する補助アノード３の支持位置、つまり、ウエハ１からの距離、ウエハ１の表面に沿った方向の位置に、可動支持機構を有していることが好ましい。
【００１５】
この実施形態の半導体装置の製造方法では、上記導電膜形成工程を以下のように行う。
まず、ウエハ１の表面に、フォトレジストなどを用いて、フォトリソグラフィ技術により、導電膜の形成位置に整合する微細なパターンの開口部を有するレジスト膜（図示略）を形成する。
次いで、ウエハ１、アノード２および補助アノード３を図示略のめっき浴に浸漬する。なお、本発明の半導体装置の製造方法で用いられるめっき浴としては、一般的に電解めっきに用いられるものは全て挙げられる。
次いで、第１の電源１２と第２の電源１４から出力する電流を、それぞれ独立に調整し、ウエハ１の表面をめっきし、所望のパターンを有する、厚さの均一な導電膜を形成する。
【００１６】
通常、半導体装置用のウエハ１は、直径１５０ｍｍ〜２００ｍｍ程度のシリコンからなる円板状であるが、これに対して補助アノード３は、例えば、直径２０〜３０ｍｍ程度の円板状あるいは球状のものである。補助アノード３の形状、寸法は、これらに限定されるものではなく、角板状、円環状などであってもよい。また、補助アノード３の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよい。さらに、補助アノード３を配置する位置は、アノード２よりも、ウエハ１に近い位置とし、ウエハ１の中央部付近とすることが好ましい。
また、アノード２の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよく、その大きさは、ウエハ１と同程度とする。さらに、アノード２としては、円板状、角板状、円環状などのものが用いられる。
【００１７】
この実施形態の半導体装置の製造方法の導電膜形成工程において、第１の電源１２または第２の電源１４から出力する電流の大きさ、補助アノード３とウエハ１の間隔、補助アノード３とアノード２の間隔などは、ウエハ１の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００１８】
この実施形態の半導体装置の製造方法では、ウエハ１とアノード２に出力する電流の大きさと、ウエハ１と補助アノード３に出力する電流の大きさを、それぞれ独立に調整することにより、従来、ウエハ１の外周部付近に集中していた電流密度分布を補正して、ウエハ１の中央部における電流密度も高くなるようにし、その結果として、ウエハ１の表面全面における電流密度分布をほぼ均一にすることができる。したがって、めっきにより、ウエハ１の表面に厚さの均一な導電膜を形成することができる。例えば、補助アノード３をウエハ１の中央部付近に対向配置すれば、従来、ウエハ１の外周部付近に集中していた電流密度分布が補正され、ウエハ１の中央部における電流密度も高くなり、ウエハ１の表面全面における電流密度分布がほぼ均一なる。
【００１９】
次に、本発明の第２の実施形態を、図２を参照して説明する。
この実施形態の半導体製造装置は、ウエハ１に対向して配置されたアノード２と、ウエハ１とアノード２との間に配置された補助アノード３と、ウエハ１、アノード２および補助アノード３に給電する電源１６（電解めっき用給電部）と、めっき浴（図示略）と、電源１６を制御する制御部（図示略）とから概略構成されている。
符号１５は導線であり、ウエハ１、アノード２および補助アノード３を電源１６に接続するものである。
ウエハ１に対する補助アノード３の支持位置、つまり、ウエハ１からの距離、ウエハ１の表面に沿った方向の位置に、可動支持機構を有していることが好ましい。
【００２０】
この実施形態の半導体装置の製造方法が、上記第１の実施形態と異なる点は、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を調整することにより、ウエハ１の表面をめっきする点である。
【００２１】
この実施形態の半導体装置の製造方法では、ウエハ１、アノード２および補助アノード３に出力する電流の大きさを一定とし、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を、それぞれ独立に調整することにより、従来、ウエハ１の外周部付近に集中していた電流密度分布を補正して、ウエハ１の中央部における電流密度も高くなるようにし、その結果として、ウエハ１の表面全面における電流密度分布をほぼ均一にすることができる。したがって、めっきにより、ウエハ１の表面に厚さの均一な導電膜を形成することができる。この実施形態でも、例えば、補助アノード３をウエハ１の中央部付近に対向配置すれば、従来、ウエハ１の外周部付近に集中していた電流密度分布が補正され、ウエハ１の中央部における電流密度も高くなり、ウエハ１の表面全面における電流密度分布がほぼ均一なる。
【００２２】
なお、上記第１の実施形態および第２の実施形態では、ウエハ１とアノード２に出力する電流の大きさ、および、ウエハ１と補助アノード３に出力する電流の大きさを、それぞれ独立に調整する方法と、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を、それぞれ独立に調整する方法を別々に用いているが、本発明の半導体装置の製造方法では、これら両方の方法を合わせて用いてもよい。このようにすれば、ウエハ１の表面における電流密度分布の補正を、より精密に行うことができる。
【００２３】
次に、本発明の第３の実施形態を、図３を参照して説明する。
この実施形態の半導体製造装置は、ウエハ１に対向して配置されたアノード２と、ウエハ１とアノード２との間に配置された、大きさの異なる第１の補助アノード４および第２の補助アノード５と、ウエハ１、アノード２、第１の補助アノード４および第２の補助アノード５に給電する電源１６（電解めっき用給電部）と、めっき浴（図示略）と、電源１６を制御する制御部（図示略）とから概略構成されている。
符号１５は導線であり、ウエハ１、アノード２および補助アノード３を電源１６に接続するものである。
ウエハ１に対する補助アノード３の支持位置、つまり、ウエハ１からの距離、ウエハ１の表面に沿った方向の位置に、可動支持機構を有していることが好ましい。
【００２４】
この実施形態の半導体装置の製造方法が、上記第１の実施形態および第２の実施形態と異なる点は、ウエハ１とアノード２の間隔、ウエハ１と第１の補助アノード４の間隔、ウエハ１と第２の補助アノード５の間隔を調整することにより、ウエハ１の表面をめっきする点である。
【００２５】
この実施形態の半導体装置の製造方法では、ウエハ１により近く配置する第１の補助アノード４の大きさを、第２の補助アノード５の大きさよりも小さくすることが好ましい。また、第１の補助アノード４と第２の補助アノード５の形状、寸法は同一である必要はない。また、第１の補助アノード４、第２の補助アノード５は、例えば、直径２０〜３０ｍｍ程度の円板状あるいは球状であるか、角板状、円環状などであってもよい。また、第１の補助アノード４、第２の補助アノード５の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよい。
さらに、第１の補助アノード４と第２の補助アノード５は一直線上に配置する必要もなく、ウエハ１の大きさなどに応じて、適宜の位置に配置する。
具体的には、第１の補助アノード４および第２の補助アノード５をウエハ１の中央部付近に対向配置する。このようにすれば、従来、ウエハ１の外周部付近に集中していた電流密度分布が補正され、ウエハ１の中央部における電流密度も高くなり、ウエハ１の表面全面における電流密度分布がほぼ均一なる。
【００２６】
この実施形態の半導体装置の製造方法では、ウエハ１、アノード２、第１の補助アノード４および第２の補助アノード５に出力する電流の大きさを一定とし、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を、それぞれ独立に調整することにより、従来、ウエハ１の外周部付近に集中していた電流密度分布を補正して、ウエハ１の中央部における電流密度も高くなるようにし、その結果として、ウエハ１の表面全面における電流密度分布をほぼ均一にすることができる。したがって、めっきにより、ウエハ１の表面に厚さの均一な導電膜を形成することができる。
【００２７】
なお、上記第１の実施形態〜第３の実施形態では、補助アノードを１個または２個用いたが、本発明はこれに限定されるものではなく、ウエハ１の大きさなどに応じて、３個以上用いてもよい。
【００２８】
次に、本発明の第４の実施形態を、図４および図５を参照して説明する。
この実施形態の半導体製造装置は、ウエハ６周囲に配置された補助カソード７と、ウエハ６および補助カソード７に対向して配置されたアノード８と、ウエハ６、補助カソード７およびアノード８に給電する電源１６（電解めっき用給電部）と、電源１６を制御する制御部（図示略）とから概略構成されている。
また、補助カソード７は、ウエハ６をその中央部に保持することができるホルダを有する構造となっている。そして、ウエハ６が、めっき中は補助カソード７のホルダに保持され、めっき終了後は取り外される。
符号１５は導線であり、ウエハ６、補助カソード７およびアノード８を電源１６に接続するものである。
【００２９】
この実施形態の半導体装置の製造方法では、上記導電膜形成工程を以下のように行う。
まず、円板状のシリコンからなるウエハ６の表面に、フォトレジストなどを用いて、フォトリソグラフィ技術により、導電膜の形成位置に整合する微細なパターンの開口部を有するレジスト膜（図示略）を形成する。
次いで、補助カソード７のホルダでウエハ６を保持し、ウエハ６および補助カソード７に対向するようにアノード８を配置する。このとき、ウエハ６と補助カソード７とは接触していても、接触していなくてもよい。また、図５に示すように、ウエハ６の表面と補助カソード７の表面が面一となるように、両者が配置されている。
次いで、ウエハ６、補助カソード７およびアノード８を図示略のめっき浴に浸漬し、電源１６から出力する電流を調整し、ウエハ６の表面をめっきし、所望のパターンを有する、厚さの均一な導電膜を形成する。
【００３０】
通常、半導体装置用のウエハ６の直径は、上述のように１５０ｍｍ〜２００ｍｍ程度であるが、これに対して補助カソード７は、ウエハ１５０ｍｍに対してカソード１５１ｍｍ〜１８０ｍｍ程度、ウエハ２００ｍｍに対してカソード２０１ｍｍ〜２３０ｍｍ程度の円環状のものである。補助カソード７の形状、寸法は、円環状に限定されるものではなく、その中心部に、ウエハ７が入る程度の開口部を有する角板状のものであってもよい。また、補助カソード７の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるカソードを形成する材料で形成されていればよい。
また、アノード８の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよく、その大きさは、ウエハ６および補助カソード７を合わせた大きさと同程度とする。さらに、アノード８としては、円板状、角板状、円環状などのものが用いられる。
【００３１】
この実施形態の半導体装置の製造方法の導電膜形成工程において、電源１６から出力する電流の大きさ、補助カソード７の大きさ、ウエハ６と補助カソード７の間隔、ウエハ６および補助カソード７とアノード８の間隔などは、ウエハ６の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００３２】
この実施形態の半導体装置の製造方法では、ウエハ６の外周部の周囲に補助カソード７を配置し、補助カソード７に電流を集中させて、この部分の電流密度を高くする。この際、ウエハ６と補助カソード７を一体のカソードとみなし（以下、「カソードユニット」とも言う。）、このカソードユニットの表面全面をめっきすると、ウエハ６の表面の面積よりも、大きな領域をめっきすることになる。このカソードユニットの表面に施されためっきの厚さは、カソードユニットの外周部で厚く、中央部で薄くなるが、ウエハ６は、このカソードユニットの中央部をなすから、結果として、ウエハ６の表面において、厚さの均一なめっきからなる導電層が形成される。
【００３３】
次に、本発明の第５の実施形態を、図６を用いて説明する。
この実施形態の半導体製造装置は、ウエハ６の周囲に配置された補助カソード７と、ウエハ６および補助カソード７に対向して配置されたアノード８と、ウエハ６、補助カソード７およびアノード８に給電する電源１６（電解めっき用給電部）と、電源１６を制御する制御部（図示略）とから概略構成されている。
また、補助カソード７は、ウエハ６をその中央部付近に、補助カソード７と所定の間隔をおいて保持することができるホルダを有する構造となっている。そして、ウエハ６が、めっき中は補助カソード７のホルダに保持され、めっき終了後は取り外される。
符号１５は導線であり、ウエハ１、アノード２および補助アノード３を電源１６に接続するものである。
【００３４】
この実施形態の半導体装置の製造方法が、上記第４の実施形態と異なる点は、ウエハ６の外周部の周囲に補助カソード７を配置するが、ウエハ６の表面と補助カソード７の表面が面一となっておらず、両者を、所定の間隔をおいて配置する点である。具体的には、補助カソード７をウエハ６よりもアノード８側にずらして配置し、より、補助カソード７に電流を集中させて、この部分の電流密度を高くし、上記第４の実施形態と同様に、ウエハ６の表面において、厚さの均一なめっきからなる導電層を形成する。
【００３５】
この実施形態の半導体装置の製造方法の導電膜形成工程においても、電源１６から出力する電流の大きさ、補助カソード７の大きさ、ウエハ６の表面と補助カソード７の表面との間隔、ウエハ６および補助カソード７とアノード８の間隔などは、ウエハ６の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００３６】
なお、上記第４の実施形態および第５の実施形態において、図４〜図６に示すように補助カソードを１つ用いた例を示したが、本発明の半導体装置の製造方法にあっては、例えば図７に示すように、補助カソードを複数用いてもよい。
【００３７】
次に、本発明の第６の実施形態を、図７を参照して説明する。
この実施形態の半導体製造装置は、ウエハ９の表面に配置された給電ピン１７と、ウエハ９の周囲で、かつ、給電ピン１７の周辺に配置された補助カソード１０と、ウエハ９および補助カソード１０に対向して配置されたアノード（図示略）と、ウエハ９、補助カソード１０、給電ピン１７およびアノードに給電する図示略の電源（電解めっき用給電部）と、電源を制御する制御部（図示略）とから概略構成されている。
また、図７に示すように、ウエハ９の外周部の周囲で、給電ピン１７が接触している面と反対側の面で、かつ、給電ピン１７の周辺（付近）に、補助カソード１０が配置されている。このとき、補助カソード１０は、給電ピン１７を保持するホルダに保持されている。なお、ウエハ９と補助カソード１０とは接触していても、接触していなくてもよい。
さらに、導線（図示略）が、ウエハ９、補助カソード１０、給電ピン１７およびアノードを電源（図示略）に接続している。
【００３８】
この実施形態の半導体装置の製造方法では、上記導電膜形成工程を以下のように行う。
まず、円板状のシリコンからなるウエハ９の表面に、フォトレジストなどを用いて、フォトリソグラフィ技術により、導電膜の形成位置に整合する微細なパターンの開口部を有するレジスト膜（図示略）を形成する。
次いで、ウエハ９および補助カソード１０に対向するようにアノード（図示略）を配置する。
次いで、ウエハ９、補助カソード１０、給電ピン１７およびアノードを図示略のめっき浴に浸漬し、電源から出力する電流を調整し、ウエハ９の表面をめっきし、所望のパターンを有する、厚さの均一な導電膜を形成する。
【００３９】
通常、半導体装置用のウエハ９の直径は、上述のように１５０ｍｍ〜２００ｍｍ程度であるが、これに対して補助カソード１０は、例えば、ウエハ１５０ｍｍに対してカソード１５１ｍｍ〜１８０ｍｍ程度、ウエハ２００ｍｍに対してカソード２０１ｍｍ〜２３０ｍｍ程度の円板状のものである。補助カソード１０の形状、寸法は、これらに限定されるものではなく、角板状、円環状などであってもよい。また、補助カソード１０の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるカソードを形成する材料で形成されていればよい。
また、アノードの材質も特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよく、その大きさは、ウエハ９および補助カソード１０を合わせた大きさと同程度とする。さらに、アノードとしては、円板状、角板状、円環状などのものが用いられる。
【００４０】
この実施形態の半導体装置の製造方法の導電膜形成工程において、電源から出力する電流の大きさ、補助カソード１０の大きさや数、ウエハ９と補助カソード１０の間隔、ウエハ９および補助カソード１０とアノードの間隔などは、ウエハ９の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００４１】
この実施形態の半導体装置の製造方法では、ウエハ９の外周部の周囲で、かつ、給電ピン１７の周辺（付近）に、補助カソード１０を配置し、これにより、給電ピンに集中する電流を、補助カソード１０に集中させて、この部分の電流密度を高くする。これにより、上記第４の実施形態および第５の実施形態と同様に、ウエハ９表面において、厚さの均一なめっきからなる導電層が形成される。
【００４２】
なお、上記第１の実施形態〜第６の実施形態では、ディップ式のめっき方法を例示して説明したが、本発明の半導体装置の製造方法は、カップ式のめっき方法にも同様に適用可能である。
さらに、本発明の半導体装置の製造方法では、導電膜形成工程において、めっき浴を攪拌して、めっき浴を循環させながらめっきを行うことが好ましい。このようにすれば、めっき浴中のめっき成分の偏りが生じることなどが抑制される。また、導電膜形成工程において、めっきの進行に伴って、めっき中のめっき成分濃度が低下した分を補うように、めっき液を供給しながらめっきを行うことが好ましい。このようにすれば、めっき浴の電気伝導度が低下して電流密度分布にばらつきが生じることが抑制される。その結果として、めっきにより、ウエハの表面に、より厚さの均一な導電膜を形成することができる。
【００４３】
なお、本発明の半導体装置の製造方法は、ウエハレベルＣＳＰに限定されるものではなく、半導体回路、フリップチップ、フレキシブル・プリント・回路（ＦＰＣ）、プリント基板などの平面板上へのめっき工程において、めっき厚さの均一性を向上するために有効な方法である。特に、半導体回路の形成技術であるダマシンプロセス、フリップチップの電極の形成、バンプの形成には有効な方法である。すなわち、本発明の半導体装置の製造方法は、多数のバンプを整列させて形成したり、高さを均一に形成する場合に有効な方法である。
【００４４】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハに対向するアノードを配置し、該アノードと前記ウエハとの間に１つまたは複数の補助アノードを配置し、電解めっきにより導電膜を形成する工程であるから、ウエハの表面における電流密度分布を補正することができ、めっきむらが無く、均一な厚さの導電膜を形成することができる上に、微細な電極パターンにも対応する精密なめっきが可能となる。よって、導電膜形成作業の効率の向上を図ることができるから、半導体装置の生産性が向上する。そして、本発明の半導体装置の製造方法は、各種平面板上へのめっき工程においても、有効に適用することができる。
【００４５】
また、本発明の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハの周囲に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であるか、または、前記ウエハに配置した給電ピンの配置位置に対応させて、前記ウエハの周囲に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であるから、ウエハの表面における電流密度分布を補正することができ、めっきむらが無く、均一な厚さの導電膜を形成することができる上に、微細な電極パターンにも対応する精密なめっきが可能となる。
【００４６】
本発明の半導体製造装置によれば、ウエハレベルＣＳＰのみならず、半導体回路、フリップチップ、フレキシブル・プリント・回路（ＦＰＣ）、プリント基板などの平面板上へのめっき工程において、むらが無く、厚さの均一なめっきをすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す概略説明図である。
【図２】本発明の第２の実施形態を示す概略説明図である。
【図３】本発明の第３の実施形態を示す概略説明図である。
【図４】本発明の第４の実施形態を示す概略説明図である。
【図５】本発明の第４の実施形態を示す概略説明図である。
【図６】本発明の第５の実施形態を示す概略説明図である。
【図７】本発明の第６の実施形態を示す概略説明図である。
【符号の説明】
１，６，９・・・ウエハ、２，８・・・アノード、３・・・補助アノード、４・・・第１の補助アノード、５・・・第２の補助アノード、７，１０・・・補助カソード、１１，１３，１５・・・導線、１２・・・第１の電源、１４・・・第２の電源、１６・・・電源、１７・・・給電ピン
Claims (12)
- ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、
前記導電膜形成工程は、前記ウエハに対向する複数のアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする半導体装置の製造方法。 - ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、
前記導電膜形成工程は、前記ウエハに対向するアノードを配置し、該アノードと前記ウエハとの間に１つまたは複数の補助アノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする半導体装置の製造方法。 - 前記補助アノードを、前記ウエハの中央部付近に対向させて配置することを特徴とする請求項２記載の半導体装置の製造方法。
- 前記補助アノードの大きさは、前記アノードよりも小さいことを特徴とする請求項２または３記載の半導体装置の製造方法。
- ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、
前記導電膜形成工程は、前記ウエハの周囲に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする半導体装置の製造方法。 - ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、
前記導電膜形成工程は、前記ウエハに配置した給電ピンの配置位置に対応させて、前記ウエハの周囲に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする半導体装置の製造方法。 - ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、
前記ウエハに対向して配置された複数のアノードと、電解めっき用給電部とを備えたことを特徴とする半導体製造装置。 - ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、
前記ウエハに対向して配置されたアノードと、前記ウエハと前記アノードとの間に配置された１つまたは複数の補助アノードと、電解めっき用給電部とを備えたことを特徴とする半導体製造装置。 - 前記補助アノードが、前記ウエハの中央部付近に対向させて配置されたことを特徴とする請求項８記載の半導体製造装置。
- 前記補助アノードの大きさは、前記アノードの大きさよりも小さいことを特徴とする請求項８または９記載の半導体製造装置。
- ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、
前記ウエハの周囲に配置された補助カソードと、前記ウエハおよび前記補助カソードに対向して配置されたアノードと、電解めっき用給電部とを備えたことを特徴とする半導体製造装置。 - ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、
前記ウエハに配置された給電ピンの配置位置に対応させて、前記ウエハの周囲に配置された補助カソードと、該補助カソードおよび前記ウエハに対向して配置されたアノードと、電解めっき用給電部とを備えたことを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204046A JP2004047788A (ja) | 2002-07-12 | 2002-07-12 | 半導体装置の製造方法および半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204046A JP2004047788A (ja) | 2002-07-12 | 2002-07-12 | 半導体装置の製造方法および半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004047788A true JP2004047788A (ja) | 2004-02-12 |
Family
ID=31709749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002204046A Withdrawn JP2004047788A (ja) | 2002-07-12 | 2002-07-12 | 半導体装置の製造方法および半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004047788A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010070778A (ja) * | 2008-09-16 | 2010-04-02 | National Institute Of Advanced Industrial Science & Technology | 金属構造体の形成方法および金属構造体 |
| JP2015161028A (ja) * | 2014-02-25 | 2015-09-07 | 株式会社荏原製作所 | アノードユニットおよび該アノードユニットを備えためっき装置 |
| JP2017115221A (ja) * | 2015-12-25 | 2017-06-29 | 住友電工プリントサーキット株式会社 | プリント配線板用めっき装置及びプリント配線板の製造方法 |
| JP2018172729A (ja) * | 2017-03-31 | 2018-11-08 | 株式会社ファルテック | めっき装置 |
| US10480094B2 (en) | 2016-07-13 | 2019-11-19 | Iontra LLC | Electrochemical methods, devices and compositions |
| CN111962130A (zh) * | 2020-07-17 | 2020-11-20 | 苏州浪潮智能科技有限公司 | 一种pcb板中bga区域的电镀系统及方法 |
| CN115135814A (zh) * | 2021-09-28 | 2022-09-30 | 株式会社荏原制作所 | 镀覆装置 |
-
2002
- 2002-07-12 JP JP2002204046A patent/JP2004047788A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010070778A (ja) * | 2008-09-16 | 2010-04-02 | National Institute Of Advanced Industrial Science & Technology | 金属構造体の形成方法および金属構造体 |
| JP2015161028A (ja) * | 2014-02-25 | 2015-09-07 | 株式会社荏原製作所 | アノードユニットおよび該アノードユニットを備えためっき装置 |
| JP2017115221A (ja) * | 2015-12-25 | 2017-06-29 | 住友電工プリントサーキット株式会社 | プリント配線板用めっき装置及びプリント配線板の製造方法 |
| US10480094B2 (en) | 2016-07-13 | 2019-11-19 | Iontra LLC | Electrochemical methods, devices and compositions |
| US10697083B2 (en) | 2016-07-13 | 2020-06-30 | Ionta LLC | Electrochemical methods, devices and compositions |
| JP2018172729A (ja) * | 2017-03-31 | 2018-11-08 | 株式会社ファルテック | めっき装置 |
| CN111962130A (zh) * | 2020-07-17 | 2020-11-20 | 苏州浪潮智能科技有限公司 | 一种pcb板中bga区域的电镀系统及方法 |
| CN111962130B (zh) * | 2020-07-17 | 2021-11-23 | 苏州浪潮智能科技有限公司 | 一种pcb板中bga区域的电镀系统及方法 |
| CN115135814A (zh) * | 2021-09-28 | 2022-09-30 | 株式会社荏原制作所 | 镀覆装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0859877B1 (en) | Flexible continuous cathode contact circuit for electrolytic plating of c4, tab microbumps, and ultra large scale interconnects | |
| JP3462970B2 (ja) | メッキ処理装置およびメッキ処理方法 | |
| JP2018090911A (ja) | めっき装置、めっき方法、及び基板ホルダ | |
| TWI755652B (zh) | 封裝方法、面板組件以及晶片封裝體 | |
| US20090218231A1 (en) | Plating apparatus | |
| TWI244152B (en) | Bumping process and structure thereof | |
| KR101546148B1 (ko) | 전기-도금 및 전기-도금 실시를 위한 장치 | |
| US11608566B2 (en) | High resistance virtual anode for electroplating cell | |
| US9708724B2 (en) | Anode unit and plating apparatus having such anode unit | |
| JP7182911B2 (ja) | めっき装置、及びめっき方法 | |
| JP2004225129A (ja) | めっき方法及びめっき装置 | |
| JP2002222823A (ja) | 半導体集積回路およびその製造方法 | |
| JP2004047788A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| US10233557B2 (en) | Electroplating method and electroplating device | |
| JP2003034893A (ja) | メッキ方法およびメッキ装置 | |
| US20060163058A1 (en) | Apparatus for plating a semiconductor wafer and plating solution bath used therein | |
| CN211017006U (zh) | 面板组件、晶圆封装体以及芯片封装体 | |
| JP2004043904A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| US20060134902A1 (en) | Method for constructing contact formations | |
| JPH0722425A (ja) | 半導体装置の製造方法 | |
| JP2017183592A (ja) | 基板の製造方法及び基板 | |
| US20110315547A1 (en) | Plating device | |
| US11542629B2 (en) | Method of plating, apparatus for plating, and non-volatile storage medium that stores program | |
| US20240026561A1 (en) | Plating apparatus and plating method | |
| JP7274353B2 (ja) | 基板のめっき方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |