JP2003034893A - メッキ方法およびメッキ装置 - Google Patents

メッキ方法およびメッキ装置

Info

Publication number
JP2003034893A
JP2003034893A JP2001225127A JP2001225127A JP2003034893A JP 2003034893 A JP2003034893 A JP 2003034893A JP 2001225127 A JP2001225127 A JP 2001225127A JP 2001225127 A JP2001225127 A JP 2001225127A JP 2003034893 A JP2003034893 A JP 2003034893A
Authority
JP
Japan
Prior art keywords
plating
substrate
plated
opening
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001225127A
Other languages
English (en)
Other versions
JP4368543B2 (ja
Inventor
Keiichi Sawai
敬一 澤井
Osamu Miyake
修 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001225127A priority Critical patent/JP4368543B2/ja
Priority to CNA028147960A priority patent/CN1539030A/zh
Priority to US10/484,630 priority patent/US20040209464A1/en
Priority to KR10-2004-7000924A priority patent/KR20040019345A/ko
Priority to PCT/JP2002/007464 priority patent/WO2003010365A1/ja
Priority to TW091116596A priority patent/TWI255866B/zh
Publication of JP2003034893A publication Critical patent/JP2003034893A/ja
Application granted granted Critical
Publication of JP4368543B2 publication Critical patent/JP4368543B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008—Current shielding devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 メッキ装置のコストアップを招くことなく、
単純な形状の遮蔽板を設けることにより、ばらつきの非
常に少ないメッキ厚を得ることができるメッキ方法およ
びメッキ装置を提供する。 【解決手段】 半導体基板（被メッキ基板）４と陽極電
極５との間に、１つの開口部を有する遮蔽板７を挿入
し、上記遮蔽板７の開口部はその外縁が半導体基板４の
外縁よりも所定長さだけ小さくなっており、上記所定長
さは半導体基板４と開口部との寸法差が、半導体基板４
全面におけるメッキ厚（バンプ電極）を均一にする最適
の値となるように設定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電界メッキ法を適
用したメッキ方法およびメッキ装置に関するものであ
り、特に、被メッキ材において均一なメッキ厚を得るた
めのメッキ方法およびメッキ装置に関するものである。
【０００２】
【従来の技術】近年、携帯情報端末などの電子機器にお
いて小型軽量化が進んでおり、それに呼応して、これら
の電子機器に組み込まれる半導体集積回路自体にも、小
型軽量化や高密度実装化が求められている。
【０００３】半導体集積回路等（以下、半導体装置と称
する）の小型化および高密度実装化を達成する有力な方
法として、実装用の突起電極（所謂バンプ電極）を用い
る方法が広く用いられている。この方法では、半導体装
置表面の所定の位置に、メッキ技術を応用して金（Ａ
ｕ）によるバンプ電極を形成し、このバンプ電極を利用
して半導体装置を実装基板に直接実装するようになって
いる。
【０００４】バンプ電極の形成は、先ず半導体装置が多
数組み込まれた半導体基板の表面にフォトレジストを塗
布し、バンプ電極を形成させるべき箇所のフォトレジス
ト膜を開口して、該半導体基板において予め堆積させて
おいた下地金属膜を露出させる。次いで、半導体基板を
メッキ液に浸たし、フォトレジスト膜の開口部分におい
て露出した下地金属膜上に、メッキ技術を用いてメッキ
金属、例えば金（Ａｕ）を析出させ、バンプ電極を形成
する。
【０００５】メッキ法には、電解メッキ法と無電解メッ
キ法との２つの方法があるが、バンプ電極の形成には、
通常電解メッキ法が用いられている。電解メッキ法は、
メッキをすべき基板を陰極電極に接続し、基板と陽極電
極とを対向させてメッキ液中に浸漬し、所定の直流電圧
を印加して基板上の所定の位置にメッキ金属を析出させ
る方法であるが、無電解メッキ法に比べてメッキの成長
速度が格段に早く、また下地金属とメッキ液との組合わ
せの自由度が大きいこと等により、バンプ電極に必要な
数十μｍの厚みのメッキ層を容易に形成することができ
る。
【０００６】また、上述のように、バンプ電極を用いて
半導体装置を実装基板に実装する方法では、バンプ電極
と実装基板との接続強度の確保や、接続に係る実装基板
の信頼性の確保のために、半導体装置の表面に形成され
るバンプ電極の高さ、つまりメッキの厚さが、半導体装
置内はもとより、半導体基板内で均一であることが必要
不可欠である。
【０００７】メッキの厚さを基板内で均一にするために
は、メッキすべき基板の表面近傍におけるメッキ金属の
イオン濃度を所定の濃度に保つことが必要である。この
ため、メッキ液を攪拌したり、あるいはメッキ液に所定
の流速を与えて、基板周辺で常にメッキ液を置換する方
法が用いられている。
【０００８】しかしながら、電界メッキ法においては、
メッキ槽内での電気力線は、基板の中心部では、基板お
よび陽極電極に垂直且つ互いに平行で、その密度もほぼ
均一であるものの、基板の周辺部では、エッジ効果など
によって電気力線が集中する傾向がある。このため、基
板の周辺部ではメッキの成長速度が基板の中心部より早
くなり、その結果、基板周辺部のメッキ厚が増大すると
いった問題が生じる。このような電界メッキ法において
発生するメッキの不均一性は、メッキ液の攪拌等により
基板周辺でメッキ液を置換させる上述の方法では、十分
に抑制することはできない。
【０００９】このため、電界メッキ法において、メッキ
厚を基板内で均一に保つ方法として、基板と陽極電極と
の間に、所定の形状の孔を設けた遮蔽板を挿入し、基板
表面の電場を制御する方法がある。
【００１０】特開２０００−３４５３８４号公報には、
基板と陽極電極との間に小径穴を多数設けた遮蔽板を挿
入し、メッキ液の流れを調整してメッキ厚さの均一性を
図る技術が開示されている。しかしながら、上記遮蔽板
に形成される小径穴の大きさや配置を最適にするために
は煩雑極まりない処理が必要となる。
【００１１】また、特開平１１−２４６９９９号公報に
は、基板と陽極電極との間に開口部を有する遮蔽板を挿
入することで基板周辺部での電気力線の集中を防ぎ、基
板内でのメッキ厚の均一化を図る技術が開示されてい
る。
【００１２】図５は、特開平１１−２４６９９９号公報
に開示してあるメッキ装置の概略図である。上記電解メ
ッキ装置１１は、メッキ槽１２中にメッキ液１３が満た
されているものであり、該メッキ液１３中に基板１４お
よび陽極電極１５が対向して配置されている。また、該
基板１４および陽極電極１５には電源１６により直流電
圧が印加されている。基板１４と陽極電鏡との間には遮
蔽板１７が配置されている。
【００１３】図６は、特開平１１−２４６９９９号公報
に開示された遮蔽板１７の一例を示す平面図であり、該
遮蔽板１７はレンズの絞りと同様な機構により、中心に
設けられた開口１７ａの大きさを任意に変えることがで
きるようになっている。また、該特開平１１−２４６９
９９号公報には、開口部の口径が異なる遮蔽板を複数枚
用い、それを抜き差しすることで、開口の大きさを変え
る方法も開示されている。
【００１４】上記特開平１１−２４６９９９号公報に開
示されている方法では、メッキを行う際に基板の表面に
形成された導電膜の電気抵抗の変化を監視し、電気抵抗
の変化に応じて遮蔽板の開口部の大きさを変える（つま
り、絞りの開閉を行う、或いは遮蔽板を抜き差しする）
ことで、基板内でのメッキ厚の均一性を向上させること
ができる。
【００１５】
【発明が解決しようとする課題】しかしながら、前記特
開平１１−２４６９９９号公報の方法では、以下のよう
な課題が発生する。
【００１６】まず、上記遮蔽板をレンズの絞り状の開口
部を有する構成とした場合、開口部の直径を任意に変化
させることは可能であるが、メッキ作業ごとの口径の再
現性に難がある。尚、上記絞りの調節にクリックストッ
プ機構を用いれば口径の再現性は向上するが機構的には
複雑となる。また、開口部の口径が異なる複数の遮蔽板
を利用する構成の場合、開口部の口径は遮蔽板ごとに定
まっているため口径の再現性は向上するが、多くの遮蔽
板を必要とする。
【００１７】さらに、基板内のメッキ厚の均一性を確保
するために、基板表面に形成された導電膜の電気抵抗の
変化を常に監視し、電気抵抗の変化に伴い遮蔽板の開口
部の大きさを変化させる必要がある。そのためには、導
電膜の電気抵抗の変化を監視する手段、および遮蔽板の
開口部の大きさを変化させる手段が必要である。
【００１８】このように、基板表面に形成された導電膜
の電気抵抗変化の察知、および電気抵抗の変化に応じた
遮蔽板の開口部の口径の変更を人手に頼って行なうとす
れば、作業者に対して煩雑な処理が要求されることとな
る。また、導電膜の電気抵抗の変化を監視する手段、お
よび遮蔽板の開口部の大きさを変化させる手段を装置に
て自動化することは、技術的にはもちろん可能である
が、多大な費用が発生することは明らかである。
【００１９】本発明は、上記の問題点を解決するために
なされたもので、その目的は、導電膜の電気抵抗の変化
を監視する手段、および遮蔽板の開口部の大きさを変化
させる手段を設けることなく、単純な形状の遮蔽板を設
けることにより、ばらつきの非常に少ないメッキ厚を得
ることができるメッキ方法およびメッキ装置を提供する
ことにある。
【００２０】
【課題を解決するための手段】本発明のメッキ方法は、
上記の課題を解決するために、被メッキ基板を陰極電極
とし、被メッキ基板と陽極電極とを略平行に対向させて
メッキ槽に充填されたメッキ液に浸漬して、電解メッキ
法により被メッキ基板にメッキを行なうメッキ方法にお
いて、上記被メッキ基板と陽極電極との間に１つの開口
部を有する遮蔽板を挿入し、上記遮蔽板の開口部は、そ
の外縁が被メッキ基板の外縁よりも所定長さだけ小さく
なっており、上記所定長さは、被メッキ基板と開口部と
の寸法差が、被メッキ基板全面におけるメッキ厚を均一
にする最適の値となるように設定されていることを特徴
としている。
【００２１】ここで、本発明は、上記メッキ方法におい
て、被メッキ基板全面におけるメッキ厚を均一にするた
めの遮蔽板における開口部の最適値は、被メッキ基板の
外縁寸法と比較した場合、被メッキ基板の外縁寸法に関
わらず、被メッキ基板と遮蔽板の開口部との寸法差の一
定値として与えられることが明らかとなったことにより
なされたものである。
【００２２】このため、上記の構成によれば、上記遮蔽
板の開口部は、その外縁が被メッキ基板の外縁よりも所
定長さだけ小さくなっており、上記所定長さは被メッキ
基板と開口部との寸法差が上記一定値になるように設定
される。これにより、被メッキ基板の寸法が決まった
時、その被メッキ基板に対して開口部寸法が最適な値に
設定された遮蔽板を準備するにあたって、開口部の寸法
調整などの特別な作業は必要は無く、最適な遮蔽板を容
易に準備することができる。
【００２３】このような開口部寸法が最適に設定された
遮蔽板を用いてメッキ処理を行なうことにより、被メッ
キ基板内でのメッキ厚のばらつきの非常に少ないメッキ
が可能となる。この時、従来のように、メッキを行う際
の電気抵抗の変化を監視したり、遮蔽板の調整または交
換等を行なう必要がなく、従来技術に比べて大幅な費用
の抑制が可能となる。
【００２４】また、上記メッキ方法では、メッキ処理と
して、上記被メッキ基板に半導体集積回路を組み込んだ
円形の半導体基板を用い、該半導体基板表面にメッキに
よるバンプ電極の形成を行なうと共に、上記遮蔽板の開
口部は円形形状であり、半導体基板と遮蔽板の開口部と
の直径差が、半導体基板全面におけるバンプ電極高さを
均一にする最適の値となるように設定されている構成と
することができる。
【００２５】上記構成によれば、半導体集積回路の製造
において、メッキ装置に導電膜の電気抵抗の変化を監視
する手段や遮蔽板の開口部の大きさを変化させる手段等
を備えることなく、半導体基板全体でのバンプ電極高さ
の均一性を高めることが可能となる。これにより、実用
に耐え得るレベルのバンプ電極と実装基板との接続強度
を容易に得ることができる。
【００２６】本発明のメッキ装置は、上記の課題を解決
するために、被メッキ基板を陰極電極とし、被メッキ基
板と陽極電極とを略平行に対向させてメッキ槽に充填さ
れたメッキ液に浸漬して、電解メッキ法により被メッキ
基板にメッキを行なうメッキ装置において、上記被メッ
キ基板と陽極電極との間に１つの開口部を有する遮蔽板
を挿入し、上記遮蔽板の開口部は、その外縁が被メッキ
基板の外縁よりも所定長さだけ小さくなっており、上記
所定長さは、被メッキ基板と開口部との寸法差が、被メ
ッキ基板全面におけるメッキ厚を均一にする最適の値と
なるように設定されていることを特徴としている。
【００２７】上記の構成によれば、上述のメッキ方法を
用いてメッキ処理を行なうことが可能であり、被メッキ
基板の寸法が決まった時、その被メッキ基板に対して開
口部寸法が最適な値に設定された遮蔽板を準備するにあ
たって、開口部の寸法調整などの特別な作業は必要は無
く、最適な遮蔽板を容易に準備することができる。
【００２８】このような開口部寸法が最適に設定された
遮蔽板を用いてメッキ処理を行なうことにより、被メッ
キ基板内でのメッキ厚のばらつきの非常に少ないメッキ
が可能となる。この時、従来のように、メッキを行う際
の電気抵抗の変化を監視したり、遮蔽板の調整または交
換等を行なう必要がなく、従来技術に比べて大幅な費用
の抑制が可能となる。
【００２９】また、上記メッキ装置では、上記被メッキ
基板が、半導体集積回路を組み込んだ円形の半導体基板
であると共に、上記メッキ装置は該半導体基板表面にメ
ッキによるバンプ電極の形成を行なうものであって、上
記遮蔽板の開口部は円形形状であり、半導体基板と開口
部との直径差が、半導体基板全面におけるバンプ電極高
さを均一にする最適の値となるように設定されている構
成とすることができる。
【００３０】上記構成によれば、半導体集積回路の製造
において、メッキ装置に導電膜の電気抵抗の変化を監視
する手段や遮蔽板の開口部の大きさを変化させる手段等
を備えることなく、半導体基板全体でのバンプ電極高さ
の均一性を高めることが可能となる。これにより、実用
に耐え得るレベルのバンプ電極と実装基板との接続強度
を容易に得ることができる。
【００３１】また、上記メッキ装置では、上記半導体基
板の直径と遮蔽板の開口部の直径との差が、３０ｍｍ以
上９０ｍｍ以下であることが好ましく、４５ｍｍ以上７
５ｍｍ以下であることがより好ましい。
【００３２】上記の構成によれば、上記バンプ電極を用
いた場合の半導体集積回路の実装方法において、バンプ
電極と実装基板との実用的な実装強度が得られるとされ
るバンプ電極のばらつきの均一性を得ることができる。
【００３３】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図４に基づいて説明すれば、以下の通りであ
る。尚、以下の説明においては、本発明を適用するメッ
キ装置として、金メッキによりバンプ電極を形成する半
導体集積回路の製造に用いられる電界メッキ装置を例示
する。また、半導体集積回路の製造工程や製造条件等
は、通常の半導体集積回路の製造工程にて用いられてい
るものと同じである。
【００３４】本実施の形態にかかる電界メッキ装置の概
略構成を図１に示す。上記電解メッキ装置１は、メッキ
槽２中にメッキ液３が満たされているものであり、該メ
ッキ液３中に陰極電極となる半導体基板４および陽極電
極５が対向して配置されている。また、半導体基板４お
よび陽極電極５には電源６により直流電圧が印加されて
いる。半導体基板４と陽極電鏡との間には遮蔽板７が配
置されている。
【００３５】尚、上記電解メッキ装置１には、これらの
他に、例えばメッキ槽２へのメッキ液の流入口や排出口
など、その他多くの部品等が付随しているが、図面の煩
雑さを避けるために本発明の特徴点について特に関係の
ない構成については図面中の記載を省略している。
【００３６】先ず、本発明に係る電界メッキ装置１を用
いた半導体集積回路の製造方法、すなわち、半導体基板
４上への金（Ａｕ）メッキによるバンプ電極形成工程に
ついて説明する。
【００３７】本実施の形態において被メッキ基板として
用いられる上記半導体基板４は、複数個の半導体集積回
路を組み込んでなるものであり、以下の工程により作成
される。但し、以下の説明による工程はあくまで一例で
あり、本発明はこれに限定されるものではない。
【００３８】最初に、例えば直径６インチ（約１５０ｍ
ｍ）のシリコンウエハの表面全面に、ＳｉＯ2 等の絶縁
膜を所定の厚さに堆積し、フォトリソグラフ技術および
絶縁膜エッチング技術を用いて、該絶縁膜の所定の位置
を開口する。
【００３９】次いで、ウエハ全面に、例えばＡｌ−Ｓｉ
等の金属薄膜を約１ｕｍの厚さに堆積し、フォトリソグ
ラフ技術および金属薄膜エッチング技術を用いて出入力
用端子であるパッド電極を形成する。ここで、パッド電
極の大きさは、約６０ｕｍ×１１０ｕｍとした。また、
この際にウエハ表面に組み込まれたトランジスタ等の素
子の相互配線なども同時に形成されるものとする。
【００４０】次いで、ウエハ全面に、表面保護膜とし
て、例えばＳｉＮ膜等の絶縁膜を約０．６ｕｍの厚さに
堆積し、フォトリソグラフ技術および絶縁膜エッチング
技術を用いて、表面保護膜の所定の位置、つまりパッド
電極の上部の表面保護膜を開口し、パッド電極を露出さ
せる。表面保護膜の開口部の大きさは、約３０ｕｍ×８
０ｕｍとした。
【００４１】次いで、ウエハ全面に、金属薄膜を所定の
厚さに堆積する。この金属薄膜は、バンプ電極となるＡ
ｕと、パッド電極の材料であるＡｌ、またはＡｌ合金と
の反応を阻止すると共に、電解メッキを行う際の所謂カ
レントフィルムの役割を果たすもので、下地金属とも称
される。なお、この下地金属は、単層の金属薄膜でもか
まわないが、前記のようなＡｕとＡｌまたはＡｌ合金と
の反応阻止性や、あるいはその他の観点から、通常は複
数の金属の積層膜が用いられている。下地金属として
は、下層にＴｉＷを約０．２ｕｍ、その上層にＡｕを
０．２ｕｍを堆積させた。
【００４２】次いで、ウエハ全面にフォトレジストを塗
布し、フォトリソグラフ技術を用いて、ウエハ上の所定
の位置、すなわち表面保護膜の開口部上方のフォトレジ
ストを除去する。
【００４３】以上の工程により、次段のメッキ工程にお
いて被メッキ基板となる半導体基板４が形成される。な
お、ウエハ上に残ったフォトレジストはメッキ工程での
マスクの役目を果たし、メッキ金属はフォトレジストの
開口部に析出する。
【００４４】さらに、上記半導体基板４に対して、Ａｕ
メッキによってバンプ電極を形成するメッキ工程につい
て説明する。本実施の形態にかかる電界メッキ装置１
は、このメッキ工程を行なう装置である。
【００４５】先ず、上記半導体基板４のウエハ上に堆積
させた下地金属の所定位置に電界メッキ装置１の陰極電
極を接続する。そして、上記半導体基板４と陽極電極５
とを略平行に対向させ、メッキ槽２に充填してあるメッ
キ液３中に浸漬させる。また、半導体基板４と陽極電極
５との間には円形の開口部を有する絶縁体からなる遮蔽
板７を挿入する。半導体基板４と陽極電極５との間に電
源６によって所定の電圧を印加し、電解メッキ法により
メッキ金属を半導体基板４の所定の位置、すなわち、フ
ォトレジストの開口部に析出させる。
【００４６】半導体基板４と陽極電極５との間に印加す
る電圧は、半導体基板４の大きさやメッキ速度などから
適宜設定すれば良い。また、半導体基板４と陽極電極５
との間隔は約４０ｍｍ、遮蔽板７はその略中間に配置し
た。また、上記メッキ工程にて析出されるバンプ電極の
高さ（すなわち、メッキ厚さ）は約１８ｕｍとし、バン
プ電極の大きさは約５０ｕｍ×１００ｕｍとした。
【００４７】上記メッキ工程によるバンプ電極の形成が
終了した半導体基板４においては、フォトレジストが除
去され、さらに、該バンプ電極自体をマスクとして不要
な部分の下地金属が除去される。その後に所定の工程を
経て半導体集積回路が完成する。
【００４８】以上の工程により、半導体基板４に対して
金（Ａｕ）メッキによるバンプ電極の形成が行なわれる
が、本実施の形態に係る電界メッキ装置１は該バンプ電
極の高さを均一にするために、遮蔽板７の開口部の直径
を最適な値とすることを特徴としている。
【００４９】上記遮蔽板７の開口部の直径における最適
値を調べるため、本実施の形態では遮蔽板７に設けた円
形の開口部の直径を変えてメッキを行い、メッキの厚さ
（バンプ電極の高さ）のウエハ内でのばらつきを調査し
た。尚、バンプ電極の高さの目標値は１８ｕｍとした。
【００５０】図２は、上記調査の結果を示すものであ
り、横軸は遮蔽板７の径と半導体基板４のウエハ径との
差（ｍｍ）、縦軸はバンプ電極の高さのばらつきの標準
偏差（３σ）を表わしている。また、図２では、半導体
基板４と陽極電極５との間に電圧を印加する電源とし
て、直流電源を用いた場合とパルス電源と用いた場合と
を示している。
【００５１】図２より、直流電源を用いた場合、バンプ
電極の高さのばらつき（３σ）は、円形開口部の直径が
ウエハの直径より略６０ｍｍ小さい場合に、最小の約
１．４ｕｍとなっていることがわかる。
【００５２】従来の技術でも述べたように、バンプ電極
を用いた実装技術において、バンプ電極と実装基板との
接続強度を得るためにはバンプ電極高さのばらつきはで
きるだけ小さいことが望ましく、半導体集積回路の高機
能化に伴い微細化が進展することで、その許容値はます
ます小さくなっている。そして、実際の製品レベルにお
いて、実用に耐え得るバンプ電極高さの差の許容値は最
大で約４μｍ程度とされている。すなわち、バンプ電極
高さのばらつき（３σ）の許容値は、プラスマイナスで
約２μｍ程度となる。
【００５３】上記許容値を満たす条件を図２から読み取
った場合、遮蔽板７に設ける円形開口部の直径は、半導
体基板４のウエハの直径より約３０ｍｍから９０ｍｍ小
さい円形であれば良いことがわかる。また、より好まし
くは、遮蔽板７に設ける円形開口部の直径は、半導体基
板４のウエハの直径より約４５ｍｍから７５ｍｍ小さい
円形とすれば、より強い接続強度が得られる。
【００５４】また、上記説明は、メッキの際に半導体基
板４（陰極電極）および陽極電極５直流電圧を印加した
場合の結果であるが、図２に示すように、パルス電圧を
印加してメッキを行った場合でも直流電圧を印加した場
合と同様の傾向を示し、円形開口部の直径がウエハの直
径より略６０ｍｍ小さい場合にバンプ電極の高さのばら
つきが最小となっていることがわかる。
【００５５】なお、この時印加したパルス電圧は、ＯＮ
時間８０ｍｓｅｃ、ＯＦＦ時間２０ｍｓｅｃ、印加時間
８１分、印加電圧０．４ｍＶである。この結果から陰極
電極および陽極電極にパルス電圧を印加しても、同等以
上の効果が得られることがわかる。
【００５６】さらに、以上の説明では、半導体基板４に
おいては６インチ（約１５０ｍｍ）のシリコンウエハを
用い、金（Ａｕ）によるバンプ電極の形成例を説明した
が、６インチ（約１５０ｍｍ）ウエハに限らず、８イン
チ（約２００ｍｍ）のウエハでも、ウエハの直径より約
６０ｍｍ小さい直径の開口部を有する遮蔽板７を用いた
ときにバンプ電極のばらつきは最小となり、遮蔽板７に
設ける円形開口部の直径が半導体基板４のウエハ径より
約３０ｍｍから９０ｍｍ小さい場合にバンプ電極高さの
ばらつき（３σ）が実用における許容範囲内となること
が確認されている。
【００５７】以上の結果によれば、上記電界メッキ装置
１において、遮蔽板７における開口部の最適値は、半導
体基板４のウエハ径と比較して、その直径の差を所定の
値とすることで均一なメッキ厚（すなわち、バンプ電極
高さ）が得られることが明らかである。そして、上記電
界メッキ装置１に用いる遮蔽板７の開口部の直径は、半
導体基板４のウエハの直径より約３０ｍｍから９０ｍ
ｍ、より好ましくは約４５ｍｍから７５ｍｍ小さければ
良く、ウエハの直径より６０ｍｍ小さくすることが最も
望ましい。
【００５８】半導体集積回路の製造に用いられるシリコ
ンウエハの直径は、６インチ（約１５０ｍｍ）、８イン
チ（約２００ｍｍ）等とインチサイズで規格化されてい
る。そして、上述のように、遮蔽板７における開口部の
最適値が半導体基板４のウエハ径との差によって規定さ
れることが明らかになったことにより、各ウエハサイズ
に対して開口部の口径が最適に設定された遮蔽板７をた
だ１種類求めることが容易となり、遮蔽板７を開口部口
径を変えて多数準備する必要はない。また、上記遮蔽板
７は、絶縁体板に円形の開口部を設けただけの非常に簡
単な形状をしており、遮蔽板７を準備するために特別な
費用が発生することはない。
【００５９】本発明に係る口径の開口部を有する遮蔽板
７を用いてメッキを行う場合には、メッキ中に開口部の
大きさを変える必要はなく、また、ウエハ表面の導電層
の電気抵抗とその変化を監視する必要はない。したがっ
て、電気抵抗の監視装置、および監視と調整に係る費用
の発生はなく、従来技術に比べると大幅な費用の抑制が
可能となる。
【００６０】また、上記電界メッキ装置１では、半導体
基板４と陽極電極５との間隔を約４０ｍｍ、かつ、遮蔽
板７をその略中間に配置した条件で上記結果が得られて
いる。しかしながら、厳密には、半導体基板４と遮蔽板
７との距離が変化すれば、最適な数値範囲は変化する可
能性がある。
【００６１】但し、上記電界メッキ装置１が、半導体装
置におけるバンプ電極を金（Ａｕ）メッキにて形成する
装置である場合、被メッキ基板である半導体基板４にサ
イズのばらつきが少ないこと、および金メッキの場合に
はメッキ液のコストが高くつくためメッキ液の使用量を
少なくしようとする要求があることから、メッキ槽のサ
イズが限界まで小さくされており、電極の配置間隔等の
条件において装置毎のばらつきが生じることは少ないと
考えられる。
【００６２】既に述べた通り、電解メッキ法において
は、被メッキ基板の周辺部では電気力線が集中し、その
ために基板の中心部よりも周辺部のメッキ厚が厚くなる
ことが知られており、それを防止するために被メッキ基
板と陽極電極との間に遮蔽板を設ける方法が提案されて
いる。
【００６３】そして、上記電界メッキ法を半導体集積回
路の製造に使用する場合、半導体基板４に用いられるシ
リコンウエハは通常円形であるので、遮蔽板７に設けた
開口部の形状も円形とし、また、被メッキ基板であるウ
エハの中心と、遮蔽板７の開口部の中心、および陽極電
極５の中心が、略同一の線状に来るように配置すること
が好適である。この場合、ウエハから見た場合の対称性
が良く、ウエハ周辺部での電気力線の集中を避け、ウエ
ハ全面でメッキの成長速さ、すなわち最終的に得られる
メッキ厚のばらつきを抑えるのに効果的である。
【００６４】尚、この場合に遮蔽板７の外形寸法が、例
えば被メッキ基板であるウエハの直径と大差のない場合
には、遮蔽板７の外側を通る電気力線のため、ウエハ周
辺部での電気力線の集中を避けることが困難となる。し
たがって遮蔽板７の大きさは、ウエハの直径より大きく
する必要がある。本実施の形態で用いた遮蔽板７の外形
寸法は、約２８５ｍｍ×２８０ｍｍとし、その中心付近
の所定の位置に円形の開口部を設けている。
【００６５】また、電解メッキを行う際に、ウエハ表面
近傍でのメッキ金属のイオン濃度を一定に保つために、
メッキ液を撹拌したり、メッキ液を一定の流速で流動さ
せる方法が一般的に用いられている。
【００６６】この時、遮蔽板をメッキ槽の内壁に内接す
るように設ける方法が提案されているが（例えば、特開
２０００−１９５８２３号公報）、遮蔽板とメッキ槽の
内壁とが接する部分は、メッキ液の流動性が妨げられ、
メッキ液の溜まりとなるためメッキ速度のばらつきを招
く。またメッキ液の液溜まりには、メッキ液中に混入す
る異物も溜まり易く、これらの異物がメッキ処理中にお
いて被メッキ基板の表面に付着した場合には、その付着
箇所でのメッキ異常が生じる。
【００６７】このため、本実施の形態の電界メッキ装置
１では、遮蔽板７とメッキ槽２の底面との間に所定の間
隙を設けて、この間隙のどこの部分でもメッキ液の流れ
る量が略一定となるようにしている。遮蔽板７の外形
は、メッキ槽の内側における液流方向に直交する断面の
形状と略同じ形状とされている。このように、遮蔽板７
とメッキ槽２の底面との間に所定の間隙を設けることに
よりメッキ槽２の中でのメッキ液の滞留や異物の滞留を
防止している。
【００６８】図３は、上記電界メッキ装置１にて用いら
れる遮蔽板７の一例を示す平面図である。上記遮蔽板７
では、開口部７ａの直径は約９０ｍｍであり、遮蔽板７
の下辺とメッキ槽２の底面との間隙は約１５ｍｍであ
る。
【００６９】尚、以上の説明においては、本発明のメッ
キ方法およびメッキ装置を、金メッキによりバンプ電極
を形成する半導体集積回路の製造に適用する場合を例示
しているが、被メッキ基板におけるメッキ厚の均一化を
図ることは、通常のメッキ装置においても要求されるこ
とである。したがって、本発明のメッキ方法およびメッ
キ装置は、半導体集積回路の製造への適用に限定される
ものではなく、通常のメッキ処理においても適用可能で
ある。
【００７０】また、通常のメッキ処理への適用を考えた
場合、被メッキ基板の形状は半導体装置のウエハのよう
に円形形状であるとは限らず、したがって遮蔽板の開口
部形状も円形以外の形状を取る必要がある。例えば、図
４に示すように、被メッキ基板形状が矩形形状である場
合、遮蔽板の開口部形状も矩形形状とし、さらに、遮蔽
板の開口部の外縁が被メッキ基板の外縁よりも所定の長
さｄだけ小さくなっている形状とすればよい。
【００７１】そして、被メッキ基板および遮蔽板の開口
部の形状が図４に示すようなものである場合、該被メッ
キ基板および遮蔽板の距離が先に説明した半導体基板４
および遮蔽板７の距離と同じであれば、被メッキ基板と
遮蔽板の開口部との寸法差、すなわち（Ｌ1 −ｌ1 ）お
よび（Ｌ2 −ｌ2 ）が約６０ｍｍである時、被メッキ基
板に形成されるメッキの厚さが最も均一となることが示
唆される。
【００７２】また、本発明におけるメッキ方法およびメ
ッキ装置において、メッキ金属の種類等は特に限定され
るものではなく、Ａｕ以外の金属を用いることももちろ
ん可能である。
【００７３】
【発明の効果】本発明のメッキ方法は、以上のように、
上記被メッキ基板と陽極電極との間に１つの開口部を有
する遮蔽板を挿入し、上記遮蔽板の開口部は、その外縁
が被メッキ基板の外縁よりも所定長さだけ小さくなって
おり、上記所定長さは、被メッキ基板と開口部との寸法
差が、被メッキ基板全面におけるメッキ厚を均一にする
最適の値となるように設定されている構成である。
【００７４】それゆえ、被メッキ基板の寸法が決まった
時、その被メッキ基板に対して開口部寸法が最適な値に
設定された遮蔽板を準備するにあたって、開口部の寸法
調整などの特別な作業は必要は無く、最適な遮蔽板を容
易に準備することができるといった効果を奏する。
【００７５】このような開口部寸法が最適に設定された
遮蔽板を用いてメッキ処理を行なうことにより、被メッ
キ基板内でのメッキ厚のばらつきの非常に少ないメッキ
が製造コストの上昇を招くことなく可能となる。
【００７６】また、上記メッキ方法では、メッキ処理と
して、上記被メッキ基板に半導体集積回路を組み込んだ
円形の半導体基板を用い、該半導体基板表面にメッキに
よるバンプ電極の形成を行なうと共に、上記遮蔽板の開
口部は円形形状であり、半導体基板と遮蔽板の開口部と
の直径差が、半導体基板全面におけるバンプ電極高さを
均一にする最適の値となるように設定されている構成と
することができる。
【００７７】それゆえ、半導体集積回路の製造におい
て、メッキ装置に導電膜の電気抵抗の変化を監視する手
段や遮蔽板の開口部の大きさを変化させる手段等を備え
ることなく、半導体基板全体でのバンプ電極高さの均一
性を高めることができるといった効果を奏する。これに
より、実用に耐え得るレベルのバンプ電極と実装基板と
の接続強度を容易に得ることができる。
【００７８】本発明のメッキ装置は、以上のように、上
記被メッキ基板と陽極電極との間に１つの開口部を有す
る遮蔽板を挿入し、上記遮蔽板の開口部は、その外縁が
被メッキ基板の外縁よりも所定長さだけ小さくなってお
り、上記所定長さは、被メッキ基板と開口部との寸法差
が、被メッキ基板全面におけるメッキ厚を均一にする最
適の値となるように設定されている構成である。
【００７９】それゆえ、上述のメッキ方法を用いてメッ
キ処理を行なうことが可能であり、被メッキ基板の寸法
が決まった時、最適な遮蔽板を容易に準備することがで
きるといった効果を奏する。
【００８０】また、上記メッキ装置では、上記被メッキ
基板が、半導体集積回路を組み込んだ円形の半導体基板
であると共に、上記メッキ装置は該半導体基板表面にメ
ッキによるバンプ電極の形成を行なうものであって、上
記遮蔽板の開口部は円形形状であり、半導体基板と開口
部との直径差が、半導体基板全面におけるバンプ電極高
さを均一にする最適の値となるように設定されている構
成とすることができる。
【００８１】それゆえ、半導体集積回路の製造におい
て、メッキ装置に導電膜の電気抵抗の変化を監視する手
段や遮蔽板の開口部の大きさを変化させる手段等を備え
ることなく、半導体基板全体でのバンプ電極高さの均一
性を高めることができるといった効果を奏する。
【００８２】また、上記メッキ装置では、上記半導体基
板の直径と遮蔽板の開口部の直径との差が、３０ｍｍ以
上９０ｍｍ以下であることが好ましく、４５ｍｍ以上７
５ｍｍ以下であることがより好ましい。
【００８３】それゆえ、上記バンプ電極を用いた場合の
半導体集積回路の実装方法において、バンプ電極と実装
基板との実用的な実装強度が得られるとされるバンプ電
極のばらつきの均一性を得ることができるといった効果
を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すものであり、電界メ
ッキ装置の概略構成を示す説明図である。
【図２】上記電界メッキ装置でのメッキ処理により半導
体基板にバンプ電極を形成した場合における、遮蔽板の
開口部の径と半導体基板のウエハ径との差と、半導体基
板の面内均一性との関係を示すグラフである。
【図３】上記電界メッキ装置で用いられる遮蔽板の形状
の一例を示す平面図である。
【図４】被メッキ基板が形状が矩形形状の場合の、被メ
ッキ基板寸法と遮蔽板の開口部の寸法との関係を示す説
明図である。
【図５】従来の電界メッキ装置の概略構成を示す説明図
である。
【図６】従来の電界メッキ装置で用いられていた遮蔽板
の構成を示す説明図である。
【符号の説明】
１ 電界メッキ装置（メッキ装置） ２ メッキ槽 ３ メッキ液 ４ 半導体基板（被メッキ基板） ５ 陽極電極 ６ 直流電源 ７ 遮蔽板 ７ａ 開口部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】被メッキ基板を陰極電極とし、被メッキ基
    板と陽極電極とを略平行に対向させてメッキ槽に充填さ
    れたメッキ液に浸漬して、電解メッキ法により被メッキ
    基板にメッキを行なうメッキ方法において、 上記被メッキ基板と陽極電極との間に、１つの開口部を
    有する遮蔽板を挿入し、 上記遮蔽板の開口部は、その外縁が被メッキ基板の外縁
    よりも所定長さだけ小さくなっており、上記所定長さ
    は、被メッキ基板と開口部との寸法差が、被メッキ基板
    全面におけるメッキ厚を均一にする最適の値となるよう
    に設定されていることを特徴とするメッキ方法。
  2. 【請求項２】メッキ処理として、上記被メッキ基板に半
    導体集積回路を組み込んだ円形の半導体基板を用い、該
    半導体基板表面にメッキによるバンプ電極の形成を行な
    うと共に、 上記遮蔽板の開口部は円形形状であり、半導体基板と遮
    蔽板の開口部との直径差が、半導体基板全面におけるバ
    ンプ電極高さを均一にする最適の値となるように設定さ
    れていることを特徴とする請求項１に記載のメッキ方
    法。
  3. 【請求項３】被メッキ基板を陰極電極とし、被メッキ基
    板と陽極電極とを略平行に対向させてメッキ槽に充填さ
    れたメッキ液に浸漬して、電解メッキ法により被メッキ
    基板にメッキを行なうメッキ装置において、 上記被メッキ基板と陽極電極との間に１つの開口部を有
    する遮蔽板を挿入し、 上記遮蔽板の開口部は、その外縁が被メッキ基板の外縁
    よりも所定長さだけ小さくなっており、上記所定長さ
    は、被メッキ基板と開口部との寸法差が、被メッキ基板
    全面におけるメッキ厚を均一にする最適の値となるよう
    に設定されていることを特徴とするメッキ装置。
  4. 【請求項４】上記被メッキ基板が、半導体集積回路を組
    み込んだ円形の半導体基板であると共に、上記メッキ装
    置は該半導体基板表面にメッキによるバンプ電極の形成
    を行なうものであって、 上記遮蔽板の開口部は円形形状であり、半導体基板と開
    口部との直径差が、半導体基板全面におけるバンプ電極
    高さを均一にする最適の値となるように設定されている
    ことを特徴とする請求項３に記載のメッキ装置。
  5. 【請求項５】上記半導体基板の直径と遮蔽板の開口部の
    直径との差が、３０ｍｍ以上９０ｍｍ以下であることを
    特徴とする請求項４に記載のメッキ装置。
  6. 【請求項６】上記半導体基板の直径と遮蔽板の開口部の
    直径との差が、４５ｍｍ以上７５ｍｍ以下であることを
    特徴とする請求項４に記載のメッキ装置。
JP2001225127A 2001-07-25 2001-07-25 メッキ方法およびメッキ装置 Expired - Fee Related JP4368543B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001225127A JP4368543B2 (ja) 2001-07-25 2001-07-25 メッキ方法およびメッキ装置
CNA028147960A CN1539030A (zh) 2001-07-25 2002-07-24 电镀方法和电镀装置
US10/484,630 US20040209464A1 (en) 2001-07-25 2002-07-24 Plating method and plating apparatus
KR10-2004-7000924A KR20040019345A (ko) 2001-07-25 2002-07-24 도금 방법 및 도금 장치
PCT/JP2002/007464 WO2003010365A1 (fr) 2001-07-25 2002-07-24 Procede et appareil de placage
TW091116596A TWI255866B (en) 2001-07-25 2002-07-25 Plating method and plating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001225127A JP4368543B2 (ja) 2001-07-25 2001-07-25 メッキ方法およびメッキ装置

Publications (2)

Publication Number Publication Date
JP2003034893A true JP2003034893A (ja) 2003-02-07
JP4368543B2 JP4368543B2 (ja) 2009-11-18

Family

ID=19058171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001225127A Expired - Fee Related JP4368543B2 (ja) 2001-07-25 2001-07-25 メッキ方法およびメッキ装置

Country Status (6)

Country Link
US (1) US20040209464A1 (ja)
JP (1) JP4368543B2 (ja)
KR (1) KR20040019345A (ja)
CN (1) CN1539030A (ja)
TW (1) TWI255866B (ja)
WO (1) WO2003010365A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141089A (ja) * 2007-12-06 2009-06-25 Renesas Technology Corp 半導体装置の製造方法
KR101068625B1 (ko) * 2003-12-22 2011-09-28 재단법인 포항산업과학연구원 균일한 도금층 형성방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005314749A (ja) * 2004-04-28 2005-11-10 Shinei Hitec:Kk 電子部品及びその表面処理方法
JP3935479B2 (ja) * 2004-06-23 2007-06-20 キヤノン株式会社 カーボンファイバーの製造方法及びそれを使用した電子放出素子の製造方法、電子デバイスの製造方法、画像表示装置の製造方法および、該画像表示装置を用いた情報表示再生装置
KR100727270B1 (ko) * 2005-10-19 2007-06-13 대덕전자 주식회사 인쇄 회로 기판 제작을 위한 도금 전극 구조 및 이를 구비한 전해 도금 장치
CN101054701B (zh) * 2007-02-08 2010-12-08 上海美维科技有限公司 提高电镀均匀性的方法
KR20090049957A (ko) * 2007-11-14 2009-05-19 삼성전기주식회사 도금장치
JP5184308B2 (ja) * 2007-12-04 2013-04-17 株式会社荏原製作所 めっき装置及びめっき方法
TWI398554B (zh) * 2010-07-29 2013-06-11 Zhen Ding Technology Co Ltd 電鍍裝置
CN102230207A (zh) * 2011-06-21 2011-11-02 华映光电股份有限公司 电泳沉积装置及电泳沉积方法
US9153707B2 (en) * 2012-06-11 2015-10-06 Xintec Inc. Chip package and method for forming the same
CN102828211B (zh) * 2012-08-30 2016-05-04 东莞市五株电子科技有限公司 电镀方法
US10014170B2 (en) * 2015-05-14 2018-07-03 Lam Research Corporation Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity
EP3719180A1 (en) * 2019-04-04 2020-10-07 ATOTECH Deutschland GmbH Apparatus and method for electrochemically isolating a section of a substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352352B2 (ja) * 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法
JP2000087295A (ja) * 1998-09-09 2000-03-28 Matsushita Electronics Industry Corp 電解メッキ方法、電解メッキ装置及び半導体装置の製造方法
US6402923B1 (en) * 2000-03-27 2002-06-11 Novellus Systems Inc Method and apparatus for uniform electroplating of integrated circuits using a variable field shaping element
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
JP2000195823A (ja) * 1998-12-28 2000-07-14 Hitachi Ltd めっき方法およびめっき装置
JP2001329400A (ja) * 2000-05-17 2001-11-27 Hitachi Kyowa Engineering Co Ltd めっき装置およびめっき方法
JP3379755B2 (ja) * 2000-05-24 2003-02-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属めっき装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068625B1 (ko) * 2003-12-22 2011-09-28 재단법인 포항산업과학연구원 균일한 도금층 형성방법
JP2009141089A (ja) * 2007-12-06 2009-06-25 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2003010365A1 (fr) 2003-02-06
JP4368543B2 (ja) 2009-11-18
KR20040019345A (ko) 2004-03-05
CN1539030A (zh) 2004-10-20
TWI255866B (en) 2006-06-01
US20040209464A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
US6179983B1 (en) Method and apparatus for treating surface including virtual anode
JP4368543B2 (ja) メッキ方法およびメッキ装置
KR100329454B1 (ko) 기판상에재료층을증착하는공정및도금시스템
JP2008502156A (ja) 接触抵抗が低減された半導体デバイス
KR19980079372A (ko) 메쉬전극 및 그 메쉬전극을 사용한 도금처리장치와 도금처리방법
KR20010070391A (ko) 반도체 장치 형성 방법
JP3255145B2 (ja) めっき装置
US20150001722A1 (en) Semiconductor Device with Reduced Contact Resistance
US6452281B1 (en) Semiconductor integrated circuit and fabrication process therefor
JP2004225129A (ja) めっき方法及びめっき装置
JP2007308783A (ja) 電気めっき装置およびその方法
KR20030026875A (ko) 반도체 집적회로, 그 제조방법 및 제조장치
JP2013112842A (ja) 電気めっき装置およびめっき方法
JPH09139387A (ja) 半導体装置の電極形成方法
JP2004047788A (ja) 半導体装置の製造方法および半導体製造装置
JPH0722425A (ja) 半導体装置の製造方法
JP3400278B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP7274353B2 (ja) 基板のめっき方法
JP3018796B2 (ja) 噴流メッキ装置
JP2882416B2 (ja) 電解めっきによる金属素子の形成方法
JP2001332577A (ja) 半導体装置の製造方法
JP3152713B2 (ja) 半導体装置の電解メッキ方法
JP3438420B2 (ja) 部分めっき装置
JPH0350733A (ja) 半導体装置の製造方法
JPH03247793A (ja) 電気メッキ装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070516

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees