KR20030026875A - 반도체 집적회로, 그 제조방법 및 제조장치 - Google Patents

반도체 집적회로, 그 제조방법 및 제조장치 Download PDF

Info

Publication number
KR20030026875A
KR20030026875A KR1020020057830A KR20020057830A KR20030026875A KR 20030026875 A KR20030026875 A KR 20030026875A KR 1020020057830 A KR1020020057830 A KR 1020020057830A KR 20020057830 A KR20020057830 A KR 20020057830A KR 20030026875 A KR20030026875 A KR 20030026875A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
integrated circuit
semiconductor integrated
induction coil
plating liquid
Prior art date
Application number
KR1020020057830A
Other languages
English (en)
Inventor
간다마꼬또
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030026875A publication Critical patent/KR20030026875A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

도금액을 저장하는 탱크부에 설치한 애노드 전극과, 웨이퍼의 피도금면에 접속하는 캐소드 전극을 구비한 반도체 집적회로의 제조장치에, 추가로 유도코일과 고주파전원을 구비한다. 그리고 이 반도체 집적회로의 제조장치는, 상기 유도코일에 발생하는 자계와 상기 피도금면의 전류로 전자기력을 발생시키고, 이 전자기력으로 상기 웨이퍼를 진동시키면서, 전해도금법에 의해 이 웨이퍼에 범프 전극을 형성한다.

Description

반도체 집적회로, 그 제조방법 및 제조장치{SEMICONDUCTOR INTEGRATED CIRCUIT, MANUFACTURING METHOD THEREOF, AND MANUFACTURING APPARATUS THEREOF}
본 발명은 범프 전극을 갖는 반도체 집적회로, 그 제조방법 및 제조장치에 관한 것이다.
최근의 전자정보산업에 있어서, 휴대전화ㆍ모바일 정보 단말기 (PersonalData Assistant) 와 같은 분야를 중심으로, 모든 분야에서 반도체 디바이스의 고밀도 실장화가 진행되고 있다.
고밀도 실장을 실시하기 위해서는, 반도체소자 (반도체 디바이스) 에 형성된 미세한 전극 패드와, 그 전극 패드를 실장하는 기판 (실장기판) 상에 형성된 배선을 전기적 또한 물리적으로 안정된 상태로 접속할 필요가 있다. 이와 같은 접속을 실행하는 방법의 하나로서, 전극 패드부에 형성한 금 (Au) 의 범프 전극을 이용하는 방법이 알려져 있다. 그리고, 이 범프 전극을 갖는 반도체 집적회로를 실장기판에 실장할 때, 그 접속강도나 신뢰성 확보를 위해, 범프 전극의 높이를 균일하게 하는 것이 필요불가결하다.
통상, 반도체 디바이스 상의 상기 범프 전극은 도금법으로 형성된다. 이 도금법에는 크게 나누어, 「무전해도금법」과 「전해도금법」의 2개의 방법이 있다.
먼저, 무전해 도금법은, 환원제의 작용으로, 도금액 중의 금속이온에 전류를 흐르게 하지 않고, 피도금물인 하지 금속에 도금금속을 퇴적시키는 방법이다. 이 방법에서는, 전류를 사용하지 않기 때문에, 전원 (도금전원) 등의 설비는 필요없다는 이점이 있다. 그러나 하지 금속과 도금액의 조합에 제한이 있고, 또한 도금의 성장속도가 느리다. 따라서, 반도체 디바이스의 범프 전극형성에 요구되는 10수㎛ 내지 수10㎛와 같은 두께의 도금층의 형성에는 부적합한 방법이다.
한편, 전해도금법은, 하지 금속을 전극으로 하여 도금액에 침지하고, 전류를 흘려보냄으로써 전기화학적으로 (전기화학반응영역인 전기화학 2중층 (천이영역)에서의 이온의 수송에 의해) 도금을 실시하는 방법이다.
이 방법이라면, 전술한 무전해도금법으로는 도금할 수 없는 하지 금속에 대해서도 도금할 수 있다. 또한 도금의 성장속도가 무전해도금법에 비하면 매우 빠르고, 또한 용이하게 수10㎛ 두께의 도금층을 형성할 수 있다. 따라서 전해도금법은 반도체 디바이스의 범프 전극형성에 적합한 방법이다.
상기 전해도금법에 의한 범프 전극의 형성법의 개요를 설명한다. 먼저, 반도체 디바이스가 형성되는 반도체기판 (이하 웨이퍼라고 함) 에 형성된 절연막 상에, 전류를 인가하기 위한 커런트 필름 (전류가 흐르는 필름) 이 되는 역할을 하는 하지 금속막을 피착시킨다.
다음에 상기의 하지 금속막 상에 레지스트의 도포를 실시하고, 또한 포토리소그래피법으로 소정의 위치, 다시 말하면 범프 전극을 형성시켜야 하는 위치의 포토레지스트막을 개구하여 하지 금속막을 노출시킨다. 그리고 웨이퍼 표면을 도금액에 침지하고, 하지 금속막과 별도로 형성되어 있는 양극 (애노드 전극) 사이에 전압을 인가하여 전류 (도금전류) 를 흘려보내고, 포토레지스트막의 개구부에 도금금속을 석출시켜 범프 전극을 형성한다.
그러나, 웨이퍼 상의 범프 전극의 높이를 웨이퍼내에서 균일하게 하기 위해, 웨이퍼 표면으로 공급되는 도금액을 교반하는 것이 종래 실시되고 있다. 그 교반방법으로 3개의 방법이 사용되고 있다.
제 1 방법으로서, 일본 공개특허공보 평8-31834호 (공개일 : 1996년 2월 2일) 에는, 양극에 대향하여 배치된 웨이퍼의 피도금면에, 다공 노즐 (복수개의 노즐) 로 도금액을 분류 (噴流) 시키는 방법이 개시되어 있다.
상기 방법에 사용하는 도금장치의 설명도를 도 6 에 나타낸다. 동도면에 나타낸 바와 같이, 도금장치 (101) 는, 도금액 분류펌프 (102), 도금액 공급구 (103a), 양극 (애노드 전극 ; 104), 음극 (캐소드 전극 ; 105) 및 탱크부 (107) 로 구성되어 있다. 그리고, 이 도금장치 (101) 에, 도시하지 않은 트랜지스터 등의 반도체 디바이스를 복수개 형성하고 있는 웨이퍼 (111) 를 캐소드 전극 (105) 으로 지지하여 장착한다. 이와 같이 장착할 때, 웨이퍼 (111) 의 범프 전극 형성면이 도금액 (106) 을 수용한 탱크부 (107) 측을 행하도록 하여 장착한다 [웨이퍼장착 공정].
상기 도금액 (106) 은, 도금액 분류펌프 (102) 에 의해, 도금장치 (101) 에 형성된 복수개의 도금액 공급구 (103a) 로부터 분사되어 도금장치 (101) 의 탱크부 (107) 내에서 교반되면서 웨이퍼 (111) 의 범프 전극 형성면에 도달한다 [도금액 교반공정].
그리고 상기 애노드 전극 (104) 과, 웨이퍼 (111) 상의 하지 금속막 (112) 에 접속된 캐소드 전극 (105) 사이에 전압을 인가함으로써, 하지 금속막 (112) 에 도금전류가 흐르고, 도금액 (106) 의 도금금속이 석출되어 범프 전극 (113) 이 형성된다 [전극형성공정].
제 2 방법은, 도 7 에 나타내는 바와 같이, 탱크부 (107) 의 내부에 회전운동을 하는 회전교반부 (108) 를 설치한 도금장치 (131) 를 사용하는 방법이다. 이 장치 (131) 에서의 도금액 공급구 (103b) 는 단일구멍의 노즐로 형성되어 있다.
이 도금장치 (131) 를 사용하는 방법에서는, 웨이퍼장착공정ㆍ전극형성공정은 제 1 방법과 동일하지만, 도금액 교반공정이 다르다. 구체적으로는, 도금액 (106) 이, 도금장치 (131) 에 형성된 도금액 공급구 (103b) 로부터 분사됨과 동시에, 회전운동을 하는 회전교반부 (108) 로 교반되면서 웨이퍼 (111) 의 범프 전극형성면에 도달하도록 되어 있다.
제 3 방법은, 도 8 에 나타낸 바와 같이, 탱크부 (107) 의 내부에 왕복운동을 하는 왕복교반부 (109) 를 설치한 도금장치 (141) 를 사용하는 방법이다. 이 장치 (141) 에서의 도금액 공급구 (103b) 는, 상기 도금액 공급구 (103b) 와 동일하게, 단일구멍의 노즐로 형성되어 있다.
이 도금장치 (141) 를 사용한 방법에서는, 웨이퍼장착공정ㆍ전극형성공정은, 제 1ㆍ제 2 방법과 동일하지만, 도금액 교반공정이 다르다. 구체적으로는, 도금액 (106) 은, 도금장치 (141) 에 형성된 도금액 공급구 (103b) 로부터 분사됨과 동시에, 화살표 P 방향으로 왕복운동하는 왕복교반부 (109) 에서 교반되면서 웨이퍼 (111) 의 범프 전극형성면에 도달하도록 되어 있다.
또한 도 6 내지 도 8 에 나타나는 상기 웨이퍼 (111) 상에는, 절연막 (114), 전극패드 (115), 보호막 (116), 하지 금속막 (112) 및 포토레지스트막 (117) 이 형성되어 있고, 이들에 의해 반도체 집적회로 (121) 가 구성되어 있다. 또한 백색 화살표는, 분류되는 도금액 (106) 이 흐르는 방향을 나타낸다.
또한 상기 전극형성공정에 있어서, 범프 전극형성면에 도달하지 않은 도금액 (106) 및 범프 전극 (113) 으로 되지 않은 도금액 (106) 은, 웨이퍼 (111) 의 주변으로부터 탱크부 (107) 의 외측으로 배출되도록 되어 있다.
그러나 제 1 방법에서는, 도금액 분류펌프 (102) 에 의해 분사된 도금액 (106) 이, 도금액 공급구 (103a) 의 복수개의 노즐에 의해 분기된다. 이 때문에 각 노즐로부터의 도금액 (106) 의 유량에 차이가 발생하여, 범프 전극 (113) 의 높이를 완전히 균일하게 하는 것이 어려운 경우가 있다.
제 2 방법에서는, 도금액을 교반하기 위한 회전교반부 (108) 가, 회전조건에 따라서는 캐비테이션에 의한 마이크로 버블 (기포) 을 발생시킨다. 그리고 이 기포가 웨이퍼 (111) 상에 부착되면, 도금액 (106) 이 범프 전극 (113) 을 형성하기 위한 개소에 도달하지 않아, 범프 전극 (113) 의 높이를 완전히 균일하게 하기 어려운 경우가 있다. 또한 범프 전극 (113) 이 형성되기 어려운 경우도 있다.
제 3 방법에서도, 왕복 교반부 (109) 를 탱크부 (107) 의 내부에 형성하기 때문에, 기포가 발생하여, 제 2 방법과 동일한 문제가 발생한다.
또한 제 2ㆍ제 3 방법에서는, 도금장치 (131ㆍ141) 의 탱크부 (107) 에 교반부 (회전 교반부 (108) 또는 왕복 교반부 (109)) 를 설치하기 때문에, 이 도금장치 (131ㆍ141) 의 기구 (교반기구) 가 복잡해진다. 따라서 도금장치 (131ㆍ141) 의 메인터넌스가 번거로운데다, 도금장치 (131ㆍ141) 자체의 비용상승을 초래한다는 문제도 있다.
도 1 은 본 발명의 일 실시형태에 관한 반도체 집적회로의 제조장치를 나타내는 설명도.
도 2 는 도 1 의 반도체 집적회로의 제조장치에 의해 제조되는 반도체 집적회로를 나타내는 설명도.
도 3(a) 는 도 1 에서의 반도체 집적회로의 웨이퍼와 유도코일을 측면에서 본, 이 웨이퍼의 진동의 일례를 나타내는 설명도.
도 3(b) 는 도 3(a) 의 웨이퍼ㆍ유도코일을 상방향에서 본, 이 웨이퍼의 진동을 나타내는 설명도.
도 4(a) 는 도 3(a) 의 다른 일례를 나타내는 설명도.
도 4(b) 는 도 4(a) 의 웨이퍼ㆍ유도코일을 상방향에서 본, 이 웨이퍼의 진동을 나타내는 설명도.
도 5 는 본 발명의 반도체 집적회로의 제조장치와, 후술하는 도 6 내지 도 8 의 종래의 반도체 집적회로의 제조장치 (종래 장치) 로 형성한 각각의 범프 전극의 높이 편차를 나타내는 그래프.
도 6 은 종래의 반도체 집적회로의 제조장치를 나타내는 설명도.
도 7 은 도 6 의 제조장치와는 상이한 다른 종래의 반도체 집적회로의 제조장치를 나타내는 설명도.
도 8 은 도 6ㆍ도 7 의 제조장치와는 상이한 다른 종래의 반도체 집적회로의 제조장치를 나타내는 설명도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 반도체 집적회로의 제조장치
4 : 애노드 전극 (양극)5 : 캐소드 전극 (음극)
6 : 도금액 7 : 탱크부
8 : 유도 코일 (기판진동수단)9 : 고주파 전원 (기판진동수단)
11 : 웨이퍼 (반도체 기판)12 : 하지 금속층
13 : 범프전극18 : 범프형성부
21 : 반도체 집적회로L : 간격
B : 자계방향I : 전류방향
F : 전자기력 방향
본 발명의 제 1 목적은, 균일한 높이의 범프 전극을 갖는 반도체 집적회로의제조장치를 제공하는 것에 있다. 또한 본 발명의 제 2 목적은, 상기 반도체 집적회로의 제조방법을 제공하는 것에 있고, 또한 본 발명의 제 3 목적은, 상기 반도체 집적회로를 제공하는 것에 있다.
상기 제 1 목적을 달성하기 위해, 본 발명의 반도체 집적회로의 제조장치는, 전해도금법에 의해, 도금액 상에 설치된 반도체기판의 피도금면에 전류를 흘려보내고, 이 반도체 기판에 범프 전극을 형성하는 반도체 집적회로의 제조장치로, 상기 도금액을 저장하는 탱크부에 형성된 양극과, 상기 반도체 기판의 피도금면에 접속된 음극과, 상기 범프 전극을 형성할 때에 반도체 기판을 상하방향으로 진동시키는 기판진동수단을 구비하는 것을 특징으로 한다.
본 발명의 반도체 집적회로의 제조장치는, 양극 (애노드 전극)ㆍ음극 (캐소드 전극) 을 구비하고 있다.
그리고, 상기 캐소드 전극은, 반도체기판의 피도금면에 접속하도록 되어 있고, 전해도금법에 의해, 도금액 (전해용액) 중의 양이온을 끌어당기는 것 (음이온을 방출하는 것) 이다. 이 때문에, 상기 피도금면에는, 도금액을 구성하는 금속이온이 금속이 되는 반응 (예를 들면 Au++ e-→Au ; 이온수송) 이 일어나고, 이 금속의 퇴적에 의해 범프 전극을 형성할 수 있다.
그리고 상기 이온수송은, 전기화학 2중층이 위치하는 피도금면의 표면으로부터의 얇은 부분 (수10Å) 인 미소한 영역 (마이크로 영역) 에서 발생한다.
본 발명의 반도체 집적회로의 제조장치는, 반도체기판을 상하진동시키면서,범프 전극을 형성할 수 있다. 즉, 범프 전극이 형성되는 개소 (범프형성부) 를 상하진동시킬 수 있다. 따라서 이 범프형성부에 도달하는 도금액을 상기의 마이크로 영역에서 충분히 교반할 수 있다. 이 때문에, 이온수송이, 이 범프형성부에서 활발하게 실시되어, 균일한 높이를 갖는 범프 전극을 형성할 수 있다. 즉, 균일한 높이를 갖는 범프 전극을 구비한 반도체 집적회로를 제조할 수 있다.
또한 본 발명의 반도체 집적회로의 제조장치는, 종래의 반도체 집적회로의 제조장치 (종래 장치) 와 같이, 복수의 노즐, 또는 도금액 교반부를 설치하지 않고, 도금액을 충분히 교반할 수 있다. 즉, 종래 장치에서, 불균일한 높이의 범프 전극의 원인이 되는, 복수의 노즐에 의해 발생하는 도금액의 유량차 및 도금액 교반부에 의해 발생하는 마이크로 버블이 발생하지 않는다.
또한 반도체기판을 상하진동시킴으로써, 전기화학 2중층의 두께방향으로 도금액을 교반할 수 있다. 따라서 예를들면, 횡방향 (좌우방향) 의 진동에 비하여, 효과적으로 이온수송에 의한 반응율속을 방지할 수 있다.
또한 상기 제 1 목적을 달성하기 위해, 본 발명의 반도체 집적회로의 제조장치는, 전해도금법에 의해, 도금액 상에 설치된 반도체기판의 피도금면에 전류를 흘려보내, 이 반도체기판에 범프 전극을 형성하는 반도체 집적회로의 제조장치로, 상기 도금액을 저장하는 탱크부에 형성한 양극과, 상기 반도체기판의 피도금면에 접속된 음극과, 전자기력에 의해 상기 반도체기판을 진동시키는 유도 코일과, 상기 유도코일에 고주파전류를 공급하는 고주파전원을 구비하는 것을 특징으로 한다.
상기의 구성에 의하면, 유도코일과 고주파전원이 구비되어 있다. 그리고고주파전원으로부터 유도코일에 전류가 공급되면, 이 유도코일은 자계를 발생시킨다. 그러면, 이 자계와 상기의 피도금면에 흐르는 전류에 의해, 전자기력이 발생하고, 이 전자기력에 의해, 피도금면을 포함한 반도체기판을 진동시킬 수 있다. 그 결과, 범프형성부에 도달하는 도금액을 상기의 마이크로 영역에서 충분히 교반할 수 있다. 이 때문에, 이온수송이, 이 범프형성부에서 활발하게 실시되어, 균일한 높이를 갖는 범프 전극을 형성할 수 있다. 즉, 균일한 높이를 갖는 범프 전극을 구비한 반도체 집적회로를 제조할 수 있다.
또한 이와 같이 전자기력을 사용하여, 반도체기판을 진동시키면, 그 전자기력의 장 (전기장) 의 진폭ㆍ주기의 최적화가 용이한데다, 이 반도체기판을 진동시키는 가동부를 개별적으로 설치할 필요가 없기 때문에, 제조장치 자체의 고장ㆍ트러블의 발생을 억제할 수 있다.
또한 유도코일ㆍ고주파전원과 같은 간단한 장치만으로, 반도체기판을 상하진동시킬 수 있다. 또한 상기의 유도코일은, 반도체기판에 대하여 자계의 작용이 미치는 범위에 설치되어 있다.
또한 본 발명의 반도체 집적회로의 제조장치는, 종래 장치와 같이, 복수의 노즐, 또는 도금액 교반부를 설치하지 않고, 도금액을 충분히 교반할 수 있다. 즉, 종래 장치에서, 불균일한 높이의 범프 전극의 원인이 되는, 복수의 노즐에 의해 발생하는 도금액의 유량차 및 도금액 교반부에 의해 발생하는 마이크로 버블이 발생하지 않는다.
또한 상기 제 2 목적을 달성하기 위해, 본 발명의 반도체 집적회로의 제조방법은, 반도체기판의 피도금면에 도금액을 공급하는 공정과, 상기 반도체기판을 상하방향으로 진동시키면서, 전해도금법에 의해 상기 피도금면에 범프 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
전해도금법에서는, 도금액을 구성하는 금속이온이 금속이 되는 반응 (예를 들면 (Au++ e-→Au ; 이온수송) 이 상기의 피도금면에서 발생하고, 이 금속이 퇴적되어 범프 전극이 형성된다.
그리고 상기의 이온수송은, 전기화학 2중층이 위치하는 피도금면의 표면으로부터의 얇은 부분 (수10Å) 인 미소한 영역 (마이크로 영역) 에서 발생한다.
본 발명의 반도체 집적회로의 제조방법은, 반도체기판을 상하진동시키면서, 범프 전극을 형성할 수 있다. 즉, 범프 전극이 형성되는 개소 (범프형성부) 를 상하진동시킬 수 있다. 따라서 이 범프형성부에 도달하는 도금액을 상기의 마이크로 영역에서 충분히 교반할 수 있다. 이 때문에, 이온수송이, 이 범프형성부에서 활발하게 실시되어, 균일한 높이를 갖는 범프 전극을 형성할 수 있다. 즉 균일한 높이를 갖는 범프 전극을 구비한 반도체집적회로를 제조할 수 있다.
또한 본 발명의 반도체 집적회로의 제조방법은, 복수의 노즐, 또는 도금액 교반부를 설치한 종래 장치를 사용하지 않고, 도금액을 충분히 교반할 수 있다. 즉, 종래의 반도체 집적회로의 제조방법 (종래 방법) 에서, 불균일한 높이의 범프 전극의 원인이 되는, 복수의 노즐에 의한 도금액의 유량차 및 도금액 교반부에 의한 마이크로 버블이 발생하지 않는다.
또한 반도체기판을 상하진동시킴으로서, 전기화학 2중층의 두께방향으로 도금액을 교반할 수 있다. 따라서 예를 들면 횡방향 (좌우방향) 의 진동에 비하여, 효과적으로 이온 수송에 의한 반응율속을 방지할 수 있다.
또한 상기 제 2 목적을 달성하기 위해, 본 발명의 반도체 집적회로의 제조방법은, 반도체기판의 피도금면에 도금액을 공급하는 공정과, 전자기력에 의해 상기 반도체기판을 진동시키면서, 전해도금법에 의해 상기 피도금면에 범프 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
상기 구성에 의하면, 본 발명의 반도체 집적회로의 제조방법은, 반도체기판을 진동시키면서, 범프 전극을 형성할 수 있다. 즉, 범프 전극이 형성되는 개소 (범프형성부) 를 진동시킬 수 있다. 따라서, 이 범프형성부에 도달하는 도금액을 상기 마이크로 영역에서 충분히 교반시키고, 이 범프형성부에서 이온수송을 활발하게 이루어지게 하여, 균일한 높이를 갖는 범프 전극을 형성할 수 있다. 즉, 균일한 높이를 갖는 범프 전극을 구비한 반도체 집적회로를 제조할 수 있다.
또한 본 발명의 반도체 집적회로의 제조방법은, 복수의 노즐, 또는 도금액 교반부를 설치한 종래 장치를 사용하지 않고, 도금액을 충분히 교반할 수 있다. 즉, 종래 방법에서 불균일한 높이의 범프 전극의 원인이 되는, 복수의 노즐에 의한 도금액의 유량차 및 도금액 교반부에 의한 마이크로 버블이 발생하지 않는다.
또한 이와 같이 전자기력을 사용하여, 반도체기판을 진동시키면, 그 전자기력의 장 (전기장) 의 진폭ㆍ주기의 최적화가 용이한데다, 이 반도체기판을 진동시키는 가동부를 개별적으로 설치할 필요가 없기 때문에, 제조장치 자체의 고장ㆍ트러블의 발생을 억제할 수 있다.
또한 상기 제 3 목적을 달성하기 위해, 본 발명의 반도체 집적회로는, 상기 반도체 집적회로의 제조방법에 의해 제조되는 것이 바람직하다.
상기 구성에 의하면, 반도체 집적회로는, 예를 들면 전자기력에 의해 반도체기판을 상하 진동시키면서 제조하기 때문에, 균일한 높이를 갖는 범프 전극을 구비한 반도체 집적회로가 된다.
본 발명의 또 다른 목적, 특징 및 우수한 점은, 다음에 나타낸 기재에 의해 충분히 알 수 있을 것이다. 또한 본 발명의 이점은, 첨부도면을 참조한 다음의 설명에서 명백해질 것이다.
본 발명의 일 실시형태에 대하여 도 1 내지 도 5 를 사용하여 설명하면, 다음과 같다.
[실시형태]
도 1 은 본 실시형태에 관한 반도체 집적회로의 제조장치 (본 도금장치 ; 1) 의 구성을 나타내는 설명도이다. 도 2 는 상기 본 도금장치 (1) 에 의해 제조되는 반도체 집적회로 (21) 를 나타내는 설명도이다. 또한 도 1 에는 본 도금장치 (1) 로 제조되는 반도체 집적회로 (21) 도 도시되어 있다. 또한 도 2 에서는 도 1 에 나타낸 반도체 집적회로 (21) 를 편의상 상하를 역전시켜 나타내고 있다.
도 1 에 나타낸 바와 같이 본 도금장치 (1) 는, 도금액 분류펌프 (2), 도금액 공급구 (3), 양극 (애노드 전극 ; 4), 음극 (캐소드 전극 ; 5), 탱크부 (7), 유도코일 (8 ; 기판진동수단) 및 고주파전원 (9 ; 기판진동수단) 으로 구성되어 있다.
도금액 분류펌프 (2) 는, 도금액 (6) 을 상기 도금액 공급구 (3) 로 공급하는 것이다. 또한 도금액 (6) 은 금 (Au) 을 포함한 전해용액이다.
도금액 공급구 (3) 는 소위 노즐로, 공급된 상기 도금액 (6) 을 웨이퍼 (11 ; 후술) 표면 (피도금면) 을 향하여 분류하는 것이다.
애노드전극 (4) 은, 도금액 (6) 중의 음이온을 끌어당기는 것 (양이온을 방출하는 것) 이고, 캐소드 전극 (5) 은, 도금액 (6) 중의 양이온을 끌어당기는 것 (음이온을 방출하는 것) 이다.
탱크부 (7) 는 도금액 (6) 을 저장하는 것이다.
유도코일 (8) 은 도선을 코일형상으로 감은 것으로, 이 도선에 전류를 흘려보냄으로써 자계를 발생시킨다. 그리고 이 자계와 웨이퍼 (11) 의 하지 금속막 (12 ; 후술) 에 흐르는 전류에 의한 전자유도작용에 의해 전자기력이 발생한다. 즉, 이 유도코일 (8) 은, 상기 전자기력을 발생시켜, 웨이퍼 (11) 를 진동시키는 것이다. 또한 이 유도코일 (8) 은, 전자유도작용이 미치는 범위이면, 웨이퍼 (11) 에 대하여, 어떤 위치에 설치되어 있어도 상관없다.
고주파전원 (9) 은, 상기 유도코일 (8) 에 고주파전류를 흘려보내는 것이다. 또한 고주파전류의 주파수 (전류주파수)ㆍ진폭은, 도금액 (6) 의 점도, 도금액 (6) 중의 금속이온의 종류ㆍ농도, 웨이퍼 (11) 의 크기ㆍ질량, 및 웨이퍼 (11) 의 하지 금속막 (12) 과 애노드 전극 (4) 과 도금액 (6) 을 포함하는 계(系)로서의 임피던스 등 (이하, 이들을 전해도금조건으로 함) 을 감안하여 결정된다.
또한 도 2 에 나타낸 바와 같이 반도체 집적회로 (21) 는, 웨이퍼 (11), 절연막 (14), 전극패드 (15), 보호막 (16), 하지 금속막 (12), 포토레지스트막 (17) 및 범프 전극 (13) 으로 구성되어 있다.
웨이퍼 (11) 는, 예를 들면 실리콘을 형성재료로 한 것으로, 도시하지 않은 반도체 디바이스를 형성한 반도체 집적회로 (21) 의 기판이 되는 것이다.
절연막 (14) 은, 예를 들면 상기 웨이퍼 (11) 의 표면을 산화 (실리콘을 산화) 시킨 이산화규소 (SiO2) 의 막으로, 상기 웨이퍼 (11) 상에 있고, 외부로부터 절연하는 것이다.
전극패드 (15) 는, 웨이퍼 (11) 에 장착되어 반도체 디바이스의 입출력단자를 포함하는 전기적 단자이다. 그리고, 이 전극패드 (15) 는, 절연막 (14) 상에, 스퍼터링법으로 알루미늄 (Al) 을 약 1㎛ 두께로 퇴적시킨 후, 포토리소그래피법 및 에칭에 의해 원하는 형상으로 형성되어 있다.
보호막 (16) 은, 상기 절연막 (14)ㆍ전극패드 (15) 상에 위치하여, 이들의 표면을 보호하는 막이다. 그리고 이 보호막 (16) 은, CVD법 (Chemical Vapor Deposition법) 으로 웨이퍼 (11 ; 실리콘제의 웨이퍼 (11)) 를 화학반응시켜, 약 1㎛ 정도 퇴적시킨 산화실리콘 (SiO2), 또는 질화실리콘 (Si3N4) 으로 형성되어 있다. 또한 후술하는 하지 금속막 (12) 과 전극패드 (15) 를 접속시키기 위해, 상기 전극패드 (15) 상부의 보호막 (16) 은 개구되어 있다 (패드 개구부를 갖고 있음).
하지 금속막 (12) 은, 전해도금법에서 전류를 인가하기 위한 커런트 필름 (전류가 흐르는 필름) 이 되는 것이다. 그리고 이 하지 금속막 (12) 은, 보호막 (16)ㆍ패드 개구부 상에, 스퍼터링법으로 단일금속 또는 복수종으로 이루어지는 금속 (합금) 을 퇴적시킨 것이다.
포토레지스트막 (17) 은, 하지 금속막 (12) 상의 원하는 개소 (범프 전극 (13) 를 형성하는 장소 ; 범프형성부 (18)) 에 범프 전극 (13) 을 형성하기 위한 마스크의 역할을 하는 것이다. 그리고 이 포토레지스트막 (17) 은, 하지 금속막 (12) 상에, 자외선으로 감광하는 재료 (포토레지스트) 를 도포하고, 상기 범프형성부 (18) 에 해당하는 개소를 노광시킨 후, 현상ㆍ에칭을 실시함으로써 형성된다. 즉, 포토레지스트막 (17) 은, 범프형성부 (18) 를 노출시키기 위한 개구부 (포토레지스트 개구부) 를 가진 막으로 되어 있다.
범프 전극 (13) 은, 전극패드 (15) 와, 반도체 집적회로 (21) 가 실장되는 실장기판 상의 도시하지 않은 배선을 전기적 또한 물리적으로 접속하기 위한 전극이다. 그리고 이 범프 전극 (13) 은, 금 (Au) 을 형성재료로 하고 있고, 전해도금법으로 형성되어 있다.
상기 전해도금법은, 전해액중에 양극ㆍ음극을 넣어 통전하고, 전기화학반응영역인 전기화학 2중층 (천이영역) 에 이온수송을 일으켜, 음극에 금속이온을 퇴적시키는 방법이다.
즉, 도금액 (6) 에 애노드 전극 (4)ㆍ캐소드 전극 (5) 을 넣어 통전하고,Au++e-→Au 반응을 일으키고, 캐소드 전극 (5) 에 접속한 하지 금속막 (12) 상 (범프형성부 (18) 상) 에 금 (Au) 을 퇴적시키고, 범프 전극 (13) 을 형성한다.
또한 전기화학 2중층에서의 이온수송이, 범프 전극 (13) 의 형성속도 (도금형성속도) 에 영향을 주기 때문에, 이 범프 전극 (13) 의 높이의 균일성에도 영향을 준다. 따라서 상기 이온수송을 활발하게 하는 것이 바람직하다. 그리고 이 전기화학 2중층은, 하지 금속막 (12) 의 표면으로부터 아주 얇은 부분 (수10Å) 에 존재하고 있다. 또한 상기 얇은 부분은 이하 마이크로 영역으로 한다.
다음으로 본 도금장치 (1) 를 사용하여 반도체 집적회로 (21) 에서의 범프 전극 (13) 의 형성공정에 대하여 설명한다.
먼저 웨이퍼 (11) 상에 상기 절연막 (14), 전극패드 (15), 보호막 (16), 하지 금속막 (12) 및 포토레지스트막 (17) 을 형성해 둔다. 특히 포토레지스트막 (17) 에는 포토레지스트 개구부를 형성해 둔다.
그리고 상기 포토레지스트 개구부로부터 노출되는 하지 금속막 (12 ; 범프형성부 (18)) 을, 본 도금장치 (1) 의 탱크부 (7) 를 향하여, 캐소드 전극 (5) 으로 지지하도록 장착한다. 이 때, 캐소드 전극 (5) 과 하지 금속막 (12) 을 접촉 (접속) 하도록 장착한다.
다음에 고주파전원 (9) 이 유도코일 (8) 에 고주파전류를 공급한다. 그러면 유도코일 (8) 에는 전류에 의한 자계가 발생하고, 이 자계에 의한 전자유도작용에 의해 웨이퍼 (11) 가 고주파진동을 일으킨다.
그리고 도금액 분류펌프 (2) 가, 도금액 공급구 (3) 를 통하여, 도금액 (6) 을 분사한다. 그러면 분사된 도금액 (6) 이, 웨이퍼 (11) 에 설치한 범프형성부 (18) 에 도달하게 된다. 또한 상기 도금액 (6) 이 범프형성부 (18) 에 도달할 때, 웨이퍼 (11) 는, 고주파진동하고 있기 때문에, 이 도금액 (6) 을 교반한다.
다음에 애노드 전극 (4) 과 캐소드 전극 (5) 사이에 전압을 인가한다. 그러면 하지 금속막 (12) 과 캐소드 전극 (5) 이 전기적으로 접속되어 있기 때문에, 이 하지 금속막 (12) 과 애노드 전극 (4) 사이에 전압이 인가되게 된다. 이 때문에, 하지 금속막 (12) 에 전류 (도금전류) 가 흐르고, 이 도금전류가, 하지 금속막 (12) 의 범프형성부 (18) 에 도달한 상기 도금액 (6) 을 금 (Au) 으로 변화시킨다. 즉 금 (Au) 이 퇴적되어 범프 전극 (13) 이 된다.
이상의 형성공정에 의해 범프 전극 (13) 이 형성된다. 또한 범프 전극 형성면에 도달하지 못한 도금액 (6) 및 범프 전극 (13) 이 되지 못한 도금액 (6) 은, 웨이퍼 (11) 주변에서 탱크부 (7) 외측으로 배출되게 되어 있다.
여기에서, 본 도금장치 (1) 의 특징적인 구성인 유도코일 (8) 에 의해, 웨이퍼 (11) 가 진동하는 방향에 대하여, 도 3(a)ㆍ도 3(b)ㆍ도 4(a)ㆍ도 4(b) 를 사용하여 설명한다. 또한 도 3(a)ㆍ도 4(a) 는 도 1 에서의 웨이퍼 (11) 와 유도코일 (8) 을 측면에서 본 설명도이고, 도 3(b)ㆍ도 4(b) 는 웨이퍼 (11) 와 유도코일 (8) 을 상방향에서 본 설명도이다. 또한 이들의 도면중에서 방향을 나타낼 때, Ｏ (백색원) 은, 지면 아래에서 위를 향하는 방향을 나타내고,(흑색원) 은, 지면 위에서 아래를 향하는 방향을 나타낸다. 또한 화살표 B 는 자계방향, 화살표 I 는 전류방향, 화살표 F 는 전자기력방향을 나타낸다.
도 3(a) 는 웨이퍼 (11) 에 대하여 평행방향으로 유도코일 (8) 을 배치하고, 이 유도코일 (8) 에 전류를 흘려보내 화살표 B 방향의 자계를 발생시킨 경우를 나타내고 있다. 이와 같은 경우, 도 3(b) 에 나타낸 바와 같이 웨이퍼 (11) 의 하지 금속막 (이 도면에서는 생략했음) 중에 흐르는 화살표 I 방향의 전류와, 상기 화살표 B 방향 자계의 전자유도작용에 의해, 화살표 F 방향의 전자기력이 발생하고, 이 웨이퍼 (11) 는, 그 화살표 F 방향으로 진동한다 (상하진동).
도 4(a) 는, 웨이퍼 (11) 에 대하여 수직방향으로 유도코일 (8) 을 배치하고, 이 유도코일 (8) 에 전류를 흘려보내 화살표 B 방향의 자계를 발생시킨 경우를 나타내고 있다. 이와 같은 경우, 도 4(b) 에 나타낸 바와 같이 웨이퍼 (11) 의 하지 금속막 (이 도면에서는 도시생략) 중에 흐르는 화살표 I 방향의 전류와, 상기 화살표 B 방향 자계의 전자유도작용에 의해, 화살표 F 방향의 전자기력이 발생하고, 이 웨이퍼 (11) 는 그 화살표 F 방향으로 진동한다 (좌우진동).
본 도금장치 (1) 에서는, 상기 진동방향과 같이 웨이퍼 (11) 를 상하로 진동시켜도 되고, 좌우로 진동시켜도 된다. 또한 상기 진동에서의 주파수 (진동주파수) 는, 특별히 한정되지 않지만, 수 10 ㎐ 내지 수 M㎐가 바람직하고, 더욱 바람직하게는 수10 내지 20 K㎐ (음성영역의 주파수) 이다. 또한 진동주파수는, 고주파전원 (9) 이 유도코일 (8) 에 흐르는 고주파전류의 진폭ㆍ전류주파수에 의해 변경될 수 있다.
또한 상기의 진동방향은, 소위 「플레밍의 왼손법칙」에 의해 구할 수 있다.
이상과 같이 본 도금장치 (1) 는, 웨이퍼 (11) 를 진동시키면서, 범프 전극 (13) 을 형성할 수 있다. 그러나 종래 장치 (101ㆍ131ㆍ141 (도 6 내지 도 8을 참조) 에서는, 도금액 (106) 이 매크로적으로 교반되고 있기 때문에, 하지 금속막 (112) 상에서의 범프 전극 (113) 이 형성되는 개소 (범프형성부), 즉 전기화학 2중층이 위치하는 미소한 영역 (마이크로 영역) 에서, 도금액 (106) 이 충분히 교반되지 않은 경우가 있다. 이 때문에, 이온수송이 활발하게 이루어지지 않아, 범프 전극 (113) 의 높이가 불균일한데다, 범프 전극 (113) 이 형성되기 어려운 경우가 있었다.
그러나, 본 도금장치 (1) 는, 유도코일 (8)ㆍ고주파전원 (9) 과 같은 간단한 장치를 설치함으로써, 웨이퍼 (11) 자체를 진동시켜 범프형성부 (18) 를 충분히 진동시킬 수 있다. 따라서 범프형성부 (18) 에 도달하는 도금액 (6) 을 충분히 교반할 수 있다 (이상적인 교반상태로 할 수 있음). 이 때문에, 이온수송이, 이 범프형성부 (18) 에서 활발하게 이루어져, 균일한 높이를 갖는 범프 전극 (13) 을 형성할 수 있다.
특히 본 도금장치 (1) 는, 웨이퍼 (11) 를 상하진동시킬 수 있기 때문에, 전기화학 2중층의 두께방향으로 도금액 (6) 을 교반할 수 있다. 따라서 예를 들면 횡방향 (좌우방향) 의 진동에 비하여, 효과적으로 이온수송에 의한 반응율속을 방지할 수 있다.
또한 본 도금장치 (1) 는, 상기와 같이, 전자기력을 사용하여, 웨이퍼 (11) 를 진동시킬 수 있다. 이와 같이, 전자기력을 사용하여 웨이퍼 (11) 를 진동시키면, 그 전자기력의 장 (전기장) 의 진폭ㆍ주기의 최적화가 용이한데다, 이 웨이퍼 (11) 를 진동시키는 가동부를 개별적으로 설치할 필요가 없기 때문에, 본 도금장치 자체의 고장ㆍ트러블의 발생을 억제할 수 있다.
또한 도 5 는 본 발명의 도금장치 (본 발명의 장치) 와 종래의 도금장치 (종래 장치) 를 사용하여 웨이퍼 상에 범프 전극을 형성한 경우에 있어서의, 범프 전극의 높이 편차에 대하여, 그 평균값 및 범위를 나타내는 그래프이다. 이 그래프에 나타낸 바와 같이 웨이퍼의 직경이 5 인치인 경우, 6 인치인 경우, 8 인치인 경우, 어느 경우에서나 본 발명의 장치로 형성한 범프 전극은, 그 높이의 편차가 적고, 양호한 결과를 얻는 것을 알 수 있다.
또한 본 도금장치 (1) 에서의 유도코일 (8) 은, 전자유도작용이 미치는 범위이면, 웨이퍼 (11) 에 대하여 어떤 위치에 설치되어 있어도 상관없다. 그러나 웨이퍼 (11) 의 피도금면의 반대면측에 설치하고, 또한 도금액 (6) 에 접촉하지 않도록 되어 있는 것이 바람직하다.
이와 같이 하면, 본 도금장치 (1) 는, 종래 장치 (131ㆍ141) 와 같이 탱크부 (107) 내에 교반부 (회전교반부 (108) 또는 왕복교반부 (109)) 를 설치하지 않는다. 즉, 상기 교반부 (108ㆍ109) 에 대응하는 유도코일 (8) 이, 탱크부 (7) 외부에 설치되어 있기 때문에, 도금액 교반부 (108ㆍ109) 에 의해 발생하는 마이크로 버블을 발생하지 않도록 할 수 있다. 게다가, 본 도금장치 (1) 의 도금액 교반기구가 간단해지므로, 본 도금장치 (1) 자체의 제조비용의 증가를 억제할 수 있다.
또한 유도코일 (8) 은, 도금액 (6) 과 접촉하는 경우가 없으므로 오염되지 않는다. 따라서 이 유도코일 (8) 의 메인터넌스도 경감된다.
또한 본 도금장치 (1) 는, 종래 장치 (101) 에서 문제였던, 복수의 노즐에 의해 발생하는 도금액의 유량차도 발생하지 않는다.
또, 유도코일 (8) 은, 도 1 에 나타낸 바와 같이, 웨이퍼 (11) 의 피도금면의 반대면 (도금되지 않은 면) 으로부터 간격 L 을 갖고 설치되어 있는 것이 바람직하다.
이 간격 L 은, 전자기력에 의해 상하진동하는 웨이퍼 (11) 와, 유도코일 (8) 이 접촉하지 않을 정도로 떨어져 있다. 이와 같이 해 두면, 상기 접촉을 회피하면서 웨이퍼 (11) 를 상하진동시킬 수 있다.
또한 유도코일 (8) 의 형상은, 웨이퍼 (11) 의 직경 이하이면 어떠한 형상이어도 상관없다. 또한 이 유도코일 (8) 의 개수는 특별히 한정되지 않지만 복수개 설치하는 것이 바람직하다.
상기와 같이, 웨이퍼 (11) 의 직경 이하인 크기의 유도코일 (8) 을 복수개 설치하면, 단수개 설치한 경우에 비하여, 더욱 큰 전자기력을 얻게 되어, 효과적으로 웨이퍼 (11) 를 진동시킬 수 있다. 또한 상기 유도코일 (8) 의 크기가, 웨이퍼 (11) 의 직경 이하인 크기이기 때문에, 본 도금장치 (1) 의 소형화를 도모할 수도 있다.
또한 고주파전원 (9) 은, 교류전류의 주파수 (전류주파수)ㆍ진폭을 가변할 수 있다. 따라서 상기 웨이퍼 (11) 를 진동시키는 진동주파수를 변화시킬 수있다. 따라서 다양한 전해도금조건이더라도, 전기화학 2중층이 위치하는 마이크로 영역을 더욱 충분히 진동시킬 수 있다.
또한 도 5 에 나타낸 결과를 얻은 본 발명의 장치 (본 도금장치 ; 도 1을 참조) 에서는, 유도코일 (8) 은, 직경이 약 5㎝, 높이가 약 2㎝인 원통형상의 절연물에 직경 2㎜의 피복구리선을 약 100회전 감은 것이다. 그리고 그 유도코일 (8) 을 2개, 웨이퍼 (11) 의 이면측 (본 도금장치 (1) 의 탱크부 (7) 를 향하고 있지 않은 면측) 으로부터 약 1㎝ 떨어진 위치에 좌우대칭이 되도록 설치한다. 그리고 고주파전원 (9) 이, 이 유도코일 (8) 에, 주파수가 약 10㎑ 로 전류값이 약 100㎃ 가 되도록 전압 (진폭) 조정한 교류를 인가하고 있다.
또한 본 실시형태에 있어서는, 웨이퍼 (11) 를 진동시키기 위해, 유도코일 (8) 에 의한 전자유도작용을 사용한 경우에 대하여 설명했는데, 이것에 한정되지 않고, 그 외에 웨이퍼 (11) 를 진동시키는 작용을 사용해도 상관없다.
또한 본 도금장치 (1) 는 웨이퍼 (11) 를 미세하게 진동시킬 수 있게 되어, 전해도금법에 의한 범프 전극 (13) 의 형성에 있어서, 도금액 (6) 을 이상적인 교반상태로 할 수 있어, 범프 전극 (13) 의 높이의 균일성을 개선할 수 있다.
또한 본 발명은 본 도금장치 (1) 를 사용함으로써, 탱크부 (7) 내에 복잡한 기구를 설치하지 않고, 하지 금속막 (12) 의 반응영역인 전기화학 2중층을 직접 교반함으로써, 균일한 높이의 범프 전극 (13) 을 형성할 수 있는 반도체 집적회로의 제조방법을 제공할 수 있다.
또한 종래 장치 (131ㆍ141) 는, 탱크부 (107) 의 내부에 교반부 (회전교반부(108) 또는 왕복교반부 (109)) 를 설치하기 때문에, 그 기구가 복잡해지고, 개조에 막대한 비용이 발생한다. 따라서, 이 종래장치 (131ㆍ141) 를 사용하여 범프 전극 (113) 을 형성하면, 반도체 집적회로의 비용상승의 요인이 된다. 또한 기구가 복잡하기 때문에, 이 종래장치 (131ㆍ141) 의 메인터넌스의 노력도 막대한 것으로 된다고도 할 수 있다.
그러나, 본 도금장치 (1) 는, 탱크부 (7) 외부에 교반부인 유도코일 (8) 을 설치하기 때문에, 개조 비용도 작고, 또한 메인터넌스도 용이하다고도 할 수 있다. 또한 본 도금장치 (1) 를 사용하여 범프 전극 (13) 을 형성한 반도체 집적회로 (21) 의 비용상승은 최소한으로 억제할 수 있다.
또한 본 발명을 다음의 반도체 집적회로, 그 반도체 집적회로의 제조방법 및 반도체 집적회로의 제조장치로서 실현할 수도 있다.
본 발명의 반도체 집적회로의 제조장치는, 복수개의 반도체 디바이스가 형성되는 반도체기판의 표면 전체면에 퇴적된 금속박막과, 도금액을 통하여 이 반도체기판에 대향하는 양극 전극 사이에 전압을 인가하여, 전해도금을 실시하는 반도체 집적회로의 제조장치에 있어서, 이 반도체기판 자체를 진동시키기 위해, 유도코일을 설치하여도 된다.
상기 기판진동수단은, 전자기력에 의해 상기 반도체기판을 진동시키는 유도코일과, 상기 유도코일에 고주파전류를 공급하는 고주파전원을 구비하여도 된다.
본 발명의 반도체 집적회로의 제조장치는, 전해도금법에 의해, 도금액 상에 설치된 반도체기판의 피도금면에 전류를 흘려보내고, 이 반도체기판에 범프 전극을형성하는 반도체 집적회로의 제조장치로, 상기 도금액을 저장하는 탱크부에 설치한 양극과, 상기 반도체기판의 피도금면에 접속한 음극과, 상기 범프 전극을 형성할 때에 반도체 기판을 상하방향으로 진동시키는 기판진동수단을 구비하고 있어도 된다.
또한 상기 기판진동수단은, 전자기력에 의해 상기 반도체기판을 진동시키는 유도코일과, 상기 유도코일에 고주파전류를 공급하는 고주파전원을 구비하여도 된다.
본 발명의 반도체 집적회로의 제조장치는, 전해도금법에 의해, 도금액 상에 설치된 반도체기판의 피도금면에 전류를 흘려보내고, 이 반도체기판에 범프 전극을 형성하는 반도체 집적회로의 제조장치로, 상기 도금액을 저장하는 탱크부에 설치한 양극과, 상기 반도체기판의 피도금면에 접속한 음극과, 전자기력에 의해 상기 반도체기판을 진동시키는 유도코일과, 상기 유도코일에 고주파전류를 공급하는 고주파전원을 구비하고 있어도 된다.
또한 본 발명의 반도체 집적회로의 제조장치에서는, 이 반도체기판에 대하여, 이 유도코일이 발생하는 자계의 작용이 미치는 범위내에 이 유도코일이 설치되어 있어도 된다.
또한 본 발명의 반도체 집적회로의 제조장치에서는, 이 유도코일이 이 도금액의 외부에 설치되어 있어도 된다.
또한 본 발명의 반도체 집적회로의 제조장치에서는, 이 유도코일이, 이 반도체기판 이면에 소정 간격을 두고 설치되어 있어도 된다.
또한 본 발명의 반도체 집적회로의 제조장치에서는, 이 유도코일에 급전하는 교류전류의 진폭ㆍ주파수를 가변으로 함으로써 이 반도체기판의 진동폭을 전해도금법에서의 전기화학 2중층 폭으로 최적화할 수도 된다.
또한 본 발명의 반도체 집적회로의 제조장치에서는, 이 반도체기판의 직경 이하 크기의 이 유도코일을 복수개 설치해도 된다.
또한 본 발명의 반도체 집적회로의 제조방법은, 복수개의 반도체 집적회로장치가 형성되는 반도체기판의 표면 전체면에 퇴적된 금속박막과 도금액을 통하여 이 반도체기판에 대향하는 양극전극과의 사이에 전압을 인가하는 수단과, 이 반도체기판을 진동시키기 위해 유도코일을 설치하여 이 유도코일에 교류전류를 흘려보내는 수단을 갖는 것을 특징으로 하는 반도체 집적회로의 제조장치를 사용하는 것이어도 된다.
또한 본 발명의 반도체 집적회로는, 상기 반도체 집적회로의 제조방법을 사용하여 제조한 것이어도 된다. 또한 본 발명의 반도체 집적회로는, 상기 반도체 집적회로의 제조장치를 사용하여 제조한 것이어도 된다.
이상과 같이 본 발명의 반도체 집적회로의 제조장치는, 도금액을 저장하는 탱크부에 설치한 양극과, 반도체기판의 피도금면에 접속하는 음극을 구비하고, 전해도금법에 의해, 상기 도금액 상에 설치된 반도체기판의 상기 피도금면에 전류를 흘려보내고, 이 반도체기판에 범프 전극을 형성하는 반도체 집적회로의 제조장치로, 상기 범프 전극을 형성할 때에, 상기 반도체기판을 상하방향으로 진동시키는기판진동수단을 구비하고 있는 것을 특징으로 한다.
본 발명의 반도체 집적회로의 제조장치는, 양극 (애노드 전극)ㆍ음극 (캐소드 전극) 을 구비하고 있다.
그리고 상기 캐소드 전극은, 반도체기판의 피도금면에 접속하도록 되어 있고, 전해도금법에 의해, 도금액 (전해용액) 중의 양이온을 끌어들이는 것 (음이온을 방출하는 것) 이다. 이 때문에, 상기 피도금면에는, 도금액을 구성하는 금속이온이 금속이 되는 반응 (예를 들면 Au++ e-→Au ; 이온수송) 이 일어나고, 이 금속의 퇴적에 의해 범프 전극을 형성할 수 있다.
그리고 상기 이온수송은, 전기화학 2중층의 위치하는 피도금면의 표면으로부터의 얇은 부분 (수10Å) 인 미소한 영역 (마이크로 영역) 에서 발생한다.
본 발명의 반도체 집적회로의 제조장치는, 반도체기판을 상하진동시키면서, 범프 전극을 형성할 수 있다. 즉, 범프 전극이 형성되는 개소 (범프형성부) 를 상하진동시킬 수 있다. 따라서 이 범프형성부에 도달하는 도금액을 상기의 마이크로 영역에서 충분히 교반할 수 있다. 따라서, 이온수송이, 이 범프형성부에서 활발하게 실시되어, 균일한 높이를 갖는 범프 전극을 형성할 수 있다. 즉, 균일한 높이를 갖는 범프 전극을 구비한 반도체 집적회로를 제조할 수 있다.
또한 본 발명의 반도체 집적회로의 제조장치는, 종래의 반도체 집적회로의 제조장치 (종래 장치) 와 같이, 복수의 노즐, 또는 도금액 교반부를 설치하지 않고, 도금액을 충분히 교반할 수 있다. 즉, 종래 장치에서, 불균일한 높이의 범프 전극의 원인이 되는, 복수의 노즐에 의해 발생하는 도금액의 유량차 및 도금액 교반부에 의해 발생하는 마이크로 버블이 발생하지 않는다.
또한 반도체기판을 상하진동시킴으로써, 전기화학 2중층의 두께 방향으로 도금액을 교반할 수 있다. 따라서 예를 들면, 횡방향 (좌우방향) 의 진동에 비하여, 효과적으로 이온수송에 의한 반응율속을 방지할 수 있다.
또한 상기 목적을 해결하기 위해, 본 발명의 반도체 집적회로의 제조장치는, 도금액을 저장하는 탱크부에 설치한 양극과, 반도체기판의 피도금면에 접속하는 음극을 구비하고, 전해도금법에 의해, 상기 도금액 상에 설치된 반도체기판의 상기 피도금면에 전류를 흘려보내고, 이 반도체기판에 범프 전극을 형성하는 반도체 집적회로의 제조장치로, 전자기력에 의해 상기 반도체기판을 진동시키는 유도코일과, 이 유도코일에 고주파전류를 공급하는 고주파전원을 구비하고 있는 것을 특징으로 한다.
상기의 구성에 의하면, 유도코일과 고주파전원이 구비되어 있다. 그리고 고주파전원으로부터 유도코일에 전류가 공급되면, 이 유도코일은 자계를 발생시킨다. 그러면, 이 자계와 상기 피도금면에 흐르는 전류에 의해, 전자기력이 발생하고, 이 전자기력에 의해 피도금면을 포함한 반도체기판을 진동시킬 수 있다. 그 결과, 범프형성부에 도달하는 도금액을 상기 마이크로 영역에서 충분히 교반할 수 있다. 이 때문에, 이온수송이 이 범프형성부에서 활발하게 실시되어 균일한 높이를 갖는 범프 전극을 형성할 수 있다. 즉, 균일한 높이를 갖는 범프 전극을 구비한 반도체 집적회로를 제조할 수 있다.
또한 이와 같이 전자기력을 사용하여, 반도체기판을 진동시키면, 그 전자기력의 장 (전기장) 의 진폭ㆍ주기의 최적화가 용이한데다, 이 반도체기판을 진동시키는 가동부를 개별적으로 설치할 필요가 없기 때문에, 제조장치 자체의 고장ㆍ트러블의 발생을 억제할 수 있다.
또한 유도코일ㆍ고주파전원과 같은 간단한 장치만으로, 반도체기판을 상하진동시킬 수 있다. 또한 상기의 유도코일은, 반도체기판에 대하여 자계의 작용에 미치는 범위에 형성되어 있다.
또한 본 발명의 반도체 집적회로의 제조장치는, 종래 장치와 같이, 복수의 노즐, 또는 도금액 교반부를 설치하지 않고, 도금액을 충분히 교반할 수 있다. 즉, 종래 장치에서, 불균일한 높이의 범프 전극의 원인이 되는, 복수의 노즐에 의해 발생하는 도금액의 유량차 및 도금액 교반부에 의해 발생하는 마이크로 버블이 발생하지 않는다.
또한 본 발명의 반도체 집적회로의 제조장치에서는, 상기 구성에 추가하여, 상기 유도코일이 상기 탱크부의 외측에 설치되어 있는 것이 바람직하다.
상기의 구성에 의하면, 탱크부의 내부에 도금액을 교반하는 부재인 유도코일을 설치하지 않도록 되어 있다. 따라서 도금액을 교반하는 기구가 간단해진다. 따라서 본 발명의 반도체 집적회로의 제조장치 자체의 제조비용의 증가를 억제할 수 있다.
또한 유도코일은, 탱크부의 내부에 위치하지 않는다. 따라서 유도코일은 도금액과 접촉하지 않기 때문에 오염되지 않는다. 따라서 유도코일의 메인터넌스도 경감된다.
또한 본 발명의 반도체 집적회로의 제조장치에서는, 상기 구성에 추가하여, 상기 유도코일이, 상기 탱크부측과는 반대측의 상기 반도체기판면에서 소정 간격 떨어져 설치되어 있는 것이 바람직하다.
상기 구성에 의하면, 전자기력에 의해 진동하는 반도체기판과 유도코일이 접촉하지 않고, 반도체기판을 상하진동시킬 수 있다.
또한 본 발명의 반도체 집적회로의 제조장치에서는, 상기 구성에 추가하여, 상기 유도코일이, 상기 반도체기판의 크기보다도 작고, 또한 복수개 설치되어 있는 것이 바람직하다.
상기 구성에 의하면, 예를 들면 원형 반도체기판의 직경 이하의 크기인 유도코일을 복수개 설치하도록 되어 있다. 따라서 단수 설치한 경우에 비하여 더욱 큰 전자기력을 얻을 수 있고, 효과적으로 반도체기판을 진동시킬 수 있다. 또한 상기 유도코일의 크기가, 반도체기판의 크기보다도 작기 때문에, 본 발명의 반도체 집적회로의 제조장치의 소형화를 도모할 수도 있다.
또한 본 발명의 반도체 집적회로의 제조장치에서는, 상기 구성에 추가하여, 상기 고주파전원이, 공급하는 교류전류의 진폭 및 주파수를 변화시킬 수 있는 것이 바람직하다.
상기 구성에 의하면, 반도체기판의 진폭, 즉 진동의 진폭 및 진동주파수를 변화시킬 수 있다. 즉, 상기 교류전류의 진폭ㆍ전류주파수에 따라, 상기의 진동이 변화하게 된다. 따라서 다양한 전해도금조건이더라도, 전기화학 2중층이위치하는 마이크로 영역을 더욱 충분히 진동시킬 수 있다.
또한 상기 목적을 해결하기 위해, 본 발명의 반도체 집적회로의 제조방법은, 반도체기판의 피도금면에 도금액을 공급하고, 전해도금법에 의해 상기 피도금면에 범프 전극을 형성하는 반도체 집적회로의 제조방법으로, 상기 범프 전극을 형성할 때에, 상기 반도체기판을 상하방향으로 진동시키는 것을 특징으로 한다.
전해도금법에서는, 도금액을 구성하는 금속이온이 금속이 되는 반응 (예를 들면 Au++ e-→Au ; 이온수송) 이 상기 피도금면에서 발생하고, 이 금속이 퇴적되어 범프 전극이 형성된다.
그리고 상기 이온수송은, 전기화학 2중층의 위치하는 피도금면의 표면으로부터의 얇은 부분 (수10Å) 인 미소한 영역 (마이크로 영역) 에서 발생한다.
본 발명의 반도체 집적회로의 제조방법은, 반도체기판을 상하진동시키면서, 범프 전극을 형성할 수 있다. 즉, 범프 전극이 형성되는 개소 (범프형성부) 를 상하진동시킬 수 있다. 따라서 이 범프형성부에 도달하는 도금액을 상기의 마이크로 영역에서 충분히 교반할 수 있다. 따라서, 이온수송이, 이 범프형성부에서 활발하게 실시되어, 균일한 높이를 갖는 범프 전극을 형성할 수 있다. 즉, 균일한 높이를 갖는 범프 전극을 구비한 반도체 집적회로를 제조할 수 있다.
또한 본 발명의 반도체 집적회로의 제조방법은, 복수의 노즐, 또는 도금액 교반부를 설치한 종래장치를 사용하지 않고, 도금액을 충분히 교반할 수 있다. 즉, 종래의 반도체 집적회로의 제조방법 (종래방법) 에서, 불균일한 높이의 범프전극의 원인이 되는, 복수의 노즐에 의한 도금액의 유량차 및 도금액의 교반부에 의해 발생되는 마이크로 버블이 발생하지 않는다.
또한 반도체기판을 상하진동시킴으로써, 전기화학 2중층의 두께방향으로 도금액을 교반할 수 있다. 따라서 예를 들면 횡방향 (좌우방향) 의 진동에 비하여, 효과적으로 이온수송에 의한 반응율속을 방지할 수 있다.
또한 상기 목적을 달성하기 위해, 본 발명의 반도체 집적회로의 제조방법은, 반도체기판의 피도금면에 도금액을 공급하고, 전해도금법에 의해 상기 피도금면에 범프 전극을 형성하는 반도체 집적회로의 제조방법으로, 상기 범프 전극을 형성할 때에, 전자기력에 의해 상기 반도체기판을 진동시키는 것을 특징으로 한다.
상기 구성에 의하면, 본 발명의 반도체 집적회로의 제조방법은, 반도체기판을 진동시키면서, 범프 전극을 형성할 수 있다. 즉, 범프 전극이 형성되는 개소 (범프형성부) 를 상하진동시킬 수 있다. 따라서 이 범프형성부에 도달하는 도금액을 상기 마이크로 영역에서 충분히 교반시키고, 이 범프형성부에서 이온수송을 활발하게 이루어지게 하여, 균일한 높이를 갖는 범프 전극을 형성할 수 있다. 즉, 균일한 높이를 갖는 범프 전극을 구비한 반도체 집적회로를 제조할 수 있다.
또한 본 발명의 반도체 집적회로의 제조방법은, 복수의 노즐, 또는 도금액 교반부를 설치한 종래장치를 사용하지 않고, 도금액을 충분히 교반할 수 있다. 즉, 종래 장치에서 불균일한 높이의 범프 전극의 원인이 되는, 복수의 노즐에 의한 도금액의 유량차 및 도금액 교반부에 의한 마이크로 버블이 발생하지 않는다.
또한 이와 같이 전자기력을 사용하여, 반도체기판을 진동시키면, 그 전자기력의 장 (전기장) 의 진폭ㆍ주기의 최적화가 용이한데다, 이 반도체기판을 진동시키는 가동부를 개별적으로 설치할 필요가 없기 때문에, 제조장치 자체의 고장ㆍ트러블의 발생을 억제할 수 있다.
또한 본 발명의 반도체 집적회로의 제조방법은, 상기 구성에 추가하여, 상기 반도체기판을 진동시키기 위한 전자기력을, 유도코일에 고주파전류를 공급함으로써 생성시키는 것이 바람직하다.
상기 구성에 의하면, 유도코일에 의해 발생하는 자계와, 상기 피도금면에 흐르는 전류에 의해 발생하는 전자기력을, 유도코일ㆍ고주파전류와 같은 간단한 장치만으로 생성하여, 이 전자기력으로 반도체기판을 진동시킬 수 있다.
또한 본 발명의 반도체 집적회로는, 상기 반도체 집적회로의 제조방법에 의해 제조되는 것이 바람직하다.
상기 구성에 의하면, 반도체 집적회로는, 반도체기판을 상하진동시키면서 제조하기 때문에, 균일한 높이를 갖는 범프 전극을 구비한 반도체 집적회로가 된다.
발명의 상세한 설명의 항에서 이루어진 구체적인 실시형태 또는 실시예는, 어디까지나 본 발명의 기술내용을 명확하게 하기 위한 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되어서는 안되며, 본 발명의 정신과 다음에 기재하는 특허청구항의 범위내에서 다양하게 변경하여 실시할 수 있다.

Claims (25)

  1. 전해도금법에 의해, 도금액 상에 설치된 반도체기판의 피도금면에 전류를 흘려보내, 상기 반도체 기판에 범프 전극을 형성하는 반도체 집적회로의 제조장치로서,
    상기 도금액을 저장하는 탱크부에 형성한 양극;
    상기 반도체 기판의 피도금면에 접속한 음극; 및
    상기 범프 전극을 형성할 때에, 상기 반도체 기판을 상하방향으로 진동시키는 기판진동수단을 구비하는 것을 특징으로 하는 반도체 집적회로의 제조장치.
  2. 전해도금법에 의해, 도금액 상에 설치된 반도체기판의 피도금면에 전류를 흘려보내, 상기 반도체 기판에 범프 전극을 형성하는 반도체 집적회로의 제조장치로서,
    상기 도금액을 저장하는 탱크부에 형성한 양극;
    상기 반도체 기판의 피도금면에 접속한 음극;
    전자기력에 의해 상기 반도체기판을 진동시키는 유도코일; 및
    상기 유도코일에 고주파전류를 공급하는 고주파전원을 구비하는 것을 특징으로 하는 반도체 집적회로의 제조장치.
  3. 제 1 항에 있어서, 상기 기판진동수단은,
    전자기력에 의해 상기 반도체기판을 진동시키는 유도코일; 및
    상기 유도코일에 고주파전류를 공급하는 고주파전원을 구비하는 것을 특징으로 하는 반도체 집적회로의 제조장치.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 진동에 의한 주파수는, 음성영역의 주파수인 것을 특징으로 하는 반도체 집적회로의 제조장치.
  5. 제 2 항 또는 제 3 항에 있어서, 상기 유도코일은, 상기 탱크부의 외측에 설치되어 있는 것을 특징으로 하는 반도체 집적회로의 제조장치.
  6. 제 2 항 또는 제 3 항에 있어서, 상기 유도코일은, 상기 탱크부측과는 반대측의 상기 반도체기판면에서 소정 간격 떨어져 설치되어 있는 것을 특징으로 하는 반도체 집적회로의 제조장치.
  7. 제 2 항 또는 제 3 항에 있어서, 상기 유도코일은, 상기 반도체기판의 크기보다도 작고, 또한 복수개 설치되어 있는 것을 특징으로 하는 반도체 집적회로의 제조장치.
  8. 제 2 항 또는 제 3 항에 있어서, 상기 고주파전원은, 공급하는 교류전류의 진폭 및 주파수를 변화시킬 수 있는 것을 특징으로 하는 반도체 집적회로의 제조장치.
  9. 반도체기판의 피도금면에 도금액을 공급하는 공정과,
    상기 반도체기판을 상하방향으로 진동시키면서, 전해도금법에 의해 상기 피도금면에 범프 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  10. 반도체기판의 피도금면에 도금액을 공급하는 공정과,
    전자기력에 의해 상기 반도체기판을 진동시키면서, 전해도금법에 의해 상기 피도금면에 범프 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  11. 제 9 항에 있어서, 상기 범프 전극을 형성할 때에, 전자기력에 의해 상기 반도체기판을 상하방향으로 진동시키는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  12. 제 9 항 또는 제 10 항에 있어서, 상기 진동에 의한 주파수는, 음성영역의 주파수인 것을 특징으로 하는 반도체 집적회로의 제조방법.
  13. 제 10 항 또는 제 11 항에 있어서, 상기 반도체기판을 진동시키는 전자기력은, 유도코일에 고주파전류를 공급함으로써 생성되는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  14. 반도체기판의 피도금면에 도금액을 공급하는 공정; 및
    상기 반도체기판을 상하방향으로 진동시키고, 전해도금법에 의해 상기 피도금면에 범프 전극을 형성하는 공정을 포함하는 반도체 집적회로의 제조방법에 의해 제조된 것을 특징으로 하는 반도체 집적회로.
  15. 반도체기판의 피도금면에 도금액을 공급하는 공정; 및
    전자기력에 의해 상기 반도체기판을 진동시키고, 전해도금법에 의해 상기 피도금면에 범프 전극을 형성하는 공정을 포함하는 반도체 집적회로의 제조방법에 의해 제조된 것을 특징으로 하는 반도체 집적회로.
  16. 제 14 항에 있어서, 상기 범프 전극을 형성할 때에, 전자기력에 의해 상기 반도체기판을 상하방향으로 진동시키는 것을 특징으로 하는 반도체 집적회로.
  17. 제 15 항 또는 제 16 항에 있어서, 상기 반도체기판을 진동시키는 전자기력은, 유도코일에 고주파전류를 공급함으로써 생성되는 것을 특징으로 하는 반도체 집적회로.
  18. 도금액을 저장하는 탱크부에 형성한 양극;
    반도체 기판의 피도금면에 접속한 음극과; 및
    상기 반도체기판을 상하방향으로 진동시키는 기판진동수단을 구비함과 동시에,
    전계도금법에 의해, 상기 도금액 상에 설치된 상기 반도체기판의 상기 피도금면에 전류를 흘려보내고, 상기 반도체기판에 범프 전극을 형성하는 반도체 집적회로의 제조장치에 의해 제조된 것을 특징으로 하는 반도체 집적회로.
  19. 도금액을 저장하는 탱크부에 형성한 양극;
    반도체 기판의 피도금면에 접속한 음극;
    전자기력에 의해 상기 반도체기판을 진동시키는 유도코일; 및
    상기 유도코일에 고주파전원을 공급하는 고주파전원을 구비함과 동시에,
    전계도금법에 의해, 상기 도금액 상에 설치된 반도체기판의 상기 피도금면에 전류를 흘려보내고, 이 반도체기판에 범프 전극을 형성하는 반도체 집적회로의 제조장치에 의해 제조된 것을 특징으로 하는 반도체 집적회로.
  20. 제 18 항에 있어서, 상기 기판진동수단은,
    전자기력에 의해 상기 반도체기판을 진동시키는 유도코일; 및
    상기 유도코일에 고주파전류를 공급하는 고주파전원을 구비하는 것을 특징으로 하는 반도체 집적회로.
  21. 제 19 항 또는 제 20 항에 있어서, 상기 유도코일은, 상기 탱크부의 외측에 설치되어 있는 것을 특징으로 하는 반도체 집적회로.
  22. 제 19 항 또는 제 20 항에 있어서, 상기 유도코일은, 상기 탱크부측과는 반대측의 상기 반도체기판면에서 소정 간격 떨어져 설치되어 있는 것을 특징으로 하는 반도체 집적회로.
  23. 제 19 항 또는 제 20 항에 있어서, 상기 유도코일은, 상기 반도체기판의 크기보다도 작고, 또한 복수개 설치되어 있는 것을 특징으로 하는 반도체 집적회로.
  24. 제 19 항 또는 제 20 항에 있어서, 상기 고주파전원은, 공급하는 교류전류의 진폭 및 주파수를 변화시킬 수 있는 것을 특징으로 하는 반도체 집적회로.
  25. 제 14 항, 제 15 항, 제 19 항 또는 제 20 항에 있어서, 상기 진동에 의한 주파수는, 음성영역의 주파수인 것을 특징으로 하는 반도체 집적회로.
KR1020020057830A 2001-09-25 2002-09-24 반도체 집적회로, 그 제조방법 및 제조장치 KR20030026875A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001292278A JP3681670B2 (ja) 2001-09-25 2001-09-25 半導体集積回路の製造装置および製造方法
JPJP-P-2001-00292278 2001-09-25

Publications (1)

Publication Number Publication Date
KR20030026875A true KR20030026875A (ko) 2003-04-03

Family

ID=19114268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020057830A KR20030026875A (ko) 2001-09-25 2002-09-24 반도체 집적회로, 그 제조방법 및 제조장치

Country Status (5)

Country Link
US (1) US20030075451A1 (ko)
JP (1) JP3681670B2 (ko)
KR (1) KR20030026875A (ko)
CN (2) CN1310312C (ko)
TW (1) TW586138B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681670B2 (ja) * 2001-09-25 2005-08-10 シャープ株式会社 半導体集積回路の製造装置および製造方法
US7754529B2 (en) 2005-02-03 2010-07-13 Panasonic Corporation Flip chip mounting body and method for mounting such flip chip mounting body and bump forming method
US10233556B2 (en) * 2010-07-02 2019-03-19 Lam Research Corporation Dynamic modulation of cross flow manifold during electroplating
US9523155B2 (en) 2012-12-12 2016-12-20 Novellus Systems, Inc. Enhancement of electrolyte hydrodynamics for efficient mass transfer during electroplating
JP6116450B2 (ja) * 2013-09-05 2017-04-19 住友精密工業株式会社 金属充填装置及び金属充填方法
JP6362337B2 (ja) * 2014-01-21 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10364505B2 (en) 2016-05-24 2019-07-30 Lam Research Corporation Dynamic modulation of cross flow manifold during elecroplating
SG11202005062SA (en) * 2016-07-13 2020-06-29 Alligant Scientific Llc Electrochemical methods, devices and compositions
KR20180047911A (ko) * 2016-11-01 2018-05-10 삼성전자주식회사 전기도금 장치 및 전기도금 방법
JP6709727B2 (ja) * 2016-12-14 2020-06-17 株式会社荏原製作所 電解めっき装置
US11001934B2 (en) 2017-08-21 2021-05-11 Lam Research Corporation Methods and apparatus for flow isolation and focusing during electroplating
US10781527B2 (en) 2017-09-18 2020-09-22 Lam Research Corporation Methods and apparatus for controlling delivery of cross flowing and impinging electrolyte during electroplating

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01263300A (ja) * 1988-04-12 1989-10-19 Purantetsukusu:Kk 電気メッキ装置
JPH02217429A (ja) * 1989-02-17 1990-08-30 Fujitsu Ltd メッキ方法および装置
JPH02217428A (ja) * 1989-02-17 1990-08-30 Fujitsu Ltd メッキ方法および装置
JPH06122998A (ja) * 1992-10-09 1994-05-06 Tsutsumi Seisakusho:Kk 揺動式表面処理方法
KR20010010788A (ko) * 1999-07-19 2001-02-15 최시영 자장을 이용한 전해 도금 기술
KR20010014062A (ko) * 1998-04-21 2001-02-26 조셉 제이. 스위니 기판상에 전기도금하는 전기화학적인 증착 시스템 및 방법
KR20010107788A (ko) * 2000-05-25 2001-12-07 오오마사 류우신 도금욕의 진동유동과 펄스상의 도금 전류와의 조합을 이용한 전기도금 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4114271A (en) * 1975-05-06 1978-09-19 Vibrabrush, Inc. Vibratory dental tool
JPS6263828A (ja) * 1985-09-06 1987-03-20 Yokogawa Electric Corp 振動式トランスジューサ
US4761658A (en) * 1987-01-28 1988-08-02 Georgis Nicholas J Method and apparatus for measuring experimental quantities using an ink jet impactless timing device
JPH07153806A (ja) * 1993-11-26 1995-06-16 Toshiba Corp 半導体ウェーハの評価装置
JP3362512B2 (ja) * 1994-07-20 2003-01-07 株式会社デンソー 半導体ウエハのめっき方法およびめっき装置
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
JPH1167696A (ja) * 1997-08-19 1999-03-09 Ebara Corp 微細窪みへの液充填又は出し入れ方法及び装置、及び微細窪みへのメッキ方法
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
US6416647B1 (en) * 1998-04-21 2002-07-09 Applied Materials, Inc. Electro-chemical deposition cell for face-up processing of single semiconductor substrates
JP2000003886A (ja) * 1998-06-12 2000-01-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法およびその製造装置
JP2000150705A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd 半導体装置およびその製造方法
JP2000348673A (ja) * 1999-05-31 2000-12-15 Toshiba Lighting & Technology Corp 蛍光ランプおよび照明装置
US6159853A (en) * 1999-08-04 2000-12-12 Industrial Technology Research Institute Method for using ultrasound for assisting forming conductive layers on semiconductor devices
US6610189B2 (en) * 2001-01-03 2003-08-26 Applied Materials, Inc. Method and associated apparatus to mechanically enhance the deposition of a metal film within a feature
JP3681670B2 (ja) * 2001-09-25 2005-08-10 シャープ株式会社 半導体集積回路の製造装置および製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01263300A (ja) * 1988-04-12 1989-10-19 Purantetsukusu:Kk 電気メッキ装置
JPH02217429A (ja) * 1989-02-17 1990-08-30 Fujitsu Ltd メッキ方法および装置
JPH02217428A (ja) * 1989-02-17 1990-08-30 Fujitsu Ltd メッキ方法および装置
JPH06122998A (ja) * 1992-10-09 1994-05-06 Tsutsumi Seisakusho:Kk 揺動式表面処理方法
KR20010014062A (ko) * 1998-04-21 2001-02-26 조셉 제이. 스위니 기판상에 전기도금하는 전기화학적인 증착 시스템 및 방법
KR20010010788A (ko) * 1999-07-19 2001-02-15 최시영 자장을 이용한 전해 도금 기술
KR20010107788A (ko) * 2000-05-25 2001-12-07 오오마사 류우신 도금욕의 진동유동과 펄스상의 도금 전류와의 조합을 이용한 전기도금 방법

Also Published As

Publication number Publication date
US20030075451A1 (en) 2003-04-24
CN1310312C (zh) 2007-04-11
JP3681670B2 (ja) 2005-08-10
CN1835191A (zh) 2006-09-20
TW586138B (en) 2004-05-01
JP2003100790A (ja) 2003-04-04
CN1411054A (zh) 2003-04-16
CN100444325C (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
KR101783786B1 (ko) 기판 상의 균일한 금속화를 위한 방법 및 장치
KR20030026875A (ko) 반도체 집적회로, 그 제조방법 및 제조장치
US20010045360A1 (en) Electroplating method using combination of vibrational flow in plating bath and plating current of pulse
KR19980079372A (ko) 메쉬전극 및 그 메쉬전극을 사용한 도금처리장치와 도금처리방법
US7708875B2 (en) Noncontact localized electrochemical deposition of metal thin films
US6452281B1 (en) Semiconductor integrated circuit and fabrication process therefor
JP6222145B2 (ja) 金属皮膜の成膜装置およびその成膜方法
JP4368543B2 (ja) メッキ方法およびメッキ装置
US10113244B2 (en) Method and apparatus for uniformly metallization on substrate
JP2002053999A (ja) 極小物品のバレル電気めっき方法
JP2000319797A (ja) めっき装置
KR100850158B1 (ko) 도금 장치 및 반도체 장치의 제조 방법
JP6993288B2 (ja) めっき装置
JP2007177307A (ja) 電解メッキ装置および電解メッキ方法
KR100454505B1 (ko) 경사형 전극링을 갖는 전기 도금 장치
CN110777412B (zh) 在基板上形成电镀结构的电镀装置及电镀方法
JPH07169714A (ja) メッキ方法およびその装置
JP2012007201A (ja) めっき装置
JP3400278B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP3018796B2 (ja) 噴流メッキ装置
JP2003253496A (ja) 電気めっき治具および電気めっき方法
JPH0931686A (ja) 電気メッキ装置および電気メッキ方法
KR20220148248A (ko) 도금 처리 장치
TW200411089A (en) Apparatus and method for electroplating a wafer surface
JP2513357B2 (ja) リ―ドの半田メッキ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050309

Effective date: 20060630