JP2004047788A

JP2004047788A - Method of manufacturing semiconductor device and apparatus for manufacturing semiconductor

Info

Publication number: JP2004047788A
Application number: JP2002204046A
Authority: JP
Inventors: Masatoshi Inaba; 稲葉　正俊; Nobuyuki Sadakata; 定方　伸行
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2002-07-12
Filing date: 2002-07-12
Publication date: 2004-02-12

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device and a semiconductor manufacturing apparatus, wherein a conductive film formed on the surface of a wafer by plating can be set uniform in thickness. <P>SOLUTION: A semiconductor device manufacturing method including a process of forming the conductive film on the wafer comprises the conductive film forming process of arranging an anode confronting the wafer, providing one or more auxiliary anodes between the anode and the wafer, and forming the conductive film through electrolytic plating, or the conductive film forming process of arranging an auxiliary cathode around the wafer and forming the conductive film by electrolytic plating, or the conductive film forming process of arranging an auxiliary cathode around the wafer, corresponding to the arrangement position of a feed pin arranged on the wafer, providing an anode confronting the auxiliary cathode and the wafer, and forming the conductive film through electrolytic plating. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体製造装置に関し、特に、半導体装置を構成する平面ウエハ上に、電解めっきにより導電膜を形成する際に、導電膜の厚みを均一に形成する方法を改善した半導体装置の製造方法および半導体製造装置に関するものである。
【０００２】
【従来の技術】
従来、半導体装置の構造として、例えば半導体チップを樹脂に封止した装置（いわゆるＤｕａｌ　Ｉｎｌｉｎｅ　ＰａｃｋａｇｅやＱｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）では、樹脂装置周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。
【０００３】
これに対し、近年、急速に普及している半導体装置構造として、例えばＣＳＰ（チップスケールパッケージ）と呼ばれる、装置の平坦な表面に電極を平面上に配置した、いわゆるボールグリッドアレイ（ＢＧＡ）技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来より小さい面積で電子回路ウエハに高密度実装することを可能とする装置構造がある。
【０００４】
ＢＧＡタイプの半導体装置においては、装置の面積が半導体チップの面積にほぼ等しい、いわゆるチップスケールパッケージ（ＣＳＰ）と呼ばれる構造が、前述のＢＧＡ電極配置構造とともに開発され、電子機器の小型軽量化に大きく貢献している。
チップスケールパッケージは、回路を形成したり、シリコンウエハ（以下、「ウエハ」と略す。）を切断し、個々の半導体チップについて個別に装置化工程を施し、装置を完成するものである。
【０００５】
これに対し、一般的に「ウエハレベルＣＳＰ」と呼ばれる製法においては、このウエハ上に、絶縁層、再配線層、封止層などを形成し、はんだバンプを形成する。そして、最終工程においてウエハを所定のチップ寸法に切断することで装置構造を具備した半導体チップを得ることができる。この製法では、ウエハ全面に、これらの回路を積層し、最終工程においてウエハをダイシングすることから、切断したチップそのものの大きさが、装置の施された半導体チップとなり、実装ウエハに対して最小投影面積を有する半導体チップを得ることが可能となる。
【０００６】
このような半導体装置の製造において、ウエハ上に電極を形成する方法の１つとしては、フォトレジストなどを用い、フォトリソグラフィ技術により、電極の形成位置に整合するパターンの開口部を有するレジスト膜を形成し、銅などの金属めっきにより、電極をなす導電層を形成し、目的形状の電極を形成する方法がある。
【０００７】
また、めっきによるウエハ上への導電膜の形成方法は、めっき装置の形態から、以下に示すディップ式とカップ式の２種類に大別できる。
ディップ式は、周辺部に給電ピンを取り付けたウエハを、めっき浴に鉛直に浸漬する方式であり、制御板による電流密度分布制御、めっき液流制御、めっき液攪拌制御などを行なって、めっきが施される。
カップ式は、水平にウエハを配置し、めっき浴に鉛直に浸漬する方式であり、ウエハの取り付け向きにより、フェースダウン型またはフェースアップ型の方法がある。カップ式では、アノード形状がメッシュ型あるいはドーナツ型であり、めっき液流制御などを行って、めっきが施される。
これら２つのめっき方法では、ウエハを鉛直に配置するディップ式の方が、めっき装置のめっき槽を小さくできる上に、複数のウエハを同時にめっきすることができるなどの特徴がある。
【０００８】
【発明が解決しようとする課題】
上述のようなディップ式では、ウエハ表面のめっきの厚さを均一にするために、制御板を用いて電流密度分布の補正を行っているが、制御板の適正形状を得るには、多数の試行を必要とするため、非常に困難である。さらに、カップ式では、ウエハの周辺部分に給電ピンを配置するため、給電ピンの周辺部分の電流密度が高くなり、結果として、めっきの厚さは、ウエハの中央部分で薄く、周辺部分で厚くなる。このように、従来のめっき方法では、ウエハに均一厚さでめっきするのは困難であった。
【０００９】
本発明は、前記事情に鑑みてなされたもので、ウエハ表面にめっきにより形成される導電膜の厚さを均一にする半導体装置の製造方法および半導体製造装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハに対向する複数のアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
請求項２記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハに対向するアノードを配置し、該アノードと前記ウエハとの間に１つまたは複数の補助アノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
請求項３記載の半導体装置の製造方法は、前記補助アノードを、前記ウエハの中央部付近に対向させて配置することを特徴とする。
請求項４記載の半導体装置の製造方法は、前記補助アノードの大きさが、前記アノードよりも小さいことを特徴とする。
【００１１】
請求項５記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハの周囲に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
請求項６記載の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハの表面に給電ピンを配置し、前記ウエハの周囲で、かつ、前記給電ピンの周辺に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であることを特徴とする。
【００１２】
請求項７記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハに対向して配置された複数のアノードと、電解めっき用給電部とを備えたことを特徴とする。
請求項８記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハに対向して配置されたアノードと、前記ウエハと前記アノードとの間に配置された１つまたは複数の補助アノードと、電解めっき用給電部とを備えたことを特徴とする。
請求項９記載の半導体製造装置は、前記補助アノードが、前記ウエハの中央部付近に対向させて配置されたことを特徴とする。
請求項１０記載の半導体製造装置は、前記補助アノードの大きさは、前記アノードの大きさよりも小さいことを特徴とする。
請求項１１記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハの周囲に配置された補助カソードと、前記ウエハおよび前記補助カソードに対向して配置されたアノードと、電解めっき用給電部とを備えたことを特徴とする。
請求項１２記載の半導体製造装置は、ウエハ上に電解めっきにより導電膜を形成する半導体製造装置であって、前記ウエハに配置された給電ピンの配置位置に対応させて、前記ウエハの周囲に配置された補助カソードと、該補助カソードおよび前記ウエハに対向して配置されたアノードと、電解めっき用給電部とを備えたことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明を詳しく説明する。
本発明の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、電解めっきにより導電膜を形成する工程からなるものである。
【００１４】
まず、本発明の第１の実施形態を、図１を参照して説明する。
この実施形態の半導体製造装置は、ウエハ１に対向して配置されたアノード２と、ウエハ１とアノード２との間に配置された補助アノード３と、ウエハ１とアノード２に給電する第１の電源１２（電解めっき用給電部）と、ウエハ１と補助アノード３に給電する第２の電源１４（電解めっき用給電部）と、めっき浴（図示略）と、第１の電源１２、第２の電源１４を制御する制御部（図示略）とから概略構成されている。
符号１１は導線であり、ウエハ１とアノード２を第１の電源１２に接続するものである。また、符号１３は導線であり、ウエハ１と補助アノード３を第２の電源１４に接続するものである。
ウエハ１に対する補助アノード３の支持位置、つまり、ウエハ１からの距離、ウエハ１の表面に沿った方向の位置に、可動支持機構を有していることが好ましい。
【００１５】
この実施形態の半導体装置の製造方法では、上記導電膜形成工程を以下のように行う。
まず、ウエハ１の表面に、フォトレジストなどを用いて、フォトリソグラフィ技術により、導電膜の形成位置に整合する微細なパターンの開口部を有するレジスト膜（図示略）を形成する。
次いで、ウエハ１、アノード２および補助アノード３を図示略のめっき浴に浸漬する。なお、本発明の半導体装置の製造方法で用いられるめっき浴としては、一般的に電解めっきに用いられるものは全て挙げられる。
次いで、第１の電源１２と第２の電源１４から出力する電流を、それぞれ独立に調整し、ウエハ１の表面をめっきし、所望のパターンを有する、厚さの均一な導電膜を形成する。
【００１６】
通常、半導体装置用のウエハ１は、直径１５０ｍｍ〜２００ｍｍ程度のシリコンからなる円板状であるが、これに対して補助アノード３は、例えば、直径２０〜３０ｍｍ程度の円板状あるいは球状のものである。補助アノード３の形状、寸法は、これらに限定されるものではなく、角板状、円環状などであってもよい。また、補助アノード３の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよい。さらに、補助アノード３を配置する位置は、アノード２よりも、ウエハ１に近い位置とし、ウエハ１の中央部付近とすることが好ましい。
また、アノード２の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよく、その大きさは、ウエハ１と同程度とする。さらに、アノード２としては、円板状、角板状、円環状などのものが用いられる。
【００１７】
この実施形態の半導体装置の製造方法の導電膜形成工程において、第１の電源１２または第２の電源１４から出力する電流の大きさ、補助アノード３とウエハ１の間隔、補助アノード３とアノード２の間隔などは、ウエハ１の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００１８】
この実施形態の半導体装置の製造方法では、ウエハ１とアノード２に出力する電流の大きさと、ウエハ１と補助アノード３に出力する電流の大きさを、それぞれ独立に調整することにより、従来、ウエハ１の外周部付近に集中していた電流密度分布を補正して、ウエハ１の中央部における電流密度も高くなるようにし、その結果として、ウエハ１の表面全面における電流密度分布をほぼ均一にすることができる。したがって、めっきにより、ウエハ１の表面に厚さの均一な導電膜を形成することができる。例えば、補助アノード３をウエハ１の中央部付近に対向配置すれば、従来、ウエハ１の外周部付近に集中していた電流密度分布が補正され、ウエハ１の中央部における電流密度も高くなり、ウエハ１の表面全面における電流密度分布がほぼ均一なる。
【００１９】
次に、本発明の第２の実施形態を、図２を参照して説明する。
この実施形態の半導体製造装置は、ウエハ１に対向して配置されたアノード２と、ウエハ１とアノード２との間に配置された補助アノード３と、ウエハ１、アノード２および補助アノード３に給電する電源１６（電解めっき用給電部）と、めっき浴（図示略）と、電源１６を制御する制御部（図示略）とから概略構成されている。
符号１５は導線であり、ウエハ１、アノード２および補助アノード３を電源１６に接続するものである。
ウエハ１に対する補助アノード３の支持位置、つまり、ウエハ１からの距離、ウエハ１の表面に沿った方向の位置に、可動支持機構を有していることが好ましい。
【００２０】
この実施形態の半導体装置の製造方法が、上記第１の実施形態と異なる点は、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を調整することにより、ウエハ１の表面をめっきする点である。
【００２１】
この実施形態の半導体装置の製造方法では、ウエハ１、アノード２および補助アノード３に出力する電流の大きさを一定とし、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を、それぞれ独立に調整することにより、従来、ウエハ１の外周部付近に集中していた電流密度分布を補正して、ウエハ１の中央部における電流密度も高くなるようにし、その結果として、ウエハ１の表面全面における電流密度分布をほぼ均一にすることができる。したがって、めっきにより、ウエハ１の表面に厚さの均一な導電膜を形成することができる。この実施形態でも、例えば、補助アノード３をウエハ１の中央部付近に対向配置すれば、従来、ウエハ１の外周部付近に集中していた電流密度分布が補正され、ウエハ１の中央部における電流密度も高くなり、ウエハ１の表面全面における電流密度分布がほぼ均一なる。
【００２２】
なお、上記第１の実施形態および第２の実施形態では、ウエハ１とアノード２に出力する電流の大きさ、および、ウエハ１と補助アノード３に出力する電流の大きさを、それぞれ独立に調整する方法と、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を、それぞれ独立に調整する方法を別々に用いているが、本発明の半導体装置の製造方法では、これら両方の方法を合わせて用いてもよい。このようにすれば、ウエハ１の表面における電流密度分布の補正を、より精密に行うことができる。
【００２３】
次に、本発明の第３の実施形態を、図３を参照して説明する。
この実施形態の半導体製造装置は、ウエハ１に対向して配置されたアノード２と、ウエハ１とアノード２との間に配置された、大きさの異なる第１の補助アノード４および第２の補助アノード５と、ウエハ１、アノード２、第１の補助アノード４および第２の補助アノード５に給電する電源１６（電解めっき用給電部）と、めっき浴（図示略）と、電源１６を制御する制御部（図示略）とから概略構成されている。
符号１５は導線であり、ウエハ１、アノード２および補助アノード３を電源１６に接続するものである。
ウエハ１に対する補助アノード３の支持位置、つまり、ウエハ１からの距離、ウエハ１の表面に沿った方向の位置に、可動支持機構を有していることが好ましい。
【００２４】
この実施形態の半導体装置の製造方法が、上記第１の実施形態および第２の実施形態と異なる点は、ウエハ１とアノード２の間隔、ウエハ１と第１の補助アノード４の間隔、ウエハ１と第２の補助アノード５の間隔を調整することにより、ウエハ１の表面をめっきする点である。
【００２５】
この実施形態の半導体装置の製造方法では、ウエハ１により近く配置する第１の補助アノード４の大きさを、第２の補助アノード５の大きさよりも小さくすることが好ましい。また、第１の補助アノード４と第２の補助アノード５の形状、寸法は同一である必要はない。また、第１の補助アノード４、第２の補助アノード５は、例えば、直径２０〜３０ｍｍ程度の円板状あるいは球状であるか、角板状、円環状などであってもよい。また、第１の補助アノード４、第２の補助アノード５の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよい。
さらに、第１の補助アノード４と第２の補助アノード５は一直線上に配置する必要もなく、ウエハ１の大きさなどに応じて、適宜の位置に配置する。
具体的には、第１の補助アノード４および第２の補助アノード５をウエハ１の中央部付近に対向配置する。このようにすれば、従来、ウエハ１の外周部付近に集中していた電流密度分布が補正され、ウエハ１の中央部における電流密度も高くなり、ウエハ１の表面全面における電流密度分布がほぼ均一なる。
【００２６】
この実施形態の半導体装置の製造方法では、ウエハ１、アノード２、第１の補助アノード４および第２の補助アノード５に出力する電流の大きさを一定とし、ウエハ１とアノード２の間隔、および、ウエハ１と補助アノード３の間隔を、それぞれ独立に調整することにより、従来、ウエハ１の外周部付近に集中していた電流密度分布を補正して、ウエハ１の中央部における電流密度も高くなるようにし、その結果として、ウエハ１の表面全面における電流密度分布をほぼ均一にすることができる。したがって、めっきにより、ウエハ１の表面に厚さの均一な導電膜を形成することができる。
【００２７】
なお、上記第１の実施形態〜第３の実施形態では、補助アノードを１個または２個用いたが、本発明はこれに限定されるものではなく、ウエハ１の大きさなどに応じて、３個以上用いてもよい。
【００２８】
次に、本発明の第４の実施形態を、図４および図５を参照して説明する。
この実施形態の半導体製造装置は、ウエハ６周囲に配置された補助カソード７と、ウエハ６および補助カソード７に対向して配置されたアノード８と、ウエハ６、補助カソード７およびアノード８に給電する電源１６（電解めっき用給電部）と、電源１６を制御する制御部（図示略）とから概略構成されている。
また、補助カソード７は、ウエハ６をその中央部に保持することができるホルダを有する構造となっている。そして、ウエハ６が、めっき中は補助カソード７のホルダに保持され、めっき終了後は取り外される。
符号１５は導線であり、ウエハ６、補助カソード７およびアノード８を電源１６に接続するものである。
【００２９】
この実施形態の半導体装置の製造方法では、上記導電膜形成工程を以下のように行う。
まず、円板状のシリコンからなるウエハ６の表面に、フォトレジストなどを用いて、フォトリソグラフィ技術により、導電膜の形成位置に整合する微細なパターンの開口部を有するレジスト膜（図示略）を形成する。
次いで、補助カソード７のホルダでウエハ６を保持し、ウエハ６および補助カソード７に対向するようにアノード８を配置する。このとき、ウエハ６と補助カソード７とは接触していても、接触していなくてもよい。また、図５に示すように、ウエハ６の表面と補助カソード７の表面が面一となるように、両者が配置されている。
次いで、ウエハ６、補助カソード７およびアノード８を図示略のめっき浴に浸漬し、電源１６から出力する電流を調整し、ウエハ６の表面をめっきし、所望のパターンを有する、厚さの均一な導電膜を形成する。
【００３０】
通常、半導体装置用のウエハ６の直径は、上述のように１５０ｍｍ〜２００ｍｍ程度であるが、これに対して補助カソード７は、ウエハ１５０ｍｍに対してカソード１５１ｍｍ〜１８０ｍｍ程度、ウエハ２００ｍｍに対してカソード２０１ｍｍ〜２３０ｍｍ程度の円環状のものである。補助カソード７の形状、寸法は、円環状に限定されるものではなく、その中心部に、ウエハ７が入る程度の開口部を有する角板状のものであってもよい。また、補助カソード７の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるカソードを形成する材料で形成されていればよい。
また、アノード８の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよく、その大きさは、ウエハ６および補助カソード７を合わせた大きさと同程度とする。さらに、アノード８としては、円板状、角板状、円環状などのものが用いられる。
【００３１】
この実施形態の半導体装置の製造方法の導電膜形成工程において、電源１６から出力する電流の大きさ、補助カソード７の大きさ、ウエハ６と補助カソード７の間隔、ウエハ６および補助カソード７とアノード８の間隔などは、ウエハ６の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００３２】
この実施形態の半導体装置の製造方法では、ウエハ６の外周部の周囲に補助カソード７を配置し、補助カソード７に電流を集中させて、この部分の電流密度を高くする。この際、ウエハ６と補助カソード７を一体のカソードとみなし（以下、「カソードユニット」とも言う。）、このカソードユニットの表面全面をめっきすると、ウエハ６の表面の面積よりも、大きな領域をめっきすることになる。このカソードユニットの表面に施されためっきの厚さは、カソードユニットの外周部で厚く、中央部で薄くなるが、ウエハ６は、このカソードユニットの中央部をなすから、結果として、ウエハ６の表面において、厚さの均一なめっきからなる導電層が形成される。
【００３３】
次に、本発明の第５の実施形態を、図６を用いて説明する。
この実施形態の半導体製造装置は、ウエハ６の周囲に配置された補助カソード７と、ウエハ６および補助カソード７に対向して配置されたアノード８と、ウエハ６、補助カソード７およびアノード８に給電する電源１６（電解めっき用給電部）と、電源１６を制御する制御部（図示略）とから概略構成されている。
また、補助カソード７は、ウエハ６をその中央部付近に、補助カソード７と所定の間隔をおいて保持することができるホルダを有する構造となっている。そして、ウエハ６が、めっき中は補助カソード７のホルダに保持され、めっき終了後は取り外される。
符号１５は導線であり、ウエハ１、アノード２および補助アノード３を電源１６に接続するものである。
【００３４】
この実施形態の半導体装置の製造方法が、上記第４の実施形態と異なる点は、ウエハ６の外周部の周囲に補助カソード７を配置するが、ウエハ６の表面と補助カソード７の表面が面一となっておらず、両者を、所定の間隔をおいて配置する点である。具体的には、補助カソード７をウエハ６よりもアノード８側にずらして配置し、より、補助カソード７に電流を集中させて、この部分の電流密度を高くし、上記第４の実施形態と同様に、ウエハ６の表面において、厚さの均一なめっきからなる導電層を形成する。
【００３５】
この実施形態の半導体装置の製造方法の導電膜形成工程においても、電源１６から出力する電流の大きさ、補助カソード７の大きさ、ウエハ６の表面と補助カソード７の表面との間隔、ウエハ６および補助カソード７とアノード８の間隔などは、ウエハ６の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００３６】
なお、上記第４の実施形態および第５の実施形態において、図４〜図６に示すように補助カソードを１つ用いた例を示したが、本発明の半導体装置の製造方法にあっては、例えば図７に示すように、補助カソードを複数用いてもよい。
【００３７】
次に、本発明の第６の実施形態を、図７を参照して説明する。
この実施形態の半導体製造装置は、ウエハ９の表面に配置された給電ピン１７と、ウエハ９の周囲で、かつ、給電ピン１７の周辺に配置された補助カソード１０と、ウエハ９および補助カソード１０に対向して配置されたアノード（図示略）と、ウエハ９、補助カソード１０、給電ピン１７およびアノードに給電する図示略の電源（電解めっき用給電部）と、電源を制御する制御部（図示略）とから概略構成されている。
また、図７に示すように、ウエハ９の外周部の周囲で、給電ピン１７が接触している面と反対側の面で、かつ、給電ピン１７の周辺（付近）に、補助カソード１０が配置されている。このとき、補助カソード１０は、給電ピン１７を保持するホルダに保持されている。なお、ウエハ９と補助カソード１０とは接触していても、接触していなくてもよい。
さらに、導線（図示略）が、ウエハ９、補助カソード１０、給電ピン１７およびアノードを電源（図示略）に接続している。
【００３８】
この実施形態の半導体装置の製造方法では、上記導電膜形成工程を以下のように行う。
まず、円板状のシリコンからなるウエハ９の表面に、フォトレジストなどを用いて、フォトリソグラフィ技術により、導電膜の形成位置に整合する微細なパターンの開口部を有するレジスト膜（図示略）を形成する。
次いで、ウエハ９および補助カソード１０に対向するようにアノード（図示略）を配置する。
次いで、ウエハ９、補助カソード１０、給電ピン１７およびアノードを図示略のめっき浴に浸漬し、電源から出力する電流を調整し、ウエハ９の表面をめっきし、所望のパターンを有する、厚さの均一な導電膜を形成する。
【００３９】
通常、半導体装置用のウエハ９の直径は、上述のように１５０ｍｍ〜２００ｍｍ程度であるが、これに対して補助カソード１０は、例えば、ウエハ１５０ｍｍに対してカソード１５１ｍｍ〜１８０ｍｍ程度、ウエハ２００ｍｍに対してカソード２０１ｍｍ〜２３０ｍｍ程度の円板状のものである。補助カソード１０の形状、寸法は、これらに限定されるものではなく、角板状、円環状などであってもよい。また、補助カソード１０の材質は特に限定されるものではなく、一般的に電解めっきにおいて用いられるカソードを形成する材料で形成されていればよい。
また、アノードの材質も特に限定されるものではなく、一般的に電解めっきにおいて用いられるアノードを形成する材料で形成されていればよく、その大きさは、ウエハ９および補助カソード１０を合わせた大きさと同程度とする。さらに、アノードとしては、円板状、角板状、円環状などのものが用いられる。
【００４０】
この実施形態の半導体装置の製造方法の導電膜形成工程において、電源から出力する電流の大きさ、補助カソード１０の大きさや数、ウエハ９と補助カソード１０の間隔、ウエハ９および補助カソード１０とアノードの間隔などは、ウエハ９の大きさや、所望のめっきの厚さなどに応じて適宜設定される。
【００４１】
この実施形態の半導体装置の製造方法では、ウエハ９の外周部の周囲で、かつ、給電ピン１７の周辺（付近）に、補助カソード１０を配置し、これにより、給電ピンに集中する電流を、補助カソード１０に集中させて、この部分の電流密度を高くする。これにより、上記第４の実施形態および第５の実施形態と同様に、ウエハ９表面において、厚さの均一なめっきからなる導電層が形成される。
【００４２】
なお、上記第１の実施形態〜第６の実施形態では、ディップ式のめっき方法を例示して説明したが、本発明の半導体装置の製造方法は、カップ式のめっき方法にも同様に適用可能である。
さらに、本発明の半導体装置の製造方法では、導電膜形成工程において、めっき浴を攪拌して、めっき浴を循環させながらめっきを行うことが好ましい。このようにすれば、めっき浴中のめっき成分の偏りが生じることなどが抑制される。また、導電膜形成工程において、めっきの進行に伴って、めっき中のめっき成分濃度が低下した分を補うように、めっき液を供給しながらめっきを行うことが好ましい。このようにすれば、めっき浴の電気伝導度が低下して電流密度分布にばらつきが生じることが抑制される。その結果として、めっきにより、ウエハの表面に、より厚さの均一な導電膜を形成することができる。
【００４３】
なお、本発明の半導体装置の製造方法は、ウエハレベルＣＳＰに限定されるものではなく、半導体回路、フリップチップ、フレキシブル・プリント・回路（ＦＰＣ）、プリント基板などの平面板上へのめっき工程において、めっき厚さの均一性を向上するために有効な方法である。特に、半導体回路の形成技術であるダマシンプロセス、フリップチップの電極の形成、バンプの形成には有効な方法である。すなわち、本発明の半導体装置の製造方法は、多数のバンプを整列させて形成したり、高さを均一に形成する場合に有効な方法である。
【００４４】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハに対向するアノードを配置し、該アノードと前記ウエハとの間に１つまたは複数の補助アノードを配置し、電解めっきにより導電膜を形成する工程であるから、ウエハの表面における電流密度分布を補正することができ、めっきむらが無く、均一な厚さの導電膜を形成することができる上に、微細な電極パターンにも対応する精密なめっきが可能となる。よって、導電膜形成作業の効率の向上を図ることができるから、半導体装置の生産性が向上する。そして、本発明の半導体装置の製造方法は、各種平面板上へのめっき工程においても、有効に適用することができる。
【００４５】
また、本発明の半導体装置の製造方法は、ウエハ上に導電膜を形成する導電膜形成工程を有する半導体装置の製造方法において、前記導電膜形成工程は、前記ウエハの周囲に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であるか、または、前記ウエハに配置した給電ピンの配置位置に対応させて、前記ウエハの周囲に補助カソードを配置し、該補助カソードおよび前記ウエハに対向するアノードを配置し、電解めっきにより導電膜を形成する工程であるから、ウエハの表面における電流密度分布を補正することができ、めっきむらが無く、均一な厚さの導電膜を形成することができる上に、微細な電極パターンにも対応する精密なめっきが可能となる。
【００４６】
本発明の半導体製造装置によれば、ウエハレベルＣＳＰのみならず、半導体回路、フリップチップ、フレキシブル・プリント・回路（ＦＰＣ）、プリント基板などの平面板上へのめっき工程において、むらが無く、厚さの均一なめっきをすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す概略説明図である。
【図２】本発明の第２の実施形態を示す概略説明図である。
【図３】本発明の第３の実施形態を示す概略説明図である。
【図４】本発明の第４の実施形態を示す概略説明図である。
【図５】本発明の第４の実施形態を示す概略説明図である。
【図６】本発明の第５の実施形態を示す概略説明図である。
【図７】本発明の第６の実施形態を示す概略説明図である。
【符号の説明】
１，６，９・・・ウエハ、２，８・・・アノード、３・・・補助アノード、４・・・第１の補助アノード、５・・・第２の補助アノード、７，１０・・・補助カソード、１１，１３，１５・・・導線、１２・・・第１の電源、１４・・・第２の電源、１６・・・電源、１７・・・給電ピン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device and a semiconductor manufacturing apparatus, and more particularly to an improvement in a method for forming a conductive film with a uniform thickness when forming a conductive film on a flat wafer constituting a semiconductor device by electrolytic plating. The present invention relates to a method for manufacturing a semiconductor device and a semiconductor manufacturing apparatus.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a structure of a semiconductor device, for example, in a device in which a semiconductor chip is sealed in a resin (so-called Dual Inline Package or Quad Flat Package), a peripheral terminal arrangement type in which a metal lead electrode is arranged on a side surface around a resin device is mainly used. Was.
[0003]
On the other hand, in recent years, as a semiconductor device structure that has rapidly spread, for example, a so-called ball grid array (BGA) technology called a CSP (chip scale package) in which electrodes are arranged on a flat surface of the device on a flat surface. There is an apparatus structure that enables a semiconductor chip having the same number of electrode terminals and the same projection area to be mounted on an electronic circuit wafer with a smaller area than a conventional semiconductor chip.
[0004]
In a BGA type semiconductor device, a structure called a chip scale package (CSP), in which the area of the device is almost equal to the area of a semiconductor chip, has been developed together with the above-mentioned BGA electrode arrangement structure, and is greatly reduced in size and weight of electronic devices. Have contributed.
The chip scale package forms a circuit, cuts a silicon wafer (hereinafter, abbreviated as “wafer”), and individually implements individual semiconductor chips in a device forming process to complete the device.
[0005]
On the other hand, in a manufacturing method generally called “wafer level CSP”, an insulating layer, a rewiring layer, a sealing layer, and the like are formed on this wafer, and solder bumps are formed. Then, by cutting the wafer into a predetermined chip size in the final step, a semiconductor chip having a device structure can be obtained. In this manufacturing method, these circuits are stacked on the entire surface of the wafer, and the wafer is diced in the final process. A semiconductor chip having an area can be obtained.
[0006]
In manufacturing such a semiconductor device, as one method of forming an electrode on a wafer, a photoresist or the like is used, and a photolithography technique is used to form a resist film having an opening having a pattern matching a position where the electrode is formed. There is a method of forming an electrode having a desired shape by forming a conductive layer forming an electrode by metal plating such as copper.
[0007]
The method of forming a conductive film on a wafer by plating can be roughly classified into two types, a dip type and a cup type, as described below, depending on the form of the plating apparatus.
The dip method is a method in which a wafer with power supply pins attached to the periphery is vertically immersed in a plating bath.Current density distribution control, plating solution flow control, plating solution stirring control, etc., are performed using a control plate, and plating is performed. Will be applied.
The cup type is a method in which a wafer is placed horizontally and vertically immersed in a plating bath, and there are face-down type or face-up type methods depending on the mounting direction of the wafer. In the cup type, the anode shape is a mesh type or a donut type, and plating is performed by controlling a plating solution flow or the like.
Among these two plating methods, the dip type in which the wafers are arranged vertically has features that the plating tank of the plating apparatus can be made smaller and that a plurality of wafers can be plated simultaneously.
[0008]
[Problems to be solved by the invention]
In the dip method as described above, the current density distribution is corrected by using a control plate in order to make the thickness of plating on the wafer surface uniform. It is very difficult because it requires trial. Further, in the cup type, since the power supply pins are arranged in the peripheral portion of the wafer, the current density in the peripheral portion of the power supply pins increases, and as a result, the plating thickness is thinner in the central portion of the wafer and thicker in the peripheral portion. Become. As described above, it is difficult to plate the wafer with a uniform thickness by the conventional plating method.
[0009]
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a method of manufacturing a semiconductor device and a semiconductor manufacturing apparatus that make the thickness of a conductive film formed on a wafer surface by plating uniform.
[0010]
[Means for Solving the Problems]
2. The method for manufacturing a semiconductor device according to claim 1, further comprising a conductive film forming step of forming a conductive film on the wafer, wherein the conductive film forming step includes arranging a plurality of anodes facing the wafer. And a step of forming a conductive film by electrolytic plating.
3. The method for manufacturing a semiconductor device according to claim 2, wherein the method includes a conductive film forming step of forming a conductive film on a wafer, wherein the conductive film forming step includes disposing an anode facing the wafer, One or more auxiliary anodes are disposed between the anode and the wafer, and a conductive film is formed by electrolytic plating.
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device, the auxiliary anode is disposed so as to face the vicinity of a central portion of the wafer.
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device, the size of the auxiliary anode is smaller than that of the anode.
[0011]
6. The method of manufacturing a semiconductor device according to claim 5, further comprising a conductive film forming step of forming a conductive film on the wafer, wherein the conductive film forming step includes arranging an auxiliary cathode around the wafer. A step of arranging the auxiliary cathode and the anode facing the wafer and forming a conductive film by electrolytic plating.
7. The method for manufacturing a semiconductor device according to claim 6, further comprising a conductive film forming step of forming a conductive film on the wafer, wherein the conductive film forming step includes arranging power supply pins on a surface of the wafer. A step of arranging an auxiliary cathode around the wafer and around the power supply pin, arranging the auxiliary cathode and an anode facing the wafer, and forming a conductive film by electrolytic plating. I do.
[0012]
8. The semiconductor manufacturing apparatus according to claim 7, wherein the semiconductor manufacturing apparatus forms a conductive film on a wafer by electrolytic plating, and includes a plurality of anodes arranged to face the wafer, and a power supply unit for electrolytic plating. It is characterized by having.
9. The semiconductor manufacturing apparatus according to claim 8, wherein the conductive film is formed on the wafer by electrolytic plating, wherein the anode is arranged to face the wafer, and the anode is arranged between the wafer and the anode. One or more auxiliary anodes and a power supply unit for electrolytic plating.
According to a ninth aspect of the present invention, in the semiconductor manufacturing apparatus, the auxiliary anode is disposed so as to face near a central portion of the wafer.
According to a tenth aspect of the present invention, the size of the auxiliary anode is smaller than the size of the anode.
The semiconductor manufacturing apparatus according to claim 11, wherein the semiconductor manufacturing apparatus is configured to form a conductive film on a wafer by electrolytic plating, wherein the auxiliary cathode is disposed around the wafer, and the auxiliary cathode faces the wafer and the auxiliary cathode. It is characterized by comprising an arranged anode and a power supply section for electrolytic plating.
13. The semiconductor manufacturing apparatus according to claim 12, wherein the conductive film is formed on the wafer by electrolytic plating. The semiconductor manufacturing apparatus is arranged around the wafer in correspondence with the positions of the power supply pins arranged on the wafer. And an anode disposed to face the auxiliary cathode and the wafer, and a power supply unit for electrolytic plating.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail.
The method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device having a conductive film forming step of forming a conductive film on a wafer, wherein the conductive film forming step comprises a step of forming a conductive film by electrolytic plating. It is.
[0014]
First, a first embodiment of the present invention will be described with reference to FIG.
The semiconductor manufacturing apparatus according to this embodiment includes an anode 2 disposed opposite to a wafer 1, an auxiliary anode 3 disposed between the wafer 1 and the anode 2, and a first power supply to the wafer 1 and the anode 2. A power supply 12 (a power supply section for electrolytic plating), a second power supply 14 (a power supply section for electrolytic plating) for supplying power to the wafer 1 and the auxiliary anode 3, a plating bath (not shown), a first power supply 12, And a control unit (not shown) for controlling the power supply 14 of FIG.
Reference numeral 11 denotes a conductor, which connects the wafer 1 and the anode 2 to a first power supply 12. Reference numeral 13 denotes a conductor for connecting the wafer 1 and the auxiliary anode 3 to a second power supply 14.
It is preferable that a movable support mechanism is provided at a position where the auxiliary anode 3 is supported on the wafer 1, that is, at a position along the surface of the wafer 1 at a distance from the wafer 1.
[0015]
In the method of manufacturing a semiconductor device according to this embodiment, the conductive film forming step is performed as follows.
First, a resist film (not shown) having a fine pattern opening that matches the conductive film formation position is formed on the surface of the wafer 1 by photolithography using a photoresist or the like.
Next, the wafer 1, the anode 2, and the auxiliary anode 3 are immersed in a plating bath (not shown). The plating bath used in the method for manufacturing a semiconductor device according to the present invention includes all plating baths generally used for electrolytic plating.
Next, the currents output from the first power supply 12 and the second power supply 14 are independently adjusted, and the surface of the wafer 1 is plated to form a conductive film having a desired pattern and a uniform thickness.
[0016]
Normally, the wafer 1 for a semiconductor device has a disk shape made of silicon having a diameter of about 150 mm to 200 mm, while the auxiliary anode 3 has a disk shape or a spherical shape having a diameter of about 20 to 30 mm. It is. The shape and dimensions of the auxiliary anode 3 are not limited to these, and may be a square plate, an annular shape, or the like. The material of the auxiliary anode 3 is not particularly limited, and may be any material that forms an anode generally used in electrolytic plating. Further, it is preferable that the auxiliary anode 3 is disposed at a position closer to the wafer 1 than the anode 2 and near the center of the wafer 1.
The material of the anode 2 is not particularly limited as long as it is formed of a material for forming an anode generally used in electrolytic plating, and its size is approximately the same as that of the wafer 1. Further, as the anode 2, a disk-shaped, square-plate, or annular-shaped anode is used.
[0017]
In the conductive film forming step of the semiconductor device manufacturing method of this embodiment, the magnitude of the current output from the first power supply 12 or the second power supply 14, the distance between the auxiliary anode 3 and the wafer 1, the auxiliary anode 3 and the anode 2 Are appropriately set according to the size of the wafer 1, the desired plating thickness, and the like.
[0018]
In the method of manufacturing a semiconductor device according to this embodiment, the magnitude of the current output to the wafer 1 and the anode 2 and the magnitude of the current output to the wafer 1 and the auxiliary anode 3 are adjusted independently of each other. The current density distribution concentrated near the outer peripheral portion of the wafer 1 is corrected so that the current density in the central portion of the wafer 1 is increased, and as a result, the current density distribution over the entire surface of the wafer 1 is made substantially uniform. be able to. Therefore, a conductive film having a uniform thickness can be formed on the surface of the wafer 1 by plating. For example, if the auxiliary anode 3 is disposed facing the center of the wafer 1, the current density distribution conventionally concentrated near the outer periphery of the wafer 1 is corrected, and the current density in the center of the wafer 1 is increased. The current density distribution over the entire surface of the wafer 1 becomes substantially uniform.
[0019]
Next, a second embodiment of the present invention will be described with reference to FIG.
The semiconductor manufacturing apparatus according to this embodiment includes an anode 2 disposed opposite a wafer 1, an auxiliary anode 3 disposed between the wafer 1 and the anode 2, and a power supply to the wafer 1, the anode 2 and the auxiliary anode 3. A power supply 16 (a power supply unit for electrolytic plating), a plating bath (not shown), and a control unit (not shown) for controlling the power supply 16 are schematically configured.
Reference numeral 15 denotes a conductor, which connects the wafer 1, the anode 2, and the auxiliary anode 3 to a power supply 16.
It is preferable that a movable support mechanism is provided at a position where the auxiliary anode 3 is supported on the wafer 1, that is, at a position along the surface of the wafer 1 at a distance from the wafer 1.
[0020]
The method of manufacturing the semiconductor device of this embodiment is different from that of the first embodiment in that the distance between the wafer 1 and the anode 2 and the distance between the wafer 1 and the auxiliary anode 3 are adjusted so that the surface of the wafer 1 can be adjusted. This is the point of plating.
[0021]
In the method of manufacturing a semiconductor device according to this embodiment, the magnitude of the current output to the wafer 1, the anode 2, and the auxiliary anode 3 is kept constant, and the distance between the wafer 1 and the anode 2 and the distance between the wafer 1 and the auxiliary anode 3 are reduced. By independently adjusting the current density, the current density distribution conventionally concentrated near the outer peripheral portion of the wafer 1 is corrected so that the current density at the central portion of the wafer 1 is increased. , The current density distribution over the entire surface can be made substantially uniform. Therefore, a conductive film having a uniform thickness can be formed on the surface of the wafer 1 by plating. Also in this embodiment, for example, if the auxiliary anode 3 is arranged near the center of the wafer 1, the current density distribution conventionally concentrated near the outer periphery of the wafer 1 is corrected, and the current in the center of the wafer 1 is corrected. The density also increases, and the current density distribution over the entire surface of the wafer 1 becomes substantially uniform.
[0022]
In the first and second embodiments, the magnitude of the current output to the wafer 1 and the anode 2 and the magnitude of the current output to the wafer 1 and the auxiliary anode 3 are independently adjusted. And the method of independently adjusting the distance between the wafer 1 and the anode 2 and the distance between the wafer 1 and the auxiliary anode 3 are used separately. In the method of manufacturing a semiconductor device of the present invention, both of these methods are used. May be used in combination. By doing so, the current density distribution on the surface of the wafer 1 can be corrected more accurately.
[0023]
Next, a third embodiment of the present invention will be described with reference to FIG.
The semiconductor manufacturing apparatus according to this embodiment includes an anode 2 disposed opposite to a wafer 1, a first auxiliary anode 4 and a second auxiliary anode 4 having different sizes and disposed between the wafer 1 and the anode 2. The anode 5, the power supply 16 (power supply unit for electrolytic plating) for supplying power to the wafer 1, the anode 2, the first auxiliary anode 4, and the second auxiliary anode 5, a plating bath (not shown), and the power supply 16 are controlled. And a control unit (not shown).
Reference numeral 15 denotes a conductor, which connects the wafer 1, the anode 2, and the auxiliary anode 3 to a power supply 16.
It is preferable that a movable support mechanism is provided at a position where the auxiliary anode 3 is supported on the wafer 1, that is, at a position along the surface of the wafer 1 at a distance from the wafer 1.
[0024]
The manufacturing method of the semiconductor device of this embodiment is different from the first and second embodiments in that the distance between the wafer 1 and the anode 2, the distance between the wafer 1 and the first auxiliary anode 4, The point is that the surface of the wafer 1 is plated by adjusting the distance between the first and second auxiliary anodes 5.
[0025]
In the method of manufacturing a semiconductor device according to this embodiment, it is preferable that the size of the first auxiliary anode 4 disposed closer to the wafer 1 be smaller than the size of the second auxiliary anode 5. Further, the shapes and dimensions of the first auxiliary anode 4 and the second auxiliary anode 5 do not need to be the same. Further, the first auxiliary anode 4 and the second auxiliary anode 5 may be, for example, disk-shaped or spherical with a diameter of about 20 to 30 mm, square plate-shaped, ring-shaped, or the like. In addition, the material of the first auxiliary anode 4 and the second auxiliary anode 5 is not particularly limited, and may be any material that forms an anode generally used in electrolytic plating.
Further, the first auxiliary anode 4 and the second auxiliary anode 5 do not need to be arranged on a straight line, but are arranged at appropriate positions according to the size of the wafer 1 and the like.
Specifically, the first auxiliary anode 4 and the second auxiliary anode 5 are opposed to each other near the center of the wafer 1. By doing so, the current density distribution conventionally concentrated near the outer periphery of the wafer 1 is corrected, the current density at the center of the wafer 1 is increased, and the current density distribution over the entire surface of the wafer 1 is substantially uniform. Become.
[0026]
In the method of manufacturing a semiconductor device according to this embodiment, the magnitude of the current output to the wafer 1, the anode 2, the first auxiliary anode 4, and the second auxiliary anode 5 is kept constant, the distance between the wafer 1 and the anode 2, By adjusting the distance between the wafer 1 and the auxiliary anode 3 independently, the current density distribution conventionally concentrated near the outer periphery of the wafer 1 is corrected, and the current density at the center of the wafer 1 is increased. As a result, the current density distribution over the entire surface of the wafer 1 can be made substantially uniform. Therefore, a conductive film having a uniform thickness can be formed on the surface of the wafer 1 by plating.
[0027]
In the above-described first to third embodiments, one or two auxiliary anodes are used. However, the present invention is not limited to this. Three or more may be used.
[0028]
Next, a fourth embodiment of the present invention will be described with reference to FIGS.
The semiconductor manufacturing apparatus of this embodiment supplies power to the auxiliary cathode 7 disposed around the wafer 6, the anode 8 disposed opposite the wafer 6 and the auxiliary cathode 7, and the wafer 6, the auxiliary cathode 7 and the anode 8. A power supply 16 (a power supply unit for electrolytic plating) and a control unit (not shown) for controlling the power supply 16 are schematically configured.
Further, the auxiliary cathode 7 has a structure having a holder capable of holding the wafer 6 at the center thereof. The wafer 6 is held by the holder of the auxiliary cathode 7 during plating, and is removed after plating.
Reference numeral 15 denotes a conductor for connecting the wafer 6, the auxiliary cathode 7, and the anode 8 to a power supply 16.
[0029]
In the method of manufacturing a semiconductor device according to this embodiment, the conductive film forming step is performed as follows.
First, a resist film (not shown) having an opening of a fine pattern that matches a position where a conductive film is formed is formed on the surface of a wafer 6 made of disk-shaped silicon by photolithography using a photoresist or the like. Form.
Next, the wafer 6 is held by the holder of the auxiliary cathode 7, and the anode 8 is arranged so as to face the wafer 6 and the auxiliary cathode 7. At this time, the wafer 6 and the auxiliary cathode 7 may or may not be in contact. Further, as shown in FIG. 5, both are arranged so that the surface of the wafer 6 and the surface of the auxiliary cathode 7 are flush with each other.
Next, the wafer 6, the auxiliary cathode 7, and the anode 8 are immersed in a plating bath (not shown), the current output from the power supply 16 is adjusted, the surface of the wafer 6 is plated, and a uniform pattern having a desired pattern is formed. A conductive film is formed.
[0030]
Usually, the diameter of the semiconductor device wafer 6 is about 150 mm to 200 mm as described above, whereas the auxiliary cathode 7 is about 151 mm to 180 mm for the 150 mm wafer and about 200 mm for the wafer 200 mm. It is an annular shape of about 201 mm to 230 mm. The shape and dimensions of the auxiliary cathode 7 are not limited to an annular shape, and may be a square plate having an opening in the center portion of which the wafer 7 can enter. In addition, the material of the auxiliary cathode 7 is not particularly limited, and may be any material that forms a cathode generally used in electrolytic plating.
The material of the anode 8 is not particularly limited as long as it is formed of a material for forming an anode generally used in electrolytic plating. The size of the anode 8 is determined by combining the wafer 6 and the auxiliary cathode 7. It is almost the same size. Further, as the anode 8, a disk shape, a square plate shape, an annular shape, or the like is used.
[0031]
In the conductive film forming step of the semiconductor device manufacturing method of this embodiment, the magnitude of the current output from the power supply 16, the size of the auxiliary cathode 7, the distance between the wafer 6 and the auxiliary cathode 7, the wafer 6, the auxiliary cathode 7, and the anode The interval of 8 and the like are appropriately set according to the size of the wafer 6, the desired plating thickness, and the like.
[0032]
In the method of manufacturing a semiconductor device according to this embodiment, the auxiliary cathode 7 is arranged around the outer peripheral portion of the wafer 6, and the current is concentrated on the auxiliary cathode 7 to increase the current density in this portion. At this time, the wafer 6 and the auxiliary cathode 7 are regarded as an integral cathode (hereinafter, also referred to as a “cathode unit”), and when the entire surface of the cathode unit is plated, an area larger than the surface area of the wafer 6 is plated. Will do. The thickness of the plating applied to the surface of the cathode unit is thicker at the outer periphery of the cathode unit and thinner at the center, but the wafer 6 forms the center of the cathode unit. On the surface, a conductive layer made of plating having a uniform thickness is formed.
[0033]
Next, a fifth embodiment of the present invention will be described with reference to FIG.
The semiconductor manufacturing apparatus according to this embodiment supplies power to the auxiliary cathode 7 disposed around the wafer 6, the anode 8 disposed opposite the wafer 6 and the auxiliary cathode 7, and the wafer 6, the auxiliary cathode 7, and the anode 8. And a control unit (not shown) for controlling the power supply 16.
Further, the auxiliary cathode 7 has a structure having a holder near the center of the wafer 6 and capable of holding the wafer 6 at a predetermined distance from the auxiliary cathode 7. The wafer 6 is held by the holder of the auxiliary cathode 7 during plating, and is removed after plating.
Reference numeral 15 denotes a conductor, which connects the wafer 1, the anode 2, and the auxiliary anode 3 to a power supply 16.
[0034]
The method of manufacturing the semiconductor device of this embodiment is different from that of the fourth embodiment in that the auxiliary cathode 7 is disposed around the outer peripheral portion of the wafer 6, but the surface of the wafer 6 and the surface of the auxiliary cathode 7 are flat. The point is that they are not the same, and they are arranged at a predetermined interval. Specifically, the auxiliary cathode 7 is displaced closer to the anode 8 than the wafer 6, and the current is concentrated on the auxiliary cathode 7 to increase the current density in this portion. Similarly, a conductive layer made of plating having a uniform thickness is formed on the surface of the wafer 6.
[0035]
In the conductive film forming step of the method of manufacturing a semiconductor device according to this embodiment, the magnitude of the current output from the power supply 16, the size of the auxiliary cathode 7, the distance between the surface of the wafer 6 and the surface of the auxiliary cathode 7, The distance between the auxiliary cathode 7 and the anode 8 and the like are appropriately set according to the size of the wafer 6, the desired plating thickness, and the like.
[0036]
In the fourth and fifth embodiments, an example is shown in which one auxiliary cathode is used as shown in FIGS. 4 to 6, but the method of manufacturing a semiconductor device according to the present invention does not For example, as shown in FIG. 7, a plurality of auxiliary cathodes may be used.
[0037]
Next, a sixth embodiment of the present invention will be described with reference to FIG.
The semiconductor manufacturing apparatus according to this embodiment includes a power supply pin 17 disposed on the surface of the wafer 9, an auxiliary cathode 10 disposed around the wafer 9 and around the power supply pin 17, and the wafer 9 and the auxiliary cathode 10. (Not shown), a power supply (not shown) for supplying power to the wafer 9, the auxiliary cathode 10, the power supply pins 17 and the anode, and a control unit (not shown) for controlling the power supply. (Abbreviation).
As shown in FIG. 7, the auxiliary cathode 10 is provided around the outer peripheral portion of the wafer 9, on the surface opposite to the surface in contact with the power supply pins 17, and around (near) the power supply pins 17. Are located. At this time, the auxiliary cathode 10 is held by a holder that holds the power supply pin 17. Note that the wafer 9 and the auxiliary cathode 10 may or may not be in contact.
Further, conductive wires (not shown) connect the wafer 9, the auxiliary cathode 10, the power supply pins 17 and the anode to a power supply (not shown).
[0038]
In the method of manufacturing a semiconductor device according to this embodiment, the conductive film forming step is performed as follows.
First, a resist film (not shown) having a fine pattern opening that matches the conductive film forming position is formed on the surface of a wafer 9 made of disk-shaped silicon by photolithography using a photoresist or the like. Form.
Next, an anode (not shown) is arranged so as to face the wafer 9 and the auxiliary cathode 10.
Next, the wafer 9, the auxiliary cathode 10, the power supply pin 17, and the anode are immersed in a plating bath (not shown), the current output from the power supply is adjusted, the surface of the wafer 9 is plated, and the thickness of the wafer 9 having a desired pattern is adjusted. A uniform conductive film is formed.
[0039]
Usually, the diameter of the semiconductor device wafer 9 is about 150 mm to 200 mm as described above, whereas the auxiliary cathode 10 is, for example, about 151 mm to 180 mm for a 150 mm wafer and about 200 mm for a wafer 200 mm. The cathode has a disk shape of about 201 mm to 230 mm. The shape and dimensions of the auxiliary cathode 10 are not limited to these, and may be a square plate, an annular shape, or the like. In addition, the material of the auxiliary cathode 10 is not particularly limited, and may be any material as long as the cathode is generally used in electrolytic plating.
In addition, the material of the anode is not particularly limited as long as it is formed of a material for forming an anode generally used in electrolytic plating. And the same level. Further, as the anode, a disk-shaped, square-plate, or annular-shaped anode is used.
[0040]
In the conductive film forming step of the semiconductor device manufacturing method of this embodiment, the magnitude of the current output from the power supply, the size and number of the auxiliary cathodes 10, the distance between the wafer 9 and the auxiliary cathode 10, the wafer 9, the auxiliary cathode 10, and the anode Are appropriately set according to the size of the wafer 9, the desired plating thickness, and the like.
[0041]
In the method of manufacturing a semiconductor device according to this embodiment, the auxiliary cathode 10 is arranged around the outer peripheral portion of the wafer 9 and around (near) the power supply pin 17, whereby the current concentrated on the power supply pin is reduced. The current density in this portion is increased by focusing on the auxiliary cathode 10. Thus, similarly to the fourth and fifth embodiments, a conductive layer made of plating having a uniform thickness is formed on the surface of the wafer 9.
[0042]
In the first to sixth embodiments, the dip plating method has been described as an example. However, the method of manufacturing a semiconductor device according to the present invention can be similarly applied to a cup plating method. It is.
Furthermore, in the method of manufacturing a semiconductor device according to the present invention, in the conductive film forming step, it is preferable to perform plating while stirring the plating bath and circulating the plating bath. By doing so, it is possible to suppress the occurrence of bias of the plating components in the plating bath. Further, in the conductive film forming step, it is preferable to perform plating while supplying a plating solution so as to compensate for a decrease in the concentration of plating components during plating as plating proceeds. By doing so, it is possible to prevent the electric conductivity of the plating bath from being lowered and the current density distribution from being varied. As a result, a conductive film having a more uniform thickness can be formed on the surface of the wafer by plating.
[0043]
The method of manufacturing a semiconductor device according to the present invention is not limited to the wafer level CSP, but may be applied to a plating process on a flat plate such as a semiconductor circuit, a flip chip, a flexible printed circuit (FPC), and a printed circuit board. This is an effective method for improving the uniformity of plating thickness. In particular, it is an effective method for the damascene process, which is a technique for forming a semiconductor circuit, the formation of flip-chip electrodes, and the formation of bumps. That is, the method of manufacturing a semiconductor device according to the present invention is an effective method when a large number of bumps are aligned and formed, or when the bumps are uniformly formed.
[0044]
【The invention's effect】
As described above, a method of manufacturing a semiconductor device according to the present invention includes a method of manufacturing a semiconductor device having a conductive film forming step of forming a conductive film on a wafer, wherein the conductive film forming step includes an anode facing the wafer. And a step of arranging one or more auxiliary anodes between the anode and the wafer and forming a conductive film by electrolytic plating, so that the current density distribution on the surface of the wafer can be corrected. In addition, it is possible to form a conductive film having a uniform thickness without plating unevenness, and it is possible to perform precise plating corresponding to a fine electrode pattern. Accordingly, the efficiency of the conductive film formation operation can be improved, and the productivity of the semiconductor device can be improved. The method of manufacturing a semiconductor device according to the present invention can be effectively applied also to a plating process on various flat plates.
[0045]
Further, in the method for manufacturing a semiconductor device according to the present invention, in the method for manufacturing a semiconductor device having a conductive film forming step of forming a conductive film on a wafer, the conductive film forming step includes disposing an auxiliary cathode around the wafer. A step of arranging the auxiliary cathode and the anode facing the wafer and forming a conductive film by electrolytic plating, or corresponding to the arrangement position of the power supply pins arranged on the wafer, and surrounding the wafer. Since the auxiliary cathode is disposed, the auxiliary cathode and the anode facing the wafer are disposed, and the conductive film is formed by electrolytic plating, the current density distribution on the surface of the wafer can be corrected, and the plating unevenness can be prevented. In addition to this, a conductive film having a uniform thickness can be formed, and precise plating corresponding to a fine electrode pattern can be performed.
[0046]
ADVANTAGE OF THE INVENTION According to the semiconductor manufacturing apparatus of this invention, not only the wafer level CSP but also the plating process on a flat board, such as a semiconductor circuit, a flip chip, a flexible printed circuit (FPC), and a printed circuit board, has no unevenness and thickness. It is possible to perform uniform plating.
[Brief description of the drawings]
FIG. 1 is a schematic explanatory view showing a first embodiment of the present invention.
FIG. 2 is a schematic explanatory view showing a second embodiment of the present invention.
FIG. 3 is a schematic explanatory view showing a third embodiment of the present invention.
FIG. 4 is a schematic explanatory view showing a fourth embodiment of the present invention.
FIG. 5 is a schematic explanatory view showing a fourth embodiment of the present invention.
FIG. 6 is a schematic explanatory view showing a fifth embodiment of the present invention.
FIG. 7 is a schematic explanatory view showing a sixth embodiment of the present invention.
[Explanation of symbols]
1, 6, 9 wafer, 2, 8 anode, 3 auxiliary anode, 4 first auxiliary anode, 5 second auxiliary anode, 7, 10,. -Auxiliary cathode, 11, 13, 15 ... conductor, 12 ... first power supply, 14 ... second power supply, 16 ... power supply, 17 ... power supply pin

Claims

In a method of manufacturing a semiconductor device having a conductive film forming step of forming a conductive film on a wafer,
The method for manufacturing a semiconductor device, wherein the conductive film forming step is a step of arranging a plurality of anodes facing the wafer and forming a conductive film by electrolytic plating.

In a method of manufacturing a semiconductor device having a conductive film forming step of forming a conductive film on a wafer,
The conductive film forming step may include arranging an anode facing the wafer, arranging one or more auxiliary anodes between the anode and the wafer, and forming a conductive film by electrolytic plating. A method for manufacturing a semiconductor device.

3. The method according to claim 2, wherein the auxiliary anode is disposed so as to face near a central portion of the wafer.

4. The method according to claim 2, wherein the size of the auxiliary anode is smaller than that of the anode.

In a method of manufacturing a semiconductor device having a conductive film forming step of forming a conductive film on a wafer,
The semiconductor device, wherein the conductive film forming step is a step of arranging an auxiliary cathode around the wafer, arranging the auxiliary cathode and an anode facing the wafer, and forming a conductive film by electrolytic plating. Manufacturing method.

In a method of manufacturing a semiconductor device having a conductive film forming step of forming a conductive film on a wafer,
In the conductive film forming step, an auxiliary cathode is arranged around the wafer in accordance with an arrangement position of the power supply pins arranged on the wafer, an auxiliary cathode and an anode facing the wafer are arranged, and electrolytic plating is performed. A method for manufacturing a semiconductor device, comprising a step of forming a conductive film.

A semiconductor manufacturing apparatus for forming a conductive film on a wafer by electrolytic plating,
A semiconductor manufacturing apparatus comprising: a plurality of anodes arranged to face the wafer; and a power supply unit for electrolytic plating.

A semiconductor manufacturing apparatus for forming a conductive film on a wafer by electrolytic plating,
A semiconductor manufacturing apparatus comprising: an anode disposed to face the wafer; one or more auxiliary anodes disposed between the wafer and the anode; and a power supply unit for electrolytic plating. .

9. The semiconductor manufacturing apparatus according to claim 8, wherein the auxiliary anode is disposed so as to face near a central portion of the wafer.

10. The semiconductor manufacturing apparatus according to claim 8, wherein the size of the auxiliary anode is smaller than the size of the anode.

A semiconductor manufacturing apparatus for forming a conductive film on a wafer by electrolytic plating,
A semiconductor manufacturing apparatus comprising: an auxiliary cathode disposed around the wafer; an anode disposed to face the wafer and the auxiliary cathode; and a power supply unit for electrolytic plating.

A semiconductor manufacturing apparatus for forming a conductive film on a wafer by electrolytic plating,
An auxiliary cathode disposed around the wafer, an anode disposed opposite the auxiliary cathode and the wafer, and a power supply unit for electrolytic plating, corresponding to the arrangement position of the power supply pins disposed on the wafer. A semiconductor manufacturing apparatus comprising: