TW201738872A - 半導體顯示裝置 - Google Patents

半導體顯示裝置 Download PDF

Info

Publication number
TW201738872A
TW201738872A TW106114318A TW106114318A TW201738872A TW 201738872 A TW201738872 A TW 201738872A TW 106114318 A TW106114318 A TW 106114318A TW 106114318 A TW106114318 A TW 106114318A TW 201738872 A TW201738872 A TW 201738872A
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
signal
potential
power supply
Prior art date
Application number
TW106114318A
Other languages
English (en)
Other versions
TWI639150B (zh
Inventor
西島辰司
米田誠一
王丸拓郎
小山潤
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201738872A publication Critical patent/TW201738872A/zh
Application granted granted Critical
Publication of TWI639150B publication Critical patent/TWI639150B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory

Abstract

本發明的一個實施例提供一種能夠實現耗電量的降低的半導體顯示裝置。本發明的一個實施例的半導體顯示裝置包括：具有像素的像素部；控制對像素部寫入具有影像資訊的影像信號的驅動電路；控制驅動電路的工作的面板控制器；儲存影像資訊的影像記憶體；控制在半導體顯示裝置中向各種電路供應電源電壓的電源控制器；以及總括控制面板控制器、影像記憶體及電源控制器的工作的CPU。當在像素部中顯示靜止影像時等，藉由停止向驅動電路供應電源電壓來使驅動電路處於停止狀態，停止對像素部寫入影像信號。再者，在使驅動電路處於停止狀態之後，停止向面板控制器及影像記憶體供應電源電壓，並停止向CPU供應電源電壓。

Description

半導體顯示裝置
本發明係關於一種在像素中具有電晶體的主動矩陣型半導體顯示裝置。
作為兼有利用結晶矽獲得的高遷移率和利用非晶矽獲得的均勻的元件特性的新的半導體，被稱為氧化物半導體的呈現半導體特性的金屬氧化物引人注目。金屬氧化物用於多種用途，例如作為眾所周知的金屬氧化物的氧化銦用於液晶顯示裝置或發光裝置等中的具有透光性的像素電極。作為呈現半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等，並且已知將上述呈現半導體特性的金屬氧化物用於通道形成區的電晶體(專利文獻1以及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
低功耗是半導體顯示裝置的性能評價上的重要點中之 一。特別是，至於行動電話等的可攜式電子裝置，因為如果半導體顯示裝置的功耗高，則導致連續使用時間縮短的缺點，所以強烈要求實現低功耗化。
根據上述技術背景，本發明的課題之一是提供一種能夠實現耗電量的降低的半導體顯示裝置。
根據本發明的一個實施例的半導體顯示裝置包括：具有像素的像素部；控制對像素部寫入具有影像資訊的影像信號的驅動電路；控制驅動電路的工作的面板控制器；儲存影像資訊的影像記憶體；控制向半導體顯示裝置中的各種電路供應電源電壓的電源控制器；以及總括控制面板控制器、影像記憶體及電源控制器的工作的CPU。在本發明的一個實施例中，當在像素部中連續顯示一個影像時，藉由停止向驅動電路供應電源電壓，使驅動電路處於停止狀態，停止對像素部寫入影像信號。再者，在使驅動電路處於停止狀態之後，停止向面板控制器及影像記憶體供應電源電壓，停止向CPU供應電源電壓。
在本發明的一個實施例中，為了在停止對像素部寫入影像信號之後也維持像素部中的影像顯示而在像素中設置其截止電流極小的絕緣閘極場效應電晶體(以下，簡稱為電晶體)。藉由將上述電晶體用作用來控制向像素所具有的顯示元件供應電流或電壓的元件，可以在長期間維持向顯示元件供應電壓或電流。因此，當如靜止影像的那樣在 連續的多個圖框期間對像素部反復寫入具有相同的影像資訊的影像信號時等，藉由暫時停止向像素部寫入影像信號，即使降低驅動頻率，就是說減少固定期間內的影像信號的寫入次數，也可以維持影像的顯示。
上述電晶體在通道形成區中包含其能隙比矽半導體寬的半導體。藉由在通道形成區中包含具有上述特性的半導體，可以實現截止電流極低的電晶體。作為這種半導體，例如可以舉出具有矽的能隙的2倍以上左右的大能隙的氧化物半導體。藉由將具有上述結構的電晶體用作用來保持施加到顯示元件的電壓的切換元件，可以防止電荷從顯示元件洩漏。
另外，在用於CPU內的暫存器、快取記憶體等的揮發性記憶體裝置中，若停止向CPU供應電源電壓，則所保持的資料消失。因此，需要在停止向CPU供應電源電壓之前將保持在暫存器、快取記憶體等記憶體裝置中的資料移動到快閃記憶體等的具有非揮發性的外部記憶體裝置。但是，當從上述外部記憶體裝置將資料恢復到CPU內的記憶體裝置時耗費的時間長。因此，難以在顯示靜止影像的短期間內為了以耗電量的降低為目的停止供應電源電壓而將資料備份到硬碟、快閃記憶體等外部記憶體裝置。
在本發明的一個實施例中，在CPU內設置具有下述結構的記憶體裝置。上述記憶體裝置具有第一儲存電路及儲存該第一儲存電路的資料的第二儲存電路。第二儲存電 路包括：藉由蓄積電荷儲存資料的記憶部；以及保持蓄積在記憶部中的該電荷的電晶體。記憶部具有電容元件或電晶體，並且在電容元件或電晶體的閘極電容中蓄積上述電荷。在本發明的一個實施例中，作為保持電荷的電晶體，使用上述截止電流極小的電晶體。另外，上述第一儲存電路可以包括反相器或時脈反相器等的使被輸入的信號的極性反轉並將其輸出的邏輯元件。
在停止向CPU供應電源電壓的之前，CPU將保持在第一儲存電路中的各種資料移動到第二儲存電路。明確而言，藉由在記憶部中保持電荷來移動資料，並且藉由使上述截止電流低的電晶體截止來進行上述電荷保持。然後，在再次開始向CPU供應電源電壓之後，將移動了的資料恢復到第一儲存電路。藉由上述結構，即使停止供應電源也可以防止記憶體裝置內的資料消失。因此，由於不需要在停止向CPU供應電源電壓之前將資料移動到外部儲存電路，所以在CPU中即使在如毫秒單位那樣的短時間內也可以停止電源供應。其結果，可以降低半導體顯示裝置的耗電量。
在本發明的一個實施例中，藉由上述結構可以實現耗電量低的半導體顯示裝置。
10‧‧‧單元時序電路
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧電晶體
61‧‧‧選擇期間
62‧‧‧非選擇期間
100‧‧‧半導體顯示裝置
101‧‧‧CPU
102‧‧‧電源控制器
103‧‧‧面板控制器
104‧‧‧影像記憶體
105‧‧‧面板
106‧‧‧像素部
107‧‧‧驅動電路
108‧‧‧信號線驅動電路
109‧‧‧掃描線驅動電路
110‧‧‧記憶體裝置
120‧‧‧耗電量
121‧‧‧耗電量
122‧‧‧耗電量
130‧‧‧像素
131‧‧‧電晶體
132‧‧‧液晶元件
133‧‧‧電容元件
200‧‧‧記憶元件
201‧‧‧儲存電路
202‧‧‧儲存電路
203‧‧‧開關
204‧‧‧開關
205‧‧‧開關
206‧‧‧邏輯元件
207‧‧‧電容元件
208‧‧‧電容元件
209‧‧‧電晶體
210‧‧‧電晶體
213‧‧‧電晶體
214‧‧‧電晶體
221‧‧‧切換元件
222‧‧‧記憶元件群
250‧‧‧記憶元件
251‧‧‧儲存電路
252‧‧‧儲存電路
253a‧‧‧邏輯元件
253b‧‧‧邏輯元件
254‧‧‧電晶體
255‧‧‧電晶體
256‧‧‧電容元件
257‧‧‧電晶體
258‧‧‧p通道型電晶體
259‧‧‧n通道型電晶體
260‧‧‧p通道型電晶體
261‧‧‧n通道型電晶體
500‧‧‧基板
501‧‧‧導電膜
502‧‧‧導電膜
503‧‧‧導電膜
504‧‧‧導電膜
505‧‧‧像素電極
506‧‧‧閘極絕緣膜
507‧‧‧主動層
508‧‧‧絕緣膜
509‧‧‧絕緣膜
510‧‧‧間隔物
512‧‧‧絕緣膜
513‧‧‧絕緣膜
514‧‧‧基板
515‧‧‧共同電極
516‧‧‧液晶層
517‧‧‧遮蔽膜
600‧‧‧CPU
601‧‧‧控制裝置
602‧‧‧ALU
603‧‧‧資料快取記憶體
604‧‧‧指令快取記憶體
605‧‧‧程式計數器
606‧‧‧指令暫存器
607‧‧‧主記憶體
608‧‧‧暫存器堆
701‧‧‧記憶單元
703‧‧‧電晶體
720‧‧‧電容元件
721‧‧‧電晶體
722‧‧‧電容元件
723‧‧‧電晶體
724‧‧‧電容元件
5001‧‧‧外殼
5002‧‧‧外殼
5003‧‧‧顯示部
5004‧‧‧顯示部
5005‧‧‧麥克風
5006‧‧‧揚聲器
5007‧‧‧操作鍵
5008‧‧‧觸控筆
5201‧‧‧外殼
5202‧‧‧顯示部
5203‧‧‧支撐台
5401‧‧‧外殼
5402‧‧‧顯示部
5403‧‧‧鍵盤
5404‧‧‧指向裝置
5601‧‧‧外殼
5602‧‧‧外殼
5603‧‧‧顯示部
5604‧‧‧顯示部
5605‧‧‧連接部
5606‧‧‧操作鍵
5801‧‧‧外殼
5802‧‧‧外殼
5803‧‧‧顯示部
5804‧‧‧操作鍵
5805‧‧‧透鏡
5806‧‧‧連接部
在圖式中：圖1是示出半導體顯示裝置的結構的方塊圖； 圖2A和圖2B是示出半導體顯示裝置的工作的圖；圖3A和圖3B是示出半導體顯示裝置的工作的圖；圖4A至圖4C是示出耗電量的時間變化的圖；圖5A和圖5B是像素部的結構和像素的電路圖；圖6是示出半導體顯示裝置的工作的時序圖；圖7A至圖7C是示出記憶單元的結構的圖；圖8是記憶元件的電路圖；圖9是示出記憶元件的工作的時序圖；圖10A和圖10B是示出記憶體裝置的結構的圖；圖11A和圖11B是示出移位暫存器的結構的圖；圖12A和圖12B是示出移位暫存器的工作的時序圖；圖13是示出CPU的結構的方塊圖；圖14A和圖14B是像素的俯視圖和剖面圖；圖15A至圖15E是電子裝置的圖；以及圖16是記憶元件的電路圖。
下面，使用圖式詳細地說明本發明的實施方式。但是，本發明不侷限於下面的說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在下面所示的實施方式所記載的內容中。
此外，在本發明的半導體顯示裝置的範疇內包括液晶顯示裝置、在每個像素中具備以有機發光元件(OLED)為典型的發光元件的發光裝置、電子紙、DMD(Digital Micromirror Device：數位微鏡裝置)、PDP(Plasma Display Panel：電漿顯示面板)、FED(Field Emission Display：場致發射顯示器)等以及在像素部中具有電晶體的其他半導體顯示裝置。
實施例1
圖1作為一個例子示出根據本發明的一個實施例的半導體顯示裝置的方塊圖。注意，雖然在本說明書中在方塊圖中根據功能分類電路並將其表示為彼此獨立的方塊，但是將實際電路根據功能完全分類是困難的，一個電路可能關於多個功能。
如圖1所示的那樣，根據本發明的一個實施例的半導體顯示裝置100具有CPU101、電源控制器102、面板控制器103、影像記憶體104及面板105。另外，面板105具有：在各像素中具有顯示元件的像素部106；以及控制像素部106的工作的驅動電路107。驅動電路107具有信號線驅動電路108、掃描線驅動電路109等。
CPU101具有總括控制電源控制器102、面板控制器103及影像記憶體104的工作的功能。另外，CPU101具有用作暫存器或快取記憶體等緩衝記憶體裝置的記憶體裝置110。記憶體裝置110儲存當CPU101進行工作時需要 的使用頻率高的資料或程式。
電源控制器102具有根據來自CPU101的指令選擇是否向CPU101、面板控制器103及影像記憶體104供應電源電壓及驅動信號的功能。
影像記憶體104儲存有影像資訊。可以將揮發性或非揮發性的記憶體裝置用於影像記憶體104。作為揮發性記憶體裝置，例如可以將DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)、SRAM(Static Random Access Memory：靜態隨機存取記憶體)等用於影像記憶體104。但是，當用作影像記憶體104的記憶體裝置是非揮發性記憶體裝置時，即使停止供應電源電壓也保持影像資訊。因此，在停止供應電源電壓之前顯示的影像和再次開始供應電源電壓之後顯示的影像彼此相同的情況下，不需要在再次開始供應電源電壓之後再次讀取影像資訊，因此可以縮減耗電量。
例如，作為非揮發性記憶體裝置，可以使用如下記憶體裝置，在該記憶體裝置中：在各記憶單元中具有用作切換元件的電晶體；該電晶體的能隙比矽寬；並且在通道形成區中包含本質載流子密度比矽低的半導體。由於上述記憶體裝置的寫入及讀出影像資訊的速度比快閃記憶體等一般的非揮發性記憶體裝置高，所以上述記憶體裝置適用於被要求高速工作的影像記憶體104。
面板控制器103根據CPU101的指令從影像記憶體104讀出影像資訊，形成包括影像資訊的影像信號。另 外，面板控制器103根據來自CPU101的指令生成與影像信號同步的驅動信號。面板控制器103具有將影像信號及驅動信號供應到面板105的功能。另外，面板控制器103具有根據來自CPU101的指令選擇是否將來自電源控制器102的電源電壓供應到驅動電路107的功能。
來自面板控制器103的影像信號被供應到信號線驅動電路108。另外，來自面板控制器103的驅動信號被供應到信號線驅動電路108及掃描線驅動電路109。
另外，CPU101也可以具有對影像記憶體104所儲存的影像資訊進行影像處理的功能。
驅動信號是用來利用脈衝控制各種電路的工作的信號，並且根據電路的結構各工作所需要的驅動信號的種類不同。例如，驅動電路107的驅動信號包括：控制信號線驅動電路108的工作的信號線驅動電路用啟始信號(SSP)；信號線驅動電路用時脈信號(SCK)；控制掃描線驅動電路109的工作的掃描線驅動電路用啟始脈衝信號(GSP)；以及掃描線驅動電路用時脈信號(GCK)等。信號線驅動電路108和掃描線驅動電路109由從面板控制器103供應的電源電壓及驅動信號處於工作狀態。
另外，作為CPU101及面板控制器103的驅動信號，可以舉出時脈信號CK等。CPU101及面板控制器103由從電源控制器102供應的電源電壓及驅動信號處於工作狀態。
接著，以圖1所示的半導體顯示裝置為例子，說明根 據本發明的一個實施例的半導體顯示裝置100的工作的一個例子。
半導體顯示裝置100可以採用如下驅動方法：連續使CPU101、面板控制器103、影像記憶體104及驅動電路107處於工作狀態的驅動方法；以及藉由設置使CPU101、面板控制器103、影像記憶體104及驅動電路107處於停止狀態的期間來間歇性地使它們處於工作狀態的驅動方法。在採用連續使它們處於工作狀態的驅動方法的情況下，在對像素部106寫入影像信號之後且在下次對像素部106寫入影像信號之前的期間，使CPU101、面板控制器103、影像記憶體104及驅動電路107處於工作狀態。因此，如圖2A所示的那樣，在採用連續使它們處於工作狀態的驅動方法的情況下，由電源控制器102連續向CPU101、面板控制器103、影像記憶體104供應電源電壓。
另外，在半導體顯示裝置100中，當顯示在像素部106中的影像為靜止影像時等可以採用間歇性地處於工作狀態的驅動方法。與連續處於工作狀態的驅動方法相比，間歇性地處於驅動狀態的驅動方法可以降低信號線驅動電路108及掃描線驅動電路109的驅動頻率。明確而言，當採用間歇性地處於工作狀態的驅動方法時，CPU101指令面板控制器103停止向驅動電路107供應電源電壓及驅動信號。
如圖2B所示的那樣，當面板控制器103根據上述指 令停止向驅動電路107供應電源電壓及驅動信號時，驅動電路107成為停止狀態。另外，既可以同時停止向驅動電路107的驅動信號的供應和向驅動電路107的電源電壓的供應，又可以依次停止上述供應。但是，藉由在停止向驅動電路107供應驅動信號之後停止向驅動電路107供應電源電壓，可以使驅動電路107處於停止狀態而不使驅動電路107發生錯誤工作。
接著，在使驅動電路107處於停止狀態之後，CPU101指令電源控制器102停止向面板控制器103及影像記憶體104供應電源電壓及驅動信號。如圖3A所示的那樣，當電源控制器102根據上述指令停止向面板控制器103及影像記憶體104供應電源電壓及驅動信號時，面板控制器103及影像記憶體104成為停止狀態。
另外，既可以同時停止向面板控制器103及影像記憶體104的驅動信號的供應和向面板控制器103及影像記憶體104的電源電壓的供應，又可以依次停止上述供應。但是，與驅動電路107的情況同樣，藉由在停止向面板控制器103及影像記憶體104供應驅動信號之後停止向面板控制器103及影像記憶體104供應電源電壓，可以使面板控制器103及影像記憶體104處於停止狀態而不使面板控制器103及影像記憶體104發生錯誤工作。
在面板控制器103及影像記憶體104成為停止狀態之後，CPU101指令電源控制器102停止向CPU101供應電源電壓及驅動信號。如圖3B所示的那樣，當電源控制器 102根據上述指令停止向CPU101供應電源電壓及驅動信號時，CPU101成為停止狀態。
另外，既可以同時停止向CPU101的驅動信號的供應和向CPU101的電源電壓的供應，又可以依次停止上述供應。但是，與驅動電路107、面板控制器103及影像記憶體104的情況同樣，藉由在停止向CPU101供應驅動信號之後停止向CPU101供應電源電壓，可以使CPU101處於停止狀態而不使CPU101發生錯誤工作。
藉由上述一系列的工作，停止向CPU101、面板控制器103、影像記憶體104及驅動電路107的電源電壓或驅動信號的所有供應。一直停止上述電源電壓或驅動信號的供應直到下次開始對像素部106寫入影像信號。
當再次開始對像素部106寫入影像信號時，寫入影像信號的指令從輸入裝置等被輸入到CPU101及電源控制器102。電源控制器102根據影像信號的寫入指令再次開始向CPU101、面板控制器103及影像記憶體104供應電源電壓及驅動信號。
明確而言，首先，電源控制器102根據影像信號的寫入指令再次開始向CPU101供應電源電壓及驅動信號。藉由再次開始向CPU101供應電源電壓，CPU101再次成為工作狀態。既可以同時再次開始向CPU101的驅動信號的供應和電源電壓的供應，又可以依次再次開始上述供應。但是，藉由在再次開始向CPU101供應電源電壓之後再次開始向CPU101供應驅動信號，可以使CPU101處於工作 狀態而不使CPU101發生錯誤工作。
接著，CPU101指令電源控制器102向面板控制器103及影像記憶體104供應電源電壓及驅動信號。電源控制器102根據上述指令再次開始向面板控制器103及影像記憶體104供應電源電壓及驅動信號。藉由再次開始向面板控制器103及影像記憶體104供應電源電壓及驅動信號，面板控制器103及影像記憶體104再次成為工作狀態。
另外，既可以同時再次開始向面板控制器103及影像記憶體104的驅動信號的供應和電源電壓的供應，又可以依次再次開始上述供應。但是，藉由在再次開始向面板控制器103及影像記憶體104供應電源電壓之後再次開始向面板控制器103及影像記憶體104供應驅動信號，可以使面板控制器103及影像記憶體104處於工作狀態而不使面板控制器103及影像記憶體104發生錯誤工作。
接著，CPU101指令面板控制器103向驅動電路107供應電源電壓及驅動信號。當面板控制器103根據上述指令再次開始向驅動電路107供應電源電壓及驅動信號時，驅動電路107再次成為工作狀態。既可以同時再次開始向驅動電路107的驅動信號的供應和電源電壓的供應，又可以依次再次開始上述供應。但是，與CPU101、面板控制器103及影像記憶體104的情況同樣，藉由在再次開始向驅動電路107供應電源電壓之後再次開始向驅動電路107供應驅動信號，可以使驅動電路107處於工作狀態而不使 驅動電路107發生錯誤工作。
藉由上述一系列的工作，再次開始向CPU101、面板控制器103、影像記憶體104及驅動電路107的電源電壓的所有供應。
另外，在本發明的一個實施例中，不僅在顯示靜止影像時可以採用間歇性地處於工作狀態的驅動方法，而且還在定期重寫影像信號顯示運動影像時可以採用上述間歇性地處於工作狀態的驅動方法。
在本發明的一個實施例中，如上所述，藉由反復電源電壓供應的停止和再次開始，與向CPU101、面板控制器103、影像記憶體104及驅動電路107連續供應電源電壓的情況相比，可以降低半導體顯示裝置100內的耗電量。
圖4A示意性地示出驅動電路107中的耗電量120、面板控制器103及影像記憶體104中的耗電量121、CPU101中的耗電量122的時間變化。圖4A例示向CPU101、面板控制器103、影像記憶體104及驅動電路107連續供應電源電壓的情況。
在圖4A的情況下，在半導體顯示裝置100中連續消費所定值的耗電量120至耗電量122。
另外，圖4B示意性地示出驅動電路107中的耗電量120、面板控制器103及影像記憶體104中的耗電量121、CPU101中的耗電量122的時間變化。圖4B例示向CPU101、面板控制器103、影像記憶體104及驅動電路107間歇性地供應電源電壓的情況。
如上所述，在本發明的一個實施例中，按驅動電路107、面板控制器103及影像記憶體104、CPU101的順序停止供應電源電壓。並且，在本發明的一個實施例中，按CPU101、面板控制器103及影像記憶體104、驅動電路107的順序再次開始供應電源電壓。因此，在本發明的一個實施例中，如圖4B所示的那樣，間歇性地消費所定值的耗電量120。在消費所定值的耗電量120的期間中，寫入影像信號。另外，在本發明的一個實施例中，如圖4B所示的那樣，間歇性地消費所定值的耗電量121。在消費所定值的耗電量121的期間內包括消費所定值的耗電量120的期間。另外，在本發明的一個實施例中，如圖4B所示的那樣，間歇性地消費所定值的耗電量122。在消費所定值的耗電量122的期間內包括消費所定值的耗電量121的期間及消費所定值的耗電量120的期間。
在圖4B的情況下，由於間歇性地消費耗電量120、耗電量121及耗電量122，所以與圖4A的情況相比可以降低半導體顯示裝置100的總耗電量。
另外，在本發明的一個實施例中，在半導體顯示裝置100的外部要求通知半導體顯示裝置100的工作狀態的情況下等，在不寫入影像信號的期間中也可以只使CPU101工作。在此情況下，根據來自輸入裝置等的指令再次開始向CPU101供應電源電壓，但是也可以一直停止向面板控制器103及影像記憶體104的電源電壓的供應及向驅動電路107的電源電壓的供應。
圖4C示意性地示出驅動電路107中的耗電量120、面板控制器103及影像記憶體104中的耗電量121、CPU101中的耗電量122的時間變化。圖4C示出與圖4B不同的例子，其中向CPU101、面板控制器103、影像記憶體104及驅動電路107間歇性地供應電源電壓。
在圖4C中，在期間t1中向CPU101供應電源電壓。另外，在圖4C中，在期間t1中，停止向面板控制器103及影像記憶體104的電源電壓的供應和向驅動電路107的電源電壓的供應。因此，在期間t1中，消費所定值的耗電量122。由於在圖4C的情況下也間歇性地消費耗電量120、耗電量121及耗電量122，所以與圖4A的情況相比可以降低半導體顯示裝置100的總耗電量。
接著，以半導體顯示裝置100是液晶顯示裝置的情況為例子，說明像素部106的具體結構。
圖5A示出像素部106的結構例子。在圖5A中，在像素部106中設置有：其電位由掃描線驅動電路控制的y個掃描線GL(GL1至GLy)；以及其電位由信號線驅動電路控制的x個信號線SL(SL1至SLx)。
掃描線GL分別連接到多個像素130。明確而言，各掃描線GL連接到以矩陣狀設置的多個像素130中的設置在任何列中的x個像素130。
另外，信號線SL連接到在像素部106中以x行y列的方式設置的多個像素130中的設置在任何行中的y個像素130。
注意，在本說明書中，“連接”是指電連接，並相當於能夠供應或傳送電流、電壓或電位的狀態。因此，“連接狀態”不一定必須是指直接連接的狀態，而在“連接狀態”的範疇內還包括以能夠供應或傳送電流、電壓或電位的方式藉由佈線、電阻器、二極體、電晶體等電路元件間接連接的狀態。
此外，即使在電路圖上獨立的構成要素彼此連接的情況下，在實際上也有時一個導電膜具有多個構成要素的功能，例如佈線的一部分還用作電極等。在本說明書中，在連接的範疇內還包括這種一個導電膜具有多個構成要素的功能的情況。
圖5B示出像素130的電路圖的一個例子。圖5B所示的像素130具有：用作切換元件的電晶體131；液晶元件132，該液晶元件132的透射率根據藉由電晶體131被施加的影像信號的電位被控制；以及電容元件133。
液晶元件132具有：像素電極；共同電極；以及包括被施加像素電極與共同電極之間的電壓的液晶的液晶層。電容元件133具有保持液晶元件132所具有的像素電極與共同電極之間的電壓的功能。
作為液晶層，例如可以使用被分類為熱致液晶或溶致液晶的液晶材料。或者，作為液晶層，例如可以使用被分類為向列相液晶、近晶相液晶、膽固醇相(cholesteric)液晶或盤狀液晶的液晶材料。或者，作為液晶層，例如可以使用被分類為鐵電液晶、反鐵電液晶的液晶材料。或者， 作為液晶層，例如可以使用被分類為主鏈型高分子液晶、側鏈型高分子液晶或複合型高分子液晶等的高分子液晶或者低分子液晶的液晶材料。或者，作為液晶層，例如可以使用被分類為高分子分散型液晶(PDLC)的液晶材料。
另外，也可以將不使用配向膜的呈現藍相的液晶用於液晶層。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以添加手性試劑或紫外線固化樹脂來改善溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，即為1msec以下，並且其具有光學各向同性，所以不需要配向處理且視角依賴性小，因此是較佳的。
此外，作為液晶的驅動方法，可以採用TN(Twisted Nematic；扭轉向列)模式、STN(Super Twisted Nematic：超扭曲向列)模式、VA(Vertical Alignment：垂直定向)模式、MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、IPS(In-Plane Switching：平面內切換)模式、OCB(Optically Compensated Birefringence：光學補償雙折射)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、藍相模式、TBA(Transverse Bend Alignment：橫向彎曲配向)模式、VA-IPS模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。
像素130根據需要還可以具有電晶體、二極體、電阻元件、電容元件、電感器等其他電路元件。
明確而言，在圖5B中，電晶體131的閘極電極連接到掃描線GL。電晶體131的源極端子和汲極端子中的一方連接到信號線SL，另一方連接到液晶元件132的像素電極。電容元件133的一方的電極連接到液晶元件132的像素電極，另一方的電極連接到被供應有特定的電位的節點。此外，向液晶元件132所具有的共同電極也供應特定的電位。另外，向共同電極供應的電位也可以與向電容元件133所具有的另一方的電極供應的電位相同。
在液晶元件132中，液晶分子的配向根據供應到像素電極和共同電極之間的電壓值產生變化，而透射率產生變化。因此，藉由根據輸入到信號線SL的影像信號的電位控制液晶元件132的透射率，液晶元件132可以顯示灰階。
另外，“電晶體的源極端子”是指作為主動層的一部分的源極區或與主動層連接的源極電極。同樣地，“電晶體的汲極端子”是指作為主動層的一部分的汲極區或與主動層連接的汲極電極。
另外，雖然在圖5B中示出在像素130中將一個電晶體131用作切換元件的情況，但是本發明不侷限於該結 構。也可以使用用作一個切換元件的多個電晶體。當多個電晶體用作一個切換元件的情況下，上述多個電晶體可以並聯連接、串聯連接或組合串聯與並聯而連接。
在本說明書中，電晶體串聯連接的狀態是指例如第一電晶體的源極端子和汲極端子中的只有一方連接到第二電晶體的源極端子和汲極端子中的只有一方的狀態。此外，電晶體並聯連接的狀態是指第一電晶體的源極端子和汲極端子中的一方連接到第二電晶體的源極端子和汲極端子中的一方且第一電晶體的源極端子和汲極端子中的另一方連接到第二電晶體的源極端子和汲極端子中的另一方的狀態。
藉由使電晶體131在通道形成區中包含氧化物半導體等的能隙寬的半導體，可以實現截止電流極小且耐壓性高的電晶體131。此外，藉由將具有上述結構的電晶體131用作切換元件，與使用由矽或鍺等一般的半導體形成的電晶體的情況相比，可以防止蓄積在液晶元件132中的電荷洩漏。
此外，在沒有特別的說明的情況下，在n通道型電晶體中，本說明書所述的截止電流是指如下電流，即：在使汲極端子的電位高於源極端子及閘極電極的電位的狀態下，當以源極端子的電位為標準時的閘極電極的電位為0V以下時，流過源極端子和汲極端子之間的電流。或者，在p通道型電晶體中，本說明書所述的截止電流是指如下電流，即：在使汲極端子的電位低於源極端子及閘極 電極的電位的狀態下，當以源極端子的電位為標準時的閘極電極的電位為0V以上時，流過源極端子和汲極端子之間的電流。
較佳的是，氧化物半導體至少包含銦(In)或鋅(Zn)。另外，作為降低使用該氧化物半導體的電晶體的電特性的不均勻的穩定劑，除了上述元素以外還包含鎵(Ga)較佳。此外，作為穩定劑包含錫(Sn)較佳。另外，作為穩定劑包含鉿(Hf)較佳。此外，作為穩定劑包含鋁(Al)較佳。此外，作為穩定劑包含鋯(Zr)較佳。
此外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體可以使用氧化銦、氧化錫、氧化鋅、In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物、In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化 物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
另外，例如，In-Ga-Zn類氧化物是指包含In、Ga和Zn的氧化物，而對In、Ga、Zn的比率沒有限制。另外，也可以包含In、Ga、Zn以外的金屬元素。在In-Ga-Zn類氧化物中，無電場時的電阻充分高而能夠充分地降低截止電流，且遷移率也高。
例如，可以使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的原子比的In-Ga-Zn類氧化物或具有近於上述原子比的原子比的氧化物。或者，較佳的是，使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的原子比的In-Sn-Zn類氧化物或具有近於上述原子比的原子比的氧化物。
例如，In-Sn-Zn類氧化物比較容易得到高遷移率。但是，即使使用In-Ga-Zn類氧化物，也可以藉由降低塊體內缺陷密度來提高遷移率。
另外，藉由減少成為電子給體(施體)的水分或氫等雜質且減少氧缺損實現高度純化的氧化物半導體(purified Oxide Semiconductor)是i型(本質半導體)或無限趨近於i型。因此，使用上述氧化物半導體的電晶體具有截止電流顯著低的特性。另外，氧化物半導體的能隙是2eV以上，較佳地是2.5eV以上，更佳地是3eV以上。藉由使用充分 減少水分或氫等雜質濃度且減少氧缺損實現高度純化的氧化物半導體膜，可以降低電晶體的截止電流。
明確而言，根據各種實驗可以證明將被高度純化了的氧化物半導體用於半導體膜的電晶體的截止電流低。例如，通道寬度為1×106μm且通道長度為10μm的元件也可以獲得在源極端子和汲極端子之間的電壓(汲極電壓)為1V至10V的範圍內截止電流為半導體參數分析儀的測量極限以下，即1×10-13A以下的特性。在此情況下，可知：根據電晶體的通道寬度被規格化了的截止電流為100zA/μm以下。此外，藉由使用如下電路來測量截止電流，在該電路中連接電容元件與電晶體且由該電晶體控制流入到電容元件或從電容元件流出的電荷。在該測量中，將被高度純化了的氧化物半導體膜用於上述電晶體的通道形成區，且根據每單位時間的電容元件的電荷量推移而測量該電晶體的截止電流。其結果是，可知：當電晶體的源極端子和汲極端子之間的電壓為3V時，可以獲得更低的截止電流，即幾十yA/μm。由此，將被高度純化了的氧化物半導體膜用於通道形成區的電晶體的截止電流比使用具有結晶性的矽的電晶體的截止電流低得多。
在本發明的一個實施例中，藉由使用截止電流極小的電晶體131，可以在長期間保持供應到液晶元件132的電壓。因此，當像靜止影像那樣在連續的幾個圖框期間內對像素部106寫入具有相同的影像資訊的影像信號時等，即使降低驅動頻率，即減少固定期間內的對像素部106的影 像信號的寫入次數，也可以維持影像顯示。例如，藉由使用將被高度純化了的氧化物半導體用於通道形成區的電晶體131，可以將影像信號的寫入間隔設定為10秒以上，較佳地設定為30秒以上，更佳地設定為1分鐘以上。而且，寫入影像信號的間隔越長，越可以使耗電量少。
另外，由於可以在更長的期間保持影像信號的電位，所以即使不將電容元件133連接到液晶元件132以保持影像信號的電位，也可以防止所顯示的影像品質降低。因此，因為藉由不設置電容元件133或藉由縮小電容元件133的尺寸，可以提高孔徑比，從而可以降低半導體顯示裝置100的耗電量。
另外，藉由進行以共同電極的電位為標準使影像信號的電位的極性反轉的反轉驅動，可以防止被稱為重像的液晶材料的劣化。但是，由於在進行反轉驅動的情況下，當影像信號的極性產生變化時供應到信號線SL的電位的變化大，因此用作切換元件的電晶體131的源極端子和汲極端子之間的電位差也大。因此，在電晶體131中容易發生特性劣化諸如臨界電壓漂移等。此外，為了維持液晶元件132所保持的電壓，即使源極端子和汲極端子之間的電位差大，截止電流也需要低。藉由將其能隙寬於矽或鍺的能隙且其本質載流子密度低於矽或鍺的本質載流子密度的氧化物半導體等半導體用於電晶體131，可以提高電晶體131的耐壓性，且顯著地減少截止電流。由此，與使用由矽或鍺等一般的半導體形成的的電晶體的情況相比，可以 防止電晶體131的劣化，從而可以維持液晶元件132所保持的電壓。
另外，氧化物半導體膜處於單晶、多晶(也稱為多晶體)或非晶等狀態。較佳的是，氧化物半導體膜是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下該結晶部的尺寸為能夠容納在一邊小於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包含在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，利用TEM在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
在CAAC-OS膜所包含的結晶部中，c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，當只記載“垂直”時，還包括85°以上且95°以下的範圍。另外，當只記載“平行”時，還包括-5°以上 且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面近旁相比，有時在表面近旁結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區域中結晶部被非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)有時朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。結晶部藉由進行成膜或藉由進行成膜後的加熱處理等的結晶化處理來形成。
在使用CAAC-OS膜的電晶體中，因照射可見光或紫外光而產生的電特性變動小。因此，該電晶體的可靠性高。
CAAC-OS膜例如使用多晶的氧化物半導體濺射用靶材且利用濺射法形成。當離子碰撞到該濺射用靶材時，有時包含在濺射用靶材中的結晶區域從a-b面劈開，並作為具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由該平板狀的濺射粒子在維持結晶狀態的狀態下到達基板，可以形成CAAC-OS膜。
另外，較佳的是，為了形成CAAC-OS膜，應用如下條件。
藉由降低成膜時的雜質的混入，可以抑制雜質所導致的結晶狀態的破壞。例如，可以降低存在於沉積室內的雜質(氫、水、二氧化碳及氮等)的濃度。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳地為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳地設定為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳地設定為100vol.%。
以下，作為濺射用靶材的一個例子，示出In-Ga-Zn類氧化物靶材。
將InOX粉末、GaOY粉末及ZnOZ粉末以所定的莫耳數比混合，進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到多晶的In-Ga-Zn類氧化物靶材。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的所定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或 3：1：2。另外，可以根據所製造的濺射用靶材適當地改變粉末的種類及其混合莫耳數比。
接著，參照圖6說明像素部106及驅動電路107的工作的一個例子。圖6示意性地示出像素部106的工作狀態的時間變化及驅動電路107的工作狀態的時間變化。
在採用間歇性地處於工作狀態的驅動方法的情況下，期間A及期間B交替出現，在期間A中對像素部106寫入影像信號，在期間B中液晶元件132等顯示元件藉由影像信號維持灰階顯示。圖6例示期間A1至期間A4的四個期間A及期間B1至期間B4的四個期間B交替出現的情況。具體地，在圖6中，以下列順序配置各期間：期間A1、期間B1、期間A2、期間B2、期間A3、期間B3、期間A4、期間B4。
在期間A中，藉由向驅動電路107供應驅動信號及電源電壓，使信號線驅動電路108、掃描線驅動電路109等各驅動電路處於工作狀態。在圖6中，以SST示出驅動電路107工作的狀態。
當掃描線驅動電路109處於工作狀態時，由掃描線驅動電路109依次選擇連接到像素部106的各掃描線GL的像素130。具體地，在圖5B所示的像素130中，連接到各掃描線GL的電晶體131導通。當信號線驅動電路108處於工作狀態時，影像信號從信號線驅動電路108被輸入到由掃描線驅動電路109選擇的像素130。具體地，在圖5B所示的像素130中，影像信號的電位藉由處於導通狀 態的電晶體131被供應到液晶元件132的像素電極。
上述影像信號的向像素部106的輸入在其他所有像素130中同樣地執行。設定所有像素130的顯示狀態，且在整個像素部106中顯示依據影像信號的影像資訊的影像。在圖6中，以W示出對像素部106寫入影像信號設定顯示狀態的狀態。
接著，在期間B中，藉由停止向驅動電路107供應驅動信號及電源電壓，使信號線驅動電路108、掃描線驅動電路109等各驅動電路處於停止狀態。在圖6中，以SSTP示出驅動電路107停止工作的狀態。當信號線驅動電路108處於停止狀態時，對像素部106的影像信號的輸入停止。
此外，藉由掃描線驅動電路109成為停止狀態，由掃描線驅動電路109的像素部106的選擇停止。因此，像素部106所具有的顯示元件保持在期間A中設定的顯示狀態。在圖6中，以H示出由顯示元件保持灰階顯示的狀態。
具體地，在圖6中，在期間B1中保持期間A1中設定的顯示狀態。在期間B2中保持期間A2中設定的顯示狀態。在期間B3中保持期間A3中設定的顯示狀態。在期間B4中保持期間A4中設定的顯示狀態。
在本發明的一個實施例中，由於如上所述的那樣使用截止電流極低的電晶體131，所以在期間B的每一個中可以保持顯示狀態10秒以上，較佳地為30秒以上，更佳地 為1分鐘以上。
在本發明的一個實施例中，可以根據來自輸入裝置等的影像重寫指令適當地改變期間B的長度。例如，圖6例示根據影像重寫指令設定期間B2的結束時序的情況。在圖6中，期間B2根據影像重寫指令而強行結束，接著期間A3開始。因此，在圖6的情況下，期間B2比期間B1、期間B3等不根據影像重寫指令自動結束的期間B短。
另外，對顯示元件能夠維持顯示狀態的期間有限制。因此，考慮到顯示元件能夠維持顯示狀態的期間，預先設定沒有影像重寫指令時的期間B的最大長度。即，若顯示靜止影像的期間比期間B的最大長度長，即使沒有影像重寫指令也自動停止期間B。接著，在下一期間A中將相同影像信號再次寫入到像素部106，在像素部106中再次顯示在之前的期間B中保持的影像。
在本發明的一個實施例中，在採用間歇性地處於工作狀態的驅動方法的情況下，可以在維持影像的顯示的同時大幅度地降低對像素部106的影像信號的寫入次數。因此，可以大幅度地降低驅動電路的驅動頻率，而可以降低半導體顯示裝置100的耗電量。
另外，在連續處於工作狀態的驅動方法中，與間歇性地處於工作狀態的驅動方法同樣，對像素部106寫入影像信號。顯示元件根據影像信號顯示灰階。然而，不同於間歇性地處於工作狀態的驅動方法的情況，在對所有像素部 106寫入影像信號設定顯示狀態之後，不需要必須使驅動電路107處於停止狀態。
接著，說明如下驅動信號及電源電壓，即當在圖1所示的半導體顯示裝置100中採用間歇性地處於工作狀態的驅動方法時從面板控制器103發送到驅動電路107的驅動信號及電源電壓。
電源控制器102向面板控制器103供應電源電壓Vp。另外，電源控制器102對面板控制器103輸入時脈信號CK等驅動信號。面板控制器103用被輸入的時脈信號CK及電源電壓Vp生成各種電源電壓及驅動信號，並將其供應到掃描線驅動電路109或信號線驅動電路108。
另外，在由面板控制器103生成的驅動信號中，輸入到掃描線驅動電路109的啟動信號SP為啟動信號GSP，且輸入到信號線驅動電路108的啟動信號SP為啟動信號SSP。此外，在由面板控制器103生成的驅動信號中，輸入到掃描線驅動電路109的時脈信號CK為時脈信號GCK，且輸入到信號線驅動電路108的時脈信號CK為時脈信號SCK。另外，在由面板控制器103生成的電源電壓中，輸入到掃描線驅動電路109的電源電壓Vp為電源電壓GVp，且輸入到信號線驅動電路108的電源電壓Vp為電源電壓SVp。
另外，啟動信號GSP為對應於垂直同步頻率的脈衝信號，且啟動信號SSP為對應於一掃描線GL的選擇期間的脈衝信號。
此外，時脈信號GCK不侷限於一個時脈信號，也可以將相位彼此不同的多個時脈信號用作時脈信號GCK。藉由將多個時脈信號用作時脈信號GCK，可以提高掃描線驅動電路109的工作速度。此外，時脈信號SCK不侷限於一個時脈信號，也可以將相位彼此不同的多個時脈信號用作時脈信號SCK。藉由將相位彼此不同的多個時脈信號用作時脈信號SCK，可以提高信號線驅動電路108的工作速度。另外，也可以作為時脈信號GCK及時脈信號SCK使用共同的時脈信號CK。
在連續處於工作狀態的圖框期間中，當面板控制器103被輸入時脈信號CK及電源電壓Vp時，開始向掃描線驅動電路109供應電源電壓GVp、啟動信號GSP及時脈信號GCK。具體地，首先開始供應電源電壓GVp，在電源電壓GVp的供應穩定之後，接著開始供應時脈信號GCK，然後開始供應啟動信號GSP。另外，較佳的是，藉由在開始供應時脈信號GCK之前對被輸入時脈信號GCK的佈線施加時脈信號GCK的高位準的電位來使該佈線的電位穩定化。藉由上述方法，可以防止當開始工作時掃描線驅動電路109發生錯誤工作。
此外，在連續處於工作狀態的圖框期間中，當面板控制器103被輸入時脈信號CK及電源電壓Vp時，開始向信號線驅動電路108供應電源電壓SVp、啟動信號SSP及時脈信號SCK。具體地，首先開始供應電源電壓SVp，在電源電壓SVp的供應穩定之後，接著開始供應時脈信號 SCK，然後開始供應啟動信號SSP。另外，較佳的是，在開始供應時脈信號SCK之前對被輸入時脈信號SCK的佈線施加時脈信號SCK的高位準的電位來使該佈線的電位穩定化。藉由上述方法，可以防止當開始工作時信號線驅動電路108發生錯誤工作。
當掃描線驅動電路109開始工作時，具有脈衝的掃描信號SCN從掃描線驅動電路109被輸入到掃描線GL，由此在像素部106中依次選擇像素130。當信號線驅動電路108開始工作時，影像信號從信號線驅動電路108經過信號線SL而被輸入到所選擇的像素130。在被輸入影像信號的像素130中，液晶元件132等顯示元件根據該影像信號顯示灰階。
接著，在處於停止狀態的圖框期間中，面板控制器103停止供應電源電壓GVp及時脈信號GCK。具體地，首先藉由停止供應時脈信號GCK來停止掃描線驅動電路109中的掃描信號SCN的供應，以結束所有掃描線GL的選擇工作。然後，停止供應電源電壓GVp。注意，停止供應是指例如使被輸入信號或電壓的佈線處於浮動狀態或對被施加信號或電壓的佈線施加低位準的電位。藉由上述方法，可以防止當停止工作時掃描線驅動電路109發生錯誤工作。
此外，在處於停止狀態的圖框期間中，面板控制器103停止供應電源電壓SVp及時脈信號SCK。具體地，首先藉由停止供應時脈信號SCK來停止信號線驅動電路108 中的影像信號的供應，以結束向所有信號線SL的影像信號的輸入工作。然後，停止供應電源電壓SVp。藉由上述方法，可以防止當停止工作時信號線驅動電路108發生錯誤工作。
接著，在處於停止狀態的圖框期間中，像素130所具有的顯示元件依據在連續處於工作狀態的圖框期間中寫入的影像信號的影像資訊而保持所定的灰階。例如，當將液晶元件132用作顯示元件時，液晶元件132所具有的像素電極處於浮動狀態，因此，該液晶元件132保持依據在連續處於工作狀態的圖框期間中寫入的影像信號的資料而設定的透射率。因此，在處於停止狀態的圖框期間中，像素部106在固定期間保持依據在連續處於工作狀態的圖框期間中寫入的影像信號的資料的影像作為靜止影像。
接著，在連續處於工作狀態的圖框期間中，藉由面板控制器103開始向驅動電路107供應上述驅動信號及電源電壓，使信號線驅動電路108及掃描線驅動電路109開始工作。
如上述例子中所說明，在根據本發明的一個實施例的半導體顯示裝置100中，在採用間歇性地處於工作狀態的驅動方法的情況下，可以停止向驅動電路107供應驅動信號及電源電壓且在固定期間在像素部106中維持影像顯示。基於上述結構，根據本發明的一個實施例的半導體顯示裝置100可以降低耗電量。
另外，雖然在本實施例中例示由電源控制器102控制 向面板控制器103的各種驅動信號的輸入的情況，但是在本發明的一個實施例中也可以由CPU101控制向面板控制器103的各種驅動信號中的一部分或全部的輸入。
接著，在本發明的一個實施例中，說明CPU101所具有的記憶體裝置110的結構。在本發明的一個實施例中，記憶體裝置110具有多個記憶元件。圖8示出記憶元件200的電路圖的一個例子。
記憶元件200具有第一儲存電路201、第二儲存電路202、開關203、開關204、開關205、邏輯元件206及電容元件207。第一儲存電路201只在供應電源電壓的期間中保持資料。第二儲存電路202具有：相當於記憶部的電容元件208及電晶體210；以及控制記憶部中的電荷的供應、保持、放出的電晶體209。
另外，記憶元件200也可以根據需要還包括其他電路元件，例如二極體、電阻元件或電感器等。
電晶體209在通道形成區中包括氧化物半導體。
圖8示出如下例子：開關203使用一導電型(例如，n通道型)的電晶體213構成，而開關204使用與一導電型不同的導電型(例如，p通道型)的電晶體214構成。
開關203的第一端子對應於電晶體213的源極端子和汲極端子中的一方，開關203的第二端子對應於電晶體213的源極端子和汲極端子的另一方，並且開關203的第一端子與第二端子之間的導通狀態或非導通狀態(即，電晶體213的導通或截止)由輸入到電晶體213的閘極電極 的控制信號S2選擇。
開關204的第一端子對應於電晶體214的源極端子和汲極端子中的一方，開關204的第二端子對應於電晶體214的源極端子和汲極端子中的另一方，並且開關204的第一端子與第二端子之間的導通狀態或非導通狀態(即，電晶體214的導通或截止)由輸入到電晶體214的閘極電極的控制信號S2選擇。
電晶體209的源極端子和汲極端子中的一方連接到電容元件208的一對電極的一方及電晶體210的閘極電極。將電晶體210的閘極電極稱為節點M2。
電晶體210的源極端子和汲極端子中的一方連接到被施加電位V1的佈線，而另一方連接到開關203的第一端子。開關203的第二端子連接到開關204的第一端子。開關204的第二端子連接到被施加電位V2的佈線。開關203的第二端子、開關204的第一端子、邏輯元件206的輸入端子及電容元件207的一對電極的一方彼此連接。將開關203的第二端子及開關204的第一端子稱為節點M1。
可以對電容元件207的一對電極的另一方供應固定電位。例如，可以對電容元件207的一對電極的另一方供應低位準的電源電位(接地電位等)或高位準的電源電位。電容元件207的一對電極的另一方也可以連接到被供應電位V1的佈線。也可以對電容元件208的一對電極的另一方供應固定電位。例如，可以對電容元件208的一對電極的 另一方供應低位準的電源電位(接地電位等)或高位準的電源電位。電容元件208的一對電極的另一方也可以連接到被供應電位V1的佈線。圖8示出電容元件207的一對電極的另一方及電容元件208的一對電極的另一方連接到被施加電位V1的佈線。
另外，也可以藉由積極地利用寄生電容等來省略電容元件207。也可以藉由利用電晶體210的閘極電容等來省略電容元件208。另外，閘極電容相當於形成在閘極電極和主動層之間的電容。
控制信號S1被輸入到電晶體209的閘極電極。開關203及開關204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號S1不同的控制信號S2選擇，當一方的開關的第一端子與第二端子之間處於導通狀態時，另一方的開關的第一端子與第二端子之間處於非導通狀態。開關205的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號S1及控制信號2不同的控制信號S3選擇。
對應於保持在第一儲存電路201中的資料的信號輸入到電晶體209的源極端子和汲極端子中的另一方。圖8示出從第一儲存電路201的輸出端子OUT輸出的信號輸入到電晶體209的源極端子和汲極端子中的另一方的例子。從開關203的第二端子輸出的信號由邏輯元件206成為其極性反轉了的反轉信號，並藉由由控制信號S3其第一端子與第二端子之間成為導通狀態的開關205輸入到第一儲 存電路201。
另外，雖然圖8示出從開關203的第二端子輸出的信號藉由邏輯元件206及開關205被輸入到第一儲存電路201的輸入端子(在圖8中，記載為IN)的例子，但是本發明的一個實施例不侷限於該結構。從開關203的第二端子輸出的信號也可以在其極性不被反轉的狀態下被輸入到第一儲存電路201。例如，當在第一儲存電路201記憶體在保持從輸入端子輸入的信號的極性反轉了的信號的節點時，可以將從開關203的第二端子輸出的信號輸入到該節點。
在圖8中，相當於電位V1與電位V2的電位差的電壓作為電源電壓被供應到記憶元件200。相當於電位V1與電位V2的電位差的電壓也可以作為電源電壓供應到第一儲存電路201。在電源電壓不被供應到第一儲存電路201的期間中，使電位V1與電位V2大致相同。
另外，開關205也可以使用電晶體構成。該電晶體既可以為n通道型電晶體，又可以是p通道型電晶體。另外，也可以將n通道型電晶體與p通道型電晶體組合而使用。例如，作為開關205，可以使用類比開關。
在圖8中，電晶體209也可以是上下的兩個閘極夾著包含氧化物半導體的半導體膜的電晶體。可以對一方的閘極電極輸入控制信號S1並對另一方的閘極電極輸入控制信號S4。控制信號S4也可以是固定電位的信號。固定電位也可以是電位V1或電位V2。另外，也可以將夾著半導 體膜設置在上下的兩個閘極電極連接並對其輸入控制信號S1。可以根據輸入到電晶體209的另一方的閘極電極的信號控制電晶體209的臨界電壓。藉由控制臨界電壓，可以進一步降低電晶體209的截止電流。
在圖8中，用於記憶元件200的電晶體中的電晶體209以外的電晶體也可以在通道形成區中包含氧化物半導體以外的半導體。例如，在電晶體209以外的電晶體中，包含矽的半導體膜或矽基板也可以形成有通道形成區。
圖8中的第一儲存電路201具有第一邏輯元件及第二邏輯元件。第一邏輯元件的輸入端子與第二邏輯元件的輸出端子連接，第二邏輯元件的輸入端子與第一邏輯元件的輸出端子連接。第一邏輯元件及第二邏輯元件只在分別被供應電源電壓的期間中輸出對應於被輸入的信號的信號。
另外，作為邏輯元件，例如可以使用反相器或時脈反相器等。
接著，用圖9的時序圖說明圖8所示的記憶元件200的驅動方法。
在圖9的時序圖中，元件符號220示出保持在第一儲存電路201中的資料，S1示出控制信號S1的電位，S2示出控制信號S2的電位，S3示出控制信號S3的電位，V1示出電位V1，並且V2示出電位V2。當電源電壓不被供應到記憶元件200時，電位V1與電位V2的電位差V大致是0。M1示出節點M1的電位，並且M2示出節點M2的電位。
另外，在以下所示的驅動方法中示出如下例子：在圖8所示的結構中，開關203是n通道型電晶體，開關204是p通道型電晶體，當控制信號S2的電位是高位準時，開關203的第一端子與第二端子之間處於導通狀態且開關204的第一端子與第二端子之間處於非導通狀態，並且當控制信號S2的電位是低位準時，開關203的第一端子與第二端子之間處於非導通狀態且開關204的第一端子與第二端子之間處於導通狀態。另外，還示出如下例子：在開關205中，當控制信號S3的電位是高位準時，第一端子與第二端子之間處於導通狀態，並且當控制信號S3的電位是低位準時，第一端子與第二端子之間處於非導通狀態。另外，示出如下例子：電晶體209是n通道型電晶體，當控制信號S1的電位是高位準時，電晶體209導通，當控制信號S1的電位是低位準時，電晶體209截止。
然而，本發明的驅動方法不侷限於此，可以以使以下說明中的開關203、開關204、開關205、電晶體209的狀態彼此相同的方式設定各控制信號的電位。
另外，示出如下情況的例子：電位V1是低位準的電源電位VSS，並且作為電位V2切換高位準的電源電位VDD和電源電位VSS。電源電位VSS例如可以是接地電位。另外，本發明的一個實施例不侷限於上述結構，也可以採用如下結構：電位V2是電源電位VSS，並且作為電位V1切換電源電位VDD和電源電位VSS。
(正常工作)
說明圖9的期間1的工作。在期間1中，電源電壓被供應到記憶元件200。在期間1中，電位V2是電源電位VDD。在電源電壓被供應到記憶元件200的期間，第一儲存電路201保持資料(在圖9中，記載為dataX)。此時，將控制信號S3的電位設定為低位準，使開關205的第一端子與第二端子之間處於非導通狀態。另外，開關203及開關204的第一端子與第二端子之間的狀態可以是導通狀態和非導通狀態中的任一狀態。即，控制信號S2的電位可以是高位準或低位準(在圖9中，記載為A)。另外，電晶體209的狀態(導通、截止)可以是任一狀態。即，控制信號S1的電位可以是高位準或低位準(在圖9中，記載為A)。在期間1中，節點M1的電位可以是高位準或低位準(在圖9中，記載為A)。在期間1中，節點M2的電位可以是高位準或低位準(在圖9中，記載為A)。將期間1的工作稱為通常工作。
(停止供應電源電壓之前的工作)
說明圖9的期間2的工作。在停止向記憶元件200供應電源電壓之前，將控制信號S1的電位設定為高位準，使電晶體209導通。藉由上述工作，將對應於保持在第一儲存電路201中的資料(dataX)的信號藉由電晶體209輸入到電晶體210的閘極電極。被輸入到電晶體210的閘極電 極的信號由電容元件208或電晶體210的閘極電容保持。因此，節點M2的電位成為對應於保持在第一儲存電路201中的資料的信號電位(在圖9中，記載為VX)。然後，將控制信號S1的電位設定為低位準，使電晶體209截止。藉由上述工作，在第二儲存電路202中保持對應於保持在第一儲存電路201中的資料的信號。在期間2中也由控制信號S3使開關205的第一端子與第二端子之間處於非導通狀態。開關203及開關204的第一端子與第二端子之間的狀態也可以是導通狀態和非導通狀態中的任一狀態。即，控制信號S2的電位可以是高位準或低位準(在圖9中，記載為A)。在期間2中，節點M1可以是高位準或低位準(在圖9中，記載為A)。將期間2的工作稱為停止供應電源電壓之前的工作。
說明圖9的期間3的工作。在進行停止供應電源電壓之前的工作之後，在期間3開始時，將電位V2設定為電源電位VSS，且停止向記憶元件200供應電源電壓。當電源電壓的供應停止時，保持在第一儲存電路201中的資料(dataX)消失。但是，在停止向記憶元件200供應電源電壓之後，對應於保持在第一儲存電路201中的資料(dataX)的信號電位(VX)也由電容元件208或電晶體210的閘極電容保持於節點M2中。由於電晶體209的截止電流極小，所以可以在長期間保持由電容元件208或電晶體210的閘極電容保持的電位(節點M2的電位VX)。因此，在停止供應電源電壓之後，記憶元件200也保持資料(dataX)。期間3 對應於停止向記憶元件200供應電源電壓的期間。
(再次開始供應電源電壓的工作)
說明圖9的期間4的工作。在藉由將電位V2設定為電源電位VDD來再次開始向記憶元件200供應電源電壓之後，將控制信號S2的電位設定為低位準，使開關204的第一端子與第二端子之間處於導通狀態，且使開關203的第一端子與第二端子之間處於非導通狀態。此時，控制信號S1的電位是低位準，且電晶體209保持截止狀態。另外，控制信號S3的電位是低位準，開關205的第一端子與第二端子之間處於非導通狀態。因此，可以向開關203的第二端子及開關204的第一端子(節點M1)供應作為固定電位的電源電位VDD(以下，稱為預充電工作)。節點M1的電位由電容元件207保持。
在上述預充電工作之後，在期間5中，藉由將控制信號S2的電位設定為高位準，使開關203的第一端子與第二端子之間處於導通狀態，且使開關204的第一端子與第二端子之間處於非導通狀態。此時，控制信號S1的電位保持低位準，且電晶體209保持截止狀態。另外，控制信號S3的電位是低位準，開關205的第一端子與第二端子之間處於非導通狀態。藉由根據保持在電容元件208或電晶體210的閘極電容中的信號(節點M2的電位VX)選擇電晶體210的導通或截止，決定開關203的第二端子及開關204的第一端子(節點M1)的電位。明確而言，當電晶體 210處於導通時，向節點M1供應電位V1(例如，電源電位VSS)。另一方面，當電晶體210處於截止時，節點M1的電位維持為由上述預充電工作決定的固定電位(例如，電源電位VDD)。如此，節點M1的電位對應於電晶體210的導通或截止而成為電源電位VDD或電源電位VSS。
例如，在保持在第一儲存電路201中的信號對應於數位值“1”的情況下，從第一儲存電路201的輸出端子OUT輸出的信號的電位是高位準。此時，節點M1是對應於數位值“0”的信號的低位準電源電位VSS。另一方面，在保持在第一儲存電路201中的信號對應於數位值“0”時，從第一儲存電路201的輸出端子OUT輸出的信號的電位是低位準。此時，節點M1是對應於數位值“1”的信號的高位準的電源電位VDD。換言之，節點M1保持對應於與儲存在第一儲存電路201中的信號不同的數位值的電位。在圖9中，將該電位記載為VXb。換言之，對應於在期間2中從第一儲存電路201輸入的資料(dataX)的信號的電位被轉換為節點M1的電位(VXb)。
然後，在期間6中，將控制信號S3的電位設定為高位準，使開關205的第一端子與第二端子之間處於導通狀態。此時，控制信號S2的電位維持高位準。另外，控制信號S1的電位維持低位準，且電晶體209保持截止狀態。藉由上述工作，對應於開關203的第二端子及開關204的第一端子的電位(節點M1的電位(VXb))的信號在邏輯元件206中成為對應於資料(dataX)的反轉信號。該反轉 信號被輸入到第一儲存電路201。因此，第一儲存電路201可以再次保持在停止向記憶元件200供應電源電壓之前保持的資料(dataX)。
在圖8所示的記憶元件200中，在藉由期間4中的預充電工作將節點M1的電位設定為固定電位(在圖9中，電源電位VDD)之後，在期間5中將其設定為對應於資料(dataX)的電位VXb，因此可以縮短直到節點M1的電位被決定為所定的電位VXb為止的時間。換言之，在圖8所示的記憶元件200中，藉由設置開關203及開關204，能夠進行預充電工作，從而可以縮短直到在再次開始供應電源電壓之後第一儲存電路201保持原來的資料為止的時間。
在本發明的一個實施例中，在不向記憶體裝置所具有的各記憶元件200供應電源電壓的期間，可以藉由設置在第二儲存電路202中的電容元件208或電晶體210的閘極電容保持儲存在相當於揮發性記憶體的第一儲存電路201中的資料。
另外，在電晶體209中，由於通道形成區包含氧化物半導體，所以截止電流極小。因此，藉由使用電晶體209，即使在不向記憶元件200供應電源電壓的情況下也可以在長期間在電容元件208或電晶體210的閘極電容中保持電荷。因此，記憶元件200在停止供應電源電壓的期間也可以保持資料。
另外，在第二儲存電路202中，在再次開始向記憶元 件200供應電源電壓之後，由電容元件208或電晶體210的閘極電容保持的信號被轉換為電晶體210的狀態(導通或截止)，所以可以利用電晶體210的汲極電流從第二儲存電路202讀出上述信號。因此，即使對應於保持在電容元件208或電晶體210的閘極電容中的信號的電位或多或少有變動，也可以準確地讀出原來的信號。
藉由將上述記憶元件200用於CPU101所具有的暫存器或快取記憶體等記憶體裝置，可以防止因停止供應電源電壓而記憶體裝置內的資料消失。另外，可以在短時間內移動停止供應電源電壓之前的狀態，還可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電源電壓之前的狀態。因此，在CPU101、半導體顯示裝置100中，不管從對像素部106寫入完影像信號到下次開始寫入影像信號為止的時間長如60秒還是短如毫秒單位，都可以停止供應電源電壓。因此，可以提供能夠抑制耗電量的半導體顯示裝置100。
另外，在本發明的一個實施例中，CPU101所具有的記憶體裝置的各記憶元件200具有儲存第一儲存電路的資料的第二儲存電路，並且第二儲存電路具有蓄積電荷儲存資料的記憶部及其截止電流極小且控制記憶部中的該電荷的供應、保持、放出的電晶體，即可。圖8所示的結構的記憶元件200相當於本發明的一個實施例，並且CPU101所具有的記憶體裝置的各記憶元件也可以具有與圖8所示的結構不同的結構。
接著，用圖16說明根據本發明的一個實施例的記憶元件200的與圖8不同的結構的一個例子。
圖16所示的記憶元件250具有第一儲存電路251和第二儲存電路252。第一儲存電路251具有：使被輸入的信號的極性反轉並將其輸出的第一邏輯元件253a及第二邏輯元件253b；電晶體254；以及電晶體255。第二儲存電路252具有電晶體257和相當於記憶部的電容元件256。
包含被輸入到記憶元件250的資料的信號Din藉由電晶體254被供應到第一邏輯元件253a的輸入端子。第一邏輯元件253a的輸出端子連接到第二邏輯元件253b的輸入端子。第二邏輯元件253b的輸出端子藉由電晶體255連接到第一邏輯元件253a的輸入端子。第一邏輯元件253a的輸出端子或第二邏輯元件253b的輸入端子的電位作為信號Dout被輸出到下一級的記憶元件250或其他電路。
注意，雖然在圖16中示出使用反相器作為第一邏輯元件253a和第二邏輯元件253b的例子，但是除反相器以外，還可以使用時脈反相器(clocked inverter)作為第一邏輯元件253a或第二邏輯元件253b。
電容元件256藉由電晶體254和電晶體257連接到記憶元件250的輸入端子，即被施加信號Din的電位的節點，使得根據需要可以儲存被輸入到記憶元件250的信號Din的資料。具體來說，電容元件256所具有的一對電極 的一方的電極藉由電晶體257連接到第一邏輯元件253a的輸入端子，另一方的電極連接到被施加接地電位等低位準的電源電位VSS的節點。
此外，由於電晶體257在通道形成區中包含氧化物半導體，所以電晶體257的截止電流比含有例如矽或鍺等的半導體的一般的電晶體的截止電流小得多。電容元件256中保持資料的期間的長度取決於蓄積在電容元件256中的電荷藉由電晶體257洩漏的量。因此，藉由利用如上所述那樣的截止電流極小的電晶體257保持蓄積在電容元件256中的電荷，可以防止電荷從電容元件256洩漏，從而可以確保長的資料保持期間。
儘管圖16示出構成電晶體257的電晶體具有單閘極結構的情況下的例子，但上述電晶體也可以具有多閘極結構，其中包括多個電連接的閘極電極，從而包括多個通道形成區。
注意，雖然在圖16中示出電晶體257只具有一個電晶體的結構，然而本發明不侷限於此結構。在本發明的一個實施例中，電晶體257也可以具有多個電晶體。在電晶體257具有用作切換元件的多個電晶體的情況下，上述多個電晶體可以按並聯、串聯或並聯和串聯組合的方式彼此連接。
另外，記憶元件250根據需要還可以具有其他電路元件，例如二極體、電阻元件或電感器等。
第一邏輯元件253a具有如下結構：閘極電極相互連 接的p通道型電晶體258和n通道型電晶體259串聯連接在被施加高位準的電源電位VDD的第一節點和被施加低位準的電源電位VSS的第二節點之間。具體來說，p通道型電晶體258的源極端子連接到被施加電源電位VDD的第一節點，n通道型電晶體259的源極端子連接到被施加電源電位VSS的第二節點。此外，p通道型電晶體258的汲極端子連接到n通道電晶體259的汲極端子，上述兩個汲極端子的電位可視為第一邏輯元件253a的輸出端子的電位。此外，p通道型電晶體258的閘極電極和n通道電晶體259的閘極電極的電位可視為第一邏輯元件253a的輸入端子的電位。
第二邏輯元件253b具有如下結構：閘極電極相互連接的p通道電晶體260和n通道型電晶體261串聯連接在被施加高位準的電源電位VDD的第一節點和被施加低位準的電源電位VSS的第二節點之間。具體來說，p通道型電晶體260的源極端子連接到被施加電源電位VDD的第一節點，n通道型電晶體261的源極端子連接到被施加電源電位VSS的第二節點。此外，p通道型電晶體260的汲極端子連接到n通道型電晶體261的汲極端子，上述兩個汲極端子的電位可視為第二邏輯元件253b的輸出端子的電位。此外，p通道型電晶體260的閘極電極和n通道型電晶體261的閘極電極的電位可視為第二邏輯元件253b的輸入端子的電位。
電晶體254的導通或截止的狀態由被施加到其閘極電 極的信號Sig1選擇。電晶體255的導通或截止的狀態由被施加到其閘極電極的信號Sig2選擇。電晶體257的導通或截止的狀態由被施加到其閘極電極的控制信號Sig3選擇。
另外，第一邏輯元件253a和第二邏輯元件253b需要以高速工作。因此，較佳的是，將在通道形成區中包括具有結晶性的矽或鍺的電晶體用作第一邏輯元件253a所具有的n通道型電晶體259或p通道型電晶體258，或者將其用作第二邏輯元件253b所具有的n通道型電晶體261或p通道型電晶體260。
另外，電晶體254或電晶體255也可以在通道形成區中包括具有結晶性的矽或鍺。
下面，將說明圖16所示的記憶元件250的工作的一個例子。
首先，在寫入資料時，使電晶體254導通，使電晶體255截止，使電晶體257截止。然後，藉由對第一節點施加電源電位VDD，且對第二節點施加電源電位VSS，對第一儲存電路251施加電源電壓。被施加到記憶元件250的信號Din的電位藉由電晶體254被施加到第一邏輯元件253a的輸入端子，因此第一邏輯元件253a的輸出端子的電位成為信號Din的極性反轉了的電位。然後，使電晶體255導通，連接第一邏輯元件253a的輸入端子與第二邏輯元件253b的輸出端子，從而對第一邏輯元件253a和第二邏輯元件253b寫入資料。
接著，當利用第一邏輯元件253a和第二邏輯元件253b保持被輸入的資料時，在使電晶體255導通並使電晶體257截止的狀態下，使電晶體254截止。藉由使電晶體254截止，被輸入的資料由第一邏輯元件253a和第二邏輯元件253b保持。此時，藉由對第一節點施加電源電位VDD，並對第二節點施加電源電位VSS，維持電源電壓被施加到第一節點和第二節點之間的狀態。
第一邏輯元件253a的輸出端子的電位反映由第一邏輯元件253a和第二邏輯元件253b保持的資料。因此，藉由讀取上述電位，可以從記憶元件250讀出資料。
另外，在當保持資料時停止供應電源電壓的情況下，在停止供應電源電壓之前在電容元件256中保持資料。當在電容元件256中保持資料時，首先，使電晶體254截止，使電晶體255導通，使電晶體257導通。然後，藉由電晶體257在電容元件256中蓄積與由第一邏輯元件253a和第二邏輯元件253b保持的資料值對應的量的電荷，對電容元件256寫入資料。藉由在資料被儲存在電容元件256中之後，使電晶體257截止，來保持儲存在電容元件256中的資料。在使電晶體257截止之後，例如，對第一節點和第二節點施加電源電位VSS，使得節點具有相等的電位，從而停止對第一節點和第二節點之間施加電源電壓。另外，在資料被儲存在電容元件256中之後，也可以使電晶體255截止。
如上所述的那樣，當在電容元件256中保持被輸入的 資料時，不需要對第一節點和第二節點之間施加電源電壓，因此，藉由第一邏輯元件253a所具有的p通道型電晶體258及n通道型電晶體259、或第二邏輯元件253b所具有的p通道型電晶體260及n通道型電晶體261，可以使流過第一節點和第二節點之間的截止電流極接近於零。結果，可以大幅度地降低保持資料時的起因於第一儲存電路251的截止電流的耗電量，從而可以降低記憶體裝置及使用記憶體裝置的半導體顯示裝置的耗電量。
如上所述，電晶體257中的截止電流極小。因此，當上述電晶體257截止時，蓄積在電容元件256中的電荷不容易洩漏，因此，資料得以保持。
另外，在讀出儲存在電容元件256中的資料的情況下，使電晶體254截止。然後，再次對第一節點施加電源電位VDD，對第二節點施加電源電位VSS，從而對第一節點和第二節點之間施加電源電壓。然後，藉由使電晶體257導通，可以從記憶元件250讀出具有反映資料的電位的信號Dout。
接著，圖10A示出CPU101所具有的記憶體裝置的結構的一個例子。圖10A所示的記憶體裝置具有切換元件221和具有多個記憶元件200的記憶元件群222。藉由切換元件221對記憶元件群222所具有的每個記憶元件200施加高位準的電源電位VDD。此外，對記憶元件群222所具有的每個記憶元件200施加信號IN的電位和低位準的電源電位VSS的電位。
在圖10A中，作為切換元件221使用電晶體，並且該電晶體的開關由被施加到該電晶體的閘極電極的控制信號SigA控制。
注意，雖然在圖10A中示出切換元件221只具有一個電晶體的結構，然而本發明不侷限於此結構。在本發明的一個實施例中，切換元件221也可以具有多個電晶體。當切換元件221具有用作切換元件的多個電晶體時，上述多個電晶體可以按並聯、串聯、或組合並聯和串聯的方式相互連接。
另外，雖然在圖10A中藉由切換元件221控制向記憶元件群222所具有的各記憶元件200供應高位準的電源電位VDD，但是也可以藉由切換元件221控制供應低位準的電源電位VSS。圖10B示出記憶體裝置的一個例子，其中藉由切換元件221向記憶元件群222所具有的各記憶元件200供應低位準的電源電位VSS。可以利用切換元件221控制向記憶元件群222所具有的各記憶元件200供應低位準的電源電位VSS。
本實施例可以與其他實施例適當地組合而實施。
實施例2
在本實施例中，說明能夠用於上述實施例所示的半導體顯示裝置100中的掃描線驅動電路109及信號線驅動電路108的移位暫存器的一個例子。
圖11A和圖11B示出本實施例中的移位暫存器的結 構的一個例子。
圖11A所示的移位暫存器包括P個(P為3以上的自然數)單元時序電路10。在圖11A中，將P個單元時序電路10分別稱為單元時序電路FF_1至單元時序電路FF_P。
啟始信號ST和重設信號Res被輸入到每個單元時序電路FF_1至單元時序電路FF_P。
此外，時脈信號CK1、時脈信號CK2和時脈信號CK3被輸入到每個單元時序電路FF_1至單元時序電路FF_P。作為時脈信號CK1、時脈信號CK2和時脈信號CK3，例如可以使用例如第一時脈信號(也稱為CLK1)、第二時脈信號(也稱為CLK2)、第三時脈信號(也稱為CLK3)和第四時脈信號(也稱為CLK4)中的任三個。第一時脈信號至第四時脈信號是重複出現高位準的電位和低位準的電位的數位信號。注意，彼此相鄰的單元時序電路10被輸入彼此不同組合的時脈信號。圖11A所示的移位暫存器用第一時脈信號至第四時脈信號控制單元時序電路10的工作。藉由採用上述結構，能夠提高工作速度。
圖11B示出圖11A所示的單元時序電路10的具體電路結構的一個例子。
圖11B所示的單元時序電路具有電晶體31、電晶體32、電晶體33、電晶體34、電晶體35、電晶體36、電晶體37、電晶體38、電晶體39、電晶體40以及電晶體41。以下，作為例子舉出上述所有電晶體是n通道型的情 況，說明其具體連接關係。
另外，在本實施例中，將電晶體所具有的源極端子和汲極端子中的一方稱為第一端子並將另一方稱為第二端子，說明單元時序電路的結構。
電源電位Va被輸入到電晶體31的第一端子，啟始信號ST被輸入到電晶體31的閘極電極。電源電位Vb被輸入到電晶體32的第一端子，並且電晶體32的第二端子與電晶體31的第二端子連接。
注意，電源電位Va和電源電位Vb中的任一方是高位準的電位Vdd，而另一個是低位準的電位Vss。在上述所有電晶體為p通道型的情況下電源電位Va和電源電位Vb的關係互換。另外，電源電位Va和電源電位Vb之間的電位差相當於電源電壓。
電晶體33的第一端子與電晶體31的第二端子連接，並且電源電位Va被輸入到電晶體33的閘極電極。
電源電位Va被輸入到電晶體34的第一端子，並且時脈信號CK3被輸入到電晶體34的閘極電極。
電晶體35的第一端子與電晶體34的第二端子連接，電晶體35的第二端子與電晶體32的閘極電極連接，而時脈信號CK2被輸入到電晶體35的閘極電極。
電源電位Va被輸入到電晶體36的第一端子，而重設信號Res被輸入到電晶體36的閘極電極。
電源電位Vb被輸入到電晶體37的第一端子，電晶體37的第二端子與電晶體32的閘極電極及電晶體36的第 二端子連接，並且啟始信號ST被輸入到電晶體37的閘極電極。
時脈信號CK1被輸入到電晶體38的第一端子，並且電晶體38的閘極電極與電晶體33的第二端子連接。
電源電位Vb被輸入到電晶體39的第一端子，電晶體39的第二端子與電晶體38的第二端子連接，而電晶體39的閘極電極與電晶體32的閘極電極連接。
時脈信號CK1被輸入到電晶體40的第一端子，並且電晶體40的閘極電極與電晶體33的第二端子連接。
電源電位Vb被輸入到電晶體41的第一端子，電晶體41的第二端子與電晶體40的第二端子連接，而電晶體41的閘極電極與電晶體32的閘極電極電連接。
在圖11B中，電晶體33的第二端子、電晶體38的閘極電極和電晶體40的閘極電極的連接點是節點NA。另外，電晶體32的閘極電極、電晶體35的第二端子、電晶體36的第二端子、電晶體37的第二端子、電晶體39的閘極電極和電晶體41的閘極電極的連接點是節點NB。電晶體38的第二端子和電晶體39的第二端子的連接點是節點NC。電晶體40的第二端子和電晶體41的第二端子的連接點是節點ND。
圖11B所示的單元時序電路作為第一輸出信號OUT1輸出節點NC的電位，並作為第二輸出信號OUT2輸出節點ND的電位。第二輸出信號OUT2例如在掃描線驅動電路109中用作選擇像素130的掃描信號SCN，並在信號線 驅動電路108中用作用於對所選擇的像素130輸出影像信號的信號。
作為被輸入到第一級單元時序電路FF_1的啟始信號ST，例如使用上述實施例的半導體顯示裝置100中的啟始信號GSP或啟始信號STP等。此外，在第二級以後的單元時序電路FF_2至單元時序電路FF_P中，作為啟始信號ST使用各先前級的單元時序電路中第一輸出信號OUT1。
在單元時序電路FF_1至單元時序電路FF_P-2中，在目前級之後二級的單元時序電路中的第一輸出信號OUT1用作重設信號Res。此外，在單元時序電路FF_P-1和單元時序電路FF_P中，作為重設信號Res例如可以使用另行生成的信號。另外，第P-1級的單元時序電路FF_P-1及第P級之單元時序電路FF_P用作虛擬單元時序電路。
接著，將參照圖12A和圖12B說明圖11A所示的移位暫存器的工作的一個例子。
圖12A為示出圖11B所示的單元時序電路的工作的一個例子的時序圖，並且圖12B為示出圖11A所示的移位暫存器的工作的一個例子的時序圖。
另外，圖12A例示圖11A所示的單元時序電路10具有圖11B所示的結構的情況的時序圖。此外，以下說明如下情況的例子：圖11B所示的單元時序電路10中的所有電晶體31至電晶體41均為n通道型電晶體，作為電源電位Va輸入電位Vdd，並且作為電源電位Vb輸入電位 Vss。
如圖12A所示的那樣，在各單元時序電路10中，在選擇期間61中，當藉由被輸入啟始信號ST的脈衝，電晶體31導通時，節點NA的電位因升壓(bootstrap)工作變成電位Vdd以上，由此電晶體38及電晶體40導通。此外，當被輸入啟始信號ST的脈衝，電晶體37導通時，節點NB的電位變為低位準，電晶體39及電晶體41截止。因此，第一輸出信號OUT1的電位成為高位準，且第二輸出信號OUT2的電位成為高位準。
此外，在非選擇期間62中，藉由被輸入重設信號Res的脈衝，電晶體36導通，節點NB的電位成為高位準，由此電晶體32、電晶體39及電晶體41導通。此外，藉由電晶體32導通，節點NA的電位成為低位準，由此電晶體38及電晶體40截止。因此，第一輸出信號OUT1及第二輸出信號OUT2的電位維持低位準。
藉由在單元時序電路10中根據第一時脈信號CLK1至第四時脈信號CLK4依次進行上述工作，如圖12B所示的那樣，可以從各單元時序電路10輸出脈衝依次偏移的第一輸出信號OUT1及第二輸出信號OUT2。
在將本實施例所示的移位暫存器用於上述實施例的半導體顯示裝置100所具有的掃描線驅動器電路109或信號線驅動器電路108的情況下，藉由停止供應輸入到各單元時序電路10的電源電壓、時脈信號CLK等驅動信號、輸入到第一級單元時序電路的啟始信號SP等驅動信號，可 以停止掃描線驅動電路109及信號線驅動電路108的工作。
本實施例可以與其他實施例適當地組合而實施。
實施例3
在本實施例中，將說明CPU的具體的一個實施例。在圖13中以方塊示出CPU的結構的一個例子。
CPU600具有控制裝置601、相當於運算裝置的ALU(Arithmetic Logic Unit：算術邏輯單元)602、資料快取記憶體603、指令快取記憶體604、程式計數器605、指令暫存器606、主記憶體607和暫存器檔608。
控制裝置601具有解碼被輸入的指令並將其執行的功能。ALU602具有執行各種運算處理例如四則運算、邏輯運算等的功能。資料快取記憶體603是暫時儲存使用頻率高的資料的緩衝記憶體裝置。指令快取記憶體604是緩衝記憶體裝置，其暫時儲存發送到控制裝置601的指令(程式)中的使用頻率高的指令。程式計數器605是儲存接下來要執行的指令的位址的暫存器。指令暫存器606是儲存接下來要執行的指令的暫存器。用於ALU602中的運算處理的資料、在控制裝置601中執行的指令被儲存在主記憶體607中。暫存器堆608具有包括通用暫存器的多個暫存器並可以儲存從主記憶體607讀出的資料、在ALU602中的運算處理期間得到的資料、作為ALU602中的運算處理的結果得到的資料等。
接著，說明CPU600的工作。
控制裝置601根據儲存在程式計數器605中的接下來執行的指令從指令快取記憶體604的相應位址讀出指令，並使指令暫存器606儲存上述指令。當相應指令不儲存在指令快取記憶體604的相應位址中時，存取主記憶體607的相應位址，從主記憶體607讀出指令，並使指令暫存器606儲存該指令。在這種情況下，在指令快取記憶體604中也儲存上述指令。
控制裝置601對儲存在指令暫存器606中的指令進行解碼並執行該指令。具體來說，控制裝置601根據上述指令生成用於控制ALU602的工作的各種信號。
當要執行的指令是運算指令時，用儲存在暫存器堆608中的資料使ALU602進行運算處理，並在暫存器堆608中容納運算處理的結果。
當要執行的指令是載入指令(loading instruction)時，控制裝置601首先存取資料快取記憶體603的相應位址，檢查相應資料是否存在於資料快取記憶體603中。當相應資料存在於資料快取記憶體603中時，將上述資料從資料快取記憶體603的相應位址複製到暫存器檔608。當相應資料不存在於資料快取記憶體603中時，將上述資料從主記憶體607的相應位址複製到資料快取記憶體603的相應位址，然後將上述資料從資料快取記憶體603的相應位址複製到暫存器檔608。在相應資料不存在的情況下，由於如上所述的那樣必須存取低速主記憶體607，所以與僅存 取緩衝記憶體裝置例如資料快取記憶體603等的情況相比，花費了長時間來執行指令。然而，藉由不僅是上述資料而且主記憶體607中的該資料的位址和該資料附近的位址的資料都被複製到緩衝記憶體裝置中，可以以高速進行對主記憶體607中的該資料的位址及其附近的位址的第二次及隨後的存取。
當要執行的指令是儲存指令(store instruction)時，在資料快取記憶體603的相應位址中儲存暫存器檔608的資料。此時，控制裝置601首先存取資料快取記憶體603的相應位址，檢查相應資料是否能容納在資料快取記憶體603中。當資料能夠容納在資料快取記憶體603中時，將上述資料從暫存器檔608複製到資料快取記憶體603的相應位址。當不能容納資料時，在部分資料快取記憶體603中分配新的相應位址，並將上述從暫存器檔608複製到資料快取記憶體603的相應位址。可以就在資料被複製到資料快取記憶體603之後將上述還複製到主記憶體607。另外，也可以採用如下結構：將一些資料複製到資料快取記憶體603，然後將該資料集體複製到主記憶體607。
然後，在執行指令之後，控制裝置601再次存取程式計數器605，並重複對從指令暫存器606讀出的指令進行解碼和執行的上述工作。
在本發明的一個實施例中，藉由將上述實施例所示的記憶體裝置用於緩衝記憶體裝置例如資料快取記憶體603或指令快取記憶體604等，可以防止因停止供應電源電壓 而緩衝記憶體裝置內的資料消失。另外，可以在短時間內進行停止供應電源電壓之前的狀態的保存，還可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電源之前的狀態。因此，在CPU600的整體、構成CPU600的控制裝置601、ALU602等邏輯電路中，不管從對像素部106寫入完影像信號到下次開始寫入影像信號為止的時間長如60秒還是短如毫秒單位，都可以停止供應電源電壓。因此，可以抑制CPU600的耗電量。
本實施例可以與其他實施例適當地組合而實施。
實施例4
在本實施例中，作為例子舉出圖5B所示的像素130，說明根據本發明的一個實施例的半導體顯示裝置的像素結構。
圖14A示出像素的俯視圖的一個例子。另外，圖14B示出沿圖14A的虛線A1-A2的剖面圖。
圖14A、圖14B所示的像素具有：用作掃描線GL的導電膜501；用作信號線SL的導電膜502；用作佈線COM的導電膜503；以及用作電晶體131的第二端子的導電膜504。導電膜501也用作圖5B所示的電晶體131的閘極電極。另外，導電膜502也用作電晶體131的第一端子。
在基板500上形成有基底膜550。作為基底膜550，例如可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化 矽膜、氮化鋁膜、氧化鋁膜、氮氧化鋁膜中的一種的單層或多種的疊層。尤其是，藉由作為基底膜使用高阻擋性的絕緣膜例如氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜或氮氧化鋁膜等，可以防止水分或氫等的氛圍中的雜質或者包含在基板500內的鹼金屬、重金屬等的雜質侵入到在後面形成的主動層507內、閘極絕緣膜506內或主動層507與其他絕緣膜的介面及其近旁。另外，為了防止成為電子施體(donor)的氫侵入到主動層507內，將基底膜550內的氫濃度抑制為盡可能地低較佳。明確而言，基底膜550內的氫濃度為7.2×1020cm-3以下較佳。
另外，在本說明書中，氧氮化物是指在其組成中含氧量多於含氮量的物質。另外，氮氧化物是指在其組成中含氮量多於含氧量的物質。
導電膜501、導電膜503可以藉由將形成在基底膜550上的一個導電膜加工為所希望的形狀來形成。在導電膜501、導電膜503上形成有閘極絕緣膜506。再者，導電膜502、導電膜504可以藉由將形成在閘極絕緣膜506上的一個導電膜加工為所希望的形狀來形成。
另外，電晶體131的主動層507形成在閘極絕緣膜506上的與導電膜501重疊的位置。如圖14A和圖14B所示的那樣，較佳的是，採用主動層507完全重疊於用作閘極電極的導電膜501的結構。藉由採用上述結構，可以防止因從基板500一側入射的光而使主動層507中的氧化物半導體劣化，從而可以防止引起電晶體131的臨界電壓遷 移等特性劣化。
再者，在圖14A和圖14B所示的像素中，以覆蓋主動層507、導電膜502、導電膜504的方式依次形成有絕緣膜512和絕緣膜513。並且，在絕緣膜513上形成有像素電極505，並且導電膜504藉由形成在絕緣膜512和絕緣膜513中的接觸孔與像素電極505連接。
另外，用作佈線COM的導電膜503隔著閘極絕緣膜506重疊於導電膜504的部分用作電容元件133。
另外，在本實施例中，在導電膜501和閘極絕緣膜506之間形成有絕緣膜508。由於絕緣膜508設置在導電膜501和導電膜502之間，所以可以利用絕緣膜508抑制產生在導電膜501和導電膜502之間的寄生電容。
另外，在本實施例中，在導電膜503和閘極絕緣膜506之間形成有絕緣膜509。並且，在像素電極505上的與絕緣膜509重疊的位置形成有間隔物510。
另外，圖14A示出形成到間隔物510的像素的俯視圖。圖14B示出以與形成到間隔物510的基板500對置的方式配置有基板514的情況。
在基板514上形成有共同電極515，並且在像素電極505和共同電極515之間設置有包括液晶的液晶層516。在像素電極505、共同電極515及液晶層516彼此重疊的區域中形成有液晶元件18。
在透過型液晶顯示裝置的情況下，較佳的是，使用具有透光性的導電材料形成像素電極505及共同電極515。 另外，在反射型液晶顯示裝置的情況下，較佳的是，使用具有透光性的導電材料形成共同電極515並使用反射光的導電材料形成像素電極505。
明確而言，作為像素電極505及共同電極515，除了氧化銦、氧化銦-氧化錫(ITO：Indium Tin Oxide)、包含矽或氧化矽的氧化銦-氧化錫、氧化銦-氧化鋅(Indium Zinc Oxide)、包含氧化鎢及氧化鋅的氧化銦、含有氮的Al-Zn類氧化物半導體、含有氮的Zn類氧化物半導體、含有氮的Sn-Zn類氧化物半導體、金(Au)、鉑(Pt)、鎳(Ni)、鎢(W)、鉻(Cr)、鉬(Mo)、鐵(Fe)、鈷(Co)、銅(Cu)、鈀(Pd)、鈦(Ti)之外，還可以使用屬於元素週期表中第1族或第2族的元素，即鹼金屬諸如鋰(Li)和銫(Cs)等、鹼土金屬諸如鎂(Mg)、鈣(Ca)和鍶(Sr)等、包含它們的合金(MgAg、AlLi)、稀土金屬諸如銪(Eu)和鐿(Yb)等、包含它們的合金等。另外，例如在藉由濺射法或蒸鍍法(包括真空蒸鍍法)等使用上述材料形成導電膜之後，藉由使用光微影法的蝕刻將該導電膜加工為所希望的形狀，從而可以形成像素電極505及共同電極515。
另外，也可以在像素電極505與液晶層516之間或者在共同電極515與液晶層516之間適當地設置配向膜。配向膜可以使用聚醯亞胺、聚乙烯醇等有機樹脂形成，且對其表面進行了摩擦(rubbing)等用來使液晶分子向一定的方向配列的配向處理。藉由以接觸於配向膜的方式使纏繞有尼龍等的布的滾筒轉動，沿固定方向擦磨上述配向膜的表 面，可以進行摩擦處理。另外，也可以不進行配向處理而使用氧化矽等無機材料藉由蒸鍍法直接形成具有配向特性的配向膜。
另外，為了形成液晶層516進行的液晶注入可以使用分配器法(dispenser method：滴落法)或浸漬法(pumping method：泵浦法)。
另外，在基板514上設置有能夠遮蔽光的遮蔽膜517，以便防止像素之間的液晶配向的無序所導致的向錯被視認或防止擴散的光入射到鄰近的多個像素。作為遮蔽膜517，可以使用包含碳黑、低價氧化鈦等黑色顏料的有機樹脂。此外，也可以利用使用鉻的膜形成遮蔽膜。
另外，藉由以與電晶體131的主動層507重疊的方式設置遮蔽膜517，可以防止因從基板514一側入射的光而使主動層507中的氧化物半導體劣化，從而可以防止引起電晶體131的臨界電壓遷移等特性劣化。
另外，雖然在圖14A和圖14B中作為例子舉出具有在像素電極505和共同電極515之間夾有液晶層516的結構的液晶元件18，但是根據本發明的一個實施例的液晶顯示裝置不侷限於該結構。如IPS型液晶元件或使用藍相的液晶元件的那樣，也可以在一個基板上形成有一對電極。
另外，在將驅動電路形成在面板上的情況下，藉由對用於驅動電路的電晶體也進行利用閘極電極或遮蔽膜的遮光，可以防止引起電晶體的臨界電壓遷移等特性劣化。
本實施例可以與其他實施例適當地組合而實施。
實施例5
根據本發明的一個實施例的半導體顯示裝置可以用於顯示設備、個人電腦或具備儲存媒體的影像再現裝置(典型的是，能夠再現儲存媒體如數位通用磁片(DVD：Digital Versatile Disc)等並具有可以顯示其影像的顯示器的裝置)中。另外，作為可以使用根據本發明的一個實施例的半導體顯示裝置的電子裝置，可以舉出行動電話、包括可攜式遊戲機的遊戲機、可攜式資訊終端、電子書閱讀器、視頻攝像機、數位相機等影像拍攝裝置、護目鏡型顯示器(頭部安裝顯示器)、導航系統、音頻再現裝置(汽車音響系統、數位音頻播放器等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動售貨機等。在圖15A至圖15E中示出這些電子裝置的具體例子。
圖15A是一種可攜式遊戲機，該可攜式遊戲機包括外殼5001、外殼5002、顯示部5003、顯示部5004、麥克風5005、揚聲器5006、操作鍵5007以及觸控筆5008等。藉由將根據本發明的一個實施例的半導體顯示裝置用於顯示部5003或顯示部5004，可以提供耗電量低的可攜式遊戲機。注意，雖然圖15A所示的可攜式遊戲機包括兩個顯示部5003和顯示部5004，但是可攜式遊戲機所具有的顯示部的數量不限於兩個。
圖15B是顯示設備，該顯示設備包括外殼5201、顯 示部5202以及支撐台5203等。藉由將根據本發明的一個實施例的半導體顯示裝置用於顯示部5202，可以提供耗電量低的顯示設備。另外，顯示設備包括用於個人電腦、TV播放接收、廣告顯示等的所有資訊顯示用顯示設備。
圖15C是筆記型個人電腦，該筆記型個人電腦包括外殼5401、顯示部5402、鍵盤5403以及指向裝置5404等。藉由將根據本發明的一個實施例的半導體顯示裝置用於顯示部5402，可以提供耗電量低的筆記型個人電腦。
圖15D是可攜式資訊終端，該可攜式資訊終端包括第一外殼5601、第二外殼5602、第一顯示部5603、第二顯示部5604、連接部5605以及操作鍵5606等。第一顯示部5603設置在第一外殼5601中，第二顯示部5604設置在第二外殼5602中。而且，第一外殼5601和第二外殼5602由連接部5605連接，由連接部5605可以改變第一外殼5601和第二外殼5602之間的角度。第一顯示部5603的影像也可以根據連接部5605所形成的第一外殼5601和第二外殼5602之間的角度切換。此外，也可以將附加有作為位置輸入裝置的功能的半導體顯示裝置用於第一顯示部5603和第二顯示部5604中的至少一個。另外，可以藉由在半導體顯示裝置中設置觸控螢幕附加作為位置輸入裝置的功能。或者，還可以藉由將被稱為光感測器的光電轉換元件設置在半導體顯示裝置的像素部中附加作為位置輸入裝置的功能。藉由將根據本發明的一個實施例的半導體顯示裝置用於第一顯示部5603或第二顯示部 5604，可以提供耗電量低的可攜式資訊終端。
圖15E是視頻攝像機，該視頻攝像機包括第一外殼5801、第二外殼5802、顯示部5803、操作鍵5804、透鏡5805以及連接部5806等。操作鍵5804及透鏡5805設置在第一外殼5801中，顯示部5803設置在第二外殼5802中。而且，第一外殼5801和第二外殼5802由連接部5806連接，由連接部5806可以改變第一外殼5801和第二外殼5802之間的角度。顯示部5803的影像也可以根據連接部5806所形成的第一外殼5801和第二外殼5802之間的角度切換。藉由將根據本發明的一個實施例的半導體顯示裝置用於顯示部5803，可以提供耗電量低的視頻攝像機。
本實施例可以與其他實施例適當地組合而實施。
實施例6
在本實施例中，說明適用於影像記憶體的記憶體裝置的結構。圖7A至圖7C示出記憶體裝置所具有的記憶單元701的具體結構例子。
另外，在本實施例中，將電晶體所具有的源極端子和汲極端子中的一方稱為第一端子並將另一方稱為第二端子，說明記憶單元701的結構。
圖7A所示的記憶單元701包括用作切換元件的電晶體703和電容元件720。電晶體703的閘極電極與字線WL連接。此外，電晶體703的第一端子與資料線DL連 接，並且電晶體703的第二端子與電容元件720的一方的電極連接。電容元件720的另一方的電極與被供應接地電位等固定電位的節點連接。
在圖7A所示的記憶單元701中，當寫入影像資訊時，電晶體703導通，包括影像資訊的電位從資料線DL藉由電晶體703被施加到電容元件720的一方的電極。並且，藉由根據上述信號的電位控制蓄積在電容元件720中的電荷量，對記憶單元701寫入影像資訊。
接著，當保持影像資訊時，電晶體703截止，在電容元件720中保持電荷。電晶體703由於包含氧化物半導體等能隙寬的半導體，所以具有截止電流極小的特性。因此，蓄積在電容元件720中的電荷不容易洩漏，與將矽等半導體材料用於電晶體703的情況相比，可以在更長期間保持影像資訊。
當讀出影像資訊時，電晶體703導通，藉由資料線DL取出蓄積在電容元件720中的電荷。並且，藉由讀出上述電荷量的差，能夠讀出影像資訊。
圖7B所示的記憶單元701包括用作切換元件的電晶體703、電晶體721和電容元件722。電晶體703的閘極電極與第一字線WLa連接。此外，電晶體703的第一端子與第一資料線DLa連接，並且電晶體703的第二端子與電晶體721的閘極電極連接。電晶體721的第一端子與第二資料線DLb連接，並且電晶體721的第二端子與被施加所定的電位的節點連接。電容元件722所具有的一對 電極的一方與電晶體721的閘極電極連接，另一方與第二字線WLb連接。
在圖7B所示的記憶單元701中，當寫入影像資訊時，電晶體703導通，包括影像資訊的電位從第一資料線DLa藉由電晶體703被施加到電晶體721的閘極電極。並且，藉由根據上述信號的電位控制蓄積在電晶體721的閘極電容及電容元件722中的電荷量，對記憶單元701寫入影像資訊。
接著，當保持影像資訊時，電晶體703截止，蓄積在電晶體721的閘極電容及電容元件722中的電荷被保持。如上所述的那樣，電晶體703由於包含氧化物半導體等能隙寬的半導體，所以具有截止電流極小的特性。因此，所蓄積的上述電荷不容易洩漏，與將矽等半導體用於電晶體703的情況相比，可以在更長期間保持影像資訊。
當讀出影像資訊時，改變第二字線WLb的電位。因為電容元件722所具有的一對電極的電位差由電荷守恆定律保持，所以第二字線WLb的電位的變化被施加到電晶體721的閘極電極。在電晶體721中，臨界電壓根據蓄積在電晶體721中的閘極電容的電荷量而產生變化。因此，根據藉由電晶體721的閘極電極的電位產生變化而得到的電晶體721的汲極電流的大小讀取所蓄積的電荷量的差，能夠讀出影像資訊。
另外，在電晶體721中，可以將氧化物半導體等能隙寬的半導體用於主動層。或者，也可以將非晶、微晶、多 晶或單晶的矽或鍺等半導體用於電晶體721的主動層。藉由將氧化物半導體膜用於記憶單元701內的所有電晶體的主動層，可以簡化製程。另外，藉由將可以獲得高於氧化物半導體的遷移率的半導體如多晶或單晶的矽等用於用作記憶元件的電晶體721的半導體膜，能夠從記憶單元701高速地讀出影像資訊。
圖7C所示的記憶單元701與圖7B所示的記憶單元701的不同之處是：在圖7C所示的記憶單元701中，一個資料線DL兼有第一資料線DLa和第二資料線DLb的功能。明確而言，圖7C所示的記憶單元701具有用作切換元件的電晶體703、電晶體723及電容元件724。電晶體703的閘極電極與第一字線WLa連接。此外，電晶體703的第一端子與資料線DL連接，並且電晶體703的第二端子與電晶體723的閘極電極連接。電晶體723的第一端子與資料線DL連接，並且電晶體723的第二端子與被施加所定的電位的節點連接。電容元件724所具有的一對電極的一方與電晶體723的閘極電極連接，另一方與第二字線WLb連接。
圖7C所示的記憶單元701可以與圖7B所示的記憶單元701同樣地進行影像資訊的寫入、保持、讀出等工作。
另外，在電晶體723中，可以將氧化物半導體等能隙寬的半導體用於主動層。或者，也可以將非晶、微晶、多晶或單晶的矽或鍺等半導體用於電晶體723的主動層。藉 由將氧化物半導體膜用於記憶單元701內的所有電晶體的主動層，可以簡化製程。另外，藉由將可以獲得高於氧化物半導體的遷移率的半導體如多晶或單晶的矽等用於電晶體723的半導體膜，能夠從記憶單元701高速地讀出影像資訊。
由於具有圖7A至圖7C所示的記憶單元701的記憶體裝置的寫入或讀出影像資訊的速度比快閃記憶體等一般的非揮發性記憶體裝置快，所以具有圖7A至圖7C所示的記憶單元701的記憶體裝置適用於被要求高速工作的影像記憶體。
另外，具有圖7A至圖7C所示的記憶單元701的記憶體裝置可以在長期間保持影像資訊。因此，當將上述記憶體裝置用作影像記憶體時，即使停止向半導體顯示裝置供應電源電壓也影像記憶體所具有的影像資訊不容易消失。因此，在停止供應電源電壓的之前顯示的影像與再次開始供應電源電壓之後顯示的影像相同的情況下，不需要在再次開始供應電源電壓之後再次讀取影像資訊，因此可以縮減耗電量。
本實施例可以與其他實施例適當地組合而實施。
100‧‧‧半導體顯示裝置
101‧‧‧CPU
102‧‧‧電源控制器
103‧‧‧面板控制器
104‧‧‧影像記憶體
105‧‧‧面板
106‧‧‧像素部
107‧‧‧驅動電路
108‧‧‧信號線驅動電路
109‧‧‧掃描線驅動電路
110‧‧‧記憶體裝置

Claims (10)

  1. 一種半導體裝置，包含：包含顯示元件及第一電晶體的像素部；驅動電路；以及控制器，包含第一儲存電路，以及包含第二電晶體與第一電容元件的第二儲存電路，其中該第二電晶體的源極端子與汲極端子中的一個電連接至該第一儲存電路的輸出端子，其中該第二電晶體的該源極端子與該汲極端子中的另一個電連接至該第一電容元件的一個電極，其中，該像素部在該控制器停止之前，被驅動使得影像信號的寫入週期變長，其中，該第二儲存電路在該控制器停止之前，對儲存在該第一儲存電路中的資料進行儲存，以及其中，該第一電晶體和該第二電晶體各個在通道形成區中包含其能隙比矽的能隙寬的半導體。
  2. 一種半導體裝置，包含：包含顯示元件及第一電晶體的像素部；驅動電路；以及控制器，包含第一儲存電路，以及包含第二電晶體及第一電容元件的第二儲存電路，其中該第二電晶體的源極端子與汲極端子中的一個電連接至該第一儲存電路的輸出端子，其中該第二電晶體的該源極端子與該汲極端子中的另 一個電連接至該第一電容元件的一個電極，其中，該像素部在該驅動電路停止將影像信號供應到該像素部之後，顯示靜止影像，其中，該第二儲存電路在電源供應電壓停止供應至該控制器之前，對儲存在該第一儲存電路中的資料進行儲存，其中，該第一電晶體和該第二電晶體各個在通道形成區中包含其能隙比矽的能隙寬的半導體。
  3. 一種半導體裝置，包含：包含顯示元件及第一電晶體的像素部；驅動電路；以及控制器，包含第一儲存電路，以及包含第二電晶體與第一電容元件的第二儲存電路，其中該第二電晶體的源極端子與汲極端子中的一個電連接至該第一儲存電路的輸出端子，其中該第二電晶體的該源極端子與該汲極端子中的另一個電連接至該第一電容元件的一個電極，其中，在電源供應電壓停止供應至該控制器之前，該像素部被驅動使得影像信號的寫入週期變長，其中，該第二儲存電路在該電源供應電壓停止該供應至該控制器之前，對儲存在該第一儲存電路中的資料進行儲存，以及其中，該第一電晶體和該第二電晶體各個在通道形成區中包含其能隙比矽的能隙寬的半導體。
  4. 根據申請專利範圍第1、2、和3項中任一項之半導體裝置，其中該半導體是氧化物半導體。
  5. 根據申請專利範圍第4項之半導體裝置，其中該氧化物半導體包含In、Ga和Zn中的至少一個。
  6. 根據申請專利範圍第1、2、和3項中任一項之半導體裝置，還包含在該第二儲存電路中的第三電晶體，其中，該第二電晶體的該源極端子和該汲極端子中的另一個電連接至該第三電晶體的閘極電極，其中，該第一電容元件的另一個電極電連接至該第三電晶體的源極端子和汲極端子中的一個。
  7. 根據申請專利範圍第1、2、和3項中任一項之半導體裝置，其中該第一儲存電路包含揮發性記憶體。
  8. 根據申請專利範圍第1項之半導體裝置，其中該第二儲存電路在該控制器停止時保持該資料。
  9. 根據申請專利範圍第2或3項之半導體裝置，其中該第二儲存電路在該電源供應電壓停止該供應至該控制器時，保持該資料。
  10. 根據申請專利範圍第1、2、和3項中任一項之半導體裝置，其中該第二儲存電路在該控制器重新啟動之後，將該資料回復至該第一儲存電路。
TW106114318A 2011-11-30 2012-11-14 半導體顯示裝置 TWI639150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011261970 2011-11-30
JP2011-261970 2011-11-30

Publications (2)

Publication Number Publication Date
TW201738872A true TW201738872A (zh) 2017-11-01
TWI639150B TWI639150B (zh) 2018-10-21

Family

ID=48465996

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106114318A TWI639150B (zh) 2011-11-30 2012-11-14 半導體顯示裝置
TW101142458A TWI591611B (zh) 2011-11-30 2012-11-14 半導體顯示裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101142458A TWI591611B (zh) 2011-11-30 2012-11-14 半導體顯示裝置

Country Status (5)

Country Link
US (2) US9478704B2 (zh)
JP (3) JP6046992B2 (zh)
KR (1) KR102049126B1 (zh)
TW (2) TWI639150B (zh)
WO (1) WO2013080931A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679431B (zh) * 2018-07-31 2019-12-11 友達光電股份有限公司 指紋感測裝置及其檢測方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SI2924995T1 (sl) 2010-07-09 2018-10-30 Samsung Electronics Co., Ltd. Postopek za dekodiranje videa z uporabo združevanja blokov
US8995218B2 (en) 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9030232B2 (en) 2012-04-13 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Isolator circuit and semiconductor device
JP6100076B2 (ja) 2012-05-02 2017-03-22 株式会社半導体エネルギー研究所 プロセッサ
JP6185311B2 (ja) 2012-07-20 2017-08-23 株式会社半導体エネルギー研究所 電源制御回路、及び信号処理回路
WO2014077295A1 (en) 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP6396671B2 (ja) 2013-04-26 2018-09-26 株式会社半導体エネルギー研究所 半導体装置
JP6330215B2 (ja) 2013-12-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、駆動方法および電子機器
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
KR102264710B1 (ko) * 2014-11-12 2021-06-16 삼성전자주식회사 디스플레이 구동 방법, 디스플레이 구동 회로, 이를 포함하는 전자 장치
KR20170091139A (ko) 2014-12-01 2017-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 상기 표시 장치를 갖는 표시 모듈, 및 상기 표시 장치 또는 상기 표시 모듈을 갖는 전자 기기
KR102429322B1 (ko) * 2015-12-31 2022-08-03 엘지디스플레이 주식회사 유기발광 표시장치
KR102295315B1 (ko) 2016-04-15 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
JP2018013765A (ja) 2016-04-28 2018-01-25 株式会社半導体エネルギー研究所 電子デバイス
JP2017207747A (ja) 2016-05-17 2017-11-24 株式会社半導体エネルギー研究所 表示システムおよび移動体
TWI743115B (zh) 2016-05-17 2021-10-21 日商半導體能源硏究所股份有限公司 顯示裝置及其工作方法
TWI753908B (zh) * 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
US10490116B2 (en) * 2016-07-06 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and display system
US10504204B2 (en) 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US20180018565A1 (en) * 2016-07-14 2018-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display system, and electronic device
CN109478883A (zh) 2016-07-19 2019-03-15 株式会社半导体能源研究所 半导体装置
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
US10255838B2 (en) 2016-07-27 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10410571B2 (en) * 2016-08-03 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10733946B2 (en) * 2016-08-26 2020-08-04 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2018042286A1 (ja) * 2016-08-30 2018-03-08 株式会社半導体エネルギー研究所 表示装置およびその動作方法、ならびに電子機器
WO2018104824A1 (en) * 2016-12-07 2018-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display system, and electronic device
US10797706B2 (en) 2016-12-27 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN108307131B (zh) * 2016-12-27 2021-08-03 株式会社半导体能源研究所 摄像装置及电子设备
WO2018215867A1 (ja) * 2017-05-22 2018-11-29 株式会社半導体エネルギー研究所 表示システム、および電子機器

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US6941481B2 (en) 1990-03-23 2005-09-06 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
DE69123770T2 (de) 1990-03-23 1997-06-19 Matsushita Electric Ind Co Ltd Hand-Datenverarbeitungsgerät mit reduziertem Leistungsverbrauch
JPH04211819A (ja) * 1990-03-23 1992-08-03 Matsushita Electric Ind Co Ltd 情報処理装置
JP2002032163A (ja) * 1990-03-23 2002-01-31 Matsushita Electric Ind Co Ltd 情報処理装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1078836A (ja) 1996-09-05 1998-03-24 Hitachi Ltd データ処理装置
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001093988A (ja) 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP4845284B2 (ja) * 2000-05-12 2011-12-28 株式会社半導体エネルギー研究所 半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7696952B2 (en) 2002-08-09 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Display device and method of driving the same
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4341594B2 (ja) * 2005-06-30 2009-10-07 セイコーエプソン株式会社 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009101447A2 (en) * 2008-02-15 2009-08-20 Plastic Logic Limited Electronic document reading device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010122401A (ja) * 2008-11-18 2010-06-03 Sharp Corp 映像表示装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
WO2011048968A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
EP2887395B1 (en) 2009-11-20 2019-05-08 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
CN104658598B (zh) 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
CN105390110B (zh) 2009-12-18 2019-04-30 株式会社半导体能源研究所 显示设备及其驱动方法
SG10201408329SA (en) 2009-12-25 2015-02-27 Semiconductor Energy Lab Memory device, semiconductor device, and electronic device
KR101861991B1 (ko) 2010-01-20 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 신호 처리 회로 및 신호 처리 회로를 구동하기 위한 방법
KR102197415B1 (ko) * 2010-02-12 2020-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 구동 방법
KR101848684B1 (ko) 2010-02-19 2018-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 장치
WO2011118351A1 (en) 2010-03-25 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI525614B (zh) 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679431B (zh) * 2018-07-31 2019-12-11 友達光電股份有限公司 指紋感測裝置及其檢測方法

Also Published As

Publication number Publication date
US20170039970A1 (en) 2017-02-09
JP6348559B2 (ja) 2018-06-27
KR20140096330A (ko) 2014-08-05
TWI591611B (zh) 2017-07-11
JP2013137532A (ja) 2013-07-11
TW201329947A (zh) 2013-07-16
US20130134416A1 (en) 2013-05-30
US9478704B2 (en) 2016-10-25
JP6616451B2 (ja) 2019-12-04
JP2018169619A (ja) 2018-11-01
TWI639150B (zh) 2018-10-21
KR102049126B1 (ko) 2019-11-26
JP2017084437A (ja) 2017-05-18
US10002580B2 (en) 2018-06-19
JP6046992B2 (ja) 2016-12-21
WO2013080931A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
JP6616451B2 (ja) 半導体表示装置
US9058889B2 (en) Pulse output circuit, display device, and electronic device
JP2023130354A (ja) 液晶表示装置
JP7367136B2 (ja) 半導体装置
JP6487503B2 (ja) 液晶表示装置
US9171842B2 (en) Sequential circuit and semiconductor device
JP5919112B2 (ja) パルス出力回路、表示装置、及び電子機器
JP6239292B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees