TW201724427A - 用於接合積體被動裝置於整合式扇出封裝中的墊中之開口 - Google Patents

用於接合積體被動裝置於整合式扇出封裝中的墊中之開口 Download PDF

Info

Publication number
TW201724427A
TW201724427A TW105139986A TW105139986A TW201724427A TW 201724427 A TW201724427 A TW 201724427A TW 105139986 A TW105139986 A TW 105139986A TW 105139986 A TW105139986 A TW 105139986A TW 201724427 A TW201724427 A TW 201724427A
Authority
TW
Taiwan
Prior art keywords
ubm
package
pad
openings
dielectric layer
Prior art date
Application number
TW105139986A
Other languages
English (en)
Other versions
TWI630693B (zh
Inventor
謝正賢
吳集錫
余振華
葉德強
陳憲偉
許立翰
吳偉誠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201724427A publication Critical patent/TW201724427A/zh
Application granted granted Critical
Publication of TWI630693B publication Critical patent/TWI630693B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種封裝包含一傳導墊以及穿過該傳導墊的複數個開口。一介電層包圍該傳導墊。該介電層具有多個部分填充該等開口。一凸塊下金屬(Under-Bump Metallurgy，UBM)包含一通路部，該通路部延伸至該介電層以接觸該傳導墊。一焊料區重疊該UBM且接觸該UBM。一積體被動裝置經由該焊料區皆合至該UBM。

Description

用於接合積體被動裝置於整合式扇出封裝中的墊中之開口
本揭露係關於接合積體被動裝置於INFO封裝中的墊中之開口。
在積體電路的封裝中，有許多形式的封裝方法與結構。例如，在一習知的封裝上封裝(Package-on-Package (POP)製程，頂封裝係接合至底封裝。頂封裝與底封裝亦可具有裝置晶粒封裝於其中。藉由採用PoP製程，增加封裝的整合層級(integration level)。 在現存的PoP製程中，先形成底封裝，其包含接合至封裝基板的裝置晶粒。在封裝基板上成型模塑料，其中該裝置晶粒係成型於該模塑料中。該封裝基板進一步包含形成於其上的焊球，其中該和球與該裝置晶粒係在封裝基板的同側。該焊球係用於連接頂封裝至底封裝。
本揭露的一些實施例係提供一種封裝，其包括一第一傳導墊，與複數個開口穿過該第一傳導墊；一介電層，其包圍該第一傳導墊，其中該介電層包括多個部分填充該等開口；一第一凸塊下金屬(Under-Bump Metallurgy，UBM)，其包括一第一通路部，該第一通路部延伸至該介電層中以接觸該第一傳導墊；一焊料區，其位於該第一UBM上方並且接觸該第一UBM；以及一積體被動裝置，其中該焊料區接合該第一UBM至該積體被動裝置。 本揭露的一些實施例係提供一種封裝，其包括一裝置晶粒；一貫穿通路；一囊封材料，其囊封該裝置晶粒與該貫穿通路於其中；複數個重佈線，其位於該囊封材料上方並且電耦合至該裝置晶粒與該貫穿通路，其中該等重佈線包括一第一金屬墊與一第二金屬墊，其中該第一金屬墊具有複數個貫穿開口；一積體被動裝置，其包括一第一終端與一第二終端，其中該第一終端重疊該第一金屬墊與該第二金屬墊的一部分並且電耦合至該第一金屬墊與該第二金屬墊；以及一聚合物層，其包括多個部分，該等部分延伸至該等貫穿開口中。 本揭露的一些實施例係提供 一種封裝，其包括一第一傳導墊，與複數個開口穿過該第一傳導墊；一介電層，其包圍該第一傳導墊，其中該介電層包括多個部分填充該等開口；一凸塊下金屬(Under-Bump Metallurgy，UBM)，其包括一第一通路部，其延伸至該介電層中以接觸該第一傳導墊；以及一墊部，其高於該介電層，其中該墊部重疊該等開口，以及其中該第一傳導墊橫向延伸超過該UBM的該墊部的邊緣；一焊料區，其位於該UBM上方並且接觸該UBM；以及一積體被動裝置，其中該焊料區接合該UBM至該積體被動裝置。
本揭露提供了數個不同的實施方法或實施例，可用於實現本發明實施例的不同特徵。為簡化說明起見，本揭露也同時描述了特定零組件與佈置的範例。請注意提供這些特定範例的目的僅在於示範，而非予以任何限制。舉例而言，在以下說明第一特徵如何在第二特徵上或上方的敘述中，可能會包括某些實施例，其中第一特徵與第二特徵為直接接觸，而敘述中也可能包括其他不同實施例，其中第一特徵與第二特徵中間另有其他特徵，以致於第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種範例可能使用重複的參考數字和/或文字註記，以使文件更加簡單化和明確，這些重複的參考數字與註記不代表不同的實施例與配置之間的關聯性。 另外，本揭露在使用與空間相關的敘述詞彙，如“在...之下”，“低”，“下”，“上方”，“之上”，“下”，“頂”，“底”和類似詞彙時，為便於敘述，其用法均在於描述圖示中一個元件或特徵與另一個（或多個）元件或特徵的相對關係。除了圖示中所顯示的角度方向外，這些空間相對詞彙也用來描述該裝置在使用中以及操作時的可能角度和方向。該裝置的角度方向可能不同（旋轉90度或其它方位），而在本揭露所使用的這些空間相關敘述可以同樣方式加以解釋。 根據不同例示實施例，提供可用於封裝上封裝(PoP)結構及其形成方法中的整合式扇出(Integrated Fan-Out，InFO)封裝。說明形成InFO封裝的中間階段。在不同圖式與說明的實施例中，相同的元件符號係用於表示相同的元件。 圖1係根據本揭露的一些實施例說明PoP封裝400的剖面圖。PoP封裝400包含底封裝100以及接合至底封裝100且於底封裝100上方的頂封裝200。底封裝100與頂封裝200皆可預先形成，而後接合至彼此以形成封裝上封裝(package-on-package)結構。根據本揭露的一些實施例，底封裝100包含裝置晶粒102，裝置晶粒102的正面朝下並且接合至重佈線(RDL)112。底封裝100亦可包含兩個或更多個裝置晶粒。裝置晶粒102可包含半導體基板108，以及於半導體基板108之正面的積體電路裝置(例如主動裝置，其可包含例如電晶體與/或二極體)104。裝置晶粒102可為邏輯裝置晶粒，例如中央處理單元(Central Processing Unit，CPU)晶粒、微控制單元(Micro Control Unit，MCU)晶粒、圖形處理單元(Graphic Processing Unit，GPU)晶粒、行動應用晶粒、或類似物。 裝置晶粒102係被囊封(成型)於囊封材料120中，該囊封材料環繞裝置晶粒102。囊封材料120可包含模塑料、成型底膠填充(molding underfill)、樹脂、環氧化合物、以及/或類似物。囊封材料120的底表面120A可與裝置晶102的底端齊平。囊封材料120的底表面120A可與裝置晶粒102的底端齊平。囊封材料120的頂表面120B可與半導體基板108的背面108A齊平或高於半導體基板108的背面108A。根據本揭露的一些實施例，半導體基板108的背面108A係由晶粒附接膜110重疊，該晶粒附接膜110黏附裝置晶粒102至上覆的介電層118。裝置晶粒102可進一步包含金屬柱106(其可包含銅柱)接觸與接合至RDL 112。根據一些例示的實施例，金屬柱106係位於介電層107中，該介電層107可為聚合物層。根據一些例示實施例，介電層107可由聚苯并噁唑(polybenzoxazole，PBO)、苯并環丁烯(benzocyclobutene，BCB)、聚亞醯胺、或類似物而形成。 底封裝100可包含在裝置晶粒102與囊封材料120下方的多個正面RDL(front-side RDL)112。在整個說明內容中，「正面RDL」一詞係指個別的RDL係位於裝置晶粒102的正面，以及「背面RDL(back-side RDL)」一詞係指個別的RDL係位於裝置晶粒102的背面。該等正面RDL 112係形成於介電層114(包含114A、114B、114C)中，以及多個背面RDL 142係形成於介電層118中。該等RDL 112與142可由金屬材料形成，例如銅、鋁、鎳、其合金、或其多層。根據本揭露的一些實施例，介電層114與118係由有機材料形成，例如聚合物，其可包含PBO、BCB、聚亞醯胺、或類似物。根據本揭露的其他實施例，介電層114與118係由無機材料形成，例如氧化矽、氮化矽、氮氧化矽、或類似物。 多個貫穿通路122係被囊封於囊封材料120中，並且因而穿過囊封材料120。根據本揭露的一些實施例，該等貫穿通路122具有頂表面與囊封材料120的頂表面齊平。該等貫穿通路122亦可具有底表面與囊封材料120的底表面齊平。該等貫穿通路122電耦合/連接正面RDL 112與裝置晶粒102至背面RDL 142。該等貫穿通路122可實體接觸該等正面RDL 112與該背面RDL 142中的一些。 由非焊料金屬材料形成的傳導墊124與136係形成於底封裝100的底表面。根據本揭露的一些實施例，傳導墊124與136係指金屬墊124與136，然而其可具有除了墊之外的形狀(例如柱狀)。金屬墊124與136(其可為各別RDL的部分)可由金屬材料形成，例如銅、鋁、鎳、鈀、金、或其合金。 多個凸塊下金屬(Under-Bump Metallurgies，UBM)形成於封裝100的底表面。該等UBM 128與130這樣的命名係由於它們位於多個焊料區126的下方(當封裝100被倒置觀察時)，該等焊料區有時稱為焊料凸塊。 焊料區126係用以接合底封裝100的金屬墊124至封裝組件300。封裝組件300可包含印刷電路板(Printed Circuit Board，PCB)、封裝、插入物、或其他形式的封裝組件。雖未繪示，封裝組件300亦可包含傳導互連，例如在封裝組件300的底表面的接墊以及傳導跡線、通路、傳導管、或是內建於封裝組件300內部的類似物。傳導互連係用以連接位於封裝組件300之頂表面的傳導墊302至位於封裝組件300之底表面的傳導元件。焊接區126可接合至封裝組件300中的傳導墊302。 該等背面RDL 142包含一些金屬墊148。根據一些實施例，金屬墊148係位於封裝組件100中的最頂部的RDL層中。介電層132係形成於金屬墊148與介電層118上方。介電層132係由聚合物形成，例如PBO或其他有機或無機材料。在整個說明內容中，介電層132係指聚合物層132，然而其亦可由非聚合物的介電材料形成。根據一些實施例，膠帶(tape)134係位於介電層132上方並且附接至介電層132。膠帶134係用以對下方的結構提供保護與強化，該下方的結構例如聚合物層132、介電層118、以及該等RDL 142。膠帶134可預先形成，並且該預先形成的膠帶134係黏附至介電層132上。根據其他的實施例，未形成膠帶134，以及聚合物層132係封裝組件100的頂部介電層。 在聚合物層132與膠帶134中形成多個開口158(被多個焊料區206佔據)，以及該等金屬墊148係暴露於該等開口158。該等焊料區206具有其底部填充該等開口158，該等焊料區206係與該等金屬墊148接觸。 頂封裝200係經由該等焊料區206而接合至底封裝100。根據本揭露的一些實施例，頂封裝200包含封裝基板202與接合至封裝基板202的多個裝置晶粒204。可經由打線接合、附晶接合、或類似方法，達成該等裝置晶粒204的接合。再者，該等焊料區206係於封裝組件200的底表面接觸該等金屬墊208。據此，該等焊料區206具有它們的頂表面與該等金屬墊208接觸，以及具有底表面與該等金屬墊148的頂表面接觸。 積體被動裝置(Integrated Passive Device，IPD)20位於封裝100下方，係一分離的被動裝置，未形成於與形成多個主動裝置之相同的晶粒中，該等主動裝置例如多個電晶體與多個二極體。據此，IPD 20沒有主動裝置內建於其中。由於被動裝置係安裝於其他封裝組件的表面，而非內建於形成多個主動裝置的相同裝置晶粒中，因而IPD 20有時亦稱為表面安裝裝置(Surface Mount Device，SMD)。根據本揭露的一些實施例，IPD 20具有兩個終端24，IPD 20經由該兩個終端24電連接至多個UBM 130。根據本揭露的其他實施例，IPD 20可包含三或更多個終端用於電連接。根據本揭露的一些實施例，IPD 20係電容器、電感、電阻器、其他型式的被動裝置。IPD 20可為矽基底，由半導體基板開始形成位於其中的被動裝置，該半導體基板例如矽基板。IPD 20亦可為陶瓷基底。IPD 20可用於調整個別PoP結構的效能。 圖2係說明IPD 20的俯視圖。根據本揭露的一些實施例，IPD 20包含多個終端24，其具有條狀，其長度大於個別的寬度。該等終端24可為多個傳導墊，例如金屬墊、金屬柱、或類似物。該等終端24可彼此平行，並且可佔據IPD 20之俯視面積的顯著面積(例如超過百分之20)。 圖3係說明圖1所示之IPD 20、UBM 130以及多個金屬墊136的剖面圖。可理解相對於圖1中的區域150中所示的元件，圖3所示之元件係被上下翻轉。如圖3所示之IPD 20的剖面圖係穿過圖1所示之多個UBM 130其中之而形成。據此，圖3係說明一個UBM 130，然而根據不同實施例，可有兩個或更多個UBM 130。 參閱圖3，該等UBM 130與個別上覆的多個終端24可經由該等焊料區22而互連，該等焊料區22可在IPD 20接合至該等UBM 13之前預先形成於IPD 20上。在該等焊料區22回焊之後，該等焊料區22係接合至該等UBM 130。該等UBM 130可包含鈦、鎳、銅、金、鈀、其合金、以及/或其多層。根據本揭露的一些例示實施例，該等UBM 130包含鈦層140以及在鈦層140上方的銅層142。 該等介電層114包含介電層114A，其可由有機材料形成，例如聚合物。該等UBM 130包含高於聚合物層114A的多個墊部130A，以及延伸至介電層114A中的多個通路部130B。該等通路部130B亦接觸該等金屬墊136的頂表面。根據一些實施例，該等UBM通路部130B與該等金屬墊136皆位於相同的介電層114A中，該介電層114A係由均質介電材料所形成的均質層，該均質介電材料例如PBO、BCB、聚亞醯胺、或類似物。根據其他的實施例，介電層114A包含介電層114A-1以及位於介電層114A-1上方的介電層114A-2，層114A-1與114A-2係形成於不同的製程步驟。據此，介電層114A-1與114A-2之間可有(或可無)可區分的界面137。 形成圖3之結構的簡要製程係說明如下。首先，該等貫穿通路122與裝置晶粒102(亦請參閱圖1)係被囊封於囊封材料120中，而後進行平坦化，例如化學機械拋光(Chemical Mechanical Polish，CMP)以平坦化該等貫穿通路122、裝置晶粒102、以及囊封材料120的頂表面。接著，介電層114D係形成於囊封材料120與該等貫穿通路122上方並且接觸囊封材料120與該等貫穿通路122。而後，經由光微影製程在介電層114D中形成開口(被該等RDL 112的貫穿通路146佔據)。該等RDL 112包含多個跡線部，該等跡線部高於介電層114D與延伸至介電層114D中的通路部146。該等通路部146接觸裝置晶粒102中的該等貫穿通路122與該等金屬墊106(未繪示於圖3，參閱圖1)。 接著，形成介電層114C。介電層114C的頂表面係高於該等RDL 112的頂表面。而後，在介電層114C的頂部中形成多個開口以暴露下方的該等RDL 112，而後形成包含該等金屬墊136與該等通路144的該等RDL。該等金屬墊136係以其中的該等開口44而被圖案化，如圖4至圖7所示。經由設計遮罩(未繪示)而達到該等金屬墊136的圖案化，該遮罩係用於以該等開口44的圖案而鍍該等金屬墊136。接著，形成介電層114A。介電層114A的頂表面係高於該等金屬墊136的頂表面。以介電層114A的材料，填充該等金屬墊136的開口44。 接著，當介電層114A係由光敏材料，例如PBO，而形成時，經由曝光與顯影，圖案化介電層114A。而後，形成該等UBM 130，該等UBM通路部130B延伸至該等開口中以接觸該等金屬墊136，以及該等墊部130A係高於介電層114A。在一後續步驟中，IPD 20係放置於該等UBM 130上方，預先形成的該等焊料區22接觸該等UBM 130。而後，進行回焊以接合IPD 20至該等UBM 130。 介電層114A、114C與114D各自亦可由聚合物形成，例如PBO、BCB、或聚亞醯胺，其中該形成包含注液(dispensing)與硬化。再者，介電層114A、114C與114D中的一些或全部可由光敏材料形成。據此，介電層114A、114C與114D的圖案化可簡化為包含曝光(使用光微影遮罩)與顯影步驟。該等RDL 112、RDL 136/144與UBM 130的形成可包含形成毯狀晶種層(未繪示)，以及形成圖案化的犧牲遮罩(未繪示)，晶種層的多個部分係經由圖案化的犧牲遮罩中的該等開口暴露。經由鍍而形成個別的RDL 112、RDL 136/144與UBM 130。而後，移除圖案化的犧牲遮罩，而後蝕刻受到被移除之圖案化的犧牲遮罩所覆蓋之晶種層的該等部分。 圖4至圖7係根據一些例示實施例說明該等金屬墊136、UBM 130與IPD 20的俯視圖。圖4與圖5之例示剖面圖係如圖3所示，其中該剖面圖係得自於包含圖4與圖5中之線3-3的平面。在圖4至圖7中，雖然於相同的俯視圖中說明該等金屬墊136、UBM 130與IPD 20，然而這些特徵實際上係在不同階層(如圖1與圖3所示)，因而不會存在於相同的水平平面中。 參閱圖4，形成四個金屬墊136。該等金屬墊136各自連接至該等UBM 130之一的對應通路部130B，如圖3所示。該等UBM 130各自連接至兩個金屬墊136。根據本揭露的一些實施例，該等通路部130B係連接至個別UBM墊部130A的多個對立端部。在以下的討論中，討論該等金屬墊136之一作為範例，而該揭露可應用於其他金屬墊。 如圖4所示，在金屬墊136中，形成複數個開口44(亦如圖3所繪示)。以介電材料填充該等開口44，例如圖3所示之介電層114A的材料。該等開口44可對齊包圍金屬墊136之內部136A的環。此外，金屬墊136亦包含外部136C，其位於該等開口44之環的外部。相鄰開口44之間有複數個細片(strip)136B(一個被標記)，其係金屬墊136的多個部分，其中金屬墊細片136B各自與內部136A及外部136C互連。根據一些實施例，內部136A大到足以供UBM通路部130B落在其上。 該等開口44的俯視形狀可為矩形、圓形、六邊形、八邊形、三邊形、或任何其他形狀。UBM通路部130B的俯視形狀係繪示為圓形，然而亦可使用任何其他形狀，例如矩形、圓形、六邊形、八邊形、或三邊形。 根據一些例示實施例，金屬墊136的寬度W1係大於UBM 130的寬度W2。據此，金屬墊136可延伸超過個別上覆的UBM 130之邊緣。例如，左上角的金屬墊136可向上延伸超過UBM 130的頂邊緣130TE、向下超過UBM 130的底邊緣130BE、以及朝左超過UBM 130的左邊緣130LE。使金屬墊136延伸超過該等UBM 130的邊緣可有利地助於吸收IPD 20與UBM 130所施加的應力。例如，返回參閱圖3，UBM 130的底表面130BS係接觸介電層114A的頂表面，並且可將力(例如當在熱循環過程中)傳給介電層114A。大的金屬墊136直接位於UBM 130下方並且延伸超過UBM 130的邊緣，該應力可被較佳吸收。特別地，使金屬墊136延伸超過個別上覆的UBM 130的三個邊緣可將應力的吸收最大化。在另一方面，大的金屬墊136可造成介電層114A的破裂，例如在圖3中標示為46的位置，其係沿著金屬墊136的邊緣且鄰近金屬跡線138。根據本揭露的一些實施例，在金屬墊136中形成多個開口44可減少由大的金屬墊136所造成的應力，並且造成減少破裂的可能性。 返回參閱圖4，UBM 130的寬度W2係大於UBM通路部130B的寬度W3。根據一些例示實施例，金屬墊136與最接近的鄰近金屬跡線138之間的距離E係大於約40微米，因而降低介電層114A中破裂的可能性。根據一些實施例，該等開口44的長度與寬度F係大於約10微米，以及金屬墊細片136B的寬度G係大於約10微米。寬度F與G亦可等於藉由金屬墊136之形成技術可達到的最小尺寸。金屬墊136中的所有開口44之總面積與金屬墊136之總面積的比例可高，以改良應力之降低。 圖5係根據一些例示實施例說明該等金屬墊136、UBM 130、以及IPD 20的俯視圖。根據一些實施例，該等金屬墊136中的該等開口44具有L形或其他不規則形。再者，在該等金屬墊136之一中，該等開口44的內邊緣概述(outline)金屬墊136之矩形的內部136A。該等開口44的外邊緣概述金屬墊136之外部136C的內邊界。UBM 130的通路部130B係接觸該等金屬墊136的內部136A。此外，在俯視圖中，該等金屬136亦延伸超過個別UBM 130的邊緣。 圖6係根據一些例示實施例說明該等金屬墊、UBM 130以及IPD 20的俯視圖。根據一些實施例，所形成的通路部130B小於圖4與圖5所示之實施例，並且有複數個通路部130B連接上覆之UBM 130的一個金屬墊136。據此，以更多個通路部130B，接觸相同金屬墊136的所有通路部130B之總俯視面積係大到足以傳導所需要的電流。另一方面，該等開口44與該等通路部130B的佈局係可變通的(flexible)。例如，如圖6所示，該等通路部130B可接觸個別金屬墊136的外部(或內部)。在另一方面，複數個開口44可佈局為重複的圖案，例如一陣列，以將該等開口44的總面積最大化，並且將大的金屬墊136造成的應力最小化。 圖7係根據一些例示實施例說明複數個金屬墊136、UBM 130、以及IPD 20的俯視圖，其中有單一個金屬墊136或超過兩個金屬墊136連接至相同的UBM 130。在一例示實施例中，可用任何組合形成所述之金屬墊136-1、136-2與136-3中的一些或全部，提供至少有一個金屬墊136連接至該等UBM 130中的每一個。據此，使用虛線繪示該等金屬線136以表示可形成或可不形成該等金屬墊136之中的每一個。根據一些例示實施例，形成多個金屬墊136-2，而未形成金屬墊136-1與136-3。根據其他的實施例，形成所有的金屬墊136-1、136-2與136-3。 本揭露的實施例具有一些有利的特徵。藉由增大金屬墊的尺寸並且使該等金屬墊延伸超過個別上覆之UBM的外邊緣，由IPS造成對於下方之該等介電層與RDL的應力被吸收得更好。然而，增大該等金屬墊的尺寸可造成熱循環過程中該等介電層的破裂。在本揭露的實施例中，藉由在該等金屬墊中形成多個開口(槽)而解決此問題。由於溫度增加所造成的金屬墊延伸係與金屬墊的線性尺寸(長度、寬度、以及厚度)成正比，因此藉由形成多個開口，大的金屬墊係部分受到該等開口隔離成為較小的部分，並且減少該等金屬墊的延伸，因而降低破裂的可能性。 根據本揭露的一些實施例，一種封裝包含一傳導墊，具有複數個開口穿過該傳導墊。一介電層包圍該傳導墊。該介電層具有多個部分填充該複數個開口。一UBM包含一通路部延伸至該介電層中以接觸該傳導墊。一焊料區位於該UBM上方並且接觸該UBM。一積體被動裝置經由該焊料區接合至該UBM。 根據本揭露的一些實施例，一種封裝包含一裝置晶粒、一貫穿通路、囊封該裝置晶粒與該貫穿通路於其中的一囊封材料、以及位於該囊封材料上方並且電耦合至該裝置晶粒與該貫穿通路的複數個重佈線。該複數個重佈線包含一第一金屬墊與一第二金屬墊。該第一金屬墊具有複數個貫穿開口。一積體被動裝置具有一第一終端與一第二終端，其中該第一終端重疊該第一金屬墊與該第二金屬墊的一部分並且電耦合至該第一金屬墊與該第二金屬墊。一聚合物層包含多個部分延伸至該複數個貫穿開口中。 根據本揭露的一些實施例，一種封裝包含一傳導墊，與複數個開口穿過該傳導墊，以及包圍該傳導墊的一介電層。該介電層包含多個部分填充該複數個開口。一UBM具有一通路部延伸至該介電層中以接觸該傳導墊，以及高於該介電層的一墊部。該墊部重疊該複數個開口。該傳導墊橫向延伸超過該UBM的該墊部的邊緣。該封裝進一步包含一焊料區於該UBM上方並且接觸該UBM，以及一積體被動裝置，其中該焊料區接合該UBM至該積體被動裝置。 前述內容概述一些實施方式的特徵，因而熟知此技藝人士可更加理解本揭露之各方面。熟知此技藝之人士應理解可輕易使用本揭露作為基礎，用於設計或修飾其他製程與結構而實現與本申請案所述之實施例具有相同目的與/或達到相同優點。熟知此技藝之人士亦應理解此均等架構並不脫離本揭露揭示內容的精神與範圍，並且熟知此技藝之人士可進行各種變化、取代與替換，而不脫離本揭露之精神與範圍。
20‧‧‧積體被動裝置
22‧‧‧焊料區
24‧‧‧終端
44‧‧‧開口
100‧‧‧封裝
102‧‧‧裝置晶粒
104‧‧‧積體電路裝置
106‧‧‧金屬柱
107‧‧‧介電層
108‧‧‧半導體基板
108A‧‧‧背面
110‧‧‧晶粒附接膜
112‧‧‧重佈線
114、114A、114C、114D‧‧‧介電層
114A-1、114A-2‧‧‧介電層
118‧‧‧介電層
120‧‧‧囊封材料
120A‧‧‧底表面
120B‧‧‧頂表面
122‧‧‧貫穿通路
124‧‧‧傳導墊
126‧‧‧焊接區
128‧‧‧凸塊下金屬
130‧‧‧凸塊下金屬
130A‧‧‧墊部
130B‧‧‧通路部
130BS‧‧‧底表面
130LE‧‧‧左邊緣
132‧‧‧介電層
134‧‧‧膠帶
136‧‧‧金屬墊
136-1、136-2、136-3‧‧‧金屬墊
136A‧‧‧內部
136B‧‧‧金屬墊細片
136C‧‧‧外部
137‧‧‧界面
138‧‧‧金屬跡線
140‧‧‧鈦層
142‧‧‧銅層
144‧‧‧通路
146‧‧‧通路部
148‧‧‧金屬墊
150‧‧‧區域
158‧‧‧開口
200‧‧‧頂封裝
202‧‧‧封裝基板
204‧‧‧裝置晶粒
206‧‧‧焊料區
208‧‧‧金屬墊
300‧‧‧封裝組件
302‧‧‧傳導墊
400‧‧‧PoP封裝
為協助讀者達到最佳理解效果，建議在閱讀本揭露時同時參考附件圖示及其詳細文字敘述說明。請注意為遵循業界標準作法，本專利說明書中的圖式不一定按照正確的比例繪製。在某些圖式中，尺寸可能刻意放大或縮小，以協助讀者清楚了解其中的討論內容。 圖1係根據一些實施例說明封裝的剖面圖。 圖2係根據一些實施例說明積體被動裝置(integrated passive device)的俯視圖。 圖3係根據一些實施例說明封裝之一部分的剖面圖。 圖4至圖7係根據一些實施例說明用於接合積體被動裝置的金屬墊與UBM的俯視圖。
20‧‧‧積體被動裝置
22‧‧‧焊料區
24‧‧‧終端
100‧‧‧封裝
102‧‧‧裝置晶粒
104‧‧‧積體電路裝置
106‧‧‧金屬柱
107‧‧‧介電層
108‧‧‧半導體基板
108A‧‧‧背面
110‧‧‧晶粒附接膜
112‧‧‧重佈線
114、114A、114C、114D‧‧‧介電層
118‧‧‧介電層
120‧‧‧囊封材料
120A‧‧‧底表面
120B‧‧‧頂表面
122‧‧‧貫穿通路
124‧‧‧傳導墊
126‧‧‧焊接區
128‧‧‧凸塊下金屬
132‧‧‧介電層
134‧‧‧膠帶
136‧‧‧金屬墊
138‧‧‧金屬跡線
142‧‧‧銅層
144‧‧‧通路
148‧‧‧金屬墊
158‧‧‧開口
200‧‧‧頂封裝
202‧‧‧封裝基板
204‧‧‧裝置晶粒
206‧‧‧焊料區
208‧‧‧金屬墊
302‧‧‧傳導墊
400‧‧‧PoP封裝

Claims (10)

  1. 一種封裝，其包括： 一第一傳導墊，與複數個開口穿過該第一傳導墊； 一介電層，其包圍該第一傳導墊，其中該介電層包括多個部分填充該等開口； 一第一凸塊下金屬(Under-Bump Metallurgy，UBM)，其包括一第一通路部，該第一通路部延伸至該介電層中以接觸該第一傳導墊； 一焊料區，其位於該第一UBM上方並且接觸該第一UBM；以及 一積體被動裝置，其中該焊料區接合該第一UBM至該積體被動裝置。
  2. 如請求項1的封裝，其中該第一傳導墊橫向延伸超過該第一UBM的邊緣。
  3. 如請求項1的封裝，其中該等開口係對齊一環，該第一傳導墊具有於該環外的一外部以及於該環內的一內部，以及該第一通路部具有一底表面，該底表面接觸該第一傳導墊的該內部的一頂表面。
  4. 如請求項1的封裝，其中該第一UBM包括複數個通路部，該等通路部接觸該第一傳導墊，該第一通路部係該等通路部其中之一。
  5. 如請求項1的封裝，其中該等開口係自該第一傳導墊的一頂表面延伸至該第一傳導墊的一底表面。
  6. 如請求項1的封裝，進一步包括一第二傳導墊，與附加的複數個開口穿過該第二傳導墊，以及其中該介電層延伸至該等附加開口中。
  7. 如請求項6的封裝，其中該第一UBM進一步包括一第二通路部，該第二傳導墊接觸該第二通路部的一底表面。
  8. 如請求項1的封裝，其中該積體被動裝置包括一第一終端與一第二終端，該第一UBM連接至該第一終端，以及該封裝進一步包括連接至該第二終端的一第二UBM。
  9. 一種封裝，其包括： 一裝置晶粒； 一貫穿通路； 一囊封材料，其囊封該裝置晶粒與該貫穿通路於其中； 複數個重佈線，其位於該囊封材料上方並且電耦合至該裝置晶粒與該貫穿通路，其中該等重佈線包括一第一金屬墊與一第二金屬墊，其中該第一金屬墊具有複數個貫穿開口； 一積體被動裝置，其包括一第一終端與一第二終端，其中該第一終端重疊該第一金屬墊與該第二金屬墊的一部分並且電耦合至該第一金屬墊與該第二金屬墊；以及 一聚合物層，其包括多個部分，該等部分延伸至該等貫穿開口中。
  10. 一種封裝，其包括： 一第一傳導墊，與複數個開口穿過該第一傳導墊； 一介電層，其包圍該第一傳導墊，其中該介電層包括多個部分填充該等開口 一凸塊下金屬(Under-Bump Metallurgy，UBM)，其包括： 一第一通路部，其延伸至該介電層中以接觸該第一傳導墊；以及 一墊部，其高於該介電層，其中該墊部重疊該等開口，以及其中該第一傳導墊橫向延伸超過該UBM的該墊部的邊緣； 一焊料區，其位於該UBM上方並且接觸該UBM；以及 一積體被動裝置，其中該焊料區接合該UBM至該積體被動裝置。
TW105139986A 2015-12-28 2016-12-02 用於接合積體被動裝置於整合式扇出封裝中的墊中之開口 TWI630693B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/979,954 2015-12-28
US14/979,954 US10165682B2 (en) 2015-12-28 2015-12-28 Opening in the pad for bonding integrated passive device in InFO package

Publications (2)

Publication Number Publication Date
TW201724427A true TW201724427A (zh) 2017-07-01
TWI630693B TWI630693B (zh) 2018-07-21

Family

ID=59010602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139986A TWI630693B (zh) 2015-12-28 2016-12-02 用於接合積體被動裝置於整合式扇出封裝中的墊中之開口

Country Status (5)

Country Link
US (4) US10165682B2 (zh)
KR (1) KR101813787B1 (zh)
CN (1) CN106952885B (zh)
DE (1) DE102016100279B4 (zh)
TW (1) TWI630693B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683398B (zh) * 2017-11-02 2020-01-21 台灣積體電路製造股份有限公司 半導體封裝體及其形成方法
TWI704663B (zh) * 2018-01-19 2020-09-11 南韓商三星電子股份有限公司 扇出型半導體封裝
TWI708341B (zh) * 2018-09-27 2020-10-21 台灣積體電路製造股份有限公司 半導體封裝、半導體元件及形成半導體元件的方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199318B2 (en) 2016-05-19 2019-02-05 Mediatek Inc. Semiconductor package assembly
KR102422460B1 (ko) * 2017-08-22 2022-07-19 삼성전자주식회사 반도체 소자
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
DE102018123859B4 (de) 2017-11-02 2022-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen und Verfahren zur Bildung derselben
WO2019163580A1 (ja) * 2018-02-20 2019-08-29 株式会社村田製作所 半導体装置及び半導体装置の製造方法
US10952327B2 (en) 2018-04-27 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor module
KR102551034B1 (ko) * 2018-09-07 2023-07-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10861841B2 (en) 2018-09-28 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups
DE102019101999B4 (de) 2018-09-28 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit mehreren polaritätsgruppen
CN113228272A (zh) * 2018-12-06 2021-08-06 美国亚德诺半导体公司 具有无源器件组件的集成器件封装
JP7159059B2 (ja) * 2019-01-09 2022-10-24 新光電気工業株式会社 積層基板及び積層基板製造方法
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
TWI707408B (zh) * 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法
US11348854B2 (en) * 2019-05-17 2022-05-31 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
KR20210077820A (ko) 2019-12-17 2021-06-28 삼성전자주식회사 반도체 패키지
KR20210105255A (ko) * 2020-02-18 2021-08-26 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
US11393746B2 (en) * 2020-03-19 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcing package using reinforcing patches
KR20210126228A (ko) * 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
US11587894B2 (en) * 2020-07-09 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of fabricating the same
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
US11646255B2 (en) * 2021-03-18 2023-05-09 Taiwan Semiconductor Manufacturing Company Limited Chip package structure including a silicon substrate interposer and methods for forming the same
US11728305B2 (en) * 2021-05-11 2023-08-15 Sandisk Technologies Llc Capacitor structure including bonding pads as electrodes and methods of forming the same
US11855004B2 (en) 2021-06-17 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
JP2009245957A (ja) 2008-03-28 2009-10-22 Panasonic Corp 半導体装置及びその製造方法
JP5407667B2 (ja) 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
US7935570B2 (en) 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
JP5610905B2 (ja) 2010-08-02 2014-10-22 パナソニック株式会社 半導体装置
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8647974B2 (en) 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8952530B2 (en) * 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect structures and methods for forming the same
KR101419597B1 (ko) 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
US9349665B2 (en) * 2013-01-18 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging of semiconductor devices
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9224709B2 (en) 2014-02-13 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an embedded surface mount device and method of forming the same
US9123626B1 (en) * 2014-02-27 2015-09-01 Texas Instruments Incorporated Integrated passive flip chip package
US9691686B2 (en) 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
US9871013B2 (en) * 2014-12-29 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Contact area design for solder bonding
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
DE102017127920A1 (de) * 2017-01-26 2018-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen
US10461023B2 (en) * 2017-10-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683398B (zh) * 2017-11-02 2020-01-21 台灣積體電路製造股份有限公司 半導體封裝體及其形成方法
US10840227B2 (en) 2017-11-02 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device
US11631658B2 (en) 2017-11-02 2023-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device
TWI704663B (zh) * 2018-01-19 2020-09-11 南韓商三星電子股份有限公司 扇出型半導體封裝
TWI708341B (zh) * 2018-09-27 2020-10-21 台灣積體電路製造股份有限公司 半導體封裝、半導體元件及形成半導體元件的方法

Also Published As

Publication number Publication date
US10165682B2 (en) 2018-12-25
CN106952885B (zh) 2019-08-09
DE102016100279A1 (de) 2017-06-29
US20170188458A1 (en) 2017-06-29
US10939551B2 (en) 2021-03-02
TWI630693B (zh) 2018-07-21
DE102016100279B4 (de) 2021-08-19
US20220361332A1 (en) 2022-11-10
KR20170077757A (ko) 2017-07-06
CN106952885A (zh) 2017-07-14
US20190098756A1 (en) 2019-03-28
US11470720B2 (en) 2022-10-11
US20210185810A1 (en) 2021-06-17
US11612057B2 (en) 2023-03-21
KR101813787B1 (ko) 2017-12-29

Similar Documents

Publication Publication Date Title
TWI630693B (zh) 用於接合積體被動裝置於整合式扇出封裝中的墊中之開口
US10930605B2 (en) Contact pad for semiconductor device
US11289449B2 (en) Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof
TWI584435B (zh) 封裝及其製造方法
TWI765520B (zh) 半導體封裝以及其製造方法
KR101821478B1 (ko) Pop 패키지에서 개구부 크기를 조정함으로써 균열 감소
US11158605B2 (en) Semiconductor packaging structure and method
US10879185B2 (en) Package structure with bump
TW201611204A (zh) 具有凹陷邊緣的半導體裝置以及製造方法
TW201530729A (zh) 層疊封裝元件及其製造方法
TW201737364A (zh) Info線圈結構及其製造方法
KR102279469B1 (ko) 반도체 패키지 및 그 형성 방법
TW201802963A (zh) 封裝結構
US10297547B2 (en) Semiconductor device including first and second wirings