KR101813787B1 - Info 패키지 내의 집적 수동 디바이스를 본딩하기 위한 패드 내의 개구부 - Google Patents

Info 패키지 내의 집적 수동 디바이스를 본딩하기 위한 패드 내의 개구부 Download PDF

Info

Publication number
KR101813787B1
KR101813787B1 KR1020160031923A KR20160031923A KR101813787B1 KR 101813787 B1 KR101813787 B1 KR 101813787B1 KR 1020160031923 A KR1020160031923 A KR 1020160031923A KR 20160031923 A KR20160031923 A KR 20160031923A KR 101813787 B1 KR101813787 B1 KR 101813787B1
Authority
KR
South Korea
Prior art keywords
openings
ubm
pad
conductive pad
dielectric layer
Prior art date
Application number
KR1020160031923A
Other languages
English (en)
Other versions
KR20170077757A (ko
Inventor
청시엔 시에
치시 우
첸후아 위
더치앙 예
시엔웨이 첸
리한 쉬
웨이청 우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170077757A publication Critical patent/KR20170077757A/ko
Application granted granted Critical
Publication of KR101813787B1 publication Critical patent/KR101813787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors

Abstract

패키지는 도전성 패드를 포함하고, 복수의 개구부들이 도전성 패드를 관통한다. 유전체 층은 도전성 패드를 에워싼다. 유전체 층은 복수의 개구부들을 채우는 부분들을 갖는다. 언더 범프 금속부(UBM)는 유전체 층 내로 연장되어 도전성 패드와 접촉하는 비아 부분을 포함한다. 솔더 영역은 UBM 위에 있고 UBM과 접촉한다. 집적 수동 디바이스는 솔더 영역을 통해 UBM에 본딩된다.

Description

INFO 패키지 내의 집적 수동 디바이스를 본딩하기 위한 패드 내의 개구부{OPENING IN THE PAD FOR BONDING INTEGRATED PASSIVE DEVICE IN INFO PACKAGE}
본 발명은 INFO 패키지 내의 집적 수동 디바이스를 본딩하기 위한 패드 내의 개구부에 관한 것이다.
집적 회로들의 패키징에서, 다양한 유형들의 패키징 방법들 및 구조물들이 존재한다. 예를 들어, 종래의 패키지 온 패키지(Package-on-Package; POP) 프로세스에서, 최상부 패키지는 바닥부 패키지에 본딩된다. 또한, 최상부 패키지 및 바닥부 패키지는 그 내부에 패키징되는 디바이스 다이들을 가질 수 있다. PoP 프로세스를 채용함으로써, 패키지의 집적 레벨이 증가된다.
본 발명의 배경이 되는 기술은 공개특허공보 제10-2014-0012689호(2014.02.03. 공개)에 개시되어 있다.
기존의 PoP 프로세스에서, 패키지 기판에 본딩되는 디바이스 다이를 포함하는 바닥부 패키지가 제일 먼저 형성된다. 몰딩 화합물이 패키지 기판 상에 몰딩되고, 디바이스 다이가 몰딩 화합물 내에 몰딩된다. 패키지 기판은 그 위에 형성되는 솔더 볼들을 더 포함하고, 솔더 볼들 및 디바이스 다이는 패키지 기판의 동일 측면 상에 있다. 솔더 볼들은 최상부 패키지를 바닥부 패키지에 연결하기 위해 사용된다.
본 개시의 양태들은 첨부 도면들과 함께 읽혀질 때 이어지는 상세한 설명으로부터 최상으로 이해된다. 본 업계에서의 표준 관행에 따라, 다양한 피처들이 실척도로 도시되지 않았음을 유념한다. 실제로, 다양한 피처들의 치수는 설명의 명료화를 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 몇몇 실시예들에 따른, 패키지의 단면도를 도시한다.
도 2는 몇몇 실시예들에 따른, 집적 수동 디바이스의 평면도를 도시한다.
도 3은 몇몇 실시예들에 따른, 패키지의 일부의 단면도를 도시한다.
도 4 내지 도 7은 몇몇 실시예들에 따른, 집적 수동 디바이스를 본딩하기 위한 금속 패드들 및 UBM들의 평면도들을 도시한다.
이어지는 개시는 본 발명의 상이한 피처들을 구현하기 위한 다수의 상이한 실시예들 또는 예시들을 제공한다. 본 개시를 단순화하기 위해 컴포넌트들 및 배열들의 특정 예시들이 아래에 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 한정적으로 의도되지 않는다. 예를 들면, 이어지는 설명에서 제 2 피처 위의 또는 제 2 피처 상의 제 1 피처의 형성은 제 1 및 제 2 피처들이 직접적으로 접촉하여 형성되는 실시예들을 포함할 수 있으며, 또한 제 1 및 제 2 피처들이 직접적으로 접촉하지 않을 수 있도록 추가적인 피처들이 제 1 및 제 2 피처들 사이에 형성될 수 있는 실시예들을 포함할 수 있다. 또한, 본 개시는 다양한 예시들에서 참조 부호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 단순화 및 명료화를 위한 것이며, 그 자체가 논의되는 다양한 실시예들 및/또는 구성들 사이의 관계에 영향을 주는 것은 아니다.
또한, "밑", "아래", "보다 아래", "위", "보다 위" 등과 같은 공간 상대적 용어들은, 도면들에 도시된 바와 같이, 다른 엘리먼트(들) 또는 피처(들)에 대한 하나의 엘리먼트 또는 피처의 관계를 설명하도록 설명의 용이성을 위해 본원에서 사용될 수 있다. 공간 상대적 용어들은 도면들에 도시된 배향에 더하여, 사용 중이거나 또는 동작 중인 디바이스의 상이한 배향들을 망라하도록 의도된 것이다. 장치는 이와 다르게 배향(90° 또는 다른 배향으로 회전)될 수 있으며, 본원에서 사용되는 공간 상대적 기술어들이 그에 따라 유사하게 해석될 수 있다.
패키지 온 패키지(PoP) 구조물에 사용될 수 있는 집적 팬 아웃(Integrated Fan-Out; InFO) 패키지 및 그 형성 방법이 다양한 예시적인 실시예들에 따라 제공된다. InFO 패키지를 형성하는 중간 스테이지들이 도시된다. 몇몇 실시예들의 몇몇 변형예들이 논의된다. 다양한 도면들과 예시적인 실시예들 전반에 걸쳐, 동일한 엘리먼트들을 지정하기 위해 동일한 참조 번호들이 사용된다.
도 1은 본 개시의 몇몇 실시예들에 따른, PoP 패키지(400)의 단면도를 도시한다. PoP 패키지(400)는 바닥부 패키지(100) 및 바닥부 패키지(100) 위에 있고 바닥부 패키지(100)에 본딩되는 최상부 패키지(200)를 포함한다. 바닥부 패키지(100) 및 최상부 패키지(200) 둘 다는 미리 형성될 수 있고, 그 후 서로 본딩되어 패키지 온 패키지 구조물을 형성한다. 본 개시의 몇몇 실시예들에 따르면, 바닥부 패키지(100)는 디바이스 다이(102)를 포함하고, 디바이스 다이(102)의 전측면은 하방을 향하고 재분배 라인(Redistribution Line; RDL)들(112)에 본딩된다. 또한, 바닥부 패키지(100)는 2개 이상의 디바이스 다이들을 포함할 수 있다. 디바이스 다이(102)는 반도체 기판(108), 및 반도체 기판(108)의 전면(하방을 향하고 있는 표면)에 있는 (예를 들어, 트랜지스터들 및/또는 다이오드들을 포함할 수 있는 능동 디바이스들과 같은) 집적 회로 디바이스들(104)을 포함할 수 있다. 디바이스 다이(102)는 중앙 프로세싱 유닛(Central Processing Unit; CPU) 다이, 마이크로 제어 유닛(Micro Control Unit; MCU) 다이, 그래픽 프로세싱 유닛(Graphic Processing Unit; GPU) 다이, 모바일 애플리케이션 다이 등과 같은 로직 디바이스 다이일 수 있다.
디바이스 다이(102)는 디바이스 다이(102)를 둘러싸는 캡슐화 재료(120) 내에 캡슐화(몰딩)된다. 캡슐화 재료(120)는 몰딩 화합물, 몰딩 언더필, 수지, 에폭시 및/또는 등을 포함할 수 있다. 캡슐화 재료(120)의 바닥면(120A)은 디바이스 다이(102)의 바닥단과 동일한 높이를 가질 수 있다. 캡슐화 재료(120)의 최상면(120B)은 반도체 기판(108)의 후면(108A)과 동일한 높이를 갖거나 또는 반도체 기판(108)의 후면(108A)보다 높은 곳에 있을 수 있다. 본 개시의 몇몇 실시예들에 따르면, 반도체 기판(108)의 후면(108A)은 디바이스 다이(102)를 그 위에 있는 유전체 층(들)(118)에 부착하는 다이 부착(die-attach) 막(110)에 의해 오버랩된다. 디바이스 다이(102)는 RDL들(112)과 접촉하고 RDL들(112)에 본딩되는 [구리 필러(pillar)들을 포함할 수 있는] 금속 필러들(106)을 더 포함할 수 있다. 몇몇 예시적인 실시예들에 따르면, 금속 필러들(106)은 폴리머 층일 수 있는 유전체 층(107) 내에 배치된다. 유전체 층(107)은 몇몇 예시적인 실시예들에 따라 폴리벤족사졸(polybenzoxazole; PBO), 벤조사이클로부텐(benzocyclobutene; BCB), 폴리이미드 등으로 형성될 수 있다.
바닥부 패키지(100)는 디바이스 다이(102) 및 캡슐화 재료(120) 아래에 있는 전측면 RDL들(112)을 포함할 수 있다. 본 설명 전반에 걸쳐, 용어 "전측면 RDL"은 각각의 RDL들이 디바이스 다이(102)의 전측면 상에 있는 것을 나타내고, 용어 "후측면 RDL"은 각각의 RDL들이 디바이스 다이(102)의 후측면 상에 있는 것을 나타낸다. 전측면 RDL들(112)은 유전체 층들(114)(114A, 114C, 및 114D를 포함함) 내에 형성되고, 후측면 RDL들(142)은 유전체 층(들)(118) 내에 형성된다. RDL들(112 및 142)은 구리, 알루미늄, 니켈, 이들의 합금들 또는 이들의 다중 층들과 같은 금속성 재료(들)로 형성될 수 있다. 본 개시의 몇몇 실시예들에 따르면, 유전체 층들(114 및 118)은 PBO, BCB, 폴리이미드 등을 포함할 수 있는 폴리머들과 같은 유기 재료들로 형성된다. 본 개시의 대안적인 실시예들에 따르면, 유전체 층들(114 및 118)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물 등과 같은 무기 재료들로 형성된다.
스루 비아들(122)은 캡슐화 재료(120) 내에 캡슐화되고, 따라서 캡슐화 재료(120)를 관통한다. 본 개시의 몇몇 실시예들에 따르면, 스루 비아들(122)은 캡슐화 재료(120)의 최상면과 동일한 높이를 갖는 최상면들을 갖는다. 또한, 스루 비아들(122)은 캡슐화 재료(120)의 바닥면과 동일한 높이를 갖는 바닥면들을 가질 수 있다. 스루 비아들(122)은 전측면 RDL들(112) 및 디바이스 다이(102)를 후측면 RDL들(142)에 전기적으로 커플링/연결한다. 또한, 스루 비아들(122)은 전측면 RDL들(112) 및 후측면 RDL들(142)의 일부와 물리적으로 접촉할 수 있다.
비솔더(non-solder) 금속성 재료(들)로 형성되는 도전성 패드들(124 및 136)은 바닥부 패키지(100)의 바닥면에 형성된다. 본 개시의 몇몇 실시예들에 따르면, 도전성 패드들(124 및 136)은 패드 형상 이외의 (필러들과 같은) 다른 형상들을 가질 수 있지만, 금속 패드들(124 및 136)로 지칭된다. (각각의 RDL들의 일부일 수 있는) 금속 패드들(124 및 136)은 구리, 알루미늄, 니켈, 팔라듐, 금, 또는 이들의 합금과 같은 금속성 재료로 형성될 수 있다.
언더 범프 금속부(Under bump metallurgy; UBM)들(128 및 130)은 패키지(100)의 바닥면에 형성된다. UBM들(128 및 130)은 [패키지(100)를 뒤집어서 볼 때] 종종 솔더 범프들로 칭해지는 솔더 영역들(126) 아래에 있기 때문에 이와 같이 명칭된다.
솔더 영역들(126)은 바닥부 패키지(100)의 금속 패드들(124)을 패키지 컴포넌트(300)에 본딩하는데 사용된다. 패키지 컴포넌트(300)는 인쇄 회로 보드(Printed Circuit Board; PCB), 패키지, 인터포저, 또는 또 다른 유형의 패키지 컴포넌트를 포함할 수 있다. 도시되지 않았지만, 또한, 패키지 컴포넌트(300)는 패키지 컴포넌트(300)의 바닥면에 있는 패드들과 같은 도전성 상호연결부들, 및 패키지 컴포넌트(300) 내부에 구축되는 도전성 트레이스들, 비아들, 도전성 파이프들 등을 포함할 수 있다. 도전성 상호연결부들은 패키지 컴포넌트(300)의 최상면 상의 도전성 패드들(302)을 패키지 컴포넌트(300)의 바닥면에 있는 도전성 피처들에 연결시키는데 사용된다. 솔더 영역들(126)은 패키지 컴포넌트(300) 내의 도전성 패드들(302)에 결합될 수 있다.
후측면 RDL들(142)은 몇몇 금속 패드들(148)을 포함한다. 몇몇 실시예들에 따르면, 금속 패드들(148)은 패키지 컴포넌트(100) 내의 최상위 RDL 층 내에 있다. 유전체 층(132)은 금속 패드들(148) 및 유전체 층(들)(118) 위에 형성된다. 유전체 층(132)은 PBO 또는 다른 유기 또는 무기 재료들과 같은 폴리머로 형성될 수 있다. 설명 전반에 걸쳐, 또한, 유전체 층(132)은 폴리머 이외의 유전체 재료로 형성될 수 있지만, 폴리머 층(132)으로 지칭된다. 몇몇 실시예들에 따르면, 테이프(134)는 유전체 층(132) 위에 있고 유전체 층(132)에 부착된다. 테이프(134)는 폴리머 층(132), 유전체 층(들)(118), 및 RDL들(142)과 같은 그 아래에 있는 구조물에 대한 보호 및 강화를 제공하는데 사용된다. 테이프(134)는 미리 형성될 수 있고, 미리 형성된 테이프(134)는 유전체 층(132) 상에 부착된다. 대안적인 실시예들에 따르면, 테이프(134)가 형성되지 않고, 폴리머 층(132)이 패키지 컴포넌트(100)의 최상부 유전체 층이다.
[솔더 영역들(206)에 의해 차지되는] 개구부들(158)이 폴리머 층(132) 및 테이프(134) 내에 형성되고, 금속 패드들(148)이 개구부(158)에 노출된다. 솔더 영역들(206)은 개구부들(158)을 채우는 자신들의 바닥 부분들을 갖고, 솔더 영역들(206)은 금속 패드들(148)과 접촉한다.
최상부 패키지(200)는 솔더 영역들(206)을 통해 바닥부 패키지(100)에 본딩된다. 본 개시의 몇몇 실시예들에 따르면, 최상부 패키지(200)는 패키지 기판(202) 및 패키지 기판(202)에 본딩되는 디바이스 다이(들)(204)를 포함한다. 디바이스 다이들(204)을 패키지 기판(202)에 본딩하는 것은 와이어 본딩, 플립칩(flip-chip) 본딩 등을 통해 달성될 수 있다. 또한, 솔더 영역들(206)은 패키지 컴포넌트(200)의 바닥면에 있는 금속 패드들(208)과 접촉한다. 따라서, 솔더 영역들(206)은 금속 패드들(208)과 접촉하는 자신들의 최상면들 및 금속 패드들(148)의 최상면들과 접촉하는 자신들의 바닥면들을 갖는다.
트랜지스터들 및 다이오드들과 같은 능동 디바이스들이 형성되는 동일한 다이 내에 형성되지 않는 개별적인 수동 디바이스인 집적 수동 디바이스(Integrated Passive Device; IPD)(20)가 패키지(100) 아래에 상주한다. 따라서, IPD(20)는 그 내부에 구축되는 능동 디바이스들이 없을 수 있다. 또한, 수동 디바이스가, 능동 디바이스들이 형성되는 동일한 디바이스 다이 내에 구축되기 보다는 다른 패키지 컴포넌트들의 표면 상에 마운팅되기 때문에, IPD(20)는 종종 표면 마운트 디바이스(Surface Mount Device; SMD)로 지칭된다. 본 개시의 몇몇 실시예들에 따르면, IPD(20)는 이를 통해 IPD(20)가 UBM들(130)에 전기적으로 연결되는 2개의 단자들(24)을 갖는다. 본 개시의 대안적인 실시예들에 따르면, IPD(20)는 전기적 연결을 위해 3개 이상의 단자들을 포함할 수 있다. 본 개시의 몇몇 실시예들에 따르면, IPD(20)는 캐패시터, 인덕터, 저항기, 또는 또 다른 유형의 수동 디바이스이다. IPD(20)는 실리콘 기반일 수 있고, 그 내부의 수동 디바이스는 실리콘 기판과 같은 반도체 기판부터 시작하여 형성된다. 또한, IPD(20)는 세라믹 기반일 수 있다. IPD(20)는 각각의 PoP 구조물의 성능을 튜닝하는데 사용될 수 있다.
도 2는 IPD(20)의 평면도를 도시한다. 본 개시의 몇몇 실시예들에 따르면, IPD(20)는 각각의 폭들보다 긴 길이들을 갖는 스트립 형상들을 갖는 단자들(24)을 포함한다. 단자들(24)은 금속 패드들, 금속 필러들 등과 같은 도전성 패드들일 수 있다. 단자들(24)은 서로 평행할 수 있고, IPD(20)의 평면적의 (20퍼센트 이상과 같은) 상당한 면적을 차지할 수 있다.
도 3은 도 1에 도시된 바와 같은 IPD(20), UBM(130), 및 금속 패드들(136)의 단면도를 도시한다. 도 3에 도시된 피처들이 도 1의 영역(150) 내에 도시된 피처들에 관하여 뒤집어져 있다는 것이 이해되어야 한다. 도 3에 도시된 바와 같은 IPD(20)의 단면도는 도 1에 도시된 바와 같은 UBM들(130) 중 하나를 가로질러 바라본 것이다. 따라서, 다양한 실시예들에 따르면 2개 이상의 UBM들(130)이 있을 수 있지만, 도 3은 하나의 UBM(130)을 도시한다.
다시 도 3을 참조하면, UBM들(130)과 각각의 그 위에 있는 단자들(24)은 IPD(20)가 UBM들(130)에 본딩되기 전에 IPD 상에 미리 형성될 수 있는 솔더 영역들(22)을 통해 상호연결될 수 있다. 솔더 영역들(22)의 리플로우 후에, 솔더 영역들(22)이 UBM들(130)에 결합된다. UBM들(130)은 티타늄, 니켈, 구리, 금, 팔라듐, 이들의 합금들, 및/또는 이들의 다중 층들을 포함할 수 있다. 본 개시의 몇몇 예시적인 실시예들에 따르면, UBM들(130)은 티타늄 층(140) 및 티타늄 층(140) 위의 구리 층(142)을 포함한다.
유전체 층들(114)은 폴리머와 같은 유기 재료로 형성될 수 있는 유전체 층(114A)을 포함한다. UBM들(130)은 폴리머 층(114A)보다 높은 곳에 있는 패드 부분들(130A) 및 유전체 층(114A) 내로 연장되는 비아 부분들(130B)을 포함한다. 또한, 비아 부분들(130B)은 금속 패드들(136)의 최상면들과 접촉한다. 몇몇 실시예들에 따르면, UBM 비아 부분들(130B) 및 금속 패드들(136) 둘 다는 PBO, BCB, 폴리이미드 등과 같은 동종 유전체 재료로 형성되는 동종 층인 동일한 유전체 층(114A) 내에 있다. 대안적인 실시예들에 따르면, 유전체 층(114A)은 유전체 층(114A-1) 및 유전체 층(114A-1) 위의 유전체 층(114A-2)을 포함하고, 층들(114A-1 및 114A-2)은 상이한 프로세스 단계들로 형성된다. 따라서, 유전체 층들(114A-1 및 114A-2) 사이에 구별가능한 계면(137)이 있을 수 있다(또는 없을 수 있다).
도 3의 구조물을 형성하기 위한 간단한 프로세스가 다음과 같이 논의된다. 제일 먼저, 스루 비아들(122) 및 디바이스 다이(102)(또한 도 1을 참조)가 캡슐화 재료(120) 내에 캡슐화되고, 화학적 기계적 폴리싱(Chemical Mechanical Polish; CMP)과 같은 평탄화가 이어져 스루 비아들(122), 디바이스 다이(102), 및 캡슐화 재료(120)의 최상면들을 평탄화한다. 다음으로, 유전체 층(114D)이 캡슐화 재료(120) 및 스루 비아들(122) 위에 형성되고, 이들과 접촉한다. 그 후, [RDL들(112)의 비아 부분들(146)에 의해 차지되는] 개구부들이 리소그래피 프로세스를 통해 유전체 층(114D) 내에 형성된다. 그 후, RDL들(112)이 형성된다. RDL들(112)은 유전체 층(114D)보다 높은 곳에 있는 트레이스 부분들 및 유전체 층(114D) 내로 연장되는 비아 부분들(146)을 포함한다. 비아 부분들(146)은 스루 비아들(122) 및 디바이스 다이(102) 내의 금속 패드들(106)(도 3에서는 도시 생략됨, 도 1을 참조)과 접촉한다.
다음으로, 유전체 층(114C)이 형성된다. 유전체 층(114C)의 최상면은 RDL들(112)의 최상면들보다 높은 곳에 있다. 그 후, 개구부들이 유전체 층(114C)의 최상부 내에 형성되어 그 아래에 있는 RDL들(112)을 노출시키고, 금속 패드들(136) 및 비아들(144)을 포함하는 RDL들의 형성이 이어진다. 금속 패드들(136)은 도 4 내지 도 7에 도시된 바와 같이 그 내부에 개구부들(44)을 갖도록 패터닝된다. 금속 패드들(136)의 패터닝은 금속 패드들(136)을 개구부들(44)의 패턴을 갖도록 도금하기 위해 사용되는 마스크(도시 생략)를 설계하는 것을 통해 달성된다. 다음으로, 유전체 층(114A)이 형성된다. 유전체 층(114A)의 최상면은 금속 패드들(136)의 최상면보다 높은 곳에 있다. 개구부들(44)은 유전체 층(114A)의 재료로 채워진다.
다음으로, 유전체 층(114A)이 PBO와 같은 감광성 재료로 형성될 때, 예를 들어 노광(light-exposure) 및 현상(development)을 통해 유전체 층(114A)이 패터닝된다. 그 후, UBM들(130)이 형성되고, UBM 비아 부분들(130B)이 개구부들 내로 연장되어 금속 패드들(136)과 접촉하고, 패드 부분들(130A)은 유전체 층(114A)보다 높은 곳에 있다. 이어지는 단계에서, IPD(20)가 UBM들(130) 위에 위치되고, 미리 형성된 솔더 영역들(22)이 UBM들(130)과 접촉한다. 그 후, 리플로우가 수행되어 IPD(20)를 UBM들(130)에 본딩한다.
또한, 유전체 층(114A, 114C, 및 114D) 각각은 PBO, BCB, 또는 폴리이미드와 같은 폴리머로 형성될 수 있고, 이 형성은 디스펜싱 및 경화를 포함한다. 또한, 몇몇의 또는 모든 유전체 층들(114A, 114C, 및 114D)이 감광성 재료로 형성될 수 있다. 따라서, 유전체 층들(114A, 114C, 및 114D)의 패터닝은 (리소그래피 마스크를 사용하는) 노광 및 현상 단계를 포함하는 것으로서 단순화될 수 있다. RDL들(112), RDL들(136/144) 및 UBM들(130)의 형성은 블랭킷(blanket) 시드 층(도시 생략)을 형성하는 단계, 및 패터닝된 희생(sacrificial) 마스크(도시 생략)를 형성하는 단계를 포함할 수 있고, 이 시드 층의 부분들이 패터닝된 희생 마스크 내의 개구부들을 통해 노출된다. 각각의 RDL들(122), RDL들(136/144), 및 UBM들(130)은 도금을 통해 형성된다. 그 후, 패터닝된 희생 마스크가 제거되고, 이어서 제거된 패터닝된 희생 마스크에 의해 커버되었던 시드 층의 부분들을 에칭한다.
도 4 내지 도 7은 몇몇 예시적인 실시예들에 따른, 금속 패드들(136), UBM들(130), 및 IPD(20)의 평면도들을 도시한다. 도 4 및 도 5의 예시적인 단면도들이 도 3에 도시되고, 이 단면도는 도 4 및 도 5의 라인(3-3)을 포함하는 평면으로부터 획득된다. 도 4 내지 도 7에서, 금속 패드들(136), UBM들(130), 및 IPD(20)가 동일한 평면도들에서 도시되었지만, 이들 피처들은 (도 1 및 도 3에 도시된 바와 같이) 실제로 상이한 높이들을 가지므로 동일한 수평 평면에 있지 않다.
도 4를 참조하면, 4개의 금속 패드들(136)이 형성된다. 금속 패드들(136) 각각은, 또한 도 3에 도시된 바와 같이 UBM들(130) 중 하나의 대응하는 비아 부분(130B)에 연결된다. UBM들(130) 각각은 2개의 금속 패드들(136)에 연결된다. 본 개시의 몇몇 실시예들에 따르면, 비아 부분들(130B)은 각각의 UBM 패드 부분들(130A)의 대향하는 종단 부분들에 연결된다. 이어지는 논의에서, 금속 패드들(136) 중 하나가 예시적으로 논의되지만, 본 개시는 다른 금속 패드들에 적용될 수 있다.
도 4에 도시된 바와 같이, 복수의 개구부들(44)(또한, 도 3에 도시됨)이 금속 패드(136) 내에 형성된다. 개구부들(44)은 도 3에 도시된 바와 같은 유전체 층(114A)의 재료와 같은 유전체 재료로 채워진다. 복수의 개구부들(44)은 금속 패드(136)의 내측 부분(136A)을 에워싸는 링 형상으로 정렬될 수 있다. 또한, 금속 패드(136)는 개구부들(44)의 링 형상의 외측에 외측 부분(136C)을 포함할 수도 있다. 이웃하는 개구부들(44) 사이의 금속 패드(136)의 일부인 복수의 스트립들(136B)(1개 마킹됨)이 있고, 금속 패드 스트립들(136B) 각각은 내측 부분(136A)과 외측 부분(136C)을 상호연결한다. 몇몇 실시예들에 따르면, 내측 부분(136A)은 UBM 비아 부분(130B)이 이 내측 부분(136A) 상에 안착될 만큼 충분히 크다.
개구부들(44)의 평면 형상은 직사각형, 원형, 육각형, 팔각형, 삼각형, 또는 임의의 다른 형상일 수 있다. UBM 비아 부분(130B)의 평면 형상이 원형으로 도시되지만, 또한 직사각형, 원형, 육각형, 팔각형, 또는 삼각형과 같은 임의의 다른 형상이 사용될 수 있다.
몇몇 예시적인 실시예들에 따르면, 금속 패드(136)의 폭(W1)은 UBM(130)의 폭(W2)보다 크다. 따라서, 금속 패드(136)는 각각의 그 위에 있는 UBM(130)의 가장자리들을 넘어 연장될 수 있다. 예를 들어, 최상부 좌측 금속 패드(136)는 UBM(130)의 최상부 가장자리(130TE)를 넘어 상향으로, UBM(130)의 바닥부 가장자리(130BE)를 넘어 하향으로, 및 UBM(130)의 좌측 가장자리(130LE)를 넘어 좌측을 향해 연장될 수 있다. 금속 패드(136)를 UBM들(130)의 가장자리들을 넘어 연장시키는 것은, 유리하게도 IPD(20) 및 UBM(130)에 의해 인가되는 응력을 흡수하는 것을 도울 수 있다. 예를 들어, 다시 도 3을 참조하면, UBM(130)의 바닥면(130BS)이 유전체 층(114A)의 최상면과 접촉하여, [가령, 열 사이클(thermal cycle) 동안] 유전체 층(114A)에 힘을 부여할 수 있다. 큰 금속 패드(136)가 UBM(130) 바로 아래에 있고 UBM(130)의 가장자리들을 넘어 연장되면, 응력이 더욱 잘 흡수될 수 있다. 구체적으로, 금속 패드(136)를 각각의 그 위에 있는 UBM(130)의 3개의 가장자리들을 넘어 연장시키는 것은 응력의 흡수를 최대화할 수 있다. 반면에, 큰 금속 패드(136)는 금속 패드(136)의 가장자리들 및 이웃하는 금속 트레이스(138)를 따르는, 예를 들어 도 3에 도면부호 46으로 도시된 위치들에서 유전체 층(114A)의 균열을 유발할 수 있다. 본 개시의 몇몇 실시예들에 따르면, 금속 패드(136) 내에 개구부들(44)을 형성하는 단계는 큰 금속 패드(136)에 의해 유발되는 응력을 감소시킬 수 있어, 균열의 가능성의 감소를 초래한다.
다시 도 4를 참조하면, UBM(130)의 폭(W2)은 UBM 비아 부분(130B)의 폭(W3)보다 크다. 몇몇 예시적인 실시예들에 따르면, 금속 패드(136)와 이와 가장 근접한 이웃하는 금속 트레이스(138) 사이의 거리(E)는 유전체 층(114A) 내의 균열의 가능성이 감소되도록 약 40 μm보다 크다. 몇몇 실시예들에 따르면, 개구부들(44)의 길이 및 폭(F)은 약 10 μm보다 크고, 금속 패드 스트립들(136B)의 폭(G)은 약 10 μm보다 크다. 또한, 폭들(F 및 G)은 금속 패드들(136)의 형성 기술에 의해 달성 가능한 가장 작은 치수와 동일할 수 있다. [개구부들(44)의 면적들을 포함한] 금속 패드(136)의 전체 면적에 대한 금속 패드(136) 내의 모든 개구부들(44)의 전체 면적의 비율은 응력의 감소를 향상시키도록 높을 수 있다.
도 5는 몇몇 예시적인 실시예들에 따른, 금속 패드들(136), UBM들(130), 및 IPD(20)의 평면도를 도시한다. 몇몇 실시예들에 따르면, 금속 패드들(136) 내의 개구부들(44)은 L자 형상 또는 다른 불규칙한 형상들을 갖는다. 뿐만 아니라, 금속 패드들(136) 중 하나에서, 개구부들(44)의 내측 가장자리들은 금속 패드(136)의 직사각형 내측 부분(136A)의 윤곽을 그린다. 개구부들(44)의 외측 가장자리들은 금속 패드(136)의 외측 부분(136C)의 내측 경계들의 윤곽을 그린다. 금속 패드 스트립들(136B)은 내측 부분(136A)과 외측 부분(136C)을 상호연결한다. UBM(130)의 비아 부분들(130B)은 금속 패드들(136)의 내측 부분(136A)과 접촉한다. 또한, 평면도에서, 금속 패드들(136)은 또한 각각의 UBM들(130)의 가장자리들을 넘어 확장된다.
도 6은 몇몇 예시적인 실시예들에 따른, 금속 패드들(136), UBM들(130), 및 IPD(20)의 평면도를 도시한다. 몇몇 실시예들에 따르면, 비아 부분들(130B)은 도 4 및 도 5에 도시된 실시예들보다 작게 제작되고, 하나의 금속 패드(136)를 그 위에 있는 UBM(130)에 연결하는 복수의 비아 부분들(130B)이 있다. 따라서, 보다 많은 비아 부분들(130B)이 있으므로, 동일한 금속 패드(136)와 접촉하는 모든 비아 부분들(130B)의 전체 평면적은 필요한 전류를 전도할 만큼 충분히 크다. 반면에, 개구부들(44) 및 비아 부분들(130B)의 레이아웃은 플렉시블하다. 예를 들어, 도 6에 도시된 바와 같이, 비아 부분들(130B)은 각각의 금속 패드(136)의 외측 부분들(또는 내측 부분들)과 접촉할 수 있다. 반면에, 복수의 개구부들(44)은 개구부들(44)의 전체 면적을 최대화하고 큰 금속 패드들(136)에 의해 유발되는 응력을 최소화하기 위한 어레이와 같은 반복되는 패턴으로서 레이아웃될 수 있다.
도 7은 단일의 금속 패드(136)가 있거나 또는 2개보다 많은 금속 패드들(136)이 동일한 UBM(130)에 연결되는, 몇몇 예시적인 실시예들에 따른 금속 패드들(136), UBM들(130), 및 IPD(20)의 평면도를 도시한다. 몇몇 예시적인 실시예들에서, 몇몇의 또는 모든 도시된 금속 패드들(136-1, 136-2, 및 136-3)은 UBM들(130) 각각에 연결되는 적어도 하나의 금속 패드(136)가 있다면, 임의의 조합으로 형성될 수 있다. 따라서, 금속 패드들(136) 각각이 형성되거나 또는 형성되지 않을 수 있다는 것을 나타내기 위해, 금속 패드들(136)이 점선들을 사용하여 도시된다. 몇몇 예시적인 실시예들에 따르면, 금속 패드들(136-2)이 형성되지만, 금속 패드들(136-1 및 136-3)은 형성되지 않는다. 대안적인 실시예들에 따르면, 금속 패드들(136-1, 136-2, 및 136-3) 모두가 형성된다.
본 개시의 실시예들은 몇몇 유리한 특징들을 갖는다. 금속 패드들의 사이즈들을 확대시키고, 금속 패드들을 각각의 그 위에 있는 UBM들의 외측 가장자리들을 넘어 연장시킴으로써, IPD에 의해 유발된, 그 아래에 있는 유전체 층들 및 RDL들에 대한 응력이 더욱 잘 흡수된다. 그러나, 금속 패드들의 사이즈들을 확대시키는 것은 열 사이클 동안 유전체 층들의 균열을 초래할 수 있다. 본 개시의 실시예들에서, 이 문제는 금속 패드들 내에 개구부들(슬롯들)을 형성함으로써 해결된다. 온도의 증가에 의해 유발되는 금속 패드들의 확장이 금속 패드들의 선형 치수(길이, 폭, 및 두께)에 비례하기 때문에, 개구부들을 형성함으로써 큰 금속 패드들이 개구부들에 의해 보다 작은 부분들로 부분적으로 분할되어 금속 패드들의 확장이 감소되어서 균열의 가능성의 감소를 초래한다.
본 개시의 몇몇 실시예들에 따르면, 패키지는 도전성 패드를 포함하고, 복수의 개구부들이 도전성 패드를 관통한다. 유전체 층은 도전성 패드를 에워싼다. 유전체 층은 복수의 개구부들을 채우는 부분들을 갖는다. UBM은 유전체 층 내로 연장되어 도전성 패드와 접촉하는 비아 부분을 포함한다. 솔더 영역은 UBM 위에 있고 UBM과 접촉한다. 집적 수동 디바이스는 솔더 영역을 통해 UBM에 본딩된다.
본 개시의 몇몇 실시예들에 따르면, 패키지는 디바이스 다이, 스루 비아, 디바이스 다이 및 스루 비아를 그 내부에 캡슐화하는 캡슐화 재료, 및 캡슐화 재료 위에 있고 디바이스 다이 및 스루 비아에 전기적으로 커플링되는 복수의 재분배 라인들을 포함한다. 복수의 재분배 라인들은 제 1 금속 패드 및 제 2 금속 패드를 포함한다. 제 1 금속 패드는 복수의 스루 개구부들을 갖는다. 집적 수동 디바이스는 제 1 단자 및 제 2 단자를 갖고, 제 1 단자는 제 1 금속 패드 및 제 2 금속 패드의 일부와 오버랩하고, 제 1 금속 패드 및 제 2 금속 패드에 전기적으로 커플링된다. 폴리머 층은 복수의 스루 개구부들 내로 연장되는 부분들을 포함한다.
본 개시의 몇몇 실시예들에 따르면, 패키지는 도전성 패드를 포함하고, 복수의 개구부들이 도전성 패드를 관통하며 유전체 층이 도전성 패드를 에워싼다. 유전체 층은 복수의 개구부들을 채우는 부분들을 포함한다. UBM은 유전체 층 내로 연장되어 도전성 패드와 접촉하는 비아 부분을 갖고, 패드 부분은 유전체 층보다 높은 곳에 있다. 패드 부분은 복수의 개구부들과 오버랩한다. 도전성 패드는 UBM의 패드 부분의 가장자리들을 넘어 측방향으로 연장된다. 패키지는 UBM 위에 있고 UBM과 접촉하는 솔더 영역 및 집적 수동 디바이스를 포함하고, 솔더 영역은 UBM을 집적 수동 디바이스에 본딩한다.
상술한 것은 당업자가 본 개시의 양상들을 더 잘 이해할 수 있도록 몇몇 실시예들의 특징들의 개요를 서술한 것이다. 당업자는, 본원에 소개되는 실시예들과 동일한 목적들을 실행하거나 및/또는 동일한 장점들을 달성하도록, 다른 공정들 및 구조들을 설계하거나 또는 변경하기 위한 기반으로서, 그들이 본 개시를 쉽게 사용할 수 있다는 것을 인식해야 한다. 당업자는 그러한 균등한 구성들이 본 개시의 사상 및 범위로부터 벗어나지 않으며, 본 개시의 사상 및 범위로부터 벗어나지 않고 본원의 다양한 변경, 대체, 및 변형을 할 수 있음을 또한 인식할 것이다.

Claims (10)

  1. 집적 팬 아웃(Integrated Fan-Out) 패키지에 있어서,
    제 1 도전성 패드 - 복수의 개구부들이 상기 제 1 도전성 패드를 관통함- 와,
    상기 제 1 도전성 패드를 에워싸는 유전체 층 - 상기 유전체 층은 상기 복수의 개구부들을 채우는 부분들을 포함함 - 과,
    상기 유전체 층 내로 연장되어 상기 제 1 도전성 패드와 접촉하는 제 1 비아 부분을 포함하는 제 1 언더 범프 금속부(UBM)와,
    상기 제 1 UBM 위에 있고 상기 제 1 UBM과 접촉하는 솔더 영역과,
    집적 수동 디바이스 - 상기 솔더 영역은 상기 제 1 UBM을 상기 집적 수동 디바이스에 본딩함 - 를 포함하고,
    상기 제 1 도전성 패드는 상기 복수의 개구부들의 외측에 있는 외측 부분, 상기 복수의 개구부들의 내측에 있는 내측 부분, 및 복수의 스트립들을 포함하고, 각각의 스트립은 상기 내측 부분과 상기 외측 부분을 상호연결하는 것인, 집적 팬 아웃 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 도전성 패드 아래에 있는 복수의 재분배 라인들과,
    상기 복수의 재분배 라인들 아래에 있는 캡슐화 재료와,
    상기 캡슐화 재료 내에 캡슐화된 스루 비아와,
    상기 캡슐화 재료 내에 캡슐화된 디바이스 다이를 더 포함하는, 집적 팬 아웃 패키지.
  3. 제 1 항에 있어서, 상기 제 1 도전성 패드는 상기 제 1 UBM의 가장자리들을 넘어 측방향으로 연장되는 것인, 집적 팬 아웃 패키지.
  4. 제 1 항에 있어서, 상기 복수의 개구부들은 링 형상으로 정렬되고, 상기 제 1 비아 부분은 상기 제 1 도전성 패드의 상기 내측 부분의 최상면과 접촉하는 바닥면을 갖는 것인, 집적 팬 아웃 패키지.
  5. 제 1 항에 있어서, 상기 제 1 UBM은 상기 제 1 도전성 패드와 접촉하는 복수의 비아 부분들을 포함하고, 상기 제 1 비아 부분은 상기 복수의 비아 부분들 중 하나인 것인, 집적 팬 아웃 패키지.
  6. 제 1 항에 있어서, 상기 복수의 개구부들은 상기 제 1 도전성 패드의 최상면으로부터 상기 제 1 도전성 패드의 바닥면까지 연장되는 것인, 집적 팬 아웃 패키지.
  7. 제 1 항에 있어서, 제 2 도전성 패드를 더 포함하고, 추가적인 복수의 개구부들은 상기 제 2 도전성 패드를 관통하며, 상기 유전체 층은 상기 추가적인 복수의 개구부들 내로 연장되는 것인, 집적 팬 아웃 패키지.
  8. 제 1 항에 있어서, 상기 집적 수동 디바이스는 제 1 단자 및 제 2 단자를 포함하고, 상기 제 1 UBM은 상기 제 1 단자에 연결되고, 상기 패키지는 상기 제 2 단자에 연결되는 제 2 UBM을 더 포함하는 것인, 집적 팬 아웃 패키지.
  9. 집적 팬 아웃 패키지에 있어서,
    디바이스 다이와,
    스루 비아와,
    상기 디바이스 다이 및 상기 스루 비아를 그 내부에 캡슐화하는 캡슐화 재료와,
    상기 캡슐화 재료 위에 있고 상기 디바이스 다이 및 상기 스루 비아에 전기적으로 커플링되는 복수의 재분배 라인들 - 상기 복수의 재분배 라인들은 제 1 금속 패드 및 제 2 금속 패드를 포함하고, 상기 제 1 금속 패드는 복수의 스루 개구부들을 가짐 - 과,
    제 1 단자 및 제 2 단자를 포함하는 집적 수동 디바이스 - 상기 제 1 단자는 상기 제 1 금속 패드 및 상기 제 2 금속 패드의 일부와 오버랩하고, 상기 제 1 금속 패드 및 상기 제 2 금속 패드에 전기적으로 커플링됨 - 와,
    상기 복수의 스루 개구부들 내로 연장되는 부분들을 포함하는 폴리머 층을 포함하고,
    상기 제 1 금속 패드는 상기 복수의 스루 개구부들의 외측에 있는 외측 부분, 상기 복수의 스루 개구부들의 내측에 있는 내측 부분, 및 복수의 스트립들을 포함하고, 각각의 스트립은 상기 내측 부분과 상기 외측 부분을 상호연결하는 것인, 집적 팬 아웃 패키지.
  10. 집적 팬 아웃 패키지에 있어서,
    제 1 도전성 패드 - 복수의 개구부들이 상기 제 1 도전성 패드를 관통함- 와,
    상기 제 1 도전성 패드를 에워싸는 유전체 층 - 상기 유전체 층은 상기 복수의 개구부들을 채우는 부분들을 포함함 - 과,
    언더 범프 금속부(UBM)를 포함하고, 상기 언더 범프 금속부(UBM)는,
    상기 유전체 층 내로 연장되어 상기 제 1 도전성 패드와 접촉하는 제 1 비아 부분과,
    상기 유전체 층보다 높은 곳에 있는 패드 부분 - 상기 패드 부분은 상기 복수의 개구부들과 오버랩하고, 상기 제 1 도전성 패드는 상기 UBM의 상기 패드 부분의 가장자리들을 넘어 측방향으로 연장됨 - 과,
    상기 UBM 위에 있고 상기 UBM과 접촉하는 솔더 영역과,
    집적 수동 디바이스 - 상기 솔더 영역은 상기 UBM을 상기 집적 수동 디바이스에 본딩함 - 를 포함하고,
    상기 제 1 도전성 패드는 상기 복수의 개구부들의 외측에 있는 외측 부분, 상기 복수의 개구부들의 내측에 있는 내측 부분, 및 복수의 스트립들을 포함하고, 각각의 스트립은 상기 내측 부분과 상기 외측 부분을 상호연결하는 것인, 집적 팬 아웃 패키지.
KR1020160031923A 2015-12-28 2016-03-17 Info 패키지 내의 집적 수동 디바이스를 본딩하기 위한 패드 내의 개구부 KR101813787B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/979,954 2015-12-28
US14/979,954 US10165682B2 (en) 2015-12-28 2015-12-28 Opening in the pad for bonding integrated passive device in InFO package

Publications (2)

Publication Number Publication Date
KR20170077757A KR20170077757A (ko) 2017-07-06
KR101813787B1 true KR101813787B1 (ko) 2017-12-29

Family

ID=59010602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160031923A KR101813787B1 (ko) 2015-12-28 2016-03-17 Info 패키지 내의 집적 수동 디바이스를 본딩하기 위한 패드 내의 개구부

Country Status (5)

Country Link
US (4) US10165682B2 (ko)
KR (1) KR101813787B1 (ko)
CN (1) CN106952885B (ko)
DE (1) DE102016100279B4 (ko)
TW (1) TWI630693B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199318B2 (en) 2016-05-19 2019-02-05 Mediatek Inc. Semiconductor package assembly
KR102422460B1 (ko) * 2017-08-22 2022-07-19 삼성전자주식회사 반도체 소자
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
DE102018123859B4 (de) * 2017-11-02 2022-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen und Verfahren zur Bildung derselben
US10840227B2 (en) * 2017-11-02 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device
KR102099749B1 (ko) * 2018-01-19 2020-04-10 삼성전자주식회사 팬-아웃 반도체 패키지
KR20200103773A (ko) * 2018-02-20 2020-09-02 가부시키가이샤 무라타 세이사쿠쇼 반도체 장치 및 반도체 장치의 제조 방법
US10952327B2 (en) 2018-04-27 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor module
KR102551034B1 (ko) * 2018-09-07 2023-07-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10658348B2 (en) 2018-09-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having a plurality of first and second conductive strips
DE102019101999B4 (de) 2018-09-28 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit mehreren polaritätsgruppen
US10861841B2 (en) 2018-09-28 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups
KR20210101238A (ko) * 2018-12-06 2021-08-18 아나로그 디바이시즈 인코포레이티드 패시브 디바이스 조립체가 포함된 통합 디바이스 패키지
JP7159059B2 (ja) * 2019-01-09 2022-10-24 新光電気工業株式会社 積層基板及び積層基板製造方法
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
TWI707408B (zh) * 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法
US11348854B2 (en) * 2019-05-17 2022-05-31 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
KR20210077820A (ko) 2019-12-17 2021-06-28 삼성전자주식회사 반도체 패키지
KR20210105255A (ko) * 2020-02-18 2021-08-26 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
US11393746B2 (en) * 2020-03-19 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcing package using reinforcing patches
KR20210126228A (ko) * 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
US11587894B2 (en) * 2020-07-09 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of fabricating the same
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
US11646255B2 (en) * 2021-03-18 2023-05-09 Taiwan Semiconductor Manufacturing Company Limited Chip package structure including a silicon substrate interposer and methods for forming the same
US11728305B2 (en) * 2021-05-11 2023-08-15 Sandisk Technologies Llc Capacitor structure including bonding pads as electrodes and methods of forming the same
US11855004B2 (en) 2021-06-17 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267944A (ja) * 2008-11-05 2010-11-25 Renesas Electronics Corp 半導体装置およびその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
JP2009245957A (ja) 2008-03-28 2009-10-22 Panasonic Corp 半導体装置及びその製造方法
US7935570B2 (en) 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
JP5610905B2 (ja) 2010-08-02 2014-10-22 パナソニック株式会社 半導体装置
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8647974B2 (en) 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8952530B2 (en) * 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect structures and methods for forming the same
KR101419597B1 (ko) 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US9349665B2 (en) * 2013-01-18 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging of semiconductor devices
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US8980691B2 (en) 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9196586B2 (en) 2014-02-13 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including an embedded surface mount device and method of forming the same
US9123626B1 (en) * 2014-02-27 2015-09-01 Texas Instruments Incorporated Integrated passive flip chip package
US9691686B2 (en) 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
US9871013B2 (en) * 2014-12-29 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Contact area design for solder bonding
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
DE102017127920A1 (de) * 2017-01-26 2018-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen
US10461023B2 (en) * 2017-10-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267944A (ja) * 2008-11-05 2010-11-25 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10939551B2 (en) 2021-03-02
US20220361332A1 (en) 2022-11-10
US20170188458A1 (en) 2017-06-29
CN106952885A (zh) 2017-07-14
DE102016100279A1 (de) 2017-06-29
US11470720B2 (en) 2022-10-11
KR20170077757A (ko) 2017-07-06
US20210185810A1 (en) 2021-06-17
US20190098756A1 (en) 2019-03-28
TWI630693B (zh) 2018-07-21
US11612057B2 (en) 2023-03-21
TW201724427A (zh) 2017-07-01
US10165682B2 (en) 2018-12-25
DE102016100279B4 (de) 2021-08-19
CN106952885B (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
KR101813787B1 (ko) Info 패키지 내의 집적 수동 디바이스를 본딩하기 위한 패드 내의 개구부
US10930605B2 (en) Contact pad for semiconductor device
US11824040B2 (en) Package component, electronic device and manufacturing method thereof
TWI819767B (zh) 半導體封裝以及製造其之方法
KR101643471B1 (ko) 리세싱된 엣지들을 갖는 반도체 디바이스 및 그 제조방법
KR102170575B1 (ko) 휨 감소를 위한 인포 패키지 지지
US9324687B1 (en) Wafer-level passive device integration
CN113140519A (zh) 采用模制中介层的晶圆级封装
US20140073091A1 (en) Packages with Passive Devices and Methods of Forming the Same
US20170345764A1 (en) Integrated fan-out package and method of fabricating the same
CN105895596A (zh) 通过调整PoP封装件中的开口尺寸来减少裂痕
KR102279469B1 (ko) 반도체 패키지 및 그 형성 방법
US20230114652A1 (en) Integrated Fan-Out Package and the Methods of Manufacturing
US11908692B2 (en) Method for fabricating a chip package
CN114628353A (zh) 半导体封装及其制造方法
US20230062468A1 (en) Package structure and manufacturing method thereof
US20230063270A1 (en) Semiconductor die package with ring structure and method for forming the same
US11177218B2 (en) Package including metallic bolstering pattern and manufacturing method of the package
CN218996710U (zh) 半导体封装
TWI817320B (zh) 三維積體電路封裝件及其形成方法
CN111446216A (zh) 电子封装件及其制法与封装用基板
TW201304098A (zh) 晶圓級晶片尺寸封裝之打線連接結構及其製程

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant