TW201442194A - 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構 - Google Patents

屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構 Download PDF

Info

Publication number
TW201442194A
TW201442194A TW102113754A TW102113754A TW201442194A TW 201442194 A TW201442194 A TW 201442194A TW 102113754 A TW102113754 A TW 102113754A TW 102113754 A TW102113754 A TW 102113754A TW 201442194 A TW201442194 A TW 201442194A
Authority
TW
Taiwan
Prior art keywords
substrate
shield
semiconductor package
electronic component
package
Prior art date
Application number
TW102113754A
Other languages
English (en)
Other versions
TWI503944B (zh
Inventor
鍾匡能
鍾興隆
黃添崇
許聰賢
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW102113754A priority Critical patent/TWI503944B/zh
Priority to CN201310153304.7A priority patent/CN104112716B/zh
Priority to US13/919,176 priority patent/US9257394B2/en
Publication of TW201442194A publication Critical patent/TW201442194A/zh
Application granted granted Critical
Publication of TWI503944B publication Critical patent/TWI503944B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Details Of Aerials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝件及其製法，該製法係包括：提供一表面定義有至少一承載區與環繞該承載區的切割區之基板，於該承載區上設置至少一電子元件；於該基板的承載區上設置屏蔽罩，該屏蔽罩具有容置該電子元件的凹部與向外延伸至切割區的定位件；以及沿該切割區進行切割製程，以移除部分該定位件與部分該基板。本發明能克服習知技術中之電磁屏蔽罩定位失準之問題。本發明復提供一種屏蔽罩及封裝結構。

Description

屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構
本發明係有關一種半導體封裝件及其製法，尤指一種具電磁屏蔽罩之半導體封裝件及其製法。
隨著電子產業的蓬勃發展，市面上的電子產品多以輕量、小型、高速及多功能為訴求，使產品內部的半導體封裝件朝高運算速度、高元件密度、高複雜度發展，更將其他生物、光學、機械、電機與磁性等多功能之電子元件整合於同一線路板上。
為符合電子產品輕薄短小的趨勢，使得其上封裝件的設置密度增加，導致封裝件間容易產生電磁干擾(electromagnetic interference，EMI)之現象。
為解決封裝件間電磁干擾的問題，通常會於封裝件封裝時，於外部設置電磁屏蔽罩，以避免封裝件間的電磁干擾。
請參閱第1A至1B圖，係為目前業界開發之半導體封 裝件1之示意圖。習知具有電磁屏蔽罩之半導體封裝件1係如第1B圖左半邊所示，其製法係包括：於基板10上設置電子元件11；以及透過導電接著層122使一電磁屏蔽罩12與基板10結合形成容置空間110，使該電子元件11收納於該容置空間110中。然而，前述製法並不具有定位功能，常發生如第1B圖右半邊所示之定位失準而造成半導體封裝件1’良率低之缺點。
請參閱第2A至2B圖，係為目前業界為改善定位失準之缺失而開發之具有電磁屏蔽罩之半導體封裝件2之示意圖。如圖所示，經改良之具有電磁屏蔽罩之半導體封裝件2之製法係包括：於基板20上設置電子元件21；以及使該電磁屏蔽罩22與設有定位孔220之基板20結合形成一容置空間210，使該電子元件21收納於該容置空間210中。然而，前述製法之基板20係設置有定位孔220，因此會佔用掉基板20內原本可供電路佈局之空間，因而需使用較大的基板20，不僅增加成本，且造成封裝件體積加大之缺點。
因此，如何在不增加基板面積之情況下，克服習知技術中之電磁屏蔽罩定位失準之問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明提供一種屏蔽罩，係包括：凹部，係具有用於收納電子元件之容置空間；以及定位件，係自該凹部之凹緣向外延伸。
本發明復提供一種半導體封裝件之製法，其係包括： 提供一表面定義有至少一承載區與環繞該承載區的切割區之基板，於該承載區上設置至少一電子元件；於該基板的承載區上設置屏蔽罩，該屏蔽罩具有容置該電子元件的凹部與向外延伸至切割區的定位件；以及沿該切割區進行切割製程，以移除部分該定位件與部分該基板。
由前述製法本發明提供一種封裝結構，係包括：基板，係定義有至少一承載區與環繞該承載區的切割區；至少一電子元件，係設置於該承載區上；以及屏蔽罩，係設置於該基板上，且具有容置該電子元件的凹部與向外延伸至切割區的定位件。
本發明復提供一種半導體封裝件，係包括：基板；至少一電子元件，係設置於該基板上；以及屏蔽罩，係設置於該基板上，且具有容置該電子元件的凹部與向外延伸的定位件，該定位件之末端係齊平於該基板之側表面。
前述之半導體封裝件之製法，於設置該屏蔽罩之前，復包括於該基板上形成包覆該電子元件的封裝膠體，且該屏蔽罩的凹部復容置該封裝膠體。
前述之半導體封裝件之製法中，該定位件具有第一定位部，且該切割區具有對應結合該第一定位部的第二定位部，該第一定位部與第二定位部係於切割製程中被移除。
前述之半導體封裝件及其製法中，該基板之承載區復具有環繞該電子元件的接地墊，且該屏蔽罩係電性連接該接地墊。
前述之半導體封裝件之製法，於設置該屏蔽罩之前， 復包括於該接地墊上或屏蔽罩上形成有導電接著層，以令該屏蔽罩藉由該導電接著層設置於該基板上。
前述之屏蔽罩、半導體封裝件之製法及封裝結構中，該第一定位部係插銷。
前述之屏蔽罩、半導體封裝件之製法及封裝結構中，該第二定位部係貫穿孔或盲孔。
前述之半導體封裝件及其製法中，該導電接著層為導電膠或銲錫。
前述之半導體封裝件及其製法暨封裝結構中，該屏蔽罩與封裝膠體之間具有間隙。
前述之半導體封裝件及其製法暨封裝結構中，該電子元件係為晶片、封裝件或被動元件。
由上可知，本發明之屏蔽罩、半導體封裝件及其製法暨封裝結構，藉由於基板之切割區形成第二定位部，以在不增加基板面積之情況下，改善習知技術中電磁屏蔽罩定位失準之問題，使得本發明之半導體封裝件製法在得以節省基板面積的情況下，提升電磁屏蔽罩的定位準確度，且亦保有電磁屏蔽的效果。
1、1'、2、3‧‧‧半導體封裝件
10、20、30‧‧‧基板
11、21、31‧‧‧電子元件
110、210、310‧‧‧容置空間
12、22‧‧‧電磁屏蔽罩
122、322‧‧‧導電接著層
220‧‧‧定位孔
300‧‧‧第二定位部
301‧‧‧接地墊
310’‧‧‧間隙
32‧‧‧屏蔽罩
320‧‧‧定位件
320a‧‧‧第一定位部
321‧‧‧凹部
34‧‧‧封裝膠體
S‧‧‧承載區
C‧‧‧切割區
3A’-3A’、3B’-3B’‧‧‧剖面線
第1A至1B圖係為習知半導體封裝件的示意圖；第2A至2B圖係為習知經改良之習知半導體封裝件的示意圖；以及第3A至3C圖係為本發明之半導體封裝件之製法的剖面圖，其中，第3A’圖為第3A圖之剖視圖，第3B’圖為第 3B圖之剖視圖，且第3C’與3C”圖為第3C圖之其他實施方式。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「外」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第3A至3C圖所示者，係為本發明之半導體封裝件3之製法的剖面圖，其中，第3A’圖為第3A圖之剖視圖，第3B’圖為第3B圖之剖視圖，且第3C’與3C”圖為第3C圖之其他實施方式。
如第3A及3A’圖所示，其中，第3A’圖係沿第3A圖之剖面線3A’-3A’之剖視圖，於一定義有至少一承載區S與環繞該承載區S的切割區C之基板30的該承載區S上 設置至少一電子元件31，且於該承載區S邊緣處設置接地墊301，並在定義於該基板30上之切割區C中形成有第二定位部300。
於本實施例中，該第二定位部300係貫穿孔，以供後續設置之屏蔽罩定位之用。再者，該電子元件31係為晶片、封裝件或被動元件。於本發明之屏蔽罩、半導體封裝件及其製法暨封裝結構中，對於該第二定位部300的型態並未有特殊限制，僅需與後續設置之屏蔽罩的第一定位部對應即可，於其他實施例中該第二定位部300為盲孔。
如第3B及3B’圖所示，其中，第3B’圖係沿第3B圖之剖面線3B’-3B’之剖視圖，於該基板30的承載區S上設置屏蔽罩32，且該屏蔽罩32具有容置該電子元件31的凹部321與向外延伸至切割區C的定位件320，以使該屏蔽罩32與基板30的承載區S間形成用以收納該電子元件31之容置空間310。
於本實施例中，該定位件320具有第一定位部320a，且該第一定位部320a係對應結合於基板30上之第二定位部300，其中，該第一定位部320a係插銷，以插入該第二定位部300(貫穿孔或盲孔)中而達到定位的效果。此外，於本實施例中，復包括於接地墊301上形成有導電接著層322，以令該屏蔽罩32藉由該導電接著層322固設於該基板30上，其中，該導電接著層322為導電膠或銲錫。再者，該屏蔽罩32具有屏障並阻絕電磁干擾之功能，藉以達到電磁屏蔽之效果。
請參閱第3C圖，係接續第3B之製程，沿該切割區C進行切割步驟，以移除部分該定位件320與部分該基板30，即得到本發明之半導體封裝件3。亦即，於切割製程中移除定位件320之該第一定位部320a、對應於該第一定位部320a之第二定位部300以及該基板30之部分切割區C。
如第3C’與3C”圖所示，復可於設置該屏蔽罩32之前，形成包覆該電子元件31的封裝膠體34，且該屏蔽罩32包覆於封裝膠體34之外，或該屏蔽罩32與封裝膠體34之間具有間隙310’。於本實施例中，有關封裝膠體34之形成方式及材料為所屬技術領域具有通常知識者所能瞭解，故在此不再贅述。
於本實施例中，對於切割製程之方式及步驟，為習知者即能適用，在此不再贅述。
本發明之半導體封裝件3係包括：基板30；至少一電子元件31，係設置於該基板30上；以及屏蔽罩32，係設置於該基板30上，且該屏蔽罩32係具有容置該電子元件31的凹部321與向外延伸的定位件320，該定位件320之末端係齊平於該基板30之側表面。
前述之半導體封裝件3中，復可包括封裝膠體34，其係形成於該基板30上。該屏蔽罩32包覆於封裝膠體34之外，或該屏蔽罩32與封裝膠體34之間具有間隙310’。
於本實施例中，該基板30上復具有環繞該電子元件31的接地墊301，並藉由形成於該接地墊301上之導電接 著層322，以令該屏蔽罩32藉由該導電接著層322固設並接地連接至該接地墊301上。此外，該電子元件31係為晶片、封裝件或被動元件。
綜上所述，本發明之半導體封裝件及其製法，藉由於基板之切割區形成第二定位部及於屏蔽罩設置定位件，不僅克服習知半導體封裝件產生電磁干擾之缺點，更在不增加基板面積之情況下，賦予電磁屏蔽罩的定位精準度，進而提升產品之良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
3‧‧‧半導體封裝件
30‧‧‧基板
301‧‧‧接地墊
31‧‧‧電子元件
310‧‧‧容置空間
32‧‧‧屏蔽罩
320‧‧‧定位件
321‧‧‧凹部
322‧‧‧導電接著層

Claims (28)

  1. 一種半導體封裝件之製法，係包括：提供一表面定義有至少一承載區與環繞該承載區的切割區之基板，於該承載區上設置至少一電子元件；於該基板的承載區上設置屏蔽罩，該屏蔽罩具有容置該電子元件的凹部與向外延伸至切割區的定位件；以及沿該切割區進行切割製程，以移除部分該定位件與部分該基板。
  2. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該定位件具有第一定位部，且該切割區具有對應結合該第一定位部的第二定位部，該第一定位部與第二定位部係於切割製程中被移除。
  3. 如申請專利範圍第2項所述之半導體封裝件之製法，其中，該第一定位部係插銷。
  4. 如申請專利範圍第2項所述之半導體封裝件之製法，其中，該第二定位部係貫穿孔或盲孔。
  5. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該基板之承載區復具有環繞該電子元件的接地墊，且該屏蔽罩係接地連接該接地墊。
  6. 如申請專利範圍第5項所述之半導體封裝件之製法，於設置該屏蔽罩之前，復包括於該接地墊上或屏蔽罩上形成有導電接著層，以令該屏蔽罩藉由該導電接著層設置於該基板上。
  7. 如申請專利範圍第6項所述之半導體封裝件之製法，其中，該導電接著層為導電膠或銲錫。
  8. 如申請專利範圍第1項所述之半導體封裝件之製法，於設置該屏蔽罩之前，復包括於該基板上形成包覆該電子元件的封裝膠體，且該屏蔽罩的凹部復容置該封裝膠體。
  9. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該屏蔽罩與封裝膠體之間具有間隙。
  10. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該電子元件係為晶片、封裝件或被動元件。
  11. 一種半導體封裝件，係包括：基板；至少一電子元件，係設置於該基板上；以及屏蔽罩，係設置於該基板上，且具有容置該電子元件的凹部與向外延伸的定位件，該定位件之末端係齊平於該基板之側表面。
  12. 如申請專利範圍第11項所述之半導體封裝件，復包括封裝膠體，係形成於該基板上，以包覆該電子元件。
  13. 如申請專利範圍第12項所述之半導體封裝件，其中，該屏蔽罩與封裝膠體之間具有間隙。
  14. 如申請專利範圍第11項所述之半導體封裝件，其中，該電子元件係為晶片、封裝件或被動元件。
  15. 如申請專利範圍第11項所述之半導體封裝件，其中，該基板上復具有環繞該電子元件的接地墊，且該屏蔽 罩係接地連接該接地墊。
  16. 如申請專利範圍第15項所述之半導體封裝件，復包括導電接著層，係形成於該接地墊與屏蔽罩之間，以令該屏蔽罩藉由該導電接著層設置於該基板上。
  17. 一種封裝結構，係包括：基板，係定義有至少一承載區與環繞該承載區的切割區；至少一電子元件，係設置於該承載區上；以及屏蔽罩，係設置於該基板上，且具有容置該電子元件的凹部與向外延伸至切割區的定位件。
  18. 如申請專利範圍第17項所述之封裝結構，其中，該定位件具有第一定位部，且該切割區具有對應結合該第一定位部的第二定位部。
  19. 如申請專利範圍第18項所述之封裝結構，其中，該第一定位部係插銷。
  20. 如申請專利範圍第18項所述之封裝結構，其中，該第二定位部係貫穿孔或盲孔。
  21. 如申請專利範圍第17項所述之封裝結構，其中，該基板之承載區復具有環繞該電子元件的接地墊，且該屏蔽罩係接地連接該接地墊。
  22. 如申請專利範圍第21項所述之封裝結構，復包括導電接著層，係形成於該接地墊與屏蔽罩之間，以令該屏蔽罩藉由該導電接著層設置於該基板上。
  23. 如申請專利範圍第22項所述之封裝結構，其中，該導 電接著層為導電膠或銲錫。
  24. 如申請專利範圍第17項所述之封裝結構，復包括封裝膠體，係形成於該基板上，以包覆該電子元件。
  25. 如申請專利範圍第24項所述之封裝結構，其中，該屏蔽罩與封裝膠體之間具有間隙。
  26. 如申請專利範圍第17項所述之封裝結構，其中，該電子元件係為晶片、封裝件或被動元件。
  27. 一種屏蔽罩，係包括：凹部，係具有用於收納電子元件之容置空間；以及定位件，係自該凹部之凹緣向外延伸。
  28. 如申請專利範圍第27項所述之封裝結構，其中，該定位件具有插銷。
TW102113754A 2013-04-18 2013-04-18 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構 TWI503944B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102113754A TWI503944B (zh) 2013-04-18 2013-04-18 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構
CN201310153304.7A CN104112716B (zh) 2013-04-18 2013-04-27 屏蔽罩、半导体封装件的制法暨具有该屏蔽罩的封装结构
US13/919,176 US9257394B2 (en) 2013-04-18 2013-06-17 Shield, package structure and semiconductor package having the shield and fabrication method of the semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102113754A TWI503944B (zh) 2013-04-18 2013-04-18 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構

Publications (2)

Publication Number Publication Date
TW201442194A true TW201442194A (zh) 2014-11-01
TWI503944B TWI503944B (zh) 2015-10-11

Family

ID=51709456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113754A TWI503944B (zh) 2013-04-18 2013-04-18 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構

Country Status (3)

Country Link
US (1) US9257394B2 (zh)
CN (1) CN104112716B (zh)
TW (1) TWI503944B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779811B (zh) * 2012-07-20 2015-02-04 华为技术有限公司 一种芯片封装及封装方法
KR102437673B1 (ko) 2015-09-09 2022-08-26 삼성전자주식회사 반도체 장치
KR20170065863A (ko) * 2015-12-04 2017-06-14 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 가지는 반도체 패키지 및 제조 방법
CN110870396B (zh) * 2017-07-31 2021-03-30 华为技术有限公司 一种屏蔽罩和终端
US11114363B2 (en) * 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
CN109755185A (zh) * 2019-01-03 2019-05-14 长江存储科技有限责任公司 封装体结构及半导体器件的封装方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811050A (en) * 1994-06-06 1998-09-22 Gabower; John F. Electromagnetic interference shield for electronic devices
CA2151331A1 (en) * 1995-06-08 1996-12-09 Henry W. C. Mok Emi shield
US5838551A (en) * 1996-08-01 1998-11-17 Northern Telecom Limited Electronic package carrying an electronic component and assembly of mother board and electronic package
TW471143B (en) * 2001-01-04 2002-01-01 Wen-Wen Chiou Integrated circuit chip package
US6743975B2 (en) * 2001-03-19 2004-06-01 Hewlett-Packard Development Company, L.P. Low profile non-electrically-conductive component cover for encasing circuit board components to prevent direct contact of a conformal EMI shield
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US6980439B2 (en) * 2001-12-27 2005-12-27 Intel Corporation EMI shield for transceiver
EP1357606A1 (en) * 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package
US7129422B2 (en) * 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
TWI281236B (en) * 2005-12-16 2007-05-11 Advanced Semiconductor Eng A package structure with a plurality of chips stacked each other
US7576415B2 (en) * 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
KR100995541B1 (ko) * 2008-03-26 2010-11-22 한국과학기술원 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지
US7759168B2 (en) * 2008-05-13 2010-07-20 International Business Machines Corporation Electromagnetic interference shield for semiconductors using a continuous or near-continuous peripheral conducting seal and a conducting lid
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI489610B (zh) * 2010-01-18 2015-06-21 矽品精密工業股份有限公司 具電磁遮蔽之封裝結構之製法
JP5640613B2 (ja) * 2010-09-30 2014-12-17 凸版印刷株式会社 半導体パッケージ基板の製造方法

Also Published As

Publication number Publication date
CN104112716B (zh) 2017-10-20
US20140312473A1 (en) 2014-10-23
CN104112716A (zh) 2014-10-22
TWI503944B (zh) 2015-10-11
US9257394B2 (en) 2016-02-09

Similar Documents

Publication Publication Date Title
TWI503944B (zh) 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構
TWI459521B (zh) 半導體封裝件及其製法
US10062582B2 (en) Fabrication method of package having ESD and EMI preventing functions
TWI603456B (zh) 電子封裝結構及其製法
TWI590392B (zh) 電子封裝件及其製法
TWI605564B (zh) 封裝結構及其製法
TWI438885B (zh) 半導體封裝件及其製法
TW201605010A (zh) 封裝結構及其製法
US9887102B2 (en) Method for manufacturing multi-chip package
JP2017505993A (ja) 半導体パッケージのｅｍｉシールド処理工法
TW201318138A (zh) 晶圓等級應用上的射頻遮蔽件
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
TW201628145A (zh) 電子封裝結構及其製法
US20180261552A1 (en) Method for fabricating electronic package having a protruding barrier frame
CN106206547B (zh) 一种集成电路封装结构及其制造方法
TWI550816B (zh) 半導體封裝件及其製法
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
CN103354228A (zh) 半导体封装件及其制造方法
TWI528524B (zh) 內埋式電子元件封裝結構
TW201216437A (en) Chip level EMI shielding structure and manufacture method thereof
TW201611227A (zh) 封裝結構
TWI553841B (zh) 晶片封裝及其製造方法
TWI466262B (zh) 電磁干擾遮蔽層連接至接地訊號之導線架型半導體封裝構造
KR102328055B1 (ko) 반도체 패키지 및 상기 반도체 패키지를 제작하는 방법
TW201322317A (zh) 系統級封裝模組件及其製造方法