TW201435874A - 用於修復電阻式記憶體單元的裝置和方法 - Google Patents

用於修復電阻式記憶體單元的裝置和方法 Download PDF

Info

Publication number
TW201435874A
TW201435874A TW102138479A TW102138479A TW201435874A TW 201435874 A TW201435874 A TW 201435874A TW 102138479 A TW102138479 A TW 102138479A TW 102138479 A TW102138479 A TW 102138479A TW 201435874 A TW201435874 A TW 201435874A
Authority
TW
Taiwan
Prior art keywords
memory
module
voltage
state
difference
Prior art date
Application number
TW102138479A
Other languages
English (en)
Other versions
TWI612521B (zh
Inventor
Pantas Sutardja
Albert Wu
Winston Lee
Peter Lee
Runzi Chang
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW201435874A publication Critical patent/TW201435874A/zh
Application granted granted Critical
Publication of TWI612521B publication Critical patent/TWI612521B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一種記憶體，包括記憶體單元陣列、第一模組和第二模組。第一模組被配置為將記憶體單元的第一狀態與基準進行比較。記憶體單元處於記憶體單元陣列中。第二模組被配置為在記憶體單元的讀取週期或者寫入週期之後並且基於比較，重新形成記憶體單元以調節記憶體單元的第一狀態與第二狀態之間的差值。

Description

用於修復電阻式記憶體單元的裝置和方法 【相關申請的交叉引用】
本申請要求於2012年10月24日提交的第61/717,894號美國臨時申請的優先權。通過引用將以上引用的申請的全部公開內容結合於此。
本公開涉及非易失性記憶體，並且更具體地涉及電阻式記憶體的形成。
在本文中提供的背景描述是為了總體呈現公開內容的背景。當前署名的發明人的工作在這一背景技術部分中描述該工作的程度上以及該描述的可以在提交時未另外限定為現有技術的方面既未明確地也未暗示地承認為相對於本公開內容的現有技術。
非易失性記憶體可以包括記憶體單元陣列。記憶體單元中的每個記憶體單元可以具有多個電阻狀態。某些非易失性記憶體(在本文中稱為“電阻式記憶體”)(諸如相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)和磁性隨機存取記憶體(MRAM))包括具有相應電阻的記憶體單元。每個電阻基於對應的記憶體單元的狀態而改變。例如，記憶體單元可以在存儲‘0’時具有第一(或者低)電阻狀態並且在存儲‘1’時具有第二(或者高)電阻狀態。
作為第一示例，為了確定記憶體單元的電阻狀態，可以在記憶體單元的電阻兩端施加電壓。然後可以檢測經過電阻的電流並且該電流指示電阻狀態。基於檢測的電流確定記憶體單元的電阻狀態。作為另一示例，可以向記憶體單元的電阻供應電流。然後可以檢測在電阻兩端的電壓並且該電壓指示電阻狀態。然後可以基於檢測的電壓確定記憶體單元的電阻狀態。
電阻式記憶體通常僅能夠一次“形成”。術語“形成”指的是對電阻式記憶體中的記憶體單元的啟動。在製造電阻式記憶體之後，例如可以向電阻式記憶體的位線施加電壓以啟動記憶體單元。所施加的電壓可以比在電阻式記憶體的讀取和寫入操作期間向位線施加的電壓更大。可以僅單次並且在執行任何讀取和寫入操作之前施加電壓。
提供一種記憶體，並且該記憶體包括記憶體單元陣列、第一模組和第二模組。第一模組被配置為將記憶體單元的第一狀態與基準進行比較。記憶體單元處於記憶體單元陣列中。第二模組被配置為在記憶體單元的讀取週期或者寫入週期之後並且基於比較，重新形成記憶體單元以調節記憶體單元的第一狀態與第二狀態之間的差值。
在其他特徵中，該基準是第二狀態，並且第一模組被配置為確定第一狀態與第二狀態之間的差值。在另一些其他特徵中，基準是預定閾值。
在其他特徵中，第一模組被配置為確定第一狀態與第二狀態之間的差值。第二模組被配置為基於該差值來重新形成記憶體單元以調節 第一狀態和第二狀態。在記憶體單元的重新形成之後，第一狀態與第二狀態之間的第二差值大於預定差值。
在其他特徵中，第一模組被配置為確定預定閾值與第一狀態之間的第二差值，並且確定第二預定閾值與第二狀態之間的第三差值。第二模組被配置為基於第二差值或者第三差值，重新形成記憶體單元以調節第一狀態和第二狀態。
在其他特徵中，第一模組被配置為確定第一狀態是否小於第一預定閾值或者第二狀態是否大於第二預定閾值。第二模組被配置為如果第一狀態小於第一預定閾值或者第二狀態大於第二預定閾值，則重新形成記憶體單元。
在其他特徵中，第一狀態指示記憶體單元的第一電阻。第二狀態指示記憶體單元的第二電阻。第二模組被配置為基於差值或者比較來增加第一狀態或者減小第二狀態。
在其他特徵中，記憶體包括第三模組。第二模組被配置為在重新形成記憶體單元時經由第三模組向記憶體單元施加電壓或者電流水準。
在其他特徵中，提供一種網路設備，並且該網路設備包括電阻式記憶體、第一模組和第二模組。電阻式記憶體包括記憶體單元陣列。第一模組被配置為將記憶體單元的第一狀態與基準進行比較。記憶體單元處於記憶體單元陣列中。第二模組被配置為在記憶體單元的讀取週期或者寫入週期之後並且基於比較，重新形成記憶體單元以調節記憶體單元的第一狀態與第二狀態之間的差值。
在其他特徵中，第一模組和第二模組中的至少一個被實施在電阻式記憶體中。
在其他特徵中，電阻式記憶體是第一電阻式記憶體。網路設備還包括第二電阻式記憶體，該第二電阻式記憶體包括第二記憶體單元陣列。第一模組被配置為確定第二記憶體單元陣列中的第二記憶體單元的第三狀態與第四狀態之間的第三差值。第二模組被配置為基於第三差值來重新形成第二記憶體單元，以重定第三狀態和第四狀態，使得在第二記憶體單元的重新形成之後，第三狀態與第四狀態之間的第四差值大於預定差值。
在其他特徵中，提供一種方法，並且該方法包括將記憶體單元的第一狀態與基準進行比較。記憶體單元處於記憶體單元陣列中。第一狀態指示記憶體單元的第一電阻。在記憶體單元的讀取週期或者寫入週期之後並且基於比較，重新形成記憶體單元以調節記憶體單元的第一狀態與第二狀態之間的差值。第二狀態指示記憶體單元的第二電阻。
本公開內容的更多適用領域將從具體實施方式、申請專利範圍和附圖中變得清楚。具體實施方式和具體示例旨在於僅舉例說明而並非旨在於限制公開內容的範圍。
10、50、100、150、200‧‧‧網路設備
12‧‧‧電源
14、202‧‧‧高壓發生器
16、52、102、152‧‧‧電阻式記憶體
18、54、104、154‧‧‧焊盤
19、55、106、156‧‧‧記憶體電路
20、56、108‧‧‧記憶體單元陣列
22、57、110‧‧‧記憶體單元
24、58、112、158‧‧‧電壓模組
25、59、113、159‧‧‧控制模組
26、53、119、170、220‧‧‧測試模組
27、60、114‧‧‧驅動器模組
28、64、120‧‧‧電阻
29、61、116‧‧‧選擇模組
30、66、122、172、222‧‧‧間隙模組
32、68、123、174、224‧‧‧重新形成模組
34、62、118‧‧‧輸出模組
36、70、124‧‧‧感測放大器
38、72、125‧‧‧鎖存器
39、71、126‧‧‧閾值模組
40、74、128、180、230‧‧‧記憶體
121‧‧‧電壓變換器
WL1-J‧‧‧字線
BL1-N‧‧‧位線
圖1是根據本公開的併入具有測試模組的電阻式記憶體的網路設備的功能框圖。
圖2是根據本公開的併入電阻式記憶體和測試模組的網路設備的功能框圖。
圖3是根據本公開的併入具有電壓變換器和測試模組的電阻式記憶體的網路設備的功能框圖。
圖4是根據本公開的併入具有多個記憶體單元陣列和測試模組的電阻式記憶體的網路設備的功能框圖。
圖5是根據本公開的併入多個電阻式記憶體和重新形成模組的網路設備的功能框圖。
圖6圖示操作根據本公開的網路設備的方法。
圖7圖示操作根據本公開的網路設備的另一方法。
在附圖中，附圖標記可以被重用來標識相似和/或相同的元件。
電阻式記憶體包括記憶體單元陣列。每個記憶體單元包括電阻，該電阻指示對應的記憶體單元的狀態。電阻可以處於指示記憶體單元存儲‘1’的高電阻狀態，或者可以處於指示記憶體單元存儲‘0’的低電阻狀態。高電阻狀態與低電阻狀態之間電阻中的差值可以隨時間和記憶體單元的迴圈使用而減小。在電阻式記憶體的記憶體單元的預定數目(例如10,000)的讀取和/或寫入週期之後，記憶體單元的高電阻狀態與低電阻狀態之間的對應的差值可以減小至小於預定差值。
當高電阻狀態與低電阻狀態之間的差值小於預定差值時，感測放大器或者電阻式記憶體中的其他檢測電路可能無法在記憶體單元的高電阻狀態與低電阻狀態之間區分。這可以引起讀取和/或寫入不準確和/或錯誤。具有在高電阻狀態與低電阻狀態之間的差值小於預定差值的記憶體單元可以被稱為出故障的記憶體單元。出故障的記憶體單元的輸出可以被稱 為故障。
在下文中公開的示例允許記憶體單元的重新形成以重定記憶體單元中的每個記憶體單元的電阻狀態(例如，高電阻狀態和低電阻狀態)之間的差值。重新形成可以包括如下文中所描述的那樣施加電壓和/或電流水準，以增加第一電阻狀態並且減小第二電阻狀態。增加第一電阻狀態可以包括增加記憶體單元的電阻以增加在第一電阻狀態的讀取期間檢測的電壓和/或電流水準。減小第二電阻狀態可以包括減小記憶體單元的電阻以減小在第二電阻狀態的讀取期間檢測的電壓和/或電流水準。在被重定之後，記憶體單元中的每個記憶體單元的電阻狀態之間的差值可以大於預定差值，並且可以與作為初始形成的結果提供的電阻狀態之間的差值一樣大。在製造之後並且在執行對記憶體單元的任何讀取和/或寫入週期之前執行初始形成。重新形成將記憶體單元的電阻狀態重定至檢測電路可區分的水準，這擴展了記憶體單元的耐久性和使用壽命。
圖1示出網路設備10。網路設備10包括電源12、高壓發生器(或者功率變換器)14以及電阻式記憶體16。網路設備10例如可以是電腦、移動設備、蜂窩電話、存儲設備、網路設備或者包括電阻式記憶體的其他設備。電源12例如可以包括電池、電池組和/或其他電源。電源12向高壓發生器14提供功率。高壓發生器14可以變換和/或調整電源12的輸出電壓以生成預定電壓。預定電壓可以大於電源12的輸出電壓並且可以適用於電阻式記憶體16的操作。
電阻式記憶體16可以是存儲驅動、快閃記憶體驅動、記憶體卡、記憶體棒、積體電路或者包括電阻式記憶體單元的其他設備或者電路 元件。如圖所示，電阻式記憶體16可以經由網路設備10與電阻式記憶體16之間的介面被插入到網路設備10中，或者可以被實施在網路設備10內。電阻式記憶體16經由電阻式記憶體16上的焊盤(pad)18從高壓發生器14接收功率。
電阻式記憶體16包括具有記憶體單元22的陣列20的記憶體電路19、電壓模組24、具有測試模組26的控制模組25、驅動器模組27和選擇模組29。陣列20可以包括經由相應的字線WL1-J和位線BL1-N進行選擇的記憶體單元22的行和列，其中J和N是大於1的整數。記憶體單元22可以包括相應的電阻28，電壓和/或電流可以經由驅動器模組27被施加至電阻28。可以施加電壓和/或電流，以選擇和/或使能位線BL1-N中的一個或者多個位線和/或讀取記憶體單元22中的一個或者多個記憶體單元。可以檢測在電阻28中的每個電阻兩端的電壓和/或經過該電阻的電流以確定電阻28的電阻狀態。選擇模組29可以用來選擇字線WL1-J。
記憶體單元22是具有相應的電阻28和對應的電阻狀態的電阻式記憶體單元。儘管在本文中公開的記憶體單元主要被描述為具有兩個電阻狀態(例如，高電阻狀態和低電阻狀態)，但是記憶體單元22中的每個記憶體單元的電阻狀態可以包括多於兩個電阻狀態。在執行讀取、寫入和重新形成操作時，可以向位線(例如，位線BL1-N)和/或字線(例如，字線WL1-J)施加電壓和/或電流水準。可以經由驅動器模組27和/或選擇模組29來施加電壓和/或電流水準。在重新形成期間所施加的電壓和/或電流水準可以大於在讀取和寫入操作期間所施加的電壓和/或電流水準。
電壓模組24接收被供應給焊盤18的預定電壓。基於預定電 壓，電壓模組24可以調整、調節和/或供應一個或者多個電壓和/或一個或者多個電流水準至記憶體單元22的陣列20中的每個記憶體單元、測試模組26和/或電阻式記憶體16的其他模組和/或元件。
控制模組25可以控制讀取和寫入操作和/或對記憶體單元22的陣列20的訪問。測試模組26包括間隙模組30和重新形成模組32。間隙模組30週期性地、在預定時間、在預定數目的讀取和/或寫入週期之後、在隨機時間和/或其他合適的時間執行對記憶體單元22的陣列20的一個或者多個測試。每個測試可以包括檢測在記憶體單元22的電阻28中的一個或者多個電阻兩端的電壓和/或經過該電阻的電流水準以確定記憶體單元22的電阻狀態之間的差值。在測試期間，可以檢測記憶體單元的第一電阻狀態。測試模組26和/或間隙模組30可以監控第一電阻狀態何時改變成第二電阻狀態，和/或可以向記憶體單元寫入以將記憶體單元的第一電阻狀態改變成第二電阻狀態。第二電阻狀態不同於第一電阻狀態。間隙模組30確定第一電阻狀態與第二電阻狀態之間的差值。
重新形成模組32監控由間隙模組30確定的一個或者多個差值。重新形成模組32可以基於一個或者多個差值來重新形成記憶體單元22中的一個或者多個記憶體單元。這可以包括向對應的記憶體單元的電阻28中的一個或者多個電阻施加一個或者多個電壓和/電流水準，以重定對應的記憶體單元的電阻狀態。一個或者多個電壓和/或電流水準被施加，使得所得差值各自大於預定差值。向一個或者多個記憶體單元施加的電壓和/或電流水準大於在讀取和/或寫入週期期間向記憶體單元供應的電壓和/或電流水準。
作為第一示例，當對應於記憶體單元的差值小於預定差值時，重新形成模組32可以重新形成記憶體單元。作為另一示例，可以基於一個或者多個記憶體單元的電阻狀態中的一個或者多個差值來重新形成兩個或者更多記憶體單元。作為又一示例，可以基於與一組或者多組記憶體單元中的和/或外部的一個或者多個記憶體單元對應的差值來重新形成一組或者多組記憶體單元。
測試模組26可以在執行測試和/或重新形成記憶體單元22中的一個或者多個記憶體時控制高壓發生器14、電壓模組24、驅動器模組27和/或選擇模組29。測試模組26可以向模組14、24、27、29中的一個或者多個模組發送控制信號，從而指示模組14、24、27、29生成電壓和/或電流水準以執行讀取、寫入和/或重新形成操作。
電阻式記憶體16還包括輸出模組34。輸出模組34例如可以包括感測放大器36和鎖存器38，用於檢測電壓和/或流經記憶體單元22的電阻28的電流水準。可以從輸出模組34、感測放大器36和/或鎖存器38向間隙模組30提供檢測的電壓和/或電流水準、和/或從感測放大器36和/或鎖存器38出來的對應的電壓和/或電流水準。間隙模組30隨後基於由間隙模組30接收的電壓和/或電流水準來確定記憶體單元22的電阻28的電阻狀態之間的差值。儘管在測試模組26中示出間隙模組30，但是間隙模組30可以被併入到輸出模組34中。
在另一實現方式中，間隙模組30和/或感測放大器36可以包括一個或者多個閾值模組(一個閾值模組39被示出為被包括在感測放大器36中)。間隙模組30可以設置預定閾值並且向閾值模組39提供預定閾值。感 測放大器36、閾值模組39和/或間隙模組30可以將在電阻28中的一個或者多個電阻兩端的電壓和/或經過該電阻的電流水準與對應的預定閾值進行比較。第一預定閾值可以用來確定第一電阻狀態(或者高狀態)是否太低。第二預定閾值可以用來確定第二電阻狀態(或低狀態)是否太高。例如，如果針對第一電阻狀態的記憶體單元檢測的第一電壓或者電流水準小於第一預定閾值，則對應的感測放大器和/或間隙模組30可以指示應當重新形成記憶體單元。作為另一示例，如果針對第二電阻狀態的記憶體單元檢測的第二電壓或者電流水準大於第二預定閾值，則感測放大器和/或間隙模組30可以指示應當重新形成記憶體單元。
如圖所示，附加記憶體40可以被包括在網路設備10中和/或電阻式記憶體16中。記憶體40可以用來存儲由間隙模組30接收的電壓和/或電流水準，和/或由間隙模組30確定的電阻狀態值。記憶體40還可以用來存儲由間隙模組30確定的電阻狀態中的差值，以及(i)電壓、電流水準和/或電阻狀態與(ii)對應的預定閾值之間的差值。記憶體40還可以存儲待重新形成的記憶體單元的位址。對應於記憶體單元的電阻狀態的差值可以指的是電壓之間的差值、電流水準之間的差值和/或記憶體單元的電阻值之間的差值。上述電壓、電流水準、電阻狀態值、所述的差值和/或待重新形成的記憶體單元的位址中的一些或者全部可以被存儲在陣列20中，而不是被存儲在記憶體40中。
圖2示出網路設備50。網路設備50與圖1的網路設備10相似地操作。圖2圖示具有在電阻式記憶體外部的測試模組的實現方式。網路設備50包括電源12、高壓發生器14、電阻式記憶體52和測試模組53。網路設備 50例如可以是電腦、移動設備、蜂窩電話、存儲設備、網路設備或者包括電阻式記憶體的其他設備。高壓發生器14可以生成預定電壓。預定電壓可以大於電源12的輸出電壓並且可以適用於電阻式記憶體52的操作。高壓發生器14也可以為測試模組53供電。
電阻式記憶體52可以是存儲驅動、快閃記憶體驅動、記憶體卡、記憶體棒、積體電路或者包括電阻式記憶體單元的其他設備或者電路元件。如圖所示，電阻式記憶體52可以經由網路設備50與電阻式記憶體52之間的介面被插入到網路設備50中，或者可以被實施在網路設備50內。電阻式記憶體52經由電阻式記憶體52上的焊盤54從高壓發生器14接收功率。
電阻式記憶體52包括具有記憶體單元57的陣列56的記憶體電路55、電壓模組58、控制模組59、驅動器模組60、選擇模組61和輸出模組62。記憶體單元57可以包括電阻64。陣列56可以包括經由相應的字線WL1-J和位線BL1-N進行選擇的記憶體單元57的行和列。記憶體電路55可以與圖1的記憶體電路19相似地操作。因此，圖2的記憶體單元57的陣列56和模組58、59、60、61和62與圖1的記憶體單元22的陣列20和模組24、25、27、29、34相似地操作。
再次參照圖2，測試模組53包括間隙模組66和重新形成模組68。儘管間隙模組66被示出為在測試模組26中，但是間隙模組66可以被併入輸出模組62中。間隙模組66週期性地、在預定時間、在預定數目的讀取和/或寫入週期之後、在隨機時間和/或其他合適的時間執行對記憶體單元57的陣列56的一個或者多個測試。每個測試可以包括檢測在對應的記憶體單元的電阻64中的一個或者多個電阻兩端的電壓和/或經過該電阻的電流水準 以確定對應的記憶體單元的電阻狀態之間的差值。在測試期間，可以檢測記憶體單元的第一電阻狀態。測試模組53和/或間隙模組66可以監控第一電阻狀態何時改變成第二電阻狀態，和/或可以向記憶體單元寫入以將記憶體單元的第一電阻狀態改變成第二電阻狀態。第二電阻狀態不同於第一電阻狀態。間隙模組66確定第一電阻狀態與第二電阻狀態之間的差值。
重新形成模組68監控由間隙模組66確定的一個或者多個差值。重新形成模組68可以基於一個或者多個差值來重新形成記憶體單元57中的一個或者多個記憶體單元。這可以包括測試模組53向控制模組59發送控制信號以向記憶體單元57的電阻64中的一個或者多個電阻施加一個或者多個電壓和/電流水準，以重定記憶體單元57的電阻狀態。一個或者多個電壓和/或電流水準被施加，使得電阻64中的一個或者多個電阻的電阻狀態中每個所得差值大於預定差值。向一個或者多個記憶體單元施加的電壓和/或電流水準大於在讀取和/或寫入週期期間向記憶體單元供應的電壓和/或電流水準。重新形成模組68可以重新形成一個或多個記憶體單元，如上文針對圖1的重新形成模組32所述。
測試模組53可以在執行測試和/或重新形成記憶體單元57中的一個或者多個記憶體單元時，向控制模組59發送控制信號以控制高壓發生器14、電壓模組58、驅動器模組60和/或選擇模組61。基於來自測試模組53的控制信號，控制模組59可以向模組14、58、59、60中的一個或者多個模組發送控制信號，從而指示模組14、58、59、60生成電壓和/或電流水準以執行讀取、寫入和/或重新形成操作。
輸出模組62例如可以包括感測放大器70和鎖存器72，用於檢 測電壓和/或流經記憶體單元57的電阻64的電流水準。可以從輸出模組62、感測放大器70和/或鎖存器72向間隙模組66提供檢測的電壓和/或電流水準、和/或從感測放大器70和/或鎖存器72出來的對應的電壓和/或電流水準。間隙模組66隨後基於由間隙模組66接收的電壓和/或電流水準來確定記憶體單元57的電阻64的電阻狀態之間的差值。
在另一實現方式中，間隙模組66和/或感測放大器70可以包括一個或者多個閾值模組(一個閾值模組71被示出為被包括在感測放大器70中)。間隙模組66可以設置預定閾值並且向閾值模組71提供預定閾值。感測放大器70、閾值模組71和/或間隙模組66可以將在電阻64中的一個或者多個電阻兩端的電壓和/或經過該電阻的電流水準與對應的預定閾值進行比較。第一預定閾值可以用來確定第一電阻狀態(或者高狀態)是否太低。第二預定閾值可以用來確定第二電阻狀態(或低狀態)是否太高。例如，如果針對第一電阻狀態的記憶體單元檢測的第一電壓或者電流水準小於第一預定閾值，則對應的感測放大器和/或間隙模組66可以指示應當重新形成記憶體單元。作為另一示例，如果針對第二電阻狀態的記憶體單元檢測的第二電壓或者電流水準大於第二預定閾值，則感測放大器和/或間隙模組66可以指示應當重新形成記憶體單元。
如圖所示，附加記憶體74可以被包括在電阻式記憶體52中和/或網路設備50中。記憶體74可以用來存儲由間隙模組66接收的電壓和/或電流水準，和/或由間隙模組66確定的電阻狀態值。記憶體74還可以用來存儲由間隙模組66確定的電阻狀態中的差值，以及(i)電壓、電流水準和/或電阻狀態與(ii)對應的預定閾值之間的差值。記憶體74還可以存儲待重新形 成的記憶體單元的位址。對應於記憶體單元的電阻狀態的差值可以指的是電壓之間的差值、電流水準之間的差值和/或記憶體單元的電阻值之間的差值。上述電壓、電流水準、電阻狀態值、所述的差值和/或待重新形成的記憶體單元的位址中的一些或者全部可以被存儲在陣列56中，而不是被存儲在記憶體74中。
圖3示出網路設備100。網路設備100與圖1的網路設備10相似地操作。圖2圖示在電源和電阻式記憶體之間不具有高壓變換器的實現方式。網路設備100包括電源12和電阻式記憶體102。網路設備100例如可以是電腦、移動設備、蜂窩電話、存儲設備、網路設備或者包括電阻式記憶體的其他設備。電源12可以經由電阻式記憶體102上的焊盤104向電阻式記憶體102供應功率。
電阻式記憶體102可以是存儲驅動、快閃記憶體驅動、記憶體卡、記憶體棒、積體電路或者包括電阻式記憶體單元的其他設備或者電路元件。如圖所示，電阻式記憶體102可以經由網路設備100與電阻式記憶體102之間的介面被插入到網路設備100中，或者可以被實施在網路設備100內。
電阻式記憶體102包括具有記憶體單元110的陣列108的記憶體電路106、電壓模組112、控制模組113、驅動器模組114、選擇模組116、輸出模組118和測試模組119。記憶體單元110可以包括電阻120。陣列108可以包括經由相應的字線WL1-J和位線BL1-N進行選擇的記憶體單元110的行和列。記憶體電路106可以與圖1的記憶體電路19相似地操作。因此，圖3的記憶體單元110的陣列108和模組112、113、114、116、118和119與圖1的記憶 體單元22的陣列20和模組24、25、27、29、34、26相似地操作。
再次參照圖3，電壓模組112可以包括用於將從焊盤104接收的電壓變換成一個或者多個預定電壓的電壓變換器121。該一個或者多個預定電壓可以從電壓變換器121向驅動器模組114和選擇模組116提供。
控制模組113包括測試模組119。測試模組119包括間隙模組122和重新形成模組123。儘管間隙模組122被示出處於測試模組119中，但是間隙模組122可以被併入輸出模組118中。間隙模組122週期性地、在預定時間、在預定數目的讀取和/或寫入週期之後、在隨機時間和/或其他合適的時間執行對記憶體單元110的陣列108的一個或者多個測試。每個測試可以包括檢測在對應的記憶體單元的電阻120中的一個或者多個電阻兩端的電壓和/或經過該電阻的電流水準以確定對應的記憶體單元的電阻狀態之間的差值。在測試期間，可以檢測記憶體單元的第一電阻狀態。測試模組119和/或間隙模組122可以監控第一電阻狀態何時改變成第二電阻狀態，和/或可以向記憶體單元寫入以將記憶體單元的第一電阻狀態改變成第二電阻狀態。第二電阻狀態不同於第一電阻狀態。間隙模組122確定第一電阻狀態與第二電阻狀態之間的差值。
重新形成模組123監控由間隙模組122確定的一個或者多個差值。重新形成模組123可以基於一個或者多個差值來重新形成記憶體單元110中的一個或者多個記憶體單元。這可以包括向記憶體單元110的電阻120中的一個或者多個電阻施加一個或者多個電壓和/或電流水準，以重定記憶體單元110的電阻狀態。一個或者多個電壓和/或電流水準被施加，使得一個或者多個電阻120的電阻狀態中每個所得差值大於預定差值。向一個或者多 個記憶體單元施加的電壓和/或電流水準大於在讀取和/或寫入週期期間向記憶體單元供應的電壓和/或電流水準。
測試模組119可以在執行測試和/或重新形成記憶體單元110中的一個或者多個記憶體單元時，控制電壓模組112、驅動器模組114、選擇模組116和/或電壓變換器121。測試模組119可以向模組112、114、116中的一個或者多個模組以及電壓變換器121發送控制信號，從而指示模組112、114、116和電壓變換器121生成電壓和/或電流水準以執行讀取、寫入和/或重新形成操作。
輸出模組118例如可以包括感測放大器124和鎖存器125，用於檢測電壓和/或流經記憶體單元110的電阻120的電流水準。可以從輸出模組118、感測放大器124和/或鎖存器125向間隙模組122提供檢測的電壓和/或電流水準、和/或從感測放大器124和/或鎖存器125出來的對應的電壓和/或電流水準。感測放大器124可以包括閾值模組126，閾值模組126可以與圖1的閾值模組39相似地操作。間隙模組122隨後基於由間隙模組122接收的電壓和/或電流水準來確定記憶體單元110的電阻120的電阻狀態之間的差值。
如圖所示，附加記憶體128可以被包括在電阻式記憶體102中和/或網路設備100中。記憶體128可以用來存儲由間隙模組122接收的電壓和/或電流水準，和/或由間隙模組122確定的電阻狀態值。記憶體128還可以用來存儲由間隙模組122確定的電阻狀態中的差值，以及(i)電壓、電流水準和/或電阻狀態與(ii)對應的預定閾值之間的差值。記憶體128還可以存儲待重新形成的記憶體單元的位址。對應於記憶體單元的電阻狀態的差值可以指的是電壓之間的差值、電流水準之間的差值和/或記憶體單元的電阻 值之間的差值。上述電壓、電流水準、電阻狀態值、所述的差值和/或待重新形成的記憶體單元的位址中的一些或者全部可以被存儲在陣列108中，而不是被存儲在記憶體128中。
圖4示出網路設備150。網路設備150與圖1的網路設備10相似地操作。圖4圖示具有如下電阻式記憶體的實現方式，該電阻式存儲器具有多個記憶體單元陣列。網路設備150包括電源12、高壓發生器14和電阻式記憶體152。網路設備150例如可以是電腦、移動設備、蜂窩電話、存儲設備、網路設備或者包括電阻式記憶體的其他設備。高壓發生器可以基於從電源12接收的功率向電阻式記憶體上的焊盤154供應預定電壓。
電阻式記憶體152可以是存儲驅動、快閃記憶體驅動、記憶體卡、記憶體棒、積體電路或者包括電阻式記憶體單元的其他設備或者電路元件。如圖所示，電阻式記憶體152可以經由網路設備150與電阻式記憶體152之間的介面被插入到網路設備150中，或者可以被實施在網路設備150內。
電阻式記憶體152包括具有記憶體單元陣列1-i的記憶體電路156、電壓模組158、控制模組159、相應的驅動器模組1-i、相應的選擇模組1-i、相應的輸出模組1-i和測試模組170，其中i是大於1的整數。記憶體單元陣列1-i中的每個記憶體單元陣列可以包括與圖1至圖3中的記憶體單元陣列相似的電阻式記憶體單元和對應的電阻。記憶體單元陣列1-i可以包括經由相應的字線和位線進行選擇的相應的行和列。記憶體單元陣列1-i中的每個記憶體單元陣列可以與圖1的記憶體單元22的陣列20相似地操作。
電壓模組18可以生成一個或者多個電壓，並且向驅動器模 組1-i和選擇模組1-i提供這些電壓。在一個實現方式中，驅動器模組1-i和選擇模組1-i可以從電壓模組158接收相同電壓。在另一實現方式中，驅動器模組1-i和選擇模組1-i可以從電壓模組158接收相應的電壓。該相應的電壓中的兩個或者更多可以相同或者不同。
控制模組159包括測試模組170。測試模組170包括間隙模組172和重新形成模組174。間隙模組172週期性地、在預定時間、在預定數目的讀取和/或寫入週期之後、在隨機時間和/或其他合適的時間執行對記憶體單元陣列1-i的一個或者多個測試。每個測試可以包括檢測在記憶體單元陣列1-i中的對應的記憶體單元的電阻中的一個或者多個電阻兩端的電壓和/或經過該電阻的電流水準以確定對應的記憶體單元的電阻狀態之間的差值。在測試期間，可以檢測記憶體單元的第一電阻狀態。測試模組170和/或間隙模組172可以監控第一電阻狀態何時改變成第二電阻狀態，和/或可以向記憶體單元寫入以將記憶體單元的第一電阻狀態改變成第二電阻狀態。第二電阻狀態不同於第一電阻狀態。間隙模組172確定第一電阻狀態與第二電阻狀態之間的差值。
重新形成模組174監控由間隙模組172確定的一個或者多個差值。重新形成模組174可以基於一個或者多個差值來重新形成記憶體單元陣列1-i的一個或者多個記憶體單元陣列中的一個或者多個記憶體單元。這可以包括向被重新形成的記憶體單元的電阻中的一個或者多個電阻施加一個或者多個電壓和/或電流水準，以重定記憶體單元的電阻狀態。一個或者多個電壓和/或電流水準被施加，使得記憶體單元的電阻狀態中每個所得差值大於預定差值。向一個或者多個記憶體單元施加的電壓和/或電流水準大 於在讀取和/或寫入週期期間向記憶體單元供應的電壓和/或電流水準。
測試模組170可以在執行測試和/或重新形成記憶體單元陣列1-i中的一個或者多個記憶體單元時，控制高壓發生器14、電壓模組158、驅動器模組1-i和選擇模組1-i。測試模組170可以向電壓模組158、驅動器模組1-i以及選擇模組1-i中的一個或者多個模組發送控制信號，從而指示電壓模組158、驅動器模組1-i和選擇模組1-i生成電壓和/或電流水準以執行讀取、寫入和/或重新形成操作。
輸出模組1-i例如可以各自包括與圖1至圖3中所示的感測放大器和鎖存器相似的感測放大器和鎖存器。感測放大器和鎖存器用來檢測電壓和/或流經記憶體單元的電阻的電流水準。可以從輸出模組1-i、感測放大器和/或鎖存器向間隙模組172提供檢測的電壓和/或電流水準、和/或從感測放大器和/或鎖存器出來的對應的電壓和/或電流水準。間隙模組172隨後基於由間隙模組172接收的電壓和/或電流水準來確定記憶體單元的電阻的電阻狀態之間的差值。
如圖所示，附加記憶體180可以被包括在網路設備150中和/或電阻式記憶體152中。記憶體180可以用來存儲由間隙模組172接收的電壓和/或電流水準，和/或由間隙模組172確定的電阻狀態值。記憶體180還可以用來存儲由間隙模組172確定的電阻狀態中的差值，以及(i)電壓、電流水準和/或電阻狀態與(ii)對應的預定閾值之間的差值。記憶體180還可以存儲待重新形成的記憶體單元的位址。對應於記憶體單元的電阻狀態的差值可以指的是電壓之間的差值、電流水準之間的差值和/或記憶體單元的電阻值之間的差值。上述電壓、電流水準、電阻狀態值、所述的差值和/或待重 新形成的記憶體單元的位址中的一些或者全部可以被存儲在記憶體單元陣列1-i中的一個或者多個記憶體單元陣列中，而不是被存儲在記憶體180中。
圖5示出網路設備200。網路設備200與圖1的網路設備10相似地操作。圖5圖示具有多個如下電阻式記憶體的實現方式，這些電阻式存儲器具有多個電阻式記憶體單元陣列。網路設備200例如可以是電腦、移動設備、蜂窩電話、存儲設備、網路設備或者包括電阻式記憶體的其他設備。網路設備200包括電源12、高壓發生器202、電阻式記憶體1-M和測試模組220，其中M是大於1的整數。高壓發生器202可以基於從電源12接收的功率向電阻式記憶體1-M的焊盤1-M供應一個或者多個預定電壓。
電阻式記憶體1-M可以各自是存儲驅動、快閃記憶體驅動、記憶體卡、記憶體棒、積體電路或者包括電阻式記憶體單元的其他設備或者電路元件。如圖所示，電阻式記憶體1-M可以經由網路設備200與電阻式記憶體1-M之間的介面被插入到網路設備200中，或者可以被實施在網路設備200內。
電阻式記憶體1-M包括相應的記憶體單元陣列1-M、電壓模組1-M、控制模組1-M、驅動器模組1-M、選擇模組1-M和輸出模組1-M。記憶體單元陣列1-M中的每個記憶體單元陣列可以包括與圖1至圖3中所示的記憶體單元陣列相似的電阻式記憶體單元和對應的電阻。記憶體單元陣列1-M可以包括經由相應的字線和位線進行選擇的相應的行和列。記憶體單元陣列1-M中的每個記憶體單元陣列可以與圖1的記憶體單元22的陣列20相似地操作。
電壓模組1-M可以生成一個或者多個電壓，並且向驅動器模 組1-M和選擇模組1-M提供這些電壓。在一個實現方式中，在電阻式記憶體1-M的每個電阻式記憶體中的驅動器模組和選擇模組可以從對應的電壓模組接收相同電壓。在另一實現方式中，在電阻式記憶體1-M的每個電阻式記憶體中的驅動器模組和選擇模組可以從對應的電壓模組接收相應的電壓。該相應的電壓中的兩個或者更多可以相同或者不同。
測試模組220包括間隙模組222和重新形成模組224。間隙模組222週期性地、在預定時間、在預定數目的讀取和/或寫入週期之後、在隨機時間和/或其他合適的時間執行對記憶體單元陣列1-M的一個或者多個測試。每個測試可以包括檢測在記憶體單元陣列1-M中的對應的記憶體單元的電阻中的一個或者多個電阻兩端的電壓和/或經過該電阻的電流水準，以確定對應的記憶體單元的電阻狀態之間的差值。在測試期間，可以檢測記憶體單元的第一電阻狀態。測試模組220和/或間隙模組222可以監控第一電阻狀態何時改變成第二電阻狀態，和/或可以向記憶體單元寫入以將記憶體單元的第一電阻狀態改變成第二電阻狀態。第二電阻狀態不同於第一電阻狀態。間隙模組222確定第一電阻狀態與第二電阻狀態之間的差值。
重新形成模組224監控由間隙模組222確定的一個或者多個差值。重新形成模組224可以基於一個或者多個差值來重新形成電阻式記憶體1-M中的一個或者多個電阻式記憶體中的一個或者多個記憶體單元。這可以包括向控制模組1-M發送控制信號，以向被重新形成的記憶體單元的電阻中的一個或者多個電阻施加一個或者多個電壓和/或電流水準，以重定記憶體單元的電阻狀態。一個或者多個電壓和/或電流水準被施加，使得電阻狀態中每個所得差值大於預定差值。向一個或者多個記憶體單元施加的電壓 和/或電流水準大於在讀取和/或寫入週期期間向記憶體單元供應的電壓和/或電流水準。
測試模組220可以在執行測試和/或重新形成記憶體單元陣列1-M中的一個或者多個記憶體單元時，控制高壓發生器202、電壓模組1-M、驅動器模組1-M和選擇模組1-M。測試模組220可以向電壓模組1-M、驅動器模組1-M以及選擇模組1-M中的一個或者多個模組發送控制信號，從而指示電壓模組1-M、驅動器模組1-M和選擇模組1-M生成電壓和/或電流水準以執行讀取、寫入和/或重新形成操作。
輸出模組1-M例如可以各自包括與圖1至圖3中所示的感測放大器和鎖存器相似的感測放大器和鎖存器。感測放大器和鎖存器用來檢測電壓和/或流經記憶體單元的電阻的電流水準。可以從輸出模組1-M、感測放大器和/或鎖存器向間隙模組222提供檢測的電壓和/或電流水準、和/或從感測放大器和/或鎖存器出來的對應的電壓和/或電流水準。間隙模組222隨後基於由間隙模組222接收的電壓和/或電流水準來確定記憶體單元的電阻的電阻狀態之間的差值。
如圖所示，附加記憶體230可以被包括在電阻式記憶體1-M的一個或者多個電阻式記憶體中和/或網路設備200中。記憶體230可以用來存儲由間隙模組222接收的電壓和/或電流水準，和/或由間隙模組222確定的電阻狀態值。記憶體230還可以用來存儲由間隙模組222確定的電阻狀態中的差值，以及(i)電壓、電流水準和/或電阻狀態與(ii)對應的預定閾值之間的差值。記憶體230還可以存儲待重新形成的記憶體單元的位址。對應於記憶體單元的電阻狀態的差值可以指的是電壓之間的差值、電流水準之 間的差值和/或記憶體單元的電阻值之間的差值。上述電壓、電流水準、電阻狀態值、所述的差值和/或待重新形成的記憶體單元的位址中的一些或者全部可以被存儲在記憶體單元陣列1-M中的一個或者多個記憶體單元陣列中，而不是被存儲在記憶體230中。
圖6圖示操作根據本公開的網路設備的方法。可以使用許多方法來操作在本文中公開的網路設備(例如，圖2至圖5的網路設備10、50、100、150和200)，圖6中圖示了一種示例方法。儘管主要關於圖1至圖5的實現方式描述以下任務，但是這些任務可以容易地被修改以應用於本公開的其他實施方式。這些任務可以被迭代地執行。
方法可以開始於200。在202，電源(例如，電源12)生成輸出電壓。在204，高壓發生器(例如，高壓發生器202之一)可以基於電源的輸出電壓而生成一個或者多個預定電壓。這可以包括將輸出電壓變換成一個或者多個預定電壓。
在206，一個或者多個電阻式記憶體(例如，電阻式記憶體16、52、102、152和圖5的1-M)在相應的焊盤處(例如，焊盤18、54、104、154和圖5的1-M)接收一個或者多個預定電壓。
在208，測試模組(例如，測試模組26、53、119、170和220之一)確定是否對一個或者多個電阻式記憶體的一個或者多個記憶體單元執行測試，如上所描述的那樣。如果將執行測試，則執行任務210，否則該方法可以在211結束。
在210，控制模組(例如，控制模組25、59、113、159和圖5的1-M之一)和/或測試模組可以生成一個或者多個第一控制信號，以指示 一個或者多個電壓模組(例如，24、58、112、158和圖5的1-M之一)、一個或者多個驅動器模組(例如，27、60、114、圖4的1-i和圖5的1-M之一)和/或一個或者多個選擇模組(例如，29、61、116、圖4的1-i和圖5的1-M之一)施加在一個或者多個記憶體單元的一個或者多個電阻兩端的第一電壓和/或經過該電阻的第一電流水準。執行該步驟以將一個或者多個電阻設置為第一電阻狀態。第一電阻狀態可以是高電阻狀態。
在212，一個或者多個電阻式記憶體的一個或者多個輸出模組(例如，34、62、118、圖4的1-i和圖5的1-M)可以檢測在一個或者多個電阻兩端的第一電壓和/或經過該電阻的第一電流水準。在214，間隙模組(例如，間隙模組30、66、122、172和222之一)接收來自一個或者多個輸出模組的第一電壓和/或第一電流水準。
在216，間隙模組可以基於從一個或者多個輸出模組接收的第一電壓和/或第一電流水準，來確定一個或者多個記憶體單元的一個或者多個第一電阻狀態。可以將一個或者多個第一電阻狀態存儲于非易失性記憶體中和/或一個或者多個電阻式記憶體中的一個電阻式記憶體中。
在218，控制模組和/或測試模組可以生成一個或者多個第二控制信號以指示一個或者多個電壓模組、一個或者多個驅動器模組和/或一個或者多個選擇模組施加在一個或者多個記憶體單元的一個或者多個電阻兩端的第二電壓和/或經過該電阻的第二電流水準。執行該步驟以將一個或者多個電阻設置為第二電阻狀態。第二電阻狀態可以是低電阻狀態。
在220，一個或者多個電阻式記憶體的一個或者多個輸出模組可以檢測在一個或者多個電阻兩端的第二電壓和/或經過該電阻的第二電 流水準。在222，間隙模組接收來自一個或者多個輸出模組的第二電壓和/或第二電流水準。
在224，間隙模組可以基於從一個或者多個輸出模組接收的第二電壓和/或第二電流水準，來確定一個或者多個記憶體單元的一個或者多個第二電阻狀態。可以將一個或者多個第二電阻狀態存儲于非易失性記憶體中和/或一個或者多個電阻式記憶體中的一個電阻式記憶體中。
在226，間隙模組可以針對一個或者多個記憶體單元中的每個記憶體單元來確定對應的第一電阻狀態和對應的第二電阻狀態之間的差值。
在227，重新形成模組(例如，重新形成模組32、68、123、174和224之一)基於在226確定的差值中的一個或者多個差值來確定是否重新形成一個或者多個電阻式記憶體中的一個或者多個記憶體單元。如果差值中的一個或者多個差值小於預定閾值，則執行任務228，否則該方法可以在230結束。如果針對記憶體單元的差值小於預定差值，則可以重新形成一個或者多個記憶體單元。待重新形成的記憶體單元可以包括：具有差值小於預定差值的記憶體單元；相同陣列中的一個或者多個記憶體單元；不同陣列中的一個或者多個記憶體單元；相同電阻式記憶體中的一個或者多個記憶體單元；和/或不同電阻式記憶體中的一個或者多個記憶體單元。可以重新形成一個或者多個完整記憶體單元陣列和/或一個或者多個完整記憶體。待重新形成的記憶體單元的位址可以被存儲於記憶體單元陣列中和/或其他記憶體中(例如，記憶體40、74、128、180、230之一)。
在228，重新形成模組重新形成一個或者多個電阻式記憶體 中的一個或者多個記憶體單元。這可以包括重新形成模組生成第三控制信號以指示一個或者多個控制模組、電壓模組、一個或者多個驅動器模組和/或一個或者多個選擇模組，使得第三電壓和/或第三電流水準被施加到被重新形成的記憶體單元的電阻。第三電壓可以大於第一電壓和第二電壓。第三電流水準可以大於第一電流水準和第二電流水準。第三電壓和/或第三電流水準提供高電場，該高電場重分配氧離子空位至與在初始形成期間提供的狀態相似的狀態。重新形成可以包括增加第一電阻狀態和/或減小第二電阻狀態。如圖所示，任務202可以在任務228之後執行，或者該方法可以在230結束。
圖7圖示操作根據本公開的網路設備的另一方法。可以向各種網路設備(例如，圖2至圖5的網路設備10、50、100、150和200)應用圖7的方法。儘管主要關於圖1至圖5的實現方式描述以下任務，但是這些任務可以容易地被修改以應用於本公開的其他實施方式。這些任務可以被迭代地執行。
方法可以開始於300。在302，電源(例如，電源12)生成輸出電壓。在304，高壓發生器(例如，高壓發生器202之一)可以基於電源的輸出電壓而生成一個或者多個預定電壓。這可以包括將輸出電壓變換成一個或者多個預定電壓。
在306，一個或者多個電阻式記憶體(例如，電阻式記憶體16、52、102、152和圖5的1-M)在相應的焊盤處(例如，焊盤18、54、104、154和圖5的1-M)接收一個或者多個預定電壓。
在308，測試模組(例如，測試模組26、53、119、170和220 之一)確定是否對一個或者多個電阻式記憶體的一個或者多個記憶體單元執行測試，如上所描述的那樣。如果將執行測試，則執行任務310，否則該方法可以在311結束。
在310，控制模組(例如，控制模組25、59、113、159和圖5的1-M之一)和/或測試模組可以生成一個或者多個第一控制信號，以指示一個或者多個電壓模組(例如，24、58、112、158和圖5的1-M之一)、一個或者多個驅動器模組(例如，27、60、114、圖4的1-i和圖5的1-M之一)和/或一個或者多個選擇模組(例如，29、61、116、圖4的1-i和圖5的1-M之一)施加在一個或者多個記憶體單元的一個或者多個電阻兩端的第一電壓和/或經過該電阻的第一電流水準。執行該步驟以將一個或者多個電阻設置為第一電阻狀態。第一電阻狀態可以是高電阻狀態。
在312，一個或者多個電阻式記憶體的一個或者多個輸出模組(例如，34、62、118、圖4的1-i和圖5的1-M)可以檢測在一個或者多個電阻兩端的第一電壓和/或經過該電阻的第一電流水準。
在314，輸出模組、感測放大器(例如，感測放大器36、70和124)、一個或者多個閾值模組(例如，閾值模組39、71、126)和/或間隙模組(例如，間隙模組30、66、122、172和222之一)將第一電壓和/或第一電流水準與一個或者多個第一預定閾值進行比較。大於第二預定閾值的電壓和/或電流水準可以指示第一電阻狀態(或者高狀態)。第二預定閾值可以小於第一預定閾值。輸出模組、感測放大器、閾值模組和/或間隙模組也可以確定(i)第一電壓和/或電流水準與(ii)一個或者多個第三預定閾值之間的一個或者多個第一差值。
如果第一電壓和/或第一電流水準中的一個或者多個小於一個或者多個第三預定閾值(被稱為第一條件)或者如果一個或者多個第一差值小於第三預定閾值(被稱為第二條件)，則可以執行任務326，否則執行任務318。如果執行任務326，則任務314的結果為真(TRUE)，並且對應的被測試的記憶體單元已經使測試過程失敗。
如果由輸出模組、感測放大器或者閾值模組執行任務314，則輸出模組、感測放大器或者閾值模組可以向對應的控制模組、測試模組和/或重新形成模組發信號通知第一條件和/或第二條件被滿足。輸出模組、感測放大器或者閾值模組也可以提供已經滿足第一條件或者第二條件的對應的記憶體單元的一個或者多個位址。該位址可以被存儲於記憶體中，如上所描述的那樣。重新形成模組稍後可以重新形成這些記憶體單元。
在318，控制模組和/或測試模組可以生成一個或者多個第二控制信號以指示一個或者多個電壓模組、一個或者多個驅動器模組和/或一個或者多個選擇模組施加在一個或者多個記憶體單元的一個或者多個電阻兩端的第二電壓和/或經過該電阻的第二電流水準。執行該步驟以將一個或者多個電阻設置為第二電阻狀態。第二電阻狀態可以是低電阻狀態。
在320，一個或者多個電阻式記憶體的一個或者多個輸出模組可以檢測在一個或者多個電阻兩端的第二電壓和/或經過該電阻的第二電流水準。
在322，輸出模組、感測放大器(例如，感測放大器36、70和124)、一個或者多個閾值模組(例如，閾值模組39、71、126)和/或間隙模組(例如，間隙模組30、66、122、172和222之一)將第二電壓和/或第二 電流水準與一個或者多個第四預定閾值進行比較。小於第五預定閾值的電壓和/或電流水準可以指示第二電阻狀態(或者低狀態)。第五預定閾值可以大於第四預定閾值。第五預定閾值可以等於第二預定閾值或者在第二預定閾值的預定範圍內。輸出模組、感測放大器、閾值模組和/或間隙模組也可以確定(i)第二電壓和/或電流水準與(ii)一個或者多個第四預定閾值之間的一個或者多個第二差值。
如果第二電壓和/或第二電流水準中的一個或者多個大於一個或者多個第四預定閾值(被稱為第三條件)或者如果一個或者多個第二差值小於第六預定閾值(被稱為第四條件)，則可以執行任務326，否則執行任務328。如果執行任務326，則任務322的結果為真(TRUE)，並且對應的被測試的記憶體單元已經使測試過程失敗。
如果由輸出模組、感測放大器或者閾值模組執行任務322，則輸出模組、感測放大器或者閾值模組可以向對應的控制模組、測試模組和/或重新形成模組發信號通知第三條件和/或第四條件被滿足。輸出模組、感測放大器或者閾值模組也可以提供已經滿足第三條件或者第四條件的對應的記憶體單元的一個或者多個位址。該位址可以被存儲於記憶體中，如上所描述的那樣。重新形成模組稍後可以重新形成這些記憶體單元。
在326，重新形成模組重新形成一個或者多個記憶體單元。待重新形成的記憶體單元可以包括：相同陣列中的一個或者多個記憶體單元；不同陣列中的一個或者多個記憶體單元；相同電阻式記憶體中的一個或者多個記憶體單元；和/或不同電阻式記憶體中的一個或者多個記憶體單元。可以基於一個或者多個記憶體單元的被測試並且使測試過程失敗的結 果來重新形成未被測試的一個或者多個記憶體單元。可以重新形成一個或者多個完整記憶體單元陣列和/或一個或者多個完整記憶體。待重新形成的記憶體單元的位址可以被存儲於記憶體單元陣列中和/或其他記憶體中(例如，記憶體40、74、128、180、230之一)。這可以包括重新形成模組生成第三控制信號以指示一個或者多個控制模組、電壓模組、一個或者多個驅動器模組和/或一個或者多個選擇模組，使得第三電壓和/或第三電流水準被施加到被重新形成的記憶體單元的電阻。
第三電壓可以大於或等於第一電壓和第二電壓和/或在讀取和/或寫入週期期間使用的電壓。第三電壓也可以大於或等於對應的第一預定閾值以嘗試(i)將針對第一電阻狀態讀取的電壓增加到對應的第七預定閾值以上，並且(ii)將針對第二電阻狀態讀取的電壓減小到對應的第八預定閾值以下。第七預定閾值大於或等於第一預定閾值。第八預定閾值小於或等於第四預定閾值。
類似地，第三電流水準可以大於或等於第一電流水準和第二電流水準，和/或在讀取和/或寫入週期期間使用的電流水準。第三電流水準也可以大於或等於對應的第一預定閾值以嘗試(i)將針對第一電阻狀態讀取的電流水準增加到對應的第七預定閾值以上，並且(ii)將針對第二電阻狀態讀取的電流水準減小到對應的第八預定閾值以下。
第三電壓和/或第三電流水準提供高電場，該高電場重分配氧離子空位至與在初始形成期間提供的狀態相似的狀態。重新形成可以包括增加第一電阻狀態和/或減小第二電阻狀態。
可以針對預定持續時間來施加在一個或者多個電阻兩端的 第三電壓和/或經過該電阻的第三電流。預定持續時間可以大於在讀取和/或寫入週期期間施加電壓和/或電流水準時使用的持續時間。可以針對相同記憶體單元執行步驟326一次或多次，以重定第一電阻狀態和第二電阻狀態。
如圖所示，任務302可以在任務326之後執行，或者該方法可以在328結束。在一個實現方式中，不執行任務326，除非兩個任務316和322的結果均為真。
除了重新形成之外或者作為對重新形成的備選，可以利用冗餘記憶體單元替換出故障的記憶體單元。例如，如果在重新形成之後當讀取第一電阻狀態時檢測的電壓和/或電流水準小於對應的第一預定閾值，和/或當讀取第二電阻狀態時檢測的電壓和/或電流水準大於對應的第二預定閾值，則可以利用冗餘記憶體單元替換對應的出故障的記憶體單元。冗餘記憶體單元可以與出故障的記憶體單元在相同的記憶體單元陣列中。記憶體單元的替換指的是使用冗餘記憶體單元來替代使用出故障的記憶體單元。
圖6和圖7的上述任務旨在為說明性示例；任務取決於應用可以順序地、同步地、同時地、持續地、在重疊時間段期間或者以不同順序執行。同樣，取決於事件的實現方式和/或順序任何任務可以不被執行或者被跳過。
雖然術語第一、第二、第三等可以在本文中用來描述各種複用器、感測放大器、鎖存器、輸出、狀態、元件和/或部件，但是這些項目不應受這些術語限制。這些術語可以僅用來區分一個項目與另一項目。術語(諸如“第一”、“第二”和其他數值術語)在本文中使用時除非上下 文清楚地指示則並不暗示著序列或者順序。因此，以下討論的第一項目可以稱為第二項目而未脫離示例實現方式的教導。
各種術語在本文中用來描述在元件之間的物理關係。在第一元件被稱為“在……上”、“對接到”、“連接到”或者“耦合到”第二元件時，第一元件可以直接在第二元件上、對接到、連接、設置、應用或者耦合到第二元件，或者居間元件可以存在。相反，當元件被稱為“直接在……上”、“直接對接到”、“直接連接到”或者“直接耦合到”另一元件時，可以不存在居間元件。應當以相似方式解釋用來描述在元件之間的關係的其他措辭(例如“在……之間”比對“直接在……之間”、“相鄰”比對“直接相鄰”等)。
可以完全或者部分服從IEEE標準802.11-2012、IEEE標準802.16-2009、IEEE標準802.20-2008和/或藍牙核心規範v4.0進行在本公開內容中描述的無線通信。在各種實現方式中，藍牙核心規範v4.0可以被藍牙核心規範附錄2、3或者4中的一個或者多個附錄修改。在各種實現方式中，IEEE標準802.11-2012可以由草案IEEE標準802.11ac、草案IEEE標準802.11ad和/或草案IEEE標準802.11ah補充。
前文描述在本質上僅為示例並且絕非旨在於限制公開內容、其應用或者使用。可以用多種形式實施公開內容的廣義教導。因此，儘管本公開內容包括具體示例，但是不應這樣限制公開內容的範圍，因為其他修改將在研讀附圖、說明書和所附申請專利範圍時變得清楚。如在本文中所用，短語A、B和C中的至少一個意味著使用非排它邏輯OR的邏輯(A或者B或者C)。應當理解，可以按照不同順序(或者同時)執行方法內的一 個或者多個步驟而不更改本公開內容的原理。
在包括以下定義的本申請中，術語模組可以替換為術語電路。術語模組可以指代以下各項、是以下各項的一部分或者包括以下各項：專用積體電路(ASIC)；數位、類比或者混合類比/數位分立電路；數位、類比或者混合類比/數位積體電路；組合邏輯電路；現場可編程閘陣列(FPGA)；執行代碼的處理器(共用、專用或者成組)；存儲由處理器執行的代碼的記憶體(共用、專用或者成組)；提供所描述的功能的其他適當硬體部件；或者以上各項中的一些或者全部(諸如在片上系統中)的組合。
如以上所用的術語代碼可以包括軟體、固件和/或微代碼，並且可以指代程式、常式、函數、類和/或物件。術語共用處理器涵蓋執行來自多個模組的一些或者所有代碼的單個處理器。術語成組處理器涵蓋與附加的處理器組合執行來自一個或者多個模組的一些或者所有代碼的處理器。術語共用記憶體涵蓋存儲來自多個模組的一些或者所有代碼的單個記憶體。術語成組記憶體涵蓋與附加的記憶體組合存儲來自一個或者多個模組的一些或者所有代碼的記憶體。術語記憶體可以是術語電腦可讀介質的子集。術語電腦可讀介質並不涵蓋經過介質傳播的瞬態電和電磁信號，並且因此可以視為有形和非瞬態。非瞬態有形電腦可讀介質的非限制示例包括非易失性記憶體、易失性記憶體、磁性存儲裝置和光學存儲裝置。
由一個或者多個處理器執行的一個或者多個電腦程式可以部分或者完全實施在本申請中描述的裝置和方法。電腦程式包括在至少一個非瞬態有形電腦可讀介質上存儲的、處理器可執行的指令。電腦程式也可以包括和/或依賴於存儲的資料。
10‧‧‧網路設備
12‧‧‧電源
14‧‧‧高壓發生器
16‧‧‧電阻式記憶體
18‧‧‧焊盤
19‧‧‧記憶體電路
20‧‧‧記憶體單元陣列
22‧‧‧記憶體單元
24‧‧‧電壓模組
25‧‧‧控制模組
26‧‧‧測試模組
27‧‧‧驅動器模組
28‧‧‧電阻
29‧‧‧選擇模組
30‧‧‧間隙模組
32‧‧‧重新形成模組
34‧‧‧輸出模組
36‧‧‧感測放大器
38‧‧‧鎖存器
39‧‧‧閾值模組
40‧‧‧記憶體
WL1-J‧‧‧字線
BL1-N‧‧‧位線

Claims (21)

  1. 一種記憶體，包括：記憶體單元陣列；第一模組，被配置為將記憶體單元的第一狀態與基準進行比較，其中所述記憶體單元處於所述記憶體單元陣列中；以及第二模組，被配置為在所述記憶體單元的讀取週期或者寫入週期之後並且基於所述比較，重新形成所述記憶體單元以調節所述記憶體單元的所述第一狀態與第二狀態之間電阻中的差值。
  2. 根據請求項1所述的記憶體單元，其中：所述基準是所述第二狀態，並且所述第一模組被配置為確定所述第一狀態與所述第二狀態之間的所述差值；或者所述基準是預定閾值。
  3. 根據請求項1所述的記憶體，其中：所述第一模組被配置為確定所述第一狀態與所述第二狀態之間的所述差值；並且所述第二模組被配置為基於所述差值來重新形成所述記憶體單元以調節所述第一狀態和所述第二狀態，其中，在所述記憶體單元的所述重新形成之後，所述第一狀態與所述第二狀態之間的第二差值大於預定差值。
  4. 根據請求項1所述的記憶體，其中：所述第一模組被配置為確定預定閾值與所述第一狀態之間的第二差值，並且確定第二預定閾值與所述第二狀態之間的第三差值；並且 所述第二模組被配置為基於所述第二差值或者所述第三差值，重新形成所述記憶體單元以調節所述第一狀態和所述第二狀態。
  5. 根據請求項1所述的記憶體，其中：所述第一模組被配置為確定所述第一狀態是否小於第一預定閾值或者所述第二狀態是否大於第二預定閾值；並且所述第二模組被配置為如果所述第一狀態小於所述第一預定閾值或者所述第二狀態大於所述第二預定閾值，則重新形成所述記憶體單元。
  6. 根據請求項1所述的記憶體，其中：所述第一狀態指示所述記憶體單元的第一電阻；所述第二狀態指示所述記憶體單元的第二電阻；並且所述第二模組被配置為基於所述差值或者所述比較來增加所述第一狀態或者減小所述第二狀態。
  7. 根據請求項1所述的記憶體，還包括第三模組，其中所述第二模組被配置為在重新形成所述記憶體單元時經由所述第三模組向所述記憶體單元施加電壓或者電流水準。
  8. 根據請求項7所述的記憶體，其中：所述第二模組被配置為經由所述第三模組向所述記憶體單元的電阻施加所述電壓或者所述電流水準；所述電壓大於用來從所述記憶體單元讀取或者向所述記憶體單元寫入的電壓；並且所述電流水準大於用來從所述記憶體單元讀取或者向所述記憶體單元寫入的電流水準。
  9. 根據請求項1所述的記憶體，其中所述第二模組被配置為基於所述差值或者所述比較，重新形成所述記憶體單元陣列中的兩個或者更多個記憶體單元。
  10. 根據請求項1所述的記憶體，其中：所述第二模組被配置為基於所述差值或者所述比較來重新形成所述記憶體單元陣列中的記憶體單元分組；並且所述記憶體單元處於所述記憶體單元分組中。
  11. 根據請求項1所述的記憶體，其中：所述第二模組被配置為基於所述差值或者所述比較來重新形成所述記憶體單元陣列中的記憶體單元分組；並且所述記憶體單元不處於所述記憶體單元分組中。
  12. 根據請求項1所述的記憶體，還包括生成輸出信號的第三模組，其中：所述輸出信號指示所述記憶體單元的狀態；並且所述第一模組被配置為接收所述輸出信號，並且基於所述輸出信號來確定所述差值。
  13. 一種網路設備，包括：電阻式記憶體，包括記憶體單元陣列；第一模組，被配置為將記憶體單元的第一狀態與基準進行比較，其中所述記憶體單元處於所述記憶體單元陣列中；以及第二模組，被配置為在所述記憶體單元的讀取週期或者寫入週期之後並且基於所述比較，重新形成所述記憶體單元以調節所述記憶體單元的所述第一狀態與第二狀態之間電阻中的差值。
  14. 根據請求項13所述的網路設備，其中所述第一模組或者所述第二模組中的至少一個被實施在所述電阻式記憶體中。
  15. 根據請求項13所述的網路設備，還包括：電源；電壓發生器，被配置為：將從所述電源接收的第一電壓變換成第二電壓，並且向所述電阻式記憶體供應所述第二電壓；以及第三模組，被配置為基於所述第二電壓和控制信號來向所述記憶體單元供應第三電壓以執行所述記憶體單元的所述重新形成，其中所述第二模組被配置為基於所述第二電壓來生成所述控制信號。
  16. 根據請求項13所述的網路設備，還包括：電源；以及第三模組和第四模組，被實施在所述電阻式記憶體中，其中所述第三模組被配置為將從所述電源接收的第一電壓變換成第二電壓並且向所述第四模組供應所述第二電壓，並且其中所述第二模組被配置為指示所述第四模組在所述記憶體單元的重新形成期間向所述記憶體單元施加所述第二電壓。
  17. 根據請求項13所述的網路設備，還包括：電源；以及第三模組，被配置為基於所述電源的輸出電壓將第一電壓變換成第二電壓，其中所述記憶體單元陣列是第一記憶體單元陣列，並且所述電阻式記憶體包括第二記憶體單元陣列； 第四模組，對應於所述第一記憶體單元陣列；以及第五模組，對應於所述第二記憶體單元陣列，其中所述第二模組被配置為指示所述第四模組在所述記憶體單元的重新形成期間向所述記憶體單元施加所述第二電壓，並且所述第二模組被配置為指示所述第五模組在第二記憶體單元的重新形成期間向所述第二記憶體單元施加所述第二電壓。
  18. 根據請求項17所述的網路設備，其中所述第二模組被配置為基於所述差值來指示所述第五模組向所述第二記憶體單元的電阻施加所述第二電壓。
  19. 根據請求項13所述的網路設備，其中：所述電阻式記憶體是第一電阻式記憶體；並且所述網路設備還包括第二電阻式記憶體，所述第二電阻式記憶體包括第二記憶體單元陣列；所述第一模組被配置為確定所述第二記憶體單元陣列中的第二記憶體單元的第三狀態與第四狀態之間的第三差值；並且所述第二模組被配置為基於所述第三差值來重新形成所述第二記憶體單元以重定所述第三狀態和所述第四狀態，從而使得在所述第二記憶體單元的所述重新形成之後，所述第三狀態與所述第四狀態之間的第四差值大於預定差值。
  20. 根據請求項19所述的網路設備，還包括：電源；電壓發生器，被配置為：將從所述電源接收的第一電壓變換成第二電壓， 向所述第一電阻式記憶體和所述第二電阻式記憶體供應所述第二電壓；以及第三模組，被配置為基於所述第二電壓和控制信號來向所述記憶體單元供應第三電壓以執行所述記憶體單元的所述重新形成，其中所述第二模組被配置為基於所述第二電壓來生成所述控制信號。
  21. 一種方法，包括：將記憶體單元的第一狀態與基準進行比較，其中所述記憶體單元處於記憶體單元陣列中，其中所述第一狀態指示所述記憶體單元的第一電阻；以及在所述記憶體單元的讀取週期或者寫入週期之後並且基於所述比較，重新形成所述記憶體單元以調節所述記憶體單元的所述第一狀態與第二狀態之間電阻中的差值，其中所述第二狀態指示所述記憶體單元的第二電阻。
TW102138479A 2012-10-24 2013-10-24 用於修復電阻式記憶體單元的裝置和方法 TWI612521B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261717894P 2012-10-24 2012-10-24
US61/717,894 2012-10-24
US14/059,790 2013-10-22
US14/059,790 US8885388B2 (en) 2012-10-24 2013-10-22 Apparatus and method for reforming resistive memory cells

Publications (2)

Publication Number Publication Date
TW201435874A true TW201435874A (zh) 2014-09-16
TWI612521B TWI612521B (zh) 2018-01-21

Family

ID=50485181

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138479A TWI612521B (zh) 2012-10-24 2013-10-24 用於修復電阻式記憶體單元的裝置和方法

Country Status (6)

Country Link
US (2) US8885388B2 (zh)
EP (1) EP2912668A2 (zh)
JP (1) JP6171222B2 (zh)
CN (1) CN104871250B (zh)
TW (1) TWI612521B (zh)
WO (1) WO2014066462A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047945B2 (en) 2012-10-15 2015-06-02 Marvell World Trade Ltd. Systems and methods for reading resistive random access memory (RRAM) cells
US9042159B2 (en) 2012-10-15 2015-05-26 Marvell World Trade Ltd. Configuring resistive random access memory (RRAM) array for write operations
US8885388B2 (en) 2012-10-24 2014-11-11 Marvell World Trade Ltd. Apparatus and method for reforming resistive memory cells
US9142284B2 (en) 2012-11-12 2015-09-22 Marvell World Trade Ltd. Concurrent use of SRAM cells with both NMOS and PMOS pass gates in a memory system
US9042162B2 (en) 2012-10-31 2015-05-26 Marvell World Trade Ltd. SRAM cells suitable for Fin field-effect transistor (FinFET) process
WO2015195141A1 (en) 2014-06-20 2015-12-23 Hewlett-Packard Development Company, L. P. Memristive memory cell resistance switch monitoring
US10056141B2 (en) 2014-07-30 2018-08-21 Hewlett Packard Enterprise Development Lp Current behavior of elements
WO2016068980A1 (en) * 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Sensing circuit for resistive memory
WO2016068992A1 (en) * 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Reusing sneak current in accessing memory cells
US9514796B1 (en) * 2015-06-26 2016-12-06 Intel Corporation Magnetic storage cell memory with back hop-prevention
JP2021502186A (ja) 2017-11-13 2021-01-28 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 超音波プローブを誘導するためのシステムおよび方法
KR102300559B1 (ko) 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
KR102401183B1 (ko) 2017-12-05 2022-05-24 삼성전자주식회사 메모리 장치 및 그 동작 방법

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567993A (en) 1978-11-14 1980-05-22 Fujitsu Ltd Semiconductor memory unit
JPH05325557A (ja) 1992-05-26 1993-12-10 Mitsubishi Electric Corp 半導体記憶装置
US5706226A (en) 1996-12-31 1998-01-06 Sgs-Thomson Microelectronics, Inc. Low voltage CMOS SRAM
GB2376781B (en) 2001-03-29 2003-09-24 Mentor Graphics Corp Memory device
JP4187148B2 (ja) 2002-12-03 2008-11-26 シャープ株式会社 半導体記憶装置のデータ書き込み制御方法
JP4290457B2 (ja) 2003-03-31 2009-07-08 株式会社ルネサステクノロジ 半導体記憶装置
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US7656190B2 (en) 2003-12-24 2010-02-02 Tier Logic, Inc Incrementer based on carry chain compression
DE102004047666B4 (de) * 2004-09-30 2015-04-02 Qimonda Ag Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
US7570524B2 (en) 2005-03-30 2009-08-04 Ovonyx, Inc. Circuitry for reading phase change memory cells having a clamping circuit
US7495944B2 (en) 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US8000127B2 (en) 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
CN101167189B (zh) * 2005-04-27 2013-09-18 株式会社半导体能源研究所 半导体器件的制造方法
US7286385B2 (en) 2005-07-27 2007-10-23 International Business Machines Corporation Differential and hierarchical sensing for memory circuits
US7423911B2 (en) 2005-09-29 2008-09-09 Hynix Semiconductor Inc. Bit line control circuit for semiconductor memory device
US7436708B2 (en) 2006-03-01 2008-10-14 Micron Technology, Inc. NAND memory device column charging
JPWO2007138646A1 (ja) 2006-05-25 2009-10-01 株式会社日立製作所 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
JP2008146740A (ja) 2006-12-08 2008-06-26 Sharp Corp 半導体記憶装置
KR100855585B1 (ko) 2007-01-23 2008-09-01 삼성전자주식회사 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
EP2149884B1 (en) * 2007-05-18 2013-06-19 Fujitsu Semiconductor Limited Semiconductor memory
US8022502B2 (en) 2007-06-05 2011-09-20 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor apparatus using the nonvolatile memory element
US8068367B2 (en) 2007-06-15 2011-11-29 Micron Technology, Inc. Reference current sources
JP2009026382A (ja) * 2007-07-19 2009-02-05 Hitachi Ltd 半導体記憶装置
WO2009013819A1 (ja) 2007-07-25 2009-01-29 Renesas Technology Corp. 半導体記憶装置
JP4356786B2 (ja) 2007-12-12 2009-11-04 ソニー株式会社 記憶装置および情報再記録方法
KR20090126587A (ko) 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
US7881096B2 (en) 2008-10-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation
WO2010047068A1 (ja) 2008-10-21 2010-04-29 パナソニック株式会社 不揮発性記憶装置及びそのメモリセルへの書き込み方法
US7852661B2 (en) 2008-10-22 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Write-assist SRAM cell
US7974117B2 (en) 2008-10-30 2011-07-05 Seagate Technology Llc Non-volatile memory cell with programmable unipolar switching element
US7944730B2 (en) 2008-10-31 2011-05-17 Seagate Technology Llc Write method with voltage line tuning
JP5287197B2 (ja) 2008-12-09 2013-09-11 ソニー株式会社 半導体装置
US8243541B2 (en) 2008-12-19 2012-08-14 Oracle America, Inc. Methods and apparatuses for improving reduced power operations in embedded memory arrays
US8159863B2 (en) 2009-05-21 2012-04-17 Texas Instruments Incorporated 6T SRAM cell with single sided write
US8164945B2 (en) 2009-05-21 2012-04-24 Texas Instruments Incorporated 8T SRAM cell with two single sided ports
JP5044669B2 (ja) * 2010-03-24 2012-10-10 株式会社東芝 半導体記憶装置
US8422269B2 (en) * 2010-02-25 2013-04-16 Kabushiki Kaisha Toshiba Semiconductor memory device
TWI455129B (zh) 2010-07-16 2014-10-01 Univ Nat Chiao Tung 以史密特觸發器為基礎的鰭狀場效電晶體靜態隨機存取記憶體
JP2012038397A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 抵抗変化メモリ及びそのフォーミング方法
KR101772019B1 (ko) 2010-09-14 2017-08-28 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
JP5351863B2 (ja) * 2010-09-17 2013-11-27 シャープ株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
JP5204825B2 (ja) * 2010-09-17 2013-06-05 シャープ株式会社 半導体記憶装置
US8451652B2 (en) 2010-12-02 2013-05-28 Lsi Corporation Write assist static random access memory cell
US8441842B2 (en) 2010-12-21 2013-05-14 Lsi Corporation Memory device having memory cells with enhanced low voltage write capability
US8942024B2 (en) 2011-12-06 2015-01-27 Agency For Science, Technology And Research Circuit arrangement and a method of writing states to a memory cell
US8760927B2 (en) 2012-01-17 2014-06-24 Texas Instruments Incorporated Efficient static random-access memory layout
US8817528B2 (en) 2012-08-17 2014-08-26 Globalfoundries Inc. Device comprising a plurality of static random access memory cells and method of operation thereof
US9047945B2 (en) 2012-10-15 2015-06-02 Marvell World Trade Ltd. Systems and methods for reading resistive random access memory (RRAM) cells
US9042159B2 (en) 2012-10-15 2015-05-26 Marvell World Trade Ltd. Configuring resistive random access memory (RRAM) array for write operations
US8885388B2 (en) 2012-10-24 2014-11-11 Marvell World Trade Ltd. Apparatus and method for reforming resistive memory cells
US9142284B2 (en) 2012-11-12 2015-09-22 Marvell World Trade Ltd. Concurrent use of SRAM cells with both NMOS and PMOS pass gates in a memory system
US9042162B2 (en) 2012-10-31 2015-05-26 Marvell World Trade Ltd. SRAM cells suitable for Fin field-effect transistor (FinFET) process

Also Published As

Publication number Publication date
WO2014066462A3 (en) 2014-07-03
TWI612521B (zh) 2018-01-21
WO2014066462A4 (en) 2014-10-02
US20140112057A1 (en) 2014-04-24
EP2912668A2 (en) 2015-09-02
US9129678B2 (en) 2015-09-08
US8885388B2 (en) 2014-11-11
CN104871250B (zh) 2017-12-26
JP6171222B2 (ja) 2017-08-02
US20150063004A1 (en) 2015-03-05
CN104871250A (zh) 2015-08-26
WO2014066462A2 (en) 2014-05-01
JP2016502727A (ja) 2016-01-28

Similar Documents

Publication Publication Date Title
TWI612521B (zh) 用於修復電阻式記憶體單元的裝置和方法
JP6190903B2 (ja) 書き込みおよびベリファイ回路、ならびにその抵抗性メモリの書き込みおよびベリファイ方法
EP3161831B1 (en) Thermal disturb as heater in cross-point memory
CN104934057A (zh) 访问计数设备、存储器系统和访问计数方法
US9865348B2 (en) Devices and methods for selecting a forming voltage for a resistive random-access memory
KR102389259B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
US20160093354A1 (en) Short detection and inversion
TWI612520B (zh) 用於修復電阻式記憶體並且增加感測放大器的總讀取靈敏度的裝置和方法
JP2010151756A (ja) 電池パック
JP2013516725A (ja) スピン・トルク・ベースの記憶装置のためのリファレンス・セル
CN104641417A (zh) 非易失性存储装置及其控制方法
CN109872750B (zh) 电阻式随机存取存储器装置及其写入与反向写入验证方法
CN106653079A (zh) 电阻式存储器装置及其写入方法
US8359424B2 (en) Flash memory device and reading method thereof
WO2023159055A1 (en) Analog signals monitoring for functional safety
KR20120033511A (ko) 플래시 메모리 장치 및 프로그램 검증 방법
KR101773660B1 (ko) 메모리 내부의 자체 에러 검출을 통한 선택적 리프레시를 이용한 메모리 제어 방법, 장치 및 시스템
US10522237B2 (en) Low power VLSI designs using circuit failure in sequential cells as low voltage check for limit of operation
CN105097047A (zh) 存储器、存储阵列的检测电路及方法
TWI471575B (zh) 預燒板、系統及方法
CN105761749B (zh) 电阻式存储器及其修补方法
CN107230493B (zh) 选择码提供电路及其提供方法
CN104749462B (zh) 一种电器性能指标测试方法及装置
JPWO2016013247A1 (ja) 計量装置および計量データ記録方法
CN116187815A (zh) 用户电量损失评估方法、装置、计算机设备和存储介质

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees