CN104871250B - 用于重新形成电阻存储器单元的装置和方法 - Google Patents

用于重新形成电阻存储器单元的装置和方法 Download PDF

Info

Publication number
CN104871250B
CN104871250B CN201380064169.7A CN201380064169A CN104871250B CN 104871250 B CN104871250 B CN 104871250B CN 201380064169 A CN201380064169 A CN 201380064169A CN 104871250 B CN104871250 B CN 104871250B
Authority
CN
China
Prior art keywords
memory cell
module
memory
voltage
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380064169.7A
Other languages
English (en)
Other versions
CN104871250A (zh
Inventor
P·苏塔尔德雅
A·吴
W·李
P·李
常润滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN104871250A publication Critical patent/CN104871250A/zh
Application granted granted Critical
Publication of CN104871250B publication Critical patent/CN104871250B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储器包括存储器单元的阵列、第一模块和第二模块。第一模块被配置为比较存储器单元的第一状态与基准。存储器单元在存储器单元的阵列中。第二模块被配置为继存储器单元的读周期或写周期之后并且基于比较，重新形成存储器单元，以调整在存储器单元的第一状态和第二状态之间的差值。

Description

用于重新形成电阻存储器单元的装置和方法
相关申请的交叉引用
本申请要求2013年10月22日提交的美国发明申请No.14/059,790的优先权以及2012年10月24日提交的美国临时申请No.61/717,894的权益。上面引用的申请的整体公开内容通过引用方式并入于此。
技术领域
本公开涉及非易失性存储器，并且更具体地涉及电阻存储器的形成。
背景技术
本文中提供的背景描述是为了总体上给出本公开的上下文的目的。当前提名的发明人的工作(到工作被描述在此背景部分中的程度)以及在提交时可能无法以其他方式有资格作为现有技术的说明书各方面，既不明确也不暗示地被承认为抵触本公开内容的现有技术。
非易失性存储器可以包括存储器单元的阵列。存储器单元中的每个存储器单元可以具有多个电阻状态。诸如相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)之类的某些非易失性存储器(本文中称为“电阻存储器”)包括具有相应电阻的存储器单元。电阻中的每个电阻基于对应存储器单元的状态而改变。例如，当存储‘0’时存储器单元可以具有第一(或低)电阻状态，并且当存储‘1’时存储器单元可以具有第二(或高)电阻状态。
作为第一示例，为了确定存储器单元的电阻状态，可以在存储器单元的电阻两端施加电压。通过电阻的电流然后可被检测并且指示电阻状态。基于检测的电流，确定存储器单元的电阻状态。作为另一示例，可以向存储器单元的电阻供应电流。电阻两端的电压然后可被检测并且指示电阻状态。然后可以基于检测的电压来确定存储器单元的电阻状态。
电阻存储器通常只有一次“形成”能力。术语“形成”指的是电阻存储器中的存储器单元的激活。在制造电阻存储器之后，电压可以施加于例如电阻存储器的位线，以激活存储器单元。施加的电压可以大于在电阻存储器的读写操作期间向位线施加的电压。该电压仅施加单次并且在执行任何读写操作之前。
发明内容
提供了一种存储器，其包括存储器单元的阵列、第一模块和第二模块。第一模块被配置为比较存储器单元的第一状态与基准。存储器单元在存储器单元的阵列中。第二模块被配置为继存储器单元的读周期或写周期之后并且基于比较，重新形成(reform)存储器单元，以调整在存储器单元的第一状态和第二状态之间的差值。
在其它特征中，基准是第二状态，并且第一模块被配置为确定在第一状态和第二状态之间的差值。在又一些其它特征中，基准是预定阈值。
在其它特征中，第一模块被配置为确定在第一状态和第二状态之间的差值。第二模块被配置为基于差值来重新形成存储器单元，以调整第一状态和第二状态。继存储器单元的重新形成之后，在第一状态或第二状态之间的第二差值大于预定差值。
在其它特征中，第一模块被配置为确定在预定阈值和第一状态之间的第二差值，并且确定在第二预定阈值和第二状态之间的第三差值。第二模块被配置为基于第二差值或第三差值，重新形成存储器单元，以调整第一状态和第二状态。
在其它特征中，第一模块被配置为确定第一状态是否小于第一预定阈值或者第二状态是否大于第二预定阈值。如果第一状态小于第一预定阈值或者第二状态大于第二预定阈值，则第二模块被配置为重新形成存储器单元。
在其它特征中，第一状态指示存储器单元的第一电阻。第二状态指示存储器单元的第二电阻。第二模块被配置为基于差值或比较，增加第一状态或减少第二状态。
在其它特征中，存储器包括第三模块。第二模块被配置为在重新形成存储器单元的同时，经由第三模块向存储器单元施加电压或电流电平。
在其它特征中，提供了一种网络设备，其包括电阻存储器、第一模块和第二模块。电阻存储器包括存储器单元的阵列。第一模块被配置为比较存储器单元的第一状态与基准。存储器单元在存储器单元的阵列中。第二模块被配置为继存储器单元的读周期或写周期之后并且基于比较，重新形成存储器单元，以调整在存储器单元的第一状态和第二状态之间的差值。
在其它特征中，第一模块或第二模块中的至少一个模块实现在电阻存储器中。
在其它特征中，电阻存储器是第一电阻存储器。网络设备进一步包括第二电阻存储器，第二电阻存储器包括存储器单元的第二阵列。第一模块被配置为确定在存储器单元的第二阵列中的第二存储器单元的第三状态和第四状态之间的第三差值。第二模块被配置为基于第三差值来重新形成第二存储器单元，以重置第三状态和第四状态，使得继第二存储器单元的重新形成之后，在第三状态和第四状态之间的第四差值大于预定差值。
在其它特征中，提供了一种方法，其包括比较存储器单元的第一状态与基准。存储器单元在存储器单元的阵列中。第一状态指示存储器单元的第一电阻。继存储器单元的读周期或写周期之后并且基于比较，重新形成存储器单元，以调整在存储器单元的第一状态和第二状态之间的差值。第二状态指示存储器单元的第二电阻。
本公开的适用性的其它方面将从详细描述、权利要求和附图中变得显而易见。详细描述和具体示例旨在仅用于说明目的，并且不旨在于限制本公开的范围。
附图说明
图1是依照本公开的并入具有测试模块的电阻存储器的网络设备的功能框图。
图2是依照本公开的并入电阻存储器和测试模块的网络设备的功能框图。
图3是依照本公开的并入具有电压转换器和测试模块的电阻存储器的网络设备的功能框图。
图4是依照本公开的并入具有存储器单元的多个阵列和测试模块的电阻存储器的网络设备的功能框图。
图5是依照本公开的并入重新形成模块和多个电阻存储器的网络设备的功能框图。
图6图示依照本公开的操作网络设备的方法。
图7图示依照本公开的操作网络设备的另一方法。
在附图中，附图标记可被重新用于标识相似和/或相同的元件。
具体实施方式
电阻存储器包括存储器单元的阵列。存储器单元中的每个存储器单元包括电阻，电阻指示对应存储器单元的状态。电阻可以处于指示存储器单元正存储的高电阻状态，或者可以处于指示存储器单元正存储的低电阻状态。在高电阻状态和低电阻状态之间的电阻差值会随时间和存储器单元的循环使用而减少。继预定数目(例如10,000)的电阻存储器的存储器单元的读和/或写周期之后，在存储器单元的高和低电阻状态之间的对应差值可以减少为小于预定差值。
当高和低电阻状态之间的差值小于预定差值时，电阻存储器的感测放大器或其它检测电路可能不能够区分存储器单元的高和低电阻状态。这会造成读和/或写的不准确和/或错误。具有小于预定差值的高和低电阻状态之间的差值的存储器单元可以被称为故障存储器单元。故障存储器单元的输出可以被称为故障。
以下公开的示例允许存储器单元的重新形成，以重置存储器单元中的每个存储器单元的电阻状态(例如，高和低电阻状态)之间的差值。重新形成可以包括如下面描述的施加电压和/或电流电平，以增加第一电阻状态和减少第二电阻状态。增加第一电阻状态可以包括增加存储器单元的电阻，以增加在第一电阻状态的读期间检测到的电压和/或电流电平。减少第二电阻状态可以包括减少存储器单元的电阻，以减少在第二电阻状态的读期间检测到的电压和/或电流电平。继重置之后，存储器单元中的每个存储器单元的电阻状态之间的差值可以大于预定差值，并且可以与作为初始形成结果提供的电阻状态之间的差值一样大。继制造之后并且在执行存储器单元上的任何读和/或写周期之前执行初始形成。重新形成将存储器单元的电阻状态重置为检测电路可区分的水平，这延长了存储器单元的耐久性和使用寿命。
图1示出网络设备10。网络设备10包括电源12、高电压生成器(或功率转换器)14和电阻存储器16。网络设备10可以是例如计算机、移动设备、蜂窝电话、存储设备、网络设备、包括电阻存储器的其它设备。电源12可以包括例如电池、电池组和/或其它电源。电源12向高电压生成器14提供功率。高电压生成器14可以转换和/或调节电源12的输出电压，以生成预定电压。预定电压可以大于电源12的输出电压，并且可以适合于电阻存储器16的操作。
电阻存储器16可以是存储驱动、闪存驱动、存储器卡、记忆棒、集成电路、或者包括电阻存储器单元的其它设备或电路元件。电阻存储器16可以经由网络设备10和电阻存储器16之间的接口插入到网络设备10中，或者如示出的，可以实现在网络设备10内。电阻存储器16经由电阻存储器16上的焊盘18从高电压生成器14接收功率。
电阻存储器16包括存储器电路19，存储器电路19具有存储器单元22的阵列20、电压模块24、具有测试模块26的控制模块25、驱动器模块27以及选择模块29。阵列20可以包括经由相应字线WL1-J和位线BL1-N选择的存储器单元22的行和列，其中J和N是大于1的整数。存储器单元22可以包括相应电阻28，可以经由驱动器模块27向相应电阻28施加电压和/或电流。可以施加电压和/或电流，以选择和/或启用位线BL1-N中的一个或多个位线，和/或以读取存储器单元22中的一个或多个存储器单元。可以检测电阻28中的每个电阻两端的电压和/或通过电阻28中的每个电阻的电流，以确定电阻28的电阻状态。选择模块29可以用于选择字线WL1-J。
存储器单元22是具有相应电阻28和对应电阻状态的电阻存储器单元。虽然本文中公开的存储器单元主要被描述为具有两个电阻状态(例如高和低电阻状态)，但是存储器单元中的每个存储器单元22的电阻状态可以包括多于两个电阻状态。当执行读、写和重新形成操作时，可以向阵列20的位线(例如位线BL1-N)和/或字线(例如位线WL1-J)施加电压和/或电流电平。电压和/或电流电平可以经由驱动器模块27和/或选择模块29来施加。在重新形成期间施加的电压和/或电流电平可以大于在读写操作期间施加的电压和/或电流电平。
电压模块24接收向焊盘18供应的预定电压。基于该预定电压，电压模块24可以调节、调整和/或供应向存储器单元22的阵列20、测试模块26、和/或电阻存储器16的其它模块和/或元件中的每个的一个或多个电压和/或一个或多个电流电平。
控制模块25可以控制对存储器单元22的阵列20的读写操作和/或访问。测试模块26包括间隙模块30和重新形成模块32。在预定时间、在预定数目的读和/或写周期之后、在随机时间、和/或在其它适合时间，间隙模块30定期地执行对存储器单元22的阵列20的一个或多个测试。每个测试可以包括检测存储器单元22的电阻28中的一个或多个电阻两端的电压和/或通过存储器单元22的电阻28中的一个或多个电阻的电流电平，以确定在存储器单元22的电阻状态之间的差值。在测试期间，可以检测存储器单元的第一电阻状态。测试模块26和/或间隙模块30可以监控什么时候第一电阻状态改变为第二电阻状态，和/或可以向存储器单元写入以将存储器单元的第一电阻状态改变为第二电阻状态。第二电阻状态不同于第一电阻状态。间隙模块30确定在第一电阻状态和第二电阻状态之间的差值。
重新形成模块32监控由间隙模块30确定的一个或多个差值。基于一个或多个差值，重新形成模块32可以重新形成存储器单元22中的一个或多个存储器单元。这可以包括向对应存储器单元的电阻28中的一个或多个电阻施加一个或多个电压和/或电流电平，以重置对应存储器单元的电阻状态。施加一个或多个电压和/或电流电平使得得到的差值各自大于预定差值。向一个或多个存储器单元施加的电压和/或电流电平大于在读和/或写周期期间向存储器单元供应的电压和/或电流电平。
作为第一示例，当对应于存储器单元的差值小于预定差值时，重新形成模块32可以重新形成存储器单元。作为另一示例，可以基于一个或多个存储器单元的电阻状态的一个或多个差值来重新形成两个或更多存储器单元。作为又一示例，可以基于与存储器单元的一个或多个组中和/或外部的一个或多个存储器单元对应的差值，来重新形成存储器单元的一个或多个组。
当执行测试和/或重新形成存储器单元22中的一个或多个存储器单元时，测试模块26可以控制高电压生成器14、电压模块24、驱动器模块27和/或选择模块29。测试模块26可以向模块14、24、27、29中的一个或多个模块发送控制信号，控制信号指示模块14、24、27、29生成用于执行读、写和/或重新形成操作的电压和/或电流电平。
电阻存储器16进一步包括输出模块34。例如，输出模块34可以包括用于检测穿过存储器单元22的电阻28的电压和/或电流电平的感测放大器36和锁存器38。检测到的电压和/或电流电平和/或来自感测放大器36和/或锁存器38的对应电压和/或电流电平可以从输出模块34、感测放大器36和/或锁存器38向间隙模块30提供。然后基于间隙模块30接收的电压和/或电流电平，间隙模块30确定在存储器单元22的电阻28的电阻状态之间的差值。虽然间隙模块30被示出在测试模块26中，但是间隙模块30可以并入在输出模块34中。
在另一实施方式中，间隙模块30和/或感测放大器36可以包括一个或多个阈值模块(一个阈值模块39被示出为包括在感测放大器36中)。间隙模块30可以设置预定阈值值，并且向阈值模块39提供预定阈值值。感测放大器36、阈值模块39和/或间隙模块30可以比较电阻28中的一个或多个电阻两端的电压和/或通过电阻28中的一个或多个电阻的电流电平与对应预定阈值值。第一预定阈值值可以用于确定第一电阻状态(或高状态)是否太低。第二预定阈值值可以用于确定第二电阻状态(或低状态)是否太高。例如，如果针对存储器单元、第一电阻状态检测到的第一电压或电流电平小于第一预定阈值值，则对应感测放大器和/或间隙模块30可以指示应当重新形成存储器单元。作为另一示例，如果针对存储器单元、第二电阻状态检测到的第二电压或电流电平大于第二预定阈值值，则感测放大器和/或间隙模块30可以指示应当重新形成存储器单元。
如示出的，可以在网络设备10和/或电阻存储器16中包括附加存储器40。存储器40可以用于存储由间隙模块30接收的电压和/或电流电平和/或由间隙模块30确定的电阻状态值。存储器40还可以用于存储如由间隙模块30确定的电阻状态的差值、以及在(i)电压、电流电平和/或电阻状态和(ii)对应预定阈值值之间的差值。存储器40还可以存储待重新形成的存储器单元的地址。与存储器单元的电阻状态对应的差值可以指的是电压之间的差值、电流电平之间的差值、和/或存储器单元的电阻值之间的差值。上述电压、电流电平、电阻状态值、所陈述的差值、和/或待重新形成的存储器单元的地址中的一些或全部可以存储在阵列20中，而不是在存储器40中。
图2示出网络设备50。网络设备50与图1的网络设备10相似的操作。图2图示具有在电阻存储器外部的测试模块的实施方式。网络设备50包括电源12、高电压生成器14、电阻存储器52以及测试模块53。网络设备50可以是例如计算机、移动设备、蜂窝电话、存储设备、网络设备、包括电阻存储器的其它设备。高电压生成器14可以生成预定电压。预定电压可以大于电源12的输出电压，并且可以适合于电阻存储器52的操作。高电压生成器14还可以给测试模块53供电。
电阻存储器52可以是存储驱动、闪存驱动、存储器卡、记忆棒、集成电路、或者包括电阻存储器单元的其它设备或电路元件。电阻存储器52可以经由网络设备50和电阻存储器52之间的接口插入到网络设备50中，或者如示出的，可以实现在网络设备50内。电阻存储器52经由电阻存储器52上的焊盘54从高电压生成器14接收功率。
电阻存储器52包括存储器电路55，存储器电路55具有存储器单元57的阵列56、电压模块58、控制模块59、驱动器模块60、选择模块61以及输出模块62。存储器单元57可以包括电阻64。阵列56可以包括经由相应字线WL1-J和位线BL1-N选择的存储器单元57的行和列。存储器电路55可以与图1的存储器电路19相似的操作。因而，图2的存储器单元57的阵列56以及模块58、59、60、61和62与图1的存储器单元22的阵列20以及模块24、25、27、29、34相似的操作。
再次参照图2，测试模块53包括间隙模块66和重新形成模块68。虽然间隙模块66被示出在测试模块26中，但是间隙模块66可以并入在输出模块62中。在预定时间、在预定数目的读和/或写周期之后、在随机时间、和/或在其它适合时间，间隙模块66定期地执行对存储器单元57的阵列56的一个或多个测试。每个测试可以包括检测对应存储器单元的电阻64中的一个或多个电阻两端的电压和/或通过对应存储器单元的电阻64中的一个或多个电阻的电流电平，以确定在对应存储器单元的电阻状态之间的差值。在测试期间，可以检测存储器单元的第一电阻状态。测试模块53和/或间隙模块66可以监控什么时候第一电阻状态改变为第二电阻状态，和/或可以向存储器单元写入以将存储器单元的第一电阻状态改变为第二电阻状态。第二电阻状态不同于第一电阻状态。间隙模块66确定在第一电阻状态和第二电阻状态之间的差值。
重新形成模块68监控由间隙模块66确定的一个或多个差值。基于一个或多个差值，重新形成模块68可以重新形成存储器单元57中的一个或多个存储器单元。这可以包括，测试模块53向控制模块59发送控制信号，以向存储器单元57的电阻64中的一个或多个电阻施加一个或多个电压和/或电流电平，以重置存储器单元57的电阻状态。施加一个或多个电压和/或电流电平，使得每个得到的电阻64中的一个或多个电阻的电阻状态的差值大于预定差值。向一个或多个存储器单元施加的电压和/或电流电平大于在读和/或写周期期间向存储器单元供应的电压和/或电流电平。如上面关于图1的重新形成模块32所描述的，重新形成模块68可以重新形成一个或多个存储器单元。
当执行测试和/或重新形成存储器单元57中的一个或多个存储器单元时，测试模块53可以向控制模块59发送控制信号，以控制高电压生成器14、电压模块58、驱动器模块60和/或选择模块61。基于来自测试模块53的控制信号，控制模块59可以向模块14、58、59、60中的一个或多个模块发送控制信号，控制信号指示模块14、58、59、60生成用于执行读、写和/或重新形成操作的电压和/或电流电平。
例如，输出模块62可以包括用于检测穿过存储器单元57的电阻64的电压和/或电流电平的感测放大器70和锁存器72。检测到的电压和/或电流电平和/或来自感测放大器70和/或锁存器72的对应电压和/或电流电平可以从输出模块62、感测放大器70和/或锁存器72向间隙模块66提供。然后基于间隙模块66接收的电压和/或电流电平，间隙模块66确定在存储器单元57的电阻64的电阻状态之间的差值。
在另一实施方式中，间隙模块66和/或感测放大器70可以包括一个或多个阈值模块(一个阈值模块71被示出为包括在感测放大器70中)。间隙模块66可以设置预定阈值值，并且向阈值模块71提供预定阈值值。感测放大器70、阈值模块71和/或间隙模块66可以比较电阻64中的一个或多个电阻两端的电压和/或通过电阻64中的一个或多个电阻的电流电平与对应预定阈值值。第一预定阈值值可以用于确定第一电阻状态(或高状态)是否太低。第二预定阈值值可以用于确定第二电阻状态(或低状态)是否太高。例如，如果针对存储器单元、第一电阻状态检测到的第一电压或电流电平小于第一预定阈值值，则对应感测放大器和/或间隙模块66可以指示应当重新形成存储器单元。作为另一示例，如果针对存储器单元、第二电阻状态检测到的第二电压或电流电平大于第二预定阈值值，则感测放大器和/或间隙模块66可以指示应当重新形成存储器单元。
如示出的，可以在电阻存储器52和/或网络设备50中包括附加存储器74。存储器74可以用于存储由间隙模块66接收的电压和/或电流电平和/或由间隙模块66确定的电阻状态值。存储器74还可以用于存储如由间隙模块66确定的电阻状态的差值、以及在(i)电压、电流电平和/或电阻状态和(ii)对应预定阈值值之间的差值。存储器74还可以存储待重新形成的存储器单元的地址。与存储器单元的电阻状态对应的差值可以指的是电压之间的差值、电流电平之间的差值、和/或存储器单元的电阻值之间的差值。上述电压、电流电平、电阻状态值、所陈述的差值、和/或待重新形成的存储器单元的地址中的一些或全部可以存储在阵列56中，而不是在存储器74中。
图3示出网络设备100。网络设备100与图1的网络设备10相似的操作。图2图示在电源和电阻存储器之间不具有高电压转换器的实施方式。网络设备100包括电源12和电阻存储器102。网络设备100可以是例如计算机、移动设备、蜂窝电话、存储设备、网络设备、包括电阻存储器的其它设备。电源12可以经由电阻存储器102上的焊盘104向电阻存储器102供应功率。
电阻存储器102可以是存储驱动、闪存驱动、存储器卡、记忆棒、集成电路、或者包括电阻存储器单元的其它设备或电路元件。电阻存储器102可以经由网络设备100和电阻存储器102之间的接口插入到网络设备100中，或者如示出的，可以实现在网络设备100内。
电阻存储器102包括存储器电路106，存储器电路106具有存储器单元110的阵列108、电压模块112、控制模块113、驱动器模块114、选择模块116、输出模块118以及测试模块119。存储器单元110可以包括电阻120。阵列108可以包括经由相应字线WL1-J和位线BL1-N选择的存储器单元110的行和列。存储器电路106可以与图1的存储器电路19相似的操作。因而，图3的存储器单元110的阵列108以及模块112、113、114、116、118、119与图1的存储器单元22的阵列20以及模块24、25、27、29、34、26相似的操作。
再次参照图3，电压模块112可以包括用于将从焊盘104接收的电压转换为一个或多个预定电压的电压转换器121。一个或多个预定电压可以从电压转换器121向驱动器模块114和选择模块116提供。
控制模块113包括测试模块119。测试模块119包括间隙模块122和重新形成模块123。虽然间隙模块122被示出在测试模块119中，但是间隙模块122可以并入在输出模块118中。在预定时间、在预定数目的读和/或写周期之后、在随机时间、和/或在其它适合时间，间隙模块122定期地执行对存储器单元110的阵列108的一个或多个测试。每个测试可以包括检测对应存储器单元的电阻120中的一个或多个电阻两端的电压和/或通过对应存储器单元的电阻120中的一个或多个电阻的电流电平，以确定在对应存储器单元的电阻状态之间的差值。在测试期间，可以检测存储器单元的第一电阻状态。测试模块119和/或间隙模块122可以监控什么时候第一电阻状态改变为第二电阻状态，和/或可以向存储器单元写入以将存储器单元的第一电阻状态改变为第二电阻状态。第二电阻状态不同于第一电阻状态。间隙模块122确定在第一电阻状态和第二电阻状态之间的差值。
重新形成模块123监控由间隙模块122确定的一个或多个差值。基于一个或多个差值，重新形成模块123可以重新形成存储器单元110中的一个或多个存储器单元。这可以包括向存储器单元110的电阻120中的一个或多个电阻施加一个或多个电压和/或电流电平，以重置存储器单元110的电阻状态。施加一个或多个电压和/或电流电平，使得每个得到的一个或多个电阻120的电阻状态的差值大于预定差值。向一个或多个存储器单元施加的电压和/或电流电平大于在读和/或写周期期间向存储器单元供应的电压和/或电流电平。
当执行测试和/或重新形成存储器单元110中的一个或多个存储器单元时，测试模块119可以控制电压模块112、驱动器模块114、选择模块116和/或the电压转换器121。测试模块119可以向模块112、114、116和电压转换器121中的一个或多个发送控制信号，控制信号指示模块112、114、116和电压转换器121生成用于执行读、写和/或重新形成操作的电压和/或电流电平。
例如，输出模块118可以包括用于检测穿过存储器单元110的电阻120的电压和/或电流电平的感测放大器124和锁存器125。检测到的电压和/或电流电平和/或来自感测放大器124和/或锁存器125的对应电压和/或电流电平可以从输出模块118、感测放大器124和/或锁存器125向间隙模块122提供。感测放大器124可以包括阈值模块126，阈值模块126可以与图1的阈值模块39相似的操作。然后基于由间隙模块122接收的电压和/或电流电平，间隙模块122确定存储器单元110的电阻120的电阻状态之间的差值。
如示出的，可以在电阻存储器102和/或网络设备100中包括附加存储器128。存储器128可以用于存储由间隙模块122接收的电压和/或电流电平和/或由间隙模块122确定的电阻状态值。存储器128还可以用于存储如由间隙模块122确定的电阻状态的差值、以及在(i)电压、电流电平和/或电阻状态和(ii)对应预定阈值值之间的差值。存储器128还可以存储待重新形成的存储器单元的地址。与存储器单元的电阻状态对应的差值可以指的是电压之间的差值、电流电平之间的差值、和/或存储器单元的电阻值之间的差值。上述电压、电流电平、电阻状态值、所陈述的差值、和/或待重新形成的存储器单元的地址中的一些或全部可以存储在阵列108中，而不是在存储器128中。
图4示出网络设备150。网络设备150与图1的网络设备10相似的操作。图4图示在具有存储器单元的多个阵列的电阻存储器情况下的实施方式。网络设备150包括电源12、高电压生成器14和电阻存储器152。网络设备150可以是例如计算机、移动设备、蜂窝电话、存储设备、网络设备、包括电阻存储器的其它设备。高电压生成器可以基于从电源12接收的功率，而向电阻存储器的焊盘154供应预定电压。
电阻存储器152可以是存储驱动、闪存驱动、存储器卡、记忆棒、集成电路、或者包括电阻存储器单元的其它设备或电路元件。电阻存储器152可以经由网络设备150和电阻存储器152之间的接口插入到网络设备150中，或者如示出的，可以实现在网络设备150内。
电阻存储器152包括存储器电路156，存储器电路156具有存储器单元的阵列1-i、电压模块158、控制模块159、相应驱动器模块1-i、相应选择模块1-i、相应输出模块1-i、以及测试模块170，其中i是大于1的整数。与图1至图3所示的存储器单元的阵列相似，存储器单元的阵列1-i中的每个阵列可以包括电阻存储器单元和对应电阻。存储器单元的阵列1-i可以包括经由相应字线和位线选择的相应行和列。存储器单元的阵列1-i中的每个阵列可以与图1的存储器单元22的阵列20相似的操作。
电压模块158可以生成一个或多个电压，并且向驱动器模块1-i和选择模块1-i提供电压。在一个实施方式中，驱动器模块1-i和选择模块1-i可以从电压模块158接收相同的电压。在另一实施方式中，驱动器模块1-i和选择模块1-i从电压模块158接收相应电压。相应电压中的两个或更多电压可以相同或不同。
控制模块159包括测试模块170。测试模块170包括间隙模块172和重新形成模块174。在预定时间、在预定数目的读和/或写周期之后、在随机时间、和/或在其它适合时间，间隙模块172定期地执行对存储器单元的阵列1-i的一个或多个测试。每个测试可以包括检测存储器单元的阵列1-i中的对应存储器单元的电阻中的一个或多个电阻两端的电压和/或通过存储器单元的阵列1-i中的对应存储器单元的电阻中的一个或多个电阻的电流电平，以确定在对应存储器单元的电阻状态之间的差值。在测试期间，可以检测存储器单元的第一电阻状态。测试模块170和/或间隙模块172可以监控什么时候第一电阻状态改变为第二电阻状态，和/或可以向存储器单元写入以将存储器单元的第一电阻状态改变为第二电阻状态。第二电阻状态不同于第一电阻状态。间隙模块172确定在第一电阻状态和第二电阻状态之间的差值。
重新形成模块174监控由间隙模块172确定的一个或多个差值。基于一个或多个差值，重新形成模块174可以重新形成存储器单元的阵列1-i中的一个或多个阵列中的存储器单元中的一个或多个存储器单元。这可以包括向正被重新形成的存储器单元的电阻中的一个或多个电阻施加一个或多个电压和/或电流电平，以重置存储器单元的电阻状态。施加一个或多个电压和/或电流电平，使得每个得到的存储器单元的电阻状态的差值大于预定差值。向一个或多个存储器单元施加的电压和/或电流电平大于在读和/或写周期期间向存储器单元供应的电压和/或电流电平。
当执行测试和/或重新形成存储器单元的阵列1-i中的一个或多个存储器单元时，测试模块170可以控制高电压生成器14、电压模块158、驱动器模块1-i和选择模块1-i。测试模块170可以向电压模块158、驱动器模块1-i和选择模块1-i中的一个或多个模块发送控制信号，控制信号指示电压模块158、驱动器模块1-i和选择模块1-i生成用于执行读、写和/或重新形成操作的电压和/或电流电平。
例如，输出模块1-i可以各自包括与图1至图3所示的感测放大器和锁存器相似的感测放大器和锁存器。感测放大器和锁存器用于检测穿过存储器单元的电阻的电压和/或电流电平。检测到的电压和/或电流电平和/或来自感测放大器和/或锁存器的对应电压和/或电流电平可以从输出模块1-i、感测放大器和/或锁存器向间隙模块172提供。然后基于由间隙模块172接收的电压和/或电流电平，间隙模块172确定在存储器单元的电阻的电阻状态之间的差值。
如示出的，可以在网络设备150和/或电阻存储器152中包括附加存储器180。存储器180可以用于存储由间隙模块172接收的电压和/或电流电平和/或由间隙模块172确定的电阻状态值。存储器180还可以用于存储如由间隙模块172确定的电阻状态的差值、以及在(i)电压、电流电平和/或电阻状态和(ii)对应预定阈值值之间的差值。存储器180还可以存储待重新形成的存储器单元的地址。与存储器单元的电阻状态对应的差值可以指的是电压之间的差值、电流电平之间的差值、和/或存储器单元的电阻值之间的差值。上述电压、电流电平、电阻状态值、所陈述的差值、和/或待重新形成的存储器单元的地址中的一些或全部可以存储在存储器单元的阵列1-i中的一个或多个阵列中，而不是在存储器180中。
图5示出网络设备200。网络设备200可以与图1的网络设备10相似的操作。图5图示在具有多个相应存储器单元阵列的多个电阻存储器情况下的实施方式。网络设备200可以是例如计算机、移动设备、蜂窝电话、存储设备、网络设备、包括电阻存储器的其它设备。网络设备200包括电源12、高电压生成器202、电阻存储器1-M和测试模块220，其中M是大于1的整数。高电压生成器202可以基于从电源12接收的功率，而向电阻存储器1-M的焊盘1-M供应一个或多个预定电压。
电阻存储器1-M可以各自是存储驱动、闪存驱动、存储器卡、记忆棒、集成电路、或者包括电阻存储器单元的其它设备或电路元件。电阻存储器1-M可以经由网络设备200和电阻存储器1-M之间的接口插入到网络设备200中，或者如示出的，可以实现在网络设备200内。
电阻存储器1-M包括相应的存储器单元的阵列1-M、电压模块1-M、控制模块1-M、驱动器模块1-M、选择模块1-M和输出模块1-M。与图1至图3所示的存储器单元的阵列相似，存储器单元的阵列1-M中的每个阵列可以包括电阻存储器单元和对应电阻。存储器单元的阵列1-M可以包括经由相应字线和位线选择的相应行和列。存储器单元的阵列1-M中的每个阵列可以与图1的存储器单元22的阵列20相似的操作。
电压模块1-M可以生成一个或多个电压，并且向对应驱动器模块1-M和选择模块1-M提供电压。在一个实施方式中，电阻存储器1-M中的每个电阻存储器中的驱动器模块和选择模块可以从对应电压模块接收相同的电压。在另一实施方式中，电阻存储器1-M中的每个电阻存储器中的驱动器模块和选择模块从对应电压模块接收相应电压。相应电压中的两个或更多电压可以相同或不同。
测试模块220包括间隙模块222和重新形成模块224。在预定时间、在预定数目的读和/或写周期之后、在随机时间、和/或在其它适合时间，间隙模块222定期地执行对存储器单元的阵列1-M的一个或多个测试。每个测试可以包括检测存储器单元的阵列1-M中的对应存储器单元的电阻中的一个或多个电阻两端的电压和/或通过存储器单元的阵列1-M中的对应存储器单元的电阻中的一个或多个电阻的电流电平，以确定在对应存储器单元的电阻状态之间的差值。在测试期间，可以检测存储器单元的第一电阻状态。测试模块220和/或间隙模块222可以监控什么时候第一电阻状态改变为第二电阻状态，和/或可以向存储器单元写入以将存储器单元的第一电阻状态改变为第二电阻状态。第二电阻状态不同于第一电阻状态。间隙模块222确定在第一电阻状态和第二电阻状态之间的差值。
重新形成模块224监控由间隙模块222确定的一个或多个差值。基于一个或多个差值，重新形成模块224可以重新形成电阻存储器1-M中的一个或多个电阻存储器中的存储器单元中的一个或多个存储器单元。这可以包括向控制模块1-M发送控制信号，以向正被重新形成的存储器单元的电阻中的一个或多个电阻施加一个或多个电压和/或电流电平，以重置存储器单元的电阻状态。施加一个或多个电压和/或电流电平，使得每个得到的电阻状态的差值大于预定差值。向一个或多个存储器单元施加的电压和/或电流电平大于在读和/或写周期期间向存储器单元供应的电压和/或电流电平。
当执行测试和/或重新形成存储器单元的阵列1-M中的一个或多个存储器单元时，测试模块220向控制模块1-M发送信号，以控制高电压生成器202、电压模块1-M、驱动器模块1-M和选择模块1-M。测试模块220可以向电压模块1-M、驱动器模块1-M和选择模块1-M中的一个或多个模块发送控制信号，控制信号指示电压模块1-M、驱动器模块1-M和选择模块1-M生成用于执行读、写和/或重新形成操作的电压和/或电流电平。
例如，输出模块1-M可以各自包括与图1至图3所示的感测放大器和锁存器相似的感测放大器和锁存器。感测放大器和锁存器用于检测穿过存储器单元的电阻的电压和/或电流电平。检测到的电压和/或电流电平和/或来自感测放大器和/或锁存器的对应电压和/或电流电平可以从输出模块1-M、感测放大器和/或锁存器向间隙模块222提供。然后基于由间隙模块222接收的电压和/或电流电平，间隙模块222确定在存储器单元的电阻的电阻状态之间的差值。
如示出的，可以在电阻存储器1-M中的一个或多个电阻存储器和/或网络设备200中包括附加存储器230。存储器230可以用于存储由间隙模块222接收的电压和/或电流电平和/或由间隙模块222确定的电阻状态值。存储器230还可以用于存储如由间隙模块222确定的电阻状态的差值、以及在(i)电压、电流电平和/或电阻状态和(ii)对应预定阈值值之间的差值。存储器230还可以存储待重新形成的存储器单元的地址。与存储器单元的电阻状态对应的差值可以指的是电压之间的差值、电流电平之间的差值、和/或存储器单元的电阻值之间的差值。上述电压、电流电平、电阻状态值、所陈述的差值、和/或待重新形成的存储器单元的地址中的一些或全部可以存储在存储器单元的阵列1-M中的一个或多个阵列中，而不是在存储器230中。
图6图示依照本公开的操作网络设备的方法。本文中公开的网络设备(例如，图2至图5的网络设备10、50、100、150和200)可以使用众多方法来操作，一个示例方法图示在图6中。虽然以下任务主要关于图1至图5的实施方式进行描述，但是可以容易地修改任务，以适用于本公开的其它实施方式。任务可被迭代地执行。
方法可以开始于200。在202处，电源(例如电源12)生成输出电压。在204处，高电压生成器(例如高电压生成器202之一)可以基于电源的输出电压而生成一个或多个预定电压。这可以包括将输出电压转换为一个或多个预定电压。
在206处，一个或多个电阻存储器(例如电阻存储器16、52、102、152和图5的1-M)在相应焊盘(例如焊盘18、54、104、154和图5的1-M)处接收一个或多个预定电压。
在208处，测试模块(例如测试模块26、53、119、170和220之一)确定是否对一个或多个电阻存储器的一个或多个存储器单元执行测试，如上面描述的。如果要执行测试，则执行任务210，否则方法可以结束于211。
在210处，控制模块(例如控制模块25、59、113、159和图5的1-M之一)和/或测试模块可以生成一个或多个第一控制信号，以指示一个或多个电压模块(例如24、58、112、158和图5的1-M之一)、一个或多个驱动器模块(例如27、59、114、图4的1-i和图5的1-M之一)和/或一个或多个选择模块(例如29、60、116、图4的1-i和图5的1-M之一)施加一个或多个存储器单元的一个或多个电阻两端的第一电压和/或通过一个或多个存储器单元的一个或多个电阻的第一电流电平。这样做以将一个或多个电阻设置在第一电阻状态中。第一电阻状态可以是高电阻状态。
在212处，一个或多个电阻存储器的一个或多个输出模块(例如34、62、118、图4的1-i和图5的1-M)可以检测一个或多个电阻两端的第一电压和/或通过一个或多个电阻的第一电流电平。在214处，间隙模块(例如间隙模块30、66、120、172和222之一)从一个或多个输出模块接收第一电压和/或第一电流电平。
在216处，基于从一个或多个输出模块接收的第一电压和/或第一电流电平，间隙模块可以确定一个或多个存储器单元的一个或多个第一电阻状态。一个或多个第一电阻状态可以存储在非易失性存储器中和/或在一个或多个电阻存储器之一中。
在218处，控制模块和/或测试模块可以生成一个或多个第二控制信号，以指示一个或多个电压模块、一个或多个驱动器模块和/或一个或多个选择模块施加一个或多个存储器单元的一个或多个电阻两端的第二电压和/或通过一个或多个存储器单元的一个或多个电阻的第二电流电平。这样做以将一个或多个电阻设置在第二电阻状态中。第二电阻状态可以是低电阻状态。
在220处，一个或多个电阻存储器的一个或多个输出模块可以检测一个或多个电阻两端的第二电压和/或通过一个或多个电阻的第二电流电平。在222处，间隙模块从一个或多个输出模块接收第二电压和/或第二电流电平。
在224处，基于从一个或多个输出模块接收的第二电压和/或第二电流电平，间隙模块可以确定一个或多个存储器单元的一个或多个第二电阻状态。一个或多个第二电阻状态可以存储在非易失性存储器中和/或在一个或多个电阻存储器之一中。
在226处，针对一个或多个存储器单元中的每个存储器单元，间隙模块可以确定在对应第一电阻状态和对应第二电阻状态之间的差值。
在227处，基于在226处确定的差值中的一个或多个差值，重新形成模块(例如重新形成模块32、68、122、174和224之一)确定是否要重新形成一个或多个电阻存储器中的一个或多个存储器单元。如果差值中的一个或多个差值小于预定阈值，则执行任务228，否则方法可以结束于230。如果存储器单元的差值小于预定差值，则可以重新形成一个或多个存储器单元。待重新形成的存储器单元可以包括：具有比预定差值小的差值的存储器单元；相同阵列中的一个或多个存储器单元；不同阵列中的一个或多个存储器单元；相同电阻存储器中的一个或多个存储器单元；和/或不同电阻存储器中的一个或多个存储器单元。可以重新形成存储器单元的一个或多个完整阵列和/或一个或多个完整存储器。待重新形成的存储器单元的地址可以存储在存储器单元的阵列中和/或在其它存储器(例如存储器40、74、126、180、230之一)中。
在228处，重新形成模块重新形成一个或多个电阻存储器中的一个或多个存储器单元。这可以包括：重新形成模块生成第三控制信号，以指示一个或多个控制模块、电压模块、一个或多个驱动器模块和/或一个或多个选择模块，使得向正被重新形成的存储器单元的电阻施加第三电压和/或第三电流电平。第三电压可以大于第一电压和第二电压。第三电流电平可以大于第一电流电平和第二电流电平。第三电压和/或第三电流电平提供高电场，该高电场将氧离子空位重新分配成与初始形成期间提供的状态相似的状态。重新形成可以包括增加第一电阻状态和/或减少第二电阻状态。继任务228之后可以执行任务202，或者方法可以结束于230，如示出的。
图7图示依照本公开的操作网络设备的另一方法。图7的方法可以适用于各种网络设备(例如，图2至图5的网络设备10、50、100、150和200)。虽然以下任务主要关于图1至图5的实施方式进行描述，但是可以容易地修改任务，以适用于本公开的其它实施方式。任务可被迭代地执行。
方法可以开始于300。在302处，电源(例如电源12)生成输出电压。在304处，高电压生成器(例如高电压生成器202之一)可以基于电源的输出电压而生成一个或多个预定电压。这可以包括将输出电压转换为一个或多个预定电压。
在306处，一个或多个电阻存储器(例如电阻存储器16、52、102、152和图5的1-M)在相应焊盘(例如焊盘18、54、104、154和图5的1-M)处接收一个或多个预定电压。
在308处，测试模块(例如测试模块26、53、119、170和220之一)确定是否对一个或多个电阻存储器的一个或多个存储器单元执行测试，如上面描述的。如果要执行测试，则执行任务310，否则方法可以结束于311。
在310处，控制模块(例如控制模块25、59、113、159和图5的1-M之一)和/或测试模块可以生成一个或多个第一控制信号，以指示一个或多个电压模块(例如24、58、112、158和图5的1-M之一)、一个或多个驱动器模块(例如27、59、114、图4的1-i和图5的1-M之一)和/或一个或多个选择模块(例如29、60、116、图4的1-i和图5的1-M之一)施加一个或多个存储器单元的一个或多个电阻两端的第一电压和/或通过一个或多个存储器单元的一个或多个电阻的第一电流电平。这样做以将一个或多个电阻设置在第一电阻状态中。第一电阻状态可以是高电阻状态。
在312处，一个或多个电阻存储器的一个或多个输出模块(例如34、62、118、图4的1-i和图5的1-M)可以检测一个或多个电阻两端的第一电压和/或通过一个或多个电阻的第一电流电平。
在314处，输出模块、感测放大器(例如感测放大器36、70和124)、一个或多个阈值模块(例如阈值模块39、71、126)和/或间隙模块(例如间隙模块30、66、120、172和222之一)比较第一电压和/或第一电流电平与一个或多个第一预定阈值值。大于第二预定阈值值的电压和/或电流电平可以指示第一电阻状态(或高状态)。第二预定阈值值可以小于第一预定阈值值。输出模块、感测放大器、阈值模块和/或间隙模块还可以确定在(i)第一电压和/或电流电平和(ii)一个或多个第三预定阈值值之间的一个或多个第一差值。
如果第一电压和/或第一电流电平中的一个或多个小于一个或多个第一预定阈值值(被称为第一条件)或者如果第一差值中的一个或多个第一差值小于第三预定阈值值(被称为第二条件)，则可以执行任务326，否则执行任务318。如果执行任务326，则任务314的结果为真，并且对应测试的存储器单元未能通过测试处理。
如果输出模块、感测放大器或阈值模块执行任务314，则输出模块、感测放大器或阈值模块可以用信号通知对应控制模块、测试模块和/或重新形成模块，满足第一条件和/或第二条件。输出模块、感测放大器或阈值模块还可以提供已满足第一条件或第二条件的对应存储器单元的一个或多个地址。如上面描述的，地址可以存储在存储器中。在稍后的时间里，重新形成模块可以重新形成这些存储器单元。
在318处，控制模块和/或测试模块可以生成一个或多个第二控制信号，以指示一个或多个电压模块、一个或多个驱动器模块和/或一个或多个选择模块施加一个或多个存储器单元的一个或多个电阻两端的第二电压和/或通过一个或多个存储器单元的一个或多个电阻的第二电流电平。这样做以将一个或多个电阻设置在第二电阻状态中。第二电阻状态可以是低电阻状态。
在320处，一个或多个电阻存储器的一个或多个输出模块可以检测一个或多个电阻两端的第二电压和/或通过一个或多个电阻的第二电流电平。
在322处，输出模块、感测放大器(例如感测放大器36、70和124)、一个或多个阈值模块(例如阈值模块39、71、126)和/或间隙模块(例如间隙模块30、66、120、172和222之一)比较第二电压和/或第二电流电平与一个或多个第四预定阈值值。小于第五预定阈值值的电压和/或电流电平可以指示第二电阻状态(或低状态)。第五预定阈值值可以大于第四预定阈值值。第五预定阈值值可以等于第二预定阈值值，或者在第二预定阈值值的预定范围内。输出模块、感测放大器、阈值模块和/或间隙模块还可以确定在(i)第二电压和/或电流电平和(ii)一个或多个第四预定阈值值之间的一个或多个第二差值。
如果第二电压和/或第二电流电平中的一个或多个大于一个或多个第四预定阈值值(被称为第三条件)或者如果第二差值中的一个或多个第二差值小于第六预定阈值值(被称为第四条件)，则可以执行任务326，否则执行任务328。如果执行任务326，则任务322的结果为真，并且对应测试的存储器单元未能通过测试处理。
如果输出模块、感测放大器或阈值模块执行任务322，则输出模块、感测放大器或阈值模块可以用信号通知对应控制模块、测试模块和/或重新形成模块，满足第三条件和/或第四条件。输出模块、感测放大器或阈值模块还可以提供已满足第三条件或第四条件的对应存储器单元的一个或多个地址。如上面描述的，地址可以存储在存储器中。在稍后的时间里，重新形成模块可以重新形成这些存储器单元。
在326处，重新形成模块重新形成一个或多个存储器单元。待重新形成的存储器单元可以包括：相同阵列中的一个或多个存储器单元；不同阵列中的一个或多个存储器单元；相同电阻存储器中的一个或多个存储器单元；和/或不同电阻存储器中的一个或多个存储器单元。基于测试过的并且未能通过测试处理的一个或多个存储器单元的结果，可以重新形成未测试的一个或多个存储器单元。可以重新形成存储器单元的一个或多个完整阵列和/或一个或多个完整存储器。待重新形成的存储器单元的地址可以存储在存储器单元的阵列中和/或在其它存储器(例如存储器40、74、126、180、230之一)中。这可以包括：重新形成模块生成第三控制信号，以指示一个或多个控制模块、电压模块、一个或多个驱动器模块和/或一个或多个选择模块，使得向正被重新形成的存储器单元的电阻施加第三电压和/或第三电流电平。
第三电压可以大于或等于第一电压和第二电压和/或在读和/或写周期期间使用的电压。第三电压还可以大于或等于对应第一预定阈值值，以试图(i)将针对第一电阻状态读取的电压增加为高于对应第七预定阈值值，并且(ii)将针对第二电阻状态读取的电压减少为低于对应第八预定阈值值。第七预定阈值值大于或等于第一预定阈值值。第八预定阈值值小于或等于第四预定阈值值。
相似地，第三电流电平可以大于或等于第一电流电平和第二电流电平和/或在读和/或写周期期间使用的电流电平。第三电流电平还可以大于或等于对应第一预定阈值值，以试图(i)将针对第一电阻状态读取的电流电平增加为高于对应第七预定阈值值，并且(ii)将针对第二电阻状态读取的电流电平减少为低于对应第八预定阈值值。
第三电压和/或第三电流电平提供高电场，该高电场将氧离子空位重新分配成与初始形成期间提供的状态相似的状态。重新形成可以包括增加第一电阻状态和/或减少第二电阻状态。
一个或多个电阻两端的第三电压和/或通过一个或多个电阻的第三电流电平可以被施加预定持续时间。该预定持续时间可以长于当在读和/或写周期期间施加电压和/或电流电平时所使用的持续时间。步骤326可以针对相同存储器单元执行一次或多次，以重置第一电阻状态和第二电阻状态。
继任务326之后可以执行任务302，或者方法可以结束于328，如示出的。在一个实施方式中，不执行任务326，除非任务316和322两者的结果都为真。
除了重新形成或者作为重新形成的备选，可以用冗余存储器单元替换故障存储器单元。例如，如果在重新形成之后，当读取第一电阻状态时检测到的电压和/或电流电平小于对应第一预定阈值值，和/或当读取第二电阻状态时检测到的电压和/或电流电平大于对应第二预定阈值值，则可以用冗余存储器单元替换对应故障存储器单元。冗余存储器单元可以在与故障存储器单元相同的存储器单元阵列中。存储器单元的替换指的是使用冗余存储器单元，而非使用故障存储器单元。
上述图6和图7的任务意指说明性示例；根据应用可以循序地、同步地、同时地、连续地、在重叠时间段期间、或者以不同的顺序来执行任务。还有，根据实施方式和/或事件序列，可以不执行或跳过任务中的任何任务。
虽然术语第一、第二、第三等在本文中可以用于描述各种多工器、感测放大器、锁存器、输出、状态、元件和/或部件，但是这些项不应当受这些术语的限制。这些术语仅可以用于区分一个项与另一个项。诸如“第一”、“第二”和其它数字术语之类的术语当在本文中使用时并不意味着序列或顺序，除非上下文明确指示。因而，下面讨论的第一项可以被称为第二项，而不脱离示例实施方式的教导。
各种术语在本文中用于描述元件之间的物理关系。当第一元件被称为在第二元件“上”、“接合到”、“连接到”或“耦合到”第二元件时，第一元件可以直接在第二元件上、接合、连接、设置、应用或耦合到第二元件，或者可以存在中间元件。相比之下，当元件被称为“直接在另一元件上”、“直接接合到”、“直接连接到”或“直接耦合到”另一元件时，可以没有中间元件存在。用于描述元件之间的关系的其它词语应该以同样的方式来解释(例如，“在……之间”与“直接在……之间”，“邻近”与“直接邻近”等)。
本公开中描述的无线通信可以完全或部分遵守IEEE标准802.11-2012、IEEE标准802.16-2009、IEEE标准802.20-2008和/或蓝牙核心规范v4.0来进行。在各种实施方式中，蓝牙核心规范v4.0可以由蓝牙核心规范补遗2、3或4中的一个或多个进行修改。在各种实施方式中，IEEE 802.11-2012可以由草案IEEE标准802.11ac、草案IEEE标准802.Had和/或草案IEEE标准802.Hah进行补充。
前述描述本质上仅仅是说明性的，并且决不旨在于限制本公开、其应用或使用。本公开的广泛教导可以以各种形式来实现。因此，尽管本公开包括特定示例，但是本公开的真实范围不应被如此限制，因为其它修改将在研究附图、说明书和以下权利要求时变得显而易见。如本文中使用的，短语A、B和C中的至少一个应当被理解为意指使用非排他性逻辑OR的逻辑(A或B或C)。应当理解的是，方法中的一个或多个步骤可以以不同的顺序(或并发地)来执行，而不更改本公开的原理。
在本申请中，包括下面的定义，术语模块可以用术语电路替换。术语模块可以指的是、为其部分、或包括专用集成电路(ASIC)；数字、模拟或混合模拟/数字分立电路；数字、模拟或混合模拟/数字集成电路；组合逻辑电路；现场可编程门阵列(FPGA)；执行代码的处理器(共享的、专用的或组)；其存储由处理器执行的代码的存储器(共享的、专用的或组)；提供所描述的功能的其它适合硬件部件；或者以上中的一些或全部的组合(诸如在片上系统中)。
如上面使用的术语代码可以包括软件、固件和/或微代码，并且可以指的是程序、例程、函数、类和/或对象。术语共享处理器包含执行来自多个模块的一些或全部代码的单个处理器。术语组处理器包含与附加处理器组合执行来自一个或多个模块的一些或全部代码的处理器。术语共享存储器包含存储来自多个模块的一些或全部代码的单个存储器。术语组存储器包含与附加存储器组合存储来自一个或多个模块的一些或全部代码的存储器。术语存储器可以是术语计算机可读介质的子集。术语计算机可读介质不包含通过介质传播的瞬态电信号和电磁信号，并且因此可被认为是有形和非瞬态的。非瞬态有形计算机可读介质的非限制性示例包括非易失性存储器、易失性存储器、磁存储以及光学存储。
本申请中描述的装置和方法可以部分或完全由一个或多个计算机程序(由一个或多个处理器执行)来实现。计算机程序包括存储在至少一个非瞬态有形计算机可读介质上的处理器可执行指令。计算机程序还可以包括和/或依赖存储的数据。

Claims (21)

1.一种存储器，包括：
存储器单元的阵列；
第一模块，被配置为比较存储器单元的第一状态与基准，其中所述存储器单元在存储器单元的所述阵列中；以及
第二模块，被配置为继所述存储器单元的第一读周期或第一写周期之后并且基于所述比较，重新形成所述存储器单元，以重置和增加在所述存储器单元的所述第一状态和第二状态之间的电阻的当前差值，
其中
所述当前差值被增加为(i)大于预定差值，或者(ii)等于在所述存储器单元的初始形成期间获得的初始差值，
继所述存储器的制造之后并且在所述存储器单元的所述第一读周期或所述第一写周期之前，执行所述存储器单元的所述初始形成，
所述第二模块被配置为在所述重新形成期间向所述存储器单元施加第一电压，以及
所述第一电压大于在所述第一读周期或所述第一写周期期间向所述存储器单元施加的电压。
2.根据权利要求1所述的存储器，其中：
所述基准是所述第二状态；或者
所述基准是预定阈值。
3.根据权利要求1所述的存储器，其中：
所述第一模块被配置为确定在所述第一状态和所述第二状态之间的所述当前差值；以及
所述第二模块被配置为基于所述当前差值，执行所述存储器单元的所述重新形成，以调整所述第一状态和所述第二状态，
其中，继所述存储器单元的所述重新形成之后，所述当前差值大于所述预定差值。
4.根据权利要求1所述的存储器，其中：
所述第一模块被配置为
确定在预定阈值和所述第一状态之间的第二差值，并且
确定在第二预定阈值和所述第二状态之间的第三差值；以及
所述第二模块被配置为基于所述第二差值或所述第三差值，重新形成所述存储器单元，以调整所述第一状态和所述第二状态。
5.根据权利要求1所述的存储器，其中：
所述第一模块被配置为确定所述第一状态是否小于第一预定阈值或者所述第二状态是否大于第二预定阈值；以及
所述第二模块被配置为如果所述第一状态小于所述第一预定阈值或者所述第二状态大于所述第二预定阈值，则执行所述存储器单元的所述重新形成。
6.根据权利要求1所述的存储器，其中：
所述第一状态指示所述存储器单元的第一电阻；
所述第二状态指示所述存储器单元的第二电阻；以及
所述第二模块被配置为基于所述当前差值或所述比较，增加所述第一状态或减少所述第二状态。
7.根据权利要求1所述的存储器，进一步包括第三模块，其中所述第二模块被配置为在重新形成所述存储器单元的同时经由所述第三模块向所述存储器单元施加所述第一电压或电流电平。
8.根据权利要求7所述的存储器，其中：
所述第二模块被配置为经由所述第三模块向所述存储器单元的电阻施加所述第一电压或所述电流电平；
所述第一电压大于用于从所述存储器单元读取或者向所述存储器单元写入的电压；以及
所述电流电平大于用于从所述存储器单元读取或者向所述存储器单元写入的电流电平。
9.根据权利要求1所述的存储器，其中所述第二模块被配置为基于所述当前差值或所述比较，重新形成存储器单元的所述阵列中的两个或更多存储器单元。
10.根据权利要求1所述的存储器，其中：
所述第二模块被配置为基于所述当前差值或所述比较，重新形成存储器单元的所述阵列中的存储器单元组；并且
所述存储器单元在所述存储器单元组中。
11.根据权利要求1所述的存储器，其中：
所述第二模块被配置为基于所述当前差值或所述比较，重新形成存储器单元的所述阵列中的存储器单元组；并且
所述存储器单元不在所述存储器单元组中。
12.根据权利要求1所述的存储器，进一步包括生成输出信号的第三模块，其中：
所述输出信号指示所述存储器单元的状态；以及
所述第一模块被配置为接收所述输出信号，并且基于所述输出信号来确定所述当前差值。
13.一种网络设备，包括：根据权利要求1所述的存储器，其中所述存储器包括电阻存储器，并且其中所述电阻存储器包括存储器单元的所述阵列。
14.根据权利要求13所述的网络设备，其中所述第一模块或所述第二模块中的至少一个模块实现在所述电阻存储器中。
15.根据权利要求13所述的网络设备，进一步包括：
电源；
电压生成器，被配置为
将从所述电源接收的第二电压转换为第三电压，以及
向所述电阻存储器供应所述第三电压；以及
第三模块，被配置为基于所述第三电压和控制信号，向所述存储器单元供应所述第一电压，以执行所述存储器单元的所述重新形成，其中所述第二模块被配置为基于所述第三电压来生成所述控制信号。
16.根据权利要求13所述的网络设备，进一步包括：
电源；以及
实现在所述电阻存储器中的第三模块和第四模块，
其中所述第三模块被配置为将从所述电源接收的第二电压转换为所述第一电压并且向所述第四模块供应所述第一电压，以及
其中所述第二模块被配置为指示所述第四模块在所述存储器单元的重新形成期间向所述存储器单元施加所述第一电压。
17.根据权利要求13所述的网络设备，进一步包括：
电源；以及
第三模块，被配置为基于所述电源的输出电压，将第二电压转换为所述第一电压，
其中
存储器单元的所述阵列是存储器单元的第一阵列，并且
所述电阻存储器包括存储器单元的第二阵列；
第四模块，与存储器单元的所述第一阵列对应；以及
第五模块，与存储器单元的所述第二阵列对应，
其中
所述第二模块被配置为指示所述第四模块在所述存储器单元的重新形成期间向所述存储器单元施加所述第一电压，并且
所述第二模块被配置为指示所述第五模块在第二存储器单元的重新形成期间向所述第二存储器单元施加所述第一电压。
18.根据权利要求17所述的网络设备，其中所述第二模块被配置为基于所述差值来指示所述第五模块向所述第二存储器单元的电阻施加所述第一电压。
19.根据权利要求13所述的网络设备，其中：
所述电阻存储器是第一电阻存储器；以及
所述网络设备进一步包括第二电阻存储器，所述第二电阻存储器包括存储器单元的第二阵列；
所述第一模块被配置为确定在存储器单元的所述第二阵列中的第二存储器单元的第三状态和第四状态之间的第三差值；以及
所述第二模块被配置为基于所述第三差值来重新形成所述第二存储器单元，以重置所述第三状态和所述第四状态，使得继所述第二存储器单元的所述重新形成之后，在所述第三状态和所述第四状态之间的第四差值大于第二预定差值。
20.根据权利要求19所述的网络设备，进一步包括：
电源；
电压生成器，被配置为
将从所述电源接收的第二电压转换为第三电压，
向所述第一电阻存储器和所述第二电阻存储器供应所述第三电压；以及
第三模块，被配置为基于所述第三电压和控制信号，向所述存储器单元供应所述第一电压，以执行所述存储器单元的所述重新形成，
其中所述第二模块被配置为基于所述第三电压来生成所述控制信号。
21.一种用于重新形成电阻存储器单元的方法，包括：
比较存储器单元的第一状态与基准，其中所述存储器单元在存储器单元的阵列中，其中所述第一状态指示所述存储器单元的第一电阻；以及
继所述存储器单元的第一读周期或第一写周期之后并且基于所述比较，重新形成所述存储器单元，以重置和增加在所述存储器单元的所述第一状态和第二状态之间的电阻的当前差值，
其中
所述第二状态指示所述存储器单元的第二电阻，
所述当前差值被增加为(i)大于预定差值，或者(ii)等于在所述存储器单元的初始形成期间获得的初始差值，
继所述存储器单元的制造之后并且在所述存储器单元的所述第一读周期或所述第一写周期之前，执行所述存储器单元的所述初始形成，
在所述重新形成期间向所述存储器单元施加第一电压，以及
所述第一电压大于在所述第一读周期或所述第一写周期期间向所述存储器单元施加的电压。
CN201380064169.7A 2012-10-24 2013-10-23 用于重新形成电阻存储器单元的装置和方法 Expired - Fee Related CN104871250B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261717894P 2012-10-24 2012-10-24
US61/717,894 2012-10-24
US14/059,790 2013-10-22
US14/059,790 US8885388B2 (en) 2012-10-24 2013-10-22 Apparatus and method for reforming resistive memory cells
PCT/US2013/066303 WO2014066462A2 (en) 2012-10-24 2013-10-23 Apparatus and method for reforming resistive memory cells

Publications (2)

Publication Number Publication Date
CN104871250A CN104871250A (zh) 2015-08-26
CN104871250B true CN104871250B (zh) 2017-12-26

Family

ID=50485181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380064169.7A Expired - Fee Related CN104871250B (zh) 2012-10-24 2013-10-23 用于重新形成电阻存储器单元的装置和方法

Country Status (6)

Country Link
US (2) US8885388B2 (zh)
EP (1) EP2912668A2 (zh)
JP (1) JP6171222B2 (zh)
CN (1) CN104871250B (zh)
TW (1) TWI612521B (zh)
WO (1) WO2014066462A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9042159B2 (en) 2012-10-15 2015-05-26 Marvell World Trade Ltd. Configuring resistive random access memory (RRAM) array for write operations
US9047945B2 (en) 2012-10-15 2015-06-02 Marvell World Trade Ltd. Systems and methods for reading resistive random access memory (RRAM) cells
US8885388B2 (en) 2012-10-24 2014-11-11 Marvell World Trade Ltd. Apparatus and method for reforming resistive memory cells
WO2014070852A1 (en) 2012-10-31 2014-05-08 Marvell World Trade Ltd. Sram cells suitable for fin field-effect transistor (finfet) process
WO2014074362A1 (en) 2012-11-12 2014-05-15 Marvell World Trade Ltd. Concurrent use of sram cells with both nmos and pmos pass gates in a memory system
WO2015195141A1 (en) 2014-06-20 2015-12-23 Hewlett-Packard Development Company, L. P. Memristive memory cell resistance switch monitoring
US10056141B2 (en) 2014-07-30 2018-08-21 Hewlett Packard Enterprise Development Lp Current behavior of elements
US10049733B2 (en) 2014-10-31 2018-08-14 Hewlett Packard Enterprise Development Lp Reusing sneak current in accessing memory cells
WO2016068980A1 (en) * 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Sensing circuit for resistive memory
US9514796B1 (en) * 2015-06-26 2016-12-06 Intel Corporation Magnetic storage cell memory with back hop-prevention
CN111491567A (zh) 2017-11-13 2020-08-04 皇家飞利浦有限公司 用于引导超声探头的系统和方法
KR102300559B1 (ko) 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
KR102401183B1 (ko) 2017-12-05 2022-05-24 삼성전자주식회사 메모리 장치 및 그 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101167189A (zh) * 2005-04-27 2008-04-23 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567993A (en) 1978-11-14 1980-05-22 Fujitsu Ltd Semiconductor memory unit
JPH05325557A (ja) 1992-05-26 1993-12-10 Mitsubishi Electric Corp 半導体記憶装置
US5706226A (en) 1996-12-31 1998-01-06 Sgs-Thomson Microelectronics, Inc. Low voltage CMOS SRAM
GB2376781B (en) 2001-03-29 2003-09-24 Mentor Graphics Corp Memory device
JP4187148B2 (ja) 2002-12-03 2008-11-26 シャープ株式会社 半導体記憶装置のデータ書き込み制御方法
JP4290457B2 (ja) 2003-03-31 2009-07-08 株式会社ルネサステクノロジ 半導体記憶装置
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US7656190B2 (en) 2003-12-24 2010-02-02 Tier Logic, Inc Incrementer based on carry chain compression
DE102004047666B4 (de) * 2004-09-30 2015-04-02 Qimonda Ag Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
US7570524B2 (en) 2005-03-30 2009-08-04 Ovonyx, Inc. Circuitry for reading phase change memory cells having a clamping circuit
US7495944B2 (en) 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US8000127B2 (en) 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
US7286385B2 (en) 2005-07-27 2007-10-23 International Business Machines Corporation Differential and hierarchical sensing for memory circuits
US7423911B2 (en) 2005-09-29 2008-09-09 Hynix Semiconductor Inc. Bit line control circuit for semiconductor memory device
US7436708B2 (en) 2006-03-01 2008-10-14 Micron Technology, Inc. NAND memory device column charging
JPWO2007138646A1 (ja) 2006-05-25 2009-10-01 株式会社日立製作所 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
JP2008146740A (ja) 2006-12-08 2008-06-26 Sharp Corp 半導体記憶装置
KR100855585B1 (ko) 2007-01-23 2008-09-01 삼성전자주식회사 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
EP2149884B1 (en) * 2007-05-18 2013-06-19 Fujitsu Semiconductor Limited Semiconductor memory
WO2008149484A1 (ja) 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
US8068367B2 (en) 2007-06-15 2011-11-29 Micron Technology, Inc. Reference current sources
JP2009026382A (ja) * 2007-07-19 2009-02-05 Hitachi Ltd 半導体記憶装置
WO2009013819A1 (ja) 2007-07-25 2009-01-29 Renesas Technology Corp. 半導体記憶装置
JP4356786B2 (ja) 2007-12-12 2009-11-04 ソニー株式会社 記憶装置および情報再記録方法
KR20090126587A (ko) 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
US7881096B2 (en) 2008-10-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation
US8179714B2 (en) 2008-10-21 2012-05-15 Panasonic Corporation Nonvolatile storage device and method for writing into memory cell of the same
US7852661B2 (en) 2008-10-22 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Write-assist SRAM cell
US7974117B2 (en) 2008-10-30 2011-07-05 Seagate Technology Llc Non-volatile memory cell with programmable unipolar switching element
US7944730B2 (en) 2008-10-31 2011-05-17 Seagate Technology Llc Write method with voltage line tuning
JP5287197B2 (ja) 2008-12-09 2013-09-11 ソニー株式会社 半導体装置
US8243541B2 (en) 2008-12-19 2012-08-14 Oracle America, Inc. Methods and apparatuses for improving reduced power operations in embedded memory arrays
US8164945B2 (en) 2009-05-21 2012-04-24 Texas Instruments Incorporated 8T SRAM cell with two single sided ports
US8159863B2 (en) 2009-05-21 2012-04-17 Texas Instruments Incorporated 6T SRAM cell with single sided write
JP5044669B2 (ja) * 2010-03-24 2012-10-10 株式会社東芝 半導体記憶装置
US8422269B2 (en) * 2010-02-25 2013-04-16 Kabushiki Kaisha Toshiba Semiconductor memory device
TWI455129B (zh) 2010-07-16 2014-10-01 Univ Nat Chiao Tung 以史密特觸發器為基礎的鰭狀場效電晶體靜態隨機存取記憶體
JP2012038397A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 抵抗変化メモリ及びそのフォーミング方法
KR101772019B1 (ko) 2010-09-14 2017-08-28 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
JP5351863B2 (ja) * 2010-09-17 2013-11-27 シャープ株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
JP5204825B2 (ja) * 2010-09-17 2013-06-05 シャープ株式会社 半導体記憶装置
US8451652B2 (en) 2010-12-02 2013-05-28 Lsi Corporation Write assist static random access memory cell
US8441842B2 (en) 2010-12-21 2013-05-14 Lsi Corporation Memory device having memory cells with enhanced low voltage write capability
US8942024B2 (en) 2011-12-06 2015-01-27 Agency For Science, Technology And Research Circuit arrangement and a method of writing states to a memory cell
US8760927B2 (en) 2012-01-17 2014-06-24 Texas Instruments Incorporated Efficient static random-access memory layout
US8817528B2 (en) 2012-08-17 2014-08-26 Globalfoundries Inc. Device comprising a plurality of static random access memory cells and method of operation thereof
US9042159B2 (en) 2012-10-15 2015-05-26 Marvell World Trade Ltd. Configuring resistive random access memory (RRAM) array for write operations
US9047945B2 (en) 2012-10-15 2015-06-02 Marvell World Trade Ltd. Systems and methods for reading resistive random access memory (RRAM) cells
US8885388B2 (en) 2012-10-24 2014-11-11 Marvell World Trade Ltd. Apparatus and method for reforming resistive memory cells
WO2014070852A1 (en) 2012-10-31 2014-05-08 Marvell World Trade Ltd. Sram cells suitable for fin field-effect transistor (finfet) process
WO2014074362A1 (en) 2012-11-12 2014-05-15 Marvell World Trade Ltd. Concurrent use of sram cells with both nmos and pmos pass gates in a memory system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101167189A (zh) * 2005-04-27 2008-04-23 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2014066462A4 (en) 2014-10-02
WO2014066462A3 (en) 2014-07-03
WO2014066462A2 (en) 2014-05-01
EP2912668A2 (en) 2015-09-02
CN104871250A (zh) 2015-08-26
JP6171222B2 (ja) 2017-08-02
TW201435874A (zh) 2014-09-16
TWI612521B (zh) 2018-01-21
US20150063004A1 (en) 2015-03-05
US9129678B2 (en) 2015-09-08
US8885388B2 (en) 2014-11-11
US20140112057A1 (en) 2014-04-24
JP2016502727A (ja) 2016-01-28

Similar Documents

Publication Publication Date Title
CN104871250B (zh) 用于重新形成电阻存储器单元的装置和方法
CN107967928A (zh) 一种基于数学模型的闪存芯片寿命预测方法
CN101809456B (zh) 用于估计电池的长期特性的系统和方法
KR20130036323A (ko) 뉴로-프로세서들에서 대체가능한 시냅스 가중치 저장을 위한 방법들 및 시스템들
JP2013235646A5 (zh)
CN101803104B (zh) 用于估计电池的长期特性的系统和方法
CN105474323B (zh) 刷新存储器单元的电压值的存储器控制器和方法
US20130326295A1 (en) Semiconductor memory device including self-contained test unit and test method thereof
WO2009155123A3 (en) Memory malfunction prediction system and method
CN106816180A (zh) 存储器件及其操作方法
KR102389259B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
US8873309B2 (en) Apparatus and method for repairing resistive memories and increasing overall read sensitivity of sense amplifiers
CN103971749A (zh) 非挥发性存储器存储单元特性评估方法
CN105047229B (zh) 一种用于rram的存储单元片内自测电路及方法
US8995196B2 (en) Method of sorting a multi-bit per cell non-volatile memory and a multi-mode configuration method
CN104067348B (zh) 用于模拟存储器单元的编程及擦除方案
CN104599705B (zh) 存储器件
CN102110469B (zh) 由多维存储器状态特征化的已存储多比特数据
Tung et al. Dynamic Task Remapping for Reliable CNN Training on ReRAM Crossbars
CN105405468A (zh) 存储器测试方法
CN105761749B (zh) 电阻式存储器及其修补方法
US20240210471A1 (en) Electronic device and method of testing electronic device
CN102915765A (zh) 非易失性存储系统及其编程方法
CN116386690A (zh) 一种集成puf电路的stt-mram及基于其的puf数据生成方法
Li Testing of Computing-In Memories: Faults, Test Algorithms, and Design-for-Testability

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200508

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200508

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200508

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171226

Termination date: 20211023