CN102915765A - 非易失性存储系统及其编程方法 - Google Patents
非易失性存储系统及其编程方法 Download PDFInfo
- Publication number
- CN102915765A CN102915765A CN2012100238788A CN201210023878A CN102915765A CN 102915765 A CN102915765 A CN 102915765A CN 2012100238788 A CN2012100238788 A CN 2012100238788A CN 201210023878 A CN201210023878 A CN 201210023878A CN 102915765 A CN102915765 A CN 102915765A
- Authority
- CN
- China
- Prior art keywords
- resistance
- memory cell
- programming
- nonvolatile memory
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种非易失性存储系统及其编程方法。所述非易失性存储系统包括:非易失性存储器单元阵列;输入/输出(I/0)控制电路,所述I/O控制电路被配置为控制所述非易失性存储器单元阵列的编程操作或读取操作;以及控制器,所述控制器被配置为储存代表所述非易失性存储器单元阵列中所包括的存储器单元的电阻状态的电阻-电流(R-I)曲线的式子、施加基于所述式子计算出的初始编程电流、基于经受所述初始编程电流的存储器单元的电阻来计算所述式子、基于从所述计算获得的所述式子来预测再编程电流、并控制所述I/O控制电路。
Description
相关申请的交叉引用
本申请要求2011年8月5日向韩国知识产权局提交的韩国专利申请No.10-2011-0078271的优先权,其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种存储系统,更具体而言,涉及一种非易失性存储系统及其编程方法。
背景技术
在诸如相变存储器件、快闪存储器件、磁存储器件等的非易失性存储器件中,期望获得基于多电平单元技术的成本降低和高集成。
相变存储器件在动态随机存取存储器(DRAM)的尺寸缩放和快闪存储器件的可靠性方面是有用处的。而且,相变存储器件具有非易失性特性,并且能够在保证可靠性和耐久性以及避免擦除操作的同时支持高速操作以及以字节单位进行存取。就此,相变存储器件脱颖而出成为下一代储存级存储器(SCM;storage class memory)。
虽然已经使用单电平单元(SLC)方法(单元中储存一个比特的数据),但多电平单元(MLC)方法(单元中储存多个比特的数据)有助于提高存储器件的集成密度。
图1和图2是分别说明利用SLC方法和MLC方法的相变存储器单元的电阻分布的图。
图1示出SLC方法的单元电阻分布。电阻低于参考电阻(R_ref)的单元可以被定义为逻辑“0”,电阻高于参考电阻(R_ref)的单元可以被称为逻辑“1”。
图2示出例如在一个单元中储存2比特的数据的情况下MLC方法的单元电阻分布。
每个存储器单元可以根据其电阻分布被分为四种状态,因此,使用多个参考电阻R_ref1、R_ref2和R_ref3。
每个存储器单元具有利用参考电阻R_ref1、R_ref2和R_ref3所确定的四种状态00、01、10和11之一。
当使用MLC方法时,在给定相同的单元尺寸的情况下能够提高集成密度。然而,用于编程和验证(PNV)的时间也可能增加。
图3A和3B是说明现有的PNV方法的一个实例的图。
图3A和图3B说明单向电流增加(减少)方法,其是PNV方法的一个实例。
在单向PNV方法中,将初始编程电流设定为可允许的最小电流(或最大电流),当根据验证结果要执行再编程时,通过以恒定的电流变化步进从最小电流(或最大电流)逐步地增加(或减少)编程电流来执行再编程。
更具体而言,如图3A和3B所示,将初始编程电流设定为最小电流并执行编程(S101),在S103验证单元电阻R是否处于期望的电平电阻分布中(R_ref_L<R<R_ref_H)。
在执行验证步骤S103时,当单元电阻R处于期望的电平电阻分布中时,判定编程完成,因此单元被处理成“通过”单元(“PASS”cell)(S105)(即,编程操作停止)。
另一方面,当单元电阻R不处于期望的电平电阻分布中时,通过在S109增加编程电流之后返回到步骤S101而再次执行编程。
当单元电阻不处于期望的电平电阻分布中时,可以重复地进行在S109增加编程电流之后在S103所执行的编程和验证(PNV)过程,除非在S107处PNV过程被判定为已经重复了所设定的最大次数。这里,在以所设定的最大次数重复PNV过程之后单元电阻仍未达到期望的电平电阻分布的单元在S111被处理成“故障”单元。
在单向PNV方法中,由于PNV过程是通过分别从最小或最大初始电流逐步地增加或减少编程电流来执行的,因此整个编程和验证过程可能耗费相当多的时间。
图4A和图4B是说明双向PNV方法的图,其是现有的PNV方法的另一个实例。
在双向PNV方法中,在S201将初始编程电流设定在可允许的电流范围中的中间电平以执行编程,并且执行编程。
当在S203单元电阻R被检测到低于目标电阻分布的最小电阻R_ref_L时,在S205例如通过恒定的步进增加电流来增加执行再编程的编程电流,并且执行再编程。在执行再编程之后,在S207作出有关于单元电阻是否处于目标电阻分布中(R_ref_L<R<R_ref_H)的判定。如果单元电阻处于目标电阻分布中(R_ref_L<R<R-ref_H),则在S209将单元处理成“通过”单元(即,编程操作停止)。如果单元电阻不处于目标电阻分布中(R_ref_L<R<R_ref_H),则在S211进行PNV过程已重复的次数是否等于所设定的最大值的判定。如果在S211处PNV过程尚未重复所设定的最大次数,则在S205对单元进行再编程。否则,在S213将所述单元处理成“故障”单元。
在S203,当单元电阻R不低于目标电阻分布的最小电阻(R_ref_L)时(例如,当单元电阻R高于目标电阻分布的最大电阻(R_ref_H)时),在S215减少编程电流并执行再编程。在S217,进行有关于单元电阻R是否处于目标电阻分布中(R_ref_L<R<R_ref_H)的判定(S217)。如果判定出单元电阻R处于目标电阻分布中(R_ref_L<R<R_ref_H),则在S209将单元处理成“通过”单元。如果判定出单元电阻R不处于目标电阻分布中,则在S219进行有关于是否已经以所设定的最大次数对单元进行再编程的判定。如果判定出已经以所设定的最大次数对单元进行再编程,则在S213将单元处理成“故障”单元。否则,在S215利用减少的电流对单元进行再编程。
在双向PNV方法中,相比于单向PNV方法可以减少编程和验证所需的整体时间。然而,由于双向PNV方法还通过以恒定的电流变化步进逐步地增加或减少编程电流来扫描单元状态,因此可能要多次地重复此PNV过程。
在使用多电平单元时,每个存储器单元中的电阻状态与要储存到存储器单元中的比特数量成比例地增加。这里,无论是使用执行PNV过程的单向方法还是双向方法,重复PNV过程的次数都可能较大,且干扰诸如相变存储器件的存储器件的高速操作且降低其可靠性。
发明内容
根据一个示例性实施例的一个示例性方面,一种非易失性存储系统包括:非易失性存储器单元阵列;输入/输出(I/O)控制电路,所述I/O控制电路被配置为控制所述非易失性存储器单元阵列的编程操作或读取操作;以及控制器,所述控制器被配置为储存代表所述非易失性存储器单元阵列中所包括的存储器单元的电阻状态的电阻-电流(R-I)曲线的式子、施加基于所述式子计算出的初始编程电流、基于经受所述初始编程电流的存储器单元的电阻来计算所述式子、基于从所述计算获得的所述式子来预测再编程电流、并控制所述I/O控制电路。
根据一个示例性实施例的另一个示例性方面,提供了一种非易失性存储系统的编程方法,所述非易失性存储系统包括控制器和配置为由所述控制器控制的非易失性存储器单元阵列。所述方法包括以下步骤:储存代表所述非易失性存储器单元阵列中所包括的存储器单元的电阻状态的R-I曲线的式子,并施加基于所述式子计算出的初始编程电流;在施加所述初始编程电流之后执行编程和验证过程;当在所述编程和验证过程之后测得的存储器单元的电阻不处于目标电阻分布之内时,基于所述测得的存储器单元的电阻来计算所述式子;在计算所述式子之后基于所述式子来预测与目标编程电阻相对应的编程电流;以及利用预测的所述编程电流来执行再编程和验证过程。
以下将在标题为“具体实施方式”的部分描述这些以及其它的特征、方面和实施例。
附图说明
通过以下结合附图的详细描述,将更清楚地理解本发明的主题的以上和其它方面、特征和其它优点,在附图中:
图1和图2是说明在单电平单元(SLC)方法和多电平单元(MLC)方法中单元的电阻分布的图;
图3A和图3B是说明现有的PNV方法的一个实例的图;
图4A和图4B是说明现有的PNV方法的另一个实例的图;
图5是说明根据本发明的一个示例性实施例的非易失性存储系统的配置的图;
图6是适用于本发明示例性实施例的电阻-电流(R-I)曲线的说明性曲线图;
图7和图8是说明根据本发明示例性实施例的非易失性存储系统的编程方法的流程图;
图9A至9E是说明根据PNV方法的编程效率的图;以及
图10是说明对于每种PNV方法PNV的平均重复次数的比较的图。
具体实施方式
虽然本发明可以进行各种修改和替代形式,但通过附图中的实例示出了本发明的具体实施例,并且将对此进行具体描述。
然而,应当理解的是,本发明并不局限于所公开的特定形式,而是延及到合理适用于实现本发明的所有修改、等同物和替代物。
本文所使用的术语仅出于描述特定实施例的目的,并不意在进行限制。如本文所使用的,单数形式也意在包括多数形式,除非文中清楚地指明并不包括多数形式之外。还要进一步理解的是,当本文使用术语“包括”时,其指明所陈述的特征、整数、步骤、操作、元件和/或构件的存在,但并不排除存在或增加一个或更多个其它的特征、整数、步骤、操作、元件、构件和/或其组合。
除非另有所指,否则本文所使用的包括技术术语和科学术语的所有术语都具有与本领域所属技术人员所公知的意思相同的意思。还要进一步理解的是,诸如那些在常用字典里定义的术语,应当被解释成意思与其在相关领域的背景和本公开中的意思相同,而不应以过于理想化的、严格的语境来解释,除非本文清楚地作出陈述。
在下文,将参照附图更加详尽地描述本发明的示例性实施例。
图5是根据本发明的一个示例性实施例的非易失性存储系统的框图。
参见图5,非易失性存储系统10包括存储器单元阵列110、配置为选择字线的X开关120、配置为选择位线的Y开关130、配置为控制整体操作的控制器140、电压供应单元150、输入/输出(I/O)控制电路160、以及I/O缓冲器170。
存储器单元阵列110可以包括多个存储器单元,每个存储器单元可以储存N比特的数据,其中N为自然数。而且,当存储器单元阵列110的单位存储器单元是相变存储器单元时,每个存储器单元可以包括开关器件和作为数据储存器操作的阻变器件(resistivedevice)。
X开关120响应于行地址来选择多个字线中的至少一个,Y开关130响应于列地址来选择多个位线中的至少一个,其中行地址和列地址的产生由控制器140控制。
控制器140响应于从外部(例如,从主机)接收的命令来控制非易失性存储系统的整体操作。电压供应单元150由控制器140控制,并提供用于操作诸如X开关120和Y开关130的外围电路的内部电压。
I/O控制电路160可以包括写入驱动器和感测放大器。
I/O缓冲器170在编程操作期间响应于来自控制器140的控制信号而暂时地储存从外部输入的数据,其中暂时储存的数据经由I/O控制电路160被储存在存储器单元阵列110中。而且,当在由控制器140控制的读取操作中经由I/O控制电路160读取储存在存储器单元阵列110中的数据时,I/O缓冲器170将读取的数据提供给控制器140。
这里,根据一个实例,控制器140包括储存单元142和编程电流预测单元144。
储存单元142储存电阻-电流(R-I)关系表达式,所述关系表达式将存储器单元阵列110中所包括的存储器单元的测得的电阻以及编程电流表达为R-I曲线上的点。在推导储存在储存单元142中的R-I关系表达式时,可以从存储器单元阵列110的存储器单元或指定的样品单元检测电阻和电流值。
图6是根据一个实例的R-I曲线的说明性曲线图。
图6示出从存储器单元阵列110中所包括的三种类型的存储器单元的测得的电阻以及电流而获得的R-I曲线,以及由表达测得的电阻与电流之间的关系的式子而获得的R-I曲线。
当基于测得的电阻和电流来获得R-I曲线时,可以获得以下的式子来表达它们之间的对应关系。
(式子1)
其中,A、C、D是常数,B是变量,I是电流,R是电阻。常数A、C和D根据制造存储器单元的晶片的特性来确定的,并且它们可以在测试期间被确定且被储存到储存单元142中。在估算要在编程中施加到存储器单元的编程电流时使用变量B,稍后将对此进行详细描述。这里,尽管一旦常数A、C和D在测试期间被设定,它们在式子1中就是不变的,但是变量B在确定编程电流I时是变化的。
表达非易失性存储器单元(例如,相变存储器单元)的R-I曲线的式子1仅是示例性的,可以使用其它的式子来表达非易失性存储器单元的R-I曲线。
控制器140将编程命令、数据、地址和初始编程电流提供给I/O控制电路160用于编程。可以通过选择期望的电流范围中的任一电流值来确定初始编程电流,所述任一电流值根据非易失性存储器单元的R-I曲线来改变存储器单元的电阻状态。例如,参见图6,可以将初始编程电流可以选择为相变存储器单元可相变的电流范围(例如,0.3mA到0.8mA的范围)内的电流值。这里,变量B在用于施加初始编程电流的初始编程操作期间被设定为具有所设定的初始值,其中变量B可以在如下所述的再编程操作期间改变。
当通过施加初始编程电流执行编程、并且在随后的验证操作期间确定存储器单元的电阻时,控制器140将存储器单元处理为“通过”单元,或根据所读取的电阻是否处于期望的电阻分布之内来控制存储器单元的再编程。
当执行再编程时,控制器140使用反映相应存储器单元的电阻状态并被储存在储存单元142中的R-I曲线函数。
控制器140的编程电流估算单元144在相应的R-I曲线函数中获得与目标电阻相对应的电流,并选择所获得的电流作为编程电流以执行再编程。控制器140在随后的验证期间检查所检测到的存储器单元的电阻是否处于期望的电阻分布之内,并判定将存储器单元处理成“通过”单元或进行再编程。
换言之,在利用初始编程电流执行编程之后,控制器140基于所检测到的存储器单元的电阻来判定将存储器单元处理成“通过”单元或进行再编程。当要执行再编程时,控制器140利用修正的R-I曲线函数来估算与目标电阻相对应的再编程电流。修正的R-I曲线函数是通过使用基于R-I曲线函数计算出的变量B并通过输入测得的电阻和电流而获得的。在利用具有改变的变量B的修正的R-I曲线函数以及利用基于修正的R-I曲线的估算电流作为再编程电流来执行再编程之后,通过检测存储器单元的电阻来执行编程的验证。
每个存储器单元的R-I分布可以具有图6中所示的曲线中的任一个,其中与目标电阻相对应的再编程电流可以由与从初始编程电流读取的电阻相对应的R-I曲线函数来估算。因此,当利用估算的再编程电流来执行再编程时,相应的存储器单元的电阻可以变化到处于期望的电阻分布之内。
换言之,在再编程和验证之后,存储器单元的电阻可能不处于期望的电阻分布之内。在此情况下,重新开始PNV过程,其中可以使用如上所述的双向PNV方法。
将参照流程图来描述根据上述控制器140的控制的编程和验证(PNV)方法。
图7和图8是说明根据本发明的示例性实施例的非易失性存储系统的编程方法的流程图。
首先,参见图7,控制器140将编程命令、数据、地址和设定的初始编程电流提供给I/O控制电路160,以使得执行初始编程(S301)。
因此,I/O控制电路160将初始编程电流施加给相应的存储器单元以执行编程,在S303读取由编程改变的电阻并将读取的电阻提供给控制器140。
控制器140在S305检查读取的单元电阻R是否处于期望的电阻分布之内(R_ref_L<R<R_ref_H),并且当响应于初始编程电流而改变的单元电阻R处于期望的电阻分布中时,控制器140在S307将存储器单元处理成“通过”单元。
另一方面,当单元电阻R不处于期望的电阻分布中时,由于要执行再编程,因此控制器140在S309利用储存在储存单元142中的代表性的R-I函数以及读取的单元电阻R来计算代表单元的R-I曲线的R-I曲线函数。基于计算出的R-I曲线函数,控制器140在S311判定与目标电阻匹配的电流并估算再编程电流。
将更加详细地描述要在再编程中使用的计算R-I曲线函数并估算再编程电流的过程。
例如,当R-I曲线函数为上述的式子1时,将读取的单元电阻R、初始编程电流I、常数A、C和D代入式子1中以计算变量B。这里,可以确定反映出相应的存储器单元的R-I特性的R-I曲线函数。
当计算出R-I曲线函数时,可以基于计算出的/重新表示的R-I曲线关系表达式来估算对应于目标电阻的电流。
控制器140在S313再次施加估算的再编程电流以执行再编程,并在S315在编程验证期间检查检测到的单元电阻R是否处于目标分布之内(R_ref_L<L<R_ref_H),并且基于编程验证在S317将存储器单元处理成“通过”单元或在S319再次执行PNV过程。
当要在S319再次执行PNV过程时,根据一个实例,可以使用双向PNV方法,其中以下将结合图8详细描述这种步骤。
在S401,控制器140检查在图7的S313的再编程之后测得的单元电阻R是低于还是高于目标电阻分布。
在S401,如果读取的单元电阻R被判定为低于目标电阻分布的最小电阻R_ref_L,则控制器140在S403从例如前一编程电流水平开始将编程电流增加步进增加电流,并执行再编程。在再编程之后,控制器140在S405判定单元电阻R是否处于目标电阻分布之内(R_ref_L<R<R_ref_H)。基于在S405的判定,控制器140在S407将存储器单元处理成“通过”单元,或在S409判定是否已经以最大次数重复进行PNV过程。基于在S409的判定,控制器140在S411将指示PNV过程已重复的次数的次数增加1,并回到S403用于另一再编程,或在S413将存储器单元处理成“故障”单元。
在S401,当单元电阻R被判定为高于目标电阻分布的最大电阻(R_ref_H)时,控制器140在S415从例如之前施加的编程电流电平开始减少编程电流以执行再编程。控制器140在S417判定单元电阻R是否处于目标电阻分布之内(R_ref_L<R<R_ref_n)。基于在S417的判定,控制器140在S407将存储器单元处理成“通过”单元,或在S419判定是否已经以最大的设定次数重复进行了PNV过程。基于在S419的判定,控制器140在S421将指示PNV过程已重复的次数的次数增加1,并回到S415用于另一再编程,或在S413将存储器单元处理成“故障”单元。
根据本发明的一个实施例,基于通过测量响应于初始编程电流的单元的电阻R所检测到的单元的R-I状态来计算R-I曲线函数,并利用计算出的R-I曲线函数来估算处于期望的电阻分布之内的编程电流。因此,可以最小化/减少PNV重复的次数,以因此减少用于编程的整体时间。
图9A至图9E是说明根据不同的PNV方法的编程效率的图。
首先,图9A示出电阻分布,即现有的单向PNV方法的电阻分布(■)、现有的双向PNV方法的电阻分布(●)、根据本发明实施例的PNV方法的电阻分布(▲)。
在储存2比特的数据00、01、10和11的MLC方法存储器单元中,根据本发明的实施例,电阻分布均匀,同时减少了对存储器单元进行再编程的次数。因此,图9A中的所得电阻分布显示出根据本发明示例性实施例的编程操作是可靠的。
图9B示出最终的PNV电流范围。
在应用了根据本发明一个实施例的PNV方法的情况下(其中数据点由(▲)来表示),可以在编程电流没有大的变化的情况下准确地记录每个数据。
图9C至9E是示出为了对01、10和11进行编程,重复PNV过程的次数的比较的相应曲线图。
可以看出,在现有的单向PNV方法的情况下(由(■)表示数据点),为了实现指示存储器单元处于期望的电阻分布之内的特定分布率,要重复PNV过程很多次;在仅使用现有的双向PNV方法的情况下(由(●)表示数据点),与仅使用单向PNV方法相比,重复PNV过程的次数较少。然而,在根据本发明示例性实施例的PNV方法的情况下(由(▲)表示数据点),PNV过程的重复次数更少。
图10是说明对于不同的PNV方法重复PNV的平均次数的比较的图。
在仅使用具有数据点(■)的现有单向PNV方法的情况下,在对不同的数据进行编程时重复PNV过程的平均次数为15或更多。
在仅使用具有数据点(●)的现有双向PNV方法的情况下,与现有单向PNV方法相比重复PNV过程的平均次数较少,但对于每个单元要重复5次或更多次PNV过程。
在使用根据本发明的示例性实施例的PNV方法(▲)的情况下,用于对不同的数据进行编程的PNV过程(即,通过将存储器单元的电阻变为处于期望的电阻范围之内来进行数据编程)的次数等于或小于5次,因此编程速度增加。
[表1]示出在根据针对不同数据的不同PNV方法所执行的实验中用于对71个单元编程而重复PNV的总次数。
[表1]
01 | 10 | 11 | |
仅单向PNV | 1489 | 1346 | 1196 |
仅双向PNV | 554 | 421 | 350 |
根据本发明一个实施例的PNV | 178 | 179 | 236 |
[表2]示出根据不同PNV方法对单元重复PNV的平均次数。
[表2]
01 | 10 | 11 | |
仅单向PNV | 21.1 | 19.0 | 16.8 |
仅双向PNV | 7.8 | 5.9 | 4.9 |
根据本发明一个实施例的PNV | 2.1 | 2.5 | 3.3 |
当应用根据本发明的示例性实施例的PNV方法时,可以减少PNV重复的总次数和平均次数。
根据本发明的一个示例性实施例,可以以例如利用现有单向PNV方法的PNV重复次数的10%至20%、或利用现有双向PNV方法的PNV重复次数的约25%至60%,来形成期望的电阻离散度(resistance dispersion)。
根据本发明的一个示例性实施例,PNV重复的平均次数可以为两次或三次,其中,这样少的次数表明基于测得的电阻来推导R-I曲线函数以及利用推导出的函数来估算编程电流的过程是准确执行的,并且可以避免额外的PNV扫描过程。因此,当应用根据本发明的一个示例性实施例的PNV方法时,可以获得非易失性存储器件的高速率,并且可以提高非易失性存储器件的可靠性。
虽然本发明的示例性实施例主要是以相变存储器件作例进行描述的,但是本发明的示例性实施例并不局限于此,而是可以应用于能够经由编程和验证过程执行编程操作的不同类型的非易失性存储器件。
根据本发明的一个示例性实施例,将代表非易失性存储器单元的R-I曲线的R-I曲线函数储存到数据库中,并且通过将初始编程电流施加给选中的存储器单元且测量其电阻来再次推导代表每个单元的R-I曲线的函数。然后,利用再次计算出的函数估算编程电流以具有期望的电阻,并执行编程。
这里,可以通过施加估算的编程电流而将存储器单元改变为期望的电阻状态,而不需要以恒定的增量步进增加或减少编程。
根据本发明的一个示例性实施例,可以获得非易失性存储系统的高速率和可靠性及其更稳定的操作。
虽然已经描述了特定的示例性实施例,但是它们仅是示例性的,本发明不应局限于任何具体公开的实施例。
Claims (11)
1.一种非易失性存储系统,包括:
非易失性存储器单元阵列;
输入/输出I/O控制电路,所述I/O控制电路被配置为控制所述非易失性存储器单元阵列的编程操作或读取操作;以及
控制器,所述控制器被配置为储存代表所述非易失性存储器单元阵列中所包括的存储器单元的电阻状态的电阻-电流R-I曲线的式子、施加基于所述式子计算出的初始编程电流、基于经受所述初始编程电流的存储器单元的电阻来计算所述式子、基于从所述计算获得的所述式子来预测再编程电流、并控制所述I/O控制电路。
2.如权利要求1所述的非易失性存储系统,其中,所述控制器包括:
储存器,所述储存器被配置为储存所述式子;以及
电流预测单元,所述电流预测单元被配置为将所述初始编程电流施加给所述I/O控制电路,在施加所述初始编程电流之后接收电阻的测量值、基于测得的电阻来计算所述式子、并基于从所述计算获得的所述式子来预测与目标编程电阻相对应的再编程电流。
3.如权利要求1所述的非易失性存储系统,其中,所述控制器被配置为当所述存储器单元的电阻未处于目标电阻分布之内时利用所述再编程电流来执行再编程和验证过程。
4.如权利要求3所述的非易失性存储系统,其中,所述再编程和验证过程包括双向编程和验证过程。
5.如权利要求1所述的非易失性存储系统,其中,所述控制器被配置为当测得的所述存储单元的电阻处于目标电阻分布之内时停止所述存储器单元的编程操作。
6.如权利要求1所述的非易失性存储系统,其中,所述控制器被配置为储存所述式子中的变量的初始值,并基于经受所述初始编程电流的存储器单元的电阻以及基于所述初始编程电流来改变所储存的所述变量的值。
7.如权利要求1所述的非易失性存储系统,其中,当施加了所述再编程电流之后所述存储器单元的电阻未处于目标电阻分布之内时,所述控制器被配置为通过选择以步进电流变化重复地改变编程电流来执行再编程和验证过程、将被重复改变的编程电流施加给所述存储器单元、并在每次施加所述重复改变的编程电流之后验证所述存储器单元的电阻直到所述存储器单元的电阻处于所述目标电阻分布之内。
8.一种非易失性存储系统的编程方法,所述非易失性存储系统包括控制器和配置为由所述控制器控制的非易失性存储器单元阵列,所述方法包括以下步骤:
储存代表所述非易失性存储器单元阵列中所包括的存储器单元的电阻状态的R-I曲线的式子,并施加基于所述式子计算出的初始编程电流;
在施加所述初始编程电流之后执行编程和验证过程;
当在所述编程和验证过程之后测得的存储器单元的电阻不处于目标电阻分布中时,基于所述测得的存储器单元的电阻来计算所述式子;
在计算所述式子之后基于所述式子来预测与目标编程电阻相对应的编程电流;以及
利用预测的所述编程电流来执行再编程和验证过程。
9.如权利要求8所述的编程方法,还包括以下步骤:当测得的所述存储器单元的电阻处于目标电阻分布之内时,停止所述存储器单元的编程操作。
10.如权利要求8所述的编程方法,其中,当测得的所述存储器单元的电阻不处于所述目标电阻分布之内时,执行所述再编程和验证过程。
11.如权利要求10所述的编程方法,还包括以下步骤,当在施加了所述再编程电流之后测得的所述存储器单元的电阻不处于所述目标电阻分布之内时,通过选择以步进电流变化重复地改变编程电流来执行额外的再编程和验证过程、将重复改变的所述编程电流施加给所述存储器单元、并在每次施加重复改变的所述编程电流之后验证测得的所述电阻直到测得的所述电阻处于所述目标电阻分布之内。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0078271 | 2011-08-05 | ||
KR1020110078271A KR20130015930A (ko) | 2011-08-05 | 2011-08-05 | 비휘발성 메모리 시스템 및 이를 위한 프로그램 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102915765A true CN102915765A (zh) | 2013-02-06 |
Family
ID=47614099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100238788A Pending CN102915765A (zh) | 2011-08-05 | 2012-02-03 | 非易失性存储系统及其编程方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130033919A1 (zh) |
KR (1) | KR20130015930A (zh) |
CN (1) | CN102915765A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108597558A (zh) * | 2018-04-23 | 2018-09-28 | 中国科学院上海微系统与信息技术研究所 | 优选相变存储器写操作电流的系统及方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11217307B2 (en) | 2018-04-05 | 2022-01-04 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Circuit and method for programming resistive memory cells |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101777388A (zh) * | 2010-01-08 | 2010-07-14 | 中国科学院上海微系统与信息技术研究所 | 一种获得相变存储器相变电阻晶化率的方法 |
US20110044097A1 (en) * | 2009-08-21 | 2011-02-24 | Macronix International Co., Ltd. | Phase change memory and operation method of the same |
CN102007541A (zh) * | 2008-03-14 | 2011-04-06 | 美光科技公司 | 相变存储器自适应性编程 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7423901B2 (en) * | 2006-03-03 | 2008-09-09 | Marvell World Trade, Ltd. | Calibration system for writing and reading multiple states into phase change memory |
US7571901B2 (en) * | 2007-06-21 | 2009-08-11 | Qimonda North America Corp. | Circuit for programming a memory element |
-
2011
- 2011-08-05 KR KR1020110078271A patent/KR20130015930A/ko not_active Application Discontinuation
- 2011-12-21 US US13/333,575 patent/US20130033919A1/en not_active Abandoned
-
2012
- 2012-02-03 CN CN2012100238788A patent/CN102915765A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102007541A (zh) * | 2008-03-14 | 2011-04-06 | 美光科技公司 | 相变存储器自适应性编程 |
US20110044097A1 (en) * | 2009-08-21 | 2011-02-24 | Macronix International Co., Ltd. | Phase change memory and operation method of the same |
CN101777388A (zh) * | 2010-01-08 | 2010-07-14 | 中国科学院上海微系统与信息技术研究所 | 一种获得相变存储器相变电阻晶化率的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108597558A (zh) * | 2018-04-23 | 2018-09-28 | 中国科学院上海微系统与信息技术研究所 | 优选相变存储器写操作电流的系统及方法 |
CN108597558B (zh) * | 2018-04-23 | 2020-10-20 | 中国科学院上海微系统与信息技术研究所 | 优选相变存储器写操作电流的系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130033919A1 (en) | 2013-02-07 |
KR20130015930A (ko) | 2013-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9019773B2 (en) | Nonvolatile memory device and method of operating the same | |
CN101399083B (zh) | 非易失性存储装置及其操作方法 | |
JP6420504B2 (ja) | メモリデバイスにおける異なるセンスノード電圧を使用するベリファイ動作 | |
CN102985976B (zh) | 包括减小其他存储单元的影响的对非易失性存储器的编程 | |
CN101689400B (zh) | 基于阈值电压分布的动态检验 | |
CN103489479B (zh) | 半导体存储器件及其操作方法 | |
EP3811363A1 (en) | Memory sub-system with dynamic calibration using component-based function(s) | |
CN101192446A (zh) | 多电平可变电阻存储装置及其驱动方法 | |
CN101266839B (zh) | 检测伪编程单元的方法和使用其对伪编程单元编程的方法 | |
CN113450856B (zh) | 存储器设备及其操作方法 | |
CN111433853B (zh) | 存储器设备中的编程电压和验证电压之间的斜坡下降感测 | |
US10366729B2 (en) | Sense circuit with two-step clock signal for consecutive sensing | |
CN103177765A (zh) | 半导体存储器件及其操作方法 | |
CN105976864A (zh) | 非易失性存储装置与用于其的写入电路及方法 | |
WO2021158249A1 (en) | Power management for multi-plane read operations | |
CN109119114B (zh) | 用于级联感测的具有两个感测节点的感测电路 | |
CN102915765A (zh) | 非易失性存储系统及其编程方法 | |
CN101231887A (zh) | 快闪存储器及其存储单元逻辑状态判断方法 | |
CN110473584A (zh) | 固态储存装置中已抹除区块的再验证方法 | |
CN106297882B (zh) | 编程非挥发性存储器装置以降低位线干扰的方法及装置 | |
US8654590B2 (en) | Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof | |
US8184469B2 (en) | Stored multi-bit data characterized by multiple-dimensional memory states | |
CN113808630A (zh) | 连续感测以确定读取点 | |
EP4049279A1 (en) | Reprogramming memory cells to tighten threshold voltage distributions and improve data retention | |
US20240185932A1 (en) | Memory device and method of operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130206 |