CN102110469B - 由多维存储器状态特征化的已存储多比特数据 - Google Patents

由多维存储器状态特征化的已存储多比特数据 Download PDF

Info

Publication number
CN102110469B
CN102110469B CN201010568301.6A CN201010568301A CN102110469B CN 102110469 B CN102110469 B CN 102110469B CN 201010568301 A CN201010568301 A CN 201010568301A CN 102110469 B CN102110469 B CN 102110469B
Authority
CN
China
Prior art keywords
memory cell
electric field
storage
state
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010568301.6A
Other languages
English (en)
Other versions
CN102110469A (zh
Inventor
约翰内斯·卡尔布
德场·考
吉安波罗·斯帕蒂尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102110469A publication Critical patent/CN102110469A/zh
Application granted granted Critical
Publication of CN102110469B publication Critical patent/CN102110469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

这里所公开的主题涉及提高存储器设备的数据存储密度。相变存储器(PCM)和阻抗随机存取存储器(PRAM)通常通过将存储器单元放置在表示“1”或“0”两个物理状态的任一个来存储数据。一个这种状态可以与另一个状态区分。这种存储数据的处理可以使得能够每个存储器单元存储一个比特。本发明的实施例在存储器单元中存储两个或多个比特，其中所述存储的比特由两个或多个独立变量至少部分地基于所述存储器单元的物理性质来特征化。将这种数据存储器的密度增加为每个存储器单元大于一个比特可以产生多种优势，例如减小的存储器制造成本和/或较小的存储器装置。

Description

由多维存储器状态特征化的已存储多比特数据
技术领域
这里公开的主题涉及提高存储器装置的数据存储密度。
背景技术
例如，相变存储器(PCM)和阻抗随机存取存储器(PRAM)通常通过将存储器单元放置在表示“1”或“0”两个物理状态的任一个来存储数据。一个这种状态可以与另一个状态区分，例如在读取过程期间，如果每一个状态的电阻不同。例如，这种存储数据的处理可以使得能够每个存储器单元存储一个比特。将这种数据存储器的密度增加为每个存储器单元大于一个比特可以产生多种优势，例如减小的存储器制造成本和/或较小的存储器装置，只举几个有限的示例。
发明内容
附图说明
将参考附图描述非限制性和非排除性示例，其中除非另有声明，贯穿全文类似的参考数字表示类似的部分。
图1示出了根据实施例的存储器单元阻抗值对脉冲幅度函数的曲线。
图2示出了根据实施例的阈值电压值和存储器单元的低电场阻抗的曲线。
图3示出了根据实施例的施加到存储器单元的电流对电压的曲线。
图4示出了根据另一个实施例的施加到存储器单元的电流对电压的曲线。
图5是根据实施例的用于存储器单元的写入处理的流程图。
图6是根据实施例的用于存储器单元的读取处理的流程图。
图7是说明了计算系统的典型实施例的示意图。
具体实施方式
贯穿该实施例对于“一个实施例”或“实施例”的参考意味着特定特征、结构或与在所要求权利主题的至少一个实施例中所包括的实施例结合描述的特性。因此，贯穿该说明书的不同位置的短语“在一个实施例中”或“实施例”不必全部表示相同的实施例。另外，可以在一个或多个实施例中组合所述特定的特征、结构或特性。
在实施例中，可以通过由彼此无关的多个状态变量特征化的存储器单元状态来表示数据，将包括多于一个比特的数据存储在存储器单元中。例如，与第二状态变量无关的第一状态变量可以意味着在实质上不影响第二状态的情况下可以改变或者更改第一状态变量，反之亦然。在另一个示例中，在相对较低电压下测量的存储器单元的阻抗(第一状态变量)可以与相同存储器单元的阈值电压(第二状态变量)无关。
这种存储器单元可以包括相变存储器(PCM)、阻抗随机存取存储器(RRAM)或者其他这种阻抗变化存储器的一部分，只列举了几个示例。这里，存储器单元可以包括存储器装置的最小可寻址单元。例如，可以由存储器装置中的多个其他存储器单元的唯一地址来识别的PCM存储器单元可以包括顶部和底部电极、加热器和相变材料。在另一个示例中，存储器单元可以包括存储少到一个比特信息的存储器的可寻址部分。在一种实现中，单独的存储器单元可以包含空间连续并且可编程的分卷元件(volumeelement)，所述分卷元件由其中存储数据的阻抗变化材料构成。可以通过施加给存储器单元的写入操作建立和/或通过读取操作检测存储器单元状态。这种存储器单元状态或状态变量可以是基于或者至少部分地基于存储器单元的物理性质。存储器单元状态或状态变量可以是时间无关的或者时间相关的，其中例如时间相关性可以由存储器单元随时间的结构或物理变化来产生。对于状态变量，这种结构改变的时间相关性不必依赖于用于对存储器单元编程(写入)的方法。存储由多个独立状态变量特征化的存储器单元状态表示的数据可以提供这样的优势，例如通过增加存储器装置的数据存储密度来减小每个存储器兆比特的制造成本。当然，如上所述存储数据的益处和细节仅仅是示例益处，所要求权利的主题没有这样限制。
在实施例中，存储器单元的状态可以由多个无关状态变量：x1(t)、x2(t)、x3(t)、x4(t)…xn(t)来特征化，其中n是整数。然后可以通过n维状态函数来描述存储器单元的状态，即ξ(t)＝ξ(x1(t)，x2(t)，x3(t)，x4(t)，…xn(t))。可以彼此独立地调节或者调谐这种n状态变量。例如，可以通过选择包括特定值的第一状态变量来特征化在存储器单元中存储的数据。也可以通过与第一状态变量独立地选择和/或调节第二状态变量来特征化在所述存储器单元中存储的数据。因此，与只存储由单一状态变量特征化存储器单元相比，存储器单元的这种特征化可以允许所述存储器单元按照相对更高的密度来存储诸如比特数据之类的数据。具体地例如，这种n维存储器单元状态的使用可以导致针对给定单元大小和/或光刻节点，从而减小每兆比特存储器的制造成本。
图1示出了根据实施例的阻性存储器单元的阻抗值110对施加到所述存储器单元的方波写入脉冲的脉冲幅度的曲线。可以通过包括中间阻抗状态(多级存储器)的一个状态变量来对在这种存储器单元中存储的数据进行特征化例如，在PCM中，通过使用合适的写入脉冲幅度将单元编程为部分非晶(或部分结晶)状态来增加数据存储密度。对于单独的数据点，可以将存储器单元预先准备为“完全”非晶(高阻)状态120。这种存储器单元也可以处于完全地结晶(低阻)状态130。按照这种模式，可以获得中间阻抗状态的连续谱。然而在实际的条件下，由于难以区分多个状态，只可以实现相对较小分立个数的状态140，其中检测这种状态可以包括测量所述存储器单元中电流和/或电压的相对较小差别。为了说明示例，每个单元存储三个数据比特可以包含8个分立的阻抗级别120、130以及组合的6个级别140，尽管所要求权利要求的主体并没有如此限制。
为了数学地描述图1的方面，可以通过1维状态函数ξ对阻性存储器单元的状态进行特征化。换句话说，可以通过单一的状态参数(或者状态变量来识别所述存储器单元的状态，所述状态参数可以包括在相对较低电场或较低电压(非破坏性读取)下测量的电阻ρlow。因此，所述状态函数可以取通用形式ξ＝ρlow(ρlow)。因此，ρlow中的下表“low”强调了可以在相对较低的电场(或电压)下测量阻抗以避免存储器单元的状态中的永久改变。为了说明特定的示例，在施加单独的变成脉冲之前，可以使用1.58mA幅度的方波脉冲将存储器单元初始设定为完全非晶/高阻状态。当然，这种编程脉冲的详情只是示例，所要求权利要求的本发明主体并没有这样限制。
如上所述，可以通过多个独立状态变量x1、x2、x3、x4…xn，其中n是整数(没有明确示出时间变量t，尽管应该理解的是这种状态变量可以是时间依赖的)。Ni可以表示多个状态，单独的状态变量xi可以在实际环境下(例如考虑在测量这些状态时所包含的物理限制)包括所述状态。
然后可以将由所述多个状态函数ξ表示的可用存储器状态的最大个数Nmax表达为每个状态变量Ni的可用状态的乘积：
N max = N 1 × N 2 × N 3 × . . . . . . × N n = Π i = 1 n N i
然后可以将状态的总数N表达为：
2≤N≤Nmax
因此，除了使用单一维度的状态之外使用多维状态对存储的数据进行特征化可以提供相对较大数量的可用状态来定义数据值。
为了说明特定示例，针对n＝2应用以上引入的表达式，可以将状态函数写作ξ＝ξ(x1，x2)，其中x1＝ρlow，x2＝Vth。换句话说，向上述状态变量x1＝ρlow增加的是第二状态变量x2＝Vth。这种状态变量可以彼此无关。状态变量x1＝ρlow可以包括在相对较低的电场(或者电压)下可测量的存储器单元阻抗，而x2＝Vth可以包括在相对较高电场(或者电压)下可测量的阈值电压，详细解释如下。
图2示出了根据实施例的写入并且存到诸如PCM存储器单元之类的存储器单元中的状态变量Vth和ρlow值的曲线200。通过施加包括与特定数据比特相对应的特定脉冲幅度和脉冲形状的电编程脉冲，可以将由这种状态变量值表示的数据比特写入到存储器单元中。例如在一种实现中，可以将编程脉冲的脉冲幅度和脉冲形状调节为特定值，以便彼此无关地选择特定的低场状态变量ρlow和高场状态变量Vth。术语“场”指的是在读取处理期间施加的电场或电压。在特定的示例中，可以将在相对较大电压(例如20mV)测量的ρlow选择作为低场状态变量，以及将所述单元的阈值电压Vth选择作为高场状态变量。因此，可以将相应的状态函数写作ξ＝ξ(ρlow，Vth)。
在图2中，为了说明特定示例，可以将具有1.64mA幅度的编程脉冲用于建立存储器单元状态220，可以将具有1.73mA幅度的编程脉冲用于建立存储器单元状态230，可以将具有1.81ma幅度的编程脉冲用于建立存储器单元状态240，以及将具有1.89mA幅度的编程脉冲用于建立存储器单元状态250，尽管要求权利要求的本发明主体并没有这样限制。可以通过改变编程脉冲的形状来建立存储器单元状态220、230、240和250内的值的变化。这种脉冲形状可以包括定义为从脉冲的峰值幅度到实质上零幅度的时间跨度(脉冲衰落)的下降沿。可以使用具有185纳秒(ns)下降沿的编程脉冲来建立每一组存储器单元状态220、230、240和250的最低值，而可以使用具有125ns下降沿的编程脉冲来建立下一个更高的值，并且可以使用具有65ns下降沿的编程脉冲来建立下一个更高的值。最后，可以使用具有5.0ns下降沿的编程脉冲来建立每一组存储器单元状态220、230、240和250的最高值。因此，可以将诸如幅度和/或下降沿之类的编程脉冲的特定值用于建立特定的状态值。换句话说，可以调节编程脉冲的幅度和/或下降沿以便对存储器单元编程，从而存储由相应存储器单元状态特征化的特定数据值。例如，曲线200示出了16个分立的状态，其中可以将这些状态用于存储16个分立的数据值。作为说明性示例，可以将由比特1101表示的数据值定义为与具有2.0伏特的阈值电压和28.0兆欧姆的低场阻抗相对应的存储器状态。另外，可以通过施加具有1.73mA的峰值幅度和65ns下降沿的写入脉冲建立针对存储器单元的这种存储器状态。此外，可以按照无穷小的步长(未示出)来调节编程脉冲的幅度和/或下降沿，使得可以存取二维ρlow乘以Vth状态空间内的实质上任意状态点。因此，可以将除了所绘制的16个值之外的更多状态用于在存储器单元中存储相对更大量的数据，从而增加了数据存储密度。当然，通过存储状态变量特征化的数据的这些细节只是示例，并且要求权利要求的本发明主题没有限制。
在另一个示例中，可以将在相对较低电压下测量的存储器单元的阻抗ρlow选择作为低场状态变量，以及将在相对较高电压下测量的存储器单元的阻抗ρhigh选择作为高场状态变量。因此，可以将相应的状态函数写作ξ＝ξ(ρlow，ρhigh)。例如，由于针对存储器俺的电流电压关系的非线性，变量ρlow和ρhigh可以彼此无关。图3和图4中示出了这种关系，示出了根据实施例的存储器单元电流对施加到所述存储器单元的电压的曲线。因此，由于特定的材料和/或设计，包括ρlow和ρhigh的这种状态函数对于不能够通过阈值电压特征化的存储器是有用的，例如对于RRAM。
在图3和图4中，曲线300和400包括针对各种编程脉冲电流幅度以及针对存储器单元的下降沿值的亚阈值电流-电压曲线。具体地，曲线300示出了高场环境，而曲线400示出了低场环境下曲线300的放大部分。为了说明特定示例，曲线310和410与1.73mA的编程脉冲电流幅度和185ns的下降沿相对应，曲线320和420与1.73mA的编程脉冲幅度和5.0ns的下降沿相对应，曲线330和430与1.89mA的编程脉冲幅度和185ns的下降沿相对应，以及曲线340和440与1.89mA的编程脉冲幅度和5.0ns的下降沿相对应。曲线300说明了高场状态变量或者可以由如上所述的阈值电压Vth表示，或者可以由高场(高电压)阻抗表示。然而，曲线400示出了电流-电压关系在低场环境下可以是实质上线性的。因此，如果在诸如20毫伏(mV)之类的相对低电压下定义和测量，ρlow和ρhigh可以不是无关的状态变量，在相对低电压下电流-电压关系可以是线性的。另一方面，由于在这种较大电压范围上电流-电压关系的非线性，在诸如20mV和2000mV的两个充分不同电压下测量的阻抗可以是无关的状态变量。
图5是根据实施例的用于存储器单元的写入处理500的流程图。在块510时，例如存储器控制器可以确定与写入到待写入存储器单元中的比特数据相对应的编程脉冲的特定特征。这种特征可以包括峰值脉冲幅度和/或脉冲形状，所述脉冲形状可以包括如上所述的脉冲下降沿。例如，写入比特数据可以包括四个比特字的序列，例如1011、1010、0101等。例如在一种实现中，这四个比特字可以单独地与由诸如阻抗和阈值电压之类的两个独立状态变量表示的特定存储器单元状态相对应。例如，可以通过施加特定的写入脉冲幅度和/或形状来存储器单元中建立诸如图2所示的那些单独的存储器状态。因此在块520时，可以将写入比特数据转化为相应的编程脉冲。在块530时，可以产生这些编程脉冲，并且例如在块540时，将这些编程脉冲施加到各个存储器单元。因此，单独的存储器单元可以通过施加单一的编程脉冲来存储多比特数据。当然，写入处理500的细节只是示例，要求权利要求的本发明主体并没有这样限制。例如，可以通过两个或更多状态变量来表示存储器状态，并且多比特数据可以包括实质上任意个数的比特。
图6是根据实施例的用于存储器单元的读取处理600的流程图。在块610时，可以向存储器单元施加第一条件以便测量表示与所存储的多比特数据值相对应的存储器状态的第一变量。例如，这种存储器状态可以包括在图2所示的16个存储器状态中的存储器状态。在具体的实现中，第一条件可以包括不会更改存储器单元状态(非破坏性读取)的相对低的电场(或者低电压)。例如，可以将这种第一条件用于测量包括低场阻抗ρlow的低场状态变量。可以测量施加低电场所产生的电流来提供ρlow的值。
在块620时，可以向存储器单元施加第二条件以便测量第二变量。例如，这种第二条件可以包括相对较高的电场(或者较高的电压)。例如，可以将这种第二条件用于测量包括阈值电压Vth的高场状态变量。在特定的实现中，可以按照相对较小的步长增加所施加的电压，直到检测到阈值事件为止。例如，如果存储器电流增加到或者超过与用于制造所述存储器单元的材料相关联的阈值电流值，所述阈值事件可能发生。这种测量过程的第一和/或后续步骤可能不会产生Vth的测量：可以通过另外的步骤来增加所施加的电压，直到检测到产生Vth测量的阈值事件为止，所述Vth测量可以包括存储器单元的第二状态。例如，对于特定的存储器单元，0.6V的施加电压产生实质上小于阈值电流Ith的测量电流：因此，Vth可能是高于0.6V。因此，可以将施加的电压增加到下一个级别，即0.7V(假设步长是0.1V)。然后可以再次测量电流并且与Ith进行比较。可以进一步增加所施加的电压，直到检测到Vth为止，所述Vth可以是一旦测量电流接近(或者大于)Ith的情况。当然，测量存储器单元状态变量的这种方法的细节只是示例，要求权利要求的本发明主体并没有这样限制。
在菱形块630时，可以进行存储器单元是否包含待测量的附加状态变量的判决，以便确定存储器状态。如果存在，过程600可以回到块620以便测量这种附加的状态变量。否则，过程600可以前进到块640，在块640可以至少部分地基于两个或更多测量的状态变量来确定存储器状态。在块650时，可以确定于这种存储器状态相对应的多比特数据值。因此，总而言之，存储器单元可以通过由特定的多维存储器状态来表示这种数据来存储这种多比特数据。这样，在确定与特定存储器状态相对应的多比特数据之后，读取这种存储器单元可以产生所存储的多比特数据。当然，施加给存储器单元或者存储器的其他部件的这种过程只是示例，要求权利要求的本发明主题并没有这样限制。
图7是说明了包括存储器设备710的计算系统700的典型实施例的示意图，例如所述存储器设备710可以包括如上所述的存储器单元的阵列。计算机设备704可以表示可以配置用于管理存储器设备710的任意设备、器具和/或机器。存储器设备710可以包括存储器控制器715和存储器722。作为示例而不是限制，计算设备704可以包括：一个或多个计算设备和/或平台，例如台式计算机、膝上型计算机、工作站、服务器设备等；一个或多个个人计算或通信设备或器械，例如个人数字助手、移动通信设备等；计算系统和/或相关联的业务提供商能力，例如数据或数据存储服务提供者/系统；和/或其组合。
应该认识到，系统700中所示的各种设备的全部或一部分以及这里所述的工艺和方法可以使用或者另外包括硬件、软件或其任意组合来实现。因此，作为示例而不是限制，计算设备704可以包括：至少一个处理单元720，所述处理单元可操作地通过总线740与存储器722相连；以及主机或存储器控制器715。处理单元720表示配置用于执行数据计算程序或过程的至少一部分的一个或多个电路，例如应用如上所述的至少一部分过程500。作为示例而不是限制，处理单元720可以包括一个或多个处理器、控制器、微处理器、微控制器、专用集成电路、数字信号处理器、可编程逻辑器件、现场可编程门阵列等或者其任意组合。处理单元720可以与存储器控制器715通信以处理和/或初始化存储器相关操作，例如读取、写入和/或擦除。例如，处理单元720可以命令存储器控制器715向存储器设备710中的一个或多个特定存储器单元施加编程脉冲。处理单元720可以包括配置用于与存储器控制器715通信的操作系统。例如，这种操作系统可以产生经由总线740发送到存储器控制器715的命令。例如，这种命令可以包括指令，所述指令用于使用如图6所述过程700之类的过程读取在存储器单元中存储的数据值。
存储器722表示任意数据存储机制。例如，存储器722可以包括初级存储器724和/或次级存储器726。例如，初级存储器724可以包括随即存取存储器、只读存储器等。尽管在该示例中与处理单元720分离地说明，应该理解的是可以将初级存储器724的全部或者一部分设置在处理单元720内或者共同位于处理单元720内/与处理单元720相连。
例如，次级存储器726可以包括与初级存储器相同或类似类型的存储器和/或一个或多个数据存储装置，例如磁盘驱动器、光盘驱动器、磁带驱动器、固态存储器驱动器等等。在特定的实现中，次级存储器726可以是操作地善于收纳计算机可读介质728、或者配置用于与计算机可读介质728相连。例如，计算机可读介质728可以包括可以任意介质，所述介质承载和/或进行针对系统700中的一个或多个设备的可存取数据、代码和/或指令。
在一个实现中，处理器单元720可以执行一个或多个应用程序以初始化存储器控制器715的命令，以在存储器设备中存储信息和/或从存储器设备中取回信息。这种应用可以包括字处理应用程序、声音通信应用程序、导航应用程序等等。例如，计算设备704可以包括输入/输出730。输入/输出732表示可以配置用于接收或者引入人输入和/或机器输入的一个或多个装置或特征，和/或表示递送或者提供人输出和/或机器输出的一个或多个装置或特征。作为示例而不是限制，输入/输出设备732可以包括可选地配置的显示器、扬声器、键盘、鼠标、轨迹球、触摸屏、数据端口等等。
在以上详细描述中，阐述了各种特定的细节，以提供对于要求权利要求的本发明主题的全面理解。然而本领域普通技术人员应该理解的是在没有这些特定细节的情况下也可以实践所要求权利要求的本发明主题。在其他示例中，没有详细描述本领域普通技术人员已知的方法、设备或系统，以便不会混淆所要求权利的本发明主题。
这里使用的术语“和”“和/或”和“或”可以包括多种意思，所述意思至少部分地依赖于其中使用这些术语的上下文环境。典型地，如果将“和/或”以及“或”用于关联列表，例如A、B或C，这里倾向于按照包含的方式使用，意味着A、B和C；以及按照排他性方式使用，意味着A、B或C。贯穿该实施例的对于“一个实施例”或“实施例”的参考意味着在所要求权利要求的本发明主体中的至少一个实施例中包括了与所述实施例结合描述的特定特征、结构或者特性。因此，贯穿该说明书在不同位置处出现的短语“在一个实施例中”或者“实施例”并不全部指代相同实施例。另外，可以在一个或多个实施例中组合所述特定特征、结构或特性。这里所述的杀伤力可以包括使用数字信号操作的机器、装置、引擎或设备。这种信号可以包括电信号、光信号、电磁信号或者提供位置之间信息的任意形式的能量。
尽管这里已经说明和描述了所存在的什么是示例实施例，本领域普通技术人员应该理解的是在不脱离所要求权利要求的本发明主题的情况下，可以进行各种其他修改，并且可以进行等价替换。此外，在不脱离这里所述中心概念的情况下，可以进行许多修改以适应对于所要求权利要求的本发明主题教导的特定情形。因此，所要求权利要求的本发明主题并不倾向于局限于所公开的特定实施例，但是所要求权利的本发明主题也可以包括落在所附权利要求及其等价物范围内的全部实施例。

Claims (15)

1.一种数据存储方法，包括：
在存储器单元中存储由两个或多个存储的比特表示的存储器状态，其中所述存储的比特由两个或多个独立变量至少部分地基于写入脉冲的幅度和/或下降沿来特征化；
在测量所述两个或多个独立变量之一之后，测量所述两个或多个独立变量的另一个；及
至少部分地基于所测量的两个或多个独立变量来确定所述存储器状态。
2.根据权利要求1所述的数据存储方法，其中所述存储的存储器状态进一步由阈值电压和/或低于所述阈值电压的电场阻抗来特征化。
3.根据权利要求1所述的数据存储方法，其中所述存储的存储器状态进一步由第一电场处的电场阻抗和/或第二电场处的第二电场阻抗来特征化，所述第一电场比所述第二电场更高。
4.根据权利要求2所述的数据存储方法，还包括：
通过向所述存储器单元施加第一电压或电流来读取所述两个或多个独立变量之一；以及
通过向所述存储器单元施加第二电压或电流来读取所述两个或多个独立变量的另一个。
5.根据权利要求1所述的数据存储方法，还包括：
通过施加所述写入脉冲来存储所述两个或多个比特。
6.根据权利要求1所述的数据存储方法，其中所述存储器单元包括相变存储器PCM单元或者阻性随机存取存储器RRAM。
7.一种非易失性存储器装置，包括：
存储器单元阵列；以及
控制器，经配置以：
在所述存储器单元阵列的存储器单元中存储由两个或多个存储的比特表示的存储器状态，其中所述存储的比特由两个或多个独立变量至少部分地基于写入脉冲的幅度和/或下降沿来特征化；
在测量所述两个或多个独立变量之一之后，测量所述两个或多个独立变量的另一个；及
至少部分地基于所测量的两个或多个独立变量来确定所述存储器状态。
8.根据权利要求7所述的非易失性存储器装置，其中所述存储的存储器状态进一步由阈值电压和/或低于所述阈值电压的电场阻抗来特征化。
9.根据权利要求7所述的非易失性存储器装置，其中所述存储的存储器状态进一步由第一电场处的电场阻抗和/或第二电场处的第二电场阻抗来特征化，所述第一电场比所述第二电场更高。
10.根据权利要求8所述的非易失性存储器装置，还包括：
通过向所述存储器单元施加第一电压或电流来读取所述两个或多个独立变量之一；以及
通过向所述存储器单元施加第二电压或电流来读取所述两个或多个独立变量的另一个。
11.根据权利要求7所述的非易失性存储器装置，还包括：
通过施加所述写入脉冲来存储所述两个或多个比特。
12.根据权利要求7所述的非易失性存储器装置，其中所述存储器单元包括相变存储器PCM单元或者阻性随机存取存储器RRAM。
13.一种数据存储系统，包括：
存储器装置包括个别存储器单元，所述个别存储器单元存储由两个或多个存储的比特表示的存储器状态，所述存储器单元是由脉冲可写入的，所述脉冲包括电流幅度和下降沿；
控制器，其经配置以：
通过向所述存储器单元施加所述脉冲来写入所述两个或多个存储的比特，其中所述两个或多个存储的比特通过两个或多个独立变量至少部分地基于写入脉冲的幅度和/或下降沿来特征化；
在测量所述两个或多个独立变量之一之后，测量所述两个或多个独立变量的另一个；及
至少部分地基于所测量的两个或多个独立变量来确定所述存储器状态；以及
处理器，用于执行一个或多个应用程序以向所述控制器发起命令来写入和/或读取所述存储器单元。
14.根据权利要求13所述的数据存储系统，其中所述存储的存储器状态进一步由阈值电压和/或低于所述阈值电压的电场阻抗来特征化。
15.根据权利要求13所述的数据存储系统，其中所述存储的存储器状态进一步由第一电场处的电场阻抗和/或第二电场处的第二电场阻抗来特征化，所述第一电场比所述第二电场更高。
CN201010568301.6A 2009-11-30 2010-11-29 由多维存储器状态特征化的已存储多比特数据 Active CN102110469B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/627,234 2009-11-30
US12/627,234 US8184469B2 (en) 2009-11-30 2009-11-30 Stored multi-bit data characterized by multiple-dimensional memory states

Publications (2)

Publication Number Publication Date
CN102110469A CN102110469A (zh) 2011-06-29
CN102110469B true CN102110469B (zh) 2016-06-29

Family

ID=43927305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010568301.6A Active CN102110469B (zh) 2009-11-30 2010-11-29 由多维存储器状态特征化的已存储多比特数据

Country Status (5)

Country Link
US (1) US8184469B2 (zh)
JP (1) JP5700635B2 (zh)
KR (1) KR101679081B1 (zh)
CN (1) CN102110469B (zh)
DE (1) DE102010060804A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899073B2 (en) 2016-06-27 2018-02-20 Micron Technology, Inc. Multi-level storage in ferroelectric memory
US11587612B2 (en) * 2019-07-03 2023-02-21 Micron Technology, Inc. Neural network memory with an array of variable resistance memory cells
CN115993943B (zh) * 2023-03-23 2023-06-13 苏州宽温电子科技有限公司 存储器特征化方法、芯片设计方法、介质和设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639825B2 (en) * 1999-12-14 2003-10-28 Infineon Technologies Ag Data memory
CN1825484A (zh) * 2005-01-06 2006-08-30 赛芬半导体有限公司 一种存储设备的操作方法
JP2008171543A (ja) * 2007-01-07 2008-07-24 Internatl Business Mach Corp <Ibm> メモリ・セル集合体を操作するための方法、メモリ・コントローラ、メモリ・チップ、およびコンピュータ・プログラム
CN101258557A (zh) * 2005-09-05 2008-09-03 梅加梅姆有限公司 增加存储器装置的存储容量的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4025527B2 (ja) * 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
JP4010400B2 (ja) * 2002-06-14 2007-11-21 シャープ株式会社 半導体記憶装置およびデータ書き込み制御方法
JP4205938B2 (ja) * 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
US7852670B2 (en) * 2005-09-05 2010-12-14 Megamem Ltd. Method for increasing storage capacity of a memory device
KR20070082473A (ko) * 2006-02-16 2007-08-21 삼성전자주식회사 문턱 전압제어 ｐｒａｍ의 프로그램 방법
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
KR101311499B1 (ko) * 2007-08-23 2013-09-25 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639825B2 (en) * 1999-12-14 2003-10-28 Infineon Technologies Ag Data memory
CN1825484A (zh) * 2005-01-06 2006-08-30 赛芬半导体有限公司 一种存储设备的操作方法
CN101258557A (zh) * 2005-09-05 2008-09-03 梅加梅姆有限公司 增加存储器装置的存储容量的方法
JP2008171543A (ja) * 2007-01-07 2008-07-24 Internatl Business Mach Corp <Ibm> メモリ・セル集合体を操作するための方法、メモリ・コントローラ、メモリ・チップ、およびコンピュータ・プログラム

Also Published As

Publication number Publication date
JP2011150774A (ja) 2011-08-04
JP5700635B2 (ja) 2015-04-15
US20110128770A1 (en) 2011-06-02
KR20110060851A (ko) 2011-06-08
US8184469B2 (en) 2012-05-22
CN102110469A (zh) 2011-06-29
DE102010060804A1 (de) 2011-06-01
KR101679081B1 (ko) 2016-11-23

Similar Documents

Publication Publication Date Title
Kannan et al. Modeling, detection, and diagnosis of faults in multilevel memristor memories
CN103548085B (zh) 多位存储器单元的条件编程
US11587615B2 (en) Cross-point memory compensation
KR101466251B1 (ko) 뉴럴 시스템을 구현하기 위한 방법들, 장치들 및 컴퓨터 판독가능 매체 및 그에 의한 전기 회로
TWI475560B (zh) 讀取磁阻式隨機存取記憶體記憶胞之非破壞性方法以及讀取架構
KR101622817B1 (ko) 저항 메모리 센싱 방법 및 디바이스
US9646685B2 (en) Resistive memory device, resistive memory, and operating method of the resistive memory device
US9846644B2 (en) Nonvolatile memory array logic
US9659645B2 (en) Resistive memory device and method of writing data
US9583189B2 (en) Memory device, operating and control method thereof
CN104871250B (zh) 用于重新形成电阻存储器单元的装置和方法
US20130326295A1 (en) Semiconductor memory device including self-contained test unit and test method thereof
US8787100B2 (en) Non-volatile memory device generating a reset pulse based on a set pulse, and method of operating the same
Yilmaz et al. A drift-tolerant read/write scheme for multilevel memristor memory
US10204037B2 (en) Memory device, memory controller and operation method thereof
CN116705110A (zh) 存储装置的电子电路及方法
CN106373606A (zh) 电阻式存储器装置及其写入方法
Yakopcic et al. Hybrid crossbar architecture for a memristor based memory
US9496031B2 (en) Method and apparatus for faster determination of a cell state of a resistive memory cell using a parallel resistor
KR20130021199A (ko) 비휘발성 메모리 소자 및 그 구동 방법
Kannan et al. Sneak path testing and fault modeling for multilevel memristor-based memories
CN102110469B (zh) 由多维存储器状态特征化的已存储多比特数据
US10269444B2 (en) Memory with bit line short circuit detection and masking of groups of bad bit lines
CN104599705B (zh) 存储器件
US9805791B2 (en) Resistive memory structure for single or multi-bit data storage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: KALB JOHANNES

Effective date: 20120620

Free format text: FORMER OWNER: KAU DERCHANG SPADINI GIANPAOLO

Effective date: 20120620

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120620

Address after: Ada van

Applicant after: Micron Technology, INC.

Address before: Santa Clara, California, USA

Applicant before: Kalb Johannes A

Co-applicant before: Kau Derchang

Co-applicant before: Spadini Gianpaolo

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Ada van

Applicant after: Micron Technology, Inc.

Address before: Ada van

Applicant before: Micron Technology, INC.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MICRON TECHNOLOGY, INC. TO: MICRON TECHNOLOGY, INC.

C14 Grant of patent or utility model
GR01 Patent grant