TWI612520B - 用於修復電阻式記憶體並且增加感測放大器的總讀取靈敏度的裝置和方法 - Google Patents

用於修復電阻式記憶體並且增加感測放大器的總讀取靈敏度的裝置和方法 Download PDF

Info

Publication number
TWI612520B
TWI612520B TW102137138A TW102137138A TWI612520B TW I612520 B TWI612520 B TW I612520B TW 102137138 A TW102137138 A TW 102137138A TW 102137138 A TW102137138 A TW 102137138A TW I612520 B TWI612520 B TW I612520B
Authority
TW
Taiwan
Prior art keywords
outputs
sense amplifiers
state
output
memory
Prior art date
Application number
TW102137138A
Other languages
English (en)
Other versions
TW201432689A (zh
Inventor
潘塔司 蘇塔亞
艾伯特 吳
常潤滋
溫士頓 李
彼得 李
Original Assignee
馬維爾國際貿易有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 馬維爾國際貿易有限公司 filed Critical 馬維爾國際貿易有限公司
Publication of TW201432689A publication Critical patent/TW201432689A/zh
Application granted granted Critical
Publication of TWI612520B publication Critical patent/TWI612520B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種記憶體包括模組和解複用器。模組被配置為監控感測放大器的輸出。感測放大器的輸出中的每個輸出被配置為處於第一狀態或者第二狀態。模組被配置為確定感測放大器的輸出中的兩個或者更多輸出處於相同狀態。相同狀態是第一狀態或者第二狀態。模組被配置為輸出感測放大器的兩個或者更多輸出的狀態。解複用器被配置為向鎖存器提供感測放大器的兩個或者更多輸出的狀態。

Description

用於修復電阻式記憶體並且增加感測放大器的總讀取靈敏度的裝置和方法 【相關申請的交叉引用】
本申請要求於2012年10月15日提交的第61/713,899號美國臨時申請的優先權。通過引用將以上引用的申請的全部公開內容結合於此。
本公開內容涉及非易失性記憶體，並且更具體地涉及具有記憶體單元的隨機存取記憶體的感測放大器的靈敏度，這些記憶體單元具有不同電阻狀態。
非易失性記憶體可以包括記憶體單元陣列。記憶體單元中的每個記憶體單元可以具有多個電阻狀態。某些非易失性記憶體(在本文中稱為“電阻式記憶體”)(諸如相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)和磁性隨機存取記憶體(MRAM))包括具有相應電阻的記憶體單元。每個電阻基於對應的記憶體單元的狀態而改變。例如記憶體單元在存儲‘0’時具有第一(或者低)電阻狀態並且在存儲‘1’時 具有第二(或者高)電阻狀態。
作為第一示例，為了確定記憶體單元的電阻狀態，可以在記憶體單元的電阻兩端施加電壓。然後可以檢測經過電阻的電流並且該電流指示電阻狀態。基於檢測的電流確定記憶體單元的電阻狀態。作為另一示例，可以向記憶體單元的電阻供應電流。然後可以檢測在電阻兩端的電壓並且該電壓指示電阻狀態。然後可以基於檢測的電壓確定記憶體單元的電阻狀態。
感測放大器用來檢測在記憶體單元的電阻兩端的電壓和/或經過這些電阻的電流。感測放大器具有製造變化並且因而表現相應的隨機偏移電壓變化。感測放大器的偏移電壓是指感測放大器中的電晶體的電壓差。偏移電壓也可以隨時間和/或感測放大的迴圈使用而改變和/或變得更大。
感測放大器的偏移電壓越大，感測放大器對記憶體單元的電阻改變的總靈敏度就越低。具有大於預定閾值的偏移電壓的感測放大器可以提供輸出誤差。例如具有大於預定閾值的偏移電壓的感測放大器可以在記憶體單元的對應電阻的狀態實際指示‘0’時提供‘1’，或者反之亦然。具有大於預定閾值的偏移電壓的感測放大器可以稱為出故障的感測放大器。出故障的感測放大器的輸出可以稱為故障。
提供一種記憶體並且該記憶體包括模組和解複用器。模組被配置為監控感測放大器的輸出。感測放大器的輸出中的每個輸出被配置為處於第一狀態或者第二狀態。模組被配置為確定感測放大器的輸出中的兩個或者更多輸出處於相同狀態。相同狀態是第一狀態或者第二狀態。模組 被配置為輸出感測放大器的兩個或者更多輸出的狀態。解複用器被配置為向鎖存器提供感測放大器的兩個或者更多輸出的狀態。
在其他特徵中，模組被配置為確定感測放大器的輸出中的多數輸出處於相同狀態。解複用器被配置為向鎖存器提供感測放大器的輸出中的多數輸出的相同狀態。
在其他特徵中，記憶體還包括記憶體單元陣列、複用器和感測放大器。記憶體單元陣列包括位元線。複用器中的每個複用器被配置為從位元線中的兩個或者更多位線接收輸出。感測放大器被配置為放大複用器的相應輸出。
在其他特徵中，記憶體還包括被配置為生成一個或者多個選擇信號的第二模組。複用器被配置為基於一個或者多個選擇信號選擇位元線。解複用器被配置為基於一個或者多個選擇信號從多個鎖存器選擇鎖存器並且向選擇的鎖存器提供多個感測放大器的輸出的狀態。
在其他特徵中，模組包括被配置為接收感測放大器的輸出中的相應輸出的邏輯門。輸出複用器被配置為基於感測放大器的輸出來選擇邏輯門的輸出。
在其他特徵中，記憶體還包括被配置為生成一個或者多個控制信號的第二模組。感測放大器中的每個感測放大器被配置為基於一個或者多個控制信號輸出複用器的相應輸出的放大版本。
在其他特徵中，在記憶體單元兩端的電壓或者經過記憶體單元的電流指示記憶體單元的電阻的電阻狀態。電阻中的每個電阻被配置為處於第一狀態或者第二狀態。
在其他特徵中，提供一種積體電路並且該積體電路包括兩個或者更多該記憶體。記憶體單元陣列包括相變隨機存取記憶體單元、電阻 式隨機存取記憶體單元和磁性隨機存取記憶體單元中的至少一種隨機存取記憶體單元。
在其他特徵中，提供一種方法並且該方法包括：監控感測放大器的輸出，其中感測放大器的輸出中的每個輸出被配置為處於第一狀態或者第二狀態；確定多個感測放大器的輸出中的兩個或者更多輸出處於相同狀態，其中相同狀態是第一狀態或者第二狀態；輸出感測放大器的輸出中的兩個或者更多輸出的狀態；並且向鎖存器提供感測放大器的輸出中的兩個或者更多輸出的狀態。
在其他特徵中，該方法還包括：確定感測放大器的輸出中的多數輸出處於相同狀態；並且向鎖存器提供感測放大器的輸出中的多數輸出的相同狀態。
在其他特徵中，該方法還包括：在多個複用器中的每個複用器處從記憶體單元陣列的兩個或者更多位線接收輸出；並且經由感測放大器放大複用器的相應輸出。
在其他特徵中，該方法還包括：生成一個或者多個選擇信號；基於一個或者多個選擇信號，經由複用器選擇位線；並且基於一個或者多個選擇信號從多個鎖存器選擇鎖存器；並且向選擇的鎖存器提供感測放大器的輸出中的兩個或者更多輸出的狀態。
在其他特徵中，該方法還包括：在邏輯門處接收感測放大器的輸出中的相應輸出；並且基於感測放大器的輸出來選擇邏輯門的輸出。
在其他特徵中，該方法還包括：生成一個或者多個控制信號；並且基於一個或者多個控制信號從感測放大器中的每個感測放大器輸出複用器的相應輸出的放大版本。
在其他特徵中，在記憶體單元兩端的電壓或者經過記憶體單 元的電流指示記憶體單元的電阻的電阻狀態；並且電阻中的每個電阻被配置為處於第一狀態或者第二狀態。
在其他特徵中，記憶體單元陣列包括相變隨機存取記憶體單元、電阻式隨機存取記憶體單元和磁性隨機存取記憶體單元。
本公開內容的更多適用領域將從具體實施方式、權利要求書和附圖中變得清楚。具體實施方式和具體示例旨在於僅舉例說明而並非旨在於限制公開內容的範圍。
10‧‧‧存儲模組
12‧‧‧介面模組
14‧‧‧控制模組
16‧‧‧記憶體模組
18‧‧‧電阻式記憶體
20‧‧‧評估模組
30‧‧‧非易失性記憶體電路
32‧‧‧陣列
34‧‧‧驅動器模組
36‧‧‧選擇模組
38‧‧‧輸出模組
40‧‧‧記憶體單元
42‧‧‧電阻
44‧‧‧輸入複用器
46‧‧‧感測放大器
48‧‧‧評估模組
50‧‧‧解複用器
52‧‧‧鎖存器
54‧‧‧導體
70‧‧‧非易失性記憶體電路
72‧‧‧評估模組
74‧‧‧輸出模組
76‧‧‧邏輯門
78‧‧‧輸出複用器
BL1,BL2,BLN‧‧‧位線
CLK1,CLK2,CLKN‧‧‧時鐘信號
Latch1‧‧‧第一鎖存器
Latch2‧‧‧第二鎖存器
SA1‧‧‧第一感測放大器
SA2‧‧‧第二感測放大器
SEL‧‧‧選擇信號
SENSE‧‧‧檢測控制信號
WL1,WL2,WLJ‧‧‧字線
圖1是根據本公開內容的存儲模組的功能框圖，該存儲模組併入具有相應評估(或者表決)模組的電阻式記憶體；圖2是根據本公開內容的併入評估模組的非易失性記憶體電路的功能框圖；圖3是根據本公開內容的非易失性記憶體電路的功能框圖，該圖圖示評估模組的元件；圖4圖示根據本公開內容的操作非易失性記憶體電路的方法。
在附圖中，可以重用標號以標識相似和/或相同元件。
以下公開的實現方式在提供用於修復具有一個或者多個出故障的感測放大器的電阻式記憶體的技術之時，提高與感測放大器關聯的總靈敏度。多個感測放大器的有效偏移電壓被減少，這增加了感測放大器的總靈敏度。
圖1示出包括介面模組12、控制模組14和記憶體模組16 的存儲模組10。存儲模組10可以是電腦、移動設備、蜂窩電話、存儲設備、網路設備、存儲驅動、快閃記憶體驅動、記憶體卡、記憶體棒、積體電路或者包括電阻式記憶體的其他設備或者電路元件。介面模組12可以直接連接到、經由一個或者多個居間設備連接到主機電腦、主機電腦的中央處理單元、網路(例如局域網和網際網路)和/或其他電路元件和/或網路設備，和/或與它們通信。控制模組14可以控制在介面模組12與記憶體模組16之間的資料傳送。控制模組14可以控制記憶體模組16和/或記憶體模組16的模組中的一個或者多個模組的操作。
記憶體模組16可以包括一個或者多個電阻式記憶體18。電阻式記憶體18中的每個電阻式記憶體可以例如是積體電路或者記憶體晶片，並且包括電阻式記憶體單元(圖2至圖3中所示)。電阻式記憶體18中的每個電阻式記憶體可以包括可以稱為表決模組(voting module)的一個或者多個評估模組20。評估模組20評估電阻式記憶體18中的感測放大器(圖2至圖3中所示)的輸出。以下關於圖2至圖4進一步具體描述這一點。
現在也參照示出非易失性記憶體電路30的圖2。可以在圖1的電阻式記憶體18中的任一電阻式記憶體中包括非易失性記憶體電路30。非易失性記憶體電路30包括陣列32、驅動器模組34、選擇模組36和一個或者多個輸出模組(示出一個輸出模組38)。陣列32可以包括記憶體單元40的經由相應字線WL1-J和位線BL1-I選擇的行和列。記憶體單元40可以包括可以經由驅動器模組34向其施加電壓和/或電流的電阻42。可以施加電壓和/或電流以選擇和/或使能位線BL1-I中的一個或者多個位線和/或讀取記憶體單元40中的一個或者多個記憶體單元。可以檢測在電阻42中的每個電阻兩端的電壓和/或經過該電阻的電流以確定電阻42的電阻狀態。這可以經由輸出模組來完成。選擇模組36可以用來選擇字線WL1-J。
輸出模組38包括輸入複用器44、感測放大器46、一個或者多個評估模組(示出一個評估模組48)、解複用器50和鎖存器52。輸出模組38可以包括三個或者更多輸入複用器44。輸入複用器44中的每個輸入複用器包括多個輸入(標識為輸入1-N)，這些輸入接收位線BL1-N中的相應位線的輸出，其中N是大於或者等於三的整數。輸入複用器44的數目可以等於或者不同於輸入複用器44中的每個輸入複用器的輸入數目。相鄰和/或非相鄰輸入複用器可以接收位線BL1-N的相同輸出中的一些或者所有輸出。如果第一輸入複用器相繼地在第二輸入複用器之前或者之後，則第一輸入複用器可以與第二輸入複用器相鄰。輸入複用器44中的每個輸入複用器接收位線BL1-N的輸出，其中N可以是大於或者等於3的整數。在一個實現方式中，N的值是奇數。在另一實現方式中，N的值等於3。
輸入複用器44中的每個輸入複用器可以從任何數目的相同位元線接收輸出。通過向相繼和/或相鄰輸入複用器提供多個位線的相同輸出，最小化在位線BL1-N與輸入複用器44之間的導體(例如導體54)的長度。
輸入複用器44基於例如可以從控制模組14接收的選擇信號SEL來選擇位元線。備選地，選擇信號SEL可以由記憶體模組16、在記憶體模組16中的模組和/或在對應的電阻式記憶體(例如電阻式記憶體18之一)中的模組生成。
感測放大器46接收輸入複用器44的相應輸出。感測放大器46的數目可以等於或者不同於輸入複用器44中的每個輸入複用器的輸入數目和/或輸入複用器44的數目。如果提供與輸入複用器44的數目相同數目的感測放大器46，則感測放大器46中的每個感測放大器可以專用於輸入複用器44之一。感測放大器46用來檢測在與位線BL1-N關聯的選擇的記憶體 單元的電阻兩端的電壓和/或經過這些電阻的電流。
感測放大器46基於一個或者多個檢測控制信號(示出一個檢測控制信號SENSE)來放大輸入複用器44的接收的輸出。感測放大器46中的每個感測放大器可以接收相同檢測控制信號或者單獨的檢測控制信號。一個或者多個檢測控制信號可以由控制模組14、記憶體模組16、在記憶體模組16中的模組和/或在對應的電阻式記憶體(例如電阻式記憶體18之一)中的模組生成。
評估模組48接收感測放大器46的輸出。在一個實現方式中，評估模組48確定感測放大器46的的輸出中的預定數目的輸出是否具有相同狀態。在另一實現方式中，評估模組48確定感測放大器46的輸出中的多數(或者多於50%)具有相同狀態。評估模組48輸出感測放大器46的輸出中的預定數目或者多數輸出的狀態。
在一個實施例中，在輸入複用器44中的每個輸入複用器上的輸入數目、輸入複用器44的數目和感測放大器46的數目是奇數。這允許確定感測放大器的多數是否具有相同輸出狀態。如果多數感測放大器具有相同輸出狀態，則可以選擇相同輸出狀態。
如果感測放大器數目是偶數，則感測放大器的最小數目是四。在這一情況下，應用多數規則。如果感測放大器的多數處於相同狀態，則選擇多數狀態。如果具有第一狀態的感測放大器數目與具有第二狀態的感測放大器數目相同(其中第二狀態與第一狀態相反)，則認為晶片不合格品並且不被使用。
解複用器50基於選擇信號SEL向鎖存器52之一提供選擇的狀態。例如，如果選擇信號SEL選擇第一位線BL1，則向第一鎖存器Latch1提供選擇的狀態。鎖存器52的數目可以匹配或者不同於：在輸入複用器44 中的每個輸入複用器上的輸入數目；輸入複用器44的數目；以及感測放大器46的數目。鎖存器52基於相應的時鐘信號CLK1-N存儲和提供從解複用器50接收的選擇的狀態作為輸出DOUT1-N。時鐘信號CLK1-N可以由控制模組14、記憶體模組16、在記憶體模組16中的模組和/或在對應的電阻式記憶體(例如電阻式記憶體18之一)中的模組生成。
現在參照圖1和3，其中示出了圖示評估模組72的元件的非易失性記憶體電路70。提供評估模組72作為示例。雖然將評估模組72示出為具有某些電路元件，但是評估模組72可以包括附加或者其他適當電路元件。可以在圖1的非易失性記憶體中的任何非易失性記憶體中包括非易失性記憶體電路70。
非易失性記憶體電路70包括陣列32、驅動器模組34、選擇模組36和輸出模組74。陣列32中的記憶體單元40可以包括可以經由驅動器模組34向其施加電壓和/或電流的電阻42。可以施加電壓和/或電流以選擇和/或使能位線BL1-I中的一個或者多個位線和/或讀取記憶體單元40中的一個或者多個記憶體單元。
可以檢測在電阻42中的每個電阻兩端的電壓和/或經過該電阻的電流以確定電阻的電阻狀態。這可以經由輸出模組74來完成。選擇模組36可以用來選擇記憶體單元陣列32的字線。
輸出模組74包括輸入複用器44、感測放大器46、一個或者多個評估模組(示出一個評估模組72)、解複用器50和鎖存器52。輸出模組74可以包括三個或者更多輸入複用器。可以包括任何數目的輸入複用器。輸入複用器44中的每個輸入複用器的輸入接收位線BL1-N中的相應位線的輸出，其中N可以是大於或者等於三的整數。輸入複用器44的數目可以等於或者不同於輸入複用器44中的每個輸入複用器的輸入數目。相鄰和/ 或非相鄰的輸入複用器可以接收位線BL1-N的相同輸出中的一些或者所有輸出。
輸入複用器44中的每個輸入複用器可以接收位線BL1-N的輸出。在一個實現方式中，N的值是奇數。在另一實現方式中，N的值等於3。輸入複用器44中的每個輸入複用器可以從任何數目的相同位元線接收輸出。輸入複用器44基於選擇信號SEL選擇位元線。
感測放大器46接收輸入複用器44的相應輸出。感測放大器46的數目可以等於或者不同於輸入複用器44中的每個輸入複用器的輸入數目和/或輸入複用器44的數目。如果提供與輸入複用器44的數目相同的感測放大器46的數目，則感測放大器46中的每個感測放大器可以專用於輸入複用器44之一。感測放大器46基於一個或者多個檢測控制信號(示出一個檢測控制信號SENSE)放大輸入複用器44的接收的輸出。感測放大器46中的每個感測放大器可以接收相同檢測控制信號或者單獨的檢測控制信號。
在所示示例實現方式中，評估模組72包括邏輯門76(諸如異NOR(XNOR)門)和輸出複用器78。XNOR門提供異或(XOR)門的取反。邏輯(或者XNOR)門76中的每個門指示對應的感測放大器的輸出是否處於相同狀態並且提供輸出Sel1-N中的相應輸出。例如第一邏輯(或者XNOR)門XNOR1指示第一感測放大器SA1和第二感測放大器SA2的輸出是否相同。來自第一邏輯門的輸出‘1’指示第一感測放大器SA1和第二感測放大器SA2的輸出的狀態相同。來自第一邏輯門的輸出‘0’指示第一感測放大器SA1和第二感測放大器SA2的輸出的狀態不同。作為備選，邏輯門76中的每個邏輯門可以替換為一個或者多個邏輯門和/或其他適當電路元件。
輸出複用器78(i)在輸出複用器78的選擇控制輸入79處 接收邏輯門76的輸出Sel1-N並且(ii)在放大器輸入處接收感測放大器46的輸出Sel1-N，這些放大器輸入被標識為輸出複用器78上的輸入1-N。輸出複用器78基於邏輯門76的輸出Sel1-N中的一個或者多個輸出來選擇感測放大器的輸出之一。感測放大器46的輸出Sel1-N控制複用器78的輸出。在一個實現方式中，感測放大器46的數目和邏輯門76的數目為三個。在這一實現方式中，具有相同狀態(或者值)的感測放大器46的任一對輸出信號在邏輯門76中的對應邏輯門上產生HIGH輸出。輸出複用器78可以針對在輸出複用器78的選擇控制輸入79上的任何數目的HIGH狀態提供選擇(或者多數)的狀態。向解複用器50提供輸出複用器78的輸出。
解複用器50基於選擇信號SEL向鎖存器52之一提供選擇的狀態。例如，如果選擇信號SEL選擇第一位線，則向第一鎖存器Latch1提供選擇的信號。鎖存器52的數目可以匹配或者不同於：在輸入複用器44中的每個輸入複用器上的輸入數目；輸入複用器44的數目；以及感測放大器46的數目。鎖存器52存儲並且基於相應的時鐘信號CLK1-N提供從解複用器50接收的選擇的狀態作為輸出DOUT1-N。
可以使用許多方法來操作在本文中公開的非易失性記憶體電路(例如圖2至圖3的非易失性記憶體電路30、70)，在圖4中圖示一種示例方法。雖然主要關於圖1至圖3的實現方式描述以下任務，但是可以容易地修改任務以應用於本公開內容的其他實現方式。雖然關於單個位線和關聯的輸入複用器、感測放大器、評估模組、邏輯門和/或輸出複用器描述任務，但是可以針對其他位線和關聯的輸入複用器、感測放大器、評估模組、邏輯門和/或輸出複用器迭代地執行任務。
該方法可以始於200。在202，選擇模組36可以選擇字線之一。控制模組14、記憶體模組16和/或在記憶體模組16中的其他模組之一 可以控制對一個或者多個字線的選擇。
在204，驅動器模組35向預定和/或選擇的位線以及向位線的一個或者多個電阻施加電壓或者電流。控制模組14、記憶體模組16和/或在記憶體模組16中的其他模組之一可以控制對位元線以及位線的一個或者多個電阻的選擇。
在206，如以上描述的那樣生成一個或者多個選擇信號(例如選擇信號SEL)以選擇相應輸入複用器的輸入(例如輸入複用器44的輸入)，輸入複用器的輸入接收位線的輸出。在208，輸入複用器向相應的感測放大器(例如感測放大器46)輸出選擇的輸入。
在210，評估模組(例如評估模組48、72之一)評估感測放大器的輸出(或者表決)以確定感測放大器的輸出中的預定數目和/或多數輸出是否具有相同狀態。評估模組輸出感測放大器的輸出中的預定數目或者多數輸出的狀態。這提供位線的提高的讀取準確度。
在210A，觸發與輸入複用器對應的感測放大器以接收(即讀取)並且放大輸入複用器的輸出。可以如以上描述的那樣生成一個或者多個檢測控制信號以使能感測放大器。
在210B，評估模組的邏輯門(例如邏輯門76)可以接收感測放大器中的兩個或者更多感測放大器的對應輸出，並且指示感測放大器的輸出中的兩個或者更多輸出是否處於相同狀態。這可以包括對感測放大器中的兩個或者更多感測放大器的對應輸出執行XNOR運算。
在210C，評估模組的輸出複用器(例如輸出複用器78)可以基於邏輯門的輸出中的一個或者多個輸出選擇感測放大器的輸出(選擇的輸出)之一。例如，如果邏輯門的輸出之一處於HIGH狀態，則可以向解複用器50提供該邏輯門的感測放大器的兩個對應輸出中的任一輸出(即該 邏輯門的輸入的狀態)作為輸出。
通過選擇感測放大器的輸出中的預定數目和/或多數輸出的相同狀態，不利用感測放大器的不同的(即不匹配感測放大器的輸出中的預定數目和/或多數輸出的狀態的)輸出。具有不同輸出的感測放大器(稱為離群(outlier)感測放大器)可能具有太高偏移電壓和/或可能具有缺陷。這提高與感測放大器關聯的總靈敏度而修復具有一個或者多個出故障的感測放大器的電阻式記憶體。
感測放大器的有效偏移電壓被減少，這增加了感測放大器的總靈敏度。由於未使用監控相同位線的成組的感測放大器中的感測放大器的輸出(或者離群值)，所以成組的感測放大器的有效偏移電壓可以等於具有相同輸出狀態的感測放大器的最高偏移電壓。具有相同輸出狀態的感測放大器的最高偏移電壓可以少於具有如下輸出的感測放大器的偏移值，該輸出具有離群值。這為成組的感測放大器產生減少的有效偏移電壓。
在212，解複用器50基於選擇信號SEL向鎖存器52之一提供由評估模組和/或輸出複用器提供的選擇的輸出。在214，接收選擇的輸出的鎖存器基於對應的時鐘信號提供選擇的輸出作為輸出模組的輸出。時鐘信號使鎖存器鎖存選擇的狀態並且為相應位元線提供選擇的狀態作為輸出。該方法可以結束於216。
以上描述的任務旨在于作為示例；可以根據應用而依次、同步、同時、連續、在重疊時間段期間或者按照不同順序執行任務。也可以根據事件實現方式和/或序列而不執行或者跳過任務中的任何任務。
例如可以並行或者依次執行在206-210中的一個或者多個步驟執行的任務。作為示例，輸入複用器的輸入可以並行並且在與在輸入複用器接收相同選擇信號時的相同時間段期間選擇位線的輸出。備選地，輸 入複用器可以基於相應的選擇信號和/或單個選擇信號的相應的指派的脈衝、頻率、幅度等來依次選擇位元線的輸出。
作為另一示例，可以並行並且在例如與在感測放大器接收相同檢測控制信號時的相同時間段期間使能感測放大器。備選地，可以基於相應的檢測控制信號和/或單個選擇信號的相應的指派的脈衝、頻率、幅度等來依次使能感測放大器。
作為更多另一示例，可以使能第一複用器、繼而使能第一感測放大器，並且向評估模組提供第一感測放大器的輸出。評估模組存儲第一感測放大器的輸出作為第一採樣(或者表決)。隨後使能第二複用器、繼而使能第二感測放大器，並且向評估模組提供第二感測放大器的輸出。評估模組存儲第二感測放大器的輸出作為第二採樣。可以迭代地繼續這一過程直至為接收相同位線的輸出的感測放大器中的每個感測放大器收集採樣。感測放大器的輸出值可以存儲於評估模組和/或對應的非易失性記憶體、電阻式記憶體(例如記憶體單元40的陣列32)、記憶體模組、控制模組和/或存儲模組中。評估模組然後可以如以上描述的那樣比較存儲的值(即收集的採樣)並且指示選擇的狀態。選擇的狀態可以與感測放大器的輸出中的預定數目和/或多數輸出的狀態相同。可以針對附加位線繼續這一過程。
雖然術語第一、第二、第三等可以在本文中用來描述各種複用器、感測放大器、鎖存器、輸出、狀態、元件和/或部件，但是這些項目不應受這些術語限制。這些術語可以僅用來區分一個項目與另一項目。術語(諸如“第一”、“第二”和其他數值術語)在本文中使用時除非上下文清楚地指示則未意味著序列或者順序。因此，以下討論的第一項目可以稱為第二項目而未脫離示例實現方式的教導。
各種術語在本文中用來描述在元件之間的物理關係。在第一 元件被稱為“在……上”、“對接到”、“連接到”或者“耦合到”第二元件時，第一元件可以直接在第二元件上、對接到、連接、設置、應用或者耦合到第二元件，或者居間元件可以存在。相反，當元件被稱為“直接在……上”、“直接對接到”、“直接連接到”或者“直接耦合到”另一元件時，可以不存在居間元件。應當以相似方式解釋用來描述在元件之間的關係的其他措辭(例如“在……之間”比對“直接在……之間”、“相鄰”比對“直接相鄰”等)。
可以完全或者部分服從IEEE標準802.11-2012、IEEE標準802.16-2009、IEEE標準802.20-2008和/或藍牙核心規範v4.0進行在本公開內容中描述的無線通信。在各種實現方式中，藍牙核心規範v4.0可以被藍牙核心規範附錄2、3或者4中的一個或者多個附錄修改。在各種實現方式中，IEEE標準802.11-2012可以由草案IEEE標準802.11ac、草案IEEE標準802.11ad和/或草案IEEE標準802.11ah補充。
前文描述在本質上僅為示例並且絕非旨在於限制公開內容、其應用或者使用。可以用多種形式實施公開內容的廣義教導。因此，儘管本公開內容包括具體示例，但是不應這樣限制公開內容的範圍，因為其他修改將在研讀附圖、說明書和所附權利要求書時變得清楚。如在本文中所用，短語A、B和C中的至少一個意味著使用非排它邏輯OR的邏輯(A或者B或者C)。應當理解，可以按照不同順序(或者同時)執行方法內的一個或者多個步驟而不更改本公開內容的原理。
在包括以下定義的本申請中，術語模組可以替換為術語電路。術語模組可以指代以下各項、是以下各項的一部分或者包括以下各項：專用積體電路(ASIC)；數位、類比或者混合類比/數位分立電路；數位、類比或者混合類比/數位積體電路；組合邏輯電路；現場可編程閘陣列 (FPGA)；執行代碼的處理器(共用、專用或者成組)；存儲由處理器執行的代碼的記憶體(共用、專用或者成組)；提供所描述的功能的其他適當硬體部件；或者以上各項中的一些或者全部(諸如在片上系統中)的組合。
如以上所用的術語代碼可以包括軟體、固件和/或微代碼，並且可以指代程式、常式、函數、類和/或物件。術語共用處理器涵蓋執行來自多個模組的一些或者所有代碼的單個處理器。術語成組處理器涵蓋與附加的處理器組合執行來自一個或者多個模組的一些或者所有代碼的處理器。術語共用記憶體涵蓋存儲來自多個模組的一些或者所有代碼的單個記憶體。術語成組記憶體涵蓋與附加的記憶體組合存儲來自一個或者多個模組的一些或者所有代碼的記憶體。術語記憶體可以是術語電腦可讀介質的子集。術語電腦可讀介質並不涵蓋經過介質傳播的瞬態電和電磁信號，並且因此可以視為有形和非瞬態。非瞬態有形電腦可讀介質的非限制示例包括非易失性記憶體、易失性記憶體、磁性存儲裝置和光學存儲裝置。
由一個或者多個處理器執行的一個或者多個電腦程式可以部分或者完全實施在本申請中描述的裝置和方法。電腦程式包括在至少一個非瞬態有形電腦可讀介質上存儲的、處理器可執行的指令。電腦程式也可以包括和/或依賴於存儲的資料。
10‧‧‧存儲模組
12‧‧‧介面模組
14‧‧‧控制模組
16‧‧‧記憶體模組
18‧‧‧電阻式記憶體
20‧‧‧評估模組

Claims (22)

  1. 一種記憶體，包括：模組，被配置為：監控多個感測放大器的輸出，其中所述多個感測放大器的所述輸出中的每個輸出被配置為處於第一狀態或者第二狀態，確定所述多個感測放大器的所述輸出中的多個輸出處於相同狀態，其中所述相同狀態是所述第一狀態或者所述第二狀態，並且輸出所述多個感測放大器的所述多個輸出的所述相同狀態；以及解複用器，被配置為向鎖存器提供所述多個感測放大器的所述多個輸出的所述相同狀態。
  2. 如申請專利範圍第1項所述的記憶體，其中：所述模組被配置為確定所述多個感測放大器的所述輸出中的多數輸出處於所述相同狀態；並且所述解複用器被配置為向所述鎖存器提供所述多個感測放大器的所述輸出中的所述多數輸出的所述相同狀態。
  3. 如申請專利範圍第1項所述的記憶體，還包括：包括多個位線的記憶體單元陣列；多個複用器，其中所述多個複用器中的每個複用器被配置為從所述多個位線中的兩個或者更多位線接收輸出；以及所述多個感測放大器，被配置為放大所述多個複用器的相應輸出。
  4. 如申請專利範圍第3項所述的記憶體，還包括被配置為生成一個 或者多個選擇信號的第二模組，其中：所述多個複用器被配置為基於所述一個或者多個選擇信號選擇所述多個位線；並且所述解複用器被配置為基於所述一個或者多個選擇信號從多個鎖存器選擇所述鎖存器，並且向選擇的所述鎖存器提供所述多個感測放大器的所述多個輸出的所述相同狀態。
  5. 如申請專利範圍第3項所述的記憶體，其中所述模組包括：多個邏輯門，被配置為接收所述多個感測放大器的所述輸出中的相應輸出；以及輸出複用器，被配置為基於所述多個感測放大器的所述輸出來選擇所述多個邏輯門的輸出。
  6. 如申請專利範圍第5項所述的記憶體，其中所述多個邏輯門是異NOR門。
  7. 如申請專利範圍第5項所述的記憶體，其中所述輸出複用器被配置為接收所述多個感測放大器的所述輸出，並且基於所述多個感測放大器的所述輸出向所述鎖存器輸出所述多個感測放大器的所述多個輸出的所述相同狀態。
  8. 如申請專利範圍第5項所述的記憶體，還包括：第二模組，被配置為生成選擇信號；以及多個鎖存器，其中所述解複用器被配置為基於所述選擇信號來選擇所述多個鎖存器中的一個鎖存器，並且向所述多個鎖存器中的選擇的所述一個鎖存器 提供所述輸出複用器的輸出。
  9. 如申請專利範圍第5項所述的記憶體，還包括被配置為生成一個或者多個控制信號的第二模組，其中所述多個感測放大器中的每個感測放大器被配置為基於所述一個或者多個控制信號來輸出所述多個複用器的所述相應輸出的放大版本。
  10. 如申請專利範圍第9項所述的記憶體，其中：在所述記憶體單元兩端的電壓或者經過所述記憶體單元的電流指示所述記憶體單元的電阻的電阻狀態；並且所述電阻中的每個電阻被配置為處於所述第一狀態或者所述第二狀態。
  11. 一種積體電路，包括多個如申請專利範圍第9項所述的記憶體，其中所述記憶體單元陣列包括相變隨機存取記憶體單元、電阻式隨機存取記憶體單元和磁性隨機存取記憶體單元中的至少一種隨機存取記憶體單元。
  12. 一種方法，用於修復電阻式記憶體，包括：監控多個感測放大器的輸出，其中所述多個感測放大器的所述輸出中的每個輸出被配置為處於第一狀態或者第二狀態；確定所述多個感測放大器的所述輸出中的多個輸出處於相同狀態，其中所述相同狀態是所述第一狀態或者所述第二狀態；輸出所述多個感測放大器的所述多個輸出的所述相同狀態；並且向鎖存器提供所述多個感測放大器的所述多個輸出的所述相同狀 態。
  13. 如申請專利範圍第12項所述的方法，還包括：確定所述多個感測放大器的所述輸出中的多數輸出處於所述相同狀態；並且向所述鎖存器提供所述多個感測放大器的所述輸出中的所述多數輸出的所述相同狀態。
  14. 如申請專利範圍第12項所述的方法，還包括：在多個複用器中的每個複用器處從記憶體單元陣列的多個位線中的兩個或者更多位線接收輸出；並且經由所述多個感測放大器放大所述多個複用器的相應輸出。
  15. 如申請專利範圍第14項所述的方法，還包括：生成一個或者多個選擇信號；基於所述一個或者多個選擇信號，經由所述多個複用器選擇所述多個位線；基於所述一個或者多個選擇信號，從多個鎖存器選擇所述鎖存器；並且向選擇的所述鎖存器提供所述多個感測放大器的所述多個輸出的所述相同狀態。
  16. 如申請專利範圍第14項所述的方法，還包括：在多個邏輯門處接收所述多個感測放大器的所述輸出中的相應輸出；並且基於所述多個感測放大器的所述輸出，選擇所述多個邏輯門的輸出。
  17. 如申請專利範圍第16項所述的方法，其中所述多個邏輯門是異NOR門。
  18. 如申請專利範圍第16項所述的方法，還包括：接收所述多個感測放大器的所述輸出；並且基於所述多個感測放大器的所述輸出，向所述鎖存器輸出所述多個感測放大器的所述多個輸出的所述相同狀態。
  19. 如申請專利範圍第16項所述的方法，還包括：生成選擇信號；並且基於所述選擇信號，選擇多個鎖存器中的一個鎖存器，並且向所述多個鎖存器中的選擇的所述一個鎖存器提供所述輸出複用器的輸出。
  20. 如申請專利範圍第16項所述的方法，還包括：生成一個或者多個控制信號；並且基於所述一個或者多個控制信號，從所述多個感測放大器中的每個感測放大器輸出所述多個複用器的所述相應輸出的放大版本。
  21. 如申請專利範圍第20項所述的方法，其中：在所述記憶體單元兩端的電壓或者經過所述記憶體單元的電流指示所述記憶體單元的電阻的電阻狀態；並且所述電阻中的每個電阻被配置為處於所述第一狀態或者所述第二狀態。
  22. 如申請專利範圍第20項所述的方法，其中所述記憶體單元陣列 包括相變隨機存取記憶體單元、電阻式隨機存取記憶體單元和磁性隨機存取記憶體單元。
TW102137138A 2012-10-15 2013-10-15 用於修復電阻式記憶體並且增加感測放大器的總讀取靈敏度的裝置和方法 TWI612520B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261713899P 2012-10-15 2012-10-15
US61/713,899 2012-10-15
US14/045,230 2013-10-03
US14/045,230 US8873309B2 (en) 2012-10-15 2013-10-03 Apparatus and method for repairing resistive memories and increasing overall read sensitivity of sense amplifiers

Publications (2)

Publication Number Publication Date
TW201432689A TW201432689A (zh) 2014-08-16
TWI612520B true TWI612520B (zh) 2018-01-21

Family

ID=50475193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137138A TWI612520B (zh) 2012-10-15 2013-10-15 用於修復電阻式記憶體並且增加感測放大器的總讀取靈敏度的裝置和方法

Country Status (4)

Country Link
US (1) US8873309B2 (zh)
CN (1) CN104718577B (zh)
TW (1) TWI612520B (zh)
WO (1) WO2014062554A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10929026B2 (en) 2016-02-23 2021-02-23 Samsung Electronics Co., Ltd. Multi-cell structure for non-volatile resistive memory
US9953728B2 (en) * 2016-07-21 2018-04-24 Hewlett Packard Enterprise Development Lp Redundant column or row in resistive random access memory
CN111383705A (zh) * 2018-12-30 2020-07-07 中电海康集团有限公司 存储器的测试电路和测试方法
US20230114966A1 (en) * 2020-01-28 2023-04-13 Micron Technology, Inc. Analog storage using memory device
CN112542195B (zh) * 2020-12-30 2021-09-14 芯天下技术股份有限公司 减小非易失性闪存芯片面积的电路及非易失性闪存芯片
CN113113062B (zh) * 2021-04-25 2021-11-23 中国电子科技集团公司第五十八研究所 一种基于3t-3mtj存储单元的磁性随机存储器及其读取方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880996A (en) * 1995-07-28 1999-03-09 Micron Technology, Inc. Memory system having non-volatile data storage structure for memory control parameters and method
US7672173B2 (en) * 2004-08-13 2010-03-02 Renesas Technology Corp. Non-volatile semiconductor memory device and semiconductor memory device
US20100054042A1 (en) * 2008-08-27 2010-03-04 Kabushiki Kaisha Toshiba Semiconductor memory device and method of inspecting the same
US8050124B2 (en) * 2007-04-04 2011-11-01 Elpida Memory, Inc. Semiconductor memory device and method with two sense amplifiers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880996A (en) * 1995-07-28 1999-03-09 Micron Technology, Inc. Memory system having non-volatile data storage structure for memory control parameters and method
US7672173B2 (en) * 2004-08-13 2010-03-02 Renesas Technology Corp. Non-volatile semiconductor memory device and semiconductor memory device
US8050124B2 (en) * 2007-04-04 2011-11-01 Elpida Memory, Inc. Semiconductor memory device and method with two sense amplifiers
US20100054042A1 (en) * 2008-08-27 2010-03-04 Kabushiki Kaisha Toshiba Semiconductor memory device and method of inspecting the same

Also Published As

Publication number Publication date
WO2014062554A1 (en) 2014-04-24
CN104718577B (zh) 2018-03-09
CN104718577A (zh) 2015-06-17
TW201432689A (zh) 2014-08-16
US20140104924A1 (en) 2014-04-17
WO2014062554A4 (en) 2014-06-12
US8873309B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
TWI612520B (zh) 用於修復電阻式記憶體並且增加感測放大器的總讀取靈敏度的裝置和方法
US9129678B2 (en) Method and apparatus for reforming a memory cell of a memory
US11190365B2 (en) Method and apparatus for PUF generator characterization
JP5502692B2 (ja) 自己参照型ｍｒａｍセルを検知するための調節可能なタイミング信号を発生するための回路
KR101623296B1 (ko) 여분의 감지 증폭기를 갖는 메모리
EP3161831B1 (en) Thermal disturb as heater in cross-point memory
TW201333948A (zh) 自我參考讀出電路、ｍｒａｍ記憶陣列，以及讀出ｍｒａｍ位元晶格之未知邏輯態的方法
US20200225284A1 (en) System-on-chip for at-speed test of logic circuit and operating method thereof
US8154275B2 (en) Apparatus and method for testing sense amplifier thresholds on an integrated circuit
KR102165427B1 (ko) 메모리 기반 puf 장치 및 그 동작 방법
US20200104206A1 (en) Compensation of read errors
CN207529369U (zh) 用于测量记忆体访问时间的系统
US10054634B2 (en) Test device
US8953395B2 (en) Memory with variable strength sense amplifier
CN111223518B (zh) 用于阻性存储单元的测试结构及耐久性测试方法
US9001568B2 (en) Testing signal development on a bit line in an SRAM
US8988957B2 (en) Sense amplifier soft-fail detection circuit
TWI471575B (zh) 預燒板、系統及方法
US7977998B2 (en) Apparatus and method for testing level shifter voltage thresholds on an integrated circuit
WO2023146520A1 (en) Memory built-in self-test with address skipping trim search
RU2565474C1 (ru) Устройство тестового контроля
RANI et al. Configurable Programmable BIST for Memory
CN114121084A (zh) 存储装置、侦测方法以及装置、存储介质
CN116263481A (zh) 时间信号的预处理装置、方法及时间测量系统
CN113227806A (zh) 基于比较器偏置对比较器进行分类

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees