TW201401772A - 表面構裝型壓電振盪器 - Google Patents

表面構裝型壓電振盪器 Download PDF

Info

Publication number
TW201401772A
TW201401772A TW102113928A TW102113928A TW201401772A TW 201401772 A TW201401772 A TW 201401772A TW 102113928 A TW102113928 A TW 102113928A TW 102113928 A TW102113928 A TW 102113928A TW 201401772 A TW201401772 A TW 201401772A
Authority
TW
Taiwan
Prior art keywords
internal terminal
layer
pads
terminal pads
integrated circuit
Prior art date
Application number
TW102113928A
Other languages
English (en)
Other versions
TWI521872B (zh
Inventor
Takuya Kojo
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daishinku Corp filed Critical Daishinku Corp
Publication of TW201401772A publication Critical patent/TW201401772A/zh
Application granted granted Critical
Publication of TWI521872B publication Critical patent/TWI521872B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0552—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the device and the other elements being mounted on opposite sides of a common substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0561—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Wire Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本壓電振盪器具有：基座、積體電路元件、以及壓電振動元件。基座具有包含交流輸出用端子之外部端子與內部端子焊墊。基座係由在4個角部形成有半圓孔包邊部之3層以上的矩形狀之陶瓷基板層積層而構成。該內部端子焊墊中，積體電路元件用之內部端子焊墊與壓電振動元件用之內部端子焊墊係由中間層之陶瓷基板角部之半圓孔包邊部之上表面所形成的外部露出配線圖案連接。

Description

表面構裝型壓電振盪器
本發明係關於一種表面構裝型壓電振盪器(以下僅稱為壓電振盪器)，其利用基座與蓋體構成封裝體，且於該基座之收納部中收納有壓電振動元件與積體電路元件，上述基座之上表面形成開口，且於內部具有收納部，上述蓋體對上述開口進行密封，本發明尤其係關於改善壓電振盪器之封裝體構造。
使用有晶體振動板等壓電振動元件之壓電振盪器可穩定地獲得精度高之振盪頻率。因此，上述壓電振盪器作為電子設備等之基準頻率源而使用於多種領域。於此種壓電振盪器中，上述積體電路元件配置於上表面形成開口之絕緣性基座之收納部，並且壓電振動元件支持固定於積體電路元件之上方，藉由蓋體對基座內部進行氣密密封。此種構成因單晶片(one-chip)積體電路元件之客製化而成為零件數比較少且簡單之構成，且有助於低成本化，上述單晶片積體電路元件內置有CMOS等之反相放大器作為振盪用放大器。對於此種壓電振盪器而言，與打線接合相比較，可實現小型化、低背化，因此，亦如專利文獻1所示，近年來大多使用金等金屬凸塊，藉由超音波熱壓接以覆晶接合方式將積體電路元件之焊墊接合至陶瓷基座之收納部之內部端子焊墊。
再者，圖10中表示收納於上述基座內之壓電振盪器之電路 之一例。
100為積體電路元件，200為壓電振動元件。
積體電路元件100例如包含：反相放大器AMP1、反相放大器AMP2、回饋電阻器Rf、限制電阻器Rd、電容器C1、以及電容器C2。P1~P3為積體電路元件100側之訊號輸入輸出部。P4、P5為壓電振動元件200側之訊號輸入輸出部。自積體電路元件100之輸出部P3輸出交流或高頻之訊號i1。交流訊號i2於壓電振動元件200之輸入輸出部P5、P4與積體電路元件100之輸入輸出部P1、P2之間流動。積體電路元件、壓電振動元件以如上所述之電路連接方式收納於基座內。訊號i1、i2之輸入輸出部P1~P5於基座內由積體電路元件之焊墊、基座之內部端子焊墊、壓電振動元件之焊墊、以及配線圖案連接。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2001-291742號公報
對於如上所述之壓電振盪器而言，若其小型化，則容易因多餘之輻射(以下稱為輻射雜訊)而對壓電振盪器之動作產生不良影響，上述多餘之輻射係自與積體電路元件之輸出焊墊(與圖10之訊號輸出部P3相對應之焊墊)連接之基座之輸出用內部端子焊墊產生交流或高頻之訊號時的輻射，該交流或高頻之訊號流經輸出用配線圖案等(積體電路元件之訊號輸出部)。
尤其對於壓電振盪器而言，即使當流經積體電路元件之訊號輸出部之積體電路元件訊號的頻率、與流經輸入用內部端子焊墊及連接上述輸入用內部端子焊墊之配線圖案等(壓電振動元件之連接部)之壓電振動元件訊號的頻率相同，亦會於兩個訊號之間產生由相位偏差或訊號波形差異引起之電位差，上述輸入用內部端子焊墊連接壓電振動元件之訊號輸入輸出部。因此，有時會因上述不同點，由於上述積體電路元件訊號與上述壓電振動元件訊號之相互作用而引起動作上之不良。一般而言，於壓電振動元件用之連接部中，壓電振動元件訊號為正弦波，相對於此，於上述積體電路元件之輸出部中，積體電路元件訊號成為矩形波，因此，積體電路元件訊號中除了包含主振動以外，亦包含成為輻射雜訊之高頻成分。壓電振盪器之頻率越高，則該高頻雜訊成分越容易作為電磁波而進行輻射。該輻射有可能會對成為發射源之壓電振動元件的訊號等產生不良影響。
因此，本發明之目的在於提供如下壓電振盪器，該壓電振盪器具有即使小型化亦不易受到輻射雜訊之不良影響之構造，其電氣特性優異，且動作上之可靠性高。
(1)為了實現上述目的，本發明之壓電振盪器，具有：絕緣性之基座，其由俯視外形為矩形形狀且積層為3層以上之複數個陶瓷基板層構成，且於該複數個陶瓷基板層之該矩形之4個角部，分別形成有沿著上下方向伸長之半圓孔包邊部(castellation)，且具有形成有複數個內部端子焊墊之收納部、及在外底面形成有4個以上之外部端子之外裝部；積體電路元件，其與該複數個內部端子焊墊之一部分電氣連接；以及 壓電振動元件，其與該複數個內部端子焊墊之另一部分電氣連接，且與該積體電路元件電氣連接；其特徵在於：該外部端子中之該4個外部端子係以不與該4個角部之半圓孔包邊部接觸之狀態下接近而形成；該4個外部端子中之一個外部端子構成交流輸出用外部端子；該複數個內部端子焊墊之該一部分與該另一部分形成於不同陶瓷基板層各自之面(以下稱為異層面)；連接該複數個內部端子焊墊之該一部分與該另一部分之外部露出配線圖案，僅形成於該3層以上之陶瓷基板層中之中間層之陶瓷基板層的該矩形之4個角部中之一對角部之一個第1半圓孔包邊部之上表面與第2半圓孔包邊部之上表面，該中間層之陶瓷基板層位於最上層之陶瓷基板層與最下層之陶瓷基板層之間；該第1半圓孔包邊部係在該基座之長邊方向上，與該矩形之4個角部中之接近於該交流輸出用外部端子之角部的第3半圓孔包邊部相對向之半圓孔包邊部；該第2半圓孔包邊部係在該基座之該俯視矩形上，位於該第3半圓孔包邊部之對角線方向之角部的半圓孔包邊部。
根據本發明，關於將該積體電路元件用之第1焊墊與該壓電振動元件用之第2焊墊予以連接之配線圖案之一部分，僅利用中間層之陶瓷基板層之一對角部之半圓孔包邊部的上表面所形成之外部露出配線圖案連接該兩個異層面，藉此，可將連接積體電路元件用之第1焊墊與壓電振 動元件用之第2焊墊之導電路徑(配線圖案)中的連接該兩個異層面之間的導電路徑，配置於遠離該交流輸出用外部端子之位置。
對於連接陶瓷基板層之異層面之間之導電路徑即該外部露出配線圖案而言，當產生由流經該交流輸出用外部端子之交流或高頻訊號引起之輻射雜訊時，與該輻射雜訊之產生源相對向之面積大於其他配線圖案之面積，因此，該外部露出配線圖案成為最易受到該輻射雜訊之不良影響之部分。然而，於本發明中，即使產生該輻射雜訊，由於將該外部露出配線圖案配置於遠離該交流輸出用外部端子之位置，故而能夠儘量抑制該輻射雜訊之不良影響。
尤其若壓電振盪器小型化，則外部端子或配線圖案、內部端子焊墊等之形成位置逐步受到限制，該交流輸出用外部端子與該外部露出配線圖案之距離亦縮短，亦更易受到該不良影響，但於本發明中，可抑制輻射雜訊之不良影響而不會妨礙表面構裝型壓電振盪器之小型化。
又，亦可將該外部露出配線圖案活用作測量壓電振動元件之特性之外部測定端子，因此，無需為了設置外部測定端子而在基座之長邊或短邊上另外形成半圓孔包邊部。尤其若壓電振盪器小型化，則如下之問題變得更顯著，但不會產生該不良，該問題係指因在基座之長邊或短邊上形成半圓孔包邊部，基座之收納部變窄，基座之強度下降，難以確保與蓋體之間之密封區域。又，由於在最終製品之狀態下進行測量，故而可進行更正確之測量。
又，以不與基座外底面之4個角部之半圓孔包邊部接觸之狀態，接近地形成4個外部端子，且外部露出配線圖案僅形成於中間層之陶 瓷基板層之一對角部之半圓孔包邊部的上表面，因此，即使將壓電振盪器焊接至電路基板，焊料亦不會沿著基座之半圓孔包邊部而上溢，即使利用金屬系之密封材料，將蓋體接合於基座之密封區域，該密封材料亦不會沿著基座之半圓孔包邊部而下落。因此，外部端子與該外部測定端子不會短路，或蓋體之密封材料與外部測定端子不會短路。
(2)對於本發明而言，較佳形態如本發明所示，除了上述構成之外，搭載於該基座之收納部之壓電振動元件，係使蓋體覆蓋於最上層之陶瓷基板層上表面之接合區域以進行氣密密封，該最上層之陶瓷基板層上表面之接合區域構成為將中央之矩形狀空間予以包圍的矩形狀框體，僅於該最上層之陶瓷基板層之該框體外側之4個角部形成該半圓孔包邊部，於該框體內側之4個角部形成去角部或曲率部。
根據上述構成，除了上述作用效果之外，最上層之陶瓷基板層之半圓孔包邊部僅位於該框體外側之4個角部，且在接近於該半圓孔包邊部之該框體內側之4個角部形成有去角部或曲率部，因此，可使基座之強度提高，並且可對應於壓電振盪器之進一步之小型化而不會使與蓋體接合之接合區域變窄。
(3)對於本發明而言，較佳實施形態如本發明所示，除了上述構成之外，該積體電路元件為矩形狀，且於一個主面上具有經由凸塊而與該複數個內部端子焊墊之該一部分覆晶接合之焊墊；該積體電路元件之該焊墊具有：接近於該積體電路元件之第1邊而形成之兩個相對向之第1焊墊、接近於與該積體電路元件之該第1邊相對向之第2邊而形成的兩個相對向之第2焊墊、以及分別形成於該第1焊墊與 該第2焊墊之間之兩個相對向之第3焊墊，該兩個第2焊墊中之一者成為交流輸出部；該基座之該複數個內部端子焊墊具有：兩個相對向之第1內部端子焊墊，其與該壓電振動元件電氣連接，並且與該積體電路元件之該兩個相對向之第1焊墊接合；兩個相對向之第2內部端子焊墊，其與該兩個相對向之第2焊墊接合；以及兩個相對向之第3內部端子焊墊，其分別與該兩個相對向之第3焊墊接合，且介於該第1內部端子焊墊與該第2內部端子焊墊之間；沿著該兩個相對向之第1內部端子焊墊各自周圍之一部分，在同一面上分別形成該兩個相對向之第3內部端子焊墊、及分別使該兩個相對向之第3內部端子焊墊延伸之兩個配線圖案，從而構成輻射雜訊阻斷用導電路徑；該第1內部端子焊墊與該第2內部端子焊墊介隔該輻射雜訊阻斷用導電路而隔開。
根據上述構成，除了上述作用效果之外，沿著該第1內部端子焊墊周圍之一部分，於同一面上形成該第3內部端子焊墊、及使該第3內部端子焊墊延伸之配線圖案，藉此，可介隔同一面之該第3內部端子焊墊及其配線圖案，隔開地形成與該壓電振動元件電氣連接之第1內部端子焊墊及第2內部端子焊墊，該第2內部端子焊墊之一方包含該交流輸出部。因此，即使流經該第2內部端子焊墊之一方之交流或高頻訊號產生多餘之輻射雜訊，該輻射雜訊亦會被由該第3內部端子焊墊與使該第3內部端子焊墊延伸之配線圖案構成的導電路阻斷，從而難以到達在同一面上與更易 受到不良影響之該壓電振動元件連接之第1內部端子焊墊。亦即，能夠抑制由該第2內部端子焊墊之交流輸出部產生之多餘輻射(輻射雜訊)之影響波及電氣連接於該第1內部電極焊墊的壓電振動元件。
尤其對於壓電振盪器而言，即使當流經該第2內部端子焊墊之一個交流輸出部之訊號的頻率、與流入至連接壓電振動元件之該第1內部端子焊墊之訊號的頻率相同時，亦會導致相位偏移，而且會因訊號波形不同而產生電位差，因此，有時會因該不同點而引起如下不良，該不良由該第2內部端子焊墊之交流輸出側與該第1內部端子焊墊之相互作用而產生。相對於此，根據本發明，利用由同一面之該第3內部端子焊墊與使該第3內部端子焊墊延伸之配線圖案構成之導電路徑，阻斷與該壓電振動元件電氣連接之第1內部端子焊墊及第2內部端子焊墊，因此，能夠抑制由該相互作用產生之不良，該第2內部端子焊墊之一方包含該交流輸出部。
(4)對於本發明而言，較佳實施形態如本發明所示，除了上述構成之外，該壓電振動元件為經AT切割之晶體振動板。
(5)對於本發明而言，較佳實施形態如本發明所示，除了上述構成之外，該基座由最下層之底部、中間層之第1堤部、及最上層之第2堤部構成，該最下層之底部由包含陶瓷材料之俯視矩形狀之一塊板構成，該中間層之第1堤部藉由陶瓷材料呈俯視框形狀地積層於該最下層之底部上，該最上層之第2堤部藉由陶瓷材料呈俯視框形狀地積層於該中間層之第1堤部上；，該最下層之基座之收納部具有：第1收納部，其由該中間層之第1堤部形成且收納該積體電路元件；以及第2收納部，其由該最上層之第2堤 部形成且收納該壓電振動元件，於該第1收納部之內底面形成有該複數個內部端子焊墊。
(6)對於本發明而言，較佳實施形態如本發明所示，除了上述構成之外，該基座由中間層之中板部、上層之第3堤部、及下層之第4堤部構成，該中間層之中板部係藉由陶瓷材料而形成為俯視矩形狀之一塊板，該上層之第3堤部藉由陶瓷材料呈俯視框形狀地積層於該中間層之中板部上方，該下層之第4堤部藉由陶瓷材料呈俯視框形狀地積層於該中間層之中板部下方，該基座之收納部由第3收納部與第4收納部形成，該第3收納部由該上層之第3堤部形成且收納該壓電振動元件，該第4收納部由該下層之第4堤部形成且收納該積體電路元件，於該第4收納部之內底面形成有該第1內部端子焊墊~第3內部端子焊墊。
(7)對於本發明而言，較佳實施形態如本發明所示，除了上述構成之外，其具有：兩個第1配線圖案，其使該兩個相對向之第1內部端子焊墊分別延伸至該基座之該矩形之4個角部的4個半圓孔包邊部中之該第1半圓孔包邊部及該第2半圓孔包邊部；兩個第2配線圖案，其使該兩個相對向之第2內部端子焊墊分別延伸至與該第1半圓孔包邊部及該第2半圓孔包邊部相對向的剩餘之兩個半圓孔包邊部；以及兩個雜訊阻斷用配線圖案，其於該基座之短邊方向上，自使該兩個相對向之第3內部端子焊墊分別延伸之該兩個配線圖案延伸至該基座之內底面之端部為止。
(8)對於本發明而言，較佳實施形態如本發明所示，除了上述構成之外，該中間層之該陶瓷基板層之半圓孔包邊部與該最上層及該最下層之該陶瓷基板層各自中之至少一個半圓孔包邊部相比較，相對朝內 側凹陷。
如上所述，本發明之目的在於提供如下壓電振盪器，該壓電振盪器對應於小型化，不易受到輻射雜訊之不良影響，電氣特性優異且可靠性更高。
1、7‧‧‧基座
2‧‧‧積體電路元件
3‧‧‧壓電振動元件
6、8‧‧‧晶體振盪器
10‧‧‧收納部
11‧‧‧底部
12、13‧‧‧堤部
NT1、NT2‧‧‧第1內部端子焊墊
NT3、NT4‧‧‧第2內部端子焊墊
NT5、NT6‧‧‧第3內部端子焊墊
H1、H2‧‧‧第1配線圖案
H3、H4‧‧‧第2配線圖案
H5、H6‧‧‧第3配線圖案
圖1係表示本發明之第1實施例之剖面圖。
圖2係本發明之第1實施例中之搭載圖1之積體電路元件與壓電振動元件之前的基座之俯視圖。
圖3係本發明之第1實施例中之圖1之基座之仰視圖。
圖4係適用於本發明之積體電路元件之仰視圖。
圖5係表示本發明之第2實施例之剖面圖。
圖6係本發明之第2實施例中之搭載圖5之積體電路元件之前的基座之仰視圖。
圖7係關於本發明之第3實施例之搭載積體電路元件與壓電振動元件之前的基座之俯視圖。
圖8係關於本發明之第4實施例且表示基座之半圓孔包邊部之變形例之剖面圖。
圖9係表示本發明之第5實施例之剖面圖。
圖10係壓電振盪器之電路圖。
以下，參照圖式對本發明之實施例之壓電振盪器進行說明。圖1~圖3表示本發明之第1實施例，圖4係適用於本發明之積體電路元件之仰視圖。圖5及圖6表示本發明之第2實施例，圖7表示本發明之第3實施例，圖8表示本發明之第4實施例，圖9表示本發明之第5實施例。於各實施例中，對共用或對應之部分標記有相同符號。於各實施例中，將晶體振盪器用作壓電振盪器。
參照圖1~圖4對第1實施例進行說明。
晶體振盪器6具有：具有凹部之基座1、收納於基座1之凹部下方之積體電路元件2、收納於基座1之凹部上方之壓電振動元件3、以及接合於基座1之開口部之蓋體4。藉由基座1與蓋體4構成晶體振盪器6之封裝體。使用密封材料5將基座1與蓋體4接合。壓電振動元件3例如由經AT切割之晶體振動板構成。基座1之內部因密封材料5之接合而被氣密地密封。
於晶體振盪器6中，基座1僅上部形成開口。積體電路元件2收納於基座1之內底面10a1。壓電振動元件3收納於基座1之上部。晶體振盪器6係積層有積體電路元件2與壓電振動元件3之積層型配置之晶體振盪器。
基座1之陶瓷基板層積層為3層，且整體上成為長方體。基座1由最下層之底部11、中間層之堤部12、以及最上層之堤部13構成。底部11由俯視矩形狀之一塊板構成，該一塊板包含氧化鋁等絕緣性之陶瓷材料。堤部12、13藉由氧化鋁等絕緣性之陶瓷材料而形成為俯視框形狀。
根據上述構成，在剖面觀察時，基座1形成為具有凹形之收 納部10之箱狀體。堤部13之上表面形成為平坦面。堤部12、13構成基座1之側壁部。堤部13之上表面成為基座1之上端面。收納部10為俯視矩形狀，且由下部側之第1收納部10a與上部側之第2收納部10b構成。積體電路元件2收納於第1收納部10a。壓電振動元件3收納於第2收納部10b。於堤部13之框體內側之4個角部形成有曲率部R1、R2、R3、R4。基座1為底部11、堤部12、13之3層構造，但根據基座1之收納部10之構造，該基座1可為單層或雙層之構成，亦可為4層以上。
基座1之堤部13之上表面成為與蓋體4接合之接合區域13a。該接合區域13a由金屬膜構成。具體而言，接合區域13a由包含鎢或鉬等金屬化材料之金屬化層、積層於該金屬化層之鎳層、以及積層於該鎳層之金層該3層金屬膜構成。鎢或鉬係活用厚膜印刷技術且藉由金屬化技術，於陶瓷煆燒時一體地形成。於該金屬化層上，藉由鍍敷而依序形成鎳層與金層。
於俯視矩形形狀之基座1之外周壁上，在該矩形之4個角部形成有沿著上下方向伸長之複數個半圓孔包邊部(凹處)C1、C2、C3、C4。上述半圓孔包邊部相對於基座1之外周壁，沿著上下方向形成有圓弧狀之缺口。接合區域13a藉由導電通孔V2或形成於半圓孔包邊部C2上部之未圖示之配線圖案中的至少任一者，電氣導出至形成於基座1之外底面1a2之外部端子焊墊GT2，上述導電通孔V2上下地貫通連接基座1之堤部12、13。外部端子焊墊GT2連接於地線，藉此，金屬製之蓋體4經由接合區域13a及導電通孔或半圓孔包邊部上部之配線圖案等而接地。由於上述蓋體4接地，故而可獲得晶體振盪器6之電磁屏蔽效果。
於基座1內，藉由堤部12而形成有收納積體電路元件2之俯視大致矩形狀之第1收納部10a。堤部12之圖中左右兩側之內側面較堤部13更朝內方突出，圖中，堤部12左側之突出部分成為保持壓電振動元件3之一端部的保持台10c，圖中右側之突出部分成為枕部10d，該枕部10d位於介隔第1收納部10a而與保持台10c相對向之位置。於第1收納部10a之上方，形成有由堤部13構成之第2收納部10b。再者，於第1收納部10a之內底面10a1(基座1之內底面)上，沿著左右方向並排設置有分別位於圖中上下之兩個成對的第1內部端子焊墊NT1、NT2、第2內部端子焊墊NT3、NT4、以及第3內部端子焊墊NT5、NT6。第1收納部10a形成為具有與上述並排設置方向平行之兩條既定邊101a、102a之俯視大致矩形狀。
於作為基座1之最下層之底部11之上表面即第1收納部10a的內底面10a1上，並排地形成有與積體電路元件2之各焊墊連接之複數個矩形狀之內部端子焊墊NT(NT1~NT6之總稱)、及使上述複數個矩形狀之內部端子焊墊NT延伸之配線圖案H(後述之H1~H6之總稱)。具體而言，如圖2所示，於內部端子焊墊NT上，兩個成對之第1內部端子焊墊NT1、NT2中之一者用以輸入交流訊號，另一者用以輸出交流訊號，該第1內部端子焊墊NT1、NT2電氣連接於壓電振動元件3之省略圖示之訊號輸入焊墊與訊號輸出焊墊，且與積體電路元件2之兩個成對之第1焊墊21、22連接。積體電路元件2之第1焊墊21、22中之一者經由第1內部端子焊墊NT1、NT2中之一者而連接於壓電振動元件3之訊號輸入焊墊，第1焊墊21、22中之另一者經由第1內部端子焊墊NT1、NT2中之另一者而連接於壓電振動元件3之訊號輸出焊墊。兩個成對之第2內部端子焊墊NT3、NT4中之一 者用以輸出積體電路元件2之交流訊號，另一者用以使積體電路元件2接地，該第2內部端子焊墊NT3、NT4與積體電路元件2之兩個成對之第2焊墊23、24連接。於該情形時，在第1實施例中，積體電路元件2之第2焊墊23成為自積體電路元件2輸出交流訊號之焊墊，輸出之交流訊號輸出至第2內部端子焊墊NT3。兩個成對之第3內部端子焊墊NT5、NT6均為被施加了直流電位之焊墊，且與積體電路元件2之兩個成對之第3焊墊25、26連接。上述直流電位或接地電位由積體電路元件2施加。配線圖案H中，第1配線圖案H1、H2分別使第1內部端子焊墊NT1、NT2延伸。第2配線圖案H3、H4分別使第2內部端子焊墊NT3、NT4延伸。第3配線圖案H5、H6分別使第3內部端子焊墊NT5、NT6延伸。再者，兩個成對之第3內部端子焊墊NT5、NT6均被施加了直流電位，但亦可與接地電位組合。
又，如圖2所示，沿著第1內部端子焊墊NT1之兩條邊之周圍(局部周圍)形成第3內部端子焊墊NT5與第3配線圖案H5，並且沿著第1內部端子焊墊NT2之兩條邊之周圍(局部周圍)形成第3內部端子焊墊NT6與第3配線圖案H6。第3內部端子焊墊NT5及第3配線圖案H5、與第3內部端子焊墊NT6及第3配線圖案H6均形成有輻射雜訊阻斷用導電路徑，該輻射雜訊阻斷用導電路徑進行阻斷，使得來自積體電路元件2之第2焊墊23之輻射雜訊不會到達第1內部端子焊墊NT1、NT2側。第1內部端子焊墊NT1、NT2與第2內部端子焊墊NT3、NT4介隔上述輻射雜訊阻斷用導電路徑而相互隔開。藉此，抑制自積體電路元件2之第2焊墊23產生之輻射雜訊到達第1內部端子焊墊NT1、NT2側。輻射雜訊阻斷用導電路徑具有阻斷輻射雜訊之作用，因此，直流電位施加至第3內部端子焊墊 NT5、NT6。該電位由積體電路元件2施加。當然，與上述同樣地，亦可與接地電位組合。
而且，第1內部端子焊墊NT1、NT2與第2內部端子焊墊NT3、NT4在與第1收納部10a之既定邊101a、102a平行之方向上，形成得比第3內部端子焊墊NT5、NT6更寬闊，該第3內部端子焊墊NT5、NT6位於第1內部端子焊墊NT1、NT2與第2內部端子焊墊NT3、NT4之間。又，相對於經由第1收納部10a之中心點O且與既定邊101a、102a平行之假想線L1，第1內部端子焊墊NT1、NT2、第2內部端子焊墊NT3、NT4以及第3內部端子焊墊NT5、NT6大致對稱地相向配置。第3內部端子焊墊NT5、NT6沿著經由第1收納部10a之中心點O且與既定邊101a、102a正交之假想線L2而大致相向地配置。
再者，於第1實施例中，沿著NT11、NT21與NT12、NT22該兩條邊之周圍，呈大致L字形狀且與假想線L1大致對稱地形成有第3內部端子焊墊NT5、NT6與第3配線圖案H5、H6，上述NT11、NT21係形成為矩形狀之第1內部端子焊墊NT1、NT2中之最靠近第2內部端子焊墊NT3、NT4之一條邊，上述NT12、NT22係最靠近面向外部環境之堤部12之一條邊。亦即，第3內部端子焊墊NT5與第3配線圖案H5係呈大致L字形狀地形成包圍第1內部端子焊墊NT1之第1輻射雜訊阻斷用導電路徑，另外，第3內部端子焊墊NT6與第3配線圖案H6係呈大致L字形狀地形成包圍第1內部端子焊墊NT2之第2輻射雜訊阻斷用導電路徑。如此，使第3內部端子焊墊NT5、NT6與第3配線圖案H5、H6呈大致L字形狀而形成上述輻射雜訊阻斷用導電路徑，藉此，不會隨著形成上述各導電路徑 而使第1收納部10a之面積不必要地擴大，且第1內部端子焊墊NT1、NT2會確實地被各導電路徑包圍，另外，可介隔各導電路徑而與第2內部端子焊墊NT3、NT4隔開。
於作為基座1之最下層之底部11之下表面(構成外裝部之一部分)，形成有與外部零件或外部設備連接之複數個外部端子焊墊GT。具體而言，如圖3所示，以不與基座1底面之4個角部之半圓孔包邊部C1、C2、C3、C4接觸的狀態，接近地形成外部端子焊墊GT1、GT2、GT3、GT4。又，外部端子焊墊GT1、GT2、GT3、GT4經由導電通孔V1、V2、V3、V4且經由第2配線圖案H3、H4與第3配線圖案H5、H6，電氣導出至第2內部端子焊墊NT3、NT4與第3內部端子焊墊NT5、NT6中之任一者，上述導電通孔V1、V2、V3、V4上下地貫通連接基座1之底部11。再者，於本發明中，第2內部端子焊墊NT3與第2配線圖案H3係與後述之成為積體電路元件2之交流輸出部之第2焊墊23連接，且藉由上下地貫通連接基座之底部11之導電通孔V1，電氣導出至形成於基座底面側之外部端子焊墊GT1，藉此，最終構成為交流輸出用外部端子。
於作為基座1之中間層之堤部12之上表面(第2收納部10b之內底面)，形成有搭載壓電振動元件3之保持台10c。於保持台10c之上表面，形成有與壓電振動元件3之激振電極連接之第4內部端子焊墊NT7、NT8、及分別使第4內部端子焊墊NT7、NT8延伸之第4配線圖案H7、H8。更具體而言，與壓電振動元件3之一個激振電極31連接之第4內部端子焊墊NT7係藉由第4配線圖案H7而延伸至堤部12角部之半圓孔包邊部C3為止。延伸至該半圓孔包邊部C3為止之第4配線圖案H7僅利用如下部分、 及形成於除了堤部13與底部11之外的堤部12之半圓孔包邊部C3上表面之外部露出配線圖案H9，連接兩個異層面(作為最下層之底部11之上表面與作為中間層之堤部12之上表面)，上述部分係藉由第1配線圖案H1而自上述第1內部端子焊墊NT1延伸至底部11角部之半圓孔包邊部C3為止之部分。又，與壓電振動元件3之另一個激振電極32連接之第4內部端子焊墊NT8係藉由第4配線圖案H8而延伸至堤部12角部之半圓孔包邊部C4為止。延伸至該半圓孔包邊部C4為止之第4配線圖案H8僅利用如下部分、及形成於除了最上層之堤部13與最下層之底部11之外的中間層之堤部12之半圓孔包邊部C4上表面之外部露出配線圖案H10，連接兩個異層面(作為最下層之底部11之上表面與作為中間層之堤部12之上表面)，上述部分係藉由第1配線圖案H2而自第1內部端子焊墊NT2延伸至底部11角部之半圓孔包邊部C4為止之部分。
如上所述之構成之基座1係使用眾所周知之陶瓷積層技術或金屬化技術而形成，上述各內部端子焊墊、外部端子焊墊及配線圖案為如下構成，該構成係與接合區域13a之形成過程同樣地，於鎢或鉬等之金屬化層之上表面形成鍍鎳層、鍍金層之各個層而成。
又，外部露出配線圖案H9、H10形成於半圓孔包邊部C3、C4，該半圓孔包邊部C3、C4位於遠離交流輸出用外部端子GT1之位置。亦即，外部露出配線圖案H9形成於半圓孔包邊部C3，該半圓孔包邊部C3位於在基座1之長邊方向上與半圓孔包邊部C1相對向之位置，外部露出配線圖案H10形成於半圓孔包邊部C4，該半圓孔包邊部C4位於基座1上之半圓孔包邊部C1之對角位置。
積體電路元件2係內置有C-MOS等之反相放大器(振盪用放大器)之單晶片積體電路元件，且與壓電振動元件3一併構成振盪電路。如圖4所示，積體電路元件2之焊墊例如形成為矩形狀，且形成有接近於積體電路元件之第1邊2A之兩個相對向的第1焊墊21、22、接近於與第1邊2A相對向之第2邊2B之兩個相對向的第2焊墊23、24、以及形成於第1焊墊與第2焊墊之間之兩個相對向的第3焊墊25、26。兩個第1焊墊21、22與壓電振動元件3之激振電極31、32電氣連接，兩個第2焊墊23、24中之一者係以成為交流輸出部之方式而構成。對於積體電路元件2而言，例如經由金等之金屬凸塊C且藉由利用了例如超音波熱壓接之覆晶接合法，電氣且機械性地將積體電路元件2之複數個焊墊21~26與形成於基座1之積體電路元件用內部端子焊墊NT1~NT6予以接合。
壓電振動元件3保持既定間隔地搭載於積體電路元件2之上方。壓電振動元件3例如為矩形狀之AT切割晶體振動板，與該壓電振動元件3之表背面相對向地形成有一對矩形狀之激振電極31、32與上述激振電極31、32之引出電極。上述電極例如係由鉻或鎳之基底電極層、銀或金之中間電極層、及鉻或鎳之上部電極層構成之積層薄膜、以及由鉻或鎳之基底電極層與銀或金之上部電極層構成之積層薄膜。上述各電極可藉由真空蒸鍍法或濺鍍法等薄膜形成方法而形成。
例如使用膏狀之銀填料等含有金屬微小片之矽氧系導電樹脂接著劑(導電性接合材料)S，將壓電振動元件3與基座1予以接合。如圖1所示，導電性樹脂接著劑S塗佈於第1內部端子焊墊NT7及第2內部端子焊墊NT8之上表面。導電性樹脂接著劑S介於上述壓電振動元件3與 保持台10c之間且硬化，藉此，電氣且機械性地將上述壓電振動元件3與保持台10c彼此接合。根據以上內容，與基座1之第1收納部10a之內底面之間設置間隙，並且將壓電振動元件3之相對向之另一端部接合於保持台10c，從而懸臂保持壓電振動元件3之一端部。
對基座1進行氣密密封之蓋體4例如為如下構成，即，於包含科伐合金(Kovar)等之芯材上形成有金屬硬焊材料(密封材料)，且該構成成為使包含該金屬硬焊材料之密封材料5與基座1之接合區域(金屬膜)13a接合之構成。金屬製之蓋體4在俯視外形與陶瓷基座之相關外形大致相同，或稍小於陶瓷基座之相關外形。
由蓋體4覆蓋基座1之接合區域13a，使蓋體4之密封材料5與基座之接合區域13a熔融硬化，且進行氣密密封，藉此完成晶體振盪器6，上述基座1於收納部10中容納有積體電路元件2與壓電振動元件3。
圖5及圖6所示之第2實施例之晶體振盪器8係H型配置之晶體振盪器，其於基座7之下部凹部之內底面收納有積體電路2，且於上部凹部之內底面收納有壓電振動元件3，上述基座7具有上部與下部形成開口之凹部。關於與第1實施例相同之部分，將說明之一部分予以省略。
基座7係由中板部71、堤部72以及堤部73整體上構成為長方體。中板部71由俯視矩形狀之一塊板構成，該俯視矩形狀之一塊板為中間層且包含氧化鋁等絕緣性之陶瓷材料。堤部72呈積層於中板部71上之最上層之陶瓷材料的俯視框形狀(構成為將中央之矩形狀之空間予以包圍的矩形狀之框體)。堤部73呈積層於中板部71下之最下層之陶瓷材料的俯視框形狀(構成為將中央之矩形狀之空間予以包圍的矩形狀之框體)。基座 7上下地具有俯視矩形狀之兩個收納部70a、70b，且形成為剖面呈大致H形狀之箱狀體。於收納部70a之周圍形成有堤部(側壁部)72。堤部72之上表面(端面)形成為平坦面。於上述收納部70b之周圍形成有堤部(側壁部)73。堤部73之下表面(端面)形成為平坦面。壓電振動元件3收納於收納部70a。積體電路元件2收納於下部收納部70b。於堤部72與堤部73之位於框體內側之4個角部形成有去角部M1、M2、M3、M4(圖6中僅圖示了堤部73)。再者，陶瓷多層基板並非如本形態般限定於3層構造之基座，根據基座之收納部之構造，該陶瓷多層基板亦可為4層以上。
基座1之最上層即堤部72之上表面(端面)平坦，且其為與蓋體4接合之接合區域(金屬膜)72a。接合區域72a由包含鎢或鉬等金屬化材料之金屬化層、積層於該金屬化層之鎳層、以及積層於該鎳層之金層構成。鎢或鉬係活用厚膜印刷技術且藉由金屬化技術，於陶瓷煆燒時一體地形成，於金屬化層上，藉由鍍敷而依序形成鎳層、金層。
於基座7之外周壁之4個角部，形成有沿著上下方向伸長之複數個半圓孔包邊部C1、C2、C3、C4。上述半圓孔包邊部相對於基座7之外周壁，沿著上下方向形成有圓弧狀之缺口。接合區域72a藉由未圖示之導電通孔或形成於半圓孔包邊部C2上部之未圖示之配線圖案中之至少任一者，電氣導出至形成於基座底面側之外部端子焊墊GT2之一部分，上述未圖示之導電通孔上下地貫通連接基座之堤部72與中板部71。外部端子焊墊GT2連接於地線，藉此，金屬製之蓋體經由接合區域72a、導電通孔或半圓孔包邊部上部之配線圖案等而接地，從而可獲得表面構裝型晶體振盪器之電磁屏蔽效果。
於基座7內部，在下方面上形成有俯視大致矩形狀之第2收納部70b，其由堤部(側壁部)73構成且收納積體電路素子2，在上方面上形成有俯視大致矩形狀之第1收納部70a，其由堤部(側壁部)72構成且收納壓電振動元件3。第2收納部70b形成為具有與如下方向平行之兩條既定邊71b、72b之大致矩形狀，上述方向係並排設置有第1內部端子焊墊NT1、NT2、第2內部端子焊墊NT3、NT4、以及第3內部端子焊墊NT5、NT6之方向。
於基座7之中間層即中板部71之下表面(上述第2收納部70b之內底面)，並排地形成有與積體電路元件2連接之複數個矩形狀之內部端子焊墊NT、及使上述複數個矩形狀之內部端子焊墊NT延伸之配線圖案H。具體而言，如圖6所示，形成有與壓電振動元件3電氣連接且與積體電路元件2之第1焊墊21、22連接之兩個相對向之第1內部端子焊墊NT1、NT2、與積體電路元件2之第2焊墊23、24連接之兩個相對向之第2內部端子焊墊NT3、NT4、以及與積體電路元件2之第3焊墊25、26連接之兩個相對向之第3內部端子焊墊NT5、NT6作為基座7之中間層即中板部71之下表面(上述第2收納部70b之內底面)之內部端子焊墊NT。形成有分別使第1內部端子焊墊NT1、NT2延伸之第1配線圖案H1、H2、分別使第2內部端子焊墊NT3、NT4延伸之第2配線圖案H3、H4、以及分別使第3內部端子焊墊NT5、NT6延伸之第3配線圖案H5、H6作為基座7之中間層即中板部71之下表面(上述第2收納部70b之內底面)之配線圖案H。
又，如圖6所示，沿著第1內部端子焊墊NT1之兩條邊之周圍(局部周圍)形成第3內部端子焊墊NT5、與使第3內部端子焊墊NT5 延伸之第3配線圖案H5，並且沿著第1內部端子焊墊NT2之兩條邊之周圍(局部周圍)形成第3內部端子焊墊NT6、與使第3內部端子焊墊NT6延伸之第3配線圖案H6，藉此，隔開地形成第1內部端子焊墊NT1、NT2與第2內部端子焊墊NT3、NT4。
而且，第1內部端子焊墊NT1、NT2與第2內部端子焊墊NT3、NT4在與第2收納部70b之既定邊71b、72b平行之方向上，形成得比第3內部端子焊墊NT5、NT6更寬闊，該第3內部端子焊墊NT5、NT6位於第1內部端子焊墊NT1、NT2與第2內部端子焊墊NT3、NT4之間。又，相對於經由第2收納部70b(積體電路元件用之收納部)之中心點O且與既定邊71b、72b平行之假想線L1，兩個第1內部端子焊墊NT1、NT2、兩個第2內部端子焊墊NT3、NT4、以及兩個第3內部端子焊墊NT5、NT6大致對稱地相向配置，並且兩個第3內部端子焊墊NT5、NT6沿著經由第2收納部70b之中心點O且與既定邊71b、72b正交之假想線L2而大致相對向地配置。
沿著NT11、NT21與NT12、NT22該兩條邊之周圍，呈大致L字形狀且與假想線L1大致對稱地形成有第3內部端子焊墊NT5、NT6與使第3內部端子焊墊NT5、NT6延伸之第3配線圖案H5、H6，上述NT11、NT21係形成為矩形狀之第1內部端子焊墊NT1、NT2中之最靠近第2內部端子焊墊NT3、NT4之一條邊，上述NT12、NT22係最靠近面向外部環境之堤部73之一條邊。藉由第3內部端子焊墊與第3配線圖案之組合，不會隨著形成第3配線圖案H5、H6而使第2收納部70b之面積不必要地擴大，且可確實地將兩個第1內部端子焊墊NT1、NT2予以包圍，從而可與第2內部端子焊墊NT3、NT4隔開。
堤部73之下表面平坦，且形成有與外部零件或外部設備連接之複數個搭載用外部端子焊墊GT。具體而言，如圖6所示，以不與基座7底面之4個角部之半圓孔包邊部C1、C2、C3、C4接觸之狀態，接近地形成外部端子焊墊GT1、GT2、GT3、GT4，於基座之長邊方向上，在外部端子焊墊GT1與外部端子焊墊GT3之間形成有外部端子焊墊GT5，在外部端子焊墊GT2與外部端子焊墊GT4之間形成有外部端子焊墊GT6。外部端子焊墊GT1~GT4經由貫通連接於上部之導電通孔(未圖示)且經由第2配線圖案H3、H4與第3配線圖案H5、H6，電氣導出至第2內部端子焊墊NT3、NT4與第3內部端子焊墊NT5、NT6中之任一者。再者，於本發明中，第2內部端子焊墊NT3與第2配線圖案H3係與成為積體電路元件2之交流輸出部之第2焊墊23連接，且藉由上下地貫通連接基座之堤部73之導電通孔(未圖示)，電氣導出至形成於基座底面側之搭載用外部端子焊墊GT1，藉此，最終構成為交流輸出用外部端子。
於作為基座7之中間層之中板部71之上表面(上述第1收納部70a之內底面)，形成有與壓電振動元件3之激振電極連接之第4內部端子焊墊NT7、NT8(僅圖示了一部分)、與分別使第4內部端子焊墊NT7、NT8延伸之第4配線圖案H7、H8。更具體而言，與壓電振動元件3之激振電極31連接之第4內部端子焊墊NT7係藉由第4配線圖案H7而延伸至中板部71角部之半圓孔包邊部C3為止。延伸至該半圓孔包邊部C3為止之第4配線圖案H7僅利用如下部分、及形成於除了最上層之堤部72與最下層之堤部73之外的中間層之中板部71之半圓孔包邊部C3上表面之外部露出配線圖案H9，連接兩個異層面(作為中間層之中板部71之上表面與下表面)， 上述部分係藉由第1配線圖案H1而自第1內部端子焊墊NT1延伸至中板部71角部之半圓孔包邊部C3為止之部分。又，與壓電振動元件3之激振電極32連接之第4內部端子焊墊NT8係藉由第4配線圖案H8而延伸至陶瓷基板之中間層即中板部72角部之半圓孔包邊部C4為止。延伸至該半圓孔包邊部C4為止之第4配線圖案H8僅利用如下部分、及形成於除了最上層之堤部72與最下層之堤部73之外的中間層之中板部71之半圓孔包邊部C4上表面之外部露出配線圖案H10，連接兩個異層面(作為中間層之中板部71之上表面與下表面)，上述部分係藉由第1配線圖案H2而自第1內部端子焊墊NT2延伸至中板部71角部之半圓孔包邊部C4為止之部分。
如上所述之構成之基座7係使用眾所周知之陶瓷積層技術或金屬化技術而形成，上述各內部端子焊墊、搭載用外部端子焊墊及配線圖案為如下構成，該構成係與上述接合區域72a之形成過程同樣地，於鎢或鉬等之金屬化層之上表面形成鍍鎳層、鍍金層之各個層而成。
又，外部露出配線圖案H9、H10形成於一對角部之半圓孔包邊部C3、C4，該一對角部之半圓孔包邊部C3、C4位於遠離交流輸出用外部端子GT1之位置。亦即，外部露出配線圖案H9形成於半圓孔包邊部C3，該半圓孔包邊部C3位於在基座1之長邊方向上與位於交流輸出用外部端子GTI附近之位置的角部之半圓孔包邊部C1相對向之位置，外部露出配線圖案H10形成於半圓孔包邊部C4，該半圓孔包邊部C4位於基座1上之位於交流輸出用外部端子GT1附近之位置的角部之半圓孔包邊部C1之對角位置。
對於積體電路元件2而言，如圖5所示，例如經由金等之金 屬凸塊C且藉由利用了例如超音波熱壓接之覆晶接合法，電氣且機械性地將積體電路元件2之複數個焊墊21~26與形成於基座7之內部端子焊墊NT1~NT6予以接合。
例如使用膏狀之銀填料等含有金屬微小片之矽氧系導電樹脂接著劑(導電性接合材料)S，將壓電振動元件3與基座7予以接合。如圖5所示，接著劑S塗佈於第1內部端子焊墊NT7及第2內部端子焊墊NT8之上表面，並且使接著劑S介於上述壓電振動元件3與基座7之第1收納部70a之內底面之間且硬化，藉此，電氣且機械性地將上述上述壓電振動元件3與基座7之第1收納部70a彼此接合。根據以上內容，與基座7之第1收納部70a之內底面之間設置間隙，並且將壓電振動元件3之相對向之另一端部接合於基座7之第1收納部70a之內底面，從而懸臂保持壓電振動元件3之一端部。
蓋體4例如為如下構成，即，於包含科伐合金等之芯材上形成有金屬硬焊材料(密封材料)，且該構成成為使包含該金屬硬焊材料之密封材料5與基座1之接合區域(金屬膜)72a接合之構成。金屬製之蓋體在俯視外形與陶瓷基座之相關外形大致相同，或稍小於陶瓷基座之相關外形。
於在基座7之第2收納部70b中容納有積體電路元件2，且在第1收納部70a中容納有壓電振動元件3之狀態下，由蓋體4覆蓋基座7之接合區域72a，使蓋體4之密封材料5與基座之接合區域72a熔融硬化，且對壓電振動元件3進行氣密密封，藉此完成晶體振盪器8。
根據上述內容，關於將積體電路元件用之內部端子焊墊NT1、NT2與壓電振動元件用之內部端子焊墊NT7、NT8予以連接之配線圖 案H1、H2、H7、H8，僅利用堤部12或形成於中板部71之一對角部之半圓孔包邊部C3、C4上表面之外部露出配線圖案H9、H10連接異層面。因此，可將連接內部端子焊墊NT1、NT2與內部端子焊墊NT7、NT8之導電路徑(配線圖案H1、H2、H7、H8及外部露出配線圖案H9、H10)中的連接兩個異層面之間之導電路徑(外部露出配線圖案H9、H10)，配置於遠離交流輸出用外部端子GT1之位置，因此，能夠儘量抑制輻射雜訊之不良影響。
於上述實施例中，可抑制輻射雜訊之不良影響而不會妨礙壓電振盪器6或壓電振盪器8之小型化。又，可將形成於半圓孔包邊部C3、C4上表面之外部露出配線圖案H9、H10活用為外部測定端子，該外部測定端子僅測量壓電振動元件3之特性，因此，無需為了設置外部測定端子而在基座之長邊或短邊上另外形成半圓孔包邊部，從而不會使基座1或基座7之強度下降，易於確保與蓋體4之間之密封區域。
又，接近於基座底面之4個角部之半圓孔包邊部C1、C2、C3、C4而形成之4個外部端子焊墊GT1、GT2、GT3、GT4係以不與4個角部之半圓孔包邊部C1、C2、C3、C4接觸之狀態而接近地形成，且外部露出配線圖案H9、H10僅形成於堤部12或中板部71之一對角部之半圓孔包邊部C3、C4之上表面，因此，即使將壓電振盪器6或壓電振盪器8焊接於電路基板，焊料亦不會沿著基座之半圓孔包邊部C3、C4而上溢，即使利用包含金屬硬焊材料之密封材料5，將蓋體4接合於基座之密封區域，密封材料5亦不會沿著基座之半圓孔包邊部C3、C4而下落。因此，外部端子與外部測定端子不會短路，或蓋體之密封材料與外部測定端子不會短路。
又，堤部13或堤部72之半圓孔包邊部C1、C2、C3、C4僅 位於框體外側之4個角部，且在接近於半圓孔包邊部C1、C2、C3、C4之框體內側之4個角部形成有去角部M1、M2、M3、M4或曲率部R1、R2、R3、R4，因此，可使基座之強度提高，並且可對應於壓電振盪器6或壓電振盪器8之進一步之小型化而不會使與蓋體4接合之接合區域13a或接合區域72a變窄。
又，沿著第1內部端子焊墊NT1、NT2之兩條邊之周圍(局部周圍)形成第3內部端子焊墊NT5、NT6與第3配線圖案H5、H6，藉此，可介隔第3內部端子焊墊NT5、NT6與第3配線圖案H5、H6，隔開地形成與壓電振動元件3電氣連接之第1內部端子焊墊NT1、NT2、及交流輸出之第2內部端子焊墊NT3。因此，即使流經第2內部端子焊墊NT3之交流或高頻訊號產生輻射雜訊，該輻射雜訊亦會被由第3內部端子焊墊NT5、NT6與第3配線圖案H5、H6構成之導電路徑阻斷，從而難以到達與更易受到不良影響之壓電振動元件3連接之第1內部端子焊墊NT1、NT2。亦即，能夠抑制由第2內部端子焊墊NT3之交流輸出產生之輻射雜訊之影響波及電氣連接於第1內部電極墊NT1、NT2的壓電振動元件3。尤其由於利用由第3內部端子焊墊NT5、NT6與第3配線圖案H5、H6構成之導電路徑，阻斷與壓電振動元件3電氣連接之第1內部端子焊墊NT1、NT2及交流輸出之第2內部端子焊墊NT3，故而能夠抑制由第1內部電極墊NT1、NT2與第2內部端子焊墊NT3之相互作用產生之不良。
又，當經由凸塊C，對基座1、7之內部端子焊墊NT1至NT6與積體電路元件2之焊墊21至26進行覆晶接合時，可利用寬闊之第1內部端子焊墊NT1、NT2與第2內部端子焊墊NT3、NT4，將凸塊C相對於上述 焊墊之位置偏移、或上述焊墊與內部端子焊墊之位置偏移予以吸收，凸塊C亦不會自內部端子焊墊NT1至NT6凸出地被接合。又，由於第1內部端子焊墊NT1、NT2與第2內部端子焊墊NT3、NT4形成得比第3內部端子焊墊NT5、NT6更寬闊，故而亦可將平面面積稍有不同或焊墊之位置稍有不同的其他種類之積體電路元件2搭載於相同之基座1、7，因此，易於實現製品之多樣化或成本削減等。而且，可維持寬度小之第3內部端子焊墊之上述阻斷效果，並且可使第1內部端子焊墊NT1、NT2與第2內部端子焊墊NT3、NT4之距離接近地對應於壓電振盪器6、8之小型化。亦即，本發明可對應於壓電振盪器6、8之小型化，並且使對積體電路元件2進行覆晶接合時之搭載性、接合可靠性及通用性同時提高。
又，第1內部端子焊墊NT1、NT2、第2內部端子焊墊NT3、NT4、第3內部端子焊墊NT5、NT6係相對於經由積體電路元件用之收納部之中心點O且與特定邊平行之假想線L1大致對稱地相向配置。
因此，相對於與積體電路元件用之收納部之特定邊正交之方向上的翹曲，可使由上述成對之兩個第1焊墊21、22、兩個第1內都端子NT1、NT2、兩個第2焊墊23、24、兩個第2內部端子NT3、NT4、及兩個第3焊墊25、26與兩個第3內部端子NT5、NT6各自之翹曲引起之高度不均變得均一。結果，當經由凸塊，對基座1、7之內部端子焊墊與積體電路元件之焊墊進行利用了超音波熱壓接之覆晶接合時，成對之第1焊墊21、22、第1內部端子NT1、NT2、第2焊墊23、24、第2內部端子NT3、NT4及第3焊墊25、26與第3內部端子NT5、NT6中之對於一對凸塊C的按壓力會均一分散地加壓，因此，不會產生強度不均。而且，於上述實施形態 中，上述兩個第3內部端子焊墊NT5、NT6係沿著經由積體電路元件用之收納部之中心點O且與上述特定邊正交之假想線L2而大致相對向地配置。因此，當經由凸塊C，對基座1、7之內部端子焊墊NT1至NT6與積體電路元件2之焊墊21至26進行利用了超音波熱壓接之覆晶接合時，可接近於積體電路元件用之收納部之特定邊方向及與該特定邊方向正交之方向該兩個方向的翹曲之頂點附近(本實施形態中為中心點O附近)，配置積體電路元件2之中心點之位置。結果，上述成對之第1焊墊21、22、第1內部端子NT1、NT2、第2焊墊23、24、第2內部端子NT3、NT4、第3焊墊25、26、第3內部端子NT5、NT6中之合計6處之對於凸塊C之按壓力及其加壓強度亦可變得均一，接合強度亦可更穩定且可靠性高。亦即，本發明可對應於壓電振盪器6、8之小型化，並且亦可使對積體電路元件2進行覆晶接合時之凸塊C之接合強度穩定，從而可更確實地進行電氣機械接合。
再者，雖將AT切割晶體振動板用作壓電振動元件，但並不限定於此，該壓電振動元件亦可為音叉型晶體振動板。又，雖將晶體作為壓電振動元件之材料，但並不限定於此，亦可使用壓電陶瓷或LiNbO3等壓電單晶材料。亦即，可運用任意之壓電振動元件。又，雖將懸臂保持壓電振動元件之構成作為例子，但亦可為保持壓電振動元件之兩端之構成。又，雖將矽氧系導電樹脂接著劑作為導電性接合材料之例子，但其亦可為其他導電性樹脂接著劑，且亦可使用金屬凸塊或金屬鍍敷凸塊之凸塊材料、硬焊材料等。
又，雖使用有壓電振動元件3與積體電路元件2，但並不限定於此，可任意地設定壓電振動元件3之個數，而且除了搭載積體電路元 件2之外，亦可搭載其他電路零件。又，積體電路元件與基座之電氣連接方法並不限於利用超音波熱壓接之覆晶接合法，亦可採用打線接合等其他連接法。雖將使用有單晶片積體電路元件之振盪電路構成作為例子，該單晶片積體電路元件內置有C-MOS之反相放大器作為振盪用放大器，但亦可為包含其他振盪用放大器之振盪電路構成。
又，雖將利用金屬硬焊材料進行之密封作為例子，但並不限定於此，亦可運用封口密封、光束密封(例如雷射光束、電子光束)或玻璃密封等。
圖7係關於本發明之第3實施例，且係於圖解之情形下，對搭載積體電路元件2與壓電振動元件3之前的基座1之堤部12、13進行透視後之狀態之俯視圖。於第3實施例中，雜訊阻斷用配線圖案H11、H12於基座1之短邊方向上，自第5配線圖案H5及第6配線圖案H6延伸至基座1之內底面10a1之端部1a3、1a4為止。雜訊阻斷用配線圖案H11、H12配置於基座1之長邊方向兩側之第1配線圖案H1、H2與第2配線圖案H3、H4之長邊方向中間。可藉由雜訊阻斷用配線圖案H11、H12，防止分別流經延伸至半圓孔包邊部C3、C4為止之第1配線圖案H1、H2、與延伸至半圓孔包邊部C1、C2為止之第2配線圖案H3、H4的訊號之相互干擾。
圖8係關於本發明之第4實施例，於該第4實施例中，在半圓孔包邊部C3、C4處，相對於對應於最上層之堤部13之上表面C32、C42(最上層上表面)，相對朝內側凹陷地形成對應於中間層之堤部12之上表面C31、C41(中間層上表面)及對應於最下層之基座11之上表面C33、C43(最上層上表面)，使得例如在對晶體振盪器進行搬運時，形成於中間層上 表面C31、C41之外部露出配線圖案H9、H10不易與手指或搬運夾具等接觸，從而保護外部露出配線圖案H9、H10。再者，雖未圖示，但亦可相對於對應於最上層之堤部13之最上層上表面C32、C42及對應於最下層之基座11之最上層上表面C33、C43，使中間層之堤部12之半圓孔包邊部C3、C4之中間層上表面C31、C41相對朝內側凹陷。
圖9係關於本發明之第5實施例，如該第5實施例所示，上下地貫通連接基座1之底部11之導電通孔V1、V2的形成位置並不限定於實線所示之枕部10d之中間位置，只要強度上可允許，則如箭頭所示，位於枕部10d之中間位置與枕部10d之內側面下部之點線所示的位置之間即可。同樣地，上下地貫通連接基座1之底部11之導電通孔V3、V4的形成位置並不限定於實線所示之保持台10c之中間位置，只要強度上可允許，則如箭頭所示，位於保持台10c之中間位置與保持台10c之內側面下部之點線所示的位置之間即可。
再者，本發明可不脫離其思想或主要特徵而以其他各種形式實施。因此，上述實施例之全部內容僅為例示而並未進行限定性解釋。本發明之範圍係由申請專利範圍所示之範圍，其不受說明書正文之任何限制。而且，屬於申請專利範圍之均等範圍之變形或變更均為本發明之範圍內。
[產業上之可利用性]
本發明可適用於表面構裝型壓電振盪器。
1‧‧‧基座
1a2‧‧‧外底面
2‧‧‧積體電路元件
3‧‧‧壓電振動元件
4‧‧‧蓋體
5‧‧‧密封材料
6‧‧‧晶體振盪器
10‧‧‧收納部
10a‧‧‧第1收納部
10a1‧‧‧內底面
10b‧‧‧第2收納部
10c‧‧‧保持台
10d‧‧‧枕部
11‧‧‧底部
12、13‧‧‧堤部
13a‧‧‧接合區域
21、22‧‧‧第1焊墊
23、24‧‧‧第2焊墊
25、26‧‧‧第3焊墊
31、32‧‧‧激振電極
C‧‧‧金屬凸塊
C1、C2、C3、C4‧‧‧半圓孔包邊部
GT1、GT2、GT3、GT4‧‧‧外部端子焊墊
H1、H2‧‧‧第1配線圖案
H7、H8‧‧‧第4配線圖案
H9、H10‧‧‧外部露出配線圖案
NT1、NT2‧‧‧第1內部端子焊墊
NT3、NT4‧‧‧第2內部端子焊墊
NT5、NT6‧‧‧第3內部端子焊墊
NT7、NT8‧‧‧第4內部端子焊墊

Claims (9)

  1. 一種壓電振盪器，具有：絕緣性之基座，其由俯視外形為矩形形狀且積層為3層以上之複數個陶瓷基板層構成，且於該複數個陶瓷基板層之該矩形之4個角部，分別形成有沿著上下方向伸長之半圓孔包邊部，且具有形成有複數個內部端子焊墊之收納部、及在外底面形成有4個以上之外部端子之外裝部；積體電路元件，其與該複數個內部端子焊墊之一部分電氣連接；以及壓電振動元件，其與該複數個內部端子焊墊之另一部分電氣連接，且與該積體電路元件電氣連接；其特徵在於：該外部端子中之該4個外部端子係以不與該4個角部之半圓孔包邊部接觸之狀態下接近而形成；該4個外部端子中之一個外部端子構成交流輸出用外部端子；該複數個內部端子焊墊之該一部分與該另一部分形成於不同陶瓷基板層各自之面(以下稱為異層面)；連接該複數個內部端子焊墊之該一部分與該另一部分之外部露出配線圖案，僅形成於該3層以上之陶瓷基板層中之中間層之陶瓷基板層的該矩形之4個角部中之一對角部之一個第1半圓孔包邊部之上表面與第2半圓孔包邊部之上表面，該中間層之陶瓷基板層位於最上層之陶瓷基板層與最下層之陶瓷基板層之間；該第1半圓孔包邊部係在該基座之長邊方向上，與該矩形之4個角部中之接近於該交流輸出用外部端子之角部的第3半圓孔包邊部相對向之半 圓孔包邊部；該第2半圓孔包邊部係在該基座之該俯視矩形上，位於該第3半圓孔包邊部之對角線方向之角部的半圓孔包邊部。
  2. 如申請專利範圍第1項之壓電振盪器，其中，被搭載於該基座之收納部之壓電振動元件，係使蓋體覆蓋於最上層之陶瓷基板層上表面之接合區域以進行氣密密封，該最上層之陶瓷基板層上表面之接合區域構成為將中央之矩形狀空間予以包圍的矩形狀框體；僅於該最上層之陶瓷基板層中之該框體外側之4個角部形成該半圓孔包邊部；於該最上層之陶瓷基板層中之該框體內側之4個角部形成有去角部或曲率部。
  3. 如申請專利範圍第1或2項之壓電振盪器，其中，該積體電路元件為矩形狀，且於一個主面上具有經由凸塊而與該複數個內部端子焊墊之該一部分覆晶接合之焊墊；該積體電路元件之該焊墊具有：接近於該積體電路元件之第1邊而形成之兩個相對向之第1焊墊、接近於與該積體電路元件之該第1邊相對向之第2邊而形成的兩個相對向之第2焊墊、以及分別形成於該第1焊墊與該第2焊墊之間之兩個相對向之第3焊墊，該兩個第2焊墊中之一者成為交流輸出部；該基座之該複數個內部端子焊墊具有：兩個相對向之第1內部端子焊墊，其與該壓電振動元件電氣連接，並且與該積體電路元件之該兩個相對向之第1焊墊接合；兩個相對向之第2 內部端子焊墊，其與該兩個相對向之第2焊墊接合；以及兩個相對向之第3內部端子焊墊，其分別與該兩個相對向之第3焊墊接合，且介於該第1內部端子焊墊與該第2內部端子焊墊之間；沿著該兩個相對向之第1內部端子焊墊各自周圍之一部分，在同一面上分別形成該兩個相對向之第3內部端子焊墊、及分別使該兩個相對向之第3內部端子焊墊延伸之兩個配線圖案，從而構成輻射雜訊阻斷用導電路徑；該第1內部端子焊墊與該第2內部端子焊墊介隔該輻射雜訊阻斷用導電路而隔開。
  4. 如申請專利範圍第1或2項之壓電振盪器，其中，該壓電振動元件為經AT切割之晶體振動板。
  5. 如申請專利範圍第3項之壓電振盪器，其中，該壓電振動元件為經AT切割之晶體振動板。
  6. 如申請專利範圍第1項之壓電振盪器，其中，該基座由最下層之底部、中間層之第1堤部、及最上層之第2堤部構成，該最下層之底部以由陶瓷材料形成之俯視矩形狀之一塊板構成，該中間層之第1堤部藉由陶瓷材料呈俯視框形狀地積層於該最下層之底部上，該最上層之第2堤部藉由陶瓷材料呈俯視框形狀地積層於該中間層之第1堤部上；該最下層之基座之收納部具有：第1收納部，其由該中間層之第1堤部形成且收納該積體電路元件；以及第2收納部，其由該最上層之第2堤部形成且收納該壓電振動元件，於該第1收納部之內底面形成有該複數個 內部端子焊墊。
  7. 如申請專利範圍第1項之壓電振盪器，其中，該基座由中間層之中板部、上層之第3堤部、及下層之第4堤部構成，該中間層之中板部係藉由陶瓷材料而形成為俯視矩形狀之一塊板，該上層之第3堤部藉由陶瓷材料呈俯視框形狀地積層於該中間層之中板部上方，該下層之第4堤部藉由陶瓷材料呈俯視框形狀地積層於該中間層之中板部下方，該基座之收納部由第3收納部與第4收納部形成，該第3收納部由該上層之第3堤部形成且收納該壓電振動元件，該第4收納部由該下層之第4堤部形成且收納該積體電路元件，於該第4收納部之內底面形成有該第1~第3內部端子焊墊。
  8. 如申請專利範圍第3項之壓電振盪器，其具有：兩個第1配線圖案，其使該兩個相對向之第1內部端子焊墊分別延伸至該基座之該矩形之4個角部的4個半圓孔包邊部中之該第1半圓孔包邊部及該第2半圓孔包邊部；兩個第2配線圖案，其使該兩個相對向之第2內部端子焊墊分別延伸至與該第1半圓孔包邊部及該第2半圓孔包邊部相對向的剩餘之兩個半圓孔包邊部；以及兩個雜訊阻斷用配線圖案，其於該基座之短邊方向上，自使該兩個相對向之第3內部端子焊墊分別延伸之該兩個配線圖案延伸至該基座之內底面之端部為止。
  9. 如申請專利範圍第1項之壓電振盪器，其中，該中間層之該陶瓷基板層之半圓孔包邊部與該最上層及該最下層之該陶瓷基板層各自中之至少一個半圓孔包邊部相比較，相對朝內側凹陷。
TW102113928A 2012-06-19 2013-04-19 Surface Mount Type Piezoelectric Oscillator TWI521872B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012137447 2012-06-19

Publications (2)

Publication Number Publication Date
TW201401772A true TW201401772A (zh) 2014-01-01
TWI521872B TWI521872B (zh) 2016-02-11

Family

ID=49768364

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113928A TWI521872B (zh) 2012-06-19 2013-04-19 Surface Mount Type Piezoelectric Oscillator

Country Status (5)

Country Link
US (1) US9831414B2 (zh)
JP (1) JP6075375B2 (zh)
CN (1) CN104285372B (zh)
TW (1) TWI521872B (zh)
WO (1) WO2013190749A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637593B (zh) * 2016-09-16 2018-10-01 日本商大真空股份有限公司 Piezoelectric vibration element
TWI649963B (zh) * 2016-11-16 2019-02-01 日商大真空股份有限公司 Crystal vibration element

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6167494B2 (ja) * 2012-09-26 2017-07-26 セイコーエプソン株式会社 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子デバイス、電子機器及び移動体機器
JP2015053536A (ja) * 2013-09-05 2015-03-19 日本電波工業株式会社 電子部品及び電子部品パッケージ
JP2015211361A (ja) * 2014-04-28 2015-11-24 日本電波工業株式会社 圧電デバイス
US9293683B2 (en) * 2014-05-12 2016-03-22 Panasonic Intellectual Property Management Co., Ltd. Method for connecting piezoelectric element and cable substrate, piezoelectric element having cable substrate, and inkjet head including piezoelectric element with cable substrate
JP6331694B2 (ja) * 2014-05-28 2018-05-30 株式会社大真空 表面実装型圧電デバイス
JP2016082548A (ja) * 2014-10-22 2016-05-16 Ｎｇｋエレクトロデバイス株式会社 電子部品収納用パッケージ及びこれを用いる圧電発振器の製造方法
JP6604071B2 (ja) * 2015-07-29 2019-11-13 株式会社大真空 圧電振動デバイス
CN108352812B (zh) * 2015-11-05 2022-03-22 株式会社村田制作所 压电振荡器和压电振荡器件
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US10297576B2 (en) 2016-04-18 2019-05-21 Skyworks Solutions, Inc. Reduced form factor radio frequency system-in-package
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
US9918386B2 (en) 2016-04-18 2018-03-13 Skyworks Solutions, Inc. Surface mount device stacking for reduced form factor
JP1565481S (zh) * 2016-05-25 2016-12-19
USD857020S1 (en) * 2016-05-25 2019-08-20 Tdk Corporation Piezoelectric element
TWI800014B (zh) 2016-12-29 2023-04-21 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
JP7366911B2 (ja) * 2018-02-22 2023-10-23 デックスコム・インコーポレーテッド キャスタレーション貫通ビアを採用するセンサインターポーザ
JP2019153851A (ja) * 2018-02-28 2019-09-12 セイコーエプソン株式会社 発振器、電子機器および移動体
JP7044005B2 (ja) * 2018-07-31 2022-03-30 株式会社大真空 圧電振動デバイス
CN108982668B (zh) * 2018-08-02 2021-09-24 武汉科技大学 传播方向可选、谐振频率可调的压电智能骨料
JP7307569B2 (ja) * 2019-03-22 2023-07-12 日本電波工業株式会社 水晶発振器
KR20210051346A (ko) * 2019-10-30 2021-05-10 삼성전자주식회사 발진기 구조체 및 발진기 구조체를 포함하는 전자 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229249B1 (en) * 1998-08-31 2001-05-08 Kyocera Corporation Surface-mount type crystal oscillator
JP3285847B2 (ja) * 1998-08-31 2002-05-27 京セラ株式会社 表面実装型水晶発振器
JP2001291742A (ja) * 2000-04-06 2001-10-19 Nippon Dempa Kogyo Co Ltd Ｉｃチップの接合方法及びこれを用いた水晶発振器
JP3437827B2 (ja) * 2000-09-22 2003-08-18 京セラ株式会社 圧電発振器
US6587008B2 (en) 2000-09-22 2003-07-01 Kyocera Corporation Piezoelectric oscillator and a method for manufacturing the same
JP2002176318A (ja) * 2000-09-27 2002-06-21 Citizen Watch Co Ltd 圧電発振器及びその実装構造
US6703768B2 (en) * 2000-09-27 2004-03-09 Citizen Watch Co., Ltd. Piezoelectric generator and mounting structure therefor
EP2101551B1 (en) * 2001-04-18 2010-12-08 Epson Toyocom Corporation Piezoelectric Oscillator and a method of manufacturing the same
JP2003133857A (ja) * 2001-10-22 2003-05-09 Citizen Watch Co Ltd 発振器
JP3843983B2 (ja) * 2003-03-20 2006-11-08 セイコーエプソン株式会社 圧電振動子
US7266869B2 (en) * 2003-07-30 2007-09-11 Kyocera Corporation Method for manufacturing a piezoelectric oscillator
JP4395044B2 (ja) 2003-10-22 2010-01-06 パナソニック株式会社 変調装置及び変調方法
US7098580B2 (en) * 2004-01-29 2006-08-29 Kyocera Corporation Piezoelectric oscillator
JP3841304B2 (ja) * 2004-02-17 2006-11-01 セイコーエプソン株式会社 圧電発振器、及びその製造方法
JP4529623B2 (ja) * 2004-09-30 2010-08-25 エプソントヨコム株式会社 圧電発振器
CN101278478B (zh) * 2005-09-30 2011-09-21 株式会社大真空 压电振动器件
US7602107B2 (en) * 2005-11-30 2009-10-13 Nihon Dempa Kogyo Co., Ltd. Surface mount type crystal oscillator
JP4501875B2 (ja) * 2006-03-01 2010-07-14 株式会社大真空 圧電振動デバイスおよびその製造方法
JP5059478B2 (ja) * 2007-04-26 2012-10-24 日本電波工業株式会社 表面実装用の圧電発振器及び圧電振動子
WO2009025320A1 (ja) * 2007-08-23 2009-02-26 Daishinku Corporation 電子部品用パッケージ、電子部品用パッケージのベース、および電子部品用パッケージと回路基板との接合構造
JP5731880B2 (ja) * 2010-10-15 2015-06-10 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
CN202535316U (zh) * 2011-03-09 2012-11-14 精工爱普生株式会社 振动元件、振子、振荡器以及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637593B (zh) * 2016-09-16 2018-10-01 日本商大真空股份有限公司 Piezoelectric vibration element
TWI649963B (zh) * 2016-11-16 2019-02-01 日商大真空股份有限公司 Crystal vibration element

Also Published As

Publication number Publication date
JP6075375B2 (ja) 2017-02-08
CN104285372A (zh) 2015-01-14
CN104285372B (zh) 2017-07-04
US20150162521A1 (en) 2015-06-11
JPWO2013190749A1 (ja) 2016-02-08
TWI521872B (zh) 2016-02-11
WO2013190749A1 (ja) 2013-12-27
US9831414B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
TWI521872B (zh) Surface Mount Type Piezoelectric Oscillator
TWI521871B (zh) Surface Mount Type Piezoelectric Oscillator
JP4795602B2 (ja) 発振器
JP6020663B2 (ja) 発振器
US20130214646A1 (en) Electronic component package and piezoelectric resonator device
JP4501875B2 (ja) 圧電振動デバイスおよびその製造方法
JP5910351B2 (ja) 表面実装型圧電発振器
JP2018033062A (ja) 圧電デバイス
JP6098255B2 (ja) 表面実装型圧電発振器
JP2014195133A (ja) 圧電発振器
JP6604071B2 (ja) 圧電振動デバイス
JP6131798B2 (ja) 表面実装型圧電発振器
JP2018056668A (ja) 素子搭載部材及び圧電デバイス
JP2018074350A (ja) 表面実装型圧電発振器とその回路基板への搭載構造
JP6024514B2 (ja) 表面実装型圧電発振器
JP2014187641A (ja) 表面実装型圧電発振器
JP6050153B2 (ja) 表面実装型の低背水晶発振器
JP6098224B2 (ja) 表面実装型圧電発振器
JP2023046287A (ja) 表面実装型圧電発振器
JP2013207512A (ja) 表面実装型圧電発振器
JP2019047308A (ja) 圧電発振器
JP2006270490A (ja) 表面実装型圧電発振器
JP2017059978A (ja) 圧電振動子及び複合型圧電振動子
JP2013207511A (ja) 表面実装型圧電発振器