TW201349360A - 半導體裝置及其製備方法 - Google Patents
半導體裝置及其製備方法 Download PDFInfo
- Publication number
- TW201349360A TW201349360A TW102116320A TW102116320A TW201349360A TW 201349360 A TW201349360 A TW 201349360A TW 102116320 A TW102116320 A TW 102116320A TW 102116320 A TW102116320 A TW 102116320A TW 201349360 A TW201349360 A TW 201349360A
- Authority
- TW
- Taiwan
- Prior art keywords
- etch stop
- semiconductor device
- stop material
- insulating material
- pillars
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000463 material Substances 0.000 claims abstract description 74
- 239000011810 insulating material Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims 4
- 229910000420 cerium oxide Inorganic materials 0.000 claims 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims 3
- 239000012774 insulation material Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 35
- 125000006850 spacer group Chemical group 0.000 description 12
- 238000002955 isolation Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種半導體裝置包含一基材、一字元線、一絕緣材料，以及一蝕刻停止材料。基材包含一柱體，且該柱體包含一主動區。字元線形成於基材上。絕緣材料形成於字元線上。蝕刻停止材料形成於絕緣材料上並圍繞著柱體。
Description
本發明係關於一種半導體裝置及其製備方法
儲存如數位資料之記憶體裝置被廣泛地使用在電子產品中。動態隨機存取記憶(dynamic random access memory；DRAM)是一種記憶體裝置，其通常包含數百萬相同的電路單元，該些電路單元通稱為存儲單元(memory cells)，而該存儲單元可被充電至代表一數位資料值之一電壓。
圖1為一現有DRAM存儲單元10之示意圖。DRAM存儲單元10具有一電容12及一電晶體14。電容12可儲存代表一位元資料之電荷。電晶體14可作為開關，其可控制電荷流進或流出電容12。電晶體14之控制閘極耦接一字元線(word line)16，電晶體14之汲極耦接一數位線(digit line)18。當讀取存儲單元時，電晶體14是透過字元線16啟動，電容12內之電荷可經由數位線18被讀出放大器(sense amplifier)所讀取，經處理後可決定出存儲單元10內之位元狀態。將複數存儲單元10安排在一起，並使沿一數位線18排列之存儲單元10不共用一相同的字元線16，且使沿一字元線16排列之存儲單元10不共用一相同的數位線18，即可建構出一記憶陣列(memory array)。一典型之記憶陣列可包含數千或百萬的存儲單元。
隨著記憶體裝置之尺寸縮減，一定儲存容量之裝置元件也隨著變小及/或排列得更為密集。較小的DRAM可利用埋藏字元線技術(buried word line technology)來製作。此技術通常先形成一溝槽，接著一字元線形成於該溝槽內。通常使用氧化物(oxide)來隔離字元線。之後，形成數位線。然
後，對絕緣層進行蝕刻，以於其上形成複數儲存單元接觸孔(cell contact holes)。通常，用來隔離字元線的氧化物並未被妥善地保護，因而在進行蝕刻製程時，氧化物會受損或在該氧化物上容易形成鎖眼孔(keyholes)或蝕孔(etched holes)。
本發明一實施例揭露一種半導體裝置，其包含一基材、一字元線、一絕緣材料，以及一蝕刻停止材料。基材包含一柱體，而該柱體包含一主動區。字元線形成於基材上。絕緣材料形成於字元線上。蝕刻停止材料形成於絕緣材料上並圍繞著柱體。
本發明另一實施例揭露一種半導體裝置，其包含一基材、複數字元線、一絕緣材料，以及一蝕刻停止材料。基材包含複數主動區柱體。複數字元線形成於基材上。絕緣材料遮蓋該些字元線。蝕刻停止材料覆蓋(capping)絕緣材料，其中該些主動區柱體之柱體頂面曝露出該蝕刻停止材料。
本發明一實施例揭露一種半導體裝置之製備方法，該製備方法包含下列步驟：形成複數第一溝槽於一基材上；填充一第一絕緣材料於該些第一溝槽；形成複數第二溝槽於該基材上，其中該些第一溝槽與該些第二溝槽界定複數柱體，且各該柱體包含一主動區；形成一字元線於各該第二溝槽；填充一第二絕緣材料於該些第二溝槽；形成一凹陷於該第一絕緣材料與該第二絕緣材料；以及沉積一蝕刻停止材料，覆蓋該凹陷。
2‧‧‧半導體裝置
10‧‧‧存儲單元
12‧‧‧電容
14‧‧‧電晶體
16‧‧‧字元線
18‧‧‧數位線
21‧‧‧主動區
22‧‧‧字元線
23‧‧‧數位線
24‧‧‧電容
31‧‧‧基材
32‧‧‧隔離溝槽
33‧‧‧絕緣材料
41‧‧‧溝槽
42‧‧‧柱體
43‧‧‧導電材料
44‧‧‧凹陷
45‧‧‧絕緣材料
51‧‧‧蝕刻停止材料
81‧‧‧多晶矽層
82‧‧‧金屬層
83‧‧‧蓋層
91‧‧‧數位線
92‧‧‧區域
121‧‧‧間隔層
122‧‧‧絕緣材料
123‧‧‧襯層
131‧‧‧遮罩
421‧‧‧柱體頂面
圖1為一現有DRAM存儲單元之示意圖。
圖2為本揭露一實施例之一半導體裝置之示意圖。
圖3為一基材之上視示意圖，其用於例示一實施例之半導體裝置之製備方法之一些步驟。
圖4為沿圖3割面線1-1之剖面圖。
圖5是一實施例之剖視圖，其用於例示一實施例之半導體裝置之製備方法之另一些步驟。
圖6為一上視圖，其用於例示一實施例之半導體裝置之製備方法之另一些步驟。
圖7是沿圖6割面線2-2之剖視圖。
圖8是一剖視圖，其用於例示一實施例之半導體裝置之製備方法之另一些步驟。
圖9為一上視圖，其用於例示一實施例之半導體裝置之製備方法之另一些步驟。
圖10是沿圖9之割面線3-3之剖視圖。
圖11A和圖11B為剖視圖，其用於例示一實施例之半導體裝置之製備方法之另一些步驟。
圖12為一上視圖，其用於例示一實施例之半導體裝置之製備方法之另一些步驟。
以下的實施例是配合圖式，例示保護隔開字元線之隔層之技術，該些實施例僅為例示，並非本發明之限制。
圖2為本揭露一實施例之一半導體裝置2之示意圖。如圖2所示，半導體裝置2包含複數主動區(active areas)21、複數字元線(word lines)22、複數位元線(bit lines)或數位線23，以及複數電容24，其中字元線22形成於對應主動區21之間，數位線23耦接部分之主動區21，電容24耦接其他部分之主動區21。一實施例之半導體裝置2之製備方法配合圖3至圖12說明如下。
圖3為一基材之上視示意圖，其用於例示一實施例之半導體裝置2之製備方法之一些步驟。圖4為沿圖3割面線1-1之剖面圖。如圖3所示，半導體裝置之製備方法首先提供一基材31。基材31可包含矽基材或
其他適合用於製作半導體裝置2之基底之基材。在一些實施例中，基材31可先製備，以包括一第一導電型(如N型)層、在第一導電型層上之一第二導電型(如P型)層，以及在第二導電型層上之另一第一導電型(如N+型)層。
以光刻製程(lithographic process)，在基材31上形成複數隔離溝槽32。在一些實施例中，光刻製程包含間隔層圖案技術(spacer-based patterning techniques)。隔離溝槽32可大體為直的且大體為相互平行的。隔離溝槽32可以乾蝕刻或其他合適的蝕刻製程來形成。隔離溝槽32可具有大體上為垂直及/或些微傾斜的側壁。隔離溝槽32然後可以適合的絕緣材料33填充，例如二氧化矽(silicon dioxide)。在一些實施例中，絕緣材料33可為旋塗式絕緣材料(spin-on dielectric)。
如圖4所示，接著利用光刻製程，將複數溝槽41形成於基材31上。在一些實施例中，光刻製程包含間隔層圖案技術(spacer-based patterning techniques)。溝槽41可大體為直的且大體為相互平行的。溝槽41可以乾蝕刻或其他合適的蝕刻製程來形成。溝槽41可具有大體上為垂直及/或些微傾斜的側壁。隔離溝槽32和溝槽41可共同界定複數柱體42，其中各柱體42包含基材31上之一主動區。
參照圖4所示，透過沈積或其他適合製程，在溝槽41之底面和側壁上形成絕緣材料45(例如：二氧化矽)。利用合適製程，沈積導電材料43(例如：鎢、氮化鈦(titanium nitride)、氮化鎢(tungsten nitride)或其他適合材料)。接著，凹蝕(recess)導電材料至所需的深度。在溝槽41內剩下之導電材料43構成字元線，其中該些字元線在主動區柱體42之間或鄰近對應之主動區柱體42。之後，利用適合的製程再沈積絕緣材料45，以覆蓋留下的導電材料43。接著，利用濕蝕刻或乾蝕刻製程，凹蝕絕緣材料33和45至一深度(從柱體頂面421向下量測)，以形成一凹陷44，其中柱體42之較高部分凸伸於凹陷44中。
圖5是一實施例之剖視圖，其用於例示一實施例之半導體裝置2之製備方法之另一些步驟。利用一適合製程，沈積蝕刻停止材料51，並讓沈積蝕刻停止材料51填充凹陷44，覆蓋柱體42。在一些實施例中，蝕刻停止材料51之總厚度H約為柱體42之柱體頂面421上方之蝕刻停止
材料51之厚度H1之1.5至2倍。蝕刻停止材料51一般是用來在後續蝕刻製程中保護絕緣材料45，以避免絕緣材料45被破壞。蝕刻停止材料51可包含氮化矽(nitride)；然而，其他可用來保護絕緣材料45在接著的蝕刻製程中不被破壞之合適材料，亦可用作蝕刻停止材料。
圖6為一上視圖，其用於例示一實施例之半導體裝置2之製備方法之另一些步驟。圖7是沿圖6割面線2-2之剖視圖。參照圖6與圖7所示，利用光刻製程，圖案化蝕刻停止材料51，以露出用來連接數位線之柱體42之主動區。如圖7所示，利用光刻製程或其他適合的製程，將部分之蝕刻停止材料51移除，以露出部分柱體42之主動區。甚至，在該部分之蝕刻停止材料51移除後，留下凹蝕低於柱體42之主動區的蝕刻停止材料51。留下的蝕刻停止材料51依然圍繞著對應的柱體42。在一些實施例中，複數呈細長狀的蝕刻停止材料被移除，以露出柱體42之主動區。在一些實施例中，移除之細長狀的蝕刻停止材料是在平行導電材料43之延伸方向延伸。
圖8是一剖視圖，其用於例示一實施例之半導體裝置2之製備方法之另一些步驟。沈積用於形成數位線之材料。任何適合形成數位線之材料均可運用在半導體裝置2之製備方法中。在一些實施例中，利用適合的製程，依序沈積多晶矽層(polysilicon layer)81、金屬層82及一蓋層(cap layer)83，以形成數位線。
圖9為一上視圖，其用於例示一實施例之半導體裝置2之製備方法之另一些步驟。圖10是沿圖9之割面線3-3之剖視圖。如圖9與圖10所示，在一些實施例中，利用光刻製程或適合的製程，圖案化多晶矽層81、金屬層82及蓋層83，以形成複數條數位線91。各數位線91可耦接一行之主動區。
在對應柱體42上及兩相鄰數位線91之間之部分蝕刻停止材料51可至少部分地被移除。在一些實施例中，在兩相鄰數位線91間之部分蝕刻停止材料51被部分地移除，使得對應柱體42之主動區是局部地露出。在一些實施例中，在兩相鄰數位線91間之對應柱體42之主動區是完全地露出，且留下的蝕刻停止材料51凹陷入凹陷44內並圍繞對應柱體42。
特而言之，運用在兩相鄰數位線91之部分蝕刻停止材料51之凹陷製程(recessing process)可用來進一步降低在柱體42間、接觸著數位線91之蝕刻停止材料51(如圖9所示之區域92處)之高度。如此，在區域92處之蝕刻停止材料51之高度會低於在兩數位線91間之區域中其他留下的蝕刻停止材料51之高度。
如圖10所示，圍繞在各柱體42之蝕刻停止材料51具有複數個高度不同的部分。在圍繞著圖10所示之柱體42中，有部分的蝕刻停止材料51是低於柱體頂面421，而另有部分的蝕刻停止材料51是高於柱體頂面421。在本實施例中，在數位線91下方的蝕刻停止材料51是高於柱體頂面421。
圖11A和圖11B為剖視圖，其用於例示一實施例之半導體裝置2之製備方法之另一些步驟。如圖11A所示，在數位線91形成後，間隔層(spacer)121以合適的製程形成在數位線91上。間隔層121可先沈積隔層材料，然後將間隔層121中在蓋層83和數位線91間之間隔(spaces)底部等之部分以移除製程(例如：蝕刻製程)移除。間隔層121可包含蝕刻停止材料。在一些實施例中，間隔層121包含氮化矽(nitride)。接著，如圖11B所示，襯層(liner layer)123在間隔層121形成後可選擇性地沈積形成。襯層123可包含絕緣材料。在一些實施例中，襯層123可相當地薄，使得後續的材料沈積或蝕刻製程不會受到影響。
接著，絕緣材料122填充於數位線91間之間隔內，覆蓋數位線91間之柱體42。絕緣材料122可以沈積、旋塗(spin coating)或其他合適的製程來形成。絕緣材料122可包含氧化矽(silicon oxide)或其他適合的材料。
圖12為一上視圖，其用於例示一實施例之半導體裝置2之製備方法之另一些步驟。如圖12所示，遮罩131被用來蝕刻在數位線91間之絕緣材料122，以露出對應柱體42之主動區。遮罩131具有線與間隔圖案(line and space pattern)，如圖12所示。從圖12可看出，在本實施例中，在隔離溝槽32內之部分絕緣材料33未被遮罩131所遮蓋，且在字元線22上方之部分蝕刻停止材料51未被遮罩131所遮蓋。利用適合的蝕刻劑
(etchant)，對未被遮罩131所遮蓋之在蝕刻停止材料51及/或間隔層121上方之部分絕緣材料122(如圖12所示)進行選擇性蝕刻。此接觸孔蝕刻製程(contact etch process)會停止於蝕刻停止材料51。由於使用蝕刻停止材料51之緣故，絕緣材料45和在隔離溝槽32內之部分絕緣材料33可受保護，而不會在接觸孔蝕刻製程中被破壞，從而接點(contact)與字元線22間不會發生短路，而且在隔離溝槽32內之部分絕緣材料33不會變薄或被穿透，使得裝置性能降低。
在一些其他實施例中，具有複數對應在數位線91間之柱體42之穿孔之遮罩可用來使柱體42之主動區顯露。
在數位線91間之柱體42之主動區露出後，電容元件可形成並連接露出的主動區。
本揭露之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本揭露之教示及揭示而作種種不背離本揭露精神之替換及修飾。因此，本揭露之保護範圍應不限於實施範例所揭示者，而應包括各種不背離本揭露之替換及修飾，並為以下之申請專利範圍所涵蓋。
31‧‧‧基材
42‧‧‧柱體
43‧‧‧導電材料
45‧‧‧絕緣材料
51‧‧‧蝕刻停止材料
Claims (21)
- 一種半導體裝置，包含：一基材，包含一柱體，該柱體包含一主動區；一字元線，形成於該基材上；一絕緣材料，形成於該字元線上；以及一蝕刻停止材料，形成於該絕緣材料上並圍繞著該柱體。
- 根據申請專利範圍第1項所述之半導體裝置，其中該蝕刻停止材料包含一第一部分及一第二部分，其中該蝕刻停止材料之該第一部分高於該蝕刻停止材料之該第二部分。
- 根據申請專利範圍第2項所述之半導體裝置，其中該蝕刻停止材料包含一第三部分，其中該蝕刻停止材料之該第三部分低於該蝕刻停止材料之該第二部分。
- 根據申請專利範圍第1項所述之半導體裝置，其中該蝕刻停止材料包含一部分，其中該部分高於該柱體之一頂面。
- 根據申請專利範圍第4項所述之半導體裝置，更包含一數位線，其中該數位線形成於該蝕刻停止材料之該部分。
- 根據申請專利範圍第1項所述之半導體裝置，其中該蝕刻停止材料包含一部分，其中該部分低於該柱體之一頂面。
- 根據申請專利範圍第1項所述之半導體裝置，其中該絕緣材料包含二氧化矽。
- 根據申請專利範圍第1項所述之半導體裝置，其中該蝕刻停止材料包含氮化矽。
- 一種半導體裝置，包含：一基材，包含複數主動區柱體；複數字元線，形成於該基材；一絕緣材料，遮蓋該些字元線；以及 一蝕刻停止材料，覆蓋該絕緣材料，其中該些主動區柱體之柱體頂面曝露出該蝕刻停止材料。
- 根據申請專利範圍第9項所述之半導體裝置，其中該蝕刻停止材料包含具有不同高度之複數部分。
- 根據申請專利範圍第9項所述之半導體裝置，其中該蝕刻停止材料包含一部分，其中該部分高於該些主動區柱體之一者之柱體頂面。
- 根據申請專利範圍第11項所述之半導體裝置，更包含一數位線，其中該數位線形成於該蝕刻停止材料之該部分。
- 根據申請專利範圍第9項所述之半導體裝置，其中該蝕刻停止材料包含一部分，其中該部分低於該些主動區柱體之一者之柱體頂面。
- 根據申請專利範圍第9項所述之半導體裝置，其中該蝕刻停止材料包含氮化矽。
- 根據申請專利範圍第9項所述之半導體裝置，其中該絕緣材料包含二氧化矽。
- 一種半導體裝置之製備方法，包含下列步驟：形成複數第一溝槽於一基材上；填充一第一絕緣材料於該些第一溝槽；形成複數第二溝槽於該基材上，其中該些第一溝槽與該些第二溝槽界定複數柱體，且各該柱體包含一主動區；形成一字元線於各該第二溝槽；填充一第二絕緣材料於該些第二溝槽；形成一凹陷於該第一絕緣材料與該第二絕緣材料；以及沉積一蝕刻停止材料，覆蓋該凹陷。
- 根據申請專利範圍第16項所述之製備方法，更包含下列步驟： 移除該蝕刻停止材料之一第一部份，以露出該些柱體之部分；形成複數條數位線，其中各該數位線接觸該些柱體之對應者；以及在該些數位線間之該蝕刻停止材料之第二部分上形成凹陷。
- 根據申請專利範圍第17項所述之製備方法，更包含下列步驟：填充絕緣材料於該些數位線間之間隔；以及對該蝕刻停止材料上方之該絕緣材料進行選擇性蝕刻，以露出在該些數位線間之該些柱體。
- 根據申請專利範圍第16項所述之製備方法，其中該蝕刻停止材料包含氮化矽。
- 根據申請專利範圍第16項所述之製備方法，其中該第一或第二絕緣材料包含二氧化矽。
- 根據申請專利範圍第16項所述之製備方法，其中該蝕刻停止材料之厚度為該蝕刻停止材料在該些柱體之一者上之部分之厚度之1.5至2倍。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/479,192 US9276001B2 (en) | 2012-05-23 | 2012-05-23 | Semiconductor device and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201349360A true TW201349360A (zh) | 2013-12-01 |
| TWI490952B TWI490952B (zh) | 2015-07-01 |
Family
ID=49620958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102116320A TWI490952B (zh) | 2012-05-23 | 2013-05-08 | 半導體裝置及其製備方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9276001B2 (zh) |
| CN (1) | CN103426884B (zh) |
| TW (1) | TWI490952B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI633648B (zh) * | 2017-07-04 | 2018-08-21 | 華邦電子股份有限公司 | 記憶體裝置及其製造方法 |
| US10083906B1 (en) | 2017-07-04 | 2018-09-25 | Winbond Electronics Corp. | Memory device with buried word line for reduced gate-induced drain leakage current and method for manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI817356B (zh) * | 2021-12-03 | 2023-10-01 | 南亞科技股份有限公司 | 半導體元件及其製備方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849635A (en) * | 1996-07-11 | 1998-12-15 | Micron Technology, Inc. | Semiconductor processing method of forming an insulating dielectric layer and a contact opening therein |
| KR100471189B1 (ko) * | 2003-02-19 | 2005-03-10 | 삼성전자주식회사 | 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법 |
| US7399655B2 (en) * | 2003-08-04 | 2008-07-15 | Ovonyx, Inc. | Damascene conductive line for contacting an underlying memory element |
| KR100585181B1 (ko) * | 2005-02-24 | 2006-05-30 | 삼성전자주식회사 | 국부 에치 스톱퍼를 갖는 반도체 메모리 소자 및 그 제조방법 |
| US7473952B2 (en) * | 2005-05-02 | 2009-01-06 | Infineon Technologies Ag | Memory cell array and method of manufacturing the same |
| US7829262B2 (en) * | 2005-08-31 | 2010-11-09 | Micron Technology, Inc. | Method of forming pitch multipled contacts |
| US20080111182A1 (en) * | 2006-11-02 | 2008-05-15 | Rustom Irani | Forming buried contact etch stop layer (CESL) in semiconductor devices self-aligned to diffusion |
| KR100854860B1 (ko) * | 2007-06-27 | 2008-08-28 | 주식회사 하이닉스반도체 | 메모리 소자의 제조방법 |
| KR100956601B1 (ko) * | 2008-03-25 | 2010-05-11 | 주식회사 하이닉스반도체 | 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법 |
| US7824983B2 (en) * | 2008-06-02 | 2010-11-02 | Micron Technology, Inc. | Methods of providing electrical isolation in semiconductor structures |
| TW201007930A (en) | 2008-08-07 | 2010-02-16 | Nanya Technology Corp | Dynamic random access memory structure, array thereof, and method of making the same |
| KR101094372B1 (ko) * | 2009-06-30 | 2011-12-15 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체장치 제조 방법 |
| KR101116353B1 (ko) * | 2009-12-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 수직셀을 구비한 반도체장치 및 그 제조 방법 |
| US8415728B2 (en) | 2010-11-12 | 2013-04-09 | Nanya Technology Corp. | Memory device and method of fabricating the same |
-
2012
- 2012-05-23 US US13/479,192 patent/US9276001B2/en active Active
-
2013
- 2013-05-08 TW TW102116320A patent/TWI490952B/zh active
- 2013-05-22 CN CN201310192035.5A patent/CN103426884B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI633648B (zh) * | 2017-07-04 | 2018-08-21 | 華邦電子股份有限公司 | 記憶體裝置及其製造方法 |
| US10083906B1 (en) | 2017-07-04 | 2018-09-25 | Winbond Electronics Corp. | Memory device with buried word line for reduced gate-induced drain leakage current and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103426884B (zh) | 2016-12-28 |
| CN103426884A (zh) | 2013-12-04 |
| US20130313702A1 (en) | 2013-11-28 |
| TWI490952B (zh) | 2015-07-01 |
| US9276001B2 (en) | 2016-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9620451B2 (en) | Semiconductor memory device with selectively located air gaps | |
| CN110634869B (zh) | 存储器阵列及其制造方法 | |
| CN108573926B (zh) | 半导体存储装置以及其制作方法 | |
| KR101140079B1 (ko) | 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 | |
| TWI520191B (zh) | 堆疊式電容器結構及其製造方法 | |
| KR101564052B1 (ko) | 반도체 소자 및 그 제조 방법. | |
| US10784265B2 (en) | Semiconductor device | |
| KR100583732B1 (ko) | 보호막 패턴을 구비하는 디램 소자의 형성 방법 및 이에의해 형성된 디램 소자 | |
| TWI549228B (zh) | 動態隨機存取記憶體單元及其製作方法 | |
| TWI455250B (zh) | 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程 | |
| CN107910330B (zh) | 动态随机存取存储器阵列及其版图结构、制作方法 | |
| JP2010226109A (ja) | キャパシタ構造物とその製造方法、及び前記キャパシタを含む半導体装置とその製造方法 | |
| TWI434400B (zh) | 記憶裝置及其製造方法 | |
| TW201405640A (zh) | 金屬氧化半導體電容器、製造其之方法以及使用其之半導體裝置 | |
| KR20180063944A (ko) | 지지 패턴을 포함하는 반도체 장치 | |
| CN103489831A (zh) | 具有多层式存储节点的半导体器件及其制造方法 | |
| CN110970402A (zh) | 电容器阵列结构、半导体器件及其制备方法 | |
| CN109427786B (zh) | 半导体存储装置及其制作工艺 | |
| US8399319B2 (en) | Semiconductor device and method for manufacturing the same | |
| TWI497649B (zh) | 埋入式字元線結構及其製造方法 | |
| CN108615732B (zh) | 半导体元件及其制作方法 | |
| TWI490952B (zh) | 半導體裝置及其製備方法 | |
| US7468306B2 (en) | Method of manufacturing a semiconductor device | |
| WO2022062548A1 (zh) | 存储器的制造方法和存储器 | |
| TWI503958B (zh) | 形成記憶胞電晶體的方法 |