CN103426884A - 半导体装置及其制备方法 - Google Patents

Abstract

本发明公开了一种半导体装置及制备方法，该半导体装置包含一基材、一字元线、一绝缘材料，以及一蚀刻停止材料。基材包含一柱体，且该柱体包含一有源区。字元线形成于基材上。绝缘材料形成于字元线上。蚀刻停止材料形成于绝缘材料上并围绕着柱体。蚀刻停止材料可在蚀刻工艺中保护绝缘材料，而可避免发生短路或降低装置性能等问题。

Description

半导体装置及其制备方法

技术领域

本发明涉及一种半导体装置及其制备方法。

背景技术

存储如数字数据的存储器装置被广泛地使用在电子产品中。动态随机存取内存(dynamic random access memory；DRAM)是一种存储器装置，其通常包含数百万相同的电路单元，这些电路单元通称为存储单元(memory cells)，而该存储单元可被充电至代表一数字数据值的一电压。

图1为一现有DRAM存储单元10的示意图。DRAM存储单元10具有一电容12及一晶体管14。电容12可存储代表一位元数据的电荷。晶体管14可作为开关，其可控制电荷流进或流出电容12。晶体管14的控制栅极耦接一字元线(word line)16，晶体管14的漏极耦接一数字线(digit line)18。当读取存储单元时，晶体管14是通过字元线16启动，电容12内的电荷可经由数字线18被读出放大器(sense amplifier)所读取，经处理后可决定出存储单元10内的位元状态。将多个存储单元10安排在一起，并使沿一数字线18排列的存储单元10不共用一相同的字元线16，且使沿一字元线16排列的存储单元10不共用一相同的数字线18，即可建构出一存储阵列(memory array)。一典型的存储阵列可包含数千或百万的存储单元。

随着存储器装置的尺寸缩减，一定存储容量的装置元件也随着变小及/或排列得更为密集。较小的DRAM可利用埋藏字元线技术(buried word linetechnology)来制作。此技术通常先形成一沟槽，接着一字元线形成于该沟槽内。通常使用氧化物(oxide)来隔离字元线。之后，形成数字线。然后，对绝缘层进行蚀刻，以于其上形成多个存储单元接触孔(cell contact holes)。通常，用来隔离字元线的氧化物并未被妥善地保护，因而在进行蚀刻工艺时，氧化物会受损或在该氧化物上容易形成锁眼孔(keyholes)或蚀孔(etched holes)。

发明内容

本发明的目的在于提供一种半导体装置，其包含一基材、一字元线、一绝缘材料，以及一蚀刻停止材料。基材包含一柱体，而该柱体包含一有源区。字元线形成于基材上。绝缘材料形成于字元线上。蚀刻停止材料形成于绝缘材料上并围绕着柱体。

本发明的另一目的在于提供一种半导体装置，其包含一基材、多个字元线、一绝缘材料，以及一蚀刻停止材料。基材包含多个有源区柱体。多个字元线形成于基材上。绝缘材料遮盖所述多个字元线。蚀刻停止材料覆盖(capping)绝缘材料，其中所述多个有源区柱体的柱体顶面曝露出该蚀刻停止材料。

本发明一实施例揭露一种半导体装置的制备方法，该制备方法包含下列步骤：形成多个第一沟槽于一基材上；填充一第一绝缘材料于所述多个第一沟槽；形成多个第二沟槽于该基材上，其中所述多个第一沟槽与所述多个第二沟槽界定多个柱体，且各该柱体包含一有源区；形成一字元线于各该第二沟槽；填充一第二绝缘材料于所述多个第二沟槽；形成一凹陷于该第一绝缘材料与该第二绝缘材料；以及沉积一蚀刻停止材料，覆盖该凹陷。

本发明的有益效果在于，蚀刻停止材料可在蚀刻工艺中保护绝缘材料，而可避免发生短路或降低装置性能等问题。

附图说明

图1为一现有DRAM存储单元的示意图。

图2为本发明一实施例的一半导体装置的示意图。

图3为一基材的俯视示意图，其用于例示一实施例的半导体装置的制备方法的一些步骤。

图4为沿图3剖面线1-1的剖面图。

图5是一实施例的剖视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

图6为一俯视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

图7是沿图6剖面线2-2的剖视图。

图8是一剖视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

图9为一俯视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

图10是沿图9的剖面线3-3的剖视图。

图11A和图11B为剖视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

图12为一俯视图，其用于例示一实施例的半导体装置的制备方法的另一些步骤。

其中，附图标记说明如下：

2   半导体装置

10  存储单元

12  电容

14  晶体管

16  字元线

18  数字线

21  有源区

22  字元线

23  数位线

24  电容

31  基材

32  隔离沟槽

33  绝缘材料

41  沟槽

42  柱体

43  导电材料

44  凹陷

45  绝缘材料

51  蚀刻停止材料

81  多晶硅层

82  金属层

83  盖层

91  数字线

92  区域

121 间隔层

122 绝缘材料

123 衬层

131 掩模

421 柱体顶面

具体实施方式

以下的实施例是配合附图，例示保护隔开字元线的隔层的技术，所述多个实施例仅为例示，并非本发明的限制。

图2为本发明一实施例的一半导体装置2的示意图。如图2所示，半导体装置2包含多个有源区(active areas)21、多个字元线(word lines)22、多个数字元线(bit lines)或数字线23，以及多个电容24，其中字元线22形成于对应有源区21之间，数字线23耦接部分的有源区21，电容24耦接其他部分的有源区21。一实施例的半导体装置2的制备方法配合图3至图12说明如下。

图3为一基材的俯视示意图，其用于例示一实施例的半导体装置2的制备方法的一些步骤。图4为沿图3剖面线1-1的剖面图。如图3所示，半导体装置的制备方法首先提供一基材31。基材31可包含硅基材或其他适合用于制作半导体装置2的基底的基材。在一些实施例中，基材31可先制备，以包括一第一导电型(如N型)层、在第一导电型层上的一第二导电型(如P型)层，以及在第二导电型层上的另一第一导电型(如N+型)层。

以光刻工艺(lithographic process)，在基材31上形成多个隔离沟槽32。在一些实施例中，光刻工艺包含间隔层图案技术(spacer-based patterningtechniques)。隔离沟槽32可大体为直的且大体为相互平行的。隔离沟槽32可以干蚀刻或其他合适的蚀刻工艺来形成。隔离沟槽32可具有大体上为垂直及/或些微倾斜的侧壁。隔离沟槽32然后可以适合的绝缘材料33填充，例如二氧化硅(silicon dioxide)。在一些实施例中，绝缘材料33可为旋涂式绝缘材料(spin-on dielectric)。

如图4所示，接着利用光刻工艺，将多个沟槽41形成于基材31上。在一些实施例中，光刻工艺包含间隔层图案技术(spacer-based patterningtechniques)。沟槽41可大体为直的且大体为相互平行的。沟槽41可以干蚀刻或其他合适的蚀刻工艺来形成。沟槽41可具有大体上为垂直及/或些微倾斜的侧壁。隔离沟槽32和沟槽41可共同界定多个柱体42，其中各柱体42包含基材31上的一有源区。

参照图4所示，通过沉积或其他适合工艺，在沟槽41的底面和侧壁上形成绝缘材料45(例如：二氧化硅)。利用合适工艺，沉积导电材料43(例如：钨、氮化钛(titanium nitride)、氮化钨(tungsten nitride)或其他适合材料)。接着，凹蚀(recess)导电材料至所需的深度。在沟槽41内剩下的导电材料43构成字元线，其中所述多个字元线在有源区柱体42之间或邻近对应的有源区柱体42。之后，利用适合的工艺再沉积绝缘材料45，以覆盖留下的导电材料43。接着，利用湿蚀刻或干蚀刻工艺，凹蚀绝缘材料33和45至一深度(从柱体顶面421向下测量)，以形成一凹陷44，其中柱体42的较高部分凸伸于凹陷44中。

图5是一实施例的剖视图，其用于例示一实施例的半导体装置2的制备方法的另一些步骤。利用一适合工艺，沉积蚀刻停止材料51，并让沉积蚀刻停止材料51填充凹陷44，覆盖柱体42。在一些实施例中，蚀刻停止材料51的总厚度H约为柱体42的柱体顶面421上方的蚀刻停止材料51的厚度H1的1.5至2倍。蚀刻停止材料51一般是用来在后续蚀刻工艺中保护绝缘材料45，以避免绝缘材料45被破坏。蚀刻停止材料51可包含氮化硅(nitride)；然而，其他可用来保护绝缘材料45在接着的蚀刻工艺中不被破坏的合适材料，亦可用作蚀刻停止材料。

图6为一俯视图，其用于例示一实施例的半导体装置2的制备方法的另一些步骤。图7是沿图6剖面线2-2的剖视图。参照图6与图7所示，利用光刻工艺，图案化蚀刻停止材料51，以露出用来连接数字线的柱体42的有源区。如图7所示，利用光刻工艺或其他适合的工艺，将部分的蚀刻停止材料51移除，以露出部分柱体42的有源区。甚至，在该部分的蚀刻停止材料51移除后，留下凹蚀低于柱体42的有源区的蚀刻停止材料51。留下的蚀刻停止材料51依然围绕着对应的柱体42。在一些实施例中，多个呈细长状的蚀刻停止材料被移除，以露出柱体42的有源区。在一些实施例中，移除的细长状的蚀刻停止材料是在平行导电材料43的延伸方向延伸。

图8是一剖视图，其用于例示一实施例的半导体装置2的制备方法的另一些步骤。沉积用于形成数字线的材料。任何适合形成数字线的材料均可运用在半导体装置2的制备方法中。在一些实施例中，利用适合的工艺，依序沉积多晶硅层(polysilicon layer)81、金属层82及一盖层(cap layer)83，以形成数字线。

图9为一俯视图，其用于例示一实施例的半导体装置2的制备方法的另一些步骤。图10是沿图9的剖面线3-3的剖视图。如图9与图10所示，在一些实施例中，利用光刻工艺或适合的工艺，图案化多晶硅层81、金属层82及盖层83，以形成多个条数字线91。各数字线91可耦接一行的有源区。

在对应柱体42上及两相邻数字线91之间的部分蚀刻停止材料51可至少部分地被移除。在一些实施例中，在两相邻数字线91间的部分蚀刻停止材料51被部分地移除，使得对应柱体42的有源区是局部地露出。在一些实施例中，在两相邻数字线91间的对应柱体42的有源区是完全地露出，且留下的蚀刻停止材料51凹陷入凹陷44内并围绕对应柱体42。特而言之，运用在两相邻数字线91的部分蚀刻停止材料51的凹陷工艺(recessing process)可用来进一步降低在柱体42间、接触着数字线91的蚀刻停止材料51(如图9所示的区域92处)的高度。如此，在区域92处的蚀刻停止材料51的高度会低于在两数字线91间的区域中其他留下的蚀刻停止材料51的高度。

如图10所示，围绕在各柱体42的蚀刻停止材料51具有多个高度不同的部分。在围绕着图10所示的柱体42中，有部分的蚀刻停止材料51是低于柱体顶面421，而另有部分的蚀刻停止材料51是高于柱体顶面421。在本实施例中，在数字线91下方的蚀刻停止材料51是高于柱体顶面421。

图11A和图11B为剖视图，其用于例示一实施例的半导体装置2的制备方法的另一些步骤。如图11A所示，在数字线91形成后，间隔层(spacer)121以合适的工艺形成在数字线91上。间隔层121可先沉积隔层材料，然后将间隔层121中在盖层83和数字线91间的间隔(spaces)底部等的部分以移除工艺(例如：蚀刻工艺)移除。间隔层121可包含蚀刻停止材料。在一些实施例中，间隔层121包含氮化硅(nitride)。接着，如图11B所示，衬层(liner layer)123在间隔层121形成后可选择性地沉积形成。衬层123可包含绝缘材料。在一些实施例中，衬层123可相当地薄，使得后续的材料沉积或蚀刻工艺不会受到影响。

接着，绝缘材料122填充于数字线91间的间隔内，覆盖数字线91间的柱体42。绝缘材料122可以沉积、旋涂(spin coating)或其他合适的工艺来形成。绝缘材料122可包含氧化硅(silicon oxide)或其他适合的材料。

图12为一俯视图，其用于例示一实施例的半导体装置2的制备方法的另一些步骤。如图12所示，掩模131被用来蚀刻在数字线91间的绝缘材料122，以露出对应柱体42的有源区。掩模131具有线与间隔图案(line and spacepattern)，如图12所示。从图12可看出，在本实施例中，在隔离沟槽32内的部分绝缘材料33未被掩模131所遮盖，且在字元线22上方的部分蚀刻停止材料51未被掩模131所遮盖。利用适合的蚀刻剂(etchant)，对未被掩模131所遮盖的在蚀刻停止材料51及/或间隔层121上方的部分绝缘材料122(如图12所示)进行选择性蚀刻。此接触孔蚀刻工艺(contact etch process)会停止于蚀刻停止材料51。由于使用蚀刻停止材料51的缘故，绝缘材料45和在隔离沟槽32内的部分绝缘材料33可受保护，而不会在接触孔蚀刻工艺中被破坏，从而接点(contact)与字元线22间不会发生短路，而且在隔离沟槽32内的部分绝缘材料33不会变薄或被穿透，使得装置性能降低。

在一些其他实施例中，具有多个对应在数字线91间的柱体42的穿孔的掩模可用来使柱体42的有源区显露。

在数字线91间的柱体42的有源区露出后，电容元件可形成并连接露出的有源区。

本发明的技术内容及技术特点已揭示如上，然而本技术领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施范例所揭示者，而应包括各种不背离本发明的替换及修饰，并为权利要求所涵盖。

Claims (21)

1.一种半导体装置，包含：

一基材，包含一柱体，该柱体包含一有源区；

一字元线，形成于该基材上；

一绝缘材料，形成于该字元线上；以及

一蚀刻停止材料，形成于该绝缘材料上并围绕着该柱体。

2.根据权利要求1所述的半导体装置，其中该蚀刻停止材料包含一第一部分及一第二部分，其中该蚀刻停止材料的该第一部分高于该蚀刻停止材料的该第二部分。

3.根据权利要求2所述的半导体装置，其中该蚀刻停止材料包含一第三部分，其中该蚀刻停止材料的该第三部分低于该蚀刻停止材料的该第二部分。

4.根据权利要求1所述的半导体装置，其中该蚀刻停止材料包含一第四部分，其中该第四部分高于该柱体的一顶面。

5.根据权利要求4所述的半导体装置，还包含一数字线，其中该数字线形成于该蚀刻停止材料的该部分。

6.根据权利要求1所述的半导体装置，其中该蚀刻停止材料包含一部分，其中该部分低于该柱体的一顶面。

7.根据权利要求1所述的半导体装置，其中该绝缘材料包含二氧化硅。

8.根据权利要求1所述的半导体装置，其中该蚀刻停止材料包含氮化硅。

9.一种半导体装置，包含：

一基材，包含多个有源区柱体；

多个字元线，形成于该基材；

一绝缘材料，遮盖所述多个字元线；以及

一蚀刻停止材料，覆盖该绝缘材料，其中所述多个有源区柱体的柱体顶面曝露出该蚀刻停止材料。

10.根据权利要求9所述的半导体装置，其中该蚀刻停止材料包含具有不同高度的多个部分。

11.根据权利要求9所述的半导体装置，其中该蚀刻停止材料包含一部分，其中该部分高于所述多个有源区柱体之一者的柱体顶面。

12.根据权利要求11所述的半导体装置，还包含一数字线，其中该数字线形成于该蚀刻停止材料的该部分。

13.根据权利要求9所述的半导体装置，其中该蚀刻停止材料包含一部分，其中该部分低于所述多个有源区柱体之一者的柱体顶面。

14.根据权利要求9所述的半导体装置，其中该蚀刻停止材料包含氮化硅。

15.根据权利要求9所述的半导体装置，其中该绝缘材料包含二氧化硅。

16.一种半导体装置的制备方法，包含下列步骤：

形成多个第一沟槽于一基材上；

填充一第一绝缘材料于所述多个第一沟槽；

形成多个第二沟槽于该基材上，其中所述多个第一沟槽与所述多个第二沟槽界定多个柱体，且各该柱体包含一有源区；

形成一字元线于各该第二沟槽；

填充一第二绝缘材料于所述多个第二沟槽；

形成一凹陷于该第一绝缘材料与该第二绝缘材料；以及

沉积一蚀刻停止材料，覆盖该凹陷。

17.根据权利要求16所述的制备方法，还包含下列步骤：

移除该蚀刻停止材料的一第一部分，以露出所述多个柱体的部分；

形成多个条数字线，其中各该数字线接触所述多个柱体的对应者；以及

在所述多个数字线间的该蚀刻停止材料的第二部分上形成凹陷。

18.根据权利要求17所述的制备方法，还包含下列步骤：

填充绝缘材料于所述多个数字线间的间隔；以及

对该蚀刻停止材料上方的该绝缘材料进行选择性蚀刻，以露出在所述多个数字线间的所述多个柱体。

19.根据权利要求16所述的制备方法，其中该蚀刻停止材料包含氮化硅。

20.根据权利要求16所述的制备方法，其中该第一或第二绝缘材料包含二氧化硅。

21.根据权利要求16所述的制备方法，其中该蚀刻停止材料的厚度为该蚀刻停止材料在所述多个柱体之一者上的部分的厚度的1.5至2倍。

Images