TW201330324A - Ⅲ族氮化物半導體元件及其製造方法 - Google Patents

Ⅲ族氮化物半導體元件及其製造方法 Download PDF

Info

Publication number
TW201330324A
TW201330324A TW101147404A TW101147404A TW201330324A TW 201330324 A TW201330324 A TW 201330324A TW 101147404 A TW101147404 A TW 101147404A TW 101147404 A TW101147404 A TW 101147404A TW 201330324 A TW201330324 A TW 201330324A
Authority
TW
Taiwan
Prior art keywords
iii nitride
nitride semiconductor
group iii
layer
electrode
Prior art date
Application number
TW101147404A
Other languages
English (en)
Other versions
TWI528589B (zh
Inventor
Yoshitaka Kadowaki
Tatsunori Toyota
Original Assignee
Dowa Electronics Materials Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co filed Critical Dowa Electronics Materials Co
Publication of TW201330324A publication Critical patent/TW201330324A/zh
Application granted granted Critical
Publication of TWI528589B publication Critical patent/TWI528589B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本發明提供一種III族氮化物半導體元件，其可實現III族氮化物半導體層之(000-1)面側與電極之良好之歐姆接觸，且能夠以更低電壓動作。本發明之III族氮化物半導體元件100之特徵在於：於III族氮化物半導體層110之(000-1)面側之特定區域120具有複數個凸部124，該凸部124具有圓頂(dome)型形狀之圓，且於該特定區域120之上表面具有電極128。

Description

Ⅲ族氮化物半導體元件及其製造方法
本發明係關於一種III族氮化物半導體元件及其製造方法。
研究有藉由使用Al、Ga、In等作為III族元素，且使用N作為V族元素之III族氮化物半導體而形成元件部分之場效電晶體(FET)、發光二極體(LED)等III族氮化物半導體元件。
GaN、AlGaN等III族氮化物半導體通常具有六角晶系之纖鋅礦晶體結構。並且，於在藍寶石等異質基板上例如使如GaN之III族氮化物半導體磊晶成長之情形時，通常，使層於c軸方向上成長，成長之層之表面成為稱作所謂Ga面之(0001)面，相反側(與基板接觸之側)成為稱作所謂N面之(000-1)面。又，如GaN基板之III族氮化物半導體基板亦通常一側之表面為(0001)面，相反側之表面成為(000-1)面。
此處，專利文獻1中記載有如下技術：於n型GaN基板之(0001)面上形成由III族氮化物半導體層構成之主動元件部，於主動元件部上形成p電極且於n型GaN基板之(000-1)面側形成n電極之III族氮化物半導體元件中，於n型GaN基板之(000-1)面側藉由濕式蝕刻等形成於表面具有特定之刻面之多角錐形之突起部，以覆蓋該突起部之方式形成Ti/Al或Ti/Au等n電極，藉此獲得良好之歐姆接觸。
然而，因GaN基板或SiC基板依然昂貴，並無大口徑且廉價之導電性單晶基板之理由，通常使其於藍寶石基板上成長。
然而，藍寶石基板為絕緣性而電流不流通。因此，先前之元 件中，將由依序成長於藍寶石基板上之n型III族氮化物半導體層、活性層及p型III族氮化物半導體層所構成之半導體積層體之一部分去除而使n型III族氮化物半導體層露出。並且，採用如下之橫型結構：於該露出之n型III族氮化物半導體層及p型III族氮化物半導體層之上分別配置n側電極及p側電極，使電流於橫方向上流通。
與此相對，近年來，研究以如下之方式獲得縱型結構之元件之技術。首先，於藍寶石基板上例如形成因藉由雷射照射或蝕刻等去除之緩衝層之後，形成含有n型III族氮化物半導體層、活性層及p型III族氮化物半導體層之半導體積層體。繼而，於該半導體積層體上形成支撐其之導電性支撐體後，藉由雷射照射分解緩衝層或藉由蝕刻選擇性地溶解緩衝層，將藍寶石基板剝離(lift off)。繼而，藉由一對電極夾持該等支撐體與半導體積層體，藉此形成元件。再者，此處所述之緩衝層係用於半導體積層體之磊晶成長者，並且為亦兼用以自藍寶石基板將半導體積層體剝離之剝離層之作用者。將以此方式製作III族氮化物半導體元件之方法稱作雷射剝離法或化學剝離法。
[專利文獻1]日本特開2004-71657號公報
上述橫型結構之元件中，n側電極及p側電極均分別形成於n型III族氮化物半導體層及p型III族氮化物半導體層之(0001)面側。然而，上述縱型結構之元件中，p側電極形成於p型III族氮化物半導體層之(0001)面側，n側電極形成於n型III族氮化物半導體層之(000-1)面側。
根據本發明人等之研究，可知不僅於如專利文獻1之III族氮化物半導體基板之情形時，於在III族氮化物半導體層上形成電極之情形時亦根據形成於(0001)面側還是形成於(000-1)面側而獲得之歐姆接觸 性不同。即，於上述縱型結構之情形時，有無法獲得充分之(000-1)面側之n型III族氮化物半導體層與n側電極之歐姆接觸，n側電極成為高電阻即高電壓之問題。
進而本發明人等進行研究之結果明確：對伴隨剝離層之去除而露出之n型III族氮化物半導體層之(000-1)面實施濕式蝕刻，從而形成多個於表面具有特定之刻面之多角錐形之突起部，並於其上形成有n側電極時，未獲得充分之n型III族氮化物半導體層與n側電極之歐姆接觸，反倒與未形成突起部之情形相比電阻變高。
因此，本發明鑒於上述課題，目的在於提供一種於在III族氮化物半導體之(000-1)面側形成電極之III族氮化物半導體元件中可實現III族氮化物半導體層之(000-1)面側與電極之良好之歐姆接觸，且能夠以更低電壓來動作之III族氮化物半導體元件及其製造方法。
為了達成上述目的，本發明之主旨構成為如下。
(1)一種III族氮化物半導體元件，具有III族氮化物半導體層，其特徵在於：於上述III族氮化物半導體層之(000-1)面側的特定區域具有複數個凸部，該凸部具有圓頂(dome)型形狀之圓，於上述特定區域之上面具有電極。
(2)如上述(1)之III族氮化物半導體元件，其中，由鄰接之上述凸部形成之谷的底部成為角。
(3)如上述(1)或(2)之III族氮化物半導體元件，其中，上述凸部之表面為刻面無法特定的不規則面。
(4)一種III族氮化物半導體元件，具有支撐體、按順序位於該支撐體上之第1導電型III族氮化物半導體層、活性層及第2導電型III族氮化物半導體層，其特徵在於：上述第2導電型III族氮化物半導體層的與上述支撐體為相反側之側係(000-1)面側，於上述第2導電型III族氮 化物半導體層之(000-1)面側的特定區域具有複數個凸部，該凸部具有圓頂型形狀之圓，於上述特定區域之上面具有電極。
(5)如上述(4)之III族氮化物半導體元件，其中，上述第2導電型為n型。
(6)如上述(4)或(5)之III族氮化物半導體元件，其中，上述電極為Ti/Al電極。
(7)一種III族氮化物半導體元件之製造方法，該III族氮化物半導體元件具有III族氮化物半導體層，該製造方法之特徵在於具有下述步驟：對上述III族氮化物半導體層之(000-1)面側的特定區域實施異向性蝕刻，形成複數個多角錐形之突起；對上述特定區域實施等向性蝕刻，使上述突起朝複數個具有圓頂型形狀之圓的凸部變化；及於具有上述凸部之特定區域的上面形成電極。
(8)如上述(7)之III族氮化物半導體元件之製造方法，其中，上述異向性蝕刻為使上述突起之表面成為(000-1)面以外的刻面之濕式蝕刻。
(9)如上述(8)之III族氮化物半導體元件之製造方法，其中，上述刻面為(10-1-1)面、(10-1-2)面及(10-1-3)面中任一者。
(10)如上述(8)或(9)之III族氮化物半導體元件之製造方法，其中，於上述異向性蝕刻使用鹼性溶液。
(11)如上述(8)或(9)之III族氮化物半導體元件之製造方法，其中，上述等向性蝕刻係使上述凸部之表面成為刻面無法特定之不規則面的乾式蝕刻。
(12)如上述(7)之III族氮化物半導體元件之製造方法，其中，形成上述電極之步驟具有下述步驟：於上述特定區域之上面形成保 護膜；於上述保護膜上塗佈抗蝕劑，藉由光微影法將電極形成部位之抗蝕劑去除；將上述電極形成部位之上述保護膜去除；及於上述電極形成部位形成電極。
(13)一種III族氮化物半導體元件之製造方法，其特徵在於具有下述步驟：於成長用基板上依序形成剝離層、第2導電型III族氮化物半導體層、活性層及第1導電型III族氮化物半導體層；於上述第1導電型III族氮化物半導體層上形成支撐體；藉由將上述剝離層去除而將上述成長用基板自上述第2導電型III族氮化物半導體層剝離；對(000-1)面側即露出之上述第2導電型III族氮化物半導體層之特定區域實施異向性蝕刻，形成複數個多角錐形之突起；對上述特定區域實施等向性蝕刻，使上述突起朝複數個具有圓頂型形狀之圓的凸部變化；及於具有上述凸部之特定區域的上面形成電極。
根據本發明之III族氮化物半導體元件，於III族氮化物半導體層之(000-1)面側之特定區域設置複數個具有圓頂型形狀之圓之凸部，於該特定區域之上面設置電極。藉此，可獲得可實現III族氮化物半導體層之(000-1)面側與電極之良好歐姆接觸，且能夠以更低電壓動作之III族氮化物半導體元件。
又，根據本發明之III族氮化物半導體元件之製造方法，藉由對III族氮化物半導體層之(000-1)面側之特定區域實施異向性蝕刻及其後之等向性蝕刻，可有效地形成上述凸部表面。因此，可獲得可實現III族氮化物半導體層之(000-1)面側與電極之良好歐姆接觸，且能夠以更低電壓動作之III族氮化物半導體元件。
100‧‧‧III族氮化物半導體元件
102‧‧‧成長用基板
104‧‧‧剝離層
106‧‧‧AlN緩衝層
108‧‧‧超晶格緩衝層
110‧‧‧n型(第2導電型)III族氮化物半導體層
112‧‧‧活性層
114‧‧‧p型(第1導電型)III族氮化物半導體層
116‧‧‧支撐體(p側電極)
118‧‧‧遮罩
120‧‧‧特定區域
122‧‧‧多角錐之突起
124‧‧‧凸部
126‧‧‧谷之底部
128‧‧‧n側電極
130‧‧‧保護膜
132‧‧‧抗蝕劑
134‧‧‧電極形成部位
θ 1、θ 2‧‧‧角度
h‧‧‧高度
圖1係本發明之一實施形態之III族氮化物半導體元件100的示意剖面 圖。
圖2(A)~(G)係表示本發明之一實施形態之III族氮化物半導體元件之製造方法之各步驟的示意剖面圖。
圖3(A)、(B)係分別示意性地表示圖2(E)、(F)所示之步驟中之n型III族氮化物層110之表面形狀的剖面圖，(C)係表示(B)之凸部之測定方法的概念圖。
圖4(A)、(B)分別示意性地表示先前之III族氮化物半導體元件中之n型III族氮化物層110之表面形狀。
圖5(A)~(F)係表示圖2(G)所示之電極形成步驟之一例的示意剖面圖。
圖6係實施例1之SEM圖像，(A)係以傾斜視角拍攝n側電極形成前之n型III族氮化物層之表面者，(B)係拍攝n側電極形成後之電極形成面附近之剖面者。
圖7係比較例3之SEM圖像，(A)係以傾斜視角拍攝n側電極形成前之n型III族氮化物層之表面者，(B)係拍攝n側電極形成後之電極形成面附近之剖面者。
圖8係比較例4之SEM圖像，(A)係以傾斜視角拍攝n側電極形成前之n型III族氮化物層之表面者，(B)係拍攝n側電極形成後之電極形成面附近之剖面者。
圖9係實施例6之SEM圖像，(A)係以傾斜視角拍攝n側電極形成前之n型III族氮化物層之表面者，(B)係拍攝n側電極形成後之電極形成面附近之剖面者。
圖10係實施例7之SEM圖像，(A)係以傾斜視角拍攝n側電極形成前之n型III族氮化物層之表面者，(B)係拍攝n側電極形成後之電極形成面附近之剖面者。
圖11係比較例5之SEM圖像，係以傾斜視角拍攝n側電極形成前之n型III族氮化物層之表面者。
以下，一面參照圖式一面更詳細地說明本發明。再者，於半導體元件之示意剖面圖中，為說明方便起見，相對於支撐體以不同於實際情況之比率於厚度方向上誇張地表示其他層。
(III族氮化物半導體元件)
使用圖1，說明本發明之一實施形態之III族氮化物半導體元件100(以下，亦僅稱作「元件」100)。元件100具有支撐體116、按順序位於該支撐體116上之p型III族氮化物半導體層114(以下，僅稱作「p層」)、活性層112及n型III族氮化物半導體層110(以下，僅稱作「n層」)。n側電極128位於n層110上，與n層電性連接。又，支撐體116具有導電性，兼具與p層114電性連接之p側電極。再者，將於下文詳細敍述位於n層110之外周上之超晶格緩衝層108及AlN緩衝層106、以及覆蓋各半導體層周圍及支撐體116表面之周緣部的遮罩118。
此處，n層110之一對表面中，支撐體116側為(0001)面，與支撐體116為相反側之側成為(000-1)面。並且，於n層110之(000-1)面側之特定區域120具有複數個具有圓頂型形狀之圓之凸部124，於該特定區域之上面具有n側電極128。
本發明人等發現：根據該構成，與下述之圖4(B)所示之n層110之(000-1)面側為平坦且(000-1)面未露出之情形或下述之圖4(A)所示之於n層110之(000-1)面側有多角錐之突起且(000-1)面以外之刻面露出之情形相比，可使n層110與n側電極128之歐姆接觸提高，可使元件以更低電壓元件動作。
(III族氮化物半導體元件之製造方法)
根據圖2及圖3說明可較佳地製造上述元件100之本發明之一實施形態之III族氮化物半導體元件之製造方法。首先，如圖2(A)所示般，於成長用基板102上形成剝離層104，於其上按順序形成AlN緩衝層106、超晶格緩衝層108，進而於其上依序形成n型III族氮化物半導體層110、活性層112及p型III族氮化物半導體層114。又，超晶格緩衝層108係為了緩和與形成於其上之n層110之晶格失配，提高n層110之結晶品質而形成。
繼而，形成相對於所積層之半導體層106~114成長用基板102於底面露出之晶格狀之槽，形成相互獨立之半導體結構部。圖2(B)中僅表示藉由槽所劃分之1個半導體結構部。繼而，如圖2(B)所示般，於p層114上形成支撐體116。支撐體116於下述之成長用基板102之剝離後，支撐所積層之半導體層。
繼而，如圖2(C)所示般，藉由化學剝離法去除剝離層104,藉此將成長用基板102自n層110、超晶格緩衝層108、AlN緩衝層106等剝離。
繼而，如圖2(D)所示般，形成遮罩118，將AlN緩衝層106表面之周緣部、各半導體層之周圍及支撐體116表面之周緣部覆蓋。遮罩118由SiO2、SiN等之絕緣膜構成，保護被覆部分免於受到下述之異向性蝕刻及等向性蝕刻。
繼而，如圖2(E)所示般，對未由遮罩118被覆而露出之特定區域120之AlN緩衝層106實施異向性蝕刻，例如實施藉由如2.38質量%氫氧化四甲基銨(TMAH)溶液之鹼性溶液之濕式蝕刻。蝕刻進行後，將AlN緩衝層106及超晶格緩衝層108去除，露出n層110。
此時露出的為n層110之(000-1)面側。於使III族氮化物半導體磊晶成長之情形時，如已述般，層於c軸方向上成長，成長之層之表面成為稱作所謂之Ga面之(0001)面。相反側(與支撐體接觸之側) 成為稱作所謂之N面之(000-1)面。因此，圖2(A)之層形成階段中，n層110中與超晶格緩衝層108接觸之面成為(000-1)面，活性層112成長之面成為(0001)面。
圖2(E)中，對(000-1)面側即露出之n層110之特定區域120繼而實施異向性蝕刻。對n層110之(000-1)面側實施異向性蝕刻後，如圖3(A)所示般，於n層110之表面形成複數個多角錐形之突起122。由於III族氮化物半導體為六角晶系，因此通常形成六角錐形之突起。並且，該異向性蝕刻係使突起122之表面成為(000-1)面以外之刻面之濕式蝕刻。於此之前報告有：於如本實施形態般將蝕刻液設為鹼性溶液之情形時，露出於突起122之表面之刻面成為(10-1-1)面或與此等效之面。
繼而，如圖2(F)所示般，對特定區域120實施等向性蝕刻。實施後，如圖3(B)所示般，複數個突起122朝複數個具有圓頂型形狀之圓之凸部124變化。等向性蝕刻係例如如反應性離子蝕刻(RIE)之乾式蝕刻。等向性蝕刻之結果為如圖3(B)所示之凸部124之表面成為刻面無法特定之不規則面。
於n層110於(000-1)面側具有圖3(B)之凸部124之狀態下，如圖2(G)所示般，於n層110之特定區域120之上面形成n側電極128。經過以上步驟，完成本實施形態之元件100。
將包含此種元件100及於其製造方法之實施形態的本發明之特徵性構成與其作用效果一併進行說明。
本發明之III族氮化物半導體元件之製造方法之特徵在於如圖2(E)~(G)及圖3(A)、(B)所示般具有如下步驟：對III族氮化物半導體層之(000-1)面側之特定區域實施異向性蝕刻，形成複數個多角錐形之突起；對上述特定區域實施等向性蝕刻，使上述突起朝複數個具有圓頂型形狀之圓之凸部變化；於具有上述凸部之特定區域之上面形成電極。 並且，本發明之III族氮化物半導體元件在特徵在於：其可藉由例如上述之製造方法獲得，且於III族氮化物半導體層之(000-1)面側之特定區域具有複數個具有圓頂型形狀之圓之凸部，於上述特定區域之上面具有電極。
於僅藉由等向性蝕刻進行圖2(E)所示之使n層110之表面露出之步驟之情形時，如圖4(B)所示般，n層110之表面變平坦，露出(000-1)面。又，於僅藉由異向性蝕刻進行該步驟之情形時，如圖4(A)所示般，n層110之表面成為多角錐形(六角錐形)之突起122。報告有該突起122之表面成為(10-1-1)面或與其等效之面。根據本發明人等之研究，於上述2種之n層110表面上分別形成n側電極之情形時，均無法獲得充分之歐姆接觸，且測定n側電極2點間之電壓，結果為高電壓。此意味著元件能夠動作之電壓亦成為高電壓。
另一方面，於如該元件100般於凸部124(在(000-1)面側具有複數個具有圓頂型形狀之圓)之n層110之表面上配置有n側電極之情形時，可獲得良好之歐姆接觸，且n側電極2點間之電壓與上述2種之情形相比非常低。並且，此種凸部表面可藉由對III族氮化物半導體層之(000-1)面側之特定區域實施異向性蝕刻及其後之等向性蝕刻而有效地形成。藉由此種元件100及其製造方法，可實現III族氮化物半導體層之(000-1)面側與電極之良好之歐姆接觸，且元件能夠以更低電壓動作。
再者，雖然未完全究明藉由上述特徵性構成使n側電極2點間之電壓降低之作用，但至少認為與n層之和n側電極接觸面積不太有關聯性。其原因如下：於圖4(A)之情形與本發明之圖3(B)之情形時，雖然認為n層之表面積並未有如此大之差異，但n側電極2點間之電壓差顯著。
又，本製造方法中，亦可於異向性蝕刻及其後之等向性蝕刻前，以去除全部或一部分AlN層106及超晶格緩衝層108為目的進行等向 性蝕刻。
成長用基板102較佳為使用藍寶石基板或於藍寶石基板上形成有AlN膜之AlN模板基板。根據所形成之剝離層之種類或由III族氮化物半導體構成之半導體積層體之Al、Ga、In之組成、LED晶片之品質、成本等適當選擇即可。
剝離層104若為可藉由蝕刻液溶解之材料則無特別限定，可列舉CrN等III族以外之金屬或金屬氮化物緩衝層。
可使AlN緩衝層106、超晶格緩衝層108、n層110、活性層112及p層114藉由例如MOCVD法於緩衝層104上按順序磊晶成長。超晶格緩衝層108係交替地積層Al組成x不同之2個AlxGa1-xN(0≦x≦1)而成。n層110及p層114由AlInGaN系等任意之III族氮化物半導體構成，由夾持活性層之包覆層或分別與n側電極及p側電極接觸之接觸層構成。活性層112可設為藉由III族氮化物半導體形成有多層量子阱(MQW)結構之發光層。於此情形時，元件100成為LED。通常，AlN緩衝層106、超晶格緩衝層108、n層110、活性層112及p層114之膜厚分別設為0.6~2μm、0.6~3μm、1~4μm、1~100nm、0.1~1μm左右。
支撐體116可藉由接合法形成導電性矽基板或CuW合金基板、Mo基板等，亦可藉由濕式或乾式鍍敷而形成。例如Cu或Au之電鍍中，可使用Cu、Ni、Au等作為連接層。支撐體116可兼作p側電極。
可用於化學剝離法之蝕刻液並無特別限定。剝離層為CrN之情形時，可使用硝酸鈰銨溶液或過錳酸鉀系之溶液等對CrN有選擇性之蝕刻液。剝離層為ScN或Hf、Zr之情形時，可使用有選擇性之酸性蝕刻液。
遮罩118例如可使用SiO2或SiN。形成方法並無特別限定，例如可藉由如下方法：藉由CVD法對AlN緩衝層106之整個面、各半導體層之周圍及支撐體116之表面之周緣部成膜SiO2之後，形成僅使特定區域 120露出之金屬遮罩(例如Ni)，藉由RIE蝕刻特定區域120之SiO2，藉此成為圖2(D)所示之狀態。
異向性蝕刻若可於III族氮化物半導體層之(000-1)面側形成多角錐形之凸部則無特別限定，例如可使用藉由如2.38質量%氫氧化四甲基銨(TMAH)溶液、NaOH溶液或KOH溶液之鹼性溶液之濕式蝕刻。於此情形時，凸部變成六角錐形，凸部之表面(六角錐之六個側面)成為平面狀，該表面主要係(10-1-1)面。再者，亦有記載有藉由其他蝕刻液(磷酸等)而出現(10-1-2)面及(10-1-3)面之文獻(Appl.Phys.Lett.,Vol.73,No.18,2November 1998)。然而，(10-1-1)面由於凸部之角度較大而谷變深，故而較佳。
異向性蝕刻之處理條件亦若可於III族氮化物半導體層之(000-1)面側形成多角錐形之凸部則無特別限定。於本實施形態中，必需將AlN緩衝層106及超晶格緩衝層108去除，且於n層110形成凸部。雖然亦依賴於AlN緩衝層106及超晶格緩衝層108之厚度，但於2.38質量%TMAH溶液之情形時，異向性蝕刻之處理時間較佳為1分鐘以上，更佳為於5~60分鐘之範圍內。
於對平坦之表面實施等向性蝕刻之情形時，對表面內之所有位置以均勻之速度進行蝕刻。然而，於如本製造方法般對圖3(A)之有多角錐形之凸部之表面實施之情形時，有如下傾向：與凸部之底部相比，蝕刻之進行於物理性吸附與脫附容易之頂部較快。因此，本製造方法中藉由於異向性蝕刻之後繼而進行等向性蝕刻，可使突起122朝頂部具有圓之凸部124變化。
凸部之尺寸為高度為0.1~3μm，但不一定均勻。又，凸部分佈於經實施異向性蝕刻及等向性蝕刻處理之區域之整體，但若局部性地觀察，亦存在不一定均勻地分佈之區域。然而，圓形形狀具有均勻性，即， 分佈於經實施異向性蝕刻及等向性蝕刻處理區域整體之具有圓之凸部均同樣地為圓頂型形狀，且，如圖3(B)般，由鄰接之凸部124所形成之谷之底部126成為角。
以此方式谷之底部126成為角之原因在於：於2階段蝕刻之第1階段進行異向性蝕刻。即，與使用遮罩圖案等形成凸部之情形相比，本發明中藉由異向性蝕刻與等向性蝕刻之組合，深度最大大至3μm而形成之谷之底部成為藉由異向性蝕刻所形成之角，可形成更微細且複雜之不規則面。因此，與歐姆電極接觸之不規則面之面積亦較大，歐姆接觸性之提高效果較高。
由於凸部124繼承一部分藉由異向性蝕刻之形狀之規則性而谷之底部126為角，因此可如圖3(C)所示般，於凸部剖面畫出如下三角形：將谷之底部126連接起來作為底邊，於自底邊至凸部之頂點為止之高度(h)之3分之1之高度(h/3)處劃出與底邊水平之線，將其與凸部之交點與谷之底部126之直線作為邊。因此，本說明書中之所謂「圓頂型形狀之圓」係指相對於自外接之三角形之底邊至頂點之高度，自該底邊至凸部之頂部之高度較低，即，相對於自外接之三角形之底邊朝向頂點之角度θ 1，自三角形之底邊朝向凸部之頂部之角度θ 2較小，進而自底邊到凸部之頂部非直線性地形成者。上述2個角度(平均值)之差(θ 1-θ 2)為例如3~30度。再者，凸部剖面較佳為帶有自該底邊到該凸部之頂部朝向凸部之外側凸出之圓形之形狀。
等向性蝕刻例如可使用如反應性離子蝕刻(RIE)之乾式蝕刻。於使用RIE之情形時，蝕刻氮化物半導體時可使用氯、四氯化矽、三氯化硼等氣體。
就確實地形成如上述之圓頂型形狀之凸部之觀點而言，雖亦依賴於時間以外之條件，但等向性蝕刻之處理時間較佳為3分鐘以上，更 佳為5分鐘以上。
作為n側電極128之電極材使用Al、Cr、Ti、Ni、Pt、Au等，但為了容易獲得穩定之歐姆特性，較佳為設為Ti/Al電極，例如可藉由濺鍍法形成。
再者，本實施形態中，將第1導電型設為p型，將第2電型設為n型。其原因如下：由於p型層之電阻較高而電流難以擴大，因此藉由將電阻較低之n型層設為出光側可易提高發光效率。
圖2(G)所示之n側電極128之形成方法並無特別限定，可藉由將抗蝕劑設為遮罩之剝離法而形成。於使用該剝離法之情形時，尤其較佳為圖5所示之方法。圖5係將n層110上之電極形成部位放大之剖面圖。
首先，如圖5(A)所示般，於n層110之至少特定區域120之上面形成保護膜130。保護膜130與遮罩118同樣地藉由CVD法使SiO2或SiN之絕緣膜成膜而形成。
繼而，如圖5(B)所示般，於保護膜130上塗佈抗蝕劑132，如圖5(C)所示般，藉由光微影法將電極形成部位134之抗蝕劑去除。此時，由於n層110表面由保護膜130覆蓋，因此為了去除抗蝕劑而使用之2.38質量%TMAH等之鹼性溶液不與n層110接觸。因此，由於可維持n層110之表面狀態即維持凸部124之表面為藉由等向性蝕刻所形成之不規則面之狀態，故而較佳。
繼而，如圖5(D)所示般，將電極形成部位134之保護膜130去除。該去除可使用BHF、HF等有保護膜之蝕刻性但不侵蝕n層110之任意之蝕刻液而進行。
繼而，如圖5(E)所示般，藉由濺鍍法於電極形成部位134形成Ti/Al電極等n側電極128。再者，堆積於抗蝕劑132上之電極材料可 如圖5(F)所示般藉由丙酮等將抗蝕劑132去除之同時去除。
最後，為了形成n層與n側電極之良好之歐姆接觸，於真空中且400~600℃左右之溫度下進行退火處理。
以上係表示代表性之實施形態之例，本發明並不限定於該實施形態，可於不脫離申請專利範圍之範圍內進行適當變更。
[實施例]
(實施例1)
藉由圖2及圖3所示之製造方法製作圖1所示之III族氮化物半導體LED元件。具體而言，首先於成長用之藍寶石基板上，使用MOCVD法使AlN單晶層(厚度：1μm)成長，製作AlN(0001)模板。於該成長用基板上，使用濺鍍法藉由Sc(厚度：8 nm)成膜，其後，於MOCVD裝置內實施氮化處理，形成作為剝離層之ScN層。
其後，於剝離層上按順序積層AlN層(厚度：1μm)、超晶格緩衝層(AlN/GaN之積層體，厚度：1μm)、n型III族氮化物半導體層(Al0.3Ga0.7N層，厚度：2μm)、發光層(AlInGaN系MQW層，厚度：0.2μm)、p型III族氮化物半導體層(Al0.3Ga0.7N層，厚度：0.4μm)、及p型GaN接觸層(厚度：0.05μm)作為半導體層。
其後，以藍寶石基板之一部分露出之方式，藉由RIE去除半導體層之一部分而形成晶格狀之槽，藉此形成複數個橫截面之形狀為正方形之相互獨立的半導體結構部。
於p型接觸層上形成p型歐姆電極(Ni/Au，厚度：200/3000Å)。於其上，形成接合層(Ti/Pt/Au，厚度：100/2000/7000Å)層。其後，將形成有Ti/Pt/Au/Sn/Au、厚度：100/2000/1000/2000/7000Å作為接合層的支撐體之Si基板與接合層彼此對齊而進行熱壓接，藉此將Si基板與半導體結構部接合。
其後，使用化學剝離法將成長用之藍寶石基板剝離。蝕刻液設為對ScN層有選擇性之硝酸鈰銨溶液。
繼而，藉由電漿CVD法對AlN緩衝層之整個面、各半導體層之周圍及支撐體之表面之周緣部成膜SiO2(厚度：3μm)後，進而藉由濺鍍法形成Ni遮罩。Ni遮罩係藉由光微影法形成抗蝕劑圖案，藉由濕式蝕刻僅將使n層露出之部位之Ni膜去除而形成。其後，蝕刻、去除藉由RIE而露出之SiO2。
繼而，說明n層表面之形成製程。將所形成之SiO2設為遮罩，以表1所示之條件進行蝕刻處理，將AlN緩衝層及超晶格緩衝層去除，並且使n層表面露出。表1之異向性蝕刻使用2.38質量%TMAH溶液。又，表1之等向性蝕刻設為RIE，具體之條件設為如下：壓力0.1 Pa、ICP及BIAS之功率400 W、Cl2氣體7.5 sccm、BCl3氣體7.5 sccm。如表1所記載般，實施例1中以40℃進行10分鐘異向性蝕刻，其後進行20分鐘RIE。其後，藉由純水進行清洗。再者，上述蝕刻係於已剝離成長用基板之側進行，露出之n層成為n層之(000-1)面側。
其後，藉由以下方法於露出之n層上形成Ti/Al電極。首先，於露出之n層上藉由電漿CVD法使SiO2(厚度：0.1μm)成膜。其後，於SiO2上塗佈抗蝕劑，藉由光微影法將電極形成部位之抗蝕劑去除。抗蝕劑之去除係使用2.38質量%TMAH溶液。其後，藉由BHF溶液進行1分鐘處理，藉此去除電極形成部位之SiO2。其後，藉由濺鍍法形成Ti/Al(厚度：20 nm/600 nm)之電極。藉由丙酮將抗蝕劑與堆積於其上之Ti/Al去除。最後，於400℃、真空中進行退火處理。實施例1中，由於有作為保護膜之SiO2，因此去除抗蝕劑時不於n層實施藉由TMAH溶液之異向性蝕刻。
(實施例2~7，比較例1~4)
除將n層表面之形成製程設為表1中所記載者以外，以與實施例1同 樣之方式製作III族氮化物半導體LED元件。
(比較例5)
除將n層表面之形成製程設為表1中所記載者，於形成Ti/Al電極時不進行SiO2之形成及去除以外，以與實施例1同樣之方式，製作III族氮化物半導體LED元件。於此情形時，由於去除電極形成部位之抗蝕劑時2.38質量%TMAH溶液與n層接觸，因此n層形成製程之後進而對電極形成部位之n層表面實施異向性蝕刻。
<藉由SEM之觀察>
對於各試驗例，藉由掃描式電子顯微鏡(SEM)，於n層表面之形成製程後、n側電極形成前，自傾斜視角觀察n層表面。又，於n側電極形成且進而進行熱處理後，拍攝n側電極形成面附近之剖面。圖6~10分別代表表示實施例1、比較例3、比較例4、實施例6、實施例7之SEM圖像。(A)係n側電極形成前之傾斜視角之圖像，(B)係n側電極形成後且熱處理後之剖面之圖像。圖11中，表示比較例5之n側電極形成前之傾斜視角之圖 像。
實施例1中，如圖6(A)、(B)所示般，於n層表面可觀察到複數個具有圓頂型形狀之圓之凸部。又，由圖6(B)可知，由鄰接之凸部所形成之谷之底部成為角。為了測定圓形之程度，於該凸部畫出圖3(C)所說明之三角形，測定共計10處自三角形之底邊朝向三角形之頂點之角度θ 1與自三角形之底邊朝向凸部之頂部劃出直線之角度θ 2，計算其平均值。實施例1中θ 1為62度，θ 2為51度。實施例6中θ 1為64度，θ 2為50度。實施例2~5、7亦具有相同程度之角度，θ 1約為60度，θ 2約為50度。
又，等向性蝕刻之處理時間為1分鐘之實施例7中，如圖10所示般，混合存在有具有圓頂型形狀之圓之凸部與剖面形狀為三角形之狀態之凸部(為圖10(A)中之比較大之凸部，比例為約1/3)。自與比較例2之比較可知：雖然處理時間為1分鐘，形狀變化不充分，但藉由形成有具有圓頂型形狀之圓之凸部而有降低電壓之效果。另一方面，等向性蝕刻之處理時間為5分鐘以上之實施例1~6中，大致全部具有圓頂型形狀之圓。並且，可知：不認為該等實施例1~7之形狀為具有圓頂型形狀之圓之凸部之表面為如於異向性蝕刻中所報告般之極性面或半極性面之刻面，而成為刻面無法特定之不規則面。
比較例3中，由於異向性蝕刻之後未進行等向性蝕刻，因此如圖7(A)、(B)所示般，於n層表面形成複數個六角錐之突起。此前有藉由濕式蝕刻而(10-1-1)面露出之報告，自圖7可推斷突起之側面相對於底邊具有約60度之角度，突起之表面為(10-1-1)面。比較例1、2亦為同樣。
比較例4中，由於僅進行等向性蝕刻，因此如圖8(A)、(B)所示般，n層之表面平坦且(000-1)面露出。
再者，比較例5中n層形成製程之後，藉由光微影法去除形成Ti/Al電極之部位之抗蝕劑時，n層表面之電極形成部位與2.38質量%TMAH溶液接觸，實施異向性蝕刻。其結果，如圖11所示般於去除電極形成部位之抗蝕劑後之n層表面，於凸部之頂部進而形成有微小之凸部，而非具有圓頂型形狀之圓之凸部。認為該微小之凸部係由於下述原因而產生：藉由等向性蝕刻而露出之不規則面中原子間之連接較弱，而易藉由異向性蝕刻液蝕刻之部分被優先地蝕刻。去除電極形成部位之抗蝕劑所耗費之時間(異向性蝕刻之時間)為90秒，較短，但由於與實施例5相比n-n間電壓變大，因此確認有降低接觸(contact)電阻之效果之不規則面因異向性蝕刻而發生變化，於表面再生有主要藉由異向性蝕刻而形成之面。
<n側電極2點間之電壓測定>
隔開50μm之間隔配置1邊為100μm之正方形電極。測定於該電極間流過20mA之電流時之電壓值。將結果示於表1中。
各實施例中，與比較例相比可顯著地降低n電極間之電壓。尤其是與實施例7相比，幾乎所有凸部皆為圓頂型形狀之實施例1~6電壓進一步降低。
[產業上之可利用性]
根據本發明，可提供一種可實現III族氮化物半導體層之(000-1)面側與電極之良好之歐姆接觸，且能夠以更低電壓動作之III族氮化物半導體元件及其製造方法。
100‧‧‧III族氮化物半導體元件
106‧‧‧AlN緩衝層
108‧‧‧超晶格緩衝層
110‧‧‧n型(第2導電型)III族氮化物半導體層
112‧‧‧活性層
114‧‧‧p型(第1導電型)III族氮化物半導體層
116‧‧‧支撐體(p側電極)
118‧‧‧遮罩
120‧‧‧特定區域
124‧‧‧凸部
128‧‧‧n側電極

Claims (13)

  1. 一種III族氮化物半導體元件，具有III族氮化物半導體層，其特徵在於：於該III族氮化物半導體層之(000-1)面側的特定區域具有複數個凸部，該凸部具有圓頂(dome)型形狀之圓；於該特定區域之上面具有電極。
  2. 如申請專利範圍第1項之III族氮化物半導體元件，其中，由鄰接之該凸部形成之谷的底部成為角。
  3. 如申請專利範圍第1或2項之III族氮化物半導體元件，其中，該凸部之表面為刻面無法特定的不規則面。
  4. 一種III族氮化物半導體元件，具有：支撐體；及按順序位於該支撐體上之第1導電型III族氮化物半導體層、活性層及第2導電型III族氮化物半導體層，其特徵在於：該第2導電型III族氮化物半導體層的與該支撐體為相反側之側為(000-1)面側；於該第2導電型III族氮化物半導體層之(000-1)面側的特定區域具有複數個凸部，該凸部具有圓頂型形狀之圓；於該特定區域之上面具有電極。
  5. 如申請專利範圍第4項之III族氮化物半導體元件，其中，該第2導電型為n型。
  6. 如申請專利範圍第4或5項之III族氮化物半導體元件，其中，該電極為Ti/Al電極。
  7. 一種III族氮化物半導體元件之製造方法，該III族氮化物半導體元件具有III族氮化物半導體層，該製造方法之特徵在於具有下述步驟：對該III族氮化物半導體層之(000-1)面側的特定區域實施異向性蝕刻，形成複數個多角錐形之突起；對該特定區域實施等向性蝕刻，使該突起朝複數個具有圓頂型形狀之圓的凸部變化；於具有該凸部之特定區域的上面形成電極。
  8. 如申請專利範圍第7項之III族氮化物半導體元件之製造方法，其中，該異向性蝕刻係使該突起之表面成為(000-1)面以外的刻面之濕式蝕刻。
  9. 如申請專利範圍第8項之III族氮化物半導體元件之製造方法，其中，該刻面係(10-1-1)面、(10-1-2)面、及(10-1-3)面中任一者。
  10. 如申請專利範圍第8項或第9項之III族氮化物半導體元件之製造方法，其中，於該異向性蝕刻使用鹼性溶液。
  11. 如申請專利範圍第8或9項之III族氮化物半導體元件之製造方法，其中，該等向性蝕刻係使該凸部之表面成為刻面無法特定之不規則面的乾式蝕刻。
  12. 如申請專利範圍第7項之III族氮化物半導體元件之製造方法，其中，形成該電極之步驟具有下述步驟：於該特定區域之上面形成保護膜；於該保護膜上塗佈抗蝕劑，藉由光微影法去除電極形成部位之抗蝕劑； 去除該電極形成部位之該保護膜；於該電極形成部位形成電極。
  13. 一種III族氮化物半導體元件之製造方法，具有下述步驟：於成長用基板上依序形成剝離層、第2導電型III族氮化物半導體層、活性層及第1導電型III族氮化物半導體層；於該第1導電型III族氮化物半導體層上形成支撐體；藉由去除該剝離層，將該成長用基板自該第2導電型III族氮化物半導體層剝離；對(000-1)面側即露出之該第2導電型III族氮化物半導體層之特定區域實施異向性蝕刻，形成複數個多角錐形之突起；對該特定區域實施等向性蝕刻，使該突起朝複數個具有圓頂型形狀之圓的凸部變化；於具有該凸部之特定區域的上面形成電極。
TW101147404A 2011-12-28 2012-12-14 Group III nitride semiconductor element and method of manufacturing the same TWI528589B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011288920A JP5292456B2 (ja) 2011-12-28 2011-12-28 Ｉｉｉ族窒化物半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
TW201330324A true TW201330324A (zh) 2013-07-16
TWI528589B TWI528589B (zh) 2016-04-01

Family

ID=48697208

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147404A TWI528589B (zh) 2011-12-28 2012-12-14 Group III nitride semiconductor element and method of manufacturing the same

Country Status (6)

Country Link
US (1) US9287366B2 (zh)
EP (1) EP2800152A4 (zh)
JP (1) JP5292456B2 (zh)
CN (1) CN104040736B (zh)
TW (1) TWI528589B (zh)
WO (1) WO2013099716A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102108196B1 (ko) * 2013-04-05 2020-05-08 서울바이오시스 주식회사 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
JP6389178B2 (ja) * 2013-07-30 2018-09-12 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子の製造方法、および半導体発光素子
JP6160501B2 (ja) 2014-02-12 2017-07-12 豊田合成株式会社 半導体装置の製造方法
JP6731590B2 (ja) * 2016-05-02 2020-07-29 国立大学法人大阪大学 窒化物結晶基板の製造方法
WO2018222938A1 (en) * 2017-06-02 2018-12-06 Corning Incorporated Fluidic assembly substrates and methods for making such
CN111681946B (zh) * 2020-05-21 2022-08-26 东莞市中镓半导体科技有限公司 氮化镓单晶衬底的制备方法
DE102021204214A1 (de) 2021-04-28 2022-11-03 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales GaN-Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen GaN-Leistungshalbleiterbauelements

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420735B2 (en) * 1997-05-07 2002-07-16 Samsung Electronics Co., Ltd. Surface-emitting light-emitting diode
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
JP2004071657A (ja) * 2002-08-01 2004-03-04 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法
JP4154731B2 (ja) * 2004-04-27 2008-09-24 信越半導体株式会社 発光素子の製造方法及び発光素子
CN100423300C (zh) 2004-04-29 2008-10-01 奥斯兰姆奥普托半导体有限责任公司 辐射发射的半导体芯片及其制造方法
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
JP2006324324A (ja) * 2005-05-17 2006-11-30 Sumitomo Electric Ind Ltd 発光装置、発光装置の製造方法および窒化物半導体基板
KR100610639B1 (ko) 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP2007103891A (ja) 2005-09-06 2007-04-19 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2008130799A (ja) 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
JP5310564B2 (ja) 2007-12-28 2013-10-09 日亜化学工業株式会社 半導体発光素子およびその製造方法
JP5282503B2 (ja) 2008-09-19 2013-09-04 日亜化学工業株式会社 半導体発光素子
JP5343225B2 (ja) * 2008-12-16 2013-11-13 スタンレー電気株式会社 Ｉｉ−ｖｉ族またはｉｉｉ−ｖ族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法
JP2010205988A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 窒化物半導体素子及びその製造方法
JP2011192880A (ja) * 2010-03-16 2011-09-29 Toshiba Corp 半導体発光素子及び液晶表示装置
JP5725927B2 (ja) * 2010-05-18 2015-05-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード及びその製造方法
WO2012058535A1 (en) * 2010-10-28 2012-05-03 The Regents Of The University Of California Method for fabrication of (al, in, ga) nitride based vertical light emitting diodes with enhanced current spreading of n-type electrode
JP5702165B2 (ja) * 2011-01-26 2015-04-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 表面粗化による高効率窒化ガリウムベースの発光ダイオード
TWI422068B (zh) * 2011-02-18 2014-01-01 Univ Nat Cheng Kung 粗化方法及具粗化表面之發光二極體製備方法

Also Published As

Publication number Publication date
JP5292456B2 (ja) 2013-09-18
EP2800152A1 (en) 2014-11-05
CN104040736B (zh) 2017-03-29
TWI528589B (zh) 2016-04-01
EP2800152A4 (en) 2015-05-27
JP2013138139A (ja) 2013-07-11
US9287366B2 (en) 2016-03-15
CN104040736A (zh) 2014-09-10
US20150069583A1 (en) 2015-03-12
WO2013099716A1 (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
TWI528589B (zh) Group III nitride semiconductor element and method of manufacturing the same
US8283677B2 (en) Nitride semiconductor light-emitting device
JP2023179686A (ja) 材料および半導体構造を多孔質化する方法
JP5847732B2 (ja) 半導体装置及びその製造方法
TWI248717B (en) GaN semiconductor device
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
JP5792922B2 (ja) ショットキバリアダイオードおよびその製造方法
US7846753B2 (en) Vertical light emitting diode and method of making a vertical light emitting diode
WO2017088546A1 (zh) 发光二极管及其制作方法
WO2018037705A1 (ja) 半導体装置およびその製造方法
US9515146B2 (en) Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer
WO2021226867A1 (zh) 紫外led及其制作方法
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
JP5040721B2 (ja) 窒化物半導体装置およびその製造方法
US9048381B1 (en) Method for fabricating light-emitting diode device
WO2012090254A1 (ja) ｎ型ＩＩＩ族窒化物半導体層とのオーミック接触用の電極とその製造方法
TW201513212A (zh) 於平面層中在蝕刻３ｄ結構後停止蝕刻之方法
JP5514341B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
WO2011086730A1 (ja) Iii族窒化物系半導体素子
KR101528098B1 (ko) 전자 빔 빗각 증착과 열처리를 이용하는 질화갈륨 계열 발광 다이오드 제조 방법
US10475964B2 (en) Method of producing n-type ohmic electrode and n-type ohmic electrode, n-type electrode, and III nitride semiconductor light-emitting device
WO2012032960A1 (ja) Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子
KR20150089548A (ko) 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법
KR101377970B1 (ko) 질화물계 발광 소자 및 그 제조방법
JP5163970B1 (ja) 発光ダイオード素子