TW201320279A - 用於增加位元線接觸面積的半導體裝置及包括其之模組和系統 - Google Patents
用於增加位元線接觸面積的半導體裝置及包括其之模組和系統 Download PDFInfo
- Publication number
- TW201320279A TW201320279A TW101100036A TW101100036A TW201320279A TW 201320279 A TW201320279 A TW 201320279A TW 101100036 A TW101100036 A TW 101100036A TW 101100036 A TW101100036 A TW 101100036A TW 201320279 A TW201320279 A TW 201320279A
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- active region
- contact
- trench
- buried
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 137
- 239000010410 layer Substances 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 26
- 238000007789 sealing Methods 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000003491 array Methods 0.000 claims description 2
- 210000004027 cell Anatomy 0.000 description 32
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000013500 data storage Methods 0.000 description 5
- 210000000352 storage cell Anatomy 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Abstract
包括掩埋閘極的半導體裝置係揭示的。在半導體裝置中，位元線接觸觸及了主動區域的頂部表面和外側表面，這樣在位元線接觸和主動區域之間的接觸面積是增加的並且避免高電阻故障發生在位元線接觸中。
Description
本申請案宣告2011年11月15日提交的韓國專利申請案第10-2011-00119001號的優先權，並將其整體內容併入以作為參考。
本發明的實施例涉及一種包括掩埋閘極的半導體裝置，並且更特別的是，涉及一種增加在位元線接觸和主動區域之間的接觸面積以改善位元線接觸的外部電阻之半導體裝置。
半導體裝置係設計以用於藉由植入雜質的特定目的而使用，和/或在矽晶圓的預定區域處沉積新材料。半導體記憶裝置可包括大量的元件以進行給定的目的，例如，電晶體、電容、電阻和相似物。通過導電層使各個元件是相互關聯的，使得數據或信號在其間傳達。
隨著製造半導體裝置的技術是日益發展，研究已進行到藉由提高半導體裝置的整合度來在晶圓上形成更多的晶片的方法。為了增加半導體裝置的整合度，半導體裝置的設計規則所需的最小特徵變得更小。
沿藉由相關於位元線的行進方向之預定角度所傾斜的主動區域的長軸，具有6F2尺寸晶胞(其中，F是最小特徵尺寸)的半導體裝置主動區域可以橢圓形狀來配置，以(主動區域包括掩埋閘極結構，其中字元線是掩埋在半導體基板中)這種方式。
在6F2尺寸的半導體裝置中，位元線接觸可耦合到在掩埋閘極之間的主動區域，並且位元線可形成以連接到位元線接觸的上半部分。
然而，當由於半導體裝置的高整合導致單元細胞在尺寸上減小，位元線接觸在尺寸上也減少了，可能導致高電阻率的發生。因此，可能難以從細胞正常寫入和讀取數據。
因此，有需要解決藉由位元線接觸尺寸中的減少造成的高電阻率的問題的方法。
本發明的各種實施例指向提供一種增加位元線接觸面積的半導體裝置和具有其之模組和設備，其由於相關領域中的局限性和缺點而實質上排除一個或多個問題。
本發明實施例涉及一種包括掩埋閘極的半導體裝置，該掩埋閘極藉由改善位元線接觸結構而增加位元線接觸面積。
根據本發明的態樣，半導體裝置包括：第一閘極，其掩埋在定義在主動區域中的第一溝渠的下方部分中；第一密封層，其提供在該第一溝渠的上方部分處，並且在該第一閘極上方；第二閘極，其掩埋在定義在該主動區域中的第二溝渠的下方部分中；第二密封層，其提供在該第二溝渠的上方部分處，並且在該第二閘極上方；以及接觸插塞，其與該第一閘極和該第二閘極相關聯，該接觸插塞在該些第一和第二溝渠之間延伸以接觸頂部表面，該接觸插塞部分延伸入該些第一和第二溝渠。
該接觸插塞接觸在該些第一和第二溝渠之間的主動區域的外側表面。
該接觸插塞可形成以圍住在該些第一和第二溝渠之間的主動區域的上方部分。
該接觸插塞可接觸在該些第一和第二溝渠之間的主動區域的外側表面，其中該外側表面包括該些第一溝渠和第二溝渠的內部外側表面。該外側表面可對應到與在該些第一和第二溝渠之間的內部外側表面之間的位元線重疊的區域。
根據本發明的另一態樣，半導體裝置包括：主動區域，其提供在基板上；第一溝渠，其定義在該主動區域中；第一閘極，其掩埋在該第一溝渠的下方部分中；第一密封層，其提供在該第一溝渠的上方部分處；以及接觸插塞，其延伸入該第一溝渠，該接觸插塞接觸該主動區域的頂部表面和第一外側表面。該外側表面可是溝渠的內部外側表面。
半導體裝置進一步包括：第二溝渠，其定義在該主動區域中；第二閘極，其掩埋在第二溝渠的下方部分中；以及第二密封層，其提供在該第二溝渠的上方部分處，其中該接觸插塞延伸到該第二溝渠並且接觸該主動區域的第二外側表面。
用於形成半導體裝置的方法包括：形成定義主動區域的裝置隔離膜；在該主動區域上方形成第一掩埋閘極和第二掩埋閘極；形成接觸孔以對位在該第一掩埋閘極和該第二掩埋閘極之間的主動區域突出；形成接觸層以掩埋該接觸孔；在該接觸層上方形成導電膜；以及藉由蝕刻該導電膜和該接觸層來形成位元線和位元線接觸。
形成該第一掩埋閘極和該第二掩埋閘極可包括：藉由蝕刻該主動區域來形成第一溝渠和第二溝渠；在該些第一和第二溝渠的下方部分處形成閘極導電膜；以及在該閘極導電膜上方形成密封層，以便掩埋該第一溝渠和該第二溝渠。
形成該接觸孔的方法可包括：在包括該閘極導電膜和該密封層的該主動區域上方形成層間絕緣膜；使用位元線接觸遮罩來蝕刻該層間絕緣膜、該裝置隔離膜和該密封層，從而暴露了在該第一掩埋閘極和該第二掩埋閘極之間的主動區域的頂部表面和外側表面。
形成該位元線和該位元線接觸可包括使用位元線遮罩依序蝕刻該導電膜和該接觸層。
形成該位元線接觸可包括以該接觸層係形成以不只接觸該主動區域的頂部表面而且也接觸該些第一和第二溝渠的內部外側表面的方式來蝕刻該接觸層。
根據本發明的另一態樣，半導體裝置可包括：細胞陣列，其包括掩埋在主動區域中的第一和第二字元線，通過接觸耦合到在該些第一和第二字元線之間的主動區域之位元線，以及耦合到該字元線和該位元線之記憶細胞；感測放大器，其耦合到該位元線以感測存儲在該記憶細胞中的數據，其中該接觸係形成以接觸在該第一字元線和該第二字元線之間的主動區域的頂部表面和外側表面。
半導體裝置可進一步包括：列編碼器，其係配置以輸出選擇信號，該選擇信號選擇數據是從該細胞陣列之間讀取或寫入的細胞；行編碼器，其係配置以輸出驅動信號，該驅動信號用於操作耦合到藉由該選擇信號所選擇的細胞之感測放大器。
根據本發明的另一態樣，一種包括安裝到基板的多個半導體裝置的半導體模組包括半導體裝置，該半導體裝置包括：第一閘極，其掩埋在包括主動區域中的第一溝渠的下方部分中；第二閘極，其掩埋在包括該主動區域中的第二溝渠的下方部分中；以及接觸，其藉由該第一閘極和該第二閘極所共享，並係形成以接觸在該第一閘極和該第二閘極之間的主動區域的頂部表面和外側表面。
根據本發明的另一態樣，一種包括安裝到基板的多個半導體裝置的半導體模組和用於控制該半導體模組的操作的控制器之半導體系統。該半導體裝置包括：第一閘極，其掩埋在包括主動區域中的第一溝渠的下方部分中；第二閘極，其掩埋在包括該主動區域中的第二溝渠的下方部分中；以及接觸，其藉由該第一閘極和該第二閘極所共享，並係形成以接觸在該第一閘極和該第二閘極之間的主動區域的頂部表面和外側表面。
根據本發明的另一態樣，一種包括至少一個半導體模組和用於處理存儲在半導體系統中的處理數據之計算機系統。該半導體裝置包括安裝到基板的多個半導體裝置。該半導體裝置包括：第一閘極，其掩埋在包括主動區域中的第一溝渠的下方部分中；第二閘極，其掩埋在包括該主動區域中的第二溝渠的下方部分中；以及接觸，其藉由該第一閘極和該第二閘極所共享，並係形成以接觸在該第一閘極和該第二閘極之間的主動區域的頂部表面和外側表面。
根據本發明的另一態樣，一種包括安裝到基板的至少一個半導體裝置的數據處理系統包括半導體裝置。該半導體裝置包括：第一閘極，其掩埋在包括主動區域中的第一溝渠的下方部分中；第二閘極，其掩埋在包括該主動區域中的第二溝渠的下方部分中；以及接觸，其藉由該第一閘極和該第二閘極所共享，並係形成以接觸在該第一閘極和該第二閘極之間的主動區域的頂部表面和外側表面。
根據本發明的另一態樣，一種包括至少一個數據處理系統的電子系統，包括安裝到基板的至少一個半導體裝置之該數據處理系統。該半導體裝置包括：第一閘極，其掩埋在包括主動區域中的第一溝渠的下方部分中；第二閘極，其掩埋在包括該主動區域中的第二溝渠的下方部分中；以及接觸，其藉由該第一閘極和該第二閘極所共享，並係形成以接觸在該第一閘極和該第二閘極之間的主動區域的頂部表面和外側表面。
現在參考細節的本發明實施例，這方面的例子是以附圖來說明。在可能的情況下，相同的參考號碼將用於整個圖式中參考相同或類似的部分。
圖1是根據本發明的實施例來說明半導體裝置的細胞陣列結構的視圖。圖2是沿圖1的線Y-Y’或線X-X’所採取來說明半導體裝置的橫截面視圖。圖2(i)是沿圖1的線Y-Y’所採取來說明半導體裝置的橫截面的視圖，並且圖2(ii)是沿圖1的線X-X’所採取來說明半導體裝置的橫截面的視圖。
藉由裝置隔離膜110所定義的主動區域120係形成在半導體基板100上方。每個主動區域120係形成以跨越兩個閘極130，並藉由兩個閘極130被劃分成三個區域。也就是說，主動區域120將位元線劃分成在兩個閘極130之間的位元線接觸區域以及位在兩個閘極130之外的存儲節點接觸區域。在此實施例中，在掩埋閘極的形式的配置之這樣的方式，閘極130係掩埋在主動區域120中和裝置隔離膜110。密封層(或覆蓋層)132係形成在掩埋閘極130上方。接面區域形成在位元線接觸區域和存儲節點接觸區域的主動區域120上方。
位元線接觸136，(或位元線接觸插塞或接觸插塞)是形成在位元線接觸區域的主動區域上方，並且位元線形成在位元線接觸136’上方以跨越掩埋閘極130。位元線140以具有預定寬度的線之形式來配置，並藉由在相對於主動區域120的長軸之對角線方向約15°至20°之間傾斜地配置。也就是說，圖1的實施例顯示了6F2尺寸的佈局。
特別是，根據本實施例的實施例的位元線接觸136’是形成以包圍圖2所示的主動區域的上方部分。也就是說，位元線接觸136’以帶入與主動區域120的頂部表面120a和主動區域120的外側表面120b接觸的方式來形成以包圍主動區域的上方部分。使用此處時，用語外側表面是指在比頂部表面120a不同的平面中的表面，例如，藉由定義頂部表面120a的兩個溝渠來定義側壁。
在本實施例中，位元線接觸136僅形成在重疊位元線140的區域中，這樣它可以充分保證形成在另一個相鄰主動區域上方的位元線接觸136和存儲節點接觸(未顯示)之間的間距。也就是說，位元線接觸136和主動區域120之間的接觸區域在尺寸上是最大化並且位元線接觸136係不形成以避免位元線140所形成的區域，這樣與形成在相鄰主動區域上方的存儲節點接觸(未顯示)的干擾可以最小化。
硬遮罩層150係形成在位元線140上方。從圖2(iii)中可以看出，假設硬遮罩圖案150’係形成以具有較小的寬度，位元線接觸136”不與X-X’方向中的主動區域120的外側表面接觸，而它接觸在Y-Y’方向中的主動區域120的外側表面。在此實施例中，雖然在位元線接觸136”和主動區域120之間的接觸面積比較小，形成在相鄰主動區域上方的存儲節點接觸(未顯示)的干擾可以最小化。
圖3A至3D是說明用於製造圖1和2所示的半導體裝置的實施例之方法的橫截面視圖。在每個圖3A至3D中，(i)是沿圖1的線Y-Y’所採取來說明半導體裝置的橫截面的視圖，並且(ii)是沿圖1的線X-X’所採取來說明半導體裝置的橫截面的視圖。
參照圖3A，淺溝渠隔離(shallow trench isolation，STI)製程係執行，使得定義主動區域120的裝置隔離膜110是形成在半導體基板100上方。
例如，在襯墊氮化物膜(未顯示)是形成在半導體基板100後，定義裝置隔離區域的光阻圖案(未顯示)係形成在襯墊氮化物膜上方。隨後，襯墊氮化物膜和半導體基板100使用作為蝕刻遮罩的光阻圖案來蝕刻，裝置隔離溝渠(未顯示)係形成。在此實施例中，為了促進溝渠形成，襯墊氧化物膜可另外形成在半導體基板100和襯墊氮化物膜之間。作為氧化物膜的壁氧化物層和襯裡氮化物膜係形成在裝置隔離溝渠的內部外側表面處。
隨後，絕緣膜(未顯示)是形成以掩埋裝置隔離溝渠。絕緣膜可是由介電質上自旋(Spin On Dielectric，SOD)、高密度電漿(High Density Plasma，HDP)及其組合的任何一個來形成。隨後，隔緣膜是藉由化學機械拋光(Chemical Mechanical Polishing，CMP)來平坦化，使得裝置隔離膜110係形成。
之後，裝置隔離膜100和主動區域120使用定義閘極區域的遮罩來蝕刻。這形成具有預定深度的凹處122。
參考圖3B，在閘極絕緣膜124是形成在凹處122的內部外側表面處之後，掩埋閘極130以凹處122的底部部分以掩埋閘極130來掩埋的這種方式形成在閘極絕緣膜124上。
例如，閘極導電膜係以凹處122藉閘極導電膜來掩埋的這樣方式來沉積在閘極絕緣膜124上方。在某些實施例中，閘極導電膜可包括氮化鈦膜(TiN)、氮化鉭膜(TaN)和/或鎢膜(W)等。例如，在具有高功函數的TiN膜(或TaN膜)係在閘極絕緣膜124上一致地沉積薄的厚度之後，用於減少電阻的鎢膜(W)可是溝槽填充(gap-filled)以形成閘極導電膜。此外，TiN膜或TaN膜可被配置，或者依序沉積TiN膜、TaN膜和鎢(W)膜，這樣導電膜可被形成。
隨後，CMP製程和回蝕製程是依序在閘極導電膜上進行。閘極導電膜的頂部表面是位於主動區域120的頂部表面之方，使得掩埋閘極130能被形成。
隨後，132是形成一個密封層在掩埋閘極130。在此實施例，密封層132可能形成的氮化物薄膜。
參照圖3C，層間絕緣膜134係形成在裝置隔離膜110、主動區域120以及密封層132上方。在此實施例中，層間絕緣膜134的正矽酸乙酯(TEOS)膜可被形成以具有數百埃的厚度。
在如圖4所示的位元線接觸遮罩是形成在層間絕緣膜134上方之後，層間絕緣膜134、裝置隔離膜110和密封層132使用作為蝕刻遮罩的位元線接觸遮罩而依序蝕刻。在這種方式中，位元線接觸孔135係形成。
形成位元線接觸孔的每個區域可對應於圖4的圓形區域。在這種情況下，位元線接觸孔135的圓形橫截面(即，水平橫截面)的直徑可是比主動區域120的短軸長度還長。
此外，位元線接觸孔135的圓形橫截面(即，水平橫截面)的直徑可是比形成在掩埋閘極130之間的主動區域的長度還長。因此，在掩埋閘極130之間的主動區域的頂部部分是在位元線接觸孔135的下方部分處突起到預定高度。也就是說，位於掩埋閘極130之間的主動區域的頂部和外側表面可被暴露出來。
隨後，在導電膜(未顯示)係形成以掩埋位元線接觸孔135之後，導電膜是平坦的以暴露層間絕緣膜134，使得接觸層136係形成。因此，接觸層136可被形成以附著突起的主動區域120。也就是說，接觸層136係形成以不僅接觸在掩埋閘極130之間的主動區域120的頂部表面，而且也接觸主動區域120的外側表面，這樣在位元線接觸136和主動區域120之間的接觸區域能被增加。在這種情況下，導電膜可由聚合物所形成，和/或可能由勢壘金屬和金屬膜(如W)的層狀結構所形成。
參照圖3D，位元線導電膜(未顯示)和硬遮罩層(未顯示)係形成在包括接觸層136的層間絕緣膜134。在這種情況下，位元線導電膜可由勢壘金屬和金屬層(W)的層狀結構所形成。
隨後，硬遮罩層、位元線導電膜和接觸層136使用定義位元線區域的位元線遮罩來蝕刻，這樣硬遮罩圖案150、位元線140和位元線接觸136’係形成。換句話說，接觸層136藉由位元線遮罩所蝕刻，這樣不與位元線140重疊的特定區域是從接觸層136移除。因此，位元線接觸136’的Y-Y’方向長度可是接觸層136的那些，但其之X-X’方向長度可是位元線140的寬度。
位元線接觸136’係形成以附著主動區域120的上方部分。在位元線接觸136’和主動區域120之間接觸面積是增加的並且沒有擺脫位元線140的區，使得相鄰主動區域的位元線接觸136’和存儲節點接觸(未顯示)之間的足夠的邊界可以保證。
在這種情況下，如圖2(iii)所示，假設位元線140形成以具有較小的寬度，位元線接觸136”可是以接觸Y-Y'方向上的主動區域的外側表面並且不接觸X-X'方向上的主動區域的外側表面的這種方式所形成。
此後，在層間絕緣膜(未顯示)係形成以覆蓋位元線接觸136’、位元線140和硬遮罩圖案150之後，諸如存儲節點(未顯示)的數據存儲細胞(未顯示)和電容器係形成。上述的後續製程可在相關領域中達成，並且諸如這樣詳細的說明將用於敘述方便而省略。
在某些實施中，數據存儲細胞可根據半導體裝置的類別而變得多元化。例如，如果上述位元線接觸結構是應用到動態隨機存取記憶體(dynamic random access memories，DRAM)，數據存儲細胞可是電容器。如果上述位元線接觸結構被應用到鐵電RAM(FeRAM)，鐵電材料可以用來作為電容器材料。如果上述位元線接觸結構被應用到磁性RAM(MRAM)，數據存儲細胞可是磁性隧道接面(Magnetic Tunnel Junction，MTJ)。如果上述位元線接觸結構被應用到相變RAM(PRAM)或電阻RAM(ReRAM)，相變材料可用於數據存儲細胞。
圖5是說明包括圖1所示的細胞陣列結構的半導體裝置的實施例的方塊圖。
參照圖5，半導體裝置500可包括存儲細胞陣列510、感測放大器(sense amplifier，SA)520、列編碼器530和行編碼器540。
細胞陣列510包含幾個記憶體細胞512，其耦合到字元線(掩埋閘極)130和位元線140並且以矩陣形式來排列。在這種情況下，用於互連記憶體細胞512和位元線140的每個記憶體細胞512和位元線接觸可具有如圖1和2的那些相同的結構。
感測放大器520耦合到位元線140，以便它可以感測和放大存儲在細胞陣列510的記憶體細胞512的數據。
列編碼器530產生用於選擇讀取或寫入數據的記憶體細胞512之字元線選擇信號，並且將字元線選擇信號輸出到字元線130。
行編碼器540產生用於操作耦合到藉由列編碼器530所選擇的細胞512之感測放大器520的驅動信號，並將驅動信號輸出到感測放大器520。
感測放大器520和編碼器530和540已經設計以用於一般的半導體裝置，摒諸如這樣詳細的說明將用於敘述方便而省略。
半導體裝置可用於計算機記憶體(例如，DRAM、SRAM、DDR3 SDRAM、DDR2 SDRAM、DDR SDRAM等)、消費者記憶體(例如，DDR3 SDRAM、DDR2 SDRAM、DDR SDRAM、SDR SDRAM等)、圖形記憶體(例如，DDR3 SDRAM、GDDR3 SDMRA、GDDR4 SDRAM、GDDR5 SDRAM等)、可移動記憶體(例如，可移動SDR、可移動DDR、可移動DDR2、MCP(多晶片封裝，Multi Chip Package)、PoP(封裝上封裝，Package on Package)、PSRAM、LPDDR)、NAND快閃記憶體、磁性RAM(MRAM)、鐵電RAM(FeRAM)、相變RAM(PRAM)、電阻RAM(ReRAM)、同步圖形RAM(SGRAM)等等。
圖6是根據本發明的實施例來顯示半導體模組。
參照圖6，半導體模組600包括安裝到模組基板610上的多個半導體元件620。指令鏈路630允許每個半導體元件620以接收控制信號(例如，從外部控制器(未顯示)的位址信號(ADDR)、指令信號(CMD)和時脈信號(CLK))。數據鏈路640耦合到半導體元件620，以傳送輸入/輸出(I/O)數據。
在此實施例中，半導體元件620可作為如圖5所示中的半導體裝置500而示範地執行。根據安裝在模組基板610上的每個半導體元件620，位元線接觸係形成以附著圖1和2所示的主動區域的頂部和外側表面。指令鏈路630和數據鏈路640可係形成以與一般的半導體模組的那些相同或類似的。
雖然8個半導體晶片如圖6所示的安裝到模組基板610的前方表面，應指出半導體裝置可安裝到模組基板610的背部表面。也就是說，半導體元件620可被安裝到模組基板610的一側或雙側，被安裝的半導體元件620的數量並不僅限於圖6的例子。
圖7是根據本發明的實施例來顯示半導體系統。
參照圖7，半導體系統700包括包含多個半導體元件712的至少一個半導體模組710和用於在每個半導體模組710和外部系統(未顯示)之間提供雙向接面的控制器720，以控制半導體模組710的操作。
控制器720可在功能在與用於控制一般的數據處理系統的多個半導體模組之控制器有相同或類似的功能，並諸如這樣詳細的說明將用於敘述方便而省略。
在這種情況下，半導體模組710可是例如圖6所示的半導體模組。
圖8是根據本發明的實施例來顯示計算機系統。
參照圖8，計算機系統800包括半導體系統810和如中央處理器(Central Processing Unit，CPU)的處理器820。
半導體系統810可存儲用於控制計算機系統800的操作所需的數據。在這種情況下，半導體系統810可作為圖7所示的半導體系統700而示範性使用。
處理器820藉由在存儲半導體系統810中的處理數據來控制計算機系統800的操作。處理器820可與一般的計算機系統所使用的CPU相同或類似的功能。
計算機系統800可包括各種使用者介面裝置，例如印表機836、監視器832、鍵盤834、滑鼠838等。
圖9是根據本發明的實施例來顯示數據處理系統。
參照圖9，數據處理系統900包含在電子系統(未顯示)中，這樣它執行在電子系統的幾個功能之間的特定功能。
數據處理系統900可包括安裝到基板的至少一個半導體裝置910。
半導體裝置910包括存儲用於執行電子系統的特定功能所需的數據之細胞陣列(未顯示)，以及藉由處理存儲在細胞陣列中的數據來執行對應的功能之處理器(未顯示)。也就是說，半導體元件裝置910包括用於存儲在單位元素(晶粒或晶片)中的數據之單元和用於藉由處理存儲的數據來執行電子系統的特定功能之單位。
在這種情況下，細胞陣列可包含圖5所示的細胞陣列510。
數據處理系統900是通過引線910來耦合到電子系統的其他構成要素(例如，CPU)，使得它可以在一個或兩個中以單向或雙向傳輸和接收和控制信號。
圖10是根據本發明的實施例來顯示電子系統。
參照圖10，電子系統1000包括至少一個數據處理系統1010和使用者介面1020。
數據處理系統1010執行從電子系統1000的幾個功能之間的特定的功能，並包括安裝到基板的至少一個半導體裝置。半導體裝置可包括存儲用於執行電子系統1000的特定功能所需的數據之細胞陣列(未顯示)以及用於藉由處理存儲在細胞陣列中的數據以控制對應的功能之處理器(未顯示)。在這種情況下，細胞陣列可如圖5所示的細胞陣列510。
使用者介面1020提供了在使用者之間的介面和電路模組1010。使用者介面1020可包括併入電子裝置的鍵盤、觸控螢幕、揚聲器等。
電子系統1000包括在各種電子、信息和交流裝置中的各種嵌入式系統，諸如電腦、家電、工廠自動化系統、電梯或可移動電話。
當上面的描述是明顯的，本發明實施例藉由改善位元線接觸結構以增加位元線接觸面積，導致預防位元線接觸的高電阻故障。
本發明可以提出於此處之其他特定方式來實踐，而未違背本發明的精神和本質特徵。因此，上述示範性實施例在所有方面中是被當作說明性的解釋，而不是限制性的。本發明的範疇應藉由附加的申請專利範圍和其法律等效物來確定，而不是藉由上面的描述，並且所附的申請專利範圍的意義和等效範圍內的所有的變化都是為了被圍住其中。此外，對熟知該領域中技術人士來說引用在附加的申請專利範圍中彼此間的申請專利範圍可是存在如本發明的示範性實施例的組合或包含藉由在本發明提申後隨後的修正之新的申請專利範圍是很明顯。
本發明的上述實施例是說明性的，而不是限制性的。各種替代物和等效物是可能的。本發明不受限於描述於此的沉積、蝕刻拋光和圖案化步驟的類型。本發明也不受限於半導體裝置的任何特定類型。例如，本發明可在動態隨機存取記憶體(DRAM)裝置或非易失性記憶體裝置中執行。其他添加、移除或修改鑑於目前的揭示是顯而易見的，並且意圖落入所附的申請專利範圍的範疇之內。
100．．．半導體基板
110．．．裝置隔離膜
120．．．主動區域
120a．．．頂部表面
120b．．．外側表面
122．．．凹處
124．．．閘極絕緣膜
130．．．閘極
132．．．密封層
134．．．層間絕緣膜
135．．．位元線接觸孔
136、136’、136”．．．位元線接觸
140．．．位元線
150、150’．．．硬遮罩層
500．．．半導體裝置
510．．．細胞陣列
512．．．記憶體細胞
520．．．感測放大器
530．．．列編碼器
540．．．行編碼器
600．．．半導體模組
610．．．模組基板
620．．．半導體元件
630．．．指令鏈路
640．．．數據鏈路
700．．．半導體系統
710．．．半導體模組
712．．．半導體元件
720．．．控制器
800．．．計算機系統
810．．．半導體系統
820．．．處理器
832．．．顯示器
834．．．鍵盤
836．．．印表機
838．．．滑鼠
900．．．數據處理系統
910．．．半導體元件
920．．．引線
1000．．．電子系統
1010．．．數據處理系統
1020．．．使用者介面
圖1是根據本發明的實施例來說明半導體裝置的細胞陣列結構的視圖。
圖2是沿圖1的線Y-Y’(i)或線X-X’(ii)及(iii)所採取的橫截面視圖以說明半導體裝置的實施例。
圖3A至3D是說明用於製造圖2所示的半導體裝置的實施例之方法的橫截面視圖。
圖4顯示了位元線接觸遮罩。
圖5是說明包括圖1所示的細胞陣列結構的半導體裝置的實施例的方塊圖。
圖6是根據本發明的實施例來顯示半導體模組。
圖7是根據本發明的實施例來顯示半導體系統。
圖8是根據本發明的實施例來顯示計算機系統。
圖9是根據本發明的實施例來顯示數據處理系統。
圖10是根據本發明的實施例來顯示電子系統。
100．．．半導體基板
110．．．裝置隔離膜
120．．．主動區域
120a．．．頂部表面
120b．．．外側表面
130．．．閘極
132．．．密封層
134．．．層間絕緣膜
136’、136”．．．位元線接觸
140．．．位元線
150、150’．．．硬遮罩層
Claims (20)
- 一種半導體裝置，包括：第一閘極，其掩埋在定義在主動區域中的第一溝渠的下方部分中；第一密封層，其提供在該第一溝渠的上方部分處，並且在該第一閘極上方；第二閘極，其掩埋在定義在該主動區域中的第二溝渠的下方部分中；第二密封層，其提供在該第二溝渠的上方部分處，並且在該第二閘極上方；以及接觸插塞，其與該第一閘極和該第二閘極相關聯，該接觸插塞在該些第一和第二溝渠之間延伸以接觸頂部表面，該接觸插塞部分延伸入該些第一和第二溝渠。
- 根據申請專利範圍第1項之半導體裝置，其中該接觸插塞接觸在該些第一和第二溝渠之間的主動區域的外側表面。
- 根據申請專利範圍第1項之半導體裝置，其中該接觸插塞係形成以圍住在該些第一和第二溝渠之間的主動區域的上方部分。
- 根據申請專利範圍第1項之半導體裝置，其中該接觸插塞接觸在該些第一和第二溝渠之間的主動區域的外側表面，其中該外側表面包括該第一溝渠的內部外側表面。
- 根據申請專利範圍第4項之半導體裝置，其中該外側表面對應到與在該些第一和第二溝渠之間的內部外側表面之間的位元線重疊的區域。
- 一種半導體裝置，包括：主動區域，其提供在基板上；第一溝渠，其定義在該主動區域中；第一閘極，其掩埋在該第一溝渠的下方部分中；第一密封層，其提供在該第一溝渠的上方部分處；以及接觸插塞，其延伸入該第一溝渠，該接觸插塞接觸該主動區域的頂部表面和第一外側表面。
- 根據申請專利範圍第6項之半導體裝置，其中該第一外側表面是該第一溝渠的側壁。
- 根據申請專利範圍第6項之半導體裝置，進一步包括：第二溝渠，其定義在該主動區域中；第二閘極，其掩埋在第二溝渠的下方部分中；以及第二密封層，其提供在該第二溝渠的上方部分處，其中該接觸插塞延伸到該第二溝渠並且接觸該主動區域的第二外側表面。
- 一種用於形成半導體裝置的方法，包括：形成定義主動區域的裝置隔離膜；在該主動區域上方形成第一掩埋閘極和第二掩埋閘極；形成接觸孔以突出於位在該第一掩埋閘極和該第二掩埋閘極之間的主動區域；形成接觸層以掩埋該接觸孔；在該接觸層上方形成導電膜；以及藉由蝕刻該導電膜和該接觸層來形成位元線和位元線接觸。
- 根據申請專利範圍第9項之方法，其中形成該第一掩埋閘極和該第二掩埋閘極包括：藉由蝕刻該主動區域來形成第一溝渠和第二溝渠；在該些第一和第二溝渠的下方部分處形成閘極導電膜；以及在該閘極導電膜上方形成密封層，以便掩埋該第一溝渠和該第二溝渠。
- 根據申請專利範圍第10項之方法，其中形成該接觸孔的方法包括：在包括該閘極導電膜和該密封層的該主動區域上方形成層間絕緣膜；使用位元線接觸遮罩來蝕刻該層間絕緣膜、該裝置隔離膜和該密封層，從而暴露了在該第一掩埋閘極和該第二掩埋閘極之間的主動區域的頂部表面和外側表面。
- 根據申請專利範圍第9項之方法，其中形成該位元線和該位元線接觸包括使用位元線遮罩依序蝕刻該導電膜和該接觸層。
- 根據申請專利範圍第12項之方法，其中形成該位元線接觸包括以該接觸層接觸該主動區域的頂部表面以及該些第一和第二溝渠的內部外側表面的方式來蝕刻該接觸層。
- 一種半導體裝置，包括：細胞陣列，其包括掩埋在主動區域中的第一和第二字元線，通過接觸耦合到在該些第一和第二字元線之間的主動區域之位元線，以及耦合到該字元線和該位元線之記憶細胞；感測放大器，其耦合到該位元線以感測存儲在該記憶細胞中的數據，其中該接觸係形成以接觸在該第一字元線和該第二字元線之間的主動區域的頂部表面和外側表面。
- 根據申請專利範圍第14項之半導體裝置，進一步包括：列編碼器，其係配置以輸出選擇信號，該選擇信號選擇數據是從該細胞陣列之間讀取或寫入的細胞；行編碼器，其係配置以輸出驅動信號，該驅動信號用於操作耦合到藉由該選擇信號所選擇的細胞之感測放大器。
- 一種包括安裝到基板的多個半導體裝置的半導體模組，該半導體模組包括：該半導體裝置之一包括，第一閘極，其掩埋在包括主動區域中的第一溝渠的下方部分中；第二閘極，其掩埋在包括該主動區域中的第二溝渠的下方部分中；以及接觸，其藉由該第一閘極和該第二閘極所共享，並係形成以接觸在該第一閘極和該第二閘極之間的主動區域的頂部表面和外側表面。
- 一種包括安裝到基板的多個半導體裝置的半導體模組和用於控制該半導體模組的操作的控制器之半導體系統，該半導體模組包括：該半導體裝置之一包括，第一閘極，其掩埋在包括主動區域中的第一溝渠的下方部分中；第二閘極，其掩埋在包括該主動區域中的第二溝渠的下方部分中；以及接觸，其由該第一閘極和該第二閘極所共享，並係形成以接觸在該第一閘極和該第二閘極之間的主動區域的頂部表面和外側表面。
- 一種包括至少一個半導體模組和用於處理存儲在半導體系統中的處理數據之計算機系統，該計算機系統包括：半導體模組，包括安裝到基板的多個半導體裝置；其中該半導體裝置之一包括，第一閘極，其掩埋在包括主動區域中的第一溝渠的下方部分中；第二閘極，其掩埋在包括該主動區域中的第二溝渠的下方部分中；以及接觸，其由該第一閘極和該第二閘極所共享，並係形成以接觸在該第一閘極和該第二閘極之間的主動區域的頂部表面和外側表面。
- 一種包括安裝到基板的至少一個半導體裝置的數據處理系統，該數據處理系統包括：該半導體裝置包括，第一閘極，其掩埋在包括主動區域中的第一溝渠的下方部分中；第二閘極，其掩埋在包括該主動區域中的第二溝渠的下方部分中；以及接觸，其由該第一閘極和該第二閘極所共享，並係形成以接觸在該第一閘極和該第二閘極之間的主動區域的頂部表面和外側表面。
- 一種包括至少一個數據處理系統的電子系統，包括：該數據處理系統，包括安裝到基板的至少一個半導體裝置，該半導體裝置包括，第一閘極，其掩埋在包括主動區域中的第一溝渠的下方部分中；第二閘極，其掩埋在包括該主動區域中的第二溝渠的下方部分中；以及接觸，其由該第一閘極和該第二閘極所共享，並係形成以接觸在該第一閘極和該第二閘極之間的主動區域的頂部表面和外側表面。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110119001A KR20130053278A (ko) | 2011-11-15 | 2011-11-15 | 비트라인 접촉 면적 확보를 위한 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201320279A true TW201320279A (zh) | 2013-05-16 |
| TWI553810B TWI553810B (zh) | 2016-10-11 |
Family
ID=48279777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101100036A TWI553810B (zh) | 2011-11-15 | 2012-01-02 | 用於增加位元線接觸面積的半導體裝置及方法及包括其之模組和系統 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8581337B2 (zh) |
| JP (1) | JP6150479B2 (zh) |
| KR (1) | KR20130053278A (zh) |
| CN (1) | CN103107160B (zh) |
| TW (1) | TWI553810B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI692075B (zh) * | 2015-09-04 | 2020-04-21 | 香港商香港北大青鳥顯示有限公司 | 半導體裝置及其製造方法 |
| TWI708369B (zh) * | 2019-05-24 | 2020-10-21 | 南亞科技股份有限公司 | 在導電插塞上具有導電頂蓋層之半導體元件及其製備方法 |
| US11799013B2 (en) | 2018-07-06 | 2023-10-24 | Samsung Electronics Co., Ltd. | Semiconductor device |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102150965B1 (ko) * | 2013-01-24 | 2020-09-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101847630B1 (ko) * | 2013-04-01 | 2018-05-24 | 삼성전자주식회사 | 반도체 소자 및 반도체 모듈 |
| US8871593B1 (en) * | 2013-07-15 | 2014-10-28 | Infineon Technologies Austria Ag | Semiconductor device with buried gate electrode and gate contacts |
| KR102257038B1 (ko) | 2014-06-23 | 2021-05-28 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법, 및 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자 |
| US9773838B2 (en) | 2014-09-04 | 2017-09-26 | Toshiba Memory Corporation | Magnetoresistive memory device and manufacturing method of the same |
| TWI578538B (zh) * | 2014-11-28 | 2017-04-11 | 美光科技公司 | 半導體結構 |
| KR102232766B1 (ko) | 2015-01-05 | 2021-03-26 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| KR102258317B1 (ko) | 2015-11-06 | 2021-06-01 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 및 컨택 홀 형성 방법 |
| CN106783743B (zh) * | 2015-11-23 | 2019-07-26 | 华邦电子股份有限公司 | 存储器装置及其制造方法 |
| CN108470710B (zh) * | 2017-02-23 | 2019-09-17 | 联华电子股份有限公司 | 一种形成半导体存储装置的方法 |
| CN109216357B (zh) * | 2017-06-30 | 2021-04-20 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| CN108172620B (zh) * | 2017-12-29 | 2019-03-22 | 长鑫存储技术有限公司 | 半导体器件结构及其制造方法 |
| CN110299324B (zh) * | 2018-03-22 | 2024-03-26 | 长鑫存储技术有限公司 | 半导体储存器的晶体管结构及其制造方法 |
| CN108389837B (zh) * | 2018-05-08 | 2023-06-30 | 长鑫存储技术有限公司 | 晶体管结构、存储器结构及其制备方法 |
| CN110896075B (zh) * | 2018-09-13 | 2022-02-08 | 长鑫存储技术有限公司 | 集成电路存储器及其制备方法 |
| CN111048467A (zh) * | 2018-10-11 | 2020-04-21 | 长鑫存储技术有限公司 | 半导体器件位线形成方法、半导体器件 |
| CN113410234B (zh) * | 2020-03-16 | 2022-09-23 | 长鑫存储技术有限公司 | 半导体结构及形成方法 |
| CN115568207A (zh) * | 2021-07-02 | 2023-01-03 | 长鑫存储技术有限公司 | 半导体结构和半导体结构的制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11283395A (ja) * | 1998-03-30 | 1999-10-15 | Toshiba Microelectronics Corp | 半導体記憶装置 |
| TWI223442B (en) * | 2003-09-02 | 2004-11-01 | Nanya Technology Corp | DRAM cell array and its manufacturing method |
| US7122425B2 (en) * | 2004-08-24 | 2006-10-17 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
| DE102004043856A1 (de) * | 2004-09-10 | 2006-03-30 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung |
| DE102005035641B4 (de) * | 2005-07-29 | 2010-11-25 | Qimonda Ag | Herstellungsverfahren für eine Speicherzellenanordnung mit gefalteter Bitleitungs-Anordnung und entsprechende Speicherzellenanordnung mit gefalteter Bitleitungs-Anordnung |
| KR100728967B1 (ko) * | 2005-12-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| KR100843715B1 (ko) * | 2007-05-16 | 2008-07-04 | 삼성전자주식회사 | 반도체소자의 콘택 구조체 및 그 형성방법 |
| KR101442176B1 (ko) * | 2007-09-18 | 2014-09-24 | 삼성전자주식회사 | 감소된 두께를 갖는 반도체소자, 이를 채택하는 전자 제품 및 그 제조방법들 |
| JP2009212369A (ja) * | 2008-03-05 | 2009-09-17 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法並びにデータ処理システム |
| KR101119774B1 (ko) * | 2009-08-11 | 2012-03-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| JP2011129771A (ja) * | 2009-12-18 | 2011-06-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2012156451A (ja) * | 2011-01-28 | 2012-08-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR101814576B1 (ko) * | 2011-04-20 | 2018-01-05 | 삼성전자 주식회사 | 반도체 소자 |
| KR20120120793A (ko) * | 2011-04-25 | 2012-11-02 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| KR101827353B1 (ko) * | 2011-07-04 | 2018-03-22 | 삼성전자주식회사 | 디램 소자 및 이의 제조 방법 |
-
2011
- 2011-11-15 KR KR1020110119001A patent/KR20130053278A/ko not_active Application Discontinuation
-
2012
- 2012-01-02 TW TW101100036A patent/TWI553810B/zh not_active IP Right Cessation
- 2012-01-10 US US13/347,614 patent/US8581337B2/en active Active
- 2012-01-30 CN CN201210020862.1A patent/CN103107160B/zh active Active
- 2012-09-10 JP JP2012198120A patent/JP6150479B2/ja active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI692075B (zh) * | 2015-09-04 | 2020-04-21 | 香港商香港北大青鳥顯示有限公司 | 半導體裝置及其製造方法 |
| US11799013B2 (en) | 2018-07-06 | 2023-10-24 | Samsung Electronics Co., Ltd. | Semiconductor device |
| TWI822809B (zh) * | 2018-07-06 | 2023-11-21 | 南韓商三星電子股份有限公司 | 半導體裝置 |
| TWI708369B (zh) * | 2019-05-24 | 2020-10-21 | 南亞科技股份有限公司 | 在導電插塞上具有導電頂蓋層之半導體元件及其製備方法 |
| US11114444B2 (en) | 2019-05-24 | 2021-09-07 | Nanya Technology Corporation | Semiconductor device with conductive cap layer over conductive plug and method for forming the same |
| US11778812B2 (en) | 2019-05-24 | 2023-10-03 | Nanya Technology Corporation | Method for forming a semiconductor device with conductive cap layer over conductive plug |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130119462A1 (en) | 2013-05-16 |
| TWI553810B (zh) | 2016-10-11 |
| US8581337B2 (en) | 2013-11-12 |
| JP2013106040A (ja) | 2013-05-30 |
| JP6150479B2 (ja) | 2017-06-21 |
| CN103107160B (zh) | 2017-05-31 |
| CN103107160A (zh) | 2013-05-15 |
| KR20130053278A (ko) | 2013-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI553810B (zh) | 用於增加位元線接觸面積的半導體裝置及方法及包括其之模組和系統 | |
| KR101987995B1 (ko) | 매립 게이트형 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자 제조 방법 | |
| US20120281490A1 (en) | Semiconductor device, semiconductor module and method of manufacturing the same | |
| US20220285350A1 (en) | Memory device and method of manufacturing memory device | |
| TW201513314A (zh) | 半導體器件 | |
| US8878285B2 (en) | Vertical semiconductor device, module and system each including the same, and method for manufacturing the vertical semiconductor device | |
| US8435847B2 (en) | Semiconductor device and method for fabricating the same | |
| US9455329B2 (en) | Junctionless semiconductor device having buried gate, apparatus including the same, and method for manufacturing the semiconductor device | |
| US20150380415A1 (en) | Semiconductor device and method for fabricating the same | |
| US20170025354A1 (en) | Contact Plug Extension for Bit Line Connection | |
| US11094358B2 (en) | Semiconductor chip manufacturing process for integrating logic circuitry, embedded DRAM and embedded non-volatile ferroelectric random access memory (FERAM) on a same semiconductor die | |
| US9412642B2 (en) | Semiconductor device, module and system each including the same, and method for manufacturing the semiconductor device | |
| US8861261B2 (en) | Semiconductor memory cell and semiconductor device | |
| US9153590B2 (en) | Semiconductor devices including buried channels | |
| US20130119461A1 (en) | Semiconductor device having a buried gate and method for forming thereof | |
| US20150294876A1 (en) | Methods of forming semiconductor devices, including forming first, second, and third oxide layers | |
| KR20240031735A (ko) | 메모리 장치 및 이의 제조 방법 | |
| WO2018063370A1 (en) | Semiconductor chip manufacturing process for integrating logic circuitry, embedded dram and embedded non-volatile resistive random access memory (rram) on a same semiconductor die |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |