TW201312813A - 用於共晶接合製程之非反應性阻障層金屬 - Google Patents

用於共晶接合製程之非反應性阻障層金屬 Download PDF

Info

Publication number
TW201312813A
TW201312813A TW101120377A TW101120377A TW201312813A TW 201312813 A TW201312813 A TW 201312813A TW 101120377 A TW101120377 A TW 101120377A TW 101120377 A TW101120377 A TW 101120377A TW 201312813 A TW201312813 A TW 201312813A
Authority
TW
Taiwan
Prior art keywords
layer
wafer
carrier
metal layer
bonding
Prior art date
Application number
TW101120377A
Other languages
English (en)
Inventor
Chao-Kun Lin
Original Assignee
Bridgelux Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridgelux Inc filed Critical Bridgelux Inc
Publication of TW201312813A publication Critical patent/TW201312813A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本發明揭示一種將一載體晶圓結構接合至一裝置晶圓結構的一共晶金屬層(例如金/錫)。在一個範例中，該裝置晶圓結構包括一矽基板，其上有一磊晶LED結構。在該磊晶LED結構上放置一銀層。該載體晶圓結構包括覆蓋一黏貼層的一導電矽基板。該銀層與該共晶金屬層之間提供一非反應性阻障金屬層(例如鈦)，避免晶圓接合期間來自該共晶層的金屬(例如錫)擴散進入該銀內。在晶圓接合期間，該等晶圓結構壓在一起，並且保持在超過280℃的溫度持續超過一分鐘。使用該非反應性阻障金屬層可減少製造一矽上垂直藍光LED內所使用的昂貴鉑，藉此降低LED製造成本。

Description

用於共晶接合製程之非反應性阻障層金屬
本人特此證明，本對應文件於2011年8月2日，透過EFS WEB以電子形式傳送給美國專利商標局。/T.LESTER WALLACE/(註冊編號：34,748)
本發明一般係關於在矽基板上製造的GaN型藍光LED及其製造方法與結構。
發光二極體(Light Emitting Diode，LED)是一種可將電能轉換成光線的固態裝置。將電壓供應通過相面對的摻雜層時，從夾在該等摻雜層之間的半導體材料主動層發出光線。目前有許多不同的LED裝置結構是由不同材料製成，並且具有不同結構並且以不同方式執行。某些發出雷射光，某些產生非單色以及非同調光。某些適合特定應用。某些為高功率裝置，而其他則不是。某些發光的光線為紅外線輻射，而其他則發出不同顏色的可見光，另外其他則發出紫外光。某些製造成本昂貴，而其他則便宜。針對一般商業照明應用，常用藍光LED結構。這種藍光LED具有與銦鎵氮有關的多重量子井(Multiple Quantum Well，MQW)主動層，可例如發出波長範圍440奈米到490奈米的非單色非同調光。然後通常提供螢光粉塗佈，吸收某些發出的藍光。螢光粉依序放螢光發出其他波長的光線，如此整體LED裝置所發出的光線具有寬廣的波長範圍。發出寬廣波長範圍的整體LED裝置通常稱為「白光」LED。
雖然能夠取得氮化鎵基板晶圓，不過價格昂貴。因此，市面上藍光LED的磊晶層通常成長於其他種基板的晶圓上，例如藍寶石基板。不過這些其他基板仍舊相當昂貴。這種個人電腦內常用的積體電路一般都製造在矽基板上。隨著大量生產矽基板運用於電腦工業，矽基板與藍寶石基板比較起來相對便宜。不過，由於積體電路製造公司經常升級製造設施以便跟上積體電路製造技術的進步，所以二手的矽基板晶圓半導體處理設備通常可低價購得。因此從成本的觀點來看，吾人想要在相對便宜的矽基板晶圓上製造GaN型LED，並且使用可取得的二手半導體處理設備來處理這種矽晶圓，不過在矽基板上成長高品質GaN磊晶層仍舊有許多問題。
在矽基板上成長高品質GaN磊晶層伴隨的許多問題，來自於矽晶格常數與GaN晶格常數有相當大的差異。GaN已經磊晶成長於矽基板上時，所成長的磊晶材料會展現出非所預期的高密度晶格缺陷。若GaN層成長到足夠厚，則GaN層內的應力會導致GaN材料的後續成長部分發生某種裂痕。再者，矽與GaN具有不同的熱膨脹係數。例如若包含設置在矽基板上的GaN的結構之溫度提高，則該結構的矽材料部分之膨脹率會與GaN材料之膨脹率不同。這些不同的熱膨脹率會讓LED裝置不同層之間的應力上升。此應力可能導致破裂以及其他問題。更進一步，因為GaN為化合物材料而Si為元素材料，所以在矽基板上難以成長GaN。從無極性轉變成極性結構，結合大部分晶格失配，產生缺陷。針對這些與其他因素，大部分市面上可購得的白光LED裝置之磊晶LED結構部分並不是成長於矽基板上。因此思考用於在矽基板上製造藍光LED的改良式處理以及結構。
製造在矽基板上成長的藍光LED通常也牽涉到晶圓接合。在一個先前技術製程中，磊晶藍光LED結構成長於非GaN基板上，形成裝置晶圓結構。在磊晶LED結構上形成一層銀，當成反射鏡。然後在該銀反射鏡上設置包括多週期鉑和鈦鎢的阻障金屬層。每一週期內的鉑層都為60nm薄層。每一週期內的鈦/鎢層厚度都大約10nm，並且包括大約百分之九十的鎢。在此提供五個以上的這種週期。一旦在此方式中已經形成裝置晶圓結構，則載體晶圓結構被晶圓接合至該裝置晶圓結構。然後移除該裝置晶圓結構的原始非GaN基板，將產生的晶圓接合結構切割形成LED裝置。在此先前技術製程中，使用接合金屬層將該載體晶圓結構晶圓接合至該裝置晶圓結構。此接合金屬層包括一金/錫子層。在晶圓接合期間金/錫子層熔化時，由於多週期阻障金屬層的厚度以及使用簡短高溫循環來熔化接合金屬，所以來自此金/錫子層的錫不會穿入銀層。此先前技術製程已知運作良好。
在第一創新態樣中，白光LED組合包括藍光LED裝置。該藍光LED裝置利用在矽基板上磊晶成長低電阻層(Low Resistance Layer，LRL)來製造。在一個範例中，緩衝層直接成長於矽晶圓基板上，然後無摻雜氮化鎵的樣板層直接成長於該緩衝層上，然後該LRL直接成長於該樣板層上。
在一個範例中，該LRL為包括多個週期的超晶格結構，其中每一週期都不厚(厚度低於300nm)，並且包括相對厚的氮化鎵子層(例如厚度100nm)以及相對薄的無 摻雜氮化鎵鋁子層(例如厚度25nm)。該LRL的底部子層為GaN的子層。該LRL的頂端子層也為GaN的子層。該LRL內總共有四個無摻雜氮化鎵鋁子層。
該藍光LED裝置包括夾在兩相對摻雜層之間的含銦發光主動層。這種夾在兩相對摻雜層之間的主動層結構稱為「PAN結構」。該PAN結構的n型層直接成長於該LRL的上表面上，如此該n型層直接設置在該LRL的GaN子層上。該n型層可包括氮化鎵以及氮化鎵鋁的週期，但是該n型層的氮化鎵子層厚度大體上比該LRL的氮化鎵子層厚度還要厚。此外，該n型層的氮化鎵鋁子層厚度大體上比該LRL的氮化鎵鋁厚度還要薄。該n型層的氮化鎵鋁子層摻雜矽，具有超過1x1018 atoms/cm3的矽濃度，而該LRL層的氮化鎵鋁子層則未摻雜，並且具有低於1x1018 atoms/cm3的矽濃度。
在後續製程中，矽裝置晶圓結構的表面側被晶圓接合至包括導電載體的載體晶圓結構。該導電載體可例如為摻雜而能導電的單晶矽晶圓。此晶圓接合之後，利用化學機械研磨及/或其他合適的方法，移除原來的矽晶圓基板。
在第一特定範例中，已經移除原始矽晶圓基板、緩衝層以及樣板層，但是至少留下該LRL的一部分。在該移除步驟之後，留下的該LRL的露出表面為氮化鎵的子層。加入電極，並且將該晶圓接合結構切割成個別藍光LED裝置。在每一個藍光LED裝置中，該PAN結構的該n型層直接接觸至少該LRL的一部分。該LRL在該LRL/n型層介面上的片電阻低於該n型層在該LRL/n型層介面上的片電阻。該n型層的片電阻超過每平方十五歐姆。
在這種藍光LED裝置中，該LRL具有兩種功能。第一功能為在成長該n型氮化鎵層的製程中，該LRL的存在降低了該n型層內應該存在的晶格缺陷密度。該LRL功能為阻止該下方樣板層內的錯位趨勢往上延伸至該n型層。第二功能為電流擴展功能，該LRL形成，如此俗稱的高遷移率電子的二維氣體存在於該LRL的超晶格層內。在此二維電子氣體的結果之下，該LRL/n型層介面上該LRL的片電阻大體上低於該n型層的片電阻。該相對低電阻係數LRL幫助該n型層一側上的橫向電流擴展。因此，LED運作期間通過該LRL/n型層介面平面的電流更統一，否則表示該LRL不存在。
在第二特定範例中，原始矽晶圓基板、緩衝層、樣板層以及該LRL全部移除。該LRL已經完全移除。加入電極，並且將該晶圓接合結構切割成個別LED裝置。在每一個LED裝置內，該PAN結構的該n型層並不與該LRL的任何一部分接觸，因為該LRL已經完全移除。在此第二特定範例中，該LRL運作降低該n型層內晶格缺陷密度的該第一功能。
在第二創新態樣中，晶圓接合製程包括利用熔化共晶金屬層，晶圓接合一載體晶圓結構至一裝置晶圓結構，藉此形成一晶圓接合結構。在熔化之前，該裝置晶圓結構包括在一基板上設置一磊晶LED結構，如此一矽基板上已經成長該磊晶LED結構。該裝置晶圓結構進一步包括設置在該磊晶LED結構之上的一非反應性阻障金屬層。在一個範例中，該非反應性阻障金屬層為厚度超過50nm的單一鈦層。在一個範例中，該共晶金屬層包括一第一金子層、一金/錫子層以及一第二金子層，其中該金/錫子層設置在該兩金子層之間。該共晶金屬層熔 化時，該非反應性阻障金屬層避免來自該共晶層的錫擴散通過該非反應性阻障層。在一個特定範例中，該磊晶LED結構與該非反應性阻障金屬層之間設置高反射銀層。此銀層提供反射鏡功能，也當成與該磊晶LED結構的電接點。該非反應性阻障金屬層避免來自該共晶接合金屬層的錫在該晶圓接合製程期間進入此銀層。在此允許該錫擴散進入該銀反射鏡，然後該銀層的反射係數可降低，並且該銀接點的接觸電阻係數可提高。
在第一優勢態樣中，熔化該共晶金屬層的高溫循環包括將該載體晶圓結構加熱至超過280℃的溫度(例如310℃)，並且維持此溫度超過一分鐘。在第二優勢態樣中，至少有一個鉑層設置於該磊晶LED結構與該載體晶圓結構的載體之間，並且該磊晶LED結構與該載體之間所有鉑層的厚度總合小於200nm。在第三優勢態樣中，該磊晶LED結構與該載體之間有一層並且只有一鉑層。此鉑層當成銀包覆功能，避免銀的電子遷徙。該鉑包覆層的厚度低於200nm。晶圓接合造成一晶圓接合結構。晶圓接合之後，移除該裝置晶圓結構的該矽基板、將電極加入剩餘的晶圓接合結構，然後將該晶圓接合結構切割形成藍光LED裝置。
鉑為相當昂貴的金屬，而鈦則便宜許多。上面先前技術當中說明的該先前技術晶圓接合製程包括五個以上的鉑層，每一層的厚度可為100nm以上。先前技術製程當中使用500nm以上的鉑。藉由減少單一層鉑的用量到厚度小於200nm，本說明書所述的該創新非反應性金屬接合製程可降低製造矽基板上藍光LED的成本。
在第三創新態樣中，利用在一矽基板之上使用硫化鋅(ZnS)當成轉換緩衝層(transitional bufer layer)，磊晶成 長n型氮化鎵(GaN)層來製造藍光LED裝置。在一個範例中，該ZnS緩衝層厚度為50nm，並且該n型GaN層的厚度至少2000nm。在該ZnS緩衝層上成長該n型GaN層降低該n型GaN層內的晶格缺陷密度。首先，該ZnS緩衝層提供與該矽基板匹配的良好晶格常數，以及用於後續GaN成長的化合極性樣板。第二，利用MOCVD可容易製備ZnS，如此可在一個成長室內成長所有磊晶層。第三，該ZnS的熔點為1850℃，這足夠高讓其在GaN沉積期間不會變成不穩定。最終，若氮化鋁(AlN)層也用於當成該緩衝層的一部分，然後該ZnS層用來當成該AlN層與該矽基板之間的擴散阻障物。在該磊晶LED結構的該磊晶層形成之後，一載體晶圓結構以晶圓接合至其中該載體晶圓結構包括一導電載體的結構。然後，該原始矽基板與該ZnS緩衝層從該晶圓接合結構移除。之後加入電極，並且將該晶圓接合結構切割形成完成的LED裝置。
在第四創新態樣中，一垂直GaN型藍光LED裝置具有一n型層，其包括多個導電介入層。在一個範例中，該n型層包括複數個週期，並且該n型層的每一週期包括一氮化鎵(GaN)子層以及一摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層。在一個範例中，每一GaN子層的厚度為900nm，每一AlGaN：Si介入層的厚度小於25nm。因為AlGaN具有比GaN小的晶格常數，所以AlGaN：Si介入層提供壓縮應力給該GaN子層，避免破裂。在每一介入層之後，該重疊GaN子層的品質在較低晶格缺陷密度之下有所改善。此外，該等AlGaN：Si層具有導電性(例如每立方公分1x107至1x109個缺陷)，並且具有大於1x1018 atoms/cm3的矽濃度。在該磊晶LED 結構的該磊晶層形成之後，一載體晶圓結構以晶圓接合至其中該載體晶圓結構包括一導電載體的該裝置晶圓結構。然後移除該晶圓接合結構的該原始矽基板。之後加入電極，並且將該晶圓接合結構切割形成完成的LED裝置。因為該AlGaN：Si介入子層具有導電性(例如電阻係數=1x10-2．Ω．cm)，則在最終LED裝置內不需要將其移除。而是該整個n型層留在該完成的藍光LED裝置內，並且具有至少兩千奈米的厚度，提供強化的電流擴散並且提供更多n-GaN材料來容納表面粗糙度。
底下的詳細說明當中描述進一步細節以及具體實施例和技術。本發明摘要並不用於定義本發明。本發明由該等申請專利範圍所定義。
在此將詳細參考本發明的一些具體實施例，附圖中將說明其範例。在底下的描述以及申請專利範圍中，一第一層稱為已經沉積在一第二層「之上」時，吾人了解到該第一層可直接位於該第二層上，或一介入層或許多層可存在於該第一和第二層之間。本說明書使用例如「之上」、「之下」、「上方」、「下方」、「頂端」、「底部」、「往上」、「往下」、「垂直」以及「橫向」這些詞來描述所描述藍光LED裝置不同部件之間的相對方位，並且吾人了解，所描述的該整體藍光LED裝置可排列於立體空間內任何方向。
第一圖為白光發光二極體(Light Emitting Diode，LED)組合50的剖面側視圖。第二圖為白光LED組合50的俯視圖。白光LED組合50包括四個垂直藍光LED裝置51-54。垂直LED裝置有時也稱為垂直接觸式LED裝 置，來與橫向或橫向接觸式LED裝置區別。四個垂直藍光LED裝置51-54都固定至一金屬核心印刷電路板(Printed Circuit Board，PCB)19。從俯視觀點來看，一維持環20圍繞四個垂直藍光LED裝置51-54。維持環20維持涵蓋藍光LED裝置51-54的螢光粉21總量。一部分第一金屬結構57透過焊錫遮罩層58內的第一開口露出。藍光LED裝置51-54的陽極電極透過一些銀環氧樹脂18，表面固定至此第一開口內的第一金屬結構57。焊錫遮罩層58內的該第一開口也露出一部份第二金屬結構59。面向上的藍光LED裝置51-54之陰極電極線接合至第二金屬結構59的露出部分。第一焊墊60由焊錫遮罩層58內的其他開口所形成。第二焊墊61仍舊由焊錫遮罩層58內的其他開口所形成。如第三圖的剖面圖所例示，第一和第二金屬結構57和59為設置在一介電層62上的金屬層一部分。介電層62為厚度35um至250um的環氧樹脂材料層，其中內含無機填充物，像是Al2O3。此介電層62將第一和第二金屬結構57和59與金屬核心PCB 19的鋁或銅基部分63隔離。
第三圖為白光LED組合50的簡化剖面側視圖。圖式中只有例示一個垂直藍光LED裝置54。垂直藍光LED裝置54包括許多層，一些例示於第三圖：一第一金屬電極17、一部分低電阻層(LRL)4、一n型氮化鎵層5、一主動層7、一p型氮化鎵層8、一些金屬包括一接合金屬層13、一導電載體15以及一第二金屬電極16。參考編號64表示一焊線，將藍光LED裝置54的第一金屬電極17耦合至第二金屬結構59。金屬17和LRL 4導電並且與n型層5電接觸。P型層8底下的所有層(包括層13、15、16)都導電，並且與P型層8電接觸。
第四圖為垂直藍光LED裝置54的俯視圖。第一金屬電極17具有方格形狀。
第五圖為沿著第三圖A-A剖面線的垂直藍光LED裝置54之更詳細剖面圖。在導電載體15與p型氮化鎵8之間有多個層與結構，包括：一阻障金屬層14、接合金屬層13、一阻障金屬層12、一層包覆金屬11、一高反射層10以及一電流阻擋層9。該電流阻擋層9被圖案化成電流阻擋結構。主動層7與n型氮化鎵層5之間為應力釋放層6。電流從第二電極16流出時，通過導電載體15、通過金屬層14、13、12、11和10、通過p型氮化鎵層8、通過主動層7、通過應力釋放層6、通過n型氮化鎵層5、通過低電阻係數層4以及至第一電極17，然後從主動層7發出非單色與非同調光。所發出光線的波長範圍從大約440nm至大約490nm。如本說明書中所使用，「非單色」一詞代表具有光譜線寬大體上比典型雷射二極體所發出光線的光譜線寬還要寬之光線。LED的光譜線寬通常為20nm，其中雷射二極體的光譜線寬通常小於4.0nm。
第六圖至第十八圖為揭示藍光LED裝置54製造方法步驟的圖集。這些圖並未依照比例，只是概念圖。
第六圖為顯示在矽基板1上形成磊晶層的許多初始步驟結果之剖面圖。矽基板1為大量CMOS積體電路製造中常用的單晶矽基板晶圓。一緩衝層2則形成於該矽基板上。在例示的範例中，形成此緩衝層2包括先在矽基板1上形成厚度低於100nm的硫化鋅層65(例如50nm)。然後在ZnS層65上形成厚度200nm的氮化鋁(AlN)層66。然後在AlN層66上形成厚度250nm的氮化鎵鋁(AlGaN)層67。雖然顯示包括硫化鋅層的此特定 緩衝層，不過可使用其他種緩衝層。例如可使用單一層AlN的緩衝層。本說明書提供ZnS層65，而第六圖例示的AlN層66和AlGaN層67為選擇性。
垂直LED裝置54的製造包括在矽基板1之上磊晶成長一氮化鎵(GaN)層(例如n型GaN層5)。GaN和Si的平面晶格常數分別為aGaN(0001)=3.189 以及aSi(111)=3.840 。結果，GaN與Si之間大體上有20.4%的平面晶格失配。此晶格失配結合GaN與Si之間的熱膨脹係數大幅差異(例如56%)，使得要在矽基板上成長高品質、厚並且無裂痕的GaN是一項挑戰。一般而言，使用滿足同時發生晶格條件的轉換緩衝層可減輕該晶格失配。例如，AlN層66(aAlN=3.112 Å)常用來當成緩衝層，提供壓縮給GaN磊晶層。不過，介面上Al和Si的內部擴散相當嚴重，導致非所要的高摻雜程度。再者，AlN晶體品質不高，因為AlN與Si之間的晶格失配甚至高於GaN與Si之間的晶格失配。
為了克服這個缺點，使用ZnS層65當作新的轉換緩衝層。首先，Wurzite ZnS化合物(aZnS=3.811 )具有0.3811的晶格常數，這介於GaN與Si的晶格常數之間，並且接近Si的晶格常數。如此，ZnS提供與Si良好的晶格常數匹配，並且也是類似GaN的化合物材料。第二，利用金屬有機化學氣相沉積(MOCVD)可容易製備ZnS，如此可在一個成長室內成長所有磊晶層。MOCVD為尤其是來自有機化合物或金屬有機物表面反應以及內含所需化學物質的金屬氫化物之化合物半導體，這類材料磊晶成長的化學氣相沉積方法。在一個範例中，於350℃成長溫度以及100Torr成長壓力之下，在MOSCVD室內藉由導入含乙烷鋅(DMZn)的硫化氫，在 矽基板上成長ZnS。第三，該ZnS的熔點為1850℃，這足夠高讓其在GaN沉積期間不會變成不穩定。最終，若AlN層也用於當成該緩衝層的一部分，然後該ZnS層也用來當成緩衝AlN與該矽基板之間的擴散阻障物。
然後在緩衝層2上形成一樣板層3。在例示的範例中，樣板層3為厚度1000nm的未摻雜氮化鎵層。
此時該樣板層上並非直接成長該LED的n型層，而是在樣板層3上直接成長低電阻層(LRL)4。在例示的範例中，LRL 4為超晶格結構，這種結構讓高遷移率電子在其層內形成二維氣體。該超晶格結構包括多個週期，其中每一週期的厚度小於300nm。在一個特定範例中，每一週期包括厚度100nm的n型氮化鎵子層以及厚度25nm的未摻雜氮化鎵鋁子層。在第六圖例示的觀點中，厚度100nm的n-GaN子層直接設置在樣板層3上。另外，LRL 4的最上面子層為厚度100nm的n-GaN子層。在例示的設置當中，總共有五個GaN子層以及四個AlGaN子層。該等n-GaN層摻雜矽至濃度1x1018 atoms/cm3。每一較薄AlGaN子層都拉至較厚GaN子層的晶格。
然後n型GaN層5成長於LRL 4上。不過要成長具有低晶格缺陷密度的較厚高品質GaN層，同時不會遭受該GaN層內應力累積所造成的破裂與其他問題，這相當困難。例如，GaN與Si之間存在較大的熱膨脹係數差(例如56%)。此熱失配通常導致冷卻期間該GaN磊晶層內的張應力。該GaN磊晶層的厚度大於1000nm時，通常會發生破裂。雖然隨著GaN層成長較厚時應力會累積的確切原因並未完全了解，不過根據經驗可知道，就在該GaN層內累積的應力導致破裂之前停止該GaN層的 成長，就可避免破裂。在此點上，在該GaN層頂端上成長薄介入層。此介入層可例如為厚度5nm的AlN層。該薄介入子層形成之後，則在該介入層上成長其他GaN子層。此第二GaN子層成長盡量至該GaN子層不會有太多內部應力的厚度。此週期性會多次重複。在每一介入層之後，該重疊GaN子層的品質在較低晶格缺陷密度之下有所改善。例如，一般Si上GaN具有高達每立方公分1x1010個缺陷的缺陷密度。品質改善的Si上GaN之缺陷密度在每立方公分1x107至1x109個缺陷的範圍內。
不過，使用AlN介入子層會導致一個問題。由於AlN具有寬能隙(例如6.2 eV)，所以為絕緣材料，並因此建立垂直方向內電流運輸的阻障。結果，若要製造垂直LED，則要移除從該矽基板至該頂端AlN介入子層的所有子層。因此，在該最終LED裝置內，這些層並不具有電流擴散功能。該頂端AlN子層之上的該GaN子層通常小於2000nm，這會導致LED裝置中電流擁擠問題。為了解決此問題，使用薄AlGaN：Si層當成新介入子層，而非使用AlN。首先，AlGaN：Si為容許電子運輸通過的n型材料，因為AlGaN具有比AlN小的頻帶能量(例如根據Al濃度而有3.4eV至6.2eV的能隙)，如此AlGaN內Si的活化能小於AlN內Si的活化能。結果，該AlGaN：Si介入子層具有導電性，因此在該最終LED裝置內不需要移除。導電AlGaN：Si層的電阻係數範例為1 x 10-2．Ω．cm。第二，AlGaN具有比GaN小的晶格常數，因此提供壓縮應力給該後續GaN子層，幫助避免破裂。
在第六圖的範例中，n型層5的每一該等GaN子層厚度大約900nm，並且摻雜濃度5x1018 atoms/cm3的矽。 AlGaN：Si的每一該等介入子層厚度小於25nm(例如5nm)，具有1x1018 atoms/cm3的矽摻雜濃度。這些AlGaN：Si介入子層相對導電，並且該n型GaN介入子層導電，如此整體n型GaN子層5可在從該LRL/n型層介面朝向該主動層的方向內，有效導通電流。與LRL 4直接接觸的n型GaN層5之底部子層為厚度900nm的GaN子層，如所例示。該n型氮化鎵層5的上方子層也為900nm的GaN子層，如所例示。具有多個AlGaN：Si導電介入子層的完整n型GaN層5大約5000nm厚，其中每一n-GaN子層大體上都比LRL 4的該n-GaN子層還要厚。
n型GaN層5與底下LRL 4之間具有一個介面74。n型GaN層5在此介面上具有大於每平方分15歐姆(15 ohms per square)的片電阻。LRL 4也在此介面上具有片電阻，但是LRL 4的片電阻低於n型GaN層5的片電阻。在一個範例中，LRL 4的片電阻可用破壞性方式測量，利用磨掉第一LED裝置的上方層，露出介面74上LRL 4的表面，然後探測露出的LRL表面並且測量其片電阻。在類似方式中，n型層5的片電阻可用破壞性方式測量，利用磨掉第二LED裝置的下方層，露出介面74上n型層5的表面，然後探測露出的n型層表面並且測量其片電阻。
接下來，在n型GaN層5上形成應力釋放層6。在一個範例中，應力釋放層6的厚度為120nm，並且包括三十個週期。每一週期包括InxGa1-xN的第一子層，其中0<x<0.12，以及InyGa1-yN的第二子層，其中0<y<0.12。
接下來，在應力釋放層6上形成主動層7。主動層7用於在整體藍光LED裝置中發出藍光。在一個範例 中，主動層7為具有十個週期的130nm厚多重量子井(MQW)結構。每一週期包括3nm厚InGaN子層(15% In)，以及10nm厚GaN子層。主動層7發出具有波長範圍從大約440nm至大約490nm的非單色光。
接下來，在主動層7上形成p型GaN層8。在一個範例中，該p型GaN層的厚度為300nm，並且具有1x1020 atoms/cm3的鎂摻雜濃度。在此範例中，形成p型GaN層8的上方表面，如此該完整的LED裝置將發出非單色光，並且將包括雷射二極體所使用的無電流聚焦脊部結構。n型層5、p型層8以及之前包括主動層7的所有層一起形成磊晶LED結構80。
第七圖為顯示製造方法後續步驟對應的剖面圖。首先在p型GaN層8的上方表面上形成絕緣材料的電流阻擋層。在一個範例中，該電流阻擋層為圖案製作的200nm厚二氧化矽層。此二氧化矽層已經沉積並且使用光微影技術製作圖案，形成在某些地方比其他地方阻障更多電流的結構。例如，該電流阻擋層的大型結構66直接放置在稍後製造方法中將形成第一電極17的位置之下。大型結構66放在此位置內，如此電流將不會通過直接位於第一電極17底下的該主動層，因此將不會在第一電極17底下直接產生光線。在直接位於該第一電極底下的主動區域內產生光線時，則金屬第一電極17會阻擋大量光線從該LED裝置散出。該受阻的光線會重新吸收在LED內，而不會逃出該LED成為可用光線。因此，就會浪費用於產生受阻光線的電流。利用阻擋電流流過直接在第一電極17底下的該部分主動層，則此電流流過其他地方的該主動層，在此所產生的光線有較好的機會逃脫該LED裝置成為有用的光線。利用阻擋p型層8 的上方表面區域中每一子區域之適當比例，並且利用正確改變通過從子區域到子區域到通過p型層8的上方表面區域之比例，控制電流通過每一個別子區域的量，相較於電流通過整個LED裝置，讓該LED裝置的光線輸出最大化。
第八圖為顯示製造方法後續步驟對應的剖面圖。在電流阻擋層9之上沉積高反射性層10。在一個範例中，高反射性層10為200nm厚的銀層，與p型GaN層8形成歐姆接觸。此銀層並未覆蓋整個LED裝置晶圓。此處所顯示的高反射性層10覆蓋第八圖的整個結構，這是因為第八圖的剖面圖為只有沿著A-A線的該LED裝置一部分之剖面圖。高反射性層10提供當成反射鏡來反射光線的第一功能，以及提供與p型層8電接觸的第二功能。
第九圖為顯示製造方法後續步驟對應的剖面圖。包覆層11覆蓋銀層10。在例示的範例中，包覆層11為厚度100nm的鉑層。此鉑層阻擋銀的電子遷徙。在一個優勢態樣中，此鉑層為該藍光LED裝置內唯一的鉑層。該藍光LED裝置中所有鉑層(只有一個鉑層)的厚度總合小於200nm。
在形成包覆層11之後，在該包覆層之上形成厚度超過50nm的非反應性阻障金屬層12。在例示的範例中，該非反應性阻障金屬層12為厚度200nm的鈦層。該鈦為阻障物，阻障錫的擴散。從稍後要套用至該結構頂端的接合金屬層來看，阻障層阻擋錫擴散進入銀層10。一些其他金屬，例如有時用來當成錫阻障物的鉑、鈦/鎢、金與鎳，實際上會與錫產生反應。在使用這種反應性金屬當成阻障物的其他接合製程中，所提供的該反 應性金屬厚度與有限的高溫接合循環時間之組合，讓錫入侵量維持在可接受程度內。相較之下，該非反應性阻障金屬層12並非這種反應性金屬，並且在一個範例內為厚度超過50nm的鈦層。
第十圖為顯示製造方法後續步驟對應的剖面圖。形成500nm厚的金子層，覆蓋該非反應性阻障金屬層12的頂端。第十圖的參考編號13代表此金子層，也就是金屬層的三個子層Au/AuSn/Au三明治結構當中一個子層。
第十一圖為顯示製造方法後續步驟對應的剖面圖。導電載體5覆蓋一黏著與阻障金屬層14。在例示的範例中，導電載體為一單晶矽晶圓，並且該黏著與阻障金屬層14為厚度200nm的鈦層。金一般與矽的接合度並不好，但是鈦就不錯，因此提供鈦層14接合至導電矽載體15，如此金的後續子層(接合金屬層13的一部分)可輪流接合至該鈦。除了此黏著功能以外，該鈦也當成阻障物，避免錫與金擴散進入該矽表面並且降低黏著性。在其他範例中，黏著/阻障金屬層14也包括放置在該鈦之上的鉑層。
然後在黏著與阻障金屬層14上形成厚度500nm的金子層，並且在該金子層上形成厚度3000nm的金/錫子層。厚度3000nm的金/錫子層為重量百分之80的金以及百分之20的錫。這些金與金/錫子層為上面第九圖所提到的三子層三明治金屬結構13當中的另兩個子層。
導電載體15、載體金屬層14以及金與金/錫子層13一起成為載體晶圓結構68。矽基板1和其上形成的層一起成為一裝置晶圓結構69。載體晶圓結構68為晶圓接合至裝置晶圓結構69的該金覆蓋上方表面。
第十二圖為顯示所使用熱壓縮晶圓接合製程的溫度循環圖表。載體晶圓結構68以大約每平方英吋五十磅的壓力壓住裝置晶圓結構69，並且壓在一起的晶圓加熱到至少280℃。在特定範例中，該等晶圓會加熱至310℃。該等晶圓維持在此上升的溫度超過一分鐘，以確定所有晶圓都有一致的熔化溫度。在特定範例中，該上升的溫度維持五分鐘。該共晶金/錫子層熔化，如此將載體晶圓結構68晶圓接合至裝置晶圓結構69。此晶圓接合由第十一圖的箭頭70所表示。在百分之二十錫濃度時，該金/錫子層具有大約282℃的熔點。不過一但該金/錫子層已經熔化，則某些錫會從此子層擴散進入該金/錫子層側邊上的該等金子層。因此，該金/錫子層內的錫濃度降低。具有較低錫濃度的金/錫子層具有較高的熔點。在該金/錫合金內錫濃度每降低百分之一，則該金/錫合金的熔點就會提高大約30℃。因此，在已經進行該晶圓接合製程之後，該金/錫子層內錫的濃度下降至低於百分之二十，並且之後整體晶圓接合結構可將其溫度提高至282℃，而不會熔化該金/錫子層。
第十三圖顯示該製造方法的後續步驟。產生的晶圓接合結構71依照箭頭72所示翻面。
第十四圖顯示該製造方法的後續步驟。矽基板1、緩衝層2以及樣板層3都從晶圓接合結構71上移除，如箭頭73所示。在本範例中，這些層都使用化學機械研磨(Chemical Mechanical Polishing，CMP)以及反應性離子蝕刻(reactive ion etching，RIE)技術移除，如此LRL 4的該等GaN子層其中之一者存在，並且從該結構的頂端露出。整個n型GaN層5都留著，成為晶圓接合結構71的一部分。由於層5內該等AlGaN：Si介入層的導電 性，所以n型GaN層5會從該應力釋放層電導通至n型層介面，到達該n型GaN層，然後到達該n型層/LRL介面。使用AlGaN：Si當成該等介入子層相對於使用AlN介入子層的優點為該等AlGaN：Si介入子層導電。在此該n型GaN層內並無第十三圖步驟中必須移除的非導電介入AlN子層，以便提供導電性通過該n型層。而是，整個n型GaN層5都留在完整藍光LED裝置內。
第十五圖為晶圓接合結構71的俯視圖。除了如第十四圖所示移除該等層1、2和3以外，使用濕式蝕刻將水平與垂直通道蝕刻至包覆層11，藉此形成平台結構中列與欄的二維陣列。參考編號75、76和77代表三個這種通道。參考編號78和79代表二個這種平台結構。
第十六圖為沿著第十五圖結構的B-B剖面線之剖面圖。鈦的非反應性阻障層12用斜線表示。該非反應性阻障層12為厚度超過50nm的單一鈦層，並且不包括子層、鉑以及鎢。高反射性層10的銀受到包覆層11的阻擋，避免從平台底下橫向移出。高反射性層10的該銀內含於從頂端到p型GaN層8的底部表面(平台的底部)。
第十七圖顯示該製造方法的後續步驟。將每一平台頂端上露出的LRL 4之上方表面粗糙化，此粗糙化為習慣性粗糙化類型，被執行來幫助光線從該LED裝置逃脫。粗糙化實際上比第十七圖所例示還要激烈。從粗糙表面的最高峰值到最深谷底之垂直距離大約是500nm，如此該最深谷底往下延伸進入n型層5。吾人想要不穿透該LRL，如此在其他範例中，移除的材料量較佳限制為移除該矽基板以及部分該緩衝層。
第十八圖顯示該製造方法的後續步驟。如例示在導電載體15上形成第二電極16。在一個範例中，第二電 極16包括第一20nm厚鎳子層，其直接接觸導電載體15，並且也包括第二200nm厚金層，其覆蓋該鎳子層。因此，第二電極16的厚度為220nm。
此外，第十八圖顯示如例示在LRL 4上方表面上形成第一電極17的後續步驟。在一個範例中，第一電極17包括直接置於LRL 4上並且厚度20nm的鈦子層、置於該鈦子層上並且厚度為100nm的鋁子層、置於該鋁子層上並且厚度為20nm的鎳子層以及置於該鎳子層上並且厚度為200nm的金子層。因此，第一電極17的厚度大約為340nm。LRL 4的該等GaN子層內之摻雜物濃度足夠高，可以在金屬17與LRL 4之間形成良好的歐姆接觸。
在如第十八圖所示已經加入該等第一和第二電極之後，該晶圓接合結構切割成個別藍光LED裝置。藉由沿著第十五圖例示的通道鋸開該晶圓接合結構來執行切割，如此每一平台結構都變成一個單獨的藍光LED裝置。在例示的範例中，將產生的藍光LED裝置之一者併入第一圖至第三圖的該白光LED組合內。第二電極16使用銀環氧樹脂層18，如第三圖所例示黏貼至金屬核心PCB 19。如例示，第一金屬電極17透過接合線64打線接合至金屬核心PCB 19的第二金屬結構59。打線接合之後，利用絲網法在該結構上形成矽的維持環20。另外，維持環20切割並且塑造成正確尺寸，然後套用。該維持環20的高度為0.5至3.0mm，寬度為0.2mm至1.5mm。矽凝固之後，定量的螢光粉21掉落在藍光LED裝置54之上，如此螢光粉由該維持環20維持。螢光粉21可凝固形成完整的白光LED組合50。
第十九圖為揭示有關每一製造方法步驟細節的表格。表格左欄內的編號為白光LED組合50中不同層的參考編號。
第二十圖為藍光LED裝置100的剖面圖，其中該裝置由結合上面第六圖至第十八圖所公布製造方法所形成，而第十三圖所例示移除步驟中已經移除的所有LRL 4除外。全部或大體上全部n型GaN層5都留在完成的藍光LED裝置100內。第十七圖並未依照比例，只是概念圖。
第二十一圖為藍光LED裝置200的剖面圖，其中該裝置由結合上面第六圖至第十八圖所公布製造方法所形成，而第十三圖所例示移除步驟中已經移除的某些n型層5以及所有LRL 4除外。該n型層的所有薄介入子層都已經移除，只留下厚度至少900nm的GaN子層。此最後GaN子層保留在完成的藍光LED裝置200內。第十八圖並未依照比例，只是概念圖。
第二十二圖為根據第一創新態樣的方法300之流程圖。在一矽基板上形成超晶格結構(步驟301)，該超晶格結構包括複數個週期。每一週期的厚度小於300nm並且包括一GaN子層。在一個範例中，在該矽基板上形成一緩衝層，然後在該緩衝層上形成樣板層，然後在該樣板層上形成該超晶格結構。接下來，直接在該超晶格結構上形成n型GaN層(步驟302)。在該n型層之上形成內含銦的主動層(步驟303)。在該主動層之上形成一p型GaN層(步驟304)。該矽基板、該超晶格結構、該n型層、該主動層以及該p型層一起成為一第一結構。一導電載體接合(步驟305)至該第一結構，藉此形成一第二結構。然後從該第二結構中移除該矽基板(步驟306)，藉此 形成一第三結構。在該第三結構上形成電極(步驟307)。然後將該第三結構切割(步驟308)，藉此形成一藍光LED裝置。
雖然上面已經針對教導目的描述某些特定具體實施例，不過本專利文件的教導具有一般適用性，並且不受限於上述的特定具體實施例。LRL 4可用許多不同合適的方式來製造。在一個範例中，LRL 4包括許多週期，其中每一週期都包括一第一氮化鎵鋁層以及一第二氮化鎵鋁層，其中該等兩子層內的該鋁濃度彼此不同。該等兩子層的成分已知為AlxGa1-xN/AlyGa1-yN，其中x和y為不同的非零數字。雖然上面已經描述其中該LRL的氮化鎵鋁以及氮化鎵子層具有不同厚度之特定範例，在其他範例中該等子層大體上具有相同厚度。在一AlGaN/GaN或AlGaN/AlGaN超晶格內，含鋁的一子層內之鋁濃度可分級。該LRL可為一AlInN/GaN超晶格。該LRL可為一AlGaN/AlGaN/GaN超晶格，其中每一週期包括三個子層。
雖然上面已經描述包括一非反應性阻障金屬層的該晶圓接合製程，結合晶圓接合之後使用銀環氧樹脂黏貼至一金屬核心PCB來形成該完整白光LED組合之LED裝置，該晶圓接合製程可用於提供一金/錫層用於晶粒固定之LED。由於晶圓接合期間金屬接合層13的該金/錫子層內錫濃度降低，則在執行該晶圓接合製程之後，該金屬接合層13的熔化溫度高於280℃。因此，完整的LED裝置可加熱至夠高的溫度來熔化一些用於晶粒固定所提供的金/錫，而不熔化該LED裝置本身之內的該金屬接合層13。雖然上面結合其中該共晶層為金/錫層的範例來描述該晶圓接合製程，該晶圓接合製程並 不受限於需要一金/錫共晶層。在其他範例中，該共晶層為一種金屬層，像是例如金/銦金屬層以及鈀/銦金屬層。雖然上面結合其中該銀包覆層為鉑的範例來描述該晶圓接合製程，不過可運用例如鎳與銠這些其他包覆層。
第二十三圖為根據第二創新態樣的方法400之流程圖。在一非GaN基板上成長一磊晶LED結構(步驟401)。該非GaN基板在一個範例內為一矽基板，並且運用適當的介入緩衝與樣板層。然後在該磊晶LED結構上提供一銀層(步驟402)，當成反射鏡並且當成至該磊晶LED結構的歐姆接點。在該銀層之上提供一包覆層(步驟403)。在一個範例中，該包覆層為厚度小於200nm的單一鉑層。在該包覆層上提供一層非反應性阻障金屬(步驟404)，藉此形成一裝置晶圓結構。在一個範例中，此非反應性阻障金屬層為厚度超過50nm的單一鈦層。此單一鈦層大體上並不包括鎢。
一載體晶圓結構包括一導電載體。該導電載體可為導電矽晶圓。然後利用熔化該等兩晶圓結構之間的一共晶金屬層，該載體晶圓結構為晶圓接合(步驟405)至該裝置晶圓結構，藉此形成一晶圓接合結構。在一個範例中，該共晶金屬層包括熔化溫度大約282℃的金/錫子層。將載體晶圓結構的溫度提高到超過280℃(例如到達310℃)並且維持此升高的溫度超過一分鐘，如此就可熔化此共晶金屬層。
在一個範例中，該載體晶圓結構的溫度由在全負載熔爐室內所投入與該共晶接合金屬層相同成分的金/錫數量間接決定，並且緩慢提高熔爐室的設定點，直到看見該金/錫熔化。此設定點假設對應至282℃的載體裝置 晶圓溫度。然後該熔爐室的設定點提高額外量，也就是對應至30℃的熔爐室提高溫度。藉由使用此提高的熔爐室設定至少一分鐘，執行該晶圓接合製程，而不用確實測量該熔爐室內該晶圓接合結構的溫度。
晶圓接合之後，移除該產生的晶圓接合結構的該非GaN基板(步驟406)。在該晶圓接合結構上形成電極(步驟407)並且切割該晶圓接合結構，藉此形成複數個藍光LED裝置(步驟408)。在方法400的一個範例中，所完成藍光LED裝置內任何與所有鉑層的總厚度小於200nm，並且該高溫接合金屬熔化循環(該載體晶圓結構的溫度高於280℃時)超過一分鐘。
第二十四圖為根據第三創新態樣，使用硫化鋅(ZnS)當成緩衝層來在矽基板上製造LED裝置之方法流程圖。硫化鋅(ZnS)層形成於一矽基板之上以及直接於矽基板上(步驟501)。在一個範例中，該ZnS層為該矽基板上形成的一緩衝層，然後在該緩衝層上形成一樣板層。選擇性地，在該硫化鋅層之上形成一氮化鋁(AlN)層，並且在該氮化鋁層之上形成一氮化鎵鋁(AlGaN)層。該ZnS層、該AlN層以及該AlGaN層形成該緩衝層。接下來，直接在該樣板層上形成n型GaN層(步驟502)。在該n型層之上形成內含銦的主動層(步驟503)。在該主動層之上形成一p型GaN層(步驟504)。該n型層、該主動層以及該p型層一起成為一磊晶LED結構。該矽基板、該ZnS層、該磊晶LED結構一起成為一第一結構。在一個範例中，該第一結構為第十一圖的裝置晶圓結構69。然後，一導電載體接合(步驟505)至該第一結構，藉此形成一第二結構。在一個範例中，該載體為一載體晶圓結構的一部分，例如第十一圖的載體晶圓結構68。然後從該 第二結構中移除該原始矽基板以及該ZnS層(步驟506)，藉此形成一第三結構。在該第三結構上形成電極(步驟507)。然後將該第三結構切割(步驟508)，藉此形成一藍光LED裝置。
第二十五圖為根據第四創新態樣在矽基板上製造藍光LED裝置的方法流程圖。該藍光LED裝置具有一n型氮化鎵層，該層具有多個導電介入層。然後在一矽基板上形成n型層(步驟601)。該n型層包括複數個週期，該n型層的每一週期包括一氮化鎵(GaN)子層以及一摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層。該AlGaN：Si介入子層摻雜Si，並且具有電導性。接下來，在該n型層之上形成內含銦的主動層(步驟602)。在該主動層之上形成一p型GaN層(步驟603)。該矽基板、該n型層、該主動層以及該p型層一起成為一第一結構。一導電載體接合(步驟604)至該第一結構，藉此形成一第二結構。然後從該第二結構中移除該矽基板(步驟605)，藉此形成一第三結構。在該第三結構上形成電極(步驟606)。然後將該第三結構切割(步驟607)，藉此形成一藍光LED裝置。
因此，在不悖離申請專利範圍內揭示的本發明範疇之下，可實現所描述具體實施例不同特色之不同修改、調整以及組合。
1‧‧‧矽基板
2‧‧‧緩衝層
3‧‧‧樣板層
4‧‧‧低電阻層
5‧‧‧n型氮化鎵層
6‧‧‧應力釋放層
7‧‧‧主動層
8‧‧‧p型氮化鎵層
9‧‧‧電流阻擋層
10‧‧‧高反射性層
11‧‧‧包覆金屬
12‧‧‧阻障金屬層
13‧‧‧接合金屬層
14‧‧‧阻障金屬層
15‧‧‧導電載體
16‧‧‧第二金屬電極
17‧‧‧第一金屬電極
18‧‧‧銀環氧樹脂
19‧‧‧金屬核心印刷電路板
20‧‧‧維持環
21‧‧‧螢光粉
50‧‧‧白光發光二極體組合
51-54‧‧‧垂直藍光LED裝置
57‧‧‧第一金屬結構
58‧‧‧焊錫遮罩層
59‧‧‧第二金屬結構
61‧‧‧第二焊墊
62‧‧‧介電層
63‧‧‧鋁或銅基部分
64‧‧‧焊線
65‧‧‧硫化鋅層
66‧‧‧氮化鋁層
67‧‧‧氮化鎵鋁層
68‧‧‧載體晶圓結構
69‧‧‧裝置晶圓結構
70‧‧‧晶圓接合
71‧‧‧晶圓接合結構
72‧‧‧箭頭
73‧‧‧箭頭
74‧‧‧介面
75-77‧‧‧通道
78-79‧‧‧平台結構
100‧‧‧完成的藍光LED裝置
200‧‧‧藍光LED裝置
300‧‧‧方法
400‧‧‧方法
附圖例示本發明的具體實施例，其中同樣的編號代表同樣的組件。
第一圖為根據一個創新態樣的白光LED組合之剖面圖。
第二圖為第一圖中白光LED組合的俯視圖。
第三圖為第一圖中白光LED組合的簡化與展開之剖面圖。
第四圖為第一圖中白光LED組合的藍光LED裝置之俯視圖。
第五圖為第一圖中白光LED組合的藍光LED裝置一部分之剖面圖。
第六圖為形成於矽基板上的第三圖中藍光LED裝置的磊晶PAN結構層之剖面圖。
第七圖為例示其中電流阻擋結構加入第六圖中結構的製造方法步驟之圖式。
第八圖為例示其中高反射層加入第七圖中結構的製造方法步驟之圖式。
第九圖為例示其中在第八圖中結構之上形成包覆層，以及其中在該包覆層之上形成非反應性阻障金屬層的製造方法步驟之圖式。
第十圖為例示其中接合金屬加入第九圖中結構的製造方法步驟之圖式。
第十一圖為例示其中載體晶圓結構以晶圓方式接合至第十圖中結構的製造方法步驟之圖式。
第十二圖為顯示所使用熱壓縮晶圓接合製程的溫度循環圖表。
第十三圖為例示其中晶圓接合結構已經翻轉的製造方法步驟之圖式。
第十四圖為例示其中矽基板、緩衝層以及樣板層已經從第十二圖中結構移除的製造方法步驟之圖式。
第十五圖為第十四圖的移除步驟之後以及已經形成平台之後，該晶圓接合結構的俯視圖。
第十六圖為沿著第十五圖B-B線的剖面圖。
第十七圖為例示其中LRL的表面已經粗糙化的製造方法步驟之圖式。
第十八圖為例示其中電極已經加入第十七圖中結構的製造方法步驟之圖式。
第十九A圖和第十九B圖兩者為一表格，公布有關第六圖至第十八圖中每一製造方法步驟的細節。
第二十圖為藍光LED裝置100的剖面圖，其中該裝置由結合上面第六圖至第十八圖所公布製造方法所形成，而第十四圖所例示移除步驟中已經移除的所有LRL 4除外。
第二十一圖為藍光LED裝置200的剖面圖，其中該裝置由結合上面第六圖至第十八圖所公布製造方法所形成，而第十四圖所例示移除步驟中已經移除的某些n型層5以及所有LRL 4除外。
第二十二圖為根據第一創新態樣的方法之流程圖。
第二十三圖為根據第二創新態樣的方法之流程圖。
第二十四圖為根據第三創新態樣的方法之流程圖。
第二十五圖為根據第四創新態樣的方法之流程圖。
4‧‧‧低電阻層
5‧‧‧n型氮化鎵層
7‧‧‧主動層
8‧‧‧p型氮化鎵層
13‧‧‧接合金屬層
14‧‧‧阻障金屬層
15‧‧‧導電載體
16‧‧‧第二金屬電極
17‧‧‧第一金屬電極
18‧‧‧銀環氧樹脂
19‧‧‧金屬核心印刷電路板
20‧‧‧維持環
21‧‧‧螢光粉
54‧‧‧垂直藍光LED裝置
57‧‧‧第一金屬結構
58‧‧‧焊錫遮罩層
59‧‧‧第二金屬結構
62‧‧‧介電層
63‧‧‧鋁或銅基部分
64‧‧‧焊線
80‧‧‧磊晶LED結構

Claims (21)

  1. 一種裝置，包括：一磊晶發光二極體(LED)結構，其包括位於一p型層與一n型層之間的一主動層；一載體；一共晶金屬層，其位於該磊晶LED結構與該載體之間；以及一非反應性阻障金屬層位於該共晶金屬層與該磊晶LED結構之間，其中該非反應性金屬層的厚度大於五十奈米。
  2. 如申請專利範圍第1項之裝置，其中該主動層包括銦和鎵，其中該非反應性阻障金屬層為一層鈦，並且其中該共晶金屬層係選自下列群組：一金/錫層、一金/銦層以及一鈀/銦層。
  3. 如申請專利範圍第2項之裝置，其中至少有一鉑層位於該磊晶LED結構與該載體之間，並且其中該磊晶LED結構與該載體之間所有鉑層的所有厚度總合小於200奈米。
  4. 如申請專利範圍第3項之裝置，其中在該磊晶LED結構與該載體之間有一層並且只有一鉑層。
  5. 如申請專利範圍第2項之裝置，進一步包括：一銀層，其位於該非反應性阻障金屬層與該磊晶LED結構之間。
  6. 如申請專利範圍第5項之裝置，進一步包括：一包覆層，其位於該銀層與該非反應性阻障金屬層之間。
  7. 如申請專利範圍第6項之裝置，其中該包覆層包括至少一層，其選自下列群組：一鉑層、一鎳層以及一銠 層。
  8. 如申請專利範圍第1項之裝置，其中該非反應性阻障金屬層大體上不含鉑。
  9. 如申請專利範圍第1項之裝置，其中該非反應性阻障金屬層大體上不含鎢。
  10. 一種方法，包括：(a)在一磊晶發光二極體(LED)結構之上形成一非反應性阻障金屬層，其中該非反應性阻障金屬層的厚度超過五十奈米，並且其中該磊晶LED結構包括位於一p型層與一n型層之間的一主動層；(b)在該非反應性阻障金屬與一載體之間提供一接合金屬層，其中該接合金屬層包括金與錫；以及(c)熔化該接合金屬並且將該載體接合至該磊晶LED結構。
  11. 如申請專利範圍第10項之方法，其中該步驟(c)包括將該載體的溫度提高到超過攝氏兩百八十度，並且維持在超過攝氏兩百八十度的該溫度超過一分鐘。
  12. 如申請專利範圍第11項之方法，其中該非反應性阻障金屬層為一層鈦，其中該磊晶LED結構位於該步驟(a)的一矽基板上，其中該主動層包括銦以及鎵，並且其中該接合金屬層包括選自下列群組的一金屬層：一金/錫層、一金/銦層以及一鈀/銦層。
  13. 如申請專利範圍第12項之方法，其中該步驟(b)的該接合金屬層包括一第一金子層、一第二金/錫子層以及一第三金子層。
  14. 如申請專利範圍第12項之方法，其中一銀層位於該步驟(a)的該磊晶LED結構上並直接與之接觸，其中一鉑層位該步驟(a)的該銀層上並直接與之接觸，並且 其中該非反應性阻障金屬層位於該步驟(a)的該鉑層上並直接與之接觸。
  15. 如申請專利範圍第11項之方法，其中該步驟(a)的該磊晶LED結構位於一矽基板上，其中該步驟(c)該載體接合至該磊晶LED結構導致一晶圓接合結構，該方法進一步包括：(d)從該晶圓接合結構中移除該矽基板。
  16. 如申請專利範圍第12項之方法，其中在該步驟(c)的該接合之後，至少有一鉑層位於該磊晶LED結構與該載體之間，並且其中該磊晶LED結構與該載體之間所有鉑層的所有厚度總合小於200奈米。
  17. 如申請專利範圍第16項之方法，其中在該磊晶LED結構與該載體之間有一層並且只有一鉑層。
  18. 一種方法，包括：(a)利用熔化一共晶金屬層，將一載體晶圓結構以晶圓接合至一裝置晶圓結構，藉此形成一晶圓接合結構，其中該裝置晶圓結構包括一矽晶圓、位於該矽晶圓上的一磊晶發光二極體(LED)結構、以及位於該磊晶LED結構之上的一鈦層，其中該鈦層的厚度大於五十奈米，其中該晶圓接合包括將該載體晶圓結構的溫度提高到超過攝氏二百八十度持續超過一分鐘；以及(b)從該晶圓接合結構中移除該矽晶圓。
  19. 如申請專利範圍第18項之方法，其中該晶圓接合結構內的該鈦層位於該共晶金屬層與該磊晶LED結構之間，並且其中該共晶金屬層選自下列群組：一金/錫層、一金/銦層以及一鈀/銦層。
  20. 如申請專利範圍第19項之方法，其中在該步驟(a)的該晶圓接合之後，至少有一鉑層位於該磊晶LED結 構與該載體晶圓結構之間，並且其中該磊晶LED結構與該載體晶圓結構之間所有鉑層的所有厚度總合小於200奈米。
  21. 如申請專利範圍第19項之方法，其中該步驟(a)的該裝置晶圓結構進一步包括一銀層以及位於該銀層之上的一鉑層，其中該鈦層位於該鉑層上並直接與之接觸。
TW101120377A 2011-08-02 2012-06-07 用於共晶接合製程之非反應性阻障層金屬 TW201312813A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/196,870 US9343641B2 (en) 2011-08-02 2011-08-02 Non-reactive barrier metal for eutectic bonding process

Publications (1)

Publication Number Publication Date
TW201312813A true TW201312813A (zh) 2013-03-16

Family

ID=47626420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120377A TW201312813A (zh) 2011-08-02 2012-06-07 用於共晶接合製程之非反應性阻障層金屬

Country Status (6)

Country Link
US (1) US9343641B2 (zh)
JP (1) JP5856293B2 (zh)
KR (1) KR101547414B1 (zh)
CN (1) CN103636009A (zh)
TW (1) TW201312813A (zh)
WO (1) WO2013019319A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577154B2 (en) 2013-12-30 2017-02-21 Genesis Photonics Inc. Light emitting chip

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136436B2 (en) * 2010-02-09 2015-09-15 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9640728B2 (en) 2010-02-09 2017-05-02 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US10205059B2 (en) 2010-02-09 2019-02-12 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9450152B2 (en) 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
JP2016066705A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線板およびその製造方法
JP2016192527A (ja) * 2015-03-31 2016-11-10 ウシオ電機株式会社 半導体発光素子及びその製造方法
CN104993041B (zh) * 2015-06-04 2019-06-11 陈建伟 一种led倒装芯片固晶导电粘接结构及其安装方法
US10862002B2 (en) * 2018-04-27 2020-12-08 Facebook Technologies, Llc LED surface modification with ultraviolet laser
CN111554784B (zh) * 2020-07-09 2020-09-25 华灿光电（浙江）有限公司 发光二极管外延片及其生长方法
CN116646435B (zh) * 2023-07-26 2023-09-19 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708574B2 (ja) 1989-10-20 1998-02-04 新日本製鐵株式会社 半導体用ボンディング細線の製造方法
US5048721A (en) 1989-11-17 1991-09-17 Union Carbide Industrial Gases Technology Corporation Method for enhancing the mixture of gases within a cylinder
JP2759836B2 (ja) 1990-01-30 1998-05-28 富士写真光機株式会社 カメラのセルフ撮影方法
JPH03250438A (ja) 1990-02-27 1991-11-08 Sanyo Electric Co Ltd 光記録媒体
JPH04118370A (ja) 1990-09-07 1992-04-20 Mazda Motor Corp 後輪転舵装置の油圧駆動装置
JP3100644B2 (ja) 1991-02-22 2000-10-16 株式会社東芝 半導体発光素子及びその製造方法
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2917742B2 (ja) 1992-07-07 1999-07-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子とその製造方法
EP1313153A3 (en) 1992-07-23 2005-05-04 Toyoda Gosei Co., Ltd. Light-emitting device of gallium nitride compound semiconductor
JP2681733B2 (ja) 1992-10-29 1997-11-26 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP2626431B2 (ja) 1992-10-29 1997-07-02 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP2827794B2 (ja) 1993-02-05 1998-11-25 日亜化学工業株式会社 ｐ型窒化ガリウムの成長方法
JP2778405B2 (ja) 1993-03-12 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5432808A (en) 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JP2803741B2 (ja) 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
EP0622858B2 (en) 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP2956489B2 (ja) 1994-06-24 1999-10-04 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 ３族窒化物半導体発光素子
JP3548442B2 (ja) 1994-09-22 2004-07-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3646649B2 (ja) 1994-09-22 2005-05-11 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP2735057B2 (ja) 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
EP0730044B1 (en) 1995-03-01 2001-06-20 Sumitomo Electric Industries, Limited Boron-aluminum nitride coating and method of producing same
JP3332127B2 (ja) 1995-03-20 2002-10-07 株式会社東芝 半導体素子
JP2890396B2 (ja) 1995-03-27 1999-05-10 日亜化学工業株式会社 窒化物半導体発光素子
JP3890930B2 (ja) 1995-03-29 2007-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP3250438B2 (ja) 1995-03-29 2002-01-28 日亜化学工業株式会社 窒化物半導体発光素子
JP3511970B2 (ja) 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
EP0772249B1 (en) 1995-11-06 2006-05-03 Nichia Corporation Nitride semiconductor device
JP3209096B2 (ja) 1996-05-21 2001-09-17 豊田合成株式会社 ３族窒化物化合物半導体発光素子
JP3780887B2 (ja) 1996-09-08 2006-05-31 豊田合成株式会社 半導体発光素子及びその製造方法
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3344257B2 (ja) 1997-01-17 2002-11-11 豊田合成株式会社 窒化ガリウム系化合物半導体及び素子の製造方法
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
JP3223832B2 (ja) 1997-02-24 2001-10-29 日亜化学工業株式会社 窒化物半導体素子及び半導体レーザダイオード
JP3506874B2 (ja) 1997-03-24 2004-03-15 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3795624B2 (ja) 1997-03-31 2006-07-12 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3654738B2 (ja) 1997-04-07 2005-06-02 豊田合成株式会社 ３族窒化物半導体発光素子
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JP3314666B2 (ja) 1997-06-09 2002-08-12 日亜化学工業株式会社 窒化物半導体素子
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
DE69839300T2 (de) 1997-12-15 2009-04-16 Philips Lumileds Lighting Company, LLC, San Jose Licht-emittierende Vorrichtung
JP4118370B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JP4118371B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 電極に銀を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
AU2746899A (en) 1998-03-12 1999-09-27 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP4629178B2 (ja) 1998-10-06 2011-02-09 日亜化学工業株式会社 窒化物半導体素子
JP3063756B1 (ja) 1998-10-06 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP3063757B1 (ja) 1998-11-17 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP3424629B2 (ja) 1998-12-08 2003-07-07 日亜化学工業株式会社 窒化物半導体素子
JP3427265B2 (ja) 1998-12-08 2003-07-14 日亜化学工業株式会社 窒化物半導体素子
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
JP3551101B2 (ja) 1999-03-29 2004-08-04 日亜化学工業株式会社 窒化物半導体素子
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP3748011B2 (ja) 1999-06-11 2006-02-22 東芝セラミックス株式会社 ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
AU4139101A (en) 1999-12-03 2001-06-12 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3786114B2 (ja) 2000-11-21 2006-06-14 日亜化学工業株式会社 窒化物半導体素子
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP3821128B2 (ja) 2001-07-12 2006-09-13 日亜化学工業株式会社 半導体素子
EP2105977B1 (en) 2002-01-28 2014-06-25 Nichia Corporation Nitride semiconductor element with supporting substrate and method for producing nitride semiconductor element
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
JP4325232B2 (ja) 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
TW200423428A (en) 2003-04-29 2004-11-01 Arima Optoelectronics Corp Light-emitting diodes and method of manufacturing same
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
JP2005159299A (ja) 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
US7115908B2 (en) 2004-01-30 2006-10-03 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced polarization fields
JP2005223165A (ja) 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US20050274970A1 (en) 2004-06-14 2005-12-15 Lumileds Lighting U.S., Llc Light emitting device with transparent substrate having backside vias
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
CN100372137C (zh) 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2007242669A (ja) 2006-03-06 2007-09-20 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
JP2007273946A (ja) 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜
JP5470673B2 (ja) 2006-03-27 2014-04-16 日亜化学工業株式会社 半導体発光装置及び半導体発光素子
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
US7557378B2 (en) 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7813400B2 (en) 2006-11-15 2010-10-12 Cree, Inc. Group-III nitride based laser diode and method for fabricating same
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
KR100765453B1 (ko) * 2007-03-20 2007-10-09 (주)에피플러스 발광 다이오드의 형성방법
CN101315959A (zh) * 2007-06-01 2008-12-03 富士迈半导体精密工业（上海）有限公司 高亮度发光二极管
JP2008306021A (ja) 2007-06-08 2008-12-18 Ushio Inc Ｌｅｄチップの製造方法
JP3135041U (ja) 2007-06-21 2007-08-30 株式会社ヤザワコーポレーション センサー付電気スタンド
KR20090072980A (ko) * 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
US7791101B2 (en) 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
JP5205114B2 (ja) 2008-04-16 2013-06-05 スタンレー電気株式会社 半導体素子の製造方法
KR101018280B1 (ko) * 2008-11-10 2011-03-04 전자부품연구원 수직구조 발광다이오드 및 그 제조방법
KR100974776B1 (ko) 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
CN102484177B (zh) 2009-07-10 2015-05-06 丰田合成株式会社 半导体发光元件的制造方法、灯、电子设备和机械装置
JP5258707B2 (ja) 2009-08-26 2013-08-07 株式会社東芝 半導体発光素子
JP2011066073A (ja) 2009-09-15 2011-03-31 Showa Denko Kk 半導体発光素子
JP5423390B2 (ja) 2009-12-26 2014-02-19 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
WO2011083940A2 (ko) * 2010-01-05 2011-07-14 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
KR101047647B1 (ko) * 2010-01-15 2011-07-07 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR100999692B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577154B2 (en) 2013-12-30 2017-02-21 Genesis Photonics Inc. Light emitting chip
TWI616002B (zh) * 2013-12-30 2018-02-21 新世紀光電股份有限公司 發光晶片

Also Published As

Publication number Publication date
US20130032846A1 (en) 2013-02-07
JP2014522584A (ja) 2014-09-04
US9343641B2 (en) 2016-05-17
JP5856293B2 (ja) 2016-02-09
KR20130140137A (ko) 2013-12-23
CN103636009A (zh) 2014-03-12
WO2013019319A2 (en) 2013-02-07
KR101547414B1 (ko) 2015-08-25
WO2013019319A3 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
TWI499079B (zh) 具多層導電性介入層之ｎ型氮化鎵層
TWI533464B (zh) 使用硫化鋅緩衝層之矽基板上發光二極體
TWI474508B (zh) 成長於矽基板上具低缺陷ｎ型層之發光二極體
TWI464909B (zh) 發光二極體
JP5856293B2 (ja) 発光装置およびその製造方法
KR101543936B1 (ko) 초격자 전류 확산층을 갖는 횡 접촉형 청색 발광 다이오드
WO2014045883A1 (ja) Ｌｅｄ素子及びその製造方法
TW201316555A (zh) 發光二極體之高溫無金晶圓接合
US20090001402A1 (en) Semiconductor element and method of making the same
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법