CN111554784B - 发光二极管外延片及其生长方法 - Google Patents

发光二极管外延片及其生长方法 Download PDF

Info

Publication number
CN111554784B
CN111554784B CN202010659341.5A CN202010659341A CN111554784B CN 111554784 B CN111554784 B CN 111554784B CN 202010659341 A CN202010659341 A CN 202010659341A CN 111554784 B CN111554784 B CN 111554784B
Authority
CN
China
Prior art keywords
layer
monolayer
gan
type semiconductor
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010659341.5A
Other languages
English (en)
Other versions
CN111554784A (zh
Inventor
李鹏
从颖
姚振
董彬忠
吴志浩
梅劲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202010659341.5A priority Critical patent/CN111554784B/zh
Publication of CN111554784A publication Critical patent/CN111554784A/zh
Application granted granted Critical
Publication of CN111554784B publication Critical patent/CN111554784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种发光二极管外延片及其生长方法，属于半导体技术领域。所述发光二极管外延片包括衬底以及依次层叠在所述衬底上的缓冲层、N型半导体层、有源层和P型半导体层，所述N型半导体层由依次层叠的第一单层、复合层和第二单层组成，所述复合层由（n+1）个第一子层和n个第二子层交替层叠而成，n为正整数；所述第一子层为掺杂Si的GaN层，所述第二子层、所述第一单层和所述第二单层均为掺杂Al的GaN层，且所述第一单层和所述第二单层中Al的掺杂浓度均大于所述第二子层中Al的掺杂浓度。本公开在提供大量自由移动的电子进行复合发光的同时，有效提高LED外延片的晶体质量，确保LED的性能能够满足应用需要。

Description

发光二极管外延片及其生长方法
技术领域
本公开涉及半导体技术领域，特别涉及一种发光二极管外延片及其生长方法。
背景技术
发光二极管（英文：Light Emitting Diode，简称：LED）是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态照明光源，LED是前景广阔的新一代光源，正在被迅速广泛地应用在如交通信号灯、汽车内外灯、城市景观照明、户内外显示屏和小间距显示屏等领域。
GaN基材料具有电子漂移速度高、热导性高、耐高温、抗腐蚀、抗辐射等突出优点，在高亮度发光器件、激光器、探测器等光电器件，以及强辐射、高频、高温、高压等条件下工作的电子器件中有着巨大的应用潜力和广阔的时长前景，因此目前通常在蓝宝石衬底上生长GaN基材料形成LED外延片。
外延片是LED制作过程中的初级成品，包括衬底以及依次层叠在衬底上的缓冲层、N型半导体层、量子阱和量子垒交替层叠而成的有源层、P型半导体层。其中，蓝宝石衬底的表面进行外延生长，缓冲层为外延生长提供成核中心，N型半导体层提供电子进行复合发光，P型半导体层提供空穴进行复合发光，量子垒将电子和空穴限定在量子阱中进行复合发光。
Si原子可以替代GaN层中的Ga原子与N原子形成共价键，并在形成共价键的同时提供一个能够自由移动的电子，因此在GaN层中掺杂高浓度的Si（GaN层中Si的掺杂浓度在1018/cm3以上）形成N型半导体层，使得N型半导体层可以提供大量自由移动的电子进行复合发光。但是随着LED应用领域的扩展，LED的使用环境也变得多样化，对LED的适应性要求越来越高。当LED在恶劣的环境中使用时，由高掺杂Si的GaN层形成N型半导体层的外延片晶体质量差，无法满足应用需要。
发明内容
本公开实施例提供了一种发光二极管外延片及其生长方法，可以有效提高LED外延片的晶体质量，确保LED的性能能够满足应用需要。所述技术方案如下：
一方面，本公开实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底以及依次层叠在所述衬底上的缓冲层、N型半导体层、有源层和P型半导体层，所述N型半导体层由依次层叠的第一单层、复合层和第二单层组成，所述复合层由（n+1）个第一子层和n个第二子层交替层叠而成，n为正整数；所述第一子层为掺杂Si的GaN层，所述第二子层、所述第一单层和所述第二单层均为掺杂Al的GaN层，且所述第一单层和所述第二单层中Al的掺杂浓度均大于所述第二子层中Al的掺杂浓度。
可选地，所述第一单层中Al的掺杂浓度大于所述第二单层中Al的掺杂浓度。
可选地，所述第一单层的厚度大于所述第二单层的厚度。
可选地，所述第一单层和所述第二单层的厚度均大于所述第二子层的厚度。
可选地，所述第一子层的厚度为所述第二子层的厚度的40倍~125倍。
可选地，2≤n≤6。
另一方面，本公开实施例提供了一种发光二极管外延片的生长方法，所述生长方法包括：
将衬底放入反应室内；
在所述衬底上生长缓冲层；
在所述缓冲层上依次生长第一单层、复合层和第二单层，形成N型半导体层；其中，所述复合层由（n+1）个第一子层和n个第二子层交替层叠而成，n为正整数；所述第一子层为掺杂Si的GaN层，所述第二子层、所述第一单层和所述第二单层均为掺杂Al的GaN层，且所述第一单层和所述第二单层中Al的掺杂浓度均大于所述第二子层中Al的掺杂浓度；
在所述N型半导体层上依次生长有源层和P型半导体层。
可选地，所述第一单层和所述第二单层生长时向所述反应室内通入Al源的流量大于所述第二子层生长时向所述反应室内通入Al源的流量。
可选地，所述第一单层生长时向所述反应室内通入Al源的流量大于所述第二单层生长时向所述反应室内通入Al源的流量。
可选地，所述第二子层、所述第一单层和所述第二单层的生长速率均小于所述第一子层的生长速率。
本公开实施例提供的技术方案带来的有益效果是：
N型半导体层由第一单层、复合层和第二单层依次层叠而成，复合层由（n+1）个第一子层和n个第二子层交替层叠而成，第一子层为掺杂Si的GaN层，第二子层、第一单层和第二单层均为掺杂Al的GaN层，使得掺杂Si的GaN层整体（即复合层中的所有第一子层）夹设在两个掺杂Al的GaN层（即第一单层和第二单层）之间，同时在掺杂Si的GaN层内部间隔插入掺杂Al的GaN层（即复合层中的第二子层）。由于AlN的晶格常数小于GaN的晶格常数，因此Al原子和N原子之间共价键的强度远大于Ga原子和N原子之间共价键的强度，可以有效抵抗和阻挡对GaN晶体结构的破坏作用，维持GaN晶格的完整性。本公开实施例通过在掺杂Si的GaN层内部间隔插入掺杂Al的GaN层，可以利用掺杂Al的GaN层维持GaN晶格的完整性，防止高掺Si对N型半导体层内部的GaN晶体结构造成不良影响。同时将掺杂Si的GaN层夹设在两个掺杂Al的GaN层之间，且掺杂Si的GaN层两侧的掺杂Al的GaN层中Al的掺杂浓度大于掺杂Si的GaN层内部的掺杂Al的GaN层中Al的掺杂浓度，可以利用掺杂Al的GaN层阻挡高掺Si渗透到N型半导体层外，避免高掺Si对N型半导体层外部的GaN晶体结构造成不良影响。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图；
图2是本公开实施例提供的N型半导体层的结构示意图；
图3是本公开实施例提供的一种发光二极管外延片的生长方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
LED是一种高效、环保、绿色的新型固态照明光源，正在被迅速广泛地应用在如交通信号灯、汽车内外灯、城市景观照明、户内外显示屏和小间距显示屏等领域。随着LED应用领域的扩展，LED的使用环境变得多样化，有的使用环境比较恶劣，需要LED的性能具有良好的稳定性，能够适应包括恶劣环境在内的使用环境，使得LED可以顺利应用在不同领域，从而将LED的应用领域进行扩展。
GaN基材料具有电子漂移速度高、热导性高、耐高温、抗腐蚀、抗辐射等突出优点，可以工作在强辐射、高频、高温、高压等条件下，可以适应恶劣的使用环境，因此目前通常在衬底上生长GaN基材料形成LED外延片。
LED外延片包括衬底以及依次层叠在衬底上的缓冲层、N型半导体层、量子阱和量子垒交替层叠而成的有源层、P型半导体层。在GaN基LED外延片中，缓冲层为未掺杂的GaN层，N型半导体层为掺杂Si的GaN层，量子阱为掺杂In的GaN层，量子垒为未掺杂的GaN层，P型半导体层为掺杂Mg的GaN层。
在实际应用中，注入LED的电流沿与LED外延片的层叠方向平行的方向通过P型半导体层，沿与LED外延片的层叠方向垂直的方向通过N型半导体层。为了降低LED的工作电压，P型半导体层的厚度小至50nm~80nm，N型半导体层的厚度大至2μm~3μm。加上量子阱的厚度只有2nm~3nm，因此量子阱和P型半导体层的厚度都远小于N型半导体层的厚度。虽然量子阱中的In、P型半导体层中的Mg、以及N型半导体层中的Si都是插入GaN层的杂质，但是量子阱和P型半导体层的厚度都很小，量子阱中In的掺杂浓度、P型半导体层中Mg的掺杂浓度都不会影响到GaN层的晶格结构，而N型半导体层的厚度较大，如果大量掺杂在GaN层中，则会影响到GaN的晶格结构，导致外延片的晶体质量较差。
Si原子可以替代GaN层中的Ga原子与N原子形成共价键，并在形成共价键的同时提供一个能够自由移动的电子。为了提供足够数量的自由移动电子，N型半导体层中Si的掺杂浓度达到1018/cm3~1020/cm3。如此高的掺杂浓度已经影响到GaN的晶体结构，导致外延片的晶体质量无法适应恶劣的使用环境，造成LED的性能在恶劣的使用环境中变差，无法满足应用需要。
基于上述情况，本公开实施例提供了一种发光二极管外延片。图1为本公开实施例提供的一种发光二极管外延片的结构示意图。参见图1，该发光二极管外延片包括衬底10以及依次层叠在衬底10上的缓冲层20、N型半导体层30、有源层40和P型半导体层50。
图2为本公开实施例提供的N型半导体层的结构示意图。参见图2，N型半导体层30由依次层叠的第一单层31、复合层32和第二单层33组成，复合层32由（n+1）个第一子层321和n个第二子层322交替层叠而成，n为正整数。
在本公开实施例中，第一子层321为掺杂Si的GaN层，第二子层322、第一单层31和第二单层33均为掺杂Al的GaN层，且第一单层31和第二单层33中Al的掺杂浓度均大于第二子层322中Al的掺杂浓度。也就是说，第一单层31中Al的掺杂浓度大于第二子层322中Al的掺杂浓度，第二单层33中Al的掺杂浓度大于第二子层322中Al的掺杂浓度。
本公开实施例N型半导体层由第一单层、复合层和第二单层依次层叠而成，复合层由（n+1）个第一子层和n个第二子层交替层叠而成，第一子层为掺杂Si的GaN层，第二子层、第一单层和第二单层均为掺杂Al的GaN层，使得掺杂Si的GaN层整体（即复合层中的所有第一子层）夹设在两个掺杂Al的GaN层（即第一单层和第二单层）之间，同时在掺杂Si的GaN层内部间隔插入掺杂Al的GaN层（即复合层中的第二子层）。由于AlN的晶格常数小于GaN的晶格常数，因此Al原子和N原子之间共价键的强度远大于Ga原子和N原子之间共价键的强度，可以有效抵抗和阻挡对GaN晶体结构的破坏作用，维持GaN晶格的完整性。本公开实施例通过在掺杂Si的GaN层内部间隔插入掺杂Al的GaN层，可以利用掺杂Al的GaN层维持GaN晶格的完整性，防止高掺Si对N型半导体层内部的GaN晶体结构造成不良影响。同时将掺杂Si的GaN层夹设在两个掺杂Al的GaN层之间，且掺杂Si的GaN层两侧的掺杂Al的GaN层中Al的掺杂浓度大于掺杂Si的GaN层内部的掺杂Al的GaN层中Al的掺杂浓度，可以利用掺杂Al的GaN层阻挡高掺Si渗透到N型半导体层外，避免高掺Si对N型半导体层外部的GaN晶体结构造成不良影响。
另外，N型半导体层由第一单层、复合层和第二单层依次层叠而成，复合层由（n+1）个第一子层和n个第二子层交替层叠而成，第一子层为掺杂Si的GaN层，第二子层、第一单层和第二单层均为掺杂Al的GaN层，N型半导体层由掺杂Si的GaN层和掺杂Al的GaN层交替层叠而成，可以有效减弱掺杂Al的GaN层对载流子的阻挡作用，使得高掺Si提供的电子可以穿过掺杂Al的GaN层注入到有源层内。
综上，本公开实施例通过N型半导体层由第一单层、复合层和第二单层依次层叠而成，复合层由（n+1）个第一子层和n个第二子层交替层叠而成，第一子层为掺杂Si的GaN层，第二子层、第一单层和第二单层均为掺杂Al的GaN层，在提供大量自由移动的电子进行复合发光的同时，有效提高LED外延片的晶体质量，使得LED外延片的晶体质量能够适应恶劣的使用环境，提高LED的使用寿命和抗静电击穿能力，确保LED的性能能够满足应用需要。
可选地，第一单层31中Al的掺杂浓度大于第二单层33中Al的掺杂浓度。
第一单层31中Al的掺杂浓度最大，可以有效避免高掺Si渗透到GaN晶体的底层结构中，维持GaN晶体底层结构的完整性，为GaN晶体生长提供良好的基础结构，有利于整个GaN晶体结构都具有较好的晶体质量。
可选地，第一单层31生长时通入Al源的流量为25sccm~50sccm。
如果第一单层31生长时通入Al源的流量小于25sccm，则可能由于第一单层31生长时通入Al源的流量较少而无法有效阻挡高掺Si对GaN晶体结构的不良影响，导致外延片晶体质量较差；如果第一单层31生长时通入Al源的流量大于50sccm，则可能由于第一单层31生长时通入Al源的流量较多而影响电子注入有源层，造成LED的光电性能存在问题。
示例性地，第一单层31生长时通入Al源的流量为30sccm~50sccm。
可选地，第二单层33生长时通入Al源的流量为15sccm~45sccm。
如果第二单层33生长时通入Al源的流量小于15sccm，则可能由于第二单层33生长时通入Al源的流量较少而无法有效阻挡高掺Si对GaN晶体结构的不良影响，导致外延片晶体质量较差；如果第二单层33生长时通入Al源的流量大于25sccm，则可能由于第二单层33生长时通入Al源的流量较多而影响电子注入有源层，造成LED的光电性能存在问题。
示例性地，第二单层33生长时通入Al源的流量为15sccm~30sccm。
可选地，第二子层322生长时通入Al源的流量为5sccm~20sccm。
如果第二子层322生长时通入Al源的流量小于5sccm，则可能由于第二子层322生长时通入Al源的流量较少而无法有效阻挡高掺Si对GaN晶体结构的不良影响，导致外延片晶体质量较差；如果第二子层322生长时通入Al源的流量大于20sccm，则可能由于第二子层322生长时通入Al源的流量较多而影响电子注入有源层，造成LED的光电性能存在问题。
示例性地，第二子层322生长时通入Al源的流量为5sccm~15sccm。
可选地，第一单层31的厚度大于第二单层33的厚度。
第一单层31的厚度最大，Al的阻挡作用最强，可以有效避免高掺Si渗透到GaN晶体的底层结构中，维持GaN晶体底层结构的完整性，为GaN晶体生长提供良好的基础结构，有利于整个GaN晶体结构都具有较好的晶体质量。
可选地，第一单层31的厚度为10nm~50nm。
如果第一单层31的厚度小于10nm，则可能由于第一单层31的厚度较小而无法有效阻挡高掺Si对GaN晶体结构的不良影响，导致外延片晶体质量较差；如果第一单层31的厚度大于50nm，则可能由于第一单层31的厚度较大而影响电子注入有源层，造成LED的光电性能存在问题。
示例性地，第一单层31的厚度为10nm~30nm。
可选地，第二单层33的厚度为5nm~40nm。
如果第二单层33的厚度小于10nm，则可能由于第二单层33的厚度较小而无法有效阻挡高掺Si对GaN晶体结构的不良影响，导致外延片晶体质量较差；如果第二单层33的厚度大于50nm，则可能由于第二单层33的厚度较大而影响电子注入有源层，造成LED的光电性能存在问题。
示例性地，第二单层33的厚度为5nm~20nm。
可选地，第一单层31和第二单层33的厚度均大于第二子层322的厚度。
掺杂Si的GaN层两侧的掺杂Al的GaN层厚度大于掺杂Si的GaN层内部的掺杂Al的GaN层厚度，可以有效阻挡高掺Si渗透到N型半导体层外，避免高掺Si对N型半导体层外部的GaN晶体结构造成不良影响。
可选地，第二子层322的厚度为2nm~10nm。
如果第二子层322的厚度小于2nm，则可能由于第二子层322的厚度较小而无法有效阻挡高掺Si对GaN晶体结构的不良影响，导致外延片晶体质量较差；如果第二子层322的厚度大于10nm，则可能由于第二子层322的厚度较大而影响电子注入有源层，造成LED的光电性能存在问题。
可选地，第一子层321的厚度为第二子层322的厚度的40倍~125倍。
掺杂Si的GaN层的厚度远大于掺杂Al的GaN层的厚度，可以最大程度避免掺杂Al的GaN层阻挡载流子注入到有源层内，确保高掺Si提供的电子可以穿过掺杂Al的GaN层注入到有源层内。
可选地，第一子层321的厚度为250nm~400nm。
如果第一子层321的厚度小于250nm，则可能由于第一子层321的厚度较小而无法提供大量自由移动的电子，从而影响LED的光电性能；如果第一子层321的厚度大于400nm，则可能由于第一子层321的厚度较大而导致高掺Si影响到GaN晶体结构的完整性，导致外延片的晶体质量较差。
示例性地，第一子层321的厚度为250nm~350nm。
可选地，第一子层321中Si的掺杂浓度为1018/cm3~1020/cm3。
可选地，2≤n≤6。
掺杂Si的GaN层和掺杂Al的GaN层交替层叠2~6次，有效兼顾电子注入有源层和提高外延片晶体质量。如果掺杂Si的GaN层和掺杂Al的GaN层交替层叠的次数小于2次，则可能由于掺杂Si的GaN层和掺杂Al的GaN层交替层叠的次数较少而无法有效阻挡高掺Si对GaN晶体结构的不良影响，导致外延片晶体质量较差；如果掺杂Si的GaN层和掺杂Al的GaN层交替层叠的次数大于6次，则可能由于掺杂Si的GaN层和掺杂Al的GaN层交替层叠的次数较多而影响电子注入有源层，造成LED的光电性能存在问题。
示例性地，3≤n≤5。
在本公开实施例中，衬底10为蓝宝石平片衬底，如晶向为[0001]的蓝宝石。缓冲层20的材料采用氮化镓；缓冲层20的厚度为10nm~30nm。有源层40和P型半导体层50。有源层40包括交替层叠的量子阱和量子垒，量子阱的材料采用氮化铟镓（InGaN），如InzGa1-zN，0＜z＜1，量子垒的材料采用氮化镓；量子阱的厚度为3nm~4nm；量子垒的厚度为9nm~20nm；量子阱的数量与量子垒的数量相同，量子垒的数量为6个~12个。P型半导体层50的材料采用P型掺杂（如镁）的氮化镓；P型半导体层50中Mg的掺杂浓度为1018/cm3~1019/cm3，P型半导体层50的厚度为50nm~80nm。
可选地，如图1所示，该发光二极管外延片还包括未掺杂氮化镓层60，未掺杂氮化镓层60设置在缓冲层20和N型半导体层30之间，以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。
在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。
示例性地，未掺杂氮化镓层60的厚度为2μm~3.5μm。
可选地，如图1所示，该氮化镓发光二极管外延片还包括电子阻挡层70，电子阻挡层70设置在有源层40和P型半导体层50之间。
通过在有源层和P型半导体层之间设置电子阻挡层，避免电子跃迁到P型半导体层中与空穴进行非辐射复合，降低有源层中空穴的注入效率。
示例性地，电子阻挡层70的材料采用掺杂Mg的AlzGa1-zN，0.15＜z＜0.25，电子阻挡层70的厚度为30nm~50nm。
优选地，如图1所示，该氮化镓发光二极管外延片还包括低温P型层80，低温P型层80的材料采用掺杂Mg的GaN，低温P型层80设置在有源层40和电子阻挡层70之间。
通过在有源层和电子阻挡层之间设置低温P型层，避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。
更优选地，低温P型层80中Mg的掺杂浓度与P型半导体层50中Mg的掺杂浓度相同，低温P型层80的厚度为10nm~50nm。
可选地，如图1所示，该氮化镓基发光二极管外延片还包括接触层90，接触层90设置在P型半导体层50上。
通过在P型半导体层50上设置触层90，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
示例性地，接触层90的材料采用掺杂Mg的氮化铟镓或者氮化镓，接触层90的厚度为5nm~100nm，接触层90中P型掺杂剂的掺杂浓度为1021/cm3~1022/cm3。
本公开实施例提供了一种发光二极管外延片的生长方法，适用于生长图1所示的发光二极管外延片。图3为本公开实施例提供的一种发光二极管外延片的生长方法的流程图。参见图3，该生长方法包括：
步骤201：将衬底放入反应室内。
可选地，反应室可以为金属有机化合物化学气相沉淀（英文：Metal-organicChemical Vapor Deposition，简称：MOCVD）设备的反应腔，如Veeco K465i 或 C4 或 RBMOCVD。
可选地，该步骤201包括：
在氢气气氛中，高温处理衬底5min~6min。
在上述过程中，反应室内的温度为1000℃~1100℃，反应室内的压力为200torr~500torr。
通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。
步骤202：在衬底上生长缓冲层。
可选地，该步骤202包括：
控制温度为530℃~560℃，压力为200torr~500torr，在衬底上生长缓冲层。
可选地，在步骤202之后，该生长方法还包括：
控制温度为1000℃~1100℃，压力为200torr~600torr，在缓冲层上生长三未掺杂氮化镓层。
步骤203：在缓冲层上依次生长第一单层、复合层和第二单层，形成N型半导体层。
在本公开实施例中，复合层由（n+1）个第一子层和n个第二子层交替层叠而成，n为正整数。第一子层为掺杂Si的GaN层，第二子层、第一单层和第二单层均为掺杂Al的GaN层，且第一单层和第二单层中Al的掺杂浓度均大于第二子层中Al的掺杂浓度。
可选地，第一单层和第二单层生长时向反应室内通入Al源的流量大于第二子层生长时向反应室内通入Al源的流量。
可选地，第一单层生长时通入Al源的流量为25sccm~50sccm。
示例性地，第一单层生长时通入Al源的流量为30sccm~50sccm。
可选地，第二单层生长时通入Al源的流量为15sccm~45sccm。
示例性地，第二单层生长时通入Al源的流量为15sccm~30sccm。
可选地，第二子层生长时通入Al源的流量为5sccm~20sccm。
示例性地，第二子层生长时通入Al源的流量为5sccm~15sccm。
可选地，第一单层生长时向反应室内通入Al源的流量大于第二单层生长时向反应室内通入Al源的流量。
第一单层生长时向反应室内通入Al源的流量最大，可以有效避免高掺Si渗透到GaN晶体的底层结构中，维持GaN晶体底层结构的完整性，为GaN晶体生长提供良好的基础结构，有利于整个GaN晶体结构都具有较好的晶体质量。
可选地，第二子层、第一单层和第二单层的生长速率均小于第一子层的生长速率。
第二子层、第一单层和第二单层的生长速率较小，掺杂Al的GaN层的致密度较高，可以有效阻挡高掺Si破坏GaN的晶体结构，提高LED外延片的晶体质量。
可选地，第二子层、第一单层和第二单层的生长速率为第一子层的生长速率的0.03~0.3。
如果第二子层、第一单层和第二单层的生长速率小于第一子层的生长速率的0.03，则可能由于第二子层、第一单层和第二单层的生长速率较慢而影响到生产效率，还可能由于掺杂Al的GaN层太致密而影响到高掺Si的电子迁移；如果第二子层、第一单层和第二单层的生长速率大于第一子层的生长速率的0.03，则可能由于第二子层、第一单层和第二单层的生长速率较快而无法有效阻挡高掺Si破坏GaN的晶体结构，LED外延片的晶体质量较差。
可选地，该步骤203包括：
控制温度为1000℃~1100℃，压力为150torr~300torr，在缓冲层上生长N型半导体层。
步骤204：在N型半导体层上依次生长有源层和P型半导体层。
可选地，该步骤204包括：
控制压力为200torr，在N型半导体层上生长有源层；量子阱的生长温度为760℃~780℃，量子垒的生长温度为860℃~890℃；
控制温度为940℃~980℃，压力为200torr~600torr，在有源层上生长P型半导体层。
可选地，在P型半导体层生长之前，该生长方法还包括：
控制温度为930℃~970℃，压力为100torr，在有源层上生长电子阻挡层。
相应地，P型半导体层生长在电子阻挡层上。
可选地，在电子阻挡层生长之前，该生长方法还包括：
控制温度为600℃~850℃，压力为100torr~600torr，在有源层上生长低温P型层。
可选地，在步骤204之后，该生长方法还包括：
控制温度为850℃~1000℃，压力为100torr~300torr，在P型半导体层上生长接触层。
需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃~850℃，在氮气气氛中对外延片进行5分钟~15分钟的退火处理，然后再将外延片的温度降低至室温。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力。实现时，采用氢气、或者氮气、或者氢气和氮气的混合气体作为载气，以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，硅烷作为硅源，二茂镁作为镁源。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种发光二极管外延片，其特征在于，所述发光二极管外延片包括衬底（10）以及依次层叠在所述衬底（10）上的缓冲层（20）、N型半导体层（30）、有源层（40）和P型半导体层（50），所述N型半导体层（30）由依次层叠的第一单层（31）、复合层（32）和第二单层（33）组成，所述复合层（32）由（n+1）个第一子层（321）和n个第二子层（322）交替层叠而成，n为正整数；所述第一子层（321）为掺杂Si的GaN层，所述第二子层（322）、所述第一单层（31）和所述第二单层（33）均为掺杂Al的GaN层，且所述第一单层（31）和所述第二单层（33）中Al的掺杂浓度均大于所述第二子层（322）中Al的掺杂浓度。
2.根据权利要求1所述的发光二极管外延片，其特征在于，所述第一单层（31）中Al的掺杂浓度大于所述第二单层（33）中Al的掺杂浓度。
3.根据权利要求1或2所述的发光二极管外延片，其特征在于，所述第一单层（31）的厚度大于所述第二单层（33）的厚度。
4.根据权利要求1或2所述的发光二极管外延片，其特征在于，所述第一单层（31）和所述第二单层（33）的厚度均大于所述第二子层（322）的厚度。
5.根据权利要求1或2所述的发光二极管外延片，其特征在于，所述第一子层（321）的厚度为所述第二子层（322）的厚度的40倍~125倍。
6.根据权利要求1或2所述的发光二极管外延片，其特征在于，2≤n≤6。
7.一种发光二极管外延片的生长方法，其特征在于，所述生长方法包括：
将衬底放入反应室内；
在所述衬底上生长缓冲层；
在所述缓冲层上依次生长第一单层、复合层和第二单层，形成N型半导体层；其中，所述复合层由（n+1）个第一子层和n个第二子层交替层叠而成，n为正整数；所述第一子层为掺杂Si的GaN层，所述第二子层、所述第一单层和所述第二单层均为掺杂Al的GaN层，且所述第一单层和所述第二单层中Al的掺杂浓度均大于所述第二子层中Al的掺杂浓度；
在所述N型半导体层上依次生长有源层和P型半导体层。
8.根据权利要求7所述的生长方法，其特征在于，所述第一单层和所述第二单层生长时向所述反应室内通入Al源的流量大于所述第二子层生长时向所述反应室内通入Al源的流量。
9.根据权利要求7或8所述的生长方法，其特征在于，所述第一单层生长时向所述反应室内通入Al源的流量大于所述第二单层生长时向所述反应室内通入Al源的流量。
10.根据权利要求7或8所述的生长方法，其特征在于，所述第二子层、所述第一单层和所述第二单层的生长速率均小于所述第一子层的生长速率。
CN202010659341.5A 2020-07-09 2020-07-09 发光二极管外延片及其生长方法 Active CN111554784B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010659341.5A CN111554784B (zh) 2020-07-09 2020-07-09 发光二极管外延片及其生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010659341.5A CN111554784B (zh) 2020-07-09 2020-07-09 发光二极管外延片及其生长方法

Publications (2)

Publication Number Publication Date
CN111554784A CN111554784A (zh) 2020-08-18
CN111554784B true CN111554784B (zh) 2020-09-25

Family

ID=72007102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010659341.5A Active CN111554784B (zh) 2020-07-09 2020-07-09 发光二极管外延片及其生长方法

Country Status (1)

Country Link
CN (1) CN111554784B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343641B2 (en) * 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US20150280057A1 (en) * 2013-03-15 2015-10-01 James R. Grandusky Methods of forming planar contacts to pseudomorphic electronic and optoelectronic devices
CN105514234A (zh) * 2015-12-14 2016-04-20 安徽三安光电有限公司 一种氮化物发光二极管及其生长方法
CN110911529B (zh) * 2018-09-14 2021-07-30 宁波安芯美半导体有限公司 一种发光二极管外延结构生长方法

Also Published As

Publication number Publication date
CN111554784A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN110311022B (zh) GaN基发光二极管外延片及其制造方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN116525735B (zh) 一种发光二极管外延片及制备方法
CN108717954B (zh) 一种发光二极管外延片及其生长方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN115911202A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116314502A (zh) 高光效发光二极管外延片及其制备方法、led芯片
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN113161453B (zh) 发光二极管外延片及其制造方法
CN108550668B (zh) 一种发光二极管外延片及其制作方法
CN112366256B (zh) 发光二极管外延片及其制造方法
CN109950375B (zh) 发光二极管外延片及其生长方法
CN109830582B (zh) 发光二极管外延片及其生长方法
CN109920884B (zh) 发光二极管外延片及其生长方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109087977B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN115377260A (zh) 一种led外延片、制备方法及电子设备
CN111554784B (zh) 发光二极管外延片及其生长方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant