TWI533464B - 使用硫化鋅緩衝層之矽基板上發光二極體 - Google Patents

使用硫化鋅緩衝層之矽基板上發光二極體 Download PDF

Info

Publication number
TWI533464B
TWI533464B TW101120369A TW101120369A TWI533464B TW I533464 B TWI533464 B TW I533464B TW 101120369 A TW101120369 A TW 101120369A TW 101120369 A TW101120369 A TW 101120369A TW I533464 B TWI533464 B TW I533464B
Authority
TW
Taiwan
Prior art keywords
layer
led
light emitting
emitting diode
metal layer
Prior art date
Application number
TW101120369A
Other languages
English (en)
Other versions
TW201314944A (zh
Inventor
陳振
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201314944A publication Critical patent/TW201314944A/zh
Application granted granted Critical
Publication of TWI533464B publication Critical patent/TWI533464B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Description

使用硫化鋅緩衝層之矽基板上發光二極體
本發明係關於一種一般在矽基板上製造的氮化鎵藍光發光二極體及其製造方法與結構。
發光二極體(Light Emitting Diode，LED)係一種可將電能轉換成光的固態裝置。當供應一電壓通過相反摻雜的的摻雜層時，光線會從夾在該等摻雜層之間的半導體材料的一主動層發出。目前有許多不同的LED裝置結構係由不同材料製成，且具有不同結構並以不同方式執行。某些發出雷射光，某些產生非單色以及非同調光。某些適合特定應用。某些為高功率裝置，而其他則不是。某些發出的光線為紅外線輻射，而其他則發出許多顏色的可見光，另外其他則發出紫外光。某些製造成本昂貴，而其他則較便宜。針對一般商業照明應用，藍光LED結構係常被使用的。這種藍光LED具有可包含銦鎵氮的多重量子井(Multiple Quantum Well，MQW)主動層，例如發出波長範圍440奈米到490奈米的非單色非同調光。然後通常係利用提供螢光體塗佈，以吸收部分發出的藍光。螢光體依序發出螢光以發出其他波長的光線，如此，整體LED裝置所發出的光線具有較寬廣的波長範圍。發出較寬廣波長範圍的整體LED裝置通常稱為「白光」LED。
雖然能夠取得氮化鎵基板晶圓，不過價格非常昂貴。因此，市面上藍光LED的磊晶層通常成長於其他種基板的晶圓上，例如藍寶石基板。不過這些其他基板仍 舊相當昂貴。個人電腦內常用的積體電路一般都製造在矽基板上。隨著大量生產矽基板運用於電腦工業，矽基板與藍寶石基板比較起來相對便宜。而且，由於積體電路製造公司經常升級製造設施以便跟上積體電路製造技術的進步，所以二手的矽基板晶圓半導體製程設備通常可低價購得。因此從成本的觀點來看，吾人想要在相對便宜的矽基板晶圓上製造氮化鎵型LED，並且使用可取得的二手半導體製程設備來處理這種矽晶圓，不過在矽基板上成長高品質氮化鎵磊晶層仍舊有許多問題。
在矽基板上成長高品質氮化鎵磊晶層伴隨的許多問題，來自於矽晶格常數與氮化鎵晶格常數有相當大的差異。。當氮化鎵磊晶成長於矽基板上時，所成長的磊晶材料會展現出非所預期的高密度晶格缺陷。若氮化鎵層成長到足夠厚，則氮化鎵層內的應力會導致氮化鎵材料的後續成長部分發生某種裂痕。再者，矽與氮化鎵具有不同的熱膨脹係數。例如若一包含一設置在矽基板上的氮化鎵的結構之溫度提高，則該結構的矽材料部分之膨脹率會與氮化鎵材料之膨脹率不同。這些不同的熱膨脹率會讓LED裝置各層之間的應力上升。此應力可能導致破裂以及其他問題。更進一步，因為氮化鎵為化合物材料而矽為元素材料，所以在矽基板上難以成長氮化鎵。從無極性結構轉變成極性結構，結合實質的晶格不匹配，而產生缺陷。針對這些與其他因素，大部分市面上可購得的白光LED裝置之磊晶LED結構部分並不是成長於矽基板上。因此思考用於在矽基板上製造藍光LED的改良式製程以及結構。
製造在矽基板上成長的藍光LED通常也牽涉到晶 圓貼合。在一個先前技術製程中，一磊晶藍光LED結構成長於一非GaN基板上，形成裝置晶圓結構。在該磊晶LED結構上形成一層銀，作為反射鏡。然後在該銀反射鏡上設置一包含多個週期的鉑和鈦鎢的阻障金屬層。每一週期內的鉑層都為一60nm薄層。每一週期內的鈦/鎢層厚度都大約10nm，並且包含大約百分之九十的鎢。在此提供五個以上的這種週期。一旦用此方式形成裝置晶圓結構，則載體晶圓結構被晶圓貼合至該裝置晶圓結構。然後移除該裝置晶圓結構的原始非GaN基板，將產生的晶圓貼合結構切割形成LED裝置。在此先前技術製程中，使用一貼合金屬層將該載體晶圓結構晶圓貼合至該裝置晶圓結構。此貼合金屬層牽涉到一金/錫子層。在晶圓貼合期間金/錫子層熔化時，由於該多週期阻障礙金屬層的厚度以及使用一短的高溫循環來熔化貼合金屬，所以金/錫子層的錫不會穿透該銀層。此先前技術製程已知運作良好。
在第一創新態樣中，一白光LED組合包含一藍光LED裝置。該藍光LED裝置係利用在一矽基板上磊晶成長一低阻抗層(Low Resistance Layer，LRL)的方式製造。在一個範例中，一緩衝層直接成長於矽晶圓基板上，然後一無摻雜氮化鎵的樣板層直接成長於該緩衝層上，然後該LRL直接成長於該樣板層上。
在一個範例中，該LRL係一包含多個週期的超晶格結構，其中每一週期是薄的(厚度小於300奈米)，並且包含一相對厚的氮化鎵子層(例如：100奈米)以及一相對 薄的無摻雜氮化鎵鋁子層(例如：厚度25奈米)。該LRL的底部子層為氮化鎵子層。該LRL的頂端子層也為氮化鎵子層。該LRL內總共有四個無摻雜氮化鎵鋁子層。
該藍光LED裝置包含一夾在兩相反摻雜層之間含銦發光主動層。這種夾在兩相反摻雜層之間的主動層結構稱為「PAN結構」。該PAN結構的該n型層係直接成長於該LRL的上表面上，如此該n型層直接設置在該LRL的GaN子層上。該n型層可包含氮化鎵以及氮化鎵鋁的週期，但是該n型層的該氮化鎵子層的厚度實質上比該LRL的氮化鎵子層的厚度還要厚。此外，該n型層的該等氮化鎵鋁子層的厚度實質上比該LRL的該等氮化鎵鋁子層厚度還要薄。該n型層的該等氮化鎵鋁子層摻雜矽，具有超過1x1018原子/立方公分的矽濃度，而該LRL的該等氮化鎵鋁子層則未摻雜，並且具有低於1x1018原子/立方公分的矽濃度。
在後續製程中，該矽裝置晶圓結構的一表面側被晶圓貼合至包含一導電載體的一載體晶圓結構。舉例而言，該導電載體可為被摻雜而能導電的單晶矽晶圓。在該晶圓貼合之後，利用化學機械研磨及/或其他合適的方法，移除原來的該矽晶圓基板。
在第一特定範例中，移除原來的該矽晶圓基板、該緩衝層以及該樣板層，但是留下該LRL的至少一部分。在該移除步驟之後，留下的該LRL的該裸露的表面為一氮化鎵子層。加入電極，並且將該晶圓貼合結構切割成個別的藍光LED裝置。在每一個藍光LED裝置內，該PAN結構的該n型層直接接觸該LRL的至少一部分。該LRL在該LRL/n型層介面上具有一板阻抗，且其低 於該n型層在該LRL/n型層介面的板阻抗。該n型層的板阻抗超過每平方十五歐姆。
在這種藍光LED裝置內，該LRL具有兩種功能。一第一功能為在成長該n型氮化鎵層的製程中，該LRL的存在降低了該n型層內在其他情況下本應存在的晶格缺陷密度。該LRL的功能為阻止來自於該下方樣板層內的錯位趨勢往上延伸至該n型層。一第二功能為電流擴散功能，該LRL的形成，致使俗稱二維氣體的高移動性電子存在於該LRL的該等超晶格層內。由於該二維電子氣體的作用，該LRL/n型層介面的該LRL的板阻抗實質上低於該n型層的板阻抗。該相對低電阻係數的LRL有利於該n型層一側上的橫向電流擴散。因此，LED運作期間通過該LRL/n型層介面平面的電流更均勻，若該LRL不存在則否。
在一第二特定範例中，原來的該矽晶圓基板、該緩衝層、該樣板層以及該LRL全部移除。該LRL已經完全移除。加入電極，並且將該晶圓貼合結構切割成個別LED裝置。在每一個LED裝置內，該PAN結構的該n型層並不與該LRL的任何一部分接觸，因為該LRL已經完全移除。在此第二特定範例中，該LRL提供降低該n型層內晶格缺陷密度的該第一功能。
在第二創新態樣中，晶圓貼合製程包含利用熔化一共熔金屬層，晶圓貼合一載體晶圓結構至一裝置晶圓結構，藉此形成一晶圓貼合結構。在熔化之前，該裝置晶圓結構包含設置在一基板上的一磊晶LED結構，例如在一矽基板上成長該磊晶LED結構。該裝置晶圓結構進一步包括設置在該磊晶LED結構之上的一非反應性阻障 金屬層。在一個範例中，該非反應性阻障金屬層為厚度超過50奈米的單一鈦層。在一個範例中，該共熔金屬層包含一第一金子層、一金/錫子層以及一第二金子層，其中該金/錫子層係設置在該兩金子層之間。該共熔金屬層熔化時，該非反應性阻障金屬層避免來自該共熔層的錫擴散通過該非反應性障礙層。在一個特定範例中，該磊晶LED結構與該非反應性阻障金屬層之間設置一高反射銀層。此銀層提供一反射鏡功能，也同時當成與該磊晶LED結構的電接點。該非反應性阻障金屬層避免來自該共熔貼合金屬層的錫在該晶圓貼合製程期間進入此銀層。假如允許該錫擴散進入該銀反射鏡，該銀層的反射係數會降低，並且該銀接點的接觸電阻係數會提高。
在一第一優勢態樣中，熔化該共熔金屬層的高溫循環包含將該載體晶圓結構加熱至超過280℃的溫度(例如310℃)，並且維持此溫度超過一分鐘。在第二優勢態樣中，至少有一個鉑層設置於該磊晶LED結構與該載體晶圓結構的載體之間，並且該磊晶LED結構與該載體之間所有鉑層的厚度總合小於200奈米。在第三優勢態樣中，該磊晶LED結構與該載體之間有一層並且只有一層鉑層。此鉑層提供一銀包覆的功能，避免銀的電遷徙。該鉑包覆層的厚度小於200奈米。晶圓貼合造成一晶圓貼合結構。晶圓貼合之後，移除該裝置晶圓結構的該矽基板，將電極加入剩餘的晶圓貼合結構，然後將該晶圓貼合結構切割形成藍光LED裝置。
鉑為相當昂貴的金屬，而鈦則便宜許多。前述先前技術的該先前技術晶圓貼合製程包含五個以上的鉑 層，每一層的厚度可為100奈米以上。該先前技術製程當中使用500奈米以上的鉑。藉由減少單一層鉑的用量到厚度小於200奈米，本說明書所述的該創新非反應性金屬貼合製程可降低在矽基板上製造藍光LEDs的成本。
在第三創新態樣中，利用在一矽基板之上使用硫化鋅(ZnS)當成轉換緩衝層(transitional buffer layer)，磊晶成長一n型氮化鎵(GaN)層來製造一藍光LED裝置。在一個範例中，該ZnS緩衝層厚度為50奈米，並且該n型GaN層的厚度至少2000奈米。在該ZnS緩衝層上成長該n型GaN層降低該n型GaN層內的晶格缺陷密度。首先，該ZnS緩衝層提供一與該矽基板匹配良好的晶格常數，以及一用於後續GaN成長的化合物極性樣板(compound polar template)。第二，利用MOCVD可容易地製備ZnS，如此可在一個成長腔內成長所有磊晶層。第三，該ZnS的熔點為1850℃，足夠高的熔點使其在GaN沉積期間不會變成不穩定。最後，若一氮化鋁(AlN)層也用於當成該緩衝層的一部分，則該ZnS層用來當成該AlN層與該矽基板之間的擴散阻障。在某些範例中，於該ZnS上形成一厚度250奈米的碲化鋅(ZnTe)層或一厚度250奈米的氮化硼(BN)層。該ZnTe或BN具有接近GaN的晶格常數，其中該ZnS具有接近矽的晶格常數。在該磊晶LED結構的該等磊晶層形成之後，一載體晶圓結構以晶圓貼合至其中該載體晶圓結構包括一導電載體的該結構。然後，該原來的矽基板與該ZnS緩衝層從該晶圓貼合結構移除。之後加入電極，並且將該晶圓貼合結構切割形成完成的LED裝置。
在一第四創新態樣中，一垂直GaN型藍光LED裝置具有一n型層，其包括多個導電介入層。在一個範例中，該n型層包括複數個週期，並且該n型層的每一週期包括一氮化鎵(GaN)子層以及一摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層。在一個範例中，每一GaN子層的厚度為900奈米，每一AlGaN：Si介入子層的厚度小於25奈米。因為AlGaN具有比GaN小的晶格常數，所以該等AlGaN：Si介入層提供一壓縮應力(compresive strain)給該等GaN子層，避免破裂。在每一介入層之後，該重疊於上方的GaN子層的品質在較低晶格缺陷密度之下有所改善。此外，該等AlGaN：Si層具有導電性(例如每立方公分1x107至1x109個缺陷)，並且具有大於1x1018原子/立方公分的矽濃度。在該磊晶LED結構的該等磊晶層形成之後，一載體晶圓結構以晶圓貼合至其中該載體晶圓結構包括一導電載體的該裝置晶圓結構。然後移除該晶圓貼合結構的該原來的矽基板。之後加入電極，並且將該晶圓貼合結構切割形成完成的LED裝置。因為該等AlGaN：Si介入子層具有導電性(例如電阻係數=1x10-2．Ω．cm)，則在最終LED裝置內不需要將其移除。而是該整個n型層留在該完成的藍光LED裝置內，並且具有至少兩千奈米的厚度，以提供強化的電流擴散並且提供更多n-GaN材料來容納表面粗糙度。
底下的詳細說明當中描述進一步細節以及具體實施例和技術。本發明摘要並不用於定義本發明。本發明由該等申請專利範圍所定義。
在此將詳細參考本發明的某些具體實施例，附圖內將說明其範例。在底下的描述以及申請專利範圍當中，一第一層稱為已經沉積在一第二層「之上」時，吾人了解到該第一層可直接位於該第二層上，或者一或多介入層可存在於該第一和第二層之間。本說明書內使用例如「之上」、「之下」、「上方」、「下方」、「頂端」、「底部」、「往上」、「往下」、「垂直」以及「橫向」這些詞來描述所描述藍光LED裝置不同零件之間的相對方位，並且吾人了解，所描述的該整體藍光LED裝置可排列於立體空間內任何方向。
第一圖係一白光發光二極體(Light Emitting Diode，LED)組合50的一剖面側視圖。第二圖為該白光LED組合50的一俯視圖。該白光LED組合50包括四個垂直藍光LED裝置51-54。一垂直LED裝置有時也稱為一垂直接觸式LED裝置，來與一橫向或一橫向接觸式LED裝置區別。該四個垂直藍光LED裝置51-54都固定至一金屬核心印刷電路板(Printed Circuit Board，PCB)19。從俯視觀點來看，一維持環20圍繞該四個垂直藍光LED裝置51-54。該維持環20維持覆蓋該等藍光LED裝置51-54的一螢光體21的總量。一第一金屬結構57的一部分透過一焊錫遮罩層58內的一第一開口裸露出來。該等藍光LED裝置51-54的陽極電極透過一些銀環氧樹脂18，表面固定至此第一開口內的該第一金屬結構57。該焊錫遮罩層58內的該第一開口也裸露出一第二金屬結構59的一部分。面向上的該等藍光LED裝置51-54之陰極電極打線接合至該第二金屬結構59的裸露部分。一第一焊墊60由該焊錫遮罩層58內的其他開口 形成。一第二焊墊61仍舊由該焊錫遮罩層58內的其他開口形成。如第三圖的剖面圖所例示，該第一和第二金屬結構57和59為設置在一介電層62上的一金屬層的部分。該介電層62為厚度35um至250um的環氧樹脂材料層，其中內含無機填充物，例如Al2O3。此介電層62將該第一和第二金屬結構57和59與該金屬核心PCB 19的一鋁或銅基部分63隔離。
第三圖為該白光LED組合50的簡化剖面側視圖。圖式中只有例示一個垂直藍光LED裝置54。該垂直藍光LED裝置54包括許多層，其中某些例示於第三圖中：一第一金屬電極17、一低阻抗層(LRL)4的一部分、一n型氮化鎵層5、一主動層7、一p型氮化鎵層8、一些金屬包括一貼合金屬層13、一導電載體15以及一第二金屬電極16。參考編號64表示一焊線(wire bond)，將該藍光LED裝置54的該第一金屬電極17耦合至該第二金屬結構59。該金屬17和該LRL 4具導電性並且用以與該n型層5電性接觸。該P型層8底下的所有層(包括該等層13、15、16)都具導電性，並且用以與該P型層8電性接觸。
第四圖為該垂直藍光LED裝置54的俯視圖。該第一金屬電極17具有柵格形狀。
第五圖為第三圖沿A-A剖面線的該垂直藍光LED裝置54之更詳細剖面圖。在該導電載體15與該p型氮化鎵8之間有多個層與結構，包括：一阻障金屬層14、該貼合金屬層13、一阻障金屬層12、一包覆金屬層11、一高反射層10以及一電流阻擋層9。該電流阻擋層9被圖案化成電流阻擋結構。該主動層7與該n型氮化鎵層 5之間為一應力釋放層6。當電流從第二電極16流出時，通過該導電載體15、通過該等金屬層14、13、12、11和10、通過該p型氮化鎵層8、通過該主動層7、通過該應力釋放層6、通過該n型氮化鎵層5、通過該低阻抗層4以及至該第一電極17，然後從該主動層7發出非單色與非同調光。所發出光線的波長範圍從大約440nm至大約490nm。如本說明書中所使用，「非單色」一詞代表具有一光譜線寬大體上比一典型雷射二極體所發出光線的該光譜線寬還要寬之光線。一LED的該光譜線寬通常為20nm，其中一雷射二極體的該光譜線寬通常小於4.0nm。
第六圖至第十八圖為揭示該藍光LED裝置54製造方法步驟的圖集。這些圖並未依照比例，只是概念圖。
第六圖為顯示在一矽基板1上形成磊晶層的許多初始步驟結果之剖面圖。該矽基板1為高容量CMOS積體電路製造中常用的單晶矽基板晶圓。一緩衝層2形成於該矽基板上。在例示的範例中，形成此緩衝層2包含先在該矽基板1上形成一厚度低於100nm的硫化鋅(ZnS)層65(例如50nm)。然後在該ZnS層65上形成一厚度200nm的氮化鋁(AlN)層66。然後在該AlN層66上形成一厚度250nm的氮化鎵鋁(AlGaN)層67。雖然顯示包含一硫化鋅層的此特定緩衝層，不過亦可使用其他種的緩衝層。在其他範例中，於該ZnS層65上形成一厚度250nm的碲化鋅(ZnTe)層或一厚度250nm的氮化硼(BN)層。該ZnTe或BN具有接近GaN的晶格常數，其中該ZnS具有接近矽的晶格常數。選擇性地，可使用例如一單一層AlN的緩衝層。本說明書提供該ZnS層65，而 第六圖例示的該AlN層66及該AlGaN層67則係選擇性的。
該垂直LED裝置54的製造包含在該矽基板1之上磊晶成長一氮化鎵(GaN)層(例如該n型GaN層5)。GaN和Si的平面晶格常數分別為aGaN(0001)=3.189以及aSi(111)=3.840。因此，GaN與Si之間大體上有20.4%的平面晶格失配。此晶格失配結合GaN與Si之間的熱膨脹係數大幅差異(例如56%)，使得要在矽基板上成長高品質、厚並且無裂痕的GaN是一項挑戰。一般而言，使用滿足同時發生晶格條件(coincident lattice conditions)的一轉換緩衝層可減輕該晶格失配。例如，一AlN層66(aAlN=3.112)常用來當成緩衝層，以提供一壓縮給GaN磊晶層。不過，Al和Si在介面的內部擴散相當嚴重，導致非所要的高摻雜程度。再者，AlN晶體品質低，因為AlN與Si之間的晶格失配甚至高於GaN與Si之間的晶格失配。
為了克服這個缺點，使用ZnS層65當作新的轉換緩衝層。首先，Wurzite ZnS化合物(aZnS=3.811)具有0.3811的晶格常數，這介於GaN與Si的晶格常數之間，並且接近Si的晶格常數。如此，ZnS提供與Si一良好的晶格常數匹配，並且也是一類似GaN的化合物材料。第二，利用金屬有機化學氣相沉積(MOCVD)可容易製備ZnS，如此可在一個成長室內成長所有磊晶層。MOCVD為磊晶成長材料的一化學氣相沉積法，尤其是將來自有機化合物或金屬有機物表面反應以及內含所需化學物質的金屬氫化物的半導體化合。在一個範例中，於350℃成長溫度以及100Torr成長壓力之下，在 一MOSCVD反應室內藉由導入含乙烷鋅(DMZn)的硫化氫，在矽基板上成長ZnS。第三，ZnS的熔點為1850℃，足夠高的熔點讓其在GaN沉積期間不會變成不穩定。最後，若一AlN層也用於當成該緩衝層的一部分，則該ZnS層也用來當成該緩衝層的AlN與該矽基板之間的擴散阻障物。
然後在該緩衝層2上形成一樣板層3。在例示的範例中，該樣板層3為厚度1000nm的未摻雜氮化鎵層。
此時該樣板層3上並非直接成長該LED的該n型層，而是在該樣板層3上直接成長該低阻抗層(LRL)4。在例示的範例中，該LRL 4為一超晶格結構，這種結構讓高移動性電子在其層內形成一二維氣體。該超晶格結構包括多個週期，其中每一週期的厚度小於300nm。在一個特定範例中，每一週期包括一厚度100nm的n型氮化鎵(n-GaN)子層以及厚度25nm的未摻雜氮化鎵鋁(AlGaN)子層。在第六圖例示的觀點中，一厚度100nm的n-GaN子層直接設置在該樣板層3上。另外，該LRL 4的最上面的子層為一厚度100nm的n-GaN子層。在例示的設置當中，具有五個GaN子層以及四個AlGaN子層。該等n-GaN層摻雜矽至濃度1x1018原子/立方公分。每一較薄的AlGaN子層都拉伸至(strained to)較厚的一或多GaN子層的晶格。
然後該n型GaN層5成長於該LRL 4上。不過要成長具有低晶格缺陷密度且不會遭受該GaN層內應力累積所造成的破裂與其他問題的較厚的高品質GaN層相當困難。舉例而言，GaN與Si之間存在較大的熱膨脹係數差(例如56%)。此熱失配經常導致冷卻期間該GaN 磊晶層內的張緊應力(tensile stress)。當該GaN磊晶層的厚度大於1000nm時，通常會發生破裂。雖然隨著GaN層成長較厚時應力會累積的確切原因並未被完全了解，不過根據經驗可知道，在該GaN層內累積的應力導致破裂之前停止該GaN層的成長，就可避免破裂。在此點上，在該GaN層頂端上成長一薄介入層。此介入層可為例如厚度5nm的AlN層。該薄介入子層形成之後，則在該介入層上成長其他GaN子層。此第二GaN子層在該GaN子層不會有太多內部應力的情況下成長至盡可能的厚。此週期性會多次重複。在每一介入層之後，該重疊於其上方的GaN子層的品質在較低晶格缺陷密度之下有所改善。例如，一般Si上的GaN具有高達每立方公分1x1010個缺陷的缺陷密度。品質改善的Si上的GaN之缺陷密度在每立方公分1x107至1x109個缺陷的範圍內。
不過，使用該等AlN介入子層會導致一個問題。由於AlN具有寬能隙(例如6.2eV)，所以係一絕緣材料，並因此建立垂直方向內電流運輸的一阻障。據此原因，若要製造垂直LED，則要移除從該矽基板至該等頂端AlN介入子層的所有子層。因此，在該最終LED裝置內，這些層並不具有電流擴散功能。該頂端AlN子層之上的該GaN子層通常小於2000nm，這會導致該LED裝置內電流擁擠問題。為了解決此問題，使用一薄AlGaN：Si層取代AlN作為一新介入子層。首先，AlGaN：Si為一容許電子運輸通過的n型材料，因為AlGaN具有比AlN小的能帶能量(例如根據Al濃度而有3.4eV至6.2eV的能隙)，如此AlGaN內Si的該活化能 小於AlN內Si的該活化能。據此原因，該AlGaN：Si介入子層具有導電性，且不需要自該最終LED裝置移除。導電AlGaN：Si層的一電阻係數範例為1 x 10-2．Ω．cm。第二，AlGaN具有比GaN小的晶格常數，因此提供壓縮應力給該等後續的GaN子層，幫助避免破裂。
在第六圖的範例中，該n型層5的每一該等GaN子層厚度大約900nm，並且摻雜濃度5x1018原子/立方公分的矽。AlGaN：Si的每一該等介入子層厚度小於25nm(例如5nm)，具有1x1018原子/立方公分的矽摻雜濃度。這些AlGaN：Si介入子層相對導電，並且該等n型GaN介入子層都導電，如此整體該n型GaN子層5可在從該LRL/n型層介面朝向該主動層的方向，有效導通電流。與該LRL 4直接接觸的該n型GaN層5之底部子層為一厚度900nm的GaN子層，如所例示。該n型氮化鎵層5的上方子層也為一900nm的GaN子層。具有多個AlGaN：Si導電介入子層的完整的該n型GaN層5大約5000nm厚，其中每一n-GaN子層大體上都比該LRL 4的該等n-GaN子層還要厚。
該等n型GaN層5與底下該LRL 4之間具有一介面74。該n型GaN層5在此介面上具有一大於每平方15歐姆的板阻抗。該LRL 4也在此介面上具有一板阻抗，但是該LRL 4的該板阻抗低於該n型GaN層5的該板阻抗。在一個範例中，該LRL 4的該板阻抗可用破壞性方式測量，利用磨掉一第一LED裝置的該等上方層，裸露出該介面74上該LRL 4的表面，然後探測裸露的該LRL4的表面並且測量其板阻抗。在類似方式中，該n型層5的板阻抗可用破壞性方式測量，利用磨 掉一第二LED裝置的該下方層，裸露出該介面74上該n型層5的表面，然後探測裸露出的該n型層的表面並且測量其板阻抗。
接下來，在該n型GaN層5上形成一應力釋放層6。在一個範例中，該應力釋放層6的厚度為120nm，並且包括三十個週期。每一週期都包括一InxGa1-xN的第一子層，其中0<x<0.12，以及一InyGa1-yN的第二子層，其中0<y<0.12。
接下來，在該應力釋放層6上形成該主動層7。該主動層7用於在該整體藍光LED裝置內發出藍光。在一個範例中，該主動層7為一130nm厚且具有十個週期的多重量子井(MQW)結構。每一週期都包括一3nm厚InGaN子層(15% In)，以及一10nm厚GaN子層。該主動層7發出具有一波長範圍從大約440nm至大約490nm的非單色光。
接下來，在主動層7上形成該p型GaN層8。在一個範例中，該p型GaN層8的厚度為300nm，並且具有1x1020原子/立方公分的鎂摻雜濃度。在此範例中，形成該p型GaN層8的上表面，如此該完整的LED裝置將發出非單色光，並且將包括雷射二極體所使用的無電流聚焦脊部結構。該n型層5、該p型層8以及包括主動層7的所有層一起形成一磊晶LED結構80。
第七圖為一顯示製造方法後續步驟對應的剖面圖。首先在該p型GaN層8的上表面上形成一絕緣材料的一電流阻擋層。在一個範例中，該電流阻擋層為圖案製作的200nm厚二氧化矽層。此二氧化矽層被沉積並且使用光微影技術製作圖案，形成在某些地方比其他地方 阻障更多電流的結構。例如，該電流阻擋層的大型結構66被直接放置在稍後製造方法內將形成的該第一電極17的位置之下。該大型結構66放在此位置使電流將不會通過直接位於該第一電極17底下的該主動層，因此將不會在該第一電極17底下直接產生光線。在直接位於該第一電極底下的主動區域內產生光線時，該金屬第一電極17會阻擋大量光線從該LED裝置散出。該受阻的光線會被重新吸收在LED內，而不會逃出該LED成為可用光線。因此，就會浪費用於產生受阻光線的該電流。利用阻擋電流流過直接在該第一電極17底下的該部分的該主動層，則此電流流過其他地方的該主動層，在此所產生的光線有較好的機會逃脫該LED裝置成為有用的光線。利用阻擋該p型層8的該上方表面區域中每一子區域之一適當比例，並且利用適當改變通過從子區域到子區域到通過該p型層8的該上方表面區域之比例，控制電流通過每一個別子區域的量，相較於電流通過該整個LED裝置，讓該LED裝置的光線輸出最大化。
第八圖為一顯示製造方法後續步驟對應的剖面圖。在該電流阻擋層9之上沉積一高反射性層10。在一個範例中，該高反射性層10為200nm厚的銀層，與該p型GaN層8形成歐姆接觸。此銀層並未覆蓋該整個LED裝置晶圓。此處所顯示的該高反射性層10覆蓋第八圖的該整個結構，這是因為第八圖的剖面圖為只有沿著A-A線的該LED裝置一部分之剖面圖。該高反射性層10提供一當成反射鏡來反射光線的第一功能，以及提供一與該p型層8電性接觸的第二功能。
第九圖為一顯示製造方法後續步驟對應的剖面圖。一包覆層11覆蓋該銀層10。在例示的範例中，該包覆層11為厚度100nm的鉑層。此鉑層阻擋銀的電遷徙。在一個優勢態樣中，此鉑層為該藍光LED裝置內唯一的鉑層。該藍光LED裝置中所有鉑層(只有一個鉑層)的厚度總合小於200nm。
在形成該包覆層11之後，在該包覆層11之上形成一厚度超過50nm的非反應性阻障金屬層12。在例示的範例中，該非反應性阻障金屬層12為一厚200nm的鈦層。該鈦係阻障錫的擴散的一阻障物。從一貼合金屬層稍後被提供至該結構頂端的錫，被該阻障層阻擋擴散進入該銀層10。有時被用來當成該等錫阻障物的某些其他金屬，例如鉑、鈦/鎢、金與鎳，實際上會與錫產生反應。在使用這種反應性金屬當成該等阻障物的其他貼合製程中，結合所提供的該反應性金屬厚度與有限的高溫貼合循環時間，讓錫入侵量維持在可接受程度內。相較之下，該非反應性阻障金屬層12並非這種反應性金屬，並且在一個範例內為厚度超過50nm的鈦層。
第十圖為顯示製造方法後續步驟對應的剖面圖。形成一500nm厚的金子層，用以覆蓋該非反應性阻障金屬層12的頂端。第十圖的參考編號13標記此金子層，也就是該等三明治結構的金屬層的三個子層Au/AuSn/Au中的其中一個子層。
第十一圖為顯示製造方法後續步驟對應的剖面圖。該導電載體5被覆蓋一黏著與阻障金屬層14。在例示的範例中，該導電載體為一單晶矽晶圓，並且該黏著與阻障金屬層14為一厚度200nm的鈦層。金一般與矽 的貼合度並不好，但是鈦就不錯，因此提供該鈦層14貼合至該導電矽載體15，如此一後續的金子層(該貼合金屬層13的一部分)可輪流貼合至該鈦。除了此黏著功能以外，該鈦也當成一阻障物，避免錫與金擴散進入該矽表面並且降低該黏著性。在其他範例中，該黏著/阻障金屬層14也包括放置在該鈦之上的一鉑層。
然後在該黏著與阻障金屬層14上形成一厚度500nm的金子層，並且在該金子層上形成一厚度3000nm的金/錫子層。該厚度3000nm的金/錫子層為重量百分之80的金以及百分之20的錫。這些金與金/錫子層為上面第九圖所提到的該三明治金屬結構13的三子層中的另兩個子層。
該導電載體15、該阻障金屬層14以及該金與金/錫子層13一起成為一載體晶圓結構68。該矽基板1和其上形成的層一起成為一裝置晶圓結構69。該載體晶圓結構68為晶圓貼合至裝置晶圓結構69的該金覆蓋的上方表面。
第十二圖為顯示所使用熱壓縮晶圓貼合製程的溫度循環圖表。該載體晶圓結構68以大約每平方英吋五十磅的壓力壓住該裝置晶圓結構69，並且該壓在一起的晶圓被加熱到至少280℃。在特定範例中，該等晶圓會被加熱至310℃。該等晶圓維持在此上升的溫度超過一分鐘的一週期，以確定所有該等晶圓都有一致的熔化溫度。在特定範例中，該上升的溫度維持五分鐘。該共熔金/錫子層熔化，如此將該載體晶圓結構68晶圓貼合至該裝置晶圓結構69。此晶圓貼合由第十一圖中的箭頭70所表示。在百分之二十錫濃度時，該金/錫子層具有 大約282℃的熔點。不過一但該金/錫子層熔化，則某些錫會從此子層擴散進入該金/錫子層任一側邊上的該等金子層。因此，該金/錫子層內的錫濃度降低。具有較低錫濃度的金/錫子層具有較高的熔點。在該金/錫合金內，錫濃度每降低百分之一，則該金/錫合金的熔點就會提高大約30℃。因此，在已經進行該晶圓貼合製程之後，該金/錫子層內錫的濃度下降至低於百分之二十，並且之後該整體晶圓貼合結構可將其溫度提高至282℃，而不會熔化該金/錫子層。
第十三圖顯示製造方法的後續步驟。產生的該晶圓貼合結構71依照箭頭72所示翻面。
第十四圖顯示製造方法的後續步驟。該矽基板1、該緩衝層2以及該樣板層3都從該晶圓貼合結構71上移除，如箭頭73所示。在本範例中，這些層都使用化學機械研磨(Chemical Mechanical Polishing，CMP)以及反應性離子蝕刻(reactive ion etching，RIE)技術移除，如此該LRL 4的該等GaN子層其中之一者存在，並且從該結構的頂端裸露出來。整個該n型GaN層5都留著，成為晶圓貼合結構71的一部分。由於該層5內該等AlGaN：Si介入層的導電性，所以該n型GaN層5會從該應力釋放層電導通至該n型層介面，到達該n型GaN層，然後到達該n型層/LRL介面。使用AlGaN：Si當成該等介入子層相對於使用AlN介入子層的優點為該等AlGaN：Si介入子層導電。在此該n型GaN層內並無第十三圖步驟中為了提供導電性通過該n型層必須移除的該非導電AlN介入子層。而是，保留整個該n型GaN層5在該完整的藍光LED裝置內。
第十五圖為該晶圓貼合結構71的俯視圖。除了如第十四圖所示移除該等層1、2和3以外，使用濕式蝕刻將水平與垂直通道蝕刻至該包覆層11，藉此形成平台結構中一列與欄的二維陣列。參考編號75、76和77代表三個這種通道。參考編號78和79代表二個這種平台結構。
第十六圖為一沿著第十五圖結構的B-B剖面線之剖面圖。鈦的該非反應性阻障層12用斜線表示。該非反應性阻障層12為厚度超過50nm的單一鈦層，並且不包括子層、鉑以及鎢。該高反射性層10的銀受到該包覆層11的阻擋，避免從平台底下橫向移出。該高反射性層10的該銀內含於從頂端到該p型GaN層8的底部表面(該平台的底部)。
第十七圖顯示製造方法的後續步驟。將每一平台頂端上裸露出的該LRL 4之該上方表面粗糙化，此粗糙化為習慣性粗糙化類型，被執行來幫助光線從該LED裝置逃脫。粗糙化實際上比第十七圖所例示還要激烈。從該粗糙表面的該最高峰值到該最深谷底之垂直距離大約是500nm，如此該最深谷底往下延伸進入該n型層5。吾人想要不穿透該LRL，如此在其他範例中，移除的材料量較佳限制為移除該矽基板以及部分該緩衝層。
第十八圖顯示製造方法的後續步驟。如例示在該導電載體15上形成該第二電極16。在一個範例中，該第二電極16包括一20nm厚的第一鎳子層，其直接接觸該導電載體15，並且也包括一200nm厚的第二金層，其覆蓋該鎳子層。因此，該第二電極16的厚度為220nm。
此外，第十八圖顯示如例示在該LRL 4上方表面上形成該第一電極17的後續步驟。在一個範例中，該第一電極17包括一直接置於該LRL 4上並且厚度20nm的鈦子層、一置於該鈦子層上並且厚度為100nm的鋁子層、一置於該鋁子層上並且厚度為20nm的鎳子層以及一置於該鎳子層上並且厚度為200nm的金子層。因此，該第一電極17的厚度大約為340nm。該LRL 4的該等GaN子層內之摻雜物濃度足夠高，可以在該電極17與該LRL 4之間形成良好的歐姆接觸。
在如第十八圖所示已經加入該等第一和第二電極之後，該晶圓貼合結構切割成個別藍光LED裝置。藉由沿著第十五圖例示的通道鋸開該晶圓貼合結構來執行切割，如此每一平台結構都變成一個單獨的藍光LED裝置。在例示的範例中，將該產生的藍光LED裝置之一者併入第一圖至第三圖的該白光LED組合內。該第二電極16使用一銀環氧樹脂層18，如第三圖所例示黏貼至該金屬核心PCB 19。如例示，該第一金屬電極17透過該接合線64打線接合至該金屬核心PCB 19的該第二金屬結構59。打線接合之後，利用絲網印刷在該結構上形成該矽膠(silicone)維持環20。選擇性地，該維持環20切割並且塑造成正確尺寸，然後套用。該環20的高度為0.5至3.0mm，寬度為0.2mm至1.5mm。矽膠固化之後，定量的螢光體(phosphor)21滴落在該藍光LED裝置54之上，如此該粉螢光體21由該環20維持。該螢光體21可固化形成該完整的白光LED組合50。
第十九圖為揭示有關每一製造方法步驟細節的表格。表格左欄內的編號為該白光LED組合50中許多層的參考編號。
第二十圖為一藍光LED裝置100的剖面圖，其中該裝置100係由結合上面第六圖至第十八圖所公布製造方法所形成，除了第十三圖中所例示移除步驟中移除所有的該LRL 4。全部或大體上全部的該n型GaN層5都保留在該完成的藍光LED裝置100內。第十七圖並未依照比例，只是概念圖。
第二十一圖為一藍光LED裝置200的剖面圖，其中該裝置200係結合上面第六圖至第十八圖所公布製造方法所形成，除了第十三圖中所例示的移除步驟中移除某些該n型層5以及所有該LRL 4。該n型層5的所有薄介入子層都已經移除，只留下厚度至少900nm的該GaN子層。此最後GaN子層保留在該完成的藍光LED裝置200內。第十八圖並未依照比例，只是概念圖。
第二十二圖為根據第一創新態樣的方法300之流程圖。在一矽基板上形成一超晶格結構(步驟301)，該超晶格結構包括複數個週期。每一週期的厚度小於300nm並且包括一GaN子層。在一個範例中，在該矽基板上形成一緩衝層，然後在該緩衝層上形成一樣板層，然後在該樣板層上形成該超晶格結構。接下來，直接在該超晶格結構上形成一n型GaN層(步驟302)。在該n型層之上形成一內含銦的主動層(步驟303)。在該主動層之上形成一p型GaN層(步驟304)。該矽基板、該超晶格結構、該n型層、該主動層以及該p型層一起成為一第一結構。一導電載體貼合(步驟305)至該第一結構，藉此形成 一第二結構。然後從該第二結構中移除該矽基板(步驟306)，藉此形成一第三結構。在該第三結構上形成電極(步驟307)。然後將該第三結構切割(步驟308)，藉此形成一藍光LED裝置。
雖然上面已經針對指導目的描述某些特定具體實施例，不過本專利文件的教導具有一般適用性，並且不受限於上述的特定具體實施例。該LRL 4可用許多不同合適的方式來製造。在一個範例中，該LRL 4牽涉到許多週期，其中每一週期都包括一第一氮化鎵鋁層以及一第二氮化鎵鋁層，其中該等兩子層內的該鋁濃度彼此不同。該等兩子層的成分已知為AlxGa1-xN/AlyGa1-yN，其中x和y為不同的非零數字。雖然上面已經描述其中該LRL的氮化鎵鋁以及氮化鎵子層具有不同厚度之特定範例，在其他範例中該等子層大體上具有相同厚度。在一AlGaN/GaN或AlGaN/AlGaN超晶格內，含鋁的一子層內之鋁濃度可分級。該LRL可為一AlInN/GaN超晶格。該LRL可為一AlGaN/AlGaN/GaN超晶格，其中每一週期牽涉到三個子層。
雖然上面結合晶圓貼合之後使用銀環氧樹脂黏貼至一金屬核心PCB來形成該完整白光LED組合之LED裝置來描述包含一非反應性阻障金屬層的該晶圓貼合製程，該晶圓貼合製程也可用於一提供一金/錫層之LED的晶粒固定。由於在晶圓貼合期間該金屬貼合層13的該金/錫子層內錫濃度降低，因而在執行該晶圓貼合製程之後，該金屬貼合層13的熔化溫度高於280℃。因此，一完整的LED裝置可加熱至一夠高的溫度來熔化一些用於晶粒固定所提供的金/錫，而不熔化該LED裝置本 身之內的該金屬貼合層13。雖然上面結合其中該共熔層為金/錫層的範例來描述該晶圓貼合製程，該晶圓貼合製程並不受限於需要一金/錫共熔層。在其他範例中，該共熔層為一種金屬層，例如一金/銦金屬層以及一鈀/銦金屬層。雖然上面結合其中該銀包覆層為鉑的範例來描述該晶圓貼合製程，不過可運用例如鎳與銠作為其他包覆層。
第二十三圖為根據第二創新態樣的方法400之流程圖。在一非GaN基板上成長一磊晶LED結構(步驟401)。該非GaN基板在一個範例內為一矽基板，並且運用適當的一介入緩衝與一樣板層。然後在該磊晶LED結構上提供一銀層(步驟402)，當一成反射鏡並且當成至該磊晶LED結構的一歐姆接點。在該銀層之上提供一包覆層(步驟403)。在一個範例中，該包覆層為一厚度小於200nm的單一鉑層。在該包覆層上提供一層非反應性阻障金屬(步驟404)，藉此形成一裝置晶圓結構。在一個範例中，此非反應性阻障金屬層為一厚度超過50nm的單一鈦層。此單一鈦層大體上並不包括鎢。
一載體晶圓結構包括一導電載體。該導電載體可為導電矽晶圓。然後利用熔化該等兩晶圓結構之間的一共熔金屬層，該載體晶圓結構晶圓貼合(步驟405)至該裝置晶圓結構，藉此形成一晶圓貼合結構。在一個範例中，該共熔金屬層包含一熔化溫度大約為282℃的金/錫子層。將載體晶圓結構的溫度提高到超過280℃(例如到達310℃)並且維持此升高的溫度超過一分鐘，如此就可熔化此共熔金屬層。
在一個範例中，該載體晶圓結構的溫度由在全負載熔爐室內所投入與該共熔貼合金屬層相同成分的金/錫數量間接決定，並且緩慢提高熔爐室的設定點，直到看見該金/錫熔化。此設定點假設對應至一282℃的載體裝置晶圓溫度。然後該熔爐室的設定點提高額外量，也就是對應至一30℃的熔爐室升高溫度。藉由提高此熔爐室的設定至少一分鐘，執行該晶圓貼合製程，而不用確實測量該熔爐室內該晶圓貼合結構的溫度。
晶圓貼合之後，移除該產生的晶圓貼合結構的該非GaN基板(步驟406)。在該晶圓貼合結構上形成電極(步驟407)並且切割該晶圓貼合結構，藉此形成複數個藍光LED裝置(步驟408)。在方法400的一個範例中，該所完成藍光LED裝置內任何與所有鉑層的總厚度小於200nm，並且該高溫貼合金屬熔化循環(該載體晶圓結構的溫度高於280℃時)超過一分鐘。
第二十四圖為根據第三創新態樣，使用硫化鋅(ZnS)當成緩衝層來在矽基板上製造LED裝置之方法流程圖。一硫化鋅(ZnS)層直接形成於一矽基板之上(步驟501)。在一個範例中，該ZnS層為該矽基板上形成的一緩衝層，然後在該緩衝層上形成一樣板層。選擇地，在該硫化鋅層之上形成一氮化鋁(AlN)層，並且在該氮化鋁層之上形成一氮化鎵鋁(AlGaN)層。該ZnS層、該AlN層以及該AlGaN層形成該緩衝層。接下來，直接在該樣板層上形成n型GaN層(步驟502)。在該n型層之上形成一內含銦的主動層(步驟503)。在該主動層之上形成一p型GaN層(步驟504)。該n型層、該主動層以及該p型層一起成為一磊晶LED結構。該矽基板、該ZnS層、 該磊晶LED結構一起成為一第一結構。在一個範例中，該第一結構為第十一圖的該裝置晶圓結構69。然後，一導電載體貼合(步驟505)至該第一結構，藉此形成一第二結構。在一個範例中，該載體為一載體晶圓結構的一部分，例如第十一圖的載體晶圓結構68。然後從該第二結構中移除該原來的矽基板以及該ZnS層(步驟506)，藉此形成一第三結構。在該第三結構上形成電極(步驟507)。然後將該第三結構切割(步驟508)，藉此形成一藍光LED裝置。
第二十五圖為根據第四創新態樣在矽基板上製造藍光LED裝置的方法流程圖。該藍光LED裝置具有一n型氮化鎵層，該層具有多個導電介入層。然後在一矽基板上形成一n型層(步驟601)。該n型層包括複數個週期，該n型層的每一週期都包括一氮化鎵(GaN)子層以及一摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層。該AlGaN：Si介入子層摻雜Si，並且具有電導性。接下來，在該n型層之上形成一內含銦的主動層(步驟602)。在該主動層之上形成一p型GaN層(步驟603)。該矽基板、該n型層、該主動層以及該p型層一起成為一第一結構。一導電載體貼合(步驟604)至該第一結構，藉此形成一第二結構。然後從該第二結構中移除該矽基板(步驟605)，藉此形成一第三結構。在該第三結構上形成電極(步驟606)。然後將該第三結構切割(步驟607)，藉此形成一藍光LED裝置。
因此，在不悖離申請專利範圍內揭示的本發明範疇之下，許多修改、調整以及組合，皆可實現所描述具體實施例許多特徵。
1‧‧‧矽基板
2‧‧‧緩衝層
3‧‧‧樣板層
4‧‧‧低阻抗層
5‧‧‧n型氮化鎵層
6‧‧‧應力釋放層
7‧‧‧主動層
8‧‧‧p型氮化鎵層
9‧‧‧電流阻擋層
10‧‧‧高反射性層
11‧‧‧包覆金屬
12‧‧‧阻障金屬層
13‧‧‧貼合金屬層
14‧‧‧阻障金屬層
15‧‧‧導電載體
16‧‧‧第二金屬電極
17‧‧‧第一金屬電極
18‧‧‧銀環氧樹脂
19‧‧‧金屬核心印刷電路板
20‧‧‧維持環
21‧‧‧螢光體
50‧‧‧白光發光二極體組合
51-54‧‧‧垂直藍光LED裝置
57‧‧‧第一金屬結構
58‧‧‧焊錫遮罩層
59‧‧‧第二金屬結構
60‧‧‧第一焊墊
61‧‧‧第二焊墊
62‧‧‧介電層
63‧‧‧鋁或銅基部分
64‧‧‧焊線
65‧‧‧硫化鋅層
66‧‧‧氮化鋁層
67‧‧‧氮化鎵鋁層
68‧‧‧載體晶圓結構
69‧‧‧裝置晶圓結構
70‧‧‧晶圓貼合
71‧‧‧晶圓貼合結構
72‧‧‧箭頭
73‧‧‧箭頭
74‧‧‧介面
75-77‧‧‧通道
78-79‧‧‧平台結構
100‧‧‧藍光LED裝置
200‧‧‧藍光LED裝置
300‧‧‧方法
400‧‧‧方法
附圖例示本發明的具體實施例，其中同樣的編號代表同樣的組件。
第一圖為根據一個創新態樣的白光LED組合之剖面側視圖。
第二圖為第一圖中白光LED組合的俯視圖。
第三圖為第一圖中白光LED組合含一個LED裝置的簡化與展開之剖面側視圖(未依照比例)。
第四圖為第一圖中白光LED組合的藍光LED裝置之俯視圖。
第五圖為第一圖中白光LED組合的藍光LED裝置一部分之沿著A-A線的剖面側視圖。
第六圖為形成於矽基板上的第三圖中藍光LED裝置的磊晶PAN結構層之剖面圖。
第七圖為例示其中電流阻擋結構加入第六圖中結構的製造方法步驟對應之圖式。
第八圖為例示其中高反射層(銀)加入第七圖中結構的製造方法步驟對應之圖式。
第九圖為例示其中在第八圖中結構之上形成包覆層，以及其中在該包覆層之上形成非反應性阻障金屬層的製造方法步驟對應之圖式。
第十圖為例示其中貼合金屬加入第九圖中結構的製造方法步驟對應之圖式。
第十一圖為例示其中載體晶圓結構以晶圓貼合方式至第十圖中結構的製造方法步驟對應之圖式。
第十二圖為顯示所使用熱壓縮晶圓貼合製程的溫度循環圖表。
第十三圖為例示其中晶圓貼合結構被翻轉的製造方法步驟對對應之圖式。
第十四圖為例示其中矽基板、緩衝層以及樣板層從第十二圖中結構移除的製造方法步驟對應之圖式。
第十五圖為第十四圖的移除步驟之後以及形成平台之後，該晶圓貼合結構的俯視圖。
第十六圖為沿著第十五圖B-B線的剖面圖。
第十七圖為例示其中LRL的表面粗糙化的製造方法步驟對應之圖式。
第十八圖為例示其中將電極加入第十七圖中結構的製造方法步驟對應之圖式。
第十九A圖和第十九B圖兩者為一表格，公布有關第六圖至第十八圖中每一製造方法步驟的細節。
第二十圖為藍光LED裝置100的剖面圖，其中該裝置由結合上面第六圖至第十八圖所公布製造方法所形成，而第十四圖所例示移除步驟中移除所有的LRL 4除外。
第二十一圖為藍光LED裝置200的剖面圖，其中該裝置由結合上面第六圖至第十八圖所公布製造方法所形成，而第十四圖所例示移除步驟中移除某些的n型層5以及所有的LRL 4除外。
第二十二圖為根據第一創新態樣的方法之流程圖。
第二十三圖為根據第二創新態樣的方法之流程圖。
第二十四圖為根據第三創新態樣的方法之流程圖。
第二十五圖為根據第四創新態樣的方法之流程圖。
4‧‧‧低阻抗層
5‧‧‧n型氮化鎵層
7‧‧‧主動層
8‧‧‧p型氮化鎵層
13‧‧‧貼合金屬層
14‧‧‧阻障金屬層
15‧‧‧導電載體
16‧‧‧第二金屬電極
17‧‧‧第一金屬電極
18‧‧‧銀環氧樹脂
19‧‧‧金屬核心印刷電路板
20‧‧‧維持環
21‧‧‧螢光體
54‧‧‧垂直藍光LED裝置
57‧‧‧第一金屬結構
58‧‧‧焊錫遮罩層
59‧‧‧第二金屬結構
62‧‧‧介電層
63‧‧‧鋁或銅基部分
64‧‧‧焊線
80‧‧‧磊晶LED結構

Claims (25)

  1. 一種製造發光二極體(LED)裝置之方法，包括：直接於一矽基板上形成一硫化鋅(ZnS)層；直接於該ZnS層之上形成一碲化鋅(ZnTe)層；於該ZnTe層上形成一樣板層；於該樣板層上形成一磊晶發光裝置結構，其中該磊晶發光裝置結構包括一n型半導體層、一p型半導體層及位於該n型半導體層與該p型半導體層之間之一主動層；於該磊晶發光裝置結構上形成一反射層；於該反射層上形成一阻障金屬層；於該阻障金屬層上形成一第一貼合金屬層，從而形成一第一結構；將一導電載體貼合至該第一結構之該第一貼合金屬層，從而形成一第二結構，其中於該導電載體之一第一表面形成一黏著與阻障金屬層，且該黏著與阻障金屬層夾在該導電載體與該第一貼合金屬層之間；以及從該第一結構之該矽基板之一側移除多層，從而使該n型半導體層之一表面露出。
  2. 如申請專利範圍第1項之製造發光二極體(LED)裝置之方法，更包括：在從該第一結構移除多層之後，將該n型半導體層之該表面粗糙化。
  3. 如申請專利範圍第1項之製造發光二極體(LED)裝置之方法，其中該導電載體之貼合包含利用一共熔貼合 金屬層將一載體晶圓結構晶圓貼合至該第一結構，並且其中該導電載體為該載體晶圓結構的一部分。
  4. 如申請專利範圍第1項之製造發光二極體(LED)裝置之方法，其中該n型半導體層之厚度至少為兩千奈米。
  5. 如申請專利範圍第1項之製造發光二極體(LED)裝置之方法，其中該ZnS層的厚度小於一百奈米。
  6. 如申請專利範圍第1項之製造發光二極體(LED)裝置之方法，其中於該導電載體之該第一表面上形成一第二貼合金屬層，該第二貼合金屬層夾在該黏著與阻障金屬層與該第一貼合金屬層之間。
  7. 如申請專利範圍第1項之製造發光二極體(LED)裝置之方法，更包括：於該n型半導體層上形成一電極，該電極之俯視具有柵格形狀。
  8. 如申請專利範圍第1項之製造發光二極體(LED)裝置之方法，更包括：於該導電載體之一第二表面上形成一金屬層，從而形成一第三結構，其中該導電載體之該第二表面為該導電載體之該第一表面之相反面。
  9. 如申請專利範圍第8項之製造發光二極體(LED)裝置之方法，更包括：將該第三結構分割為多個個別之發光裝置。
  10. 如申請專利範圍第9項之製造發光二極體(LED)裝置之方法，更包括： 透過一貼合層將該多個個別之發光裝置之至少一個安裝至一印刷電路板。
  11. 如申請專利範圍第9項之製造發光二極體(LED)裝置之方法，更包括：將該多個個別之發光裝置與一維持環安裝至一印刷電路板，其中於該印刷電路板上，該多個個別之發光裝置被該維持環圍繞。
  12. 如申請專利範圍第11項之製造發光二極體(LED)裝置之方法，更包括：於該印刷電路板上設置被該維持環圍繞之螢光體，以使該螢光體覆蓋該多個個別之發光裝置。
  13. 一種製造發光二極體(LED)裝置之方法，包括：直接於一矽基板上形成一硫化鋅(ZnS)層；直接於該ZnS層之上形成一氮化硼(BN)層；於該BN層上形成一樣板層；於該樣板層上形成一磊晶發光裝置結構，其中該磊晶發光裝置結構包括一n型半導體層、一p型半導體層及位於該n型半導體層與該p型半導體層之間之一主動層；於該磊晶發光裝置結構上形成一反射層；於該反射層上形成一阻障金屬層；於該阻障金屬層上形成一第一貼合金屬層，從而形成一第一結構；將一導電載體貼合至該第一結構之該第一貼合金屬層，從而形成一第二結構，其中於該導電載體之一第一表面形成一黏著與阻障金屬層，且該黏著與阻障金屬層夾在該導電載體與該第一貼合金屬層之 間；以及從該第一結構之該矽基板之一側移除多層，從而使該n型半導體層之一表面露出。
  14. 如申請專利範圍第13項之製造發光二極體(LED)裝置之方法，更包括：在從該第一結構移除多層之後，將該n型半導體層之該表面粗糙化。
  15. 如申請專利範圍第13項之製造發光二極體(LED)裝置之方法，其中該導電載體之貼合包含利用一共熔貼合金屬層將一載體晶圓結構晶圓貼合至該第一結構，並且其中該導電載體為該載體晶圓結構的一部分。
  16. 如申請專利範圍第13項之製造發光二極體(LED)裝置之方法，其中該n型半導體層之厚度至少為兩千奈米。
  17. 如申請專利範圍第13項之製造發光二極體(LED)裝置之方法，其中該ZnS層的厚度小於一百奈米。
  18. 如申請專利範圍第13項之製造發光二極體(LED)裝置之方法，更包括：於該BN層上形成一氮化鎵鋁(AlGaN)層，其中該ZnS層、該BN層及該AlGaN層形成一緩衝層。
  19. 如申請專利範圍第13項之製造發光二極體(LED)裝置之方法，其中於該導電載體之該第一表面上形成一第二貼合金屬層，該第二貼合金屬層夾在該黏著與阻障金屬層與該第一貼合金屬層之間。
  20. 如申請專利範圍第13項之製造發光二極體(LED)裝置之方法，更包括： 於該n型半導體層上形成一電極，該電極之俯視具有柵格形狀。
  21. 如申請專利範圍第13項之製造發光二極體(LED)裝置之方法，更包括：於該導電載體之一第二表面上形成一金屬層，從而形成一第三結構，其中該導電載體之該第二表面為該導電載體之該第一表面之相反面。
  22. 如申請專利範圍第21項之製造發光二極體(LED)裝置之方法，更包括：將該第三結構分割為多個個別之發光裝置。
  23. 如申請專利範圍第22項之製造發光二極體(LED)裝置之方法，更包括：透過一貼合層將該多個個別之發光裝置之至少一個安裝至一印刷電路板。
  24. 如申請專利範圍第22項之製造發光二極體(LED)裝置之方法，更包括：將該多個個別之發光裝置與一維持環安裝至一印刷電路板，其中於該印刷電路板上，該多個個別之發光裝置被該維持環圍繞。
  25. 如申請專利範圍第24項之製造發光二極體(LED)裝置之方法，更包括：於該印刷電路板上設置被該維持環圍繞之螢光體，以使該螢光體覆蓋該多個個別之發光裝置。
TW101120369A 2011-08-03 2012-06-07 使用硫化鋅緩衝層之矽基板上發光二極體 TWI533464B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/197,765 US20130032810A1 (en) 2011-08-03 2011-08-03 Led on silicon substrate using zinc-sulfide as buffer layer

Publications (2)

Publication Number Publication Date
TW201314944A TW201314944A (zh) 2013-04-01
TWI533464B true TWI533464B (zh) 2016-05-11

Family

ID=47626400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120369A TWI533464B (zh) 2011-08-03 2012-06-07 使用硫化鋅緩衝層之矽基板上發光二極體

Country Status (4)

Country Link
US (2) US20130032810A1 (zh)
JP (1) JP5752855B2 (zh)
TW (1) TWI533464B (zh)
WO (1) WO2013019310A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082892B2 (en) * 2007-06-11 2015-07-14 Manulius IP, Inc. GaN Based LED having reduced thickness and method for making the same
US9847372B2 (en) * 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
JP5437538B1 (ja) * 2012-02-28 2014-03-12 パナソニック株式会社 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源
US9879357B2 (en) 2013-03-11 2018-01-30 Tivra Corporation Methods and systems for thin film deposition processes
KR101740531B1 (ko) * 2012-07-02 2017-06-08 서울바이오시스 주식회사 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
US9461212B2 (en) 2012-07-02 2016-10-04 Seoul Viosys Co., Ltd. Light emitting diode module for surface mount technology and method of manufacturing the same
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
US20140097444A1 (en) * 2012-10-09 2014-04-10 Industrial Technology Research Institute Nitride semiconductor device
US20140097442A1 (en) * 2012-10-09 2014-04-10 Industrial Technology Research Institute Nitride semiconductor device
CN103236477B (zh) * 2013-04-19 2015-08-12 安徽三安光电有限公司 一种led外延结构及其制备方法
TWI591848B (zh) 2013-11-28 2017-07-11 晶元光電股份有限公司 發光元件及其製造方法
CN104701435A (zh) * 2013-12-06 2015-06-10 晶元光电股份有限公司 发光元件及其制造方法
TWI612686B (zh) * 2014-09-03 2018-01-21 晶元光電股份有限公司 發光元件及其製造方法
US10236413B2 (en) 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
US20160380045A1 (en) * 2015-06-25 2016-12-29 Tivra Corporation Crystalline semiconductor growth on amorphous and poly-crystalline substrates
EP3376548A4 (en) * 2015-11-10 2019-05-08 Everlight Electronics Co., Ltd LIGHT EMITTING DIODE DEVICE AND METHOD FOR MANUFACTURING SAME
US9722039B2 (en) * 2015-12-31 2017-08-01 International Business Machines Corporation Fabricating high-power devices
CN110556453B (zh) * 2018-05-30 2020-11-06 中国科学院苏州纳米技术与纳米仿生研究所 有序Si基Al1-xGaxN量子点的可控外延生长方法
JP7166818B2 (ja) * 2018-07-13 2022-11-08 スタンレー電気株式会社 光半導体素子
JP2021150359A (ja) * 2020-03-17 2021-09-27 株式会社東芝 光検出素子、光検出システム、ライダー装置、および移動体

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708574B2 (ja) 1989-10-20 1998-02-04 新日本製鐵株式会社 半導体用ボンディング細線の製造方法
US5048721A (en) 1989-11-17 1991-09-17 Union Carbide Industrial Gases Technology Corporation Method for enhancing the mixture of gases within a cylinder
JP2759836B2 (ja) 1990-01-30 1998-05-28 富士写真光機株式会社 カメラのセルフ撮影方法
JPH03250438A (ja) 1990-02-27 1991-11-08 Sanyo Electric Co Ltd 光記録媒体
JP3100644B2 (ja) 1991-02-22 2000-10-16 株式会社東芝 半導体発光素子及びその製造方法
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2917742B2 (ja) 1992-07-07 1999-07-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子とその製造方法
EP1313153A3 (en) 1992-07-23 2005-05-04 Toyoda Gosei Co., Ltd. Light-emitting device of gallium nitride compound semiconductor
JP2626431B2 (ja) 1992-10-29 1997-07-02 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP2681733B2 (ja) 1992-10-29 1997-11-26 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP2827794B2 (ja) 1993-02-05 1998-11-25 日亜化学工業株式会社 ｐ型窒化ガリウムの成長方法
JP2778405B2 (ja) 1993-03-12 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5432808A (en) 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JP2803741B2 (ja) 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
EP0622858B2 (en) 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP2956489B2 (ja) 1994-06-24 1999-10-04 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 ３族窒化物半導体発光素子
JP3646649B2 (ja) 1994-09-22 2005-05-11 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3548442B2 (ja) 1994-09-22 2004-07-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP2735057B2 (ja) 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
EP0730044B1 (en) 1995-03-01 2001-06-20 Sumitomo Electric Industries, Limited Boron-aluminum nitride coating and method of producing same
JP3332127B2 (ja) 1995-03-20 2002-10-07 株式会社東芝 半導体素子
JP2890396B2 (ja) 1995-03-27 1999-05-10 日亜化学工業株式会社 窒化物半導体発光素子
JP3250438B2 (ja) 1995-03-29 2002-01-28 日亜化学工業株式会社 窒化物半導体発光素子
JP3890930B2 (ja) 1995-03-29 2007-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP3511970B2 (ja) 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
JP3135041B2 (ja) 1995-09-29 2001-02-13 日亜化学工業株式会社 窒化物半導体発光素子
EP0772249B1 (en) 1995-11-06 2006-05-03 Nichia Corporation Nitride semiconductor device
JP3209096B2 (ja) 1996-05-21 2001-09-17 豊田合成株式会社 ３族窒化物化合物半導体発光素子
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3780887B2 (ja) 1996-09-08 2006-05-31 豊田合成株式会社 半導体発光素子及びその製造方法
JP3344257B2 (ja) 1997-01-17 2002-11-11 豊田合成株式会社 窒化ガリウム系化合物半導体及び素子の製造方法
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
JP3223832B2 (ja) 1997-02-24 2001-10-29 日亜化学工業株式会社 窒化物半導体素子及び半導体レーザダイオード
JP3506874B2 (ja) 1997-03-24 2004-03-15 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3795624B2 (ja) 1997-03-31 2006-07-12 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3654738B2 (ja) 1997-04-07 2005-06-02 豊田合成株式会社 ３族窒化物半導体発光素子
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JP3314666B2 (ja) 1997-06-09 2002-08-12 日亜化学工業株式会社 窒化物半導体素子
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
DE69839300T2 (de) 1997-12-15 2009-04-16 Philips Lumileds Lighting Company, LLC, San Jose Licht-emittierende Vorrichtung
JP4118371B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 電極に銀を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JP4118370B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
AU2746899A (en) 1998-03-12 1999-09-27 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP4629178B2 (ja) 1998-10-06 2011-02-09 日亜化学工業株式会社 窒化物半導体素子
JP3063756B1 (ja) * 1998-10-06 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP3063757B1 (ja) 1998-11-17 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP3427265B2 (ja) 1998-12-08 2003-07-14 日亜化学工業株式会社 窒化物半導体素子
JP3424629B2 (ja) 1998-12-08 2003-07-07 日亜化学工業株式会社 窒化物半導体素子
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP3551101B2 (ja) 1999-03-29 2004-08-04 日亜化学工業株式会社 窒化物半導体素子
JP3748011B2 (ja) 1999-06-11 2006-02-22 東芝セラミックス株式会社 ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法
JP4006537B2 (ja) * 1999-10-19 2007-11-14 日本電信電話株式会社 Ｐ型の窒化物半導体の作製方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
AU4139101A (en) 1999-12-03 2001-06-12 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3786114B2 (ja) 2000-11-21 2006-06-14 日亜化学工業株式会社 窒化物半導体素子
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6888156B2 (en) * 2001-06-29 2005-05-03 National Institute For Materials Science Thin film device
JP2004006562A (ja) * 2001-06-29 2004-01-08 National Institute For Materials Science 薄膜素子及びその製造方法
JP3821128B2 (ja) 2001-07-12 2006-09-13 日亜化学工業株式会社 半導体素子
US20030034487A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Transmission line interconnect
EP2105977B1 (en) 2002-01-28 2014-06-25 Nichia Corporation Nitride semiconductor element with supporting substrate and method for producing nitride semiconductor element
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
JP3867161B2 (ja) * 2002-09-20 2007-01-10 独立行政法人物質・材料研究機構 薄膜素子
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
TWI289937B (en) * 2003-03-04 2007-11-11 Topco Scient Co Ltd White light LED
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
JP2005159299A (ja) 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
US7115908B2 (en) 2004-01-30 2006-10-03 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced polarization fields
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
GB0407804D0 (en) * 2004-04-06 2004-05-12 Qinetiq Ltd Manufacture of cadmium mercury telluride
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
US8674375B2 (en) * 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2007273946A (ja) 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
JP2008103665A (ja) * 2006-09-22 2008-05-01 Matsushita Electric Ind Co Ltd 窒化物半導体デバイス及びその製造方法
US7557378B2 (en) 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7813400B2 (en) 2006-11-15 2010-10-12 Cree, Inc. Group-III nitride based laser diode and method for fabricating same
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
EP2017898A1 (en) * 2007-07-17 2009-01-21 Vishay Israel Ltd. Semiconductor light-emitting device and method for the manufacture thereof
JP5431667B2 (ja) * 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
US7791101B2 (en) 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
KR100994643B1 (ko) * 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
JP2010251390A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 発光ダイオード及びその製造方法
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
US9012939B2 (en) * 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers

Also Published As

Publication number Publication date
TW201314944A (zh) 2013-04-01
WO2013019310A3 (en) 2013-04-25
US20130032810A1 (en) 2013-02-07
JP2014524660A (ja) 2014-09-22
WO2013019310A2 (en) 2013-02-07
JP5752855B2 (ja) 2015-07-22
US20140134765A1 (en) 2014-05-15
US9159869B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
TWI533464B (zh) 使用硫化鋅緩衝層之矽基板上發光二極體
TWI499079B (zh) 具多層導電性介入層之ｎ型氮化鎵層
TWI464909B (zh) 發光二極體
TWI474508B (zh) 成長於矽基板上具低缺陷ｎ型層之發光二極體
JP5856293B2 (ja) 発光装置およびその製造方法
TWI499087B (zh) 發光組合及發光組合之製造方法
KR101543936B1 (ko) 초격자 전류 확산층을 갖는 횡 접촉형 청색 발광 다이오드
US20140217457A1 (en) Light-emitting element chip and manufacturing method therefor
US20090001402A1 (en) Semiconductor element and method of making the same
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees