TW201305698A - 導電性積層體、附有圖案配線之透明導電性積層體及光學裝置 - Google Patents

Abstract

本發明之目的在於，於透明導電層上形成有金屬層之導電性積層體中，抑制藉由蝕刻來去除金屬層時之透明導電層之電阻上升。導電性積層體係於透明基材1之至少一面依序形成有包含至少2層透明導電性薄膜之透明導電性薄膜積層體2及金屬層3。於透明導電性薄膜積層體2中最接近金屬層3之第一透明導電性薄膜21係金屬氧化物層或含有主金屬與1種以上之雜質金屬之複合金屬氧化物層，第一透明導電性薄膜以外之透明導電性薄膜22係含有主金屬與1種以上之雜質金屬之複合金屬氧化物層。第一透明導電性薄膜21中之雜質金屬之含有比於構成上述透明導電性薄膜積層體2之各透明導電性薄膜中之雜質金屬之含有比中並非最大，藉此解決上述課題。

Description

導電性積層體、附有圖案配線之透明導電性積層體及光學裝置

本發明係關於一種於透明基材上設置有透明導電性薄膜及金屬層之導電性積層體、及由該導電性積層體形成之附有圖案配線之透明導電性積層體。進而，本發明係關於一種使用該附有圖案配線之透明導電性積層體之顯示裝置、觸控面板等光學裝置。

液晶顯示器、電漿顯示器、有機EL(Electro Luminescence，電致發光)顯示器等平板顯示器、或觸控面板等顯示裝置係使用包含銦錫氧化物(ITO，Indium Tin Oxide)等透明導電性氧化物之透明電極。為了自外部賦予電壓、或檢測透明電極上之電位而於該透明電極上連接有圖案配線。作為圖案配線，廣泛使用藉由絲網印刷法(screen print method)等而形成銀膠者。一般而言，例如圖6示意性所示，於顯示裝置中，以捲繞在透明電極之周邊部之方式，圖案方式形成配線。而且，藉由使用經裝飾之基材等，而組裝顯示裝置，以無法自外部觀察到該配線。

伴隨著顯示裝置之高精細化或高功能化，存在捲繞配線之圖案複雜化之傾向。例如，於觸控面板中，可進行多點輸入(多點觸控，Multi-touch)之投影型靜電電容方式之觸控面板、或矩陣型之電阻膜式觸控面板近年來引人注目。該等方式之觸控面板係將透明導電性薄膜以特定形狀(例如短條狀)圖案化，形成透明電極，且於各透明電極與IC (Integrated Circuit，積體電路)等控制機構之間形成圖案配線。如此，配線之圖案複雜化，另一方面，亦要求使以無法觀察到捲繞配線之方式裝飾周邊部之區域變得更窄，提高顯示裝置中之顯示區域之面積比率(窄邊緣化)。然而，印刷上述銀膠之方法於縮小電極之線寬方面存在極限，故而難以使顯示裝置進一步窄邊緣化。

為使顯示裝置進一步窄邊緣化而必需使圖案配線細線化，且為抑制配線之電阻上升而必需使用導電性較高之配線材料。就上述觀點而言，如圖4所示，提出有以下方法，製作於基材1上形成有透明導電性薄膜25且於透明導電性薄膜25上形成有含銅之金屬層3的積層體11，藉由蝕刻依序選擇去除金屬層3、透明導電性薄膜25，從而進行圖案化(例如專利文獻1)。

另一方面，除如上所述之窄邊緣化之要求以外，就透明電極之感應靈敏度(Sensor sensitivity)或解析度提高之觀點而言，較為理想的是使用低電阻之透明導電性薄膜。尤其於投影型靜電電容方式之觸控面板中，藉由感測透明電極間之微小靜電電容變化而進行位置檢測，且為提高位置檢測精度或縮短響應時間而要求透明導電性薄膜之低電阻化。又，電阻特性係決定感應靈敏度等方面之規格，故而於量產時透明導電性薄膜保持穩定之電阻特性較為重要。

先前技術文獻 專利文獻

專利文獻1：日本專利特開昭63-113585號公報

根據上述專利文獻1之類的方法，由於可藉由蝕刻而形成圖案配線，故可實現圖案配線之細線化，從而可實現顯示裝置之窄邊緣化。然而，根據本發明者等人之研究，存在利用蝕刻去除金屬層後之透明導電性薄膜與形成金屬層前之透明導電性薄膜相比電阻上升之情形，尤其於低電阻之透明導電性薄膜中，金屬層經蝕刻去除後之電阻上升較為顯著。

鑒於上述情況，本發明之目的在於提供一種即便於利用蝕刻將金屬層去除而形成圖案配線後，亦可抑制透明導電性薄膜之電阻上升，且適合形成附有圖案配線之透明導電性積層體的導電性積層體。

本發明者等人經過銳意研究後發現藉由將透明導電性薄膜製成雜質金屬之含量不同之2層以上之透明導電性薄膜之積層體而抑制電阻之上升，從而達成本發明。

本發明係關於一種導電性積層體，該導電性積層體係於透明基材之至少一面依序形成有包含至少2層透明導電性薄膜之透明導電性薄膜積層體及金屬層。於上述透明導電性薄膜積層體中最接近金屬層之第一透明導電性薄膜係金屬氧化物層或含有主金屬與1種以上之雜質金屬之複合金屬氧化物層。透明導電性薄膜積層體中之第一透明導電性薄膜以外之透明導電性薄膜係含有主金屬與1種以上之雜 質金屬之複合金屬氧化物層。於本發明之導電性積層體中，上述第一透明導電性薄膜中之雜質金屬之含有比係於構成上述透明導電性薄膜積層體之各透明導電性薄膜中之雜質金屬之含有比中並非為最大。

於本發明中，較佳為，第一透明導電性薄膜中之雜質金屬之含有比於構成透明導電性薄膜積層體之各透明導電性薄膜中之雜質金屬之含有比中為最小。又，較佳為，透明導電性薄膜積層體中雜質金屬之含有比為最大之透明導電性薄膜中之雜質金屬之含有比、與上述第一透明導電性薄膜中之雜質金屬之含有比之差為0.005~0.23。

於本發明中，較佳為，第一透明導電性薄膜中之雜質金屬之含有比為0.08以下。又，較佳為，透明導電性薄膜積層體中雜質金屬之含有比為最高之透明導電性薄膜中之雜質金屬之含有比為0.04~0.31。

較佳為，第一透明導電性薄膜之厚度相對透明導電性薄膜積層體之整體厚度為6%以上。又，較佳為，第一透明導電性薄膜之厚度相對透明導電性薄膜積層體之厚度未達50%。

於本發明之一實施形態中，構成上述透明導電性薄膜積層體之所有透明導電性薄膜係主金屬為In。於此情形時，較佳為含有Sn作為雜質金屬。於該實施形態中，較佳為，第一透明導電性薄膜中之Sn相對In之含有比為0.08以下。又，較佳為，第一透明導電性薄膜以外之構成上述透明導電性薄膜積層體之透明導電性薄膜整體中Sn相對In之含有 比為0.08~0.13。

於本發明之一實施形態中，透明導電性薄膜積層體係包含第一透明導電性薄膜及相較第一透明導電性薄膜形成於基材側之1層透明導電性薄膜之2層。於本發明之一實施形態中，第一透明導電性薄膜與金屬層鄰接。於本發明之一實施形態中，構成上述透明導電性薄膜積層體之所有透明導電性薄膜為結晶質薄膜。於本發明之一實施形態中，透明基材為可撓性膜。

進而，本發明係關於一種可使用上述導電性積層體進行製造之附有圖案配線之透明導電性積層體。該透明導電性積層體係於透明基材上具有包含經圖案化之複數個透明電極之透明電極部及圖案配線部，且圖案配線部與各透明電極部連接。此種附有圖案配線之透明導電性積層體係以如下方式獲得，即，藉由蝕刻而去除上述導電性積層體之金屬層之面內之一部分，形成圖案配線部，且於去除金屬層後之透明導電性薄膜積層體之露出部，藉由蝕刻而去除透明導電性薄膜積層體之面內之一部分，形成經圖案化之透明電極。

本發明之導電性積層體係包括包含至少2層透明導電性薄膜之透明導電性薄膜積層體作為透明導電層，且最接近金屬層之第一透明導電性薄膜之雜質金屬含有比相對較小。因此，即便於藉由蝕刻而去除形成於透明導電性薄膜積層體上之金屬層之面內之一部分進行圖案化之情形時， 透明導電性薄膜積層體之電阻之上升亦得到抑制。藉由蝕刻而將本發明之導電積層體圖案化所得之附有圖案配線之透明導電性積層體係透明導電性薄膜為低電阻，且可保持穩定之電阻特性。

以下，一面參照圖式一面對本發明之實施形態進行說明。圖1係表示本發明之導電性積層體之一實施形態之示意性剖面圖，圖5係本發明之附有圖案配線之透明導電性積層體之示意性平面圖，圖6係示意性表示圖5之VI-VI線處之剖面的剖面圖。本發明之導電性積層體10係於透明基材1之至少一面依序形成有透明導電性薄膜積層體2及金屬層3。透明導電性薄膜積層體2包含至少2層透明導電性薄膜21、22。

<導電性積層體> (透明基材)

作為透明基材1，只要於可見光區域中透明，則並無特別限制，可使用玻璃、或具有透明性之各種塑膠膜。於將下述附有圖案配線之透明導電性積層體用於觸控面板之透明電極或可撓性顯示器(flexible display)等之情形時，較佳為使用塑膠膜等可撓性膜作為透明基材。作為塑膠膜之材料，可列舉聚酯系樹脂、乙酸酯系樹脂、聚醚碸系樹脂、聚碳酸酯系樹脂、聚醯胺系樹脂、聚醯亞胺系樹脂、聚烯烴系樹脂、(甲基)丙烯酸系樹脂、聚氯乙烯系樹脂、聚偏二氯乙烯系樹脂、聚苯乙烯系樹脂、聚乙烯醇系樹 脂、聚芳酯系樹脂、聚苯硫醚系樹脂等。於該等中，尤佳為可列舉聚酯系樹脂、聚碳酸酯系樹脂、聚烯烴系樹脂等。

於使用塑膠膜作為透明基材之情形時，其厚度較佳為2~200 μm之範圍內，更佳為2~100 μm之範圍內。若膜之厚度未達2 μm，則存在如下情形：透明基材之機械強度不足，導致膜成為輥狀，連續地形成透明導電性薄膜積層體2或金屬層3之操作變得困難。另一方面，若膜之厚度超過200 μm，則不僅裝置之厚度變大，而且存在透明導電性薄膜之耐磨性劣化之傾向。

亦可對透明基材之表面預先實施濺鍍、電暈放電(corona discharge)、火焰、紫外線照射、電子束照射、化學轉化、氧化等蝕刻處理或底塗處理，提高與形成於膜基材上之透明導電性薄膜之密接性。又，亦可於形成透明導電性薄膜之前，視需要藉由溶劑清洗或超音波清洗等而對基材表面進行除塵、淨化。

又，亦可於透明基材1之透明導電性薄膜積層體2形成面上形成有介電質層或硬塗層。形成於透明基材之透明導電性薄膜積層體形成面側之表面的介電質層不具有作為導電層之功能，且表面電阻為例如1×10⁶ Ω/□以上，較佳為1×10⁷ Ω/□以上，更佳為1×10⁸ Ω/□以上。再者，介電質層之表面電阻並無特別之上限。一般而言，介電質層之表面電阻之上限為作為測定極限之1×10¹³ Ω/□左右，但亦可超過1×10¹³ Ω/□。

作為介電質層之材料，可列舉NaF(1.3)、Na₃AlF₆(1.35)、LiF(1.36)、MgF₂(1.38)、CaF₂(1.4)、BaF₂(1.3)、SiO₂(1.46)、LaF₃(1.55)、CeF(1.63)、Al₂O₃(1.63)等無機物[()內之數值表示折射率]、或折射率為1.4~1.6左右之丙烯酸樹脂、胺基甲酸酯樹脂、三聚氰胺樹脂、醇酸樹脂、矽氧烷系聚合物、有機矽烷縮合物等有機物，或者上述無機物與上述有機物之混合物。

如此，藉由於透明基材之透明導電性薄膜形成面側形成介電質層，而即便於將透明導電性薄膜積層體2於複數個區域內圖案化之情形時，亦可減小透明導電性薄膜形成區域與透明導電性薄膜非形成區域之間之視認性之差。又，於使用膜基材作為透明基材之情形時，介電質層亦可作為抑制來自塑膠膜之低聚物等低分子量成分之析出的密封層發揮作用。

亦可視需要，於透明基材1之與透明導電性薄膜積層體2形成面為相反側之面設置硬塗層等。又，亦可為使用黏著劑等適當之接著方法貼合其他基材而成者、或使隔片(separator)等保護層暫時黏著於用以與其他基材貼合之黏著劑層等而成者。再者，於圖1~3中對僅於透明基材1之一面形成有透明導電性薄膜積層體2及金屬層3之形態進行了圖示，但亦可於透明基材之兩面形成透明導電性薄膜積層體及金屬層。

(透明導電性薄膜積層體)

於透明基材1上形成透明導電性薄膜積層體2。透明導電 性薄膜積層體係積層至少2層透明導電性薄膜21、22而成者。透明導電性薄膜積層體2亦可如圖2所示包含3層透明導電性薄膜21、22、23，或亦可包含4層以上之透明導電性薄膜。

該等透明導電性薄膜均為以金屬之導電性氧化物為主成分之薄膜、或以含有主金屬與1種以上之雜質金屬之複合金屬氧化物為主成分之薄膜。該等導電性薄膜只要透明且具有導電性，則其構成材料並無特別限定，可較佳地使用以選自由Sc、Y、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Tc、Re、Fe、Ru、Os、Co、Rh、Ir、Ni、Pd、Pt、Cu、Ag、Au、Zn、Cd、Al、Ga、Ti、Ge、In、Sn、Pb、As、Sb、Bi、Se、Te、I所組成之群中之1種金屬為主成分之金屬氧化物。就透明導電性薄膜之透明性或導電性之觀點而言，主金屬元素較佳為In、Zn、Sn中之任一者，最佳為In。於透明導電性薄膜為含有主金屬與雜質金屬之複合金屬氧化物之情形時，亦可較佳地使用選自上述群中之1種以上之金屬作為雜質金屬。

就使透明導電性薄膜之載子密度上升而使透明導電性薄膜低電阻化之觀點而言，複合金屬氧化物中之雜質金屬係較佳地使用價電子數多於主金屬者。作為此種複合金屬氧化物，可列舉摻錫氧化銦(ITO)、摻銻氧化錫(ATO，Antimony-doped Tin Oxide)、摻鋁氧化鋅(AZO，Aluminum-doped Zinc Oxide)、摻鎵氧化鋅(GZO，Gallium-doped Zinc Oxide)、摻銦氧化鋅(IZO，Indium Zinc Oxide)等。其 中，就形成低電阻且高透明之透明導電性薄膜之觀點而言，最佳地使用ITO。

於本發明中，特徵在於最接近形成於透明導電性薄膜積層體2上之金屬層3的第一透明導電性薄膜21中之雜質金屬之含有比於構成透明導電性薄膜積層體之各透明導電性薄膜22、23中之雜質金屬之含有比中並非最大。例如，如圖1所示，於透明導電性薄膜積層體2包含2層透明導電性薄膜21、22之情形時，靠近金屬層3之側之第一透明導電性薄膜21中之雜質金屬之含有比小於透明基材1側之透明導電性薄膜22中之雜質金屬之含有比。

如此，藉由使最接近金屬層3之第一透明導電性薄膜21之雜質金屬含有比較小，而於透明導電性薄膜積層體2上形成金屬層3，且抑制藉由蝕刻而將其面內之一部分去除進行圖案化時之透明導電性薄膜積層體之電阻之變化。

根據本發明者等人之研究，獲悉於透明導電性薄膜之雜質金屬之含有比較多之情形時，於藉由蝕刻而去除形成於透明導電性薄膜上之金屬層時，載子密度下降，且電阻容易增大。即，如圖4所示，於在1層透明導電性薄膜25上積層有金屬層3之形態中，若為使透明導電性薄膜25為低電阻膜，而使用雜質金屬含有比較大之複合金屬氧化物，則存在藉由蝕刻而去除金屬層3後之導電性膜25之電阻增大之傾向。

相對於此，於本發明中，藉由在基材1側包含雜質金屬之含有比相對較大之複合氧化物薄膜22，在金屬層3側使 用雜質金屬之含有比相對較小之複合氧化物薄膜21，而使作為透明導電性薄膜積層體整體之比電阻較低，且抑制藉由蝕刻而去除金屬層3時之電阻之增大。再者，所謂雜質金屬之含有率係以透明導電性薄膜中之雜質金屬元素之原子數N_D相對於主金屬元素之原子數N_P之比N_D/N_P表示。

藉由使第一透明導電性薄膜21之雜質金屬含有比變小而抑制蝕刻去除金屬層時之電阻增大之原因並未明確。作為推斷原因之一，認為於雜質金屬含有比較大之情形時，存在因去除金屬層時所使用之蝕刻劑中之化學種與雜質金屬之錯合等而導致透明導電性薄膜之載子密度下降之傾向，藉由使雜質金屬之含有比減小，而抑制由此種蝕刻劑之影響所導致之電阻增大。

如圖1所示，於透明導電性薄膜積層體2包含2層透明導電性薄膜21、22之情形時，透明基材1側之透明導電性薄膜22中之雜質金屬之含有比與靠近金屬層3之側之第一透明導電性薄膜21中之雜質金屬之含有比之差較佳為0.005~0.23，更佳為0.01~0.23，進而較佳為0.02~0.23。再者，若以使用銦錫複合氧化物(ITO)作為構成透明導電性薄膜之複合金屬氧化物薄膜之情形、即主金屬為銦且雜質金屬為錫之情形時的透明基材側之透明導電性薄膜與金屬層側之第一透明導電性薄膜21之Sn原子含量(SnO₂相對於In₂O₃與SnO₂之重量之合計的重量)之差表示上述雜質金屬之含有比之範圍，則大致為0.5%~20%、1%~20%、2%~20%。

又，如圖2所示，於透明導電性薄膜積層體2包含3層以上之透明導電性薄膜之情形時，透明導電性薄膜積層體2中雜質金屬之含有比最高之透明導電性薄膜中之雜質金屬之含有比與靠近金屬層3之側之第一透明導電性薄膜21中之雜質金屬之含有比之差較佳為0.005~0.23，更佳為0.01~0.23，進而較佳為0.02~0.23。就使透明導電性薄膜積層體為低電阻膜，且抑制對金屬層進行蝕刻時之電阻之增大之觀點而言，較佳為將透明導電性薄膜積層體2中之靠近金屬層3之側之第一透明導電性薄膜21以外之透明導電性薄膜22、23視為1層膜之情形時的雜質金屬之含有比與第一透明導電性薄膜21中之雜質金屬之含有比之差為上述範圍。

若第一透明導電性薄膜中之雜質金屬之含有比與其他透明導電性薄膜中之雜質金屬之含有比之差過小，則由於透明導電性薄膜積層體2內之各薄膜之物理性差異較小，故而與如圖4所示般僅包含1層透明導電性薄膜之情形時之物性類似。另一方面，若雜質金屬之含量之差過大，則存在如下情形：因雜質金屬含量較大之透明導電性薄膜之結晶化受阻等原因，而導致生產率劣化，或難以將透明導電性薄膜積層體設為低電阻。

最接近金屬層3之第一透明導電性薄膜21中之雜質金屬之含有比較佳為0.08以下，且較佳為未達0.08，更佳為0.05以下。若第一透明導電性薄膜之雜質金屬含有比變大，則有於對金屬層3進行蝕刻時，導電性薄膜積層體之 表面電阻增大之傾向。再者，若以使用銦錫複合氧化物(ITO)作為構成透明導電性薄膜之複合金屬氧化物薄膜之情形時的透明基材側之透明導電性薄膜與金屬層側之第一透明導電性薄膜21之Sn原子含量(SnO₂相對於In₂O₃與SnO₂之重量之合計的重量)表示上述雜質金屬之含有比之範圍，則大致為8%、5%。第一透明導電性薄膜21中之雜質金屬之含有比之最小值為0。即，第一透明導電性薄膜21例如亦可為如氧化銦之單一金屬之氧化物膜。

透明導電性薄膜積層體2中雜質金屬之含有比最高之透明導電性薄膜中之雜質金屬之含有比較佳為0.04~0.31，更佳為0.04~0.24。於如圖1所示般透明導電性薄膜積層體2包含2層透明導電性薄膜之情形時，較佳為透明基材1側之透明導電性薄膜22中之雜質金屬之含有比為上述範圍。於如圖2所示般透明導電性薄膜積層體2包含3層以上之透明導電性薄膜之情形時，只要透明導電性薄膜積層體2中雜質金屬之含有比最高之透明導電性薄膜中之雜質金屬之含有比為上述範圍即可。就使透明導電性薄膜積層體2之比電阻減小之觀點而言，尤佳為將透明導電性薄膜積層體2中之靠近金屬層3之側之第一透明導電性薄膜21以外之透明導電性薄膜視為1層膜之情形時的雜質金屬之含有比為上述範圍。再者，若以使用銦錫複合氧化物(ITO)作為構成透明導電性薄膜之複合金屬氧化物薄膜之情形時的透明基材側之透明導電性薄膜與金屬層側之第一透明導電性薄膜21之Sn原子含量(SnO₂相對於In₂O₃與SnO₂之重量之合計的 重量)表示上述雜質金屬之含有比之範圍，則大致為4%~25%、4%~21%。

第一透明導電性薄膜21之厚度較佳為1 nm以上。又，第一透明導電性薄膜21之厚度較佳為1 nm~17 nm，更佳為1 nm~12 nm，進而較佳為1 nm~6 nm。透明導電性薄膜積層體2中之第一透明導電性薄膜21以外之透明導電性薄膜之厚度之合計較佳為9 nm~34 nm，更佳為9~29 nm，進而較佳為9~24 nm。各層之厚度可採用上述範圍，但就使透明導電性薄膜積層體之比電阻減小之觀點而言，較佳為以使第一透明導電性薄膜21之厚度小於第一透明導電性薄膜21以外之透明導電性薄膜之厚度之合計之方式形成各透明導電性薄膜。第一透明導電性薄膜21之厚度與第一透明導電性薄膜21以外之透明導電性薄膜之厚度之合計之差較佳為1 nm以上，進而，更佳為1 nm~33 nm，進而較佳為1 nm~20 nm。

就將積層體設為高穿透率之觀點而言，透明導電性薄膜積層體整體之厚度較佳為35 nm以下，更佳為30 nm以下。又，第一透明導電性薄膜21之厚度相對於透明導電性薄膜積層體2整體之厚度之比率較佳為6%以上，更佳為6%~45%，進而較佳為6%~35%。藉由將厚度比率設為上述範圍，而使透明導電性薄膜積層體維持低電阻特性，且提高結晶化速度，因此能以高生產效率獲得電阻穩定性優異之透明導電膜。

構成透明導電性薄膜積層體之各透明導電性薄膜之形成 方法並無特別限定，可採用先前公知之方法。具體而言，例如可例示真空蒸鍍法、濺鍍法、離子電鍍法(Ion plating method)。又，亦可根據所需之膜厚而採用適當之方法。

各透明導電性薄膜既可為結晶質，亦可為非結晶質。例如，於使用塑膠膜作為透明基材，且利用濺鍍法形成ITO膜作為透明導電性薄膜之情形時，由於因基材之耐熱性而導致存在制約，故而無法以較高之溫度進行濺鍍製膜。因此，剛製膜後之透明導電性薄膜成為非結晶質膜(亦存在一部分結晶化之情形)之情形較多。此種非結晶質之透明導電性薄膜存在穿透率低於結晶質者，而產生加濕熱試驗後之電阻變化較大等問題之情形。就上述觀點而言，亦可於暫時形成非結晶質之透明導電性薄膜後，於存在大氣中之氧之條件下進行加熱，藉此使其轉換為結晶膜。藉由使透明導電性薄膜結晶化，而使透明性提高，且實現低電阻化，並且進而帶來加濕熱試驗後之電阻變化較小、且加濕熱可靠性提高等優勢。

各透明導電性薄膜之結晶化既可於在透明基材1上形成非結晶質之膜後、且使金屬層3成膜之前進行，亦可於使金屬層成膜後進行結晶化。又，於藉由蝕刻等使透明導電性薄膜積層體圖案化之情形時，透明導電性薄膜之結晶化既可於蝕刻加工前進行，亦可於蝕刻加工後進行。

(金屬層)

於透明導電性薄膜積層體2上形成金屬層3。再者，就提高透明導電性薄膜積層體與金屬層之密接性、或防止構成 金屬層之金屬元素向透明導電層擴散等觀點而言，亦可於第一透明導電性薄膜21與金屬層3之間設置例如厚度為5 nm以下之薄膜。另一方面，就抑制藉由蝕刻去除金屬層3時之透明導電性薄膜積層體之表面電阻之增加之觀點而言，較佳為於第一透明導電性薄膜21上直接形成金屬層3。

金屬層之構成材料只要為具有導電性者，則無特別限定，例如，可較佳地使用Ti、Si、Nb、In、Zn、Sn、Au、Ag、Cu、Al、Co、Cr、Ni、Pb、Pd、Pt、W、Zr、Ta、Hf等金屬。又，亦可較佳地使用含有該等金屬中之2種以上者、或以該等金屬為主成分之合金等。於在形成導電性積層體後藉由蝕刻等去除金屬層3之面內之一部分而形成如圖5所示之圖案配線之情形時，作為金屬層3之材料，較佳地使用Au、Ag、Cu等導電性較高之金屬。其中，由於Cu為導電性較高、且廉價之材料，故而適合作為構成配線之材料。因此，尤佳為金屬層3實質上含有銅。

金屬層3之厚度並無特別限制。例如，於在形成導電性膜後藉由蝕刻等去除金屬層3之面內之一部分而形成圖案配線之情形時，適當地設定金屬層3之厚度，以使形成後之圖案配線具有所需之電阻值。若金屬層之厚度過小，則存在因圖案配線之電阻變得過高，故而裝置之消耗電力變大之情形。因此，金屬層之厚度較佳為20 nm以上。相反地，若金屬層之厚度過大，則由於金屬層之成膜耗費時間，故而存在生產率劣化，此外成膜時之累積熱量變大之 情況，或由於必需使成膜時之功率密度(power density)升高，故而存在膜易於產生熱皺縮之傾向。就該等觀點而言，金屬層之厚度較佳為20 nm~500 nm。

就膜厚之均勻性或成膜效率之觀點而言，金屬層較佳為利用化學氣相沈積法(CVD，Chemical Vapor Deposition)或物理氣相沈積法(PVD，Physical Vapor Deposition)等真空成膜法、或者電鍍法(電解電鍍、無電解電鍍)等而成膜。又，亦可組合該等製膜方法中之複數種。其中，較佳為真空蒸鍍法、濺鍍法、離子電鍍法、電子束蒸鍍法等物理氣相沈積法，尤佳為濺鍍法。

如圖3所示，亦可於金屬層3上進而設置用以抗氧化之第2金屬層4。例如，藉由在金屬層3上包含具有與金屬層3不同之組成之第2金屬層4，而可抑制由透明導電性薄膜之結晶化時之加熱、或觸控面板等之裝置組裝時之加熱導致使金屬層3氧化，從而使配線之電阻上升之現象。作為此種第2金屬層，較佳為於存在氧之條件下受到加熱之情形時亦不易氧化、且可藉由與金屬層3相同之蝕刻劑同時地進行蝕刻者。若能以1次蝕刻使複數個金屬層3、4圖案化，則可容易地形成圖案配線。

於金屬層3實質上含有銅之情形時，以抗氧化為目的而設置於金屬層上之第2金屬層4較佳為包含銅-鎳合金，且相對於銅與鎳之合計100重量份含有15~55重量份之鎳。第2金屬層之厚度較佳為5 nm~100 nm，更佳為5 nm~80 nm，進而較佳為5 nm~70 nm。若第2金屬層之厚度過小，則作 為抗氧化層之作用得不到發揮，有於存在氧之條件下進行加熱時，實質上含有銅之金屬層變得易於被氧化之傾向。另一方面，若第2金屬層之厚度過大，則存在因製膜耗費時間而使生產率劣化，此外於藉由蝕刻等去除金屬層之面內之一部分而形成圖案配線時亦耗費長時間之情形。

<透明導電性積層體>

此種本發明之導電性積層體10適合形成附有圖案配線之透明導電性積層體。圖5係示意性表示附有圖案配線之透明導電性積層體之一實施形態之平面圖，圖6係示意性表示圖5之VI-VI線處之剖面的剖面圖。附有圖案配線之透明導電性積層體100包括包含經圖案化之複數個透明電極121~126之透明電極部、及圖案配線部131a~136a、131b~136b。圖案配線與各透明電極連接。例如圖5之透明電極部121係與圖案配線131a及131b連接。如圖6示意性表示般，透明電極121為於透明基材1上包含透明導電性薄膜積層體2之區域，圖案配線131a及131b為於透明基材1上依序包含透明導電性薄膜積層體2及金屬層3之區域。再者，於圖5中，將各透明電極以短條狀圖案化，且其兩端部與圖案配線連接，但透明電極之形狀並不限定於短條狀，又，透明電極亦可於1個部位或3個部位以上與圖案配線連接。各圖案配線視需要與IC等控制機構150連接。

此種附有圖案配線之透明導電性積層體可藉由利用蝕刻等去除上述導電性積層體之透明導電性薄膜積層體2及金屬層3進行圖案化而形成。具體而言，首先，去除金屬層3 之面內之一部分，而形成圖案配線。此時，於圖案配線部131a~136a及131b~136b以殘留金屬層3之方式進行加工。又，如圖7示意性表示般，較佳為於透明電極與圖案配線之連接部231a~236a及231b~236b亦以殘留金屬層3之方式進行加工。再者，該圖案配線與透明電極之連接部構成圖案配線部之一部分。

較佳為藉由蝕刻進行金屬層3之去除。於進行蝕刻時，較佳地使用如下方法，即，藉由用以形成圖案之遮罩覆蓋與圖案配線部及連接部相對應之區域之表面，並藉由蝕刻劑對金屬層3進行蝕刻。再者，於以抗氧化等為目的而於金屬層上形成有第2金屬層4之情形時，較佳為藉由1次蝕刻加工同時去除金屬層3及第2金屬層4。作為蝕刻劑，可列舉氯化第二銅溶液、氯化第二鐵溶液、銅胺錯合溶液等。其中，較佳地使用對透明導電性薄膜不表現蝕刻能力之蝕刻劑、或對透明導電性薄膜之蝕刻速度小於對金屬層之蝕刻速度之蝕刻劑。

於去除金屬層3後，在透明導電性薄膜積層體2之露出部，藉由去除透明導電性薄膜積層體2之面內之一部分，而形成如圖5所示之經圖案化之透明電極121~126。較佳為亦藉由蝕刻進行透明導電性薄膜積層體2之去除。於進行蝕刻時，較佳地使用如下方法，即，藉由用以形成圖案之遮罩覆蓋與透明電極部121~126相對應之區域之表面，並藉由蝕刻劑對透明導電性薄膜積層體進行蝕刻。又，於使用對金屬層3亦具有蝕刻能力之蝕刻劑之情形時，較佳為 上述圖案配線部及連接部之表面亦由遮罩覆蓋。

透明導電性薄膜之蝕刻所使用之蝕刻劑可根據形成透明導電性薄膜之材料而適當地選擇。於使用ITO等導電性氧化物作為透明導電性薄膜之情形時，較佳地使用酸作為蝕刻劑。作為酸，例如，可列舉氯化氫、溴化氫、硫酸、硝酸、磷酸等無機酸、乙酸等有機酸、及該等之混合物、以及該等之水溶液。

再者，於透明導電性薄膜為非結晶質之情形時，亦可藉由於存在大氣中等之氧之條件下進行加熱而結晶化。結晶化條件可適當地設定，於透明導電性薄膜包含ITO之情形時，例如，只要於100℃~180℃之溫度範圍內加熱15分鐘~180分鐘左右即可。所謂透明導電性薄膜為結晶質，係指於利用穿透式電子顯微鏡(TEM，Transmission Electron Microscope)進行觀察時已結晶化之晶粒(grain)存在於整個面之狀態。又，於透明導電性薄膜包含ITO之情形時，於將積層體於濃度5 wt%之鹽酸中浸漬15分鐘後，進行水洗、乾燥，並利用測定器測定15 mm間之端子間電阻，藉此亦可判斷是否為結晶質。由於非結晶質ITO膜會經鹽酸蝕刻而消失，故而藉由浸漬於鹽酸中而使電阻增大。於本說明書中，於浸漬於鹽酸中、水洗、乾燥後，15 mm間之端子間電阻超過10 kΩ之情形時，設為ITO膜為非結晶質。

透明導電性薄膜之結晶化可於藉由去除金屬層而形成圖案配線前、圖案配線形成後藉由去除透明導電性薄膜積層體而形成透明電極前、透明電極形成後中之任一階段進 行。

由於本發明之導電性積層體係使用雜質金屬之含有比相對較大之複合金屬氧化物作為透明導電性薄膜積層體2之金屬層3側之透明導電性薄膜21，故而藉由蝕刻去除金屬層3後之透明導電性薄膜積層體之表面電阻之上升得到抑制。因此，能以高生產率獲得具有低電阻之透明電極的附有圖案配線之透明導電性積層體。

<光學裝置>

以上述方式獲得之附有圖案配線之透明導電性積層體係視需要於基板上設置IC等控制機構150，以供實用。本發明之透明導電性積層體由於具有經圖案化之透明電極，且各透明電極與圖案配線連接，故而可較佳地用於各種光學裝置。作為此種裝置，可列舉觸控面板、或液晶顯示器、電漿顯示器、有機EL顯示器等平板顯示器、照明裝置等。作為觸控面板，例如，可列舉靜電電容方式、電阻膜式等之觸控面板。

於形成此種光學裝置時，亦可直接使用附有圖案配線之透明導電性積層體，且可使用於透明電極上設置有其他附加層者。例如於有機EL中，能於可作為陽極而發揮作用之透明電極上設置發光層、及可作為陰極而發揮作用之金屬電極層等。

實施例

以下，利用實施例對本發明之導電性積層體詳細地進行說明，但本發明係只要不超出其主旨，則並不限定於實施 例。

[實施例1] (透明導電性膜之製作)

於厚度為75 μm之包含聚碳酸酯系膜之膜基材之一面上，使用光硬化型樹脂(JSR製造商品名「Opstar KZ6661」)，形成厚度為100 nm之介電質層。於導入有Ar及O₂之減壓環境下，使用以90：10之重量比包含氧化銦與氧化錫之燒結體之靶材料，利用DC(Direct Current，直流)磁控濺鍍法，而於介電質層上以20 nm之厚度形成包含Sn與In之原子數比Sn/In為0.10之銦錫複合氧化物的第二透明導電性薄膜。於該薄膜上，使用以97：3之重量比包含氧化銦與氧化錫之燒結體之靶材料，利用DC磁控濺鍍法，以6 nm之厚度形成包含Sn與In之原子數比Sn/In為0.03之銦錫複合氧化物的第一透明導電性薄膜。以上述方式獲得聚碳酸酯膜基材上具有包含Sn/In=0.10且厚度為20 nm之ITO膜及Sn/In=0.03且厚度為6 nm之ITO膜之透明導電性薄膜積層體的透明導電性膜。

(金屬層之形成)

於該透明導電性膜之第一透明導電性薄膜上，在導入有Ar之減壓環境下，使用無氧銅靶，利用DC磁控濺鍍法，以50 nm之厚度形成含銅之金屬層，從而獲得導電性積層體。

[實施例2]

於厚度為23 μm之包含聚對苯二甲酸乙二酯膜之膜基材 之一面上，使用三聚氰胺樹脂：醇酸樹脂：有機矽烷縮合物之重量比為2：2：1之熱硬化型樹脂(光之折射率n=1.54)，形成厚度為35 nm之介電質層。於該介電質層上，以與實施例1相同之方式，依序形成Sn/In=0.10且厚度為20 nm之ITO膜(第二透明導電性薄膜)及Sn/In=0.03且厚度為6 nm之ITO膜(第一透明導電性薄膜)，從而獲得透明導電性膜。於該透明導電性膜之第一透明導電性薄膜上，以與實施例1相同之方式，以50 nm之厚度形成含銅之金屬層，從而獲得導電性積層體。

[實施例3]

於厚度為50 μm之包含聚對苯二甲酸乙二酯膜之膜基材之一面上，與實施例2同樣地形成介電質層。於該介電質層上，以與實施例1相同之方式，依序形成Sn/In=0.10且厚度為26 nm之ITO膜及Sn/In=0.03且厚度為2 nm之ITO膜，從而獲得透明導電性膜。於該透明導電性膜之第一透明導電性薄膜上，以與實施例1相同之方式以50 nm之厚度形成含有銅之金屬層，從而獲得導電性積層體。

[實施例4~10、比較例4]

除如表1所示般變更形成ITO膜時所使用之靶之氧化銦與氧化錫之比率、及製膜厚度以外，其他方面以與實施例3相同之方式獲得導電性積層體。

[比較例1]

於厚度為50 μm之包含聚對苯二甲酸乙二酯膜之膜基材之一面上，與實施例2同樣地形成介電質層。於導入有Ar 及O₂之減壓環境下，使用以90：10之重量比包含氧化銦與氧化錫之燒結體之靶材料，且藉由DC磁控濺鍍法，而於介電質層上以20 nm之厚度形成包含Sn與In之原子數比Sn/In為0.10之銦錫複合氧化物的透明導電性薄膜，從而獲得於基材上僅包含1層透明導電性薄膜之透明導電性膜。於該透明導電性膜之透明導電性薄膜上，以與實施例1相同之方式以50 nm之厚度形成含有銅之金屬層，從而獲得導電性積層體。

[比較例2]

與實施例3同樣地，於厚度為50 μm之聚對苯二甲酸乙二酯膜基材之一面上形成介電質層。於該介電質層上，以與比較例1相同之方式，以25 nm之膜厚形成Sn/In比為0.08之ITO膜，且於該ITO膜上以50 nm之厚度形成含有銅之金屬層，從而獲得導電性積層體。

[比較例3]

除在上述比較例2中，將形成ITO膜時所使用之靶之氧化銦與氧化錫之重量比變更為88：12(ITO膜之Sn/In比=0.13)以外，其他方面以與比較例2相同之方式獲得導電性積層體。

<評價>

於室溫下，將各實施例及比較例中所得之導電性積層體浸漬於對100重量份之氨水溶液(濃度為8重量%)混合有8重量份之氯化銨所得之溶液(蝕刻劑)中10分鐘，從而將銅層蝕刻去除。

將形成銅層之前之透明導電性膜及藉由蝕刻自導電性積層體去除銅層後之透明導電性膜各自於140℃之熱風烘箱中加熱90分鐘，進行ITO之結晶化。利用4端子法測定結晶化後之導電性薄膜(積層體)之表面電阻。

將各實施例及比較例之ITO膜之製膜時所使用之靶中之氧化錫相對於氧化銦與氧化錫之合計之量(重量%)、ITO膜中之Sn/In比、及藉由蝕刻去除銅層前後之表面電阻示於表1。表1中，ITO1表示第一透明導電性薄膜(金屬層側之ITO膜)，ITO2表示第二透明導電性薄膜(基材側之ITO膜)。

於在基材上僅包含1層透明導電性薄膜之比較例1~3中，於形成銅層後蝕刻去除銅層之情形時之表面電阻與銅層形成前相比增加了約8%~13%。又，於金屬層側之透明導電 性薄膜(ITO1)中之雜質金屬(Sn)之含有比大於基材側之透明導電性薄膜(ITO2)之比較例2中，亦可看出表面電阻增加。相對於此，於實施例1~10中，於蝕刻去除銅層之後電阻之變化亦較小。根據上述內容，可知藉由形成Sn含量較小之第一透明導電性薄膜，而抑制電阻之增加。

1‧‧‧透明基材

2‧‧‧透明導電性薄膜積層體

3‧‧‧金屬層

4‧‧‧金屬層

10‧‧‧導電性積層體

21‧‧‧透明導電性薄膜

22‧‧‧透明導電性薄膜

23‧‧‧透明導電性薄膜

25‧‧‧透明導電性薄膜

100‧‧‧透明導電性積層體

121~126‧‧‧透明電極

131a~136a‧‧‧圖案配線

131b~136b‧‧‧圖案配線

150‧‧‧控制機構

231a~236a‧‧‧連接部

231h~236b‧‧‧連接部

圖1係本發明一實施形態之導電性積層體之示意性剖面圖。

圖2係本發明一實施形態之導電性積層體之示意性剖面圖。

圖3係本發明一實施形態之導電性積層體之示意性剖面圖。

圖4係表示先前技術中之導電性積層體之一形態之示意性剖面圖。

圖5係本發明一實施形態之附有圖案配線之透明導電性積層體之示意性平面圖。

圖6係示意性表示圖5之VI-VI線處之剖面之圖。

圖7係用以說明附有圖案配線之透明導電性積層體之製造過程之示意性平面圖。

1‧‧‧透明基材

2‧‧‧透明導電性薄膜積層體

3‧‧‧金屬層

10‧‧‧導電性積層體

21‧‧‧透明導電性薄膜

22‧‧‧透明導電性薄膜

Claims (19)

1. 一種導電性積層體，其係於透明基材之至少一面依序形成有包含至少2層透明導電性薄膜之透明導電性薄膜積層體及金屬層者，且於上述透明導電性薄膜積層體中，最接近上述金屬層之第一透明導電性薄膜係金屬氧化物層或含有主金屬與1種以上之雜質金屬之複合金屬氧化物層，第一透明導電性薄膜以外之透明導電性薄膜係含有主金屬與1種以上之雜質金屬之複合金屬氧化物層，上述第一透明導電性薄膜中之雜質金屬之含有比於構成上述透明導電性薄膜積層體之各透明導電性薄膜中之雜質金屬之含有比中並非最大。
2. 如請求項1之導電性積層體，其中上述第一透明導電性薄膜中之雜質金屬之含有比於構成上述透明導電性薄膜積層體之各透明導電性薄膜中之雜質金屬之含有比中為最小。
3. 如請求項1之導電性積層體，其中上述透明導電性薄膜積層體中雜質金屬之含有比最大之透明導電性薄膜中之雜質金屬之含有比、與上述第一透明導電性薄膜中之雜質金屬之含有比之差為0.005~0.23。
4. 如請求項1之導電性積層體，其中上述第一透明導電性薄膜中之雜質金屬之含有比為0.08以下。
5. 如請求項1之導電性積層體，其中上述透明導電性薄膜積層體中雜質金屬之含有比最高之透明導電性薄膜中之 雜質金屬之含有比為0.04~0.31。
6. 如請求項1之導電性積層體，其中上述第一透明導電性薄膜之厚度係相對透明導電性薄膜積層體之整體厚度為6%以上。
7. 如請求項1之導電性積層體，其中構成上述透明導電性薄膜積層體之所有透明導電性薄膜係主金屬為In。
8. 如請求項7之導電性積層體，其中構成上述透明導電性薄膜積層體之所有透明導電性薄膜係含有Sn作為雜質金屬。
9. 如請求項8之導電性積層體，其中上述第一透明導電性薄膜中Sn相對In之含有比為0.08以下，第一透明導電性薄膜以外之構成上述透明導電性薄膜積層體之透明導電性薄膜整體中Sn相對In之含有比為0.08~0.13。
10. 如請求項1之導電性積層體，其中上述透明導電性薄膜積層體係包含上述第一透明導電性薄膜及相較上述第一透明導電性薄膜更形成於基材側之1層透明導電性薄膜之2層。
11. 如請求項1之導電性積層體，其中上述第一透明導電性薄膜與上述金屬層鄰接。
12. 如請求項1之導電性積層體，其中構成上述透明導電性薄膜積層體之所有透明導電性薄膜係結晶質薄膜。
13. 如請求項1之導電性積層體，其中上述透明基材係可撓性膜。
14. 一種附有圖案配線之透明導電性積層體，其係於透明基 材上具有包含經圖案化之複數個透明電極之透明電極部及圖案配線部，且圖案配線部連接於各透明電極部者，且上述圖案配線部係於透明基材上依序包括包含至少2層透明導電性薄膜之透明導電性薄膜積層體及金屬層，上述透明電極部係於透明基材上包含上述透明導電性薄膜積層體，於上述透明導電性薄膜積層體中，最接近上述金屬層之第一透明導電性薄膜中之雜質金屬之含有比於構成上述透明導電性薄膜積層體之各透明導電性薄膜中之雜質金屬之含有比中並非最大。
15. 一種附有圖案配線之透明導電性積層體，其可藉由以下方式獲得：藉由蝕刻而去除如請求項1之導電性積層體之金屬層之面內之一部分，形成圖案配線部；於上述金屬層經去除之透明導電性薄膜積層體之露出部，藉由蝕刻而將透明導電性薄膜積層體之面內之一部分去除，形成經圖案化之透明電極。
16. 一種附有圖案配線之透明導電性積層體之製造方法，其係製造附有圖案配線之透明導電性積層體之方法，該附有圖案配線之透明導電性積層體係於透明基材上具有包含經圖案化之複數個透明電極之透明電極部及圖案配線部，且圖案配線部連接於各透明電極，該附有圖案配線之透明導電性積層體之製造方法依序包括以下步驟：準備如請求項1之導電性積層體； 藉由蝕刻而將上述金屬層之面內之一部分去除，形成圖案配線部；及於上述金屬層經去除之透明導電性薄膜積層體之露出部，藉由蝕刻而將透明導電性薄膜積層體之面內之一部分去除，形成經圖案化之透明電極。
17. 如請求項16之附有圖案配線之透明導電性積層體之製造方法，其更包括將上述積層體加熱，使透明導電層結晶化之步驟。
18. 一種光學裝置，其係包括如請求項14或15之附有圖案配線之透明導電性積層體。
19. 一種觸控面板，其係包括如請求項14或15之附有圖案配線之透明導電性積層體。