KR20200078719A - 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스 - Google Patents

도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스 Download PDF

Info

Publication number
KR20200078719A
KR20200078719A KR1020207018480A KR20207018480A KR20200078719A KR 20200078719 A KR20200078719 A KR 20200078719A KR 1020207018480 A KR1020207018480 A KR 1020207018480A KR 20207018480 A KR20207018480 A KR 20207018480A KR 20200078719 A KR20200078719 A KR 20200078719A
Authority
KR
South Korea
Prior art keywords
transparent conductive
thin film
conductive thin
laminate
transparent
Prior art date
Application number
KR1020207018480A
Other languages
English (en)
Inventor
노조미 후지노
모토키 하이시
고이치로 다다
요시마사 사카타
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20200078719A publication Critical patent/KR20200078719A/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/16Layered products comprising a layer of synthetic resin specially treated, e.g. irradiated
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/30Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/32Layered products comprising a layer of synthetic resin comprising polyolefins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/34Layered products comprising a layer of synthetic resin comprising polyamides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/36Layered products comprising a layer of synthetic resin comprising polyesters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/36Layered products comprising a layer of synthetic resin comprising polyesters
    • B32B27/365Layered products comprising a layer of synthetic resin comprising polyesters comprising polycarbonates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/40Layered products comprising a layer of synthetic resin comprising polyurethanes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/42Layered products comprising a layer of synthetic resin comprising condensation resins of aldehydes, e.g. with phenols, ureas or melamines
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3492Variation of parameters during sputtering
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00Coating on the layer surface
    • B32B2255/20Inorganic coating
    • B32B2255/205Metallic coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202Conductive
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/40Properties of the layers or laminate having particular optical properties
    • B32B2307/412Transparent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/50Properties of the layers or laminate having particular mechanical properties
    • B32B2307/584Scratch resistance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2551/00Optical elements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]

Abstract

본 발명은, 투명 도전층 상에 금속층이 형성된 도전성 적층체에 있어서, 금속층을 에칭에 의해 제거했을 때의 투명 도전층의 저항의 상승을 억제하는 것을 목적으로 한다. 도전성 적층체는, 투명 기재 (1) 의 적어도 일방의 면에, 적어도 2 층의 투명 도전성 박막으로 이루어지는 투명 도전성 박막 적층체 (2) 및 금속층 (3) 이 이 순서로 형성되어 있다. 투명 도전성 박막 적층체 (2) 에 있어서, 금속층 (3) 에 가장 근접한 제 1 투명 도전성 박막 (21) 은, 금속 산화물층 또는 주금속과 1 종 이상의 불순물 금속을 함유하는 복합 금속 산화물층이고, 제 1 투명 도전성 박막 이외의 투명 도전성 박막 (22) 은, 주금속과 1 종 이상의 불순물 금속을 함유하는 복합 금속 산화물층이다. 제 1 투명 도전성 박막 (21) 에 있어서의 불순물 금속의 함유비가, 상기 투명 도전성 박막 적층체 (2) 를 구성하는 각 투명 도전성 박막에 있어서의 불순물 금속의 함유비 중에서 최대가 아님으로써, 상기 과제가 해결된다.

Description

도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스{CONDUCTIVE LAMINATE, TRANSPARENT CONDUCTIVE LAMINATE WITH PATTERNED WIRING, AND OPTICAL DEVICE}
본 발명은, 투명 기재 상에 투명 도전성 박막 및 금속층이 형성된 도전성 적층체, 및 그 도전성 적층체로 형성되는 패턴 배선이 형성된 투명 도전성 적층체에 관한 것이다. 또한, 본 발명은, 그 패턴 배선이 형성된 투명 도전성 적층체를 사용한, 표시 장치, 터치 패널 등의 광학 디바이스에 관한 것이다.
액정 디스플레이, 플라즈마 디스플레이, 유기 EL 디스플레이 등의 플랫 패널 디스플레이나, 터치 패널 등의 표시 장치에서는, 인듐-주석 산화물 (ITO) 등의 투명 도전성 산화물로 이루어지는 투명 전극이 사용되고 있다. 이 투명 전극에는, 외부로부터 전압을 부여하거나, 투명 전극 상의 전위를 검출할 목적으로 패턴 배선이 접속되어 있다. 패턴 배선으로는, 스크린 인쇄법 등에 의해 은페이스트를 형성한 것이 널리 사용되고 있다. 일반적으로, 표시 장치에 있어서는, 예를 들어 도 6 에 모식적으로 나타내는 바와 같이, 투명 전극의 주변부를 둘러치도록 배선이 패턴 형성된다. 그리고, 가식 (可飾) 된 기재 등을 사용함으로써, 이 배선이 외부로부터 시인되지 않도록 표시 장치를 조립할 수 있다.
표시 장치의 고정세화나 고기능화에 수반하여, 주회 배선의 패턴은 복잡화되는 경향이 있다. 예를 들어, 터치 패널에서는, 다점 입력 (멀티 터치) 이 가능한 투영형 정전 용량 방식의 터치 패널이나, 매트릭스형의 저항막 방식 터치 패널이 최근 각광을 받고 있다. 이들 방식의 터치 패널에서는, 투명 도전성 박막이, 소정 형상 (예를 들어 단책상 (短冊狀)) 으로 패턴화되어 투명 전극을 형성하고, 각 투명 전극과 IC 등의 제어 수단 사이에 패턴 배선이 형성된다. 이와 같이, 배선의 패턴이 복잡화되는 한편, 주회 배선이 시인되지 않도록 주변부가 가식된 영역을 보다 좁게 하여, 표시 장치에 있어서의 표시 영역의 면적 비율을 높이는 것 (협액연화(狹額緣化)) 도 요구되고 있다. 그러나, 상기 서술한 은페이스트를 인쇄하는 방법에서는, 전극의 선폭을 작게 하는 것에는 한계가 있기 때문에, 표시 장치를 더욱 협액연화하는 것은 곤란하다.
표시 장치를 더욱 협액연화하기 위해서는, 패턴 배선을 세선화하고, 또한 배선의 저항의 상승을 억제하기 위하여 도전성이 높은 배선 재료를 사용할 필요가 있다. 이러한 관점에서, 도 4 에 나타내는 바와 같이, 기재 (1) 상에 투명 도전성 박막 (25) 을 형성하고, 그 위에 구리로 이루어지는 금속층 (3) 을 형성한 적층체 (11) 를 제작하고, 금속층 (3), 투명 도전성 박막 (25) 을 순차 에칭에 의해 선택 제거하여 패턴화하는 방법이 제안되어 있다 (예를 들어 특허문헌 1).
한편, 상기와 같은 협액연화의 요구에 더하여, 투명 전극의 센서 감도나 분해능 향상의 관점에서, 저저항의 투명 도전성 박막을 사용하는 것이 요망되고 있다. 특히, 투영형 정전 용량 방식의 터치 패널에 있어서는, 투명 전극간의 미소한 정전 용량이 변화를 감지함으로써, 위치 검출을 실시하고 있고, 위치 검출 정밀도의 향상이나 응답 시간 단축을 위하여, 투명 도전성 박막의 저저항화가 요구되고 있다. 또, 저항 특성은 센서 감도 등을 결정함에 있어서의 사양이기 때문에, 양산시에는 투명 도전성 박막이 안정적인 저항 특성을 유지하는 것이 중요해진다.
일본 공개특허공보 소63-113585호
상기의 특허문헌 1 과 같은 방법에 의하면, 에칭에 의해 패턴 배선을 형성할 수 있기 때문에, 패턴 배선의 세선화가 가능하고, 표시 장치의 협액연화가 가능해진다. 그러나, 본 발명자들의 검토에 의하면, 에칭에 의해 금속층을 제거한 후의 투명 도전성 박막은, 금속층을 형성하기 전의 투명 도전성 박막에 비하여 저항이 상승하는 경우가 있고, 특히, 저저항의 투명 도전성 박막에 있어서, 금속층을 에칭 제거 후의 저항 상승이 현저하였다.
본 발명은 상기를 감안하여, 금속층을 에칭에 의해 제거하여 패턴 배선을 형성한 후에 있어서도 투명 도전성 박막의 저항의 상승이 억제되어, 패턴 배선이 형성된 투명 도전성 적층체의 형성에 적절한 도전성 적층체를 제공하는 것을 목적으로 한다.
본 발명자들이 예의 검토한 결과, 투명 도전성 박막을 불순물 금속의 함유량이 상이한 2 층 이상의 투명 도전성 박막의 적층체로 함으로써, 저항의 상승이 억제되는 것을 알아내어 본 발명에 이르렀다.
본 발명은, 투명 기재의 적어도 일방의 면에, 적어도 2 층의 투명 도전성 박막으로 이루어지는 투명 도전성 박막 적층체 및 금속층이 이 순서로 형성된 도전성 적층체에 관한 것이다. 상기 투명 도전성 박막 적층체에 있어서, 금속층에 가장 근접한 제 1 투명 도전성 박막은, 금속 산화물층 또는 주 (主) 금속과 1 종 이상의 불순물 금속을 함유하는 복합 금속 산화물층이다. 투명 도전성 박막 적층체 중의 제 1 투명 도전성 박막 이외의 투명 도전성 박막은, 주금속과 1 종 이상의 불순물 금속을 함유하는 복합 금속 산화물층이다. 본 발명의 도전성 적층체에 있어서, 상기 제 1 투명 도전성 박막에 있어서의 불순물 금속의 함유비가, 상기 투명 도전성 박막 적층체를 구성하는 각 투명 도전성 박막에 있어서의 불순물 금속의 함유비 중에서 최대가 아니다.
본 발명에 있어서는, 제 1 투명 도전성 박막에 있어서의 불순물 금속의 함유비가, 투명 도전성 박막 적층체를 구성하는 각 투명 도전성 박막에 있어서의 불순물 금속의 함유비 중에서 최소인 것이 바람직하다. 또, 투명 도전성 박막 적층체 중에서 가장 불순물 금속의 함유비가 큰 투명 도전성 박막에 있어서의 불순물 금속의 함유비와, 상기 제 1 투명 도전성 박막에 있어서의 불순물 금속의 함유비의 차가, 0.005 ∼ 0.23 인 것이 바람직하다.
본 발명에 있어서는, 제 1 투명 도전성 박막에 있어서의 불순물 금속의 함유비는 0.08 이하인 것이 바람직하다. 또, 투명 도전성 박막 적층체 중에서 가장 불순물 금속의 함유비가 높은 투명 도전성 박막에 있어서의 불순물 금속의 함유비가 0.04 ∼ 0.31 인 것이 바람직하다.
제 1 투명 도전성 박막의 두께는, 투명 도전성 박막 적층체의 전체의 두께에 대해 6 % 이상인 것이 바람직하다. 또, 제 1 투명 도전성 박막의 두께는 투명 도전성 박막 적층체의 두께에 대해 50 % 미만인 것이 바람직하다.
본 발명의 일 실시형태에 있어서, 상기 투명 도전성 박막 적층체를 구성하는 모든 투명 도전성 박막은 주금속이 In 이다. 이 경우, 불순물 금속으로서 Sn 을 함유하는 것이 바람직하다. 당해 실시형태에 있어서는, 제 1 투명 도전성 박막에 있어서의 In 에 대한 Sn 의 함유비가 0.08 이하인 것이 바람직하다. 또, 제 1 투명 도전성 박막 이외의 상기 투명 도전성 박막 적층체를 구성하는 투명 도전성 박막 전체에 있어서의 In 에 대한 Sn 의 함유비가, 0.08 ∼ 0.13 인 것이 바람직하다.
본 발명의 일 실시형태에 있어서, 투명 도전성 박막 적층체는, 제 1 투명 도전성 박막 및 제 1 투명 도전성 박막보다 기재측에 형성된 1 층의 투명 도전성 박막의 2 층으로 이루어진다. 본 발명의 일 실시형태에 있어서, 제 1 투명 도전성 박막과 금속층은 인접하고 있다. 본 발명의 일 실시형태에 있어서, 상기 투명 도전성 박막 적층체를 구성하는 모든 투명 도전성 박막이 결정질막이다. 본 발명의 일 실시형태에 있어서, 투명 기재가 가요성 필름이다.
또한, 본 발명은 상기 도전성 적층체를 사용하여 제조될 수 있는 패턴 배선이 형성된 투명 도전성 적층체에 관한 것이다. 당해 투명 도전성 적층체는, 투명 기재 상에, 패턴화된 복수의 투명 전극으로 이루어지는 투명 전극부 및 패턴 배선부를 갖고, 패턴 배선부가 각 투명 전극부에 접속되어 있다. 이와 같은 패턴 배선이 형성된 투명 도전성 적층체는, 상기 도전성 적층체의 금속층의 면내의 일부를 에칭에 의해 제거하여 패턴 배선부를 형성하고, 금속층이 제거된 투명 도전성 박막 적층체의 노출부에 있어서, 투명 도전성 박막 적층체의 면내의 일부를 에칭에 의해 제거하여 패턴화된 투명 전극을 형성함으로써 얻어진다.
본 발명의 도전성 적층체는, 투명 도전층으로서 적어도 2 층의 투명 도전성 박막으로 이루어지는 투명 도전성 박막 적층체를 갖고, 금속층에 가장 근접한 제 1 투명 도전성 박막의 불순물 금속 함유비가 상대적으로 작다. 그 때문에, 투명 도전성 박막 적층체 상에 형성된 금속층의 면내의 일부를 에칭에 의해 제거하여 패턴화를 실시한 경우에도, 투명 도전성 박막 적층체의 저항의 상승이 억제된다. 본 발명의 도전 적층체를 에칭에 의해 패턴화하여 얻어지는 패턴 배선이 형성된 투명 도전성 적층체는, 투명 도전성 박막이 저저항이며, 또한 안정적인 저항 특성을 유지할 수 있다.
도 1 은 본 발명의 일 실시형태에 관련된 도전성 적층체의 모식적 단면도이다.
도 2 는 본 발명의 일 실시형태에 관련된 도전성 적층체의 모식적 단면도이다.
도 3 은 본 발명의 일 실시형태에 관련된 도전성 적층체의 모식적 단면도이다.
도 4 는 종래 기술에 있어서의 도전성 적층체의 일 형태를 나타내는 모식적 단면도이다.
도 5 는 본 발명의 실시의 일 형태에 관련된 패턴 배선이 형성된 투명 도전성 적층체의 모식적 평면도이다.
도 6 은 도 5 의 Ⅵ-Ⅵ 선에 있어서의 단면을 모식적으로 나타내는 도면이다.
도 7 은 패턴 배선이 형성된 투명 도전성 적층체의 제조 과정을 설명하기 위한 모식적 평면도이다.
본 발명의 실시형태에 대해, 도면을 참조하면서 이하에 설명한다. 도 1 은, 본 발명의 도전성 적층체의 일 실시형태를 나타내는 모식적 단면도이고, 도 5 는, 본 발명의 패턴 배선이 형성된 투명 도전성 적층체의 모식적 평면도이고, 도 6 은, 도 5 의 Ⅵ-Ⅵ 선에 있어서의 단면을 모식적으로 나타내는 단면도이다. 본 발명의 도전성 적층체 (10) 는, 투명 기재 (1) 의 적어도 일방의 면에 투명 도전성 박막 적층체 (2) 및 금속층 (3) 이 순차 형성되어 있다. 투명 도전성 박막 적층체 (2) 는, 적어도 2 층의 투명 도전성 박막 (21, 22) 으로 이루어진다.
<도전성 적층체>
(투명 기재)
투명 기재 (1) 로는, 가시광 영역에 있어서 투명한 것이면 특별히 제한되지 않고, 유리나, 투명성을 갖는 각종의 플라스틱 필름이 사용된다. 후술하는 패턴 배선이 형성된 투명 도전성 적층체를, 터치 패널의 투명 전극이나 플렉시블 디스플레이 등에 사용하는 경우에는, 투명 기재로서 플라스틱 필름 등의 가요성 필름이 사용되는 것이 바람직하다. 플라스틱 필름의 재료로는, 폴리에스테르계 수지, 아세테이트계 수지, 폴리에테르술폰계 수지, 폴리카보네이트계 수지, 폴리아미드계 수지, 폴리이미드계 수지, 폴리올레핀계 수지, (메트)아크릴계 수지, 폴리염화비닐계 수지, 폴리염화비닐리덴계 수지, 폴리스티렌계 수지, 폴리비닐알코올계 수지, 폴리아릴레이트계 수지, 폴리페닐렌술파이드계 수지 등을 들 수 있다. 이들 중에서 특히 바람직한 것은, 폴리에스테르계 수지, 폴리카보네이트계 수지, 폴리올레핀계 수지 등을 들 수 있다.
투명 기재로서 플라스틱 필름이 사용되는 경우, 그 두께는 2 ∼ 200 ㎛ 의 범위 내인 것이 바람직하고, 2 ∼ 100 ㎛ 의 범위 내인 것이 보다 바람직하다. 필름의 두께가 2 ㎛ 미만이면, 투명 기재의 기계적 강도가 부족하고, 필름을 롤상으로 하여 투명 도전성 박막 적층체 (2) 나 금속층 (3) 을 연속적으로 형성하는 조작이 곤란해지는 경우가 있다. 한편, 필름의 두께가 200 ㎛ 를 초과하면, 디바이스의 두께가 커지는 것에 더하여, 투명 도전성 박막이 내찰상성이 떨어지는 경향이 있다.
투명 기재에는, 표면에 미리 스퍼터링, 코로나 방전, 화염, 자외선 조사, 전자선 조사, 화성, 산화 등의 에칭 처리나 하도 처리를 실시하고, 필름 기재 상에 형성되는 투명 도전성 박막과의 밀착성을 향상시키도록 해도 된다. 또, 투명 도전성 박막을 형성하기 전에, 필요에 따라 용제 세정이나 초음파 세정 등에 의해, 기재 표면을 제진, 청정화해도 된다.
또, 투명 기재 (1) 의 투명 도전성 박막 적층체 (2) 형성면에는, 유전체층이나 하드 코트층이 형성되어 있어도 된다. 투명 기재의 투명 도전성 박막 적층체 형성면측의 표면에 형성되는 유전체층은, 도전층으로서의 기능을 갖지 않는 것으로, 표면 저항이, 예를 들어 1×106 Ω/□ 이상이고, 바람직하게는 1×107 Ω/□ 이상, 더욱 바람직하게는 1×108 Ω/□ 이상이다. 또한, 유전체층의 표면 저항의 상한은 특별히 없다. 일반적으로는, 유전체층의 표면 저항의 상한은 측정 한계인 1×1013 Ω/□ 정도인데, 1×1013 Ω/□ 를 초과하는 것이어도 된다.
유전체층의 재료로는, NaF (1.3), Na3AlF6 (1.35), LiF (1.36), MgF2 (1.38), CaF2 (1.4), BaF2 (1.3), SiO2 (1.46), LaF3 (1.55), CeF (1.63), Al2O3 (1.63) 등의 무기물 [( ) 내의 수치는 굴절률을 나타낸다] 이나, 굴절률이 1.4 ∼ 1.6 정도인 아크릴 수지, 우레탄 수지, 멜라민 수지, 알키드 수지, 실록산계 폴리머, 유기 실란 축합물 등의 유기물, 또는 상기 무기물과 상기 유기물의 혼합물을 들 수 있다.
이와 같이, 투명 기재의 투명 도전성 박막 형성면측에 유전체층을 형성함으로써, 투명 도전성 박막 적층체 (2) 가 복수 영역에 패턴화된 경우에 있어서도, 투명 도전성 박막 형성 영역과 투명 도전성 박막 비형성 영역 사이의 시인성의 차를 저감시키는 것이 가능하다. 또, 투명 기재로서 필름 기재를 사용하는 경우에 있어서는, 유전체층이 플라스틱 필름으로부터의 올리고머 등의 저분자량 성분의 석출을 억제하는 봉지층으로서도 작용할 수 있다.
투명 기재 (1) 의 투명 도전성 박막 적층체 (2) 형성면과 반대측의 면에는, 필요에 따라 하드 코트층 등이 형성되어 있어도 된다. 또, 점착제 등의 적절한 접착 수단을 사용하여 다른 기재가 첩합 (貼合) 된 것이나, 다른 기재와 첩합시키기 위한 점착제층 등에 세퍼레이터 등의 보호층이 가착 (假着) 된 것이어도 된다. 또한, 도 1 ∼ 3 에 있어서는, 투명 기재 (1) 의 일방면에만 투명 도전성 박막 적층체 (2) 및 금속층 (3) 이 형성된 형태가 도시되어 있는데, 투명 기재의 양면에 투명 도전성 박막 적층체 및 금속층이 형성되어 있어도 된다.
(투명 도전성 박막 적층체)
투명 기재 (1) 상에는, 투명 도전성 박막 적층체 (2) 가 형성된다. 투명 도전성 박막 적층체는, 적어도 2 층의 투명 도전성 박막 (21, 22) 이 적층된 것이다. 투명 도전성 박막 적층체 (2) 는, 도 2 에 나타내는 바와 같이 3 층의 투명 도전성 박막 (21, 22, 23) 을 갖고 있어도 되고, 4 층 이상의 투명 도전성 박막을 갖고 있어도 된다.
이들의 투명 도전성 박막은 모두, 금속의 도전성 산화물을 주성분으로 하는 박막, 또는 주금속과 1 종 이상의 불순물 금속을 함유하는 복합 금속 산화물을 주성분으로 하는 박막이다. 이들의 도전성 박막은, 투명하고 또한 도전성을 갖는 것이면, 그 구성 재료는 특별히 한정되지 않고, Sc, Y, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Tc, Re, Fe, Ru, Os, Co, Rh, Ir, Ni, Pd, Pt, Cu, Ag, Au, Zn, Cd, Al, Ga, Ti, Ge, In, Sn, Pb, As, Sb, Bi, Se, Te, I 로 이루어지는 군에서 선택되는 1 종의 금속을 주성분으로 하는 금속 산화물이 바람직하게 사용된다. 투명 도전성 박막의 투명성이나 도전성의 관점에서는, 주금속 원소는 In, Zn, Sn 중 어느 것인 것이 바람직하고, In 이 가장 바람직하다. 투명 도전성 박막이, 주금속과 불순물 금속을 함유하는 복합 금속 산화물인 경우, 불순물 금속으로서도, 상기 군에서 선택되는 1 종 이상의 금속이 바람직하게 사용된다.
투명 도전성 박막의 캐리어 밀도를 상승시켜 투명 도전성 박막을 저저항화하는 관점에 있어서는, 복합 금속 산화물에 있어서의 불순물 금속은, 주금속보다 가전자 (假電子) 수가 많은 것이 바람직하게 사용된다. 이와 같은 복합 금속 산화물로는, 주석 도프 산화인듐 (ITO), 안티몬 도프 산화주석 (ATO), 알루미늄 도프 산화아연 (AZO), 갈륨 도프 산화아연 (GZO), 인듐 도프 산화아연 (IZO) 등을 들 수 있다. 그 중에서도 저저항 또한 고투명의 투명 도전성 박막을 형성하는 관점 에 있어서, ITO 가 가장 바람직하게 사용된다.
본 발명에 있어서는, 투명 도전성 박막 적층체 (2) 상에 형성되는 금속층 (3) 에 가장 근접한 제 1 투명 도전성 박막 (21) 에 있어서의 불순물 금속의 함유비가, 투명 도전성 박막 적층체를 구성하는 각 투명 도전성 박막 (22, 23) 에 있어서의 불순물 금속의 함유비 중에서 최대가 아닌 것을 특징으로 한다. 예를 들어, 도 1 에 나타내는 바와 같이, 투명 도전성 박막 적층체 (2) 가 2 층의 투명 도전성 박막 (21, 22) 으로 이루어지는 경우, 금속층 (3) 에 가까운 측의 제 1 투명 도전성 박막 (21) 에 있어서의 불순물 금속의 함유비는, 투명 기재 (1) 측의 투명 도전성 박막 (22) 에 있어서의 불순물 금속의 함유비보다 작다.
이와 같이, 금속층 (3) 에 가장 근접한 제 1 투명 도전성 박막 (21) 의 불순물 금속 함유비를 작게 함으로써, 투명 도전성 박막 적층체 (2) 상에 금속층 (3) 을 형성하고, 그 면내의 일부를 에칭에 의해 제거하여 패턴화를 실시했을 때의 투명 도전성 박막 적층체의 저항의 변화가 억제된다.
본 발명자들의 검토에 의하면, 투명 도전성 박막의 불순물 금속의 함유비가 많은 경우에는, 투명 도전성 박막 상에 형성된 금속층을 에칭에 의해 제거했을 때에 캐리어 밀도가 저하되어, 저항이 증대하기 쉬운 것이 판명되었다. 즉, 도 4 에 나타내는 바와 같이, 1 층의 투명 도전성 박막 (25) 상에 금속층 (3) 을 적층한 형태에 있어서는, 투명 도전성 박막 (25) 을 저저항막으로 하기 위해서, 불순물 금속 함유비가 큰 복합 금속 산화물을 사용하면, 금속층 (3) 을 에칭에 의해 제거한 후의 도전성막 (25) 의 저항이 증대되는 경향이 있다.
이에 반하여, 본 발명에 있어서는, 기재 (1) 측에 불순물 금속의 함유비가 상대적으로 큰 복합 산화물 박막 (22) 을 갖고, 금속층 (3) 측에 불순물 금속의 함유비가 상대적으로 작은 복합 산화물 박막 (21) 을 사용함으로써, 투명 도전성 박막 적층체 전체로서의 비저항이 낮고, 또한 금속층 (3) 을 에칭에 의해 제거했을 때의 저항의 증대가 억제된다. 또한, 불순물 금속의 함유율이란, 투명 도전성 박막 중의 주금속 원소의 원자수 NP 에 대한 불순물 금속 원소의 원자수 ND 의 비 ND/NP 로 나타내진다.
제 1 투명 도전성 박막 (21) 의 불순물 금속 함유비를 작게 함으로써 금속층을 에칭 제거했을 때의 저항 증대가 억제되는 원인은 확실하지 않다. 추정 원인 중 하나로서, 불순물 금속 함유비가 큰 경우에는, 금속층 제거에 사용되는 에천트 중의 화학종과 불순물 금속의 착 형성 등에 의해 투명 도전성 박막의 캐리어 밀도가 저하되는 경향이 있고, 불순물 금속의 함유비를 작게 함으로써 이와 같은 에천트의 영향에 의한 저항 증대가 억제되는 것을 생각할 수 있다.
도 1 에 나타내는 바와 같이, 투명 도전성 박막 적층체 (2) 가 2 층의 투명 도전성 박막 (21, 22) 으로 이루어지는 경우, 투명 기재 (1) 측의 투명 도전성 박막 (22) 에 있어서의 불순물 금속의 함유비와 금속층 (3) 에 가까운 측의 제 1 투명 도전성 박막 (21) 에 있어서의 불순물 금속의 함유비의 차는, 0.005 ∼ 0.23 인 것이 바람직하고, 0.01 ∼ 0.23 인 것이 보다 바람직하고, 0.02 ∼ 0.23 인 것이 더욱 바람직하다. 또한, 상기의 불순물 금속의 함유비의 범위를, 투명 도전성 박막을 구성하는 복합 금속 산화물 박막으로서 인듐-주석 복합 산화물 (ITO) 이 사용되는 경우, 즉, 주금속이 인듐이고 불순물 금속이 주석인 경우에 있어서의, 투명 기재측의 투명 도전성 박막과 금속층측의 제 1 투명 도전성 박막 (21) 의 Sn 원자 함유량 (In2O3 과 SnO2 의 중량의 합계에 대한 SnO2 의 중량) 의 차로 나타내면, 대략 0.5 % ∼ 20 %, 1 % ∼ 20 %, 2 % ∼ 20 % 가 된다.
또, 도 2 에 나타내는 바와 같이, 투명 도전성 박막 적층체 (2) 가 3 층 이상의 투명 도전성 박막으로 이루어지는 경우, 투명 도전성 박막 적층체 (2) 중에서 가장 불순물 금속의 함유비가 높은 투명 도전성 박막에 있어서의 불순물 금속의 함유비와 금속층 (3) 에 가까운 측의 제 1 투명 도전성 박막 (21) 에 있어서의 불순물 금속의 함유비의 차가, 0.005 ∼ 0.23 인 것이 바람직하고, 0.01 ∼ 0.23 인 것이 보다 바람직하고, 0.02 ∼ 0.23 인 것이 더욱 바람직하다. 투명 도전성 박막 적층체를 저저항막으로 하면서, 금속층을 에칭했을 때의 저항의 증대를 억제하는 관점에 있어서는, 투명 도전성 박막 적층체 (2) 중의 금속층 (3) 에 가까운 측의 제 1 투명 도전성 박막 (21) 이외의 투명 도전성 박막 (22, 23) 을 1 개의 막으로 간주한 경우의 불순물 금속의 함유비와 제 1 투명 도전성 박막 (21) 에 있어서의 불순물 금속의 함유비의 차가 상기 범위인 것이 바람직하다.
제 1 투명 도전성 박막에 있어서의 불순물 금속의 함유비와 그 밖의 투명 도전성 박막에 있어서의 불순물 금속의 함유비의 차가 과도하게 작으면, 투명 도전성 박막 적층체 (2) 내에서의 각 박막의 물리적인 상이가 작기 때문에, 도 4 에 나타내는 바와 같이 1 층만의 투명 도전성 박막만을 갖는 경우와 물성이 유사하다. 한편, 불순물 금속의 함유량의 차이가 과도하게 크면, 불순물 금속 함유량이 큰 투명 도전성 박막의 결정화가 저해되는 등의 이유에 의해 생산성이 떨어지거나 투명 도전성 박막 적층체를 저저항으로 하는 것이 곤란해지는 경우가 있다.
금속층 (3) 에 가장 근접한 제 1 투명 도전성 박막 (21) 에 있어서의 불순물 금속의 함유비는, 0.08 이하인 것이 바람직하고, 0.08 미만인 것이 바람직하고, 0.05 이하인 것이 보다 바람직하다. 제 1 투명 도전성 박막의 불순물 금속 함유비가 커지면, 금속층 (3) 을 에칭했을 때에, 도전성 박막 적층체의 표면 저항이 증대되는 경향이 있다. 또한, 상기의 불순물 금속의 함유비의 범위를, 투명 도전성 박막을 구성하는 복합 금속 산화물 박막으로서 인듐-주석 복합 산화물 (ITO) 이 사용되는 경우에 있어서의, 투명 기재측의 투명 도전성 박막과 금속층측의 제 1 투명 도전성 박막 (21) 의 Sn 원자 함유량 (In2O3 과 SnO2 의 중량의 합계에 대한 SnO2 의 중량) 으로 나타내면, 대략 8 %, 5 % 가 된다. 제 1 투명 도전성 박막 (21) 에 있어서의 불순물 금속의 함유비의 최소치는 0 이다. 즉, 제 1 투명 도전성 박막 (21) 은, 예를 들어 산화인듐과 같은 단일의 금속의 산화물막이어도 된다.
투명 도전성 박막 적층체 (2) 중에서 가장 불순물 금속의 함유비가 높은 투명 도전성 박막에 있어서의 불순물 금속의 함유비는, 0.04 ∼ 0.31 인 것이 바람직하고, 0.04 ∼ 0.24 인 것이 보다 바람직하다. 도 1 에 나타내는 바와 같이 투명 도전성 박막 적층체 (2) 가 2 층의 투명 도전성 박막으로 이루어지는 경우에는, 투명 기재 (1) 측의 투명 도전성 박막 (22) 에 있어서의 불순물 금속의 함유비가 상기 범위인 것이 바람직하다. 도 2 에 나타내는 바와 같이 투명 도전성 박막 적층체 (2) 가 3 층 이상의 투명 도전성 박막으로 이루어지는 경우, 투명 도전성 박막 적층체 (2) 중에서 가장 불순물 금속의 함유비가 높은 투명 도전성 박막에 있어서의 불순물 금속의 함유비가 상기 범위이면 된다. 투명 도전성 박막 적층체 (2) 의 비저항을 작게 하는 관점에 있어서는, 투명 도전성 박막 적층체 (2) 중의 금속층 (3) 에 가까운 측의 제 1 투명 도전성 박막 (21) 이외의 투명 도전성 박막을 1 개의 막으로 간주한 경우의 불순물 금속의 함유비가 상기 범위인 것이 특히 바람직하다. 또한, 상기의 불순물 금속의 함유비의 범위를, 투명 도전성 박막을 구성하는 복합 금속 산화물 박막으로서 인듐-주석 복합 산화물 (ITO) 이 사용되는 경우에 있어서의, 투명 기재측의 투명 도전성 박막과 금속층측의 제 1 투명 도전성 박막 (21) 의 Sn 원자 함유량 (In2O3 과 SnO2 의 중량의 합계에 대한 SnO2 의 중량) 으로 나타내면, 대략 4 % ∼ 25 %, 4 % ∼ 21 % 가 된다.
제 1 투명 도전성 박막 (21) 의 두께는, 1 ㎚ 이상인 것이 바람직하다. 또, 제 1 투명 도전성 박막 (21) 의 두께는, 1 ㎚ ∼ 17 ㎚ 인 것이 바람직하고, 1 ㎚ ∼ 12 ㎚ 인 것이 보다 바람직하고, 1 ㎚ ∼ 6 ㎚ 인 것이 더욱 바람직하다. 투명 도전성 박막 적층체 (2) 중의 제 1 투명 도전성 박막 (21) 이외의 투명 도전성 박막의 두께의 합계는, 9 ㎚ ∼ 34 ㎚ 인 것이 바람직하고, 9 ∼ 29 ㎚ 인 것이 보다 바람직하고, 9 ∼ 24 ㎚ 인 것이 더욱 바람직하다. 각 층의 두께는, 상기 범위를 채용할 수 있는데, 투명 도전성 박막 적층체의 비저항을 작게 하는 관점에서는, 제 1 투명 도전성 박막 (21) 의 두께가, 제 1 투명 도전성 박막 (21) 이외의 투명 도전성 박막의 두께의 합계보다 작아지도록, 각 투명 도전성 박막을 형성하는 것이 바람직하다. 제 1 투명 도전성 박막 (21) 의 두께와 제 1 투명 도전성 박막 (21) 이외의 투명 도전성 박막의 두께의 합계의 차는, 1 ㎚ 이상인 것이 바람직하고, 나아가서는 1 ㎚ ∼ 33 ㎚ 인 것이 보다 바람직하고, 1 ㎚ ∼ 20 ㎚ 인 것이 더욱 바람직하다.
적층체를 고투과율로 하는 관점에서는, 투명 도전성 박막 적층체 전체의 두께는, 35 ㎚ 이하인 것이 바람직하고, 30 ㎚ 이하인 것이 바람직하다. 또, 투명 도전성 박막 적층체 (2) 의 전체의 두께에 대한 제 1 투명 도전성 박막 (21) 의 두께의 비율은, 6 % 이상인 것이 바람직하고, 6 % ∼ 45 % 인 것이 보다 바람직하고, 6 % ∼ 35 % 인 것이 더욱 바람직하다. 두께 비율을 상기 범위로 함으로써, 투명 도전성 박막 적층체가 저저항 특성을 유지하면서, 결정화 속도를 높일 수 있기 때문에, 저항 안정성이 우수한 투명 도전막을 높은 생산 효율로 얻을 수 있다.
투명 도전성 박막 적층체를 구성하는 각 투명 도전성 박막의 형성 방법은 특별히 한정되지 않고, 종래 공지된 방법을 채용할 수 있다. 구체적으로는, 예를 들어 진공 증착법, 스퍼터링법, 이온 플레이팅법을 예시할 수 있다. 또, 필요로 하는 막두께에 따라 적절한 방법을 채용할 수도 있다.
각 투명 도전성 박막은 결정질이어도 되고, 비정질이어도 된다. 예를 들어, 투명 기재로서 플라스틱 필름이 사용되고, 투명 도전성 박막으로서 스퍼터링법 에 의해 ITO 막이 형성되는 경우, 기재의 내열성에 의한 제약이 있기 때문에, 높은 온도에서 스퍼터 제막을 실시할 수 없다. 그 때문에, 제막 직후의 투명 도전성 박막은 비정질막 (일부가 결정화되어 있는 경우도 있다) 으로 되어 있는 경우가 많다. 이와 같은 비정질의 투명 도전성 박막은 결정질인 것에 비하여 투과율이 낮고, 가습열 시험 후의 저항 변화가 큰 등의 문제를 일으키는 경우가 있다. 이러한 관점에서는, 일단 비정질의 투명 도전성 박막을 형성한 후, 대기 중의 산소 존재 하에서 가열함으로써, 결정막으로 전환시켜도 된다. 투명 도전성 박막을 결정화함으로써, 투명성이 향상되고, 저저항화가 도모됨과 함께, 또한 가습열 시험 후의 저항 변화가 작아, 가습열 신뢰성이 향상되는 등의 이점을 가져온다.
각 투명 도전성 박막의 결정화는, 투명 기재 (1) 상에 비정질의 막을 형성 후, 금속층 (3) 을 제막하기 전에 실시할 수도 있고, 금속층을 제막한 후에 결정화를 실시해도 된다. 또, 에칭 등에 의해 투명 도전성 박막 적층체를 패턴화하는 경우, 투명 도전성 박막의 결정화는, 에칭 가공 전에 실시할 수도 있고, 에칭 가공 후에 실시해도 된다.
(금속층)
투명 도전성 박막 적층체 (2) 상에는, 금속층 (3) 이 형성된다. 또한, 제 1 투명 도전성 박막 (21) 과 금속층 (3) 사이에는, 투명 도전성 박막 적층체와 금속층의 밀착성 향상이나, 금속층을 구성하는 금속 원소의 투명 도전층으로의 확산 방지 등의 관점에서, 예를 들어 두께가 5 ㎚ 이하인 박막을 형성할 수도 있다. 한편, 금속층 (3) 을 에칭에 의해 제거했을 때의 투명 도전성 박막 적층체의 표면 저항의 증가를 억제하는 관점에 있어서는, 제 1 투명 도전성 박막 (21) 상에 직접 금속층 (3) 이 형성되는 것이 바람직하다.
금속층의 구성 재료는, 도전성을 갖는 것이면 특별히 한정되지 않고, 예를 들어, Ti, Si, Nb, In, Zn, Sn, Au, Ag, Cu, Al, Co, Cr, Ni, Pb, Pd, Pt, W, Zr, Ta, Hf 등의 금속이 바람직하게 사용된다. 또, 이들 금속의 2 종 이상을 함유하는 것이나, 이들 금속을 주성분으로 하는 합금 등도 바람직하게 사용할 수 있다. 도전성 적층체를 형성한 후에 금속층 (3) 의 면내의 일부를 에칭 등에 의해 제거하여, 도 5 에 나타내는 바와 같은 패턴 배선을 형성하는 경우에는, 금속층 (3) 의 재료로서 Au, Ag, Cu 등의 도전성이 높은 금속이 바람직하게 사용된다. 그 중에서도 Cu 는 도전성이 높으며, 또한 저렴한 재료이기 때문에, 배선을 구성하는 재료로서 적합하다. 그 때문에, 금속층 (3) 은 실질적으로 구리로 이루어지는 것이 특히 바람직하다.
금속층 (3) 의 두께는 특별히 제한되지 않는다. 예를 들어, 도전성 필름의 형성 후에 금속층 (3) 의 면내의 일부를 에칭 등에 의해 제거하여 패턴 배선을 형성하는 경우에는, 형성 후의 패턴 배선이 원하는 저항값을 갖도록 금속층 (3) 의 두께가 적절히 설정된다. 금속층의 두께가 과도하게 작으면, 패턴 배선의 저항이 지나치게 높아지기 때문에, 디바이스의 소비 전력이 커지는 경우가 있다. 그 때문에, 금속층의 두께는 20 ㎚ 이상인 것이 바람직하다. 반대로 금속층의 두께가 과도하게 크면, 금속층의 성막에 시간을 필요로 하기 때문에 생산성이 떨어지는 것 외에, 성막시의 적산 열량이 커지는 경우나, 성막시의 파워 밀도를 높게 할 필요가 있기 때문에, 필름에 열 주름이 발생하기 쉬워지는 경향이 있다. 이들의 관점에서, 금속층의 두께는 20 ㎚ ∼ 500 ㎚ 인 것이 바람직하다.
금속층은, 막두께의 균일성이나 성막 효율의 관점에서, 화학 기상 성장법 (CVD) 이나 물리 기상 성장법 (PVD) 등의 진공 성막법이나, 도금법 (전해 도금, 무전해 도금) 등에 의해 성막되는 것이 바람직하다. 또, 이들 제막 방법의 복수를 조합하여도 된다. 그 중에서도, 진공 증착법, 스퍼터링법, 이온 플레이팅법, 전자빔 증착법 등의 물리 기상 성장법이 바람직하고, 스퍼터링법이 특히 바람직하다.
도 3 에 나타내는 바와 같이, 금속층 (3) 상에, 추가로 산화 방지를 목적으로 한 제 2 금속층 (4) 을 형성해도 된다. 예를 들어, 금속층 (3) 상에 금속층 (3) 과는 상이한 조성을 갖는 제 2 금속층 (4) 을 가짐으로써, 투명 도전성 박막의 결정화시의 가열이나, 터치 패널 등의 디바이스 조립시의 가열에 의해, 금속층 (3) 이 산화되어 배선의 저항이 상승하는 것이 억제될 수 있다. 이와 같은 제 2 금속층으로는, 산소 존재 하에서 가열된 경우에도 잘 산화되지 않고, 금속층 (3) 과 동일한 에천트에 의해 동시에 에칭할 수 있는 것인 것이 바람직하다. 복수의 금속층 (3, 4) 을 1 회의 에칭으로 패턴화하는 것이 가능하면, 패턴 배선의 형성을 용이하게 할 수 있다.
금속층 (3) 이 실질적으로 구리로 이루어지는 경우, 산화 방지를 목적으로 하여 금속층 상에 형성되는 제 2 금속층 (4) 은, 구리-니켈 합금으로 이루어지고, 구리와 니켈의 합계 100 중량부에 대해 니켈을 15 ∼ 55 중량부 함유하는 것이 바람직하다. 제 2 금속층의 두께는, 5 ㎚ ∼ 100 ㎚ 인 것이 바람직하고, 5 ㎚ ∼ 80 ㎚ 인 것이 보다 바람직하고, 5 ㎚ ∼ 70 ㎚ 인 것이 보다 바람직하다. 제 2 금속층의 두께가 과도하게 작으면, 산화 방지층으로서의 작용이 발휘되지 않아, 산소 존재 하에서의 가열시에, 실질적으로 구리로 이루어지는 금속층이 산화되기 쉬워지는 경향이 있다. 한편, 제 2 금속층의 두께가 과도하게 크면, 제막에 시간을 필요로 하기 때문에 생산성이 떨어지는 것 외에, 에칭 등에 의해 금속층의 면내의 일부를 제거하여 패턴 배선을 형성할 때에도 장시간을 필요로 하는 경우가 있다.
<투명 도전성 적층체>
이와 같은 본 발명의 도전성 적층체 (10) 는, 패턴 배선이 형성된 투명 도전성 적층체의 형성에 적합하다. 도 5 는, 패턴 배선이 형성된 투명 도전성 적층체의 일 실시형태를 모식적으로 나타내는 평면도이고, 도 6 은 도 5 의 Ⅵ-Ⅵ 선에 있어서의 단면을 모식적으로 나타내는 단면도이다. 패턴 배선이 형성된 투명 도전성 적층체 (100) 는, 패턴화된 복수의 투명 전극 (121 ∼ 126) 으로 이루어지는 투명 전극부, 및 패턴 배선부 (131a ∼ 136a, 131b ∼ 136b) 를 갖는다. 패턴 배선은, 각 투명 전극에 접속되어 있다. 예를 들어 도 5 의 투명 전극부 (121) 는, 패턴 배선 (131a 및 131b) 과 접속되어 있다. 도 6 에 모식적으로 나타내는 바와 같이, 투명 전극 (121) 은, 투명 기재 (1) 상에 투명 도전성 박막 적층체 (2) 를 갖는 영역이고, 패턴 배선 (131a 및 131b) 은, 투명 기재 (1) 상에 투명 도전성 박막 적층체 (2) 및 금속층 (3) 을 이 순서로 갖는 영역이다. 또한, 도 5 에 있어서는, 각 투명 전극이 단책상으로 패턴화되어 있고, 그 양단부가 패턴 배선과 접속되어 있지만, 투명 전극의 형상은 단책상에 한정되지 않고, 또, 투명 전극은 1 개 지점 또는 3 개 지점 이상에서 패턴 배선과 접속되어 있어도 된다. 각 패턴 배선은 필요에 따라, IC 등의 제어 수단 (150) 에 접속된다.
이와 같은 패턴 배선이 형성된 투명 도전성 적층체는, 상기 도전성 적층체의 투명 도전성 박막 적층체 (2) 및 금속층 (3) 을 에칭 등에 의해 제거하여 패턴화함으로써 형성될 수 있다. 구체적으로는, 먼저, 금속층 (3) 의 면내의 일부가 제거되어, 패턴 배선이 형성된다. 이 때, 패턴 배선부 (131a ∼ 136a 및 131b ∼ 136b) 에 있어서 금속층 (3) 이 잔존하도록 가공이 실시된다. 또, 도 7 에 모식적으로 나타내는 바와 같이, 투명 전극과 패턴 배선의 접속부 (231a ∼ 236a 및 231b ∼ 236b) 에 있어서도 금속층 (3) 이 잔존하도록, 가공이 실시되는 것이 바람직하다. 또한, 이 패턴 배선과 투명 전극의 접속부는 패턴 배선부의 일부를 구성하고 있다.
금속층 (3) 의 제거는, 에칭에 의해 실시하는 것이 바람직하다. 에칭시에는, 패턴을 형성하기 위한 마스크에 의해 패턴 배선부 및 접속부에 대응하는 영역의 표면을 덮고, 에천트에 의해 금속층 (3) 을 에칭하는 방법이 바람직하게 사용된다. 또한, 금속층 상에 산화 방지 등을 목적으로 하여 제 2 금속층 (4) 이 형성되어 있는 경우에는, 1 회의 에칭 가공에 의해, 금속층 (3) 과 제 2 금속층 (4) 이 동시에 제거되는 것이 바람직하다. 에천트로는, 염화 제2구리 용액, 염화 제2철 용액, 구리암모니아 착물 용액 등을 들 수 있다. 그 중에서도, 투명 도전성 박막에 대해 에칭 능력을 나타내지 않는 에천트, 또는 투명 도전성 박막에 대한 에칭 속도가 금속층에 대한 에칭 속도에 비교하여 작은 에천트가 바람직하게 사용된다.
금속층 (3) 을 제거한 후, 투명 도전성 박막 적층체 (2) 의 노출부에 있어서, 투명 도전성 박막 적층체 (2) 의 면내의 일부가 제거됨으로써, 도 5 에 나타내는 바와 같은 패턴화된 투명 전극 (121 ∼ 126) 이 형성된다. 투명 도전성 박막 적층체 (2) 의 제거도 에칭에 의해 실시하는 것이 바람직하다. 에칭시에는, 패턴을 형성하기 위한 마스크에 의해, 투명 전극부 (121 ∼ 126) 에 대응하는 영역의 표면을 덮고, 에천트에 의해 투명 도전성 박막 적층체를 에칭하는 방법이 바람직하게 사용된다. 또, 금속층 (3) 에 대해서도 에칭 능력을 갖는 에천트가 사용되는 경우에는, 상기 패턴 배선부 및 접속부도 마스크에 의해 표면이 덮이는 것이 바람직하다.
투명 도전성 박막의 에칭에 사용되는 에천트는, 투명 도전성 박막을 형성하는 재료에 따라 적절히 선택할 수 있다. 투명 도전성 박막으로서 ITO 등의 도전성 산화물이 사용되는 경우에는, 에천트로서 산이 바람직하게 사용된다. 산으로는, 예를 들어, 염화수소, 브롬화수소, 황산, 질산, 인산 등의 무기산, 아세트산 등의 유기산, 및 이들의 혼합물, 그리고 그들의 수용액을 들 수 있다.
또한, 투명 도전성 박막이 비정질인 경우는, 대기 중 등의 산소 존재 하에서 가열함으로써 결정화해도 된다. 결정화 조건은 적절히 설정할 수 있는데, 투명 도전성 박막이 ITO 로 형성되는 경우에는, 예를 들어, 100 ℃ ∼ 180 ℃ 의 온도 범위에서 15 분 ∼ 180 분 정도 가열을 실시하면 된다. 투명 도전성 박막이 결정질이라는 것은, 투과형 전자 현미경 (TEM) 관찰로, 결정화된 그레인이 전체면에 존재하는 상태를 가리킨다. 또, 투명 도전성 박막이 ITO 로 형성되는 경우에는, 적층체를 농도 5 wt% 의 염산에 15 분간 침지시킨 후, 수세·건조시키고, 15 ㎜ 사이의 단자간 저항을 테스터로 측정함으로써도 결정질인지의 여부를 판단할 수 있다. 비정질 ITO 막은 염산에 의해 에칭되어 소실되기 때문에, 염산으로의 침지에 의해 저항이 증대된다. 본 명세서에 있어서는, 염산으로의 침지·수세·건조 후에, 15 ㎜ 사이의 단자간 저항이 10 ㏀ 을 초과하는 경우에, ITO 막이 비정질인 것으로 한다.
투명 도전성 박막의 결정화는, 금속층의 제거에 의한 패턴 배선 형성 전, 패턴 배선 형성 후 투명 도전성 박막 적층체의 제거에 의한 투명 전극 형성 전, 투명 전극 형성 후의 어느 단계에서 실시해도 된다.
본 발명의 도전성 적층체는, 투명 도전성 박막 적층체 (2) 의 금속층 (3) 측의 투명 도전성 박막 (21) 으로서 불순물 금속의 함유비가 상대적으로 큰 복합 금속 산화물이 사용되고 있기 때문에, 금속층 (3) 을 에칭에 의해 제거한 후의 투명 도전성 박막 적층체의 표면 저항의 상승이 억제된다. 그 때문에, 저저항의 투명 전극을 갖는 패턴 배선이 형성된 투명 도전성 적층체를, 높은 생산성으로 얻을 수 있다.
<광학 디바이스>
이와 같이 하여 얻어진 패턴 배선이 형성된 투명 도전성 적층체는, 필요에 따라 기판 상에 IC 등의 제어 수단 (150) 이 형성되어, 실용에 제공된다. 본 발명의 투명 도전성 적층체는, 패턴화된 투명 전극을 갖고, 각 투명 전극이 패턴 배선에 접속되어 있기 때문에, 각종의 광학 디바이스에 바람직하게 사용된다. 이와 같은 디바이스로는, 터치 패널이나, 액정 디스플레이, 플라즈마 디스플레이, 유기 EL 디스플레이 등의 플랫 패널 디스플레이, 조명 장치 등을 들 수 있다. 터치 패널로는, 예를 들어, 정전 용량 방식, 저항막 방식 등의 터치 패널을 들 수 있다.
이와 같은 광학 디바이스의 형성에 있어서는, 패턴 배선이 형성된 투명 도전성 적층체를 그대로 사용해도 되고, 투명 전극 상에 다른 부가적인 층을 형성한 것을 사용할 수 있다. 예를 들어 유기 EL 에서는, 양극으로서 작용할 수 있는 투명 전극 상에, 발광층, 및 음극으로서 작용할 수 있는 금속 전극층 등을 형성할 수 있다.
실시예
이하, 본 발명의 도전성 적층체에 관해서, 실시예를 사용하여 상세하게 설명하는데, 본 발명은 그 요지를 넘지 않는 한, 실시예에 한정되는 것은 아니다.
[실시예 1]
(투명 도전성 필름의 제작)
두께 75 ㎛ 의 폴리카보네이트계 필름으로 이루어지는 필름 기재의 일방의 면에, 광경화형 수지 (JSR 제조 상품명 「옵스타 KZ6661」) 를 사용하여 두께 100 ㎚ 의 유전체층을 형성하였다. Ar 및 O2 를 도입한 감압 하에서, 산화인듐과 산화주석을 90 : 10 의 중량비로 갖는 소결체의 타깃 재료를 사용하여, DC 마그네트론 스퍼터법에 의해, 유전체층 상에 Sn 과 In 의 원자수 비 Sn/In 이 0.10 인 인듐-주석 복합 산화물로 이루어지는 제 2 투명 도전성 박막을 20 ㎚ 의 두께로 형성하였다. 이 박막 상에, 산화인듐과 산화주석을 97 : 3 의 중량비로 갖는 소결체의 타깃 재료를 사용하여, DC 마그네트론 스퍼터법에 의해, Sn 과 In 의 원자수 비 Sn/In 이 0.03 의 인듐-주석 복합 산화물로 이루어지는 제 1 투명 도전성 박막을 6 ㎚ 의 두께로 형성하였다. 이와 같이 하여, 폴리카보네이트 필름 기재 상에, Sn/In=0.10 이고 두께가 20 ㎚ 인 ITO 막 및 Sn/In=0.03 이고 두께가 6 ㎚ 인 ITO 막으로 이루어지는 투명 도전성 박막 적층체를 갖는 투명 도전성 필름을 얻었다.
(금속층의 형성)
이 투명 도전성 필름의 제 1 투명 도전성 박막 상에, Ar 을 도입한 감압 하에서, 무산소 구리 타깃을 사용하여, DC 마그네트론 스퍼터법에 의해, 구리로 이루어지는 금속층을 50 ㎚ 의 두께로 형성하여, 도전성 적층체를 얻었다.
[실시예 2]
두께 23 ㎛ 의 폴리에틸렌테레프탈레이트 필름으로 이루어지는 필름 기재의 일방의 면에, 멜라민 수지 : 알키드 수지 : 유기 실란 축합물의 중량비 2 : 2 : 1 의 열경화형 수지 (광의 굴절률 n=1.54) 를 사용하여 두께 35 ㎚ 의 유전체층을 형성하였다. 이 유전체층 상에, 실시예 1 과 동일하게 하여, Sn/In=0.10 이고 두께가 20 ㎚ 인 ITO 막 (제 2 투명 도전성 박막) 및 Sn/In=0.03 이고 두께가 6 ㎚ 인 ITO 막 (제 1 투명 도전성 박막) 을 순차 형성하여, 투명 도전성 필름을 얻었다. 이 투명 도전성 필름의 제 1 투명 도전성 박막 상에, 실시예 1 과 동일하게 하여 구리로 이루어지는 금속층을 50 ㎚ 의 두께로 형성하여, 도전성 적층체를 얻었다.
[실시예 3]
두께 50 ㎛ 의 폴리에틸렌테레프탈레이트 필름으로 이루어지는 필름 기재의 일방의 면에, 실시예 2 와 동일하게 유전체층을 형성하였다. 이 유전체층 상에, 실시예 1 과 동일하게 하여, Sn/In=0.10 이고 두께가 26 ㎚ 인 ITO 막 및 Sn/In=0.03 이고 두께가 2 ㎚ 인 ITO 막을 순차 형성하여, 투명 도전성 필름을 얻었다. 이 투명 도전성 필름의 제 1 투명 도전성 박막 상에, 실시예 1 과 동일하게 하여 구리로 이루어지는 금속층을 50 ㎚ 의 두께로 형성하여, 도전성 적층체를 얻었다.
[실시예 4 ∼ 10, 비교예 4]
ITO 막의 형성에 사용하는 타깃의 산화인듐과 산화주석의 비율, 및 제막 두께를 표 1 에 나타내는 바와 같이 변경한 것 이외에는, 실시예 3 과 동일하게 하여, 도전성 적층체를 얻었다.
[비교예 1]
두께 50 ㎛ 의 폴리에틸렌테레프탈레이트 필름으로 이루어지는 필름 기재의 일방의 면에, 실시예 2 와 동일하게 유전체층을 형성하였다. Ar 및 O2 를 도입한 감압 하에서, 산화인듐과 산화주석을 90 : 10 의 중량비로 갖는 소결체의 타깃 재료를 사용하여, DC 마그네트론 스퍼터법에 의해, 유전체층 상에 Sn 과 In 의 원자수 비 Sn/In 이 0.10 인 인듐-주석 복합 산화물로 이루어지는 투명 도전성 박막을 20 ㎚ 의 두께로 형성하여, 기재 상에 투명 도전성 박막을 1 층만 갖는 투명 도전성 필름을 얻었다. 이 투명 도전성 필름의 투명 도전성 박막 상에, 실시예 1 과 동일하게 하여 구리로 이루어지는 금속층을 50 ㎚ 의 두께로 형성하여, 도전성 적층체를 얻었다.
[비교예 2]
실시예 3 과 동일하게, 두께 50 ㎛ 의 폴리에틸렌테레프탈레이트 필름 기재의 일방의 면에 유전체층을 형성하였다. 이 유전체층 상에, 비교예 1 과 동일하게 하여, Sn/In 비가 0.08 인 ITO 막을 막두께 25 ㎚ 로 형성하고, 그 위에 구리로 이루어지는 금속층을 50 ㎚ 의 두께로 형성하여, 도전성 적층체를 얻었다.
[비교예 3]
상기 비교예 2 에 있어서, ITO 막의 형성에 사용하는 타깃의 산화인듐과 산화주석의 중량비를 88 : 12 (ITO 막의 Sn/In 비=0.13) 로 변경한 것 이외에는, 비교예 2 와 동일하게 하여, 도전성 적층체를 얻었다.
<평가>
실온 하에서, 암모니아 수용액 (농도 8 중량%) 100 중량부에 대해 염화암모늄 8 중량부를 혼합한 용액 (에천트) 에, 각 실시예 및 비교예에서 얻어진 도전성 적층체를 10 분간 침지시켜, 구리층을 에칭 제거하였다.
구리층을 형성하기 전의 투명 도전성 필름 및 도전성 적층체로부터 구리층을 에칭에 의해 제거한 투명 도전성 필름의 각각을, 140 ℃ 의 열풍 오븐에서 90 분간 가열하여, ITO 의 결정화를 실시하였다. 결정화 후의 도전성 박막 (적층체) 의 표면 저항을 4 단자법에 의해 측정하였다.
각 실시예 및 비교예의 ITO 막의 제막에 사용한 타깃 중의 산화인듐과 산화주석의 합계에 대한 산화주석의 양 (중량%), ITO 막 중의 Sn/In 비, 및 구리층을 에칭에 의해 제거하는 전후에서의 표면 저항을 표 1 에 나타낸다. 표 1 중, ITO1 은, 제 1 투명 도전성 박막 (금속층측의 ITO 막), ITO2 는, 제 2 투명 도전성 박막 (기재측의 ITO 막) 을 나타낸다.
Figure pat00001
기재 상에 투명 도전성 박막을 1 층만 갖는 비교예 1 ∼ 3 에서는, 구리층을 형성 후에 에칭 제거한 경우의 표면 저항이, 구리층 형성 전에 비하여 약 8 % ∼ 13 % 증가되어 있었다. 또, 금속층측의 투명 도전성 박막 (ITO1) 에 있어서의 불순물 금속 (Sn) 의 함유비가, 기재측의 투명 도전성 박막 (ITO2) 보다 큰 비교예 2 에 있어서도, 표면 저항의 증가가 보여졌다. 이에 반하여, 실시예 1 ∼ 10 에서는, 구리층을 에칭 제거한 후에도 저항의 변화가 작았다. 이 점에서, Sn 함유량이 작은 제 1 투명 도전성 박막을 형성함으로써, 저항의 증가가 억제되는 것을 알 수 있다.
1 : 투명 기재
2 : 투명 도전성 박막 적층체
21, 22, 23, 25 : 투명 도전성 박막
3, 4 : 금속층
10 : 도전성 적층체
100 : 투명 도전성 적층체
121 ∼ 126 : 투명 전극
131 ∼ 136 : 패턴 배선
231 ∼ 236 : 접속부
150 : 제어 수단

Claims (16)

  1. 투명 기재의 적어도 일방의 면에, 적어도 2 층의 투명 도전성 박막으로 이루어지는 투명 도전성 박막 적층체 및 금속층이 이 순서로 형성된 도전성 적층체로서,
    상기 투명 도전성 박막 적층체에 있어서, 상기 금속층에 가장 근접한 제 1 투명 도전성 박막은, 금속 산화물층 또는 주금속과 1 종 이상의 불순물 금속을 함유하는 복합 금속 산화물층이고, 제 1 투명 도전성 박막 이외의 투명 도전성 박막은, 주금속과 1 종 이상의 불순물 금속을 함유하는 복합 금속 산화물층이고,
    상기 제 1 투명 도전성 박막에 있어서의 불순물 금속의 함유비가, 상기 투명 도전성 박막 적층체를 구성하는 다른 어떤 투명 도전성 박막에 있어서의 불순물 금속의 함유비보다 작고,
    상기 투명 도전성 박막 적층체를 구성하는 모든 투명 도전성 박막이 결정질막인, 도전성 적층체.
  2. 제 1 항에 있어서,
    상기 투명 도전성 박막 적층체 중에서 가장 불순물 금속의 함유비가 큰 투명 도전성 박막에 있어서의 불순물 금속의 함유비와, 상기 제 1 투명 도전성 박막에 있어서의 불순물 금속의 함유비의 차가, 0.005 ∼ 0.23 인, 도전성 적층체.
  3. 제 1 항에 있어서,
    상기 제 1 투명 도전성 박막에 있어서의 불순물 금속의 함유비가 0.08 이하인, 도전성 적층체.
  4. 제 1 항에 있어서,
    상기 투명 도전성 박막 적층체 중에서 가장 불순물 금속의 함유비가 높은 투명 도전성 박막에 있어서의 불순물 금속의 함유비가 0.04 ∼ 0.31 인, 도전성 적층체.
  5. 제 1 항에 있어서,
    상기 제 1 투명 도전성 박막의 두께가, 투명 도전성 박막 적층체의 전체의 두께에 대해 6 % 이상인, 도전성 적층체.
  6. 제 1 항에 있어서,
    상기 투명 도전성 박막 적층체를 구성하는 모든 투명 도전성 박막은, 주금속이 In 인, 도전성 적층체.
  7. 제 6 항에 있어서,
    상기 투명 도전성 박막 적층체를 구성하는 모든 투명 도전성 박막은, 불순물 금속으로서 Sn 을 함유하는, 도전성 적층체.
  8. 제 7 항에 있어서,
    상기 제 1 투명 도전성 박막에 있어서의 In 에 대한 Sn 의 함유비가, 0.08 이하이고, 제 1 투명 도전성 박막 이외의 상기 투명 도전성 박막 적층체를 구성하는 투명 도전성 박막 전체에 있어서의 In 에 대한 Sn 의 함유비가, 0.08 ∼ 0.13 인, 도전성 적층체.
  9. 제 1 항에 있어서,
    상기 투명 도전성 박막 적층체가, 상기 제 1 투명 도전성 박막 및 상기 제 1 투명 도전성 박막보다 기재측에 형성된 1 층의 투명 도전성 박막의 2 층으로 이루어지는, 도전성 적층체.
  10. 제 1 항에 있어서,
    상기 제 1 투명 도전성 박막과 상기 금속층이 인접하고 있는, 도전성 적층체.
  11. 제 1 항에 있어서,
    상기 투명 기재가 가요성 필름인, 도전성 적층체.
  12. 투명 기재 상에, 패턴화된 복수의 투명 전극으로 이루어지는 투명 전극부 및 패턴 배선부를 갖고, 패턴 배선부가 각 투명 전극부에 접속되어 있는 패턴 배선이 형성된 투명 도전성 적층체로서,
    상기 패턴 배선부는, 투명 기재 상에 적어도 2 층의 투명 도전성 박막으로 이루어지는 투명 도전성 박막 적층체 및 금속층을 이 순서로 갖고,
    상기 투명 전극부는, 투명 기재 상에 상기 투명 도전성 박막 적층체를 갖고,
    상기 투명 도전성 박막 적층체에 있어서, 상기 금속층에 가장 근접한 제 1 투명 도전성 박막에 있어서의 불순물 금속의 함유비가, 상기 투명 도전성 박막 적층체를 구성하는 다른 어떤 투명 도전성 박막에 있어서의 불순물 금속의 함유비보다 작고,
    상기 투명 도전성 박막 적층체를 구성하는 모든 투명 도전성 박막이 결정질막인, 패턴 배선이 형성된 투명 도전성 적층체.
  13. 제 1 항 내지 제 11 항 중 어느 한 항에 기재된 도전성 적층체의 금속층의 면내의 일부를 에칭에 의해 제거하여, 패턴 배선부를 형성하고,
    상기 금속층이 제거된 투명 도전성 박막 적층체의 노출부에 있어서, 투명 도전성 박막 적층체의 면내의 일부를 에칭에 의해 제거하여 패턴화된 투명 전극을 형성함으로써 얻어질 수 있는 패턴 배선이 형성된 투명 도전성 적층체.
  14. 투명 기재 상에, 패턴화된 복수의 투명 전극으로 이루어지는 투명 전극부 및 패턴 배선부를 갖고, 패턴 배선부가 각 투명 전극에 접속되어 있는, 패턴 배선이 형성된 투명 도전성 적층체를 제조하는 방법으로서,
    제 1 항 내지 제 11 항 중 어느 한 항에 기재된 도전성 적층체를 준비하는 공정,
    상기 금속층의 면내의 일부를 에칭에 의해 제거하여, 패턴 배선부를 형성하는 공정, 및
    상기 금속층이 제거된 투명 도전성 박막 적층체의 노출부에 있어서, 투명 도전성 박막 적층체의 면내의 일부를 에칭에 의해 제거하여 패턴화된 투명 전극을 형성하는 공정을 이 순서로 갖는, 패턴 배선이 형성된 투명 도전성 적층체의 제조 방법.
  15. 제 12 항에 기재된 패턴 배선이 형성된 투명 도전성 적층체를 구비하는 광학 디바이스.
  16. 제 12 항에 기재된 패턴 배선이 형성된 투명 도전성 적층체를 구비하는 터치 패널.
KR1020207018480A 2011-06-17 2012-06-14 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스 KR20200078719A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-135436 2011-06-17
JP2011135436A JP5473990B2 (ja) 2011-06-17 2011-06-17 導電性積層体、パターン配線付き透明導電性積層体、および光学デバイス。
PCT/JP2012/065253 WO2012173192A1 (ja) 2011-06-17 2012-06-14 導電性積層体、パターン配線付き透明導電性積層体、および光学デバイス

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025318A Division KR20190103489A (ko) 2011-06-17 2012-06-14 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스

Publications (1)

Publication Number Publication Date
KR20200078719A true KR20200078719A (ko) 2020-07-01

Family

ID=47357173

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020207018480A KR20200078719A (ko) 2011-06-17 2012-06-14 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스
KR1020197025318A KR20190103489A (ko) 2011-06-17 2012-06-14 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스
KR1020157036691A KR102018414B1 (ko) 2011-06-17 2012-06-14 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스
KR1020187008395A KR20180032695A (ko) 2011-06-17 2012-06-14 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스
KR1020137030243A KR20140009493A (ko) 2011-06-17 2012-06-14 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020197025318A KR20190103489A (ko) 2011-06-17 2012-06-14 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스
KR1020157036691A KR102018414B1 (ko) 2011-06-17 2012-06-14 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스
KR1020187008395A KR20180032695A (ko) 2011-06-17 2012-06-14 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스
KR1020137030243A KR20140009493A (ko) 2011-06-17 2012-06-14 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스

Country Status (7)

Country Link
US (1) US9674946B2 (ko)
EP (1) EP2722853B1 (ko)
JP (1) JP5473990B2 (ko)
KR (5) KR20200078719A (ko)
CN (1) CN103608872B (ko)
TW (2) TW201530238A (ko)
WO (1) WO2012173192A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5473990B2 (ja) 2011-06-17 2014-04-16 日東電工株式会社 導電性積層体、パターン配線付き透明導電性積層体、および光学デバイス。
JP2014164882A (ja) * 2013-02-22 2014-09-08 Dainippon Printing Co Ltd 信頼性・加工性に優れた積層体およびフィルムセンサ並びに積層体製造方法
JP3183365U (ja) * 2013-02-25 2013-05-16 ファナック株式会社 工作機械の回転テーブル
JP6207846B2 (ja) 2013-03-04 2017-10-04 富士フイルム株式会社 透明導電性フィルムおよびタッチパネル
JP2014194720A (ja) * 2013-03-29 2014-10-09 Dainippon Printing Co Ltd タッチパネルセンサ、タッチパネルモジュールおよびタッチパネルセンサの製造方法
KR20140122338A (ko) 2013-04-09 2014-10-20 쓰리엠 이노베이티브 프로퍼티즈 캄파니 터치패널, 그 제조방법 및 터치패널용 Ag-Pd-Nd 합금
JP6275961B2 (ja) 2013-06-26 2018-02-07 富士フイルム株式会社 光学フィルム及び表示装置
CN104253165A (zh) * 2013-06-27 2014-12-31 海洋王照明科技股份有限公司 太阳能电池器件及其制备方法
EP2942700B1 (en) * 2013-11-27 2021-06-09 LG Chem, Ltd. Manufacturing method for conductive structure
JP5917480B2 (ja) * 2013-12-09 2016-05-18 アルプス電気株式会社 静電センサ
JP5848786B2 (ja) * 2014-02-04 2016-01-27 日東電工株式会社 導電性積層体、パターン配線付き透明導電性積層体、および光学デバイス。
JP6211557B2 (ja) 2014-04-30 2017-10-11 日東電工株式会社 透明導電性フィルム及びその製造方法
JP6261540B2 (ja) * 2014-04-30 2018-01-17 日東電工株式会社 透明導電性フィルム及びその製造方法
CN106460153B (zh) * 2014-04-30 2019-05-10 日东电工株式会社 透明导电性膜及其制造方法
TWI595507B (zh) * 2014-06-18 2017-08-11 Geomatec Co Ltd Laminates, methods of making the same, and electronic machines
KR102422911B1 (ko) * 2014-06-30 2022-07-21 스미토모 긴조쿠 고잔 가부시키가이샤 도전성 기판, 적층 도전성 기판, 도전성 기판 제조방법 및 적층 도전성 기판 제조방법
CN107112073B (zh) * 2014-12-26 2020-09-01 国立研究开发法人产业技术综合研究所 柔性导电膜及其制造方法
JP5976970B1 (ja) * 2015-02-24 2016-08-24 日東電工株式会社 光透過性フィルム
KR102475311B1 (ko) * 2015-02-25 2022-12-06 가부시키가이샤 브이티에스 터치센서 터치 패널용 도전성 적층체, 및 터치 패널용 도전성 적층체의 제조 방법
US10353497B2 (en) * 2015-03-04 2019-07-16 Kaneka Corporation Substrate with conductive layers, substrate with touch-panel transparent electrodes, and method for fabricating same
KR101999706B1 (ko) * 2015-03-16 2019-07-12 주식회사 엘지화학 전도성 구조체 및 이를 포함하는 전자 소자
WO2016171097A1 (ja) * 2015-04-24 2016-10-27 株式会社アルバック 透明導電性基板及びその製造方法、並びに、透明導電性基板の製造装置
KR102367249B1 (ko) * 2015-07-28 2022-02-25 삼성디스플레이 주식회사 플렉서블 터치 패널 및 플렉서블 터치 패널의 제조 방법
KR102587363B1 (ko) * 2015-07-31 2023-10-10 스미토모 긴조쿠 고잔 가부시키가이샤 도전성 기판 및 도전성 기판 제조방법
JP6600550B2 (ja) * 2015-12-16 2019-10-30 日東電工株式会社 金属層積層透明導電性フィルムおよびそれを用いたタッチセンサ
JP6617607B2 (ja) * 2016-02-29 2019-12-11 住友金属鉱山株式会社 成膜方法及びこれを用いた積層体基板の製造方法
KR102159491B1 (ko) 2016-05-09 2020-09-24 주식회사 엘지화학 도전성 투광 필름
US10452888B2 (en) * 2016-11-24 2019-10-22 Boe Technology Group Co., Ltd. Flexible touch panel, flexible display panel and flexible display apparatus, and fabricating method thereof
CN109426397B (zh) * 2017-08-22 2020-08-04 京东方科技集团股份有限公司 触控结构的制备方法、触控结构
CN110096169B (zh) * 2018-01-30 2021-01-22 京东方科技集团股份有限公司 触控基板及其制造方法、电子装置
JP7129830B2 (ja) * 2018-06-19 2022-09-02 日東電工株式会社 樹脂フィルム、導電性フィルム及び積層フィルムの製造方法
JP7114446B2 (ja) * 2018-11-28 2022-08-08 日東電工株式会社 導電性フィルム、および、そのパターニング方法
WO2021157494A1 (ja) 2020-02-03 2021-08-12 日東電工株式会社 透明導電層、透明導電性シート、タッチセンサ、調光素子、光電変換素子、熱線制御部材、アンテナ、電磁波シールド部材および画像表示装置
KR102655699B1 (ko) * 2020-02-20 2024-04-08 동우 화인켐 주식회사 안테나 적층체 및 이를 포함하는 디스플레이 장치
TWI824213B (zh) * 2020-12-19 2023-12-01 逢甲大學 可撓式透明導電複合膜及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63113585A (ja) 1986-10-06 1988-05-18 アンダス・コーポレイション 透明電極ならびにその製法および用途

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102928A (ja) * 1986-10-20 1988-05-07 グンゼ株式会社 金属膜積層体
JPH0843841A (ja) * 1994-07-27 1996-02-16 Toppan Printing Co Ltd 透明導電膜の形成方法
JPH11335815A (ja) * 1998-05-20 1999-12-07 Nippon Sheet Glass Co Ltd 透明導電膜付き基板および成膜装置
US6743488B2 (en) 2001-05-09 2004-06-01 Cpfilms Inc. Transparent conductive stratiform coating of indium tin oxide
JP4438381B2 (ja) * 2003-11-05 2010-03-24 株式会社ブリヂストン 結晶性ito膜、ito膜の結晶化方法、透明導電性フィルム、タッチパネル及び色素増感型太陽電池
JP2005244083A (ja) * 2004-02-27 2005-09-08 Hayashi Junyaku Kogyo Kk 導電膜用エッチング液組成物
JP2005268616A (ja) 2004-03-19 2005-09-29 Tosoh Corp 透明導電膜およびその製造方法
JP4528651B2 (ja) * 2005-03-01 2010-08-18 日東電工株式会社 透明導電性フィルムおよびタッチパネル
JP4804867B2 (ja) * 2005-10-18 2011-11-02 出光興産株式会社 透明導電膜、透明電極、電極基板及びその製造方法
CN102337505A (zh) 2005-09-01 2012-02-01 出光兴产株式会社 溅射靶、透明导电膜、透明电极和电极基板及其制造方法
JP5101038B2 (ja) 2006-05-19 2012-12-19 株式会社フジクラ 電極基板の製造方法、電極基板の評価方法
JP4721359B2 (ja) 2006-09-12 2011-07-13 日東電工株式会社 透明導電性積層体及びそれを備えたタッチパネル
JP4667471B2 (ja) 2007-01-18 2011-04-13 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
JP4821670B2 (ja) * 2007-03-26 2011-11-24 旭硝子株式会社 補助配線付き電極基体の製造方法
JP2009093911A (ja) 2007-10-09 2009-04-30 Panasonic Corp 透明電極及び透明電極を備えた表示装置
KR101000057B1 (ko) 2008-02-04 2010-12-10 엘지전자 주식회사 다층 투명전도층을 구비한 태양전지 이의 제조방법
JP4931858B2 (ja) * 2008-05-13 2012-05-16 パナソニック株式会社 有機エレクトロルミネッセント素子の製造方法
JP5572932B2 (ja) * 2008-09-03 2014-08-20 凸版印刷株式会社 透明導電性フィルムおよびタッチパネル
US8269744B2 (en) * 2008-09-05 2012-09-18 Mitsubishi Electric Corporation Touch screen, touch panel and display device
JP2010212085A (ja) 2009-03-10 2010-09-24 Toppan Printing Co Ltd 透明導電薄膜
JP2011034806A (ja) 2009-07-31 2011-02-17 Nissha Printing Co Ltd 貼合わせ適性に優れた透明導電性フィルム及びこれを用いたタッチパネル
JP5556436B2 (ja) * 2009-10-13 2014-07-23 東洋紡株式会社 透明導電性積層フィルム及び透明導電性積層シート並びにタッチパネル
JP2011154442A (ja) * 2010-01-26 2011-08-11 Sony Corp センサ素子及び表示装置
JP5473990B2 (ja) 2011-06-17 2014-04-16 日東電工株式会社 導電性積層体、パターン配線付き透明導電性積層体、および光学デバイス。

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63113585A (ja) 1986-10-06 1988-05-18 アンダス・コーポレイション 透明電極ならびにその製法および用途

Also Published As

Publication number Publication date
EP2722853A4 (en) 2015-02-25
KR20160005139A (ko) 2016-01-13
JP2013001009A (ja) 2013-01-07
CN103608872A (zh) 2014-02-26
JP5473990B2 (ja) 2014-04-16
EP2722853A1 (en) 2014-04-23
KR102018414B1 (ko) 2019-09-04
TWI551925B (zh) 2016-10-01
KR20190103489A (ko) 2019-09-04
KR20180032695A (ko) 2018-03-30
EP2722853B1 (en) 2018-08-22
US20140102764A1 (en) 2014-04-17
WO2012173192A1 (ja) 2012-12-20
KR20140009493A (ko) 2014-01-22
CN103608872B (zh) 2017-12-26
TW201530238A (zh) 2015-08-01
US9674946B2 (en) 2017-06-06
TW201305698A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
JP5473990B2 (ja) 導電性積層体、パターン配線付き透明導電性積層体、および光学デバイス。
KR102650752B1 (ko) 금속층 적층 투명 도전성 필름 및 그것을 사용한 터치 센서
JP5914036B2 (ja) 導電性積層フィルムの製造方法
CN102881357B (zh) 一种复合透明导电薄膜
KR101849449B1 (ko) 전도성 구조체 및 이의 제조방법
KR101671169B1 (ko) 메탈 메쉬형 터치 스크린 패널 및 그 제조방법
JP6292225B2 (ja) 透明導電体
JP6096869B2 (ja) 導電性積層体、パターン配線付き透明導電性積層体、および光学デバイス
KR101241632B1 (ko) 터치 패널의 제조 방법
JP5848786B2 (ja) 導電性積層体、パターン配線付き透明導電性積層体、および光学デバイス。
JP2015219690A (ja) 透明導電デバイス、及び、タッチパネル
CN111240507A (zh) 导电性薄膜和其图案化方法
KR101629665B1 (ko) 메탈 메쉬형 터치 스크린 패널 및 그 제조방법
WO2015190227A1 (ja) 透明導電体の製造方法
WO2014181538A1 (ja) 透明導電体及びその製造方法
KR101940693B1 (ko) 전도성 구조체 및 이의 제조방법
KR20160069823A (ko) 전도성 구조체 및 이의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2021101000886; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20210408

Effective date: 20210714