TWI564161B - 透明導電性膜及其製造方法 - Google Patents

透明導電性膜及其製造方法 Download PDF

Info

Publication number
TWI564161B
TWI564161B TW105114021A TW105114021A TWI564161B TW I564161 B TWI564161 B TW I564161B TW 105114021 A TW105114021 A TW 105114021A TW 105114021 A TW105114021 A TW 105114021A TW I564161 B TWI564161 B TW I564161B
Authority
TW
Taiwan
Prior art keywords
transparent conductive
conductive layer
layer
film
indium
Prior art date
Application number
TW105114021A
Other languages
English (en)
Other versions
TW201630716A (zh
Inventor
Nozomi Fujino
Tomotake Nashiki
Daiki Kato
Hironobu Machinaga
Kazuaki Sasa
Eri Ueda
Tomoya Matsuda
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201630716A publication Critical patent/TW201630716A/zh
Application granted granted Critical
Publication of TWI564161B publication Critical patent/TWI564161B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/562—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks for coating elongated substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Thermal Sciences (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)
  • Non-Insulated Conductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Description

透明導電性膜及其製造方法
本發明係關於一種透明導電性膜及其製造方法。
先前，作為透明導電性膜所周知的是於玻璃基材上形成有ITO膜(銦-錫複合氧化物膜)之所謂導電性玻璃。另一方面，玻璃基材之可撓性、加工性較差，存在無法用於某些用途之情況。因此，近年來，基於除可撓性、加工性以外耐衝擊性亦優異且輕量等優點，提出有於以聚對苯二甲酸乙二酯膜為代表之各種高分子膜基材上形成有ITO膜之透明導電性膜。
對以觸控面板為代表之透明導電材料要求高透明、高透過、高耐久性等特性。作為用以提高透過率之方案，已知於透明薄膜之濺鍍成膜時以使薄膜中之濺鍍氣體之構成原子成為0.05原子%以下之方式進行濺鍍的構成等(參照專利文獻1)。
此外，為了應對觸控面板之大畫面化，向高感度(操作性提高)及低消耗電力之目標靠攏，對形成於高分子膜基材上之ITO膜之關於比電阻值減小及表面電阻值減小之要求提高。作為實現不僅光透過性優異且比電阻較小之透明導電性膜之對策，提出有藉由將靶材上之水平方向磁場設為50mT以上之磁控濺鍍法而於膜基材上形成ITO膜之技術(參照專利文獻2)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2002-371355號公報
[專利文獻2]國際公開第2013/080995號
雖然利用上述技術而比電阻就某些用途而言得以充分降低，但本發明者等人自下一代透明導電性膜之開發之觀點出發，正推進關於進一步低比電阻化之研究。因此，嘗試自ITO膜之形成製程及組成兩方面尋求解決之道。
圖3係模式性地表示藉由濺鍍而形成ITO膜之製程之概念圖。被導入至濺鍍室內之以氬氣為主成分之濺鍍氣體(視需要包含氧氣)和因ITO靶13與搬送膜基材之輥52之間的電位差所產生之電子發生碰撞而離子化，從而產生電漿5。如此所產生之離子(尤其氬離子4)碰撞於靶13，所飛出之靶材粒子2'堆積於高分子膜基材1上，藉此形成透明導電層2。
此時存在如下情況：碰撞於靶13之離子之一部分自靶13反彈而飛向基材1側，作為氬原子4'進入透明導電層2。又，存在透明導電層2除氬原子以外亦進入有源自高分子膜基材1所含之水分或有機成分或者濺鍍環境中之水分等的氫原子6之情況。
本發明者等人基於是否透明導電層中所進入之氬原子或氫原子等會作為雜質產生作用而該等會對電阻特性造成影響的預測而反覆進行研究。
本發明之目的在於提供一種實現透明導電層之低電阻特性的透明導電性膜。
本發明者等人為達成上述目的經過努力研究，結果基於如下新的技術見解而完成本發明，即，透明導電層所含之雜質與電阻值之間 存在一定之相關性，藉由對其加以控制而可達成上述目的。
即，本發明係關於一種透明導電性膜，其係具備高分子膜基材、與藉由使用包含氬氣之濺鍍氣體之濺鍍法而形成於上述高分子膜基材之至少一面側的透明導電層者，且上述透明導電層中之氬原子之存在原子量為0.24atomic%以下，上述透明導電層中之氫原子之存在原子量為13×1020atoms/cm3以下，上述透明導電層之比電阻為1.1×10-4Ω‧cm以上且2.8×10-4Ω‧cm以下。
該透明導電性膜中，由於將藉由濺鍍法所形成之透明導電層中之氬原子之存在原子量(以下亦簡稱為「存在量」)設為0.24atomic%以下且將氫原子之存在原子量設為13×1020atoms/cm3以下之極低值，故而可效率良好地實現透明導電層之低電阻化。其原因並不限定於哪一種理論，推測原因如下。濺鍍步驟時透明導電層中所進入之氬原子及氫原子作為雜質產生作用。透明導電層之電阻特性取決於材料固有之移動率與載子密度，一般而言，透明導電層中之雜質會抑制結晶成長或引起中子散射而導致移動率下降，因此認為若透明導電層中所進入之氬原子及氫原子之存在量較多則透明導電層之電阻值變高。該透明導電性膜由於將透明導電層中之氬原子及氫原子之存在量抑制為較低，故而可增大透明導電層之移動率，藉此可有效地達成透明導電層之低電阻化。
若透明導電層中之氬原子之存在量超過0.24atomic%或氫原子之存在原子量超過13×1020atoms/cm3，則有氬原子或氫原子之作為雜質之作用變大，引起載子散射及抑制結晶成長而使透明導電層之移動率下降之虞。
又，該透明導電性膜由於將透明導電層中之氬原子及氫原子之存在量抑制為極低量，故而可將透明導電層之比電阻減小至1.1×10-4Ω‧cm以上且2.8×10-4Ω‧cm以下之範圍，可有助於透明導電性膜之低電阻化。
上述透明導電層中之碳原子之存在原子量較佳為10.5×1020atoms/cm3以下。濺鍍時存在透明導電層中進入主要源自高分子膜基材所含之有機成分的碳原子之情況。透明導電層中之碳原子亦與氬原子或氫原子同様地作為雜質產生作用。藉由將透明導電層中之碳原子之存在量抑制為較低，可增大透明導電層之移動率，藉此可更高效地達成透明導電層之低電阻化。
上述透明導電層較佳為銦-錫複合氧化物層。藉由透明導電層為銦-錫複合氧化物(以下亦稱為「ITO」)層，可形成電阻更低之透明導電層。
上述透明導電層較佳為結晶質。藉由使透明導電層成為結晶質而具有透明性提高、進而加濕熱試驗後之電阻變化較小、加濕熱可靠性提高等優點。
上述銦-錫複合氧化物層中之氧化錫之含量較佳為相對於氧化錫與氧化銦之合計量為0.5重量%~15重量%。藉此可提高載子密度，進一步促進低比電阻化。上述氧化錫之含量可根據透明導電層之比電阻而於上述範圍中適當選擇。
上述透明導電層較佳為具有積層有複數層銦-錫複合氧化物層之結構，且上述複數層銦-錫複合氧化物層中之至少2層之錫存在量互不相同。藉由不僅對透明導電層中之氬原子及氫原子之存在量作出限定且將透明導電層設為上述特定之層結構，可促進結晶轉化時間之縮短化或透明導電層之進一步之低電阻化。
較佳為上述銦-錫複合氧化物層均為結晶質。藉由所有之銦-錫複合氧化物層均為結晶質而具有透明導電性膜之透明性提高、進而加濕熱試驗後之電阻變化較小、加濕熱可靠性提高等優點。
本發明之一實施形態中，上述透明導電層較佳為自上述高分子膜基材側起依序具有第1銦-錫複合氧化物層及第2銦-錫複合氧化物層，且上述第1銦-錫複合氧化物層中之氧化錫之含量相對於氧化錫與氧化銦之合計量為6重量%~15重量%，上述第2銦-錫複合氧化物層中之氧化錫之含量相對於氧化錫與氧化銦之合計量為0.5重量%~5.5重量%。藉由設為上述雙層結構，可實現透明導電層之低比電阻化及結晶轉化時間之縮短。
本發明之一實施形態中，該透明導電性膜於上述高分子膜基材與上述透明導電層之間具備利用濕式塗佈法所形成之有機底塗層。藉此高分子膜基材之表面存在平滑化之傾向，因此形成於其上之ITO膜亦會變得平滑化，其結果可有助於ITO膜之低電阻化。又，藉由具備有機底塗層，易對透明導電性膜之反射率進行調整，因此亦可提高光學特性。
本發明之一實施形態中，該透明導電性膜於上述高分子膜基材與上述透明導電層之間具備利用真空成膜法所形成之無機底塗層。藉由使無機底塗層介置於高分子膜基材與透明導電層之間，可阻斷源自高分子膜基材中之水分或有機成分的氫原子及碳原子向透明導電層之進入，更高效地促進透明導電層之低比電阻化。
本發明之一實施形態中，該透明導電性膜於上述高分子膜之至少一面側依序具備：利用濕式塗佈法所形成之有機底塗層、利用真空成膜法所形成之無機底塗層、及上述透明導電層。
又，本發明係關於一種透明導電性膜之製造方法，其包括如下步驟：步驟A，其係將高分子膜基材置於極限真空度為3.5×10-4Pa以下之真空下；及步驟B，其係於上述高分子膜基材之至少一面側藉由使用包含氬氣之濺鍍氣體並將放電電壓設為100V以上且400V以下之濺鍍法形成透明導電層。
該製造方法包括將高分子膜基材抽真空至特定之極限真空度之步驟A，故而可減少高分子膜基材或濺鍍環境中之水分或有機成分之量，進而可減少透明導電層中所進入之氫原子之量。
進而，該製造方法中將濺鍍時之放電電壓設為100V以上且400V以下之較低值。藉此，可減小於靶上反彈之氬離子到達至高分子膜基材之到達頻度，其結果可減少透明導電層中所進入之氬原子之量。其原因尚不明確，推測原因如下。作為濺鍍氣體之氬氣經離子化而碰撞於靶材時，其動能取決於濺鍍時之放電電壓。認為藉由降低放電電壓而氬離子所具有之動能亦下降，因此於靶上反彈之氬離子無法保持到達高分子膜基材之程度之動能，其結果減小氬原子向透明導電層中之進入量。
該製造方法不僅藉由採用步驟A而達成氫原子向透明導電層中之進入抑制，並且藉由採用步驟B而亦達成氬原子向透明導電層中之進入抑制，因此可高效地形成具有低電阻特性之透明導電層。
上述濺鍍法較佳為RF(Radio Frequency，射頻)重疊DC(Direct Current，直流)濺鍍法。藉由對DC電源併用RF電源之RF疊加DC濺鍍法可更高效地降低放電電壓。
上述步驟B中，較佳為於濺鍍靶表面之水平磁場為20mT以上且200mT以下。藉由於濺鍍時對靶表面施加相對較強之磁場，所產生 之電漿受到該磁場作用而會滯留於靶表面附近。藉此，靶表面附近之電漿密度變高，因此可提高濺鍍氣體向靶之碰撞頻度，其結果即便於較低之放電電壓下亦可高效地濺鍍形成ITO膜。
該製造方法較佳為包括將上述透明導電層加熱而進行結晶轉化之步驟。藉由使透明導電層成為結晶質而具有透明性提高、進而加濕熱試驗後之電阻變化較小、加濕熱可靠性提高等優點。
一實施形態中，該製造方法亦可包括於上述步驟B之前，於上述高分子膜基材之要形成上述透明導電層之面側藉由真空成膜法形成無機底塗層的步驟。藉由使無機底塗層介置於高分子膜基材與透明導電層之間，可阻斷源自高分子膜基材之水分或有機成分的氫原子及碳原子向透明導電層中之進入，可更高效地促進透明導電層之低比電阻化。
1‧‧‧基材
2‧‧‧透明導電層
2'‧‧‧靶材粒子
3‧‧‧底塗層
4‧‧‧底塗層(圖1)
4‧‧‧氬離子(圖3)
4'‧‧‧氬原子
5‧‧‧電漿
10‧‧‧透明導電性膜
11‧‧‧濺鍍室
12‧‧‧間隔壁
13‧‧‧靶
14‧‧‧磁性電極
16‧‧‧DC電源
17‧‧‧RF電極
52‧‧‧溫度調節輥
53‧‧‧送出輥
54‧‧‧捲取輥
55‧‧‧導輥
56‧‧‧導輥
100‧‧‧濺鍍成膜裝置
101‧‧‧筐體
圖1係本發明之一實施形態之透明導電性膜之模式剖視圖。
圖2係表示本發明之一實施形態之濺鍍成膜裝置之構成的概念圖。
圖3係模式性地表示藉由濺鍍形成ITO膜之製程之概念圖。
圖4係利用動態SIMS測定所檢測出之氫原子及碳原子之深度分佈圖。
關於本發明之透明導電性膜之實施形態，一面參照圖式一面於以下進行說明。其中，於圖之局部或整體中，說明所不需之部分被省略，又，為了易於說明，存在放大或縮小等顯示之部分。表示上下等位置關係之用語只要無特別說明，僅用以使說明變得容易，不意欲對本發明之構成作任何限定。
[透明導電性膜]
如圖1所示，透明導電性膜10中，於高分子膜基材1之一面側形成有透明導電層2。再者，透明導電層亦可形成於基材1之兩面側。又，於高分子膜基材1與透明導電層2之間亦可具備1層或2層以上之底塗層。圖1所示之態様中，自高分子膜基材1側起具備底塗層3及4。
<高分子膜基材>
高分子膜基材1具有操作性所需之強度，且於可見光區域具有透明性。作為高分子膜基材，較佳地使用透明性、耐熱性、表面平滑性優異之膜，例如作為其材料，可列舉：聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯等聚酯、聚烯烴、聚環烯烴、聚碳酸酯、聚醚碸、聚芳酯、聚醯亞胺、聚醯胺、聚苯乙烯、降烯等單一成分之高分子或與其他成分之共聚合高分子等。其中，聚酯系樹脂由於透明性、耐熱性及機械特性優異，故而可較佳地使用。作為聚酯系樹脂，尤佳為聚對苯二甲酸乙二酯(PET)或聚萘二甲酸乙二酯(PEN)等。又，高分子膜基材就強度觀點而言較佳為經過延伸處理，更佳為經過雙軸延伸處理。作為延伸處理，並無特別限定，可採用公知之延伸處理。
高分子膜基材之厚度並無特別限定，較佳為2~200μm之範圍內，更佳為2~150μm之範圍內，進而較佳為20~150μm之範圍內。若膜之厚度未達2μm，則存在機械強度不足、使膜呈輥狀而連續地成膜透明導電層2之操作變得困難之情況。另一方面，若膜之厚度超過200μm，則存在透明導電層2之耐擦傷性或形成觸控面板之情形時之打點特性等之提高無法得以實現之情況。
亦可預先對基材之表面實施濺鍍、電暈放電、火焰、紫外線照射、電子束照射、化學轉化、氧化等蝕刻處理或底塗處理而提高與形成於基材上之透明導電層2的密接性。又，亦可於形成透明導電層之前視需要藉由溶劑清洗或超音波清洗等對基材表面進行除塵使之潔淨化。
作為基材1之高分子膜係以將長條膜繞捲成輥狀而成者之形式供給，於其上以輥對輥方式連續地成膜透明導電層2而可獲得長條狀透明導電性膜。
<透明導電層>
透明導電層2係藉由使用包含氬氣之濺鍍氣體之濺鍍法而形成於高分子膜基材1之至少一面側。
透明導電層2中之氬原子之存在原子量只要為0.24atomic%以下即可。進而，氬原子之存在量之上限較佳為0.23atomic%以下，更佳為0.20atomic%以下，進而較佳為0.18atomic%以下。再者，氬原子之存在原子濃度之下限越低越佳，但較佳為超過0.05atomic%，更佳為0.06atomic%以上。若透明導電層中之氬原子之存在量過多，則有氬原子之作為雜質之作用變大，引起載子散射及抑制結晶成長而使透明導電層之移動率降低之虞。另一方面，若氬原子之存在量過少，則儘管大有助於透明導電層之低電阻化，但於結晶轉化時透明導電層之結晶粒度變得過大，其結果有透明導電層之彎曲性下降之虞。再者，認為透明導電層2可能含有之雜質之一部分係源自透明導電層之形成製程，認為氬原子係源自濺鍍法之電漿產生用氬氣。
作為透明導電層中之氬原子之雜質之定量方法，採用拉塞福逆散射分光法。該方法之原理如下所述。若對試樣以高速照射離子(例如He+離子)，則入射離子之一部分因試樣中之原子核而發生彈性逆散射。發生逆散射之離子之能量取決於設為對象之原子核之質量及位置(於試樣中之深度)，因此藉由半導體檢測器獲得散射離子之能量與產量之關係。根據所獲得之能譜進行數值解析，藉此可推算出於試樣深度方向上之元素組成之資訊。測定方法詳見實施例之記載。
於透明導電層為ITO之情形時，通常除Ar以外亦將In、Sn、O設為檢測對象，藉此可高精度地算出Ar之存在原子量。於ITO亦包含上 述以外之追加成分之情形時，亦可將該追加成分作為檢測對象。
透明導電層2中之氫原子之存在原子量只要為13×1020atoms/cm3以下即可。進而，氫原子之存在量之上限較佳為12×1020atoms/cm3以下，更佳為11×1020atoms/cm3以下，進而較佳為9.5×1020atoms/cm3以下。再者，氫原子之存在原子濃度之下限越低越佳，但較佳為0.001×1020atoms/cm3以上，更佳為0.05×1020atoms/cm3以上。若透明導電層中之氫原子之存在量過多，則有氫原子之作為雜質之作用變大，引起載子散射及抑制結晶成長而使透明導電層之移動率降低之虞。另一方面，若氫原子之存在量過少，則儘管大有助於透明導電層之低電阻化，但於結晶轉化時透明導電層之結晶粒度變得過大，其結果有透明導電層之彎曲性下降之虞。再者，認為透明導電層可能含有之作為雜質之氫原子係源自高分子膜基材中所含之水分或有機成分、濺鍍環境中之水分、進而於下層具有由有機物所形成之底塗層之情形時該底塗層中所含之水分或有機成分。
透明導電層2中之碳原子之存在原子量較佳為10.5×1020atoms/cm3以下，更佳為9×1020atoms/cm3以下，進而較佳為5×1020atoms/cm3以下。再者，碳原子之存在原子濃度之下限越低越佳，但較佳為0.001×1020atoms/cm3以上，更佳為0.01×1020atoms/cm3以上。若透明導電層中之碳原子之存在量過多，則有碳原子與氬原子或氫原子同様地作為雜質之作用變大，引起載子散射及抑制結晶成長而使透明導電層之移動率降低之虞。再者，認為透明導電層可能含有之作為雜質之碳原子係源自高分子膜基材中所含之有機成分、或於下層具有由有機物所形成之底塗層之情形時該底塗層中所含之有機成分。
關於透明導電層中之氫原子或碳原子之定量，可一面使用Cs+離子對透明導電層自表面依序進行濺射，一面利用二次離子質譜分析法(Secondary Ion Mass Spectrometry)測定深度方向之雜質量(本分析方法 一般被稱為動態SIMS)。ITO層所含之雜質量係採用ITO膜厚之中心地點(若ITO層為50nm，則為25nm地點)之資料。碳原子或氫原子可於未受到透明導電層表面之污染或基材所含之該元素的影響之情況下進行透明導電層所含之該元素之檢測。測定方法詳見實施例之記載。
透明導電層2之構成材料並無特別限定，可較佳地使用選自由In、Sn、Zn、Ga、Sb、Ti、Si、Zr、Mg、Al、Au、Ag、Cu、Pd、W所組成之群中之至少1種金屬之金屬氧化物。該金屬氧化物中視需要亦可進而包含上述群所示之金屬原子。例如可較佳地使用銦-錫複合氧化物(ITO)、銻-錫複合氧化物(ATO)等，可尤佳地使用ITO。
於使用ITO(銦-錫複合氧化物)作為透明導電層2之構成材料之情形時，關於該金屬氧化物中之氧化錫(SnO2)含量，相對於氧化錫與氧化銦(In2O3)之合計量，較佳為0.5重量%~15重量%，更佳為3~15重量%，進而較佳為5~12重量%，尤佳為6~12重量%。若氧化錫之量過少，則存在ITO膜之耐久性較差之情況。又，若氧化錫之量過多，則存在ITO膜難以進行結晶轉化、透明性或電阻值之穩定性不充分之情況。
本說明書中之所謂“ITO”，只要為至少包含銦(In)與錫(Sn)之複合氧化物即可，亦可包含該等以外之追加成分。作為追加成分，例如可列舉In、Sn以外之金屬元素，具體而言，可列舉：Zn、Ga、Sb、Ti、Si、Zr、Mg、Al、Au、Ag、Cu、Pd、W、Fe、Pb、Ni、Nb、Cr、Ga及該等之組合。追加成分之含量並無特別限制，可設為3重量%以下。
透明導電層2亦可具有積層有錫存在量互不相同之複數層銦-錫複合氧化物層之結構。於該情形時，ITO層可為2層亦可為3層以上。
於透明導電層2具有自高分子膜基材1側起依序積層有第1銦-錫複合氧化物層及第2銦-錫複合氧化物層之雙層結構之情形時，關於第1 銦-錫複合氧化物層中之氧化錫含量，相對於氧化錫與氧化銦之合計量，較佳為6重量%~15重量%，更佳為6~12重量%，進而較佳為6.5~10.5重量%。又，關於第2銦-錫複合氧化物層中之氧化錫含量，相對於氧化錫與氧化銦之合計量，較佳為0.5重量%~5.5重量%，更佳為1~5.5重量%，進而較佳為1~5重量%。藉由將各ITO層中之錫量設為上述範圍內，可製作比電阻較小、藉由加熱而實現結晶轉化之時間較短之透明導電膜。
於透明導電層2具有自高分子膜基材1側起依序積層有第1銦-錫複合氧化物層、第2銦-錫複合氧化物層及第3銦-錫複合氧化物層之3層結構之情形時，關於第1銦-錫複合氧化物層中之氧化錫含量，相對於氧化錫與氧化銦之合計量，較佳為0.5重量%~5.5重量%，更佳為1~4重量%，進而較佳為2~4重量%。又，關於第2銦-錫複合氧化物層中之氧化錫含量，相對於氧化錫與氧化銦之合計量，較佳為6重量%~15重量%，更佳為7~12重量%，進而較佳為8~12重量%。又，關於第3銦-錫複合氧化物層中之氧化錫含量，相對於氧化錫與氧化銦之合計量，較佳為0.5重量%~5.5重量%，更佳為1~4重量%，進而較佳為2~4重量%。藉由將各ITO層中之錫量設為上述範圍內，可製作比電阻較小之透明導電膜。
藉由將透明導電層2之厚度設為15nm以上且40nm以下、較佳為15nm以上且35nm以下，可較佳地用於觸控面板用途。
透明導電層2可為結晶質，亦可為非晶質。本實施形態中，於藉由濺鍍法形成ITO膜作為透明導電層之情形時，由於基材1若為高分子膜則會有耐熱性之制約，故而無法於較高溫度下進行濺鍍成膜。因此，剛成膜後之ITO實質上為非晶質膜(亦存在一部分已實現結晶化之情況)。此種非晶質之ITO膜與結晶質之ITO膜相比存在出現透過率較低、加濕熱試驗後之電阻變化較大等問題之情況。就該觀點而言，亦 可於暫時形成非晶質之透明導電層後，於大氣中之氧存在下進行退火處理，藉此使透明導電層向結晶膜轉化。藉由使透明導電層進行結晶轉化，具有透明性提高、進而加濕熱試驗後之電阻變化較小、加濕熱可靠性提高等優點。再者，透明導電層亦可為未完全實現向結晶膜之轉化之半結晶膜。若為半結晶膜，則較非晶質膜而更容易獲得上述優點。
透明導電層2為結晶質膜可藉由將透明導電層2於20℃之鹽酸(濃度5重量%)中浸漬15分鐘後進行水洗、乾燥，測定約15mm間之端子間電阻而進行判斷。本說明書中，將經過鹽酸浸漬、水洗、乾燥後15mm間之端子間電阻不超過10kΩ之情形設為ITO膜完成結晶轉化。
藉由加熱使非結晶質之透明導電層進行結晶轉化所需之時間較佳為短時間，但於欲獲得低比電阻膜之情形時，存在結晶轉化時間變長之傾向。例如於使用ITO作為透明導電層之形成材料之情形時，藉由增加氧化錫添加量(例如15重量%)可大幅度降低比電阻。如此摻雜劑濃度之增加係用以降低比電阻之較佳方法，另一方面，由於摻雜劑作為相對於主體(主成分)而言之雜質產生作用，故而增加摻雜劑添加量會導致不易形成理想之結晶結構，結晶化之實現需要更多之能量，因此結晶轉化處理所需之時間變長。
用以使非結晶質之透明導電層實現結晶轉化之加熱時間可於10分鐘~5小時之範圍內適當設定，於考慮到產業用途上之生產性之情形時，較佳為實質上10分鐘以上且150分鐘以下，較佳為10分鐘以上且90分鐘以下，更佳為10分鐘以上且60分鐘以下，進而較佳為10分鐘以上且30分鐘以下。藉由設定於該範圍，可於確保生產性之情況下完成結晶轉化。
用以使非結晶質之透明導電層實現結晶轉化之加熱溫度較佳為110℃~180℃，就因高溫所引起之不良情況(例如PET膜中之低聚物之 析出)之觀點而言，較佳為110℃以上且150℃以下，更佳為110℃以上且140℃以下。藉由設定於該範圍，可於抑制膜基材之不良情況之同時完成透明導電層之結晶轉化。
藉由加熱使非結晶質之透明導電層轉化為結晶質後之透明導電層之表面電阻值較佳為200Ω/□以下，更佳為150Ω/□以下，進而較佳為90Ω/□以下。
作為透明導電層2之比電阻值，只要具有1.1×10-4Ω‧cm以上且2.8×10-4Ω‧cm以下之較低值即可。尤其只要結晶轉化後之透明導電層之比電阻值處於上述範圍內即可。比電阻值較佳為1.1×10-4Ω‧cm以上且2.5×10-4Ω‧cm以下，更佳為1.1×10-4Ω‧cm以上且2.4×10-4Ω‧cm以下，進而較佳為1.1×10-4Ω‧cm以上且2.2×10-4Ω‧cm以下。
又，透明導電層2亦可藉由蝕刻等進行圖案化。例如於靜電電容方式之觸控面板或矩陣式電阻膜方式之觸控面板所使用之透明導電性膜中，較佳為將透明導電層2圖案化為條紋狀。再者，於藉由蝕刻將透明導電層2圖案化之情形時，若先進行透明導電層2之結晶轉化，則存在難以藉由蝕刻進行圖案化之情況。因此，透明導電層2之退火處理可於已將透明導電層2圖案化後進行。
<底塗層>
又，考慮到光學特性或電特性、機械特性等，亦可於基材1與透明導電層2之間形成底塗層。作為底塗層之層結構，可為單層結構，亦可為積層有2層以上之多層結構。
作為底塗層之材料，可列舉：NaF(1.3)、Na3AlF6(1.35)、LiF(1.36)、MgF2(1.38)、CaF2(1.4)、BaF2(1.3)、BaF2(1.3)、SiO2(1.46)、LaF3(1.55)、CeF(1.63)、Al2O3(1.63)等無機物[括弧內之數值表示折射率]，或折射率為1.4~1.6左右之丙烯酸系樹脂、胺基甲 酸酯樹脂、三聚氰胺樹脂、醇酸樹脂、矽氧烷系聚合物、有機矽烷縮合物等有機物，或上述無機物與上述有機物之混合物。
於底塗層為單層結構之情形時，可為由上述無機物所形成之無機底塗層，亦可為由上述有機物或由上述有機物與上述無機物之混合物所形成之有機底塗層。於底塗層為多層結構之情形時，可將無機底塗層進行積層，亦可將有機底塗層進行積層，亦可將無機底塗層與有機底塗層進行組合積層。
於高分子膜基材1與透明導電層2之間較佳為具備藉由濕式塗佈法(例如凹版塗佈法)所形成之有機底塗層3。藉由採用濕式塗佈法，可減小高分子膜基材1之表面粗糙度，可有助於降低透明導電層2之比電阻。就該觀點而言，高分子膜基材1上所形成之有機底塗層3之表面粗糙度Ra較佳為0.1nm~5nm，更佳為0.1nm~3nm，進而較佳為0.1nm~1.5nm。再者，表面粗糙度Ra之測定可藉由使用Seiko Instruments公司製造之掃描式探針顯微鏡(SPI3800)之AFM觀察而進行，可於接觸模式下使用Si3N4製(彈簧常數0.09N/m)探針，以1μm平方掃描方式進行，測定表面粗糙度(Ra)。
有機底塗層3之厚度可於較佳範圍內適當設定，較佳為15nm~1500nm，更佳為20nm~1000nm，最佳為20nm~800nm。藉由設定於上述範圍，可充分抑制表面粗糙度，因此可對低比電阻化發揮較高效果。又，亦可為將折射率相差0.01以上之2種以上之上述有機物或者上述無機物與上述有機物之混合物積層複數層而成之有機底塗層。
於高分子膜基材1與透明導電層2之間較佳為具備藉由真空成膜法(例如濺鍍法或真空蒸鍍法)所形成之無機底塗層4。藉由利用真空成膜法形成密度較高之無機底塗層4，可抑制於以濺鍍方式形成透明導電層2時自高分子膜基材所釋出之水或有機氣體等雜質氣體。其結 果可減少透明導電層內所進入之雜質氣體量，可有助於抑制比電阻。
無機底塗層3之厚度較佳為2nm~100nm，更佳為3nm~50nm，最佳為4nm~30nm。藉由設定於上述範圍，可抑制雜質氣體之釋出。又，亦可為將折射率相差0.01以上之2種以上之無機物積層複數層而成之無機底塗層。
如圖1所示，透明導電性膜10較佳為於高分子膜1之至少一面側依序具備利用濕式塗佈法所形成之有機底塗層3、利用真空成膜法所形成之無機底塗層4及透明導電層2。藉由將上述有機底塗層與上述無機底塗層進行組合，而成為表面平滑且可於濺鍍時抑制雜質氣體之基材，可有效地減小透明導電層之比電阻。再者，上述有機底塗層及上述無機底塗層各自之厚度可根據上述範圍而適當設定。
如此，藉由於高分子膜基材1之透明導電層形成面側形成底塗層，例如即便於透明導電層2被圖案化成複數個透明電極之情形時，亦可減小透明導電層形成區域與透明導電層非形成區域之間之視認性之差。又，於使用膜基材作為透明基材之情形時，底塗層亦可作為抑制低聚物等低分子量成分自高分子膜析出之密封層發揮作用。
於高分子膜基材1之與透明導電層2形成面為相反側之面亦可視需要設置硬塗層或易接著層、抗黏連層等。又，亦可為使用黏著劑等適宜之接著方法而貼合有其他基材者、或於用以與其他基材貼合之黏著劑層等上暫時黏有隔離件等保護層者。
[透明導電性膜之製造方法]
本實施形態之透明導電性膜之製造方法包括：步驟A，其係將高分子膜基材置於極限真空度為3.5×10-4Pa以下之真空下；及步驟B，其係於上述高分子膜基材之至少一面側藉由使用包含氬氣之濺鍍氣體並將放電電壓設為100V以上且400V以下之濺鍍法形成透明導電層。
就獲得長條狀積層體之觀點而言，透明導電層2之成膜較佳為例 如以輥對輥等方式一面搬送基材一面進行。圖2係表示本發明之一實施形態之濺鍍成膜裝置之構成的概念圖。濺鍍成膜裝置100採用輥對輥方式，即，基材1自送出輥53被送出，經由導輥55，藉由溫度調節輥52進行搬送，經由導輥56而被捲取於捲取輥54。將濺鍍成膜裝置100內排氣至特定之壓力以下(排氣機構未作圖示)。溫度調節輥52可將溫度控制於特定溫度。
本實施形態之濺鍍成膜裝置100具備一個濺鍍室11。濺鍍室11係由濺鍍成膜裝置100之筐體101、間隔壁12及溫度調節輥52所圍成之區域，於濺鍍成膜時可形成獨立之濺鍍環境。濺鍍室11具備銦-錫複合氧化物(ITO)靶13、及於該靶13上形成水平磁場之磁性電極14。ITO靶13連接於DC電源16及RF電源17，由該等各電源進行放電，於基材1上形成透明導電層。於濺鍍室11內，藉由DC電源16及RF電源17進行電漿控制，並且將作為電漿產生源之氬氣及氧氣以特定體積比(例如氬氣：氧氣=99：1)導入至濺鍍室11內。
ITO靶13之形狀可為如圖2所示之平板型(平面)，亦可為圓筒型(旋轉體)。
作為ITO靶13，可較佳地使用包含銦-錫複合氧化物之靶(In2O3-SnO2靶)。於使用In2O3-SnO2金屬氧化物靶之情形時，關於該金屬氧化物靶中之氧化錫(SnO2)之量，相對於氧化錫(SnO2)與氧化銦(In2O3)之合計重量，較佳為0.5重量%~15重量%，更佳為3~15重量%，進而較佳為5~12重量%，尤佳為6~12重量%。若靶中之氧化錫之量過少，則存在ITO膜之耐久性變差之情況。又，若氧化錫之量過多，則存在ITO膜難以結晶化、透明性或電阻值之穩定性不充分之情況。
於使用上述ITO靶之RF疊加DC濺鍍成膜時，將濺鍍成膜裝置100內進行排氣直至極限真空度較佳為成為3.5×10-4Pa以下、更佳為成為1.0×10-4Pa以下，將高分子膜基材1置於真空環境下(步驟A)。藉此， 可形成濺鍍成膜裝置100內之水分或由高分子膜基材產生之有機氣體等雜質經去除之環境。實施該步驟之原因在於：水分或有機氣體之存在會使濺鍍成膜中所產生之懸鍵終止而阻礙ITO等導電性氧化物之結晶成長，並且引起透明導電層中之載子散射而降低移動率。
於如此經排氣之濺鍍室11內導入作為濺鍍氣體之Ar等惰性氣體、以及視需要之作為反應性氣體之氧氣等，於1Pa以下之減壓下進行濺鍍成膜。成膜時之濺鍍室11內之放電氣壓較佳為0.09Pa~1Pa，更佳為0.1Pa~0.8Pa。若放電氣壓過高，則存在濺鍍速率下降之傾向，相反地，若放電氣壓過低，則有放電變得不穩定之虞。
本實施形態之濺鍍法中，藉由放電電壓之低電壓化而抑制作為雜質之氬原子進入透明導電層2內。藉由抑制放電電壓而可抑制雜質進入之原因尚未明確，推測如下所述。於較高之放電電壓下進行濺鍍之情形時，朝向靶運動之氬離子具有較高之動能。認為其結果自靶反彈之氬氣於具有高能量之狀態下碰撞於透明導電層2，因此進入透明導電層2之氬原子之量增加。
根據本發明者等人之研究結果，為了降低放電電壓，例如存在將電源設為RF疊加DC電源、於較佳範圍內將濺鍍時之氣壓(放電氣壓)設定為較高(例如0.6Pa)、提高磁體之水平磁場強度(例如100mT)、於較佳範圍內設定放電輸出等方法等。本實施形態之濺鍍法中，採用RF疊加DC電源作為電源而降低實效之放電電壓，並且藉由磁性電極14於靶13上形成相對較強之水平磁場，將系統內之電漿限制於靶13附近之空間內而提高電漿密度，藉此降低放電電壓而抑制氬原子進入透明導電層2內。
本實施形態之濺鍍裝置中所設置之電源之種類並無限定，可為一面參照圖一面加以說明之RF疊加DC電源，亦可為DC電源或MF電源或RF電源，亦可將該等電源進行組合。就有效降低放電電壓之方 面而言，較佳為RF疊加DC電源。放電電壓(絕對值)較佳為100V以上且400V以下，更佳為120V以上且380V以下，更佳為120V以上且300V以下，進而較佳為120V以上且250V以下。藉由設為該等範圍，可確保成膜速率，並且可減小透明導電層2內所進入之雜質量。
又，靶表面之水平磁場之強度可考慮到氬原子之進入量或成膜速度等而進行設定，較佳為20mT以上且200mT以下，更佳為60mT以上且150mT以下，進而較佳為80mT以上且130mT以下。
成膜環境中之水分子之存在會使成膜中所產生之懸鍵終止而阻礙銦系複合氧化物之結晶成長，因此成膜環境中之水之分壓較佳為較小。成膜時之水之分壓相對於惰性氣體之分壓而較佳為1.0%以下，更佳為0.8%以下，進而較佳為0.1%以下。本實施形態中，於成膜開始前利用步驟A將濺鍍裝置內減壓至特定之極限真空度，因此可使成膜時之水分壓成為上述範圍，可形成裝置內之水分或自基材產生之有機氣體等雜質經去除之環境。
形成透明導電層時之膜基材溫度並無特別限定。通常可設為-40℃以上且200℃以下之溫度。
先前，已知藉由將基材溫度設為例如超過100℃且200℃以下之高溫可提高透明導電性膜之結晶轉化性而有助於低電阻化。另一方面，本發明之透明導電性膜由於將氬原子或氫原子等雜質量設於特定範圍內，故而因上述雜質引起之對透明導電層之結晶轉化抑制較小，即便於基材溫度為100℃以下之低溫下製膜所得者亦結晶轉化性良好，可實現低比電阻。
就進一步提高透明導電層之結晶轉化性之觀點而言，膜基材溫度例如為超過100℃且200℃以下，較佳為120℃以上且180℃以下，更佳為130℃以上且160℃以下。
就容易進一步減少透明導電層中之氫原子或碳原子等雜質之觀 點而言，膜基材溫度例如為-40℃以上，較佳為-30℃以上，更佳為-20℃以上，進而較佳為-15℃以上，又，例如為80℃以下，較佳為40℃以下，更佳為30℃以下，進而較佳為20℃以下，尤佳為10℃以下。藉由如此將基材溫度設為低溫，可抑制於濺鍍成膜時源自膜基材之雜質氣體(水或有機溶劑等)之釋出，可抑制氫原子或碳原子之雜質進入至透明導電層中。
再者，本發明中，所謂膜基材溫度係指濺鍍成膜時基材之基底之設定溫度。例如藉由具備成膜轉筒(圖2之實施形態中為溫度調節輥52)之捲繞濺鍍裝置連續地進行成膜之情形時之所謂膜基材溫度係指進行濺鍍成膜之成膜轉筒表面之溫度。
又，利用批次式濺鍍裝置進行濺鍍成膜之情形時之所謂膜基材溫度係指用以載置膜基材之基材保持器表面之溫度。
[實施例]
以下使用實施例詳細地說明本發明，本發明只要未超過其主旨，則並不限定於以下之實施例。實施例中，只要無特別說明，所謂「份」意指「重量份」。又，放電電壓係以絕對值之形式記載。
[實施例1]
(底塗層之形成)
將以固形物成分計2：2：1之重量比包含三聚氰胺樹脂、醇酸樹脂及有機矽烷縮合物之熱硬化型樹脂組合物以固形物成分濃度成為8重量%之方式利用甲基乙基酮進行稀釋。將所獲得之稀釋組合物塗佈於包含厚度50μm之PET膜(三菱樹脂製造，商品名「DIAFOIL」)之高分子膜基材之一主面，於150℃下進行2分鐘之加熱硬化而形成膜厚35nm之有機底塗層。利用AFM(Seiko Instruments公司製造，「SPI3800」)測定所形成之有機底塗層之表面粗糙度，結果Ra為0.5nm。
(透明導電層之形成)
將上述形成有有機底塗層之高分子膜基材設置於真空濺鍍裝置內，充分進行真空排氣以使極限真空度成為0.9×10-4Pa，進行膜之脫氣處理。其後，於導入有Ar及O2(流量比為Ar：O2=99.9：0.1)之真空環境下(0.40Pa)，使用10重量%之氧化錫與90重量%之氧化銦的燒結體作為靶，將膜基材溫度設為130℃，藉由將水平磁場設為100mT之RF疊加DC磁控濺鍍法(放電電壓150V，RF頻率13.56MHz，RF電力相對於DC電力之比(RF電力/DC電力)為0.8)，形成包含厚度20nm之銦-錫複合氧化物層之第1透明導電體層。於該第1透明導電體層上，於導入有Ar及O2(流量比為Ar：O2=99.9：0.1)之真空環境下(0.40Pa)，使用3重量%之氧化錫與97重量%之氧化銦的燒結體作為靶，將膜基材溫度設為130℃，藉由將水平磁場設為100mT之RF疊加DC磁控濺鍍法(放電電壓150V，RF頻率13.56MHz，RF電力相對於DC電力之比(RF電力/DC電力)為0.8)，形成包含厚度5nm之銦-錫複合氧化物層之第2透明導電體層。如此製作將第1透明導電體層與第2透明導電體層積層而成之透明導電層。將所製作之透明導電層於150℃溫風烘箱中進行加熱而實施結晶轉化處理，獲得具有結晶質之透明導電層之透明導電性膜。
[實施例2]
使用10重量%之氧化錫與90重量%之氧化銦的燒結體作為靶而形成厚度25nm之單層之透明導電層，除此以外，以與實施例1相同之方式製作透明導電層及透明導電性膜。
[實施例3]
將膜之脫氣處理中之極限真空度設為2.0×10-4Pa，除此以外，以與實施例2相同之方式製作透明導電層及透明導電性膜。
[實施例4]
於上述有機底塗層上藉由使用MF電源之濺鍍而形成厚度5nm之SiO2層作為無機底塗層，除此以外，以與實施例1相同之方式製作透明導電層及透明導電性膜。
[實施例5]
將濺鍍電源設為DC電源，將Ar與O2之流量比設為Ar：O2=99：1，將放電電壓設為235V，除此以外，以與實施例1相同之方式製作透明導電層及透明導電性膜。
[實施例6]
將膜之脫氣處理中之極限真空度設為0.7×10-4Pa，除此以外，以與實施例5相同之方式製作透明導電層及透明導電性膜。
[實施例7]
將膜之脫氣處理中之極限真空度設為2.0×10-4Pa，使用10重量%之氧化錫與90重量%之氧化銦的燒結體作為靶而形成厚度25nm之單層之透明導電層，除此以外，以與實施例5相同之方式製作透明導電層及透明導電性膜。
[實施例8]
將膜之脫氣處理中之極限真空度設為2.6×10-4Pa，除此以外，以與實施例7相同之方式製作透明導電層及透明導電性膜。
[實施例9]
於上述有機底塗層上藉由使用MF電源之濺鍍而形成厚度10nm之SiO2層作為無機底塗層，除此以外，以與實施例5相同之方式製作透明導電層及透明導電性膜。
[實施例10]
將膜之脫氣處理中之極限真空度設為0.9×10-4Pa，於上述有機底塗層上藉由使用MF電源之濺鍍而形成厚度10nm之SiO2層作為無機底塗層，除此以外，以與實施例7相同之方式製作透明導電層及透明導 電性膜。
[實施例11]
將膜之脫氣處理中之極限真空度設為0.9×10-4Pa，將放電氣壓設為0.60Pa，將水平磁場設為30mT，將放電電壓設為380V，除此以外，以與實施例7相同之方式製作透明導電層及透明導電性膜。
[實施例12]
將未形成有機底塗層且Ra為2.1nm之PET膜作為高分子膜基材，除此以外，以與實施例2相同之方式製作透明導電層及透明導電性膜。
[實施例13]
將膜基材溫度設為0℃，除此以外，以與實施例5相同之方式製作透明導電層及透明導電性膜。
[比較例1]
將水平磁場設為30mT，將放電電壓設為430V，除此以外，以與實施例5相同之方式製作透明導電層及透明導電性膜。
[比較例2]
將放電氣壓設為0.25Pa，將放電電壓設為450V，除此以外，以與實施例11相同之方式製作透明導電層及透明導電性膜。
[比較例3]
將膜之脫氣處理中之極限真空度設為3.9×10-4Pa，除此以外，以與實施例8相同之方式製作透明導電層及透明導電性膜。
[比較例4]
將膜之脫氣處理中之極限真空度設為4.8×10-4Pa，除此以外，以與實施例8相同之方式製作透明導電層及透明導電性膜。
[比較例5]
將膜之脫氣處理中之極限真空度設為4.8×10-4Pa後，使氬氣通過 設置於裝置外部之儲水罐內之水(25℃)後將其導入至濺鍍裝置內，將放電氣壓設為0.20Pa，將放電電壓設為270V，除此以外，以與實施例5相同之方式製作透明導電層及透明導電性膜。
<評估>
對實施例及比較例中所製作之透明導電性膜之測定或評估方法如下所述。將各評估結果於表1。
(1)膜厚之評估
關於ITO膜之膜厚，以X射線反射率法為測定原理，使用粉末X射線繞射裝置(RIGAKU公司製造，「RINT-2000」)，於以下之測定條件下測定X射線反射率，對所取得之測定資料利用解析軟體(RIGAKU公司製造，「GXRR3」)進行解析，藉此算出膜厚。解析條件係設為以下之條件，採用膜基材與密度7.1g/cm3之ITO薄膜之雙層模型，將ITO膜之膜厚與表面粗糙度作為變數，進行最小平方擬合，藉此解析ITO膜之膜厚。
<測定條件>
光源：Cu-Kα射線(波長：1，5418Å)，40kV，40mA
光學系統：平行光束光學系統
發散狹縫：0.05mm
受光狹縫：0.05mm
單色化、平行化：使用多層之多層膜反射鏡(goebel mirror)
測定模式：θ/2θ掃描模式
測定範圍(2θ)：0.3~2.0°
<解析條件>
解析手法：最小平方擬合
解析範圍(2θ)：2θ=0.3~2.0°
(2)氬原子之定量測定
使用以拉塞福逆散射分光法為測定原理之測定裝置(National Electrostatics Corporation製造，「Pelletron 3SDH」)，於以下之條件下進行測定，分析ITO膜中之Ar之存在原子量。具體而言，以In、Sn、O、Ar四種元素為檢測對象，測定Ar之存在原子量相對於該四種元素之總存在原子量的比率(atomic%)。
<測定條件>
入射離子：4He++
入射能：2300keV
入射角：0deg
散射角：110deg
試樣電流：10nA
光束直徑：2mm
面內旋轉：無
照射量：176μC
(3)氫原子及碳原子之定量測定
使用以動態SIMS為測定原理之裝置(裝置：PHI ADEPT-1010，ULVAC-PHI公司製造)，以0.15nm間距測定深度方向之碳原子與氫原子之存在量(atoms/cm3)。圖4係經過本測定所檢測到之氫原子及碳原子之深度分佈圖。該圖中，左端為表面，右端為基材側，In波峰之右終端部即為ITO膜之深度方向之末端。本測定中，於圖4所示之透明導電層之表面側及膜基材側，將表面之污染物成分或膜所含之氫原子、碳原子包括在內進行檢測。
因此，此處將於不受污染物成分或膜基材所含之氫原子、碳原子之影響的透明導電層之膜厚之大致中心地點所檢測到之氫原子及碳原子之量作為ITO膜厚之氫原子、碳原子之存在原子量。
上述中心地點之決定方法如下所述。如上所述，於圖4中，左端 為表面，右端為基材側，In波峰之右終端部即為ITO膜之深度方向之末端。關於ITO膜厚之中心地點，In檢測強度相對於波峰強度，於表面側及基材側減半之位置分別係作為ITO層之最表部、最深部，將其中間點設為中心地點。
(4)結晶質ITO層之比電阻之測定
將透明導電性膜於150℃下進行加熱處理而使透明導電層實現結晶轉化後，依據JIS K7194(1994年)藉由四端子法對透明導電層之表面電阻(Ω/□)進行測定。由經上述(1)膜厚之測定所求出之透明導電層之厚度與上述表面電阻而算出比電阻。
(5)結晶化之評估
將高分子膜基材上形成有ITO膜之透明導電性膜於150℃之熱風烘箱中進行加熱而實施結晶轉化處理並於20℃、濃度5重量%之鹽酸中浸漬15分鐘後，進行水洗、乾燥，利用測試器測定15mm間之端子間電阻。本說明書中，將經過鹽酸浸漬、水洗、乾燥後15mm間之端子間電阻不超過10kΩ之情形設為ITO膜完成結晶轉化。又，每隔30分鐘(加熱時間)實施上述測定，將可確認到結晶化完成之時間作為結晶轉化時間而進行評估。
(結果及考察)
實施例1~13中，透明導電層中之氬原子、氫原子及碳原子之各存在原子量均被減小至特定範圍以下，透明導電層之結晶轉化後之比電阻亦成為2.8×10-4Ω‧cm以下之較低值，得知達成透明導電層之低電阻化。另一方面，比較例1及2中，透明導電層中之氬原子之存在原子濃度均超過0.24atomic%，透明導電層之比電阻亦為超過2.8×10-4Ω‧cm之較高值。比較例3中，儘管氬原子之存在原子量較低，但氫原子之存在原子量超過13×1020atoms/cm3，因此比電阻變高。又，因氫原子之結晶成長抑制作用導致結晶轉化所需之時間亦變長。比較例4及5中，氫原子及碳原子之存在原子量過高，因此ITO膜未實現結晶化，比電阻變高。
1‧‧‧基材
2‧‧‧透明導電層
3‧‧‧底塗層
4‧‧‧底塗層
10‧‧‧透明導電性膜

Claims (16)

  1. 一種透明導電性膜，其係具備高分子膜基材、與藉由使用包含氬氣之濺鍍氣體之濺鍍法而形成於上述高分子膜基材之至少一面側的透明導電層者，且上述高分子膜基材之材料係降烯之單一成分之高分子或共聚合高分子、聚酯、聚烯烴、聚環烯烴、聚碳酸酯、聚醯胺、或聚苯乙烯之任一者，上述透明導電層之厚度為15nm以上且40nm以下，上述透明導電層中之氬原子之存在原子量為0.24atomic%以下，上述透明導電層中之氫原子之存在原子量為13×1020atoms/cm3以下，上述透明導電層之比電阻為1.1×10-4Ω‧cm以上且2.8×10-4Ω‧cm以下。
  2. 一種透明導電性膜，其係具備高分子膜基材、與藉由使用包含氬氣之濺鍍氣體之濺鍍法而形成於上述高分子膜基材之至少一面側的透明導電層者，且上述高分子膜基材之材料係降烯之單一成分之高分子或共聚合高分子、聚酯、聚烯烴、聚環烯烴、聚碳酸酯、聚醯胺、或聚苯乙烯之任一者，上述透明導電層之厚度為15nm以上且40nm以下，上述透明導電層中之氬原子之存在原子量為0.24atomic%以下，上述透明導電層中之碳原子之存在原子量為10.5×1020atoms/cm3以下， 上述透明導電層之比電阻為1.1×10-4Ω‧cm以上且2.8×10-4Ω‧cm以下。
  3. 如請求項1或2之透明導電性膜，其中上述透明導電層為銦-錫複合氧化物層。
  4. 如請求項1或2之透明導電性膜，其中上述透明導電層為結晶質。
  5. 如請求項3之透明導電性膜，其中上述銦-錫複合氧化物層中之氧化錫之含量相對於氧化錫與氧化銦之合計量為0.5重量%~15重量%。
  6. 如請求項1或2之透明導電性膜，其中上述透明導電層具有積層有複數層銦-錫複合氧化物層之結構，且上述複數層銦-錫複合氧化物層中之至少2層之錫存在量互不相同。
  7. 如請求項6之透明導電性膜，其中上述銦-錫複合氧化物層均為結晶質。
  8. 如請求項6之透明導電性膜，其中上述透明導電層自上述高分子膜基材側起依序具有第1銦-錫複合氧化物層及第2銦-錫複合氧化物層，且上述第1銦-錫複合氧化物層中之氧化錫之含量相對於氧化錫與氧化銦之合計量為6重量%~15重量%，上述第2銦-錫複合氧化物層中之氧化錫之含量相對於氧化錫與氧化銦之合計量為0.5重量%~5.5重量%。
  9. 如請求項1或2之透明導電性膜，其中於上述高分子膜基材與上述透明導電層之間具備利用濕式塗佈法所形成之有機底塗層。
  10. 如請求項1或2之透明導電性膜，其中於上述高分子膜基材與上述透明導電層之間具備利用真空成膜法所形成之無機底塗層。
  11. 如請求項1或2之透明導電性膜，其於上述高分子膜之至少一面側依序具備：利用濕式塗佈法所形成之有機底塗層、利用真空成膜法所形成之無機底塗層、及上述透明導電層。
  12. 一種透明導電性膜之製造方法，其係如請求項1至11中任一項之透明導電性膜之製造方法，且包括如下步驟：步驟A，其係將高分子膜基材置於極限真空度為3.5×10-4Pa以下之真空下；及步驟B，其係於上述高分子膜基材之至少一面側藉由使用包含氬氣之濺鍍氣體並將放電電壓設為100V以上且400V以下之濺鍍法形成透明導電層。
  13. 如請求項12之透明導電性膜之製造方法，其中上述濺鍍法為RF疊加DC濺鍍法。
  14. 如請求項12之透明導電性膜之製造方法，其中於上述步驟B中，於濺鍍靶表面之水平磁場為20mT以上且200mT以下。
  15. 如請求項12之透明導電性膜之製造方法，其包括如下步驟：將上述透明導電層加熱而使之結晶轉化。
  16. 如請求項12之透明導電性膜之製造方法，其包括如下步驟：於上述步驟B之前，於上述高分子膜基材之要形成上述透明導電層之面側藉由真空成膜法形成無機底塗層。
TW105114021A 2014-04-30 2015-04-30 透明導電性膜及其製造方法 TWI564161B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014093487 2014-04-30
JP2015090642A JP6211557B2 (ja) 2014-04-30 2015-04-27 透明導電性フィルム及びその製造方法

Publications (2)

Publication Number Publication Date
TW201630716A TW201630716A (zh) 2016-09-01
TWI564161B true TWI564161B (zh) 2017-01-01

Family

ID=54358673

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104113966A TWI541138B (zh) 2014-04-30 2015-04-30 透明導電性膜及其製造方法
TW105114021A TWI564161B (zh) 2014-04-30 2015-04-30 透明導電性膜及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104113966A TWI541138B (zh) 2014-04-30 2015-04-30 透明導電性膜及其製造方法

Country Status (6)

Country Link
US (1) US10303284B2 (zh)
JP (1) JP6211557B2 (zh)
KR (2) KR102413744B1 (zh)
CN (1) CN105492653B (zh)
TW (2) TWI541138B (zh)
WO (1) WO2015166946A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI527920B (zh) * 2014-11-26 2016-04-01 財團法人金屬工業研究發展中心 保護膜與其鍍膜方法
JP6617607B2 (ja) * 2016-02-29 2019-12-11 住友金属鉱山株式会社 成膜方法及びこれを用いた積層体基板の製造方法
JP2017154402A (ja) * 2016-03-02 2017-09-07 イビデン株式会社 透光板及びその製造方法
KR102159491B1 (ko) 2016-05-09 2020-09-24 주식회사 엘지화학 도전성 투광 필름
JP6952580B2 (ja) * 2016-11-17 2021-10-20 日東電工株式会社 偏光フィルム、画像表示装置用保護板、および、位相差フィルム
CN108320838A (zh) * 2017-01-18 2018-07-24 尾池工业株式会社 透明导电性膜
JP7172981B2 (ja) * 2017-03-10 2022-11-16 コニカミノルタ株式会社 透明電極用基材フィルムおよびその製造方法
JP7162461B2 (ja) * 2017-08-04 2022-10-28 日東電工株式会社 ヒータ用部材、ヒータ用テープ、及びヒータ用部材付成形体
JP7377382B2 (ja) * 2021-08-06 2023-11-09 日東電工株式会社 積層体
KR20230063997A (ko) 2021-11-01 2023-05-10 삼성디스플레이 주식회사 표시 장치 및 그 표시 장치의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201305698A (zh) * 2011-06-17 2013-02-01 Nitto Denko Corp 導電性積層體、附有圖案配線之透明導電性積層體及光學裝置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2936276B2 (ja) 1990-02-27 1999-08-23 日本真空技術株式会社 透明導電膜の製造方法およびその製造装置
JPH10173391A (ja) * 1996-10-11 1998-06-26 Idemitsu Kosan Co Ltd 電磁波シールド材
JPH10190028A (ja) * 1996-12-26 1998-07-21 Idemitsu Kosan Co Ltd 高屈折率透明導電膜および太陽電池
KR100849258B1 (ko) * 1999-11-25 2008-07-29 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟 및 투명한 도전성 산화물
JP2002371355A (ja) 2001-06-14 2002-12-26 Nitto Denko Corp 透明薄膜の製造方法
JP2002371350A (ja) * 2001-06-14 2002-12-26 Nitto Denko Corp 透明積層体の製造方法
JP2003132738A (ja) * 2001-10-23 2003-05-09 Nippon Sheet Glass Co Ltd 透明導電膜付き基板
KR100505536B1 (ko) 2002-03-27 2005-08-04 스미토모 긴조쿠 고잔 가부시키가이샤 투명한 도전성 박막, 그것의 제조방법, 그것의 제조를위한 소결 타겟, 디스플레이 패널용의 투명한 전기전도성기재, 및 유기 전기루미네선스 디바이스
JP3918721B2 (ja) * 2002-03-27 2007-05-23 住友金属鉱山株式会社 透明導電性薄膜、その製造方法と製造用焼結体ターゲット、及び有機エレクトロルミネッセンス素子とその製造方法
AU2003289419A1 (en) * 2002-12-18 2004-07-09 Sony Chemicals Corp. Transparent conductive film and film forming method therefor
JP2006152322A (ja) * 2004-11-25 2006-06-15 Central Glass Co Ltd Ｉｔｏ透明導電膜の成膜方法およびｉｔｏ導電膜付き基板
JP2007023304A (ja) * 2005-07-12 2007-02-01 Konica Minolta Holdings Inc 透明導電膜付ガスバリア性フィルムの製造方法及び有機エレクトロルミネッセンス素子の製造方法
JP4697450B2 (ja) 2005-07-29 2011-06-08 東洋紡績株式会社 透明導電性フィルムまたは透明導電性シート、及びこれを用いたタッチパネル
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4667471B2 (ja) * 2007-01-18 2011-04-13 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
TW200923973A (en) 2007-10-03 2009-06-01 Mitsui Mining & Amp Smelting Co Ltd Indium oxide transparent conductive film and manufacturing method thereof
JP5099893B2 (ja) 2007-10-22 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
JP5439717B2 (ja) * 2007-12-11 2014-03-12 東ソー株式会社 透明導電性フィルム
TW200945612A (en) * 2007-12-28 2009-11-01 Ulvac Inc Solar battery and method for manufacturing the same
JP2009187687A (ja) 2008-02-04 2009-08-20 Jsr Corp 透明導電性フィルムの製造方法、該方法により得られたフィルムを有するタッチパネルおよび該タッチパネルを有する表示装置
JP5492479B2 (ja) * 2009-07-10 2014-05-14 ジオマテック株式会社 透明導電膜の製造方法
JPWO2011034145A1 (ja) * 2009-09-18 2013-02-14 三洋電機株式会社 太陽電池、太陽電池モジュールおよび太陽電池システム
CN102666910B (zh) 2009-12-16 2014-06-25 三菱综合材料株式会社 透明导电膜、利用该透明导电膜的太阳能电池及用于形成透明导电膜的溅射靶以及其制造方法
JP5488970B2 (ja) * 2009-12-16 2014-05-14 三菱マテリアル株式会社 透明導電膜、この透明導電膜を用いた太陽電池および透明導電膜を形成するためのスパッタリングターゲット
WO2012005290A1 (ja) 2010-07-06 2012-01-12 日東電工株式会社 透明導電性フィルムの製造方法
TW201221363A (en) 2010-07-06 2012-06-01 Nitto Denko Corp Method of manufacturing transparent conductive film
JP5101719B2 (ja) 2010-11-05 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
JP5122670B2 (ja) 2010-11-05 2013-01-16 日東電工株式会社 透明導電性フィルムの製造方法
JP5543907B2 (ja) 2010-12-24 2014-07-09 日東電工株式会社 透明導電性フィルムおよびその製造方法
KR20140027230A (ko) 2011-05-20 2014-03-06 아사히 가라스 가부시키가이샤 도전막용 소재, 도전막 적층체, 전자 기기, 및 그들의 제조 방법
JP5833863B2 (ja) 2011-08-24 2015-12-16 日東電工株式会社 透明導電性フィルムおよびその製造方法
JP6228846B2 (ja) 2011-11-28 2017-11-08 日東電工株式会社 透明導電性フィルムの製造方法
GB201202907D0 (en) * 2012-02-21 2012-04-04 Doosan Power Systems Ltd Burner
WO2013172354A1 (ja) 2012-05-15 2013-11-21 旭硝子株式会社 導電膜用素材、導電膜積層体、電子機器、ならびに導電膜用素材および導電膜積層体の製造方法
WO2013183564A1 (ja) 2012-06-07 2013-12-12 日東電工株式会社 透明導電性フィルム
KR102078996B1 (ko) * 2012-08-06 2020-02-19 세키스이나노코토테크노로지 가부시키가이샤 광투과성 도전성 필름 및 광투과성 도전성 필름을 함유하는 터치 패널
JP5620967B2 (ja) * 2012-11-22 2014-11-05 日東電工株式会社 透明導電性フィルム
JP5976846B2 (ja) * 2013-01-16 2016-08-24 日東電工株式会社 透明導電フィルムおよびその製造方法
JP6261988B2 (ja) * 2013-01-16 2018-01-17 日東電工株式会社 透明導電フィルムおよびその製造方法
JP6261987B2 (ja) * 2013-01-16 2018-01-17 日東電工株式会社 透明導電フィルムおよびその製造方法
WO2014115770A1 (ja) 2013-01-24 2014-07-31 住友金属鉱山株式会社 透明導電性基材ならびにその製造方法
JP5932098B2 (ja) * 2014-04-17 2016-06-08 日東電工株式会社 透明導電性フィルム
JP5932097B2 (ja) * 2014-04-17 2016-06-08 日東電工株式会社 透明導電性フィルム
JP6261540B2 (ja) * 2014-04-30 2018-01-17 日東電工株式会社 透明導電性フィルム及びその製造方法
WO2015178297A1 (ja) * 2014-05-20 2015-11-26 日東電工株式会社 透明導電性フィルム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201305698A (zh) * 2011-06-17 2013-02-01 Nitto Denko Corp 導電性積層體、附有圖案配線之透明導電性積層體及光學裝置

Also Published As

Publication number Publication date
TW201630716A (zh) 2016-09-01
CN105492653B (zh) 2019-10-15
JP2015221938A (ja) 2015-12-10
JP6211557B2 (ja) 2017-10-11
KR20220062430A (ko) 2022-05-16
WO2015166946A1 (ja) 2015-11-05
KR20160148503A (ko) 2016-12-26
US10303284B2 (en) 2019-05-28
US20170038889A1 (en) 2017-02-09
CN105492653A (zh) 2016-04-13
TW201604024A (zh) 2016-02-01
KR102413744B1 (ko) 2022-06-27
TWI541138B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
TWI564161B (zh) 透明導電性膜及其製造方法
US20190233939A1 (en) Transparent conductive film
JP5932098B2 (ja) 透明導電性フィルム
US20210172897A1 (en) Electrode film and electrochemical measurement system
JP6674991B2 (ja) 透明導電性フィルム及びその製造方法
JP6270738B2 (ja) 透明電極付き基板およびその製造方法
TWI625739B (zh) Transparent conductive film and method of producing the same
TWI683750B (zh) 透明導電性膜
JP6144798B2 (ja) 透明導電性フィルム
JP7451505B2 (ja) 透明導電性フィルムの製造方法
KR20240019750A (ko) 투명 도전성 필름
CN111613365A (zh) 透光性导电薄膜