TW201243960A - Display device and method for manufacturing the same - Google Patents

Display device and method for manufacturing the same Download PDF

Info

Publication number
TW201243960A
TW201243960A TW100143736A TW100143736A TW201243960A TW 201243960 A TW201243960 A TW 201243960A TW 100143736 A TW100143736 A TW 100143736A TW 100143736 A TW100143736 A TW 100143736A TW 201243960 A TW201243960 A TW 201243960A
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
electrode
semiconductor layer
display device
Prior art date
Application number
TW100143736A
Other languages
English (en)
Other versions
TWI534905B (zh
Inventor
Hideaki Kuwabara
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201243960A publication Critical patent/TW201243960A/zh
Application granted granted Critical
Publication of TWI534905B publication Critical patent/TWI534905B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

201243960 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置和其製造方法以及顯示 裝置和其製造方法。 注意’在本發明說明中’半導體裝置指的是能夠藉由 利用半導體特性工作的所有裝置，因此，半導體電路、儲 存裝置、成像裝置、顯示裝置、電光學裝置及電子裝置等 都是半導體裝置。 【先前技術】 近年來，由形成在玻璃基板等的具有絕緣表面的基板 上的厚度爲幾nm至幾百nm左右的半導體薄膜構成的電 晶體引人注目。電晶體廣泛地應用於電子裝置諸如IC ( Integrated Circuit:積體電路）及電光學裝置等。尤其是 ’目前正在加快開發作爲以液晶顯示裝置等爲代表的顯示 裝置的切換元件的電晶體。在主動矩陣型液晶顯示裝置中 ，在連接到被選擇了的切換元件的像素電極和對應於該像 素電極的相對電極之間施加電壓，從而進行配置在像素電 極和相對電極之間的液晶層的光學調變，並且該光學調變 被觀察者識別爲顯示圖案。在此，主動矩陣型液晶顯示裝 置是指一種液晶顯不裝置，其中採用藉由利用切換元件使 配置爲矩陣狀的像素電極驅動，而在螢幕上形成顯示圖案 的方式。 目前，如上所述那樣的主動矩陣型液晶顯示裝置的用 -5- 201243960 途正在擴大’並且對於螢幕尺寸的大面積化、高精細化及 高孔徑比化的要求提高。此外，對於主動矩陣型液晶顯示 裝置要求高可靠性，並且對於其生產方法要求高生產率及 生產成本的降低。作爲提高生產率並降低生產成本的方法 之一，可以舉出製程的簡化。 在主動矩陣型液晶顯示裝置中，主要將電晶體用作切 換元件。在製造電晶體時，爲了製程整體的簡化，重要的 是光刻製程的縮減或簡化。例如，若是增加一個光刻製程 ，則需要如下製程：抗蝕劑塗敷、預烘乾、曝光、顯影、 後烘乾等的製程以及其前後的製程中的膜的形成、蝕刻製 程、抗蝕劑的剝離、清洗及乾燥製程等。因此，只在製造 製程中增加一個光刻製程，就大幅度地增加製程數。由此 ，爲了縮減或簡化製造製程中的光刻製程，展開了大量的 技術開發。 電晶體大致劃分爲通道形成區域設置於閘電極的下層 的頂閘型和通道形成區域設置於閘電極的上層的底閘型。 —般而言，這些電晶體使用至少五個光遮罩製造。 作爲用來使光刻製程簡化的現有技術，主要採用複雜 的技術如背面曝光（例如，專利文獻1 )、抗蝕劑回流或 剝離法（lift-off method )等，並且在很多情況下需要特 殊的裝置。因利用這種複雜的技術而導致各種問題，因此 其成爲降低良率的原因之一。另外，也在很多情況下降低 電晶體的電特性。 201243960 [專利文獻丨]日本專利申請公開平第05_203987號公 報 【發明內容】 本發明的一個方式的課題之一是使用於電晶體的製造 的光刻製程少於現有技術。 本發明的一個方式的課題之一是使用於具有電晶體的 顯示裝置的製造的光遮罩數少於現有技術° 本發明的一個方式的課題之一是提供生產率高的電晶 體。 本發明的一個方式的課題之一是提供生產率高的顯示 裝置。 本發明的一個方式的課題之一是提供耗電量減少的顯 示裝置。 本發明的一個方式的課題之一是提供可靠性高的顯示 裝置。 藉由一次光刻製程進行形成閘電極（包括由同一層形 成的其他電極或佈線）的製程和形成島狀半導體層的製程 ，從而可以利用比現有技術少的光遮罩數及光刻製程製造 半導體裝置。 藉由以不暴露於大氣的方式連續地形成電晶體中的成 爲閘電極的導電層、成爲閘極絕緣層的絕緣層、半導體層 及成爲通道保護層的絕緣層，防止各層及各層介面的污染 ，從而可以提高半導體裝置的特性及可靠性。 201243960 藉由四次光刻製程製造半導體裝置，該四次光刻製程 包括：藉由一次光刻製程進行的形成閘電極（包括由同一 層形成的其他電極或佈線）的製程及形成島狀半導體層的 製程；形成接觸孔的製程；形成源極電極及汲極電極（包 括由同一層形成的其他電極或佈線）的製程；以及形成像 素電極（包括由同一層形成的其他電極或佈線）的製程。 連續地形成電晶體中的成爲閘電極的導電層、成爲閘 極絕緣層的絕緣層、半導體層及成爲通道保護層的絕緣層 ，並且形成一種抗蝕劑遮罩，其中利用多色調遮罩的第一 光遮罩進行曝光和顯影的具有厚度厚的區域及厚度薄的區 域。 以抗蝕劑遮罩爲遮罩而對成爲閘電極的導電層、成爲 閘極絕緣層的絕緣層、半導體層及成爲通道保護層的絕緣 層進行蝕刻。接著，去除抗蝕劑遮罩中的厚度薄的區域， 來使殘留的成爲閘電極的導電層、成爲閘極絕緣層的絕緣 層、半導體層及成爲通道保護層的絕緣層露出。然後，以 殘留的抗蝕劑遮罩爲遮罩而對成爲閘極絕緣層的絕緣層、 半導體層及成爲通道保護層的絕緣層進行蝕刻，來形成閘 電極（包括由同一層形成的其他電極或佈線）、島狀的閘 極絕緣層、島狀的半導體層及島狀的通道保護層。最後， 去除抗蝕劑遮罩。 像這樣，可以藉由一次光刻製程形成閘電極（包括由 同一層形成的其他電極或佈線）及島狀半導體層。此時， 島狀的閘極絕緣層、島狀的半導體層、島狀的通道保護層 -8- 201243960 的側面彼此大致一致，且當俯視時，各層的形狀大致相同 〇 注意，在本發明說明中，“側面大致一致的層”是指 當俯視時，各層的側面的輪廓大致一致的情況，這種情況 包括如下情況：各層的上端部和下端部一致；一個層的側 面位於另一個層的側面的內側；以及各層的側面的錐形狀 彼此不同。 此外，藉由將閘電極的端部形成爲比島狀的閘極絕緣 層、島狀的半導體層、島狀的通道保護層的端部更向外側 突出的形狀，緩和臺階’從而可以提高在後面形成的絕緣 層或導電層的覆蓋性。. 本發明的一個方式是一種顯示裝置，包括：閘電極； 閘極絕緣層；半導體層；通道保護層：源極電極；以及汲 極電極，其中，源極電極及汲極電極藉由設置在通道保護 層的接觸孔與半導體層電連接’汲極電極與像素電極電連 接，並且，閘極絕緣層、半導體層和通道保護層的側面大 致一致。 另外，本發明的一個方式是一種顯示裝置，包括：電 晶體；以及電容元件’其中’電晶體包括：形成在間電極 上的閘極絕緣層；形成在閘極絕緣層上的半導體層；形成 在半導體層上的第一通道保護層；形成在第一通道保護層 上的第二通道保護層；以及形成在第二通道保護層上 > 且 藉由形成在第一通道保護層及第二通道保護層的接觸孔與 半導體層電連接的源極電極及汲極電極’汲極電極與像素 -9- 201243960 電極電連接，電晶體所具有的閘極絕緣層、半 一通道保護層的側面大致一致，並且，在電容 電極之間夾有第二通道保護層地形成電容元件 另外，本發明的一個方式是一種顯示裝置 ，包括如下步驟：形成導電層、第一絕緣層、 第二絕緣層；藉由第一光刻製程選擇性地去除 —絕緣層、半導體層及第二絕緣層，來形成閘 的半導體層：藉由第二光刻製程選擇性地去除 的一部分，來使島狀的半導體層的一部分露出 光刻製程形成源極電極及汲極電極；以及藉由 程形成像素電極。 另外，本發明的一個方式是一種顯示裝置 ，包括如下步驟：形成導電層、第一絕緣層、 第二絕緣層；藉由第一光刻製程選擇性地去除 一絕緣層、半導體層及第二絕緣層，來形成閘 佈線及島狀的半導體層；覆蓋閘電極、電容佈 半導體層地形成第三絕緣層；藉由第二光刻製 去除第二絕緣層及第三絕緣層的一部分選擇性 使島狀的半導體層的一部分露出；藉由第三光 源極電極及汲極電極；汲極電極的一部分與第 電容佈線重疊；以及藉由第四光刻製程形成像 可以藉由乾蝕刻法及濕蝕刻法中的一方或 電層、第一絕緣層、半導體層、第二絕緣層及 導體層和第 佈線和汲極 0 的製造方法 半導體層及 導電層、第 電極及島狀 第二絕緣層 :藉由第三 第四光刻製 的製造方法 半導體層及 導電層、第 電極、電容 線、島狀的 程選擇性地 地去除，來 刻製程形成 三絕緣層及 素電極。 兩者去除導 第三絕緣層 -10- 201243960 藉由使用包含銅或鋁的材料形成閘電極、源極電極、 汲極電極或與這些電極連接的佈線，可以減少佈線電阻並 防止信號的延遲。 作爲半導體層，可以使用單晶半導體、多晶半導體、 微晶半導體、非晶半導體等》作爲半導體材料，例如，可 以舉出矽、鍺、矽鍺、碳化矽或砷化鎵等。 此外，作爲半導體層，也可以使用氧化物半導體。氧 化物半導體的電子親和力比矽或鍺的電子親和力大，並且 即使在半導體層和源極電極或汲極電極之間不設置歐姆接 觸層，也可以實現半導體層和該電極之間的歐姆接觸。藉 由作爲半導體層使用氧化物半導體，可以使半導體裝置的 製造製程簡化，所以可以提高半導體裝置的生產率。 減少成爲電子施體（施體）的水分或氫等的雜質而實 現高純度化的氧化物半導體（purified OS)可以藉由之後 對氧化物半導體供給氧減少氧化物半導體中的氧缺乏，來 成爲i型（本質）或無限趨近於i型（實際上i型化）的 氧化物半導體。由此，作爲其中形成通道的半導體層使用 i型或實際上i型化的氧化物半導體的電晶體具有截止電 流顯著低的特性。明確而言，利用二次離子質譜分析法（ SIMS: Secondary Ion Mass Spectrometry)測量的高純度 化的氧化物半導體所包含的氫濃度爲5x10 19/cm3以下，較 佳爲 5xl〇18/cm3以下，更佳爲5xl0l7/cm3以下，進一步 較佳爲lxl 016/cm3以下。此外，可以利用霍爾效應測量來 測量的氧化物半導體層的載子密度低於1x10 14/cm3，較佳 -11 - 201243960 低於lxl 012/cm3，更佳低於1 Χίο1 Vcm3。另外，氧化物半 導體的能隙是2eV以上，較佳是2.5eV以上，更佳是3eV 以上。藉由作爲半導體層使用氧化物半導體，可以降低電 晶體的截止電流，在該氧化物半導體中，減少水分或氫等 的雜質而實現高純度化且減少氧缺乏。 在此，提到氧化物半導體中的氫濃度的SIMS分析。 已知的是，在SIMS分析中，由於其原理而難以獲得樣品 表面附近或與材質不同的膜之間的疊層介面附近的準確資 料。因此，當使用SIMS來分析膜中的厚度方向上的氫濃 度分佈時，作爲氫濃度採用在成爲測量對象的膜所存在的 範圍中沒有値的極端變動而可以獲得大致一定的値的區域 中的平均値。另外，當成爲測量物件的膜的厚度小時，有 時因受到相鄰的膜內的氫濃度的影響而找不到可以獲得大 致一定的値的區域。此時，作爲該膜中的氫濃度採用該膜 所存在的區域中的氫濃度的最大値或最小値。再者，當在 存在該膜的區域中不存在具有最大値的峰値、具有最小値 的谷値時，作爲氫濃度採用拐點的値。 因爲根據本發明的一個方式，可以減少顯示裝置的製 造製程’所以可以以低成本高生產率地提供電晶體。 因爲根據本發明的一個方式，可以減少顯示裝置的製 造製程’所以可以以低成本高生產率地提供顯示裝置。 根據本發明的一個方式，可以提供耗電量降低的顯示 裝置。 根據本發明的一個方式，可以提供可靠性高的顯示裝 -12- 201243960 置。 本發明的一個方式解決上述課題中的至少一個 【實施方式】 參照圖式對實施方式進行詳細的說明。但是， 不侷限於以下說明，所屬技術領域的普通技術人員 容易地理解一個事實，就是其方式及詳細內容可以 •本發明的宗旨及其範圍地變換爲各種各樣的形式。 本發明不應該被解釋爲僅限定在下面所示的實施方 載的內容中。注意，在以下說明的發明的結構中， 的圖式之間共同使用同一圖式標記來表示同一部分 同樣的功能的部分，而省略其重複說明。 另外，本發明說明等中的“第一”、“第二” 三”等的序數詞是爲了避免構成要素的混淆而附記 不是用於在數目方面上進行限制。 另外，爲了便於理解，有時圖式等中示出的各 位置、大小及範圍等並不表示其實際的位置、大小 等。爲此，所公開的發明不侷限於在圖式等中公開 、大小及範圍等。 電晶體是半導體元件的一種，且可以實現電流 的放大、控制導通或非導通的開關工作等。本發明 的電晶體包括 IGFET ( Insulated Gate Field Transistor :絕緣閘場效電晶體）、薄膜電晶體（ Thin Film Transistor)。 本發明 可以很 不脫離 因此， 式所記 在不同 或具有 、“第 的，而 構成的 及範圍 的位置 及電壓 說明中 Effect TFT ： -13- 201243960 另外，電晶體的“源極”和“汲極”的功能在使用極 性不同的電晶體的情況或電路工作的電流方向變化的情況 等下，有時互相調換。因此，在本發明說明中’ “源極” 和“汲極”可以被互相調換。 另外，在本發明說明等中，“電極”或“佈線”不在 功能上限定其構成要素。例如，有時將“電極"用作“佈 線”的一部分，反之亦然。再者，“電極”或“佈線”還 包括多個“電極”或“佈線”被形成爲一體的情況等。 [實施方式1] 在本實施方式中，參照圖1A至圖9C說明縮減光遮 罩數及光刻製程數的顯示裝置的像素結構及製造方法的一 例。 圖4A說明用於顯示裝置的半導體裝置1〇〇的結構的 —例。半導體裝置1〇〇在基板101上包括：像素區域1〇2 :具有m個（m是1以上的整數）端子105005」至 105-m)及端子107的端子部1〇3;以及具有n個（η是1 以上的整數）端子106 ( 106-1至1〇6-η)的端子部1〇4。 此外，半導體裝置100包括：電連接到端子部103的m 個佈線2 1 2 ;以及電連接到端子部丨04的n個佈線2丨6及 佈線203。另外’像素區域1〇2包括配置爲縱m個（行） X橫η個（列）的矩陣狀的多個像素丨丨〇。i行j列的像素 ll〇(i，j) (i是1以上且m以下的整數，j是1以上且 η以下的整數）電連接到佈線212-i、佈線216-j。另外， -14- 201243960 各像素與用作電容電極或電容佈線的佈線203連接，且佈 線203與端子107電連接。此外，佈線212-i與端子105-i電連接，佈線216-j與端子106-j電連接。 端子部103及端子部104是外部輸入端子，並且其使 用 FPC( Flexible Printed Circuit:擦性印刷電路）等與 設置在外部的控制電路連接。從設置在外部的控制電路供 給的信號藉由端子部103及端子部104輸入到半導體裝置 100中。圖4A示出在像素區域102的左右的外側形成端 子部103，並從兩個部分輸入信號的結構以及在像素區域 102的上下的外側形成端子部104，並從兩個部分輸入信 號的結構。因爲藉由從兩個部分輸入信.號，供給信號的能 力提高，所以半導體裝置100容易進行高速工作。另外， 可以減少因半導體裝置100的大型化及高精細化所帶來的 佈線電阻的增大而信號延遲的影響。此外，因爲可以使半 導體裝置100具有冗餘性，所以可以提高半導體裝置100 的可靠性。注意，雖然圖4A示出將端子部103和端子部 104分別設置在兩個部分上，但是也可以將它們分別設置 在一個部分上。 圖4 B示出像素1 1 0的電路結構。像素_1 1 0包括電晶 體1 1 1、液晶元件1 1 2及電容元件Π 3。電晶體1 1 1的閘 電極電連接到佈線212-i，且電晶體111的源極電極及汲 極電極中的一方電連接到佈線2〗6-j。此外’電晶體111 的源極電極及汲極電極中的另一方電連接到液晶元件1 1 2 中的一方電極及電容元件113中的一方電極。液晶元件 -15- 201243960 112中的另一方電極電連接到電極114。只要將電極114 的電位設定爲〇V、GND或共同電位等的固定電位，即可 。此外，電容元件113中的另一方電極電連接到佈線203 〇 電晶體11 1具有選擇是否對液晶元件1 1 2輸入從佈線 216-j供給的視頻信號的功能。當對佈線212-i供給使電 晶體1 1 1成爲導通狀態的信號時，對液晶元件1 1 2藉由電 晶體111供給佈線216-j的視頻信號。根據被供給的視頻 信號（電位）而控制液晶元件1 1 2中的光透射率。電容元 件1 1 3用作用來保持供給到液晶元件1 1 2的電位的儲存電 容（也稱爲Cs電容）。雖然不必需要設置電容元件113 ，但是藉由設置電容元件1 1 3，可以抑制提供到液晶元件 112的電位的變動，該變動起因於在電晶體111處於截止 狀態時流在源極電極和汲極電極之間的電流（截止電流） 的。 作爲形成電晶體111的通道的半導體層，可以使用單 晶半導體、多晶半導體、微晶半導體或非晶半導體等。作 爲半導體材料，例如可以舉出矽、鍺、矽鍺、碳化矽或砷 化鎵等。此外，作爲形成電晶體111的通道的半導體層， 也可以使用氧化物半導體。 此外，一般而言，矽或鍺等的電子親和力比金屬的功 函數小。由此，當需要實現使用矽或鍺的半導體層和源極 電極或汲極電極之間的歐姆接觸時，需要在半導體層和源 極電極或汲極電極之間設置歐姆接觸層。 -16- 201243960 然而，因爲氧化物半導體的電子親和力比矽或鍺的電 子親和力大，所以即使在源極電極或汲極電極和使用氧化 物半導體的半導體層之間不設置歐姆接觸層，也可以實現 歐姆接觸。例如，因爲In-Ga-Ζη-Ο類氧化物半導體的電 子親和力爲4.3 eV左右，所以藉由作爲半導體層使用In-Ga-Ζη-Ο類氧化物半導體，並作爲與該半導體層接觸的源 極電極及汲極電極使用功函數爲4.1 eV左右的鈦或功函數 爲4. OeV左右的氮化鈦等，可以不設置歐姆接觸層地實現 半導體層和源極電極及汲極電極之間的歐姆接觸。藉由作 爲半導體層使用氧化物半導體，可以使半導體裝置的製造 製程簡化，從而可以提高半導體裝置的生產率。 接著，參照圖1A至圖3B說明圖4A及4B所示的像 素110的結構實例。圖1A是示出像素110的平面結構的 俯視圖，而圖1B是示出用圖1A中的A1-A2的虛線表示 的部分的疊層結構的剖面圖。此外，圖1C是示出用圖1A 中的B 1-B2的虛線表示的部分的疊層結構的剖面圖》 在本實施方式所示的電晶體111中，由U字型（C字 型、日本片假名“ =3 ”字型或者馬蹄型）的源電極206a 圍繞汲電極206b。藉由採用這種形狀，即使電晶體111 的佔有面積小，也可以確保充分寬的通道寬度，從而可以 增大當電晶體導通時流過的電流（也稱爲導通電流）的電 流量。 此外，當在與像素電極210電連接的汲極電極206b 和閘電極202之間產生的寄生電容大時，容易受到饋通（ 201243960 f e e d t h r 〇 u g h )的影響，所以不能正確地保持供給到液晶元 件112中的電位。這導致顯示品質的降低。如本實施方式 所示，藉由將源極電極2 06 a形成爲U字型而使其圍繞汲 極電極206b，可以確保充分寬的通道寬度並減少在汲極 電極206b和閘電極202之間產生的寄生電容，所以可以 提高顯示裝置的顯示品質。 另外，藉由以儘量覆蓋電晶體111的通道區域的方式 設置源極電極20 6a及汲極電極206b中的一方或兩者，也 可以將源極電極206a及汲極電極206b中的一方或兩者用 作遮光層。藉由與半導體層的通道區域重疊地設置遮光層 ，可以防止光照射所導致的電晶體特性的劣化。 佈線203用作電容電極或電容佈線。在本實施方式中 ，使佈線203、絕緣層215和汲極電極206b重疊來形成 電容元件1 1 3。 剖面A 1 - A 2示出電晶體1 1 1及電容元件1 1 3的疊層 結構。本實施方式中的電晶體1 1 1是底閘結構的電晶體。 剖面B 1 - B 2示出佈線2 1 6 -j和佈線2 1 2 - i的交叉部的疊層 結構。 在圖1B所示的剖面A1-A2中，在基板200上形成有 絕緣層201，在絕緣層201上形成.有閘電極202及佈線 203。絕緣層201用作基礎層。此外，在閘電極202上形 成有用作閘極絕緣層的絕緣層204、半導體層205、用作 通道保護層的絕緣層2 1 4及絕緣層2 1 5。此外’絕緣層 2 1 5覆蓋半導體層205的側面地形成’並且該絕緣層215 -18- 201243960 具有防止從半導體層205的側面侵入的雜質的功能。 另外，在絕緣層215上形成源極電極206a及汲極電 極206b，且源極電極206a及汲極電極206b藉由設置在 絕緣層214及絕緣層215中的接觸孔208與半導體層205 電連接。此外，在絕緣層215上形成像素電極210’且像 素電極210與汲極電極206b電連接。 佈線203和汲極電極206b在其間夾著絕緣層215地 重疊的部分用作電容元件113。絕緣層215用作電容元件 1 1 3的介電層。 在圖1C所示的剖面B1-B2中，在基板200上形成有 絕緣層201，且在絕緣層201上形成有佈線212-i。此外 ，在佈線21 2-i上形成有絕緣層204及半導體層205。另 外，在半導體層205上形成有絕緣層214及絕緣層215， 且在絕緣層2 1 5上形成有佈線2 1 6-j。 由於藉由在佈線21 6-j和佈線21 2-i之間設置上述絕 緣層及半導體層，可以擴大兩個佈線之間的厚度方向上的 間隔，因此可以減少在佈線21 6-j和佈線21 2-i的交叉部 的寄生電容。藉由減少交叉部中的寄生電容，減輕供給到 佈線216-j及佈線212-i的信號的延遲或波形的失真，從 而可以實現顯示品質高的顯示裝置。 接著，參照圖2A及2B說明像素120，該像素120可 以代替圖1A至1C所示的像素110，並具有與像素11〇不 同的結構。圖2A是示出像素12〇的平面結構的俯視圖。 圖2B所示的剖面C1-C2相當於用圖2A中的C1-C2的虛 -19- 201243960 線表示的部分的剖面。圖2 A及2 B所示的像素 容元件結構與像素1 1 0的電容元件結構不同。 像素120所具有的電容元件123是重疊佈線 緣層2 1 5和像素電極2 1 0而形成的。藉由將像素 電容元件中的一方電極，可以提高像素120的孔 易實現高精細化，從而可以提高顯示裝置的顯示 外，由於可以高效地使用來自背光燈的光，因此 顯示裝置的耗電量。 接著，參照圖3A及3B說明像素130，該像 以代替圖1A至1C所示的像素110以及圖2A及 的像素120，並具有與像素110以及像素120不 。圖3A是示出像素130的平面結構的俯視圖。 示的剖面D1-D2相當於用圖3A中的D1-D2的虛 部分的剖面。圖3A及3B所示的像素130的電 構與像素1 10以及像素120的電容元件結構不同 在像素130中，省略佈線203，並且重疊與 相鄰的像素所具有的佈線2 1 2 · i + 1、絕緣層2 1 5 極210來形成電容元件133。藉由省略佈線203 高像素1 3 0的孔徑比並容易實現高精細化，從而 顯示裝置的顯示品質。此外，由於可以高效地使, 光燈的光，因此可以減少顯示裝置的耗電量。另: 素130中省略佈線203，也可以省略半導體裝置 子 107。 接著，參照圖5A1、5A2、5B1及5B2說明 1 20的電 203 ' B 電極用作 徑比並容 品質。此 可以減少 素130可 2B所示 同的結構 圖3B所 線表示的 容元件結 〇 像素130 和像素電 ，可以提 可以提高 用來自背 外，在像 100的端 端子105 -20- 201243960 (m個端子105中的一個）及端子l〇6(n個端子106中 的一個）的結構實例。另外，端子107也可以採用與端子 105或端子106的結構相同的結構。圖5A1、5 A2分別圖 示端子105的俯視圖及剖面圖。圖5AI中的虛線J1-J2相 當於圖5A2中的剖面J1-J2。此外，圖5B1、5B2分別圖 示端子106的俯視圖及剖面圖。圖5B1中的虛線K1-K2 相當於圖5B2中的剖面K1-K2。另外，在剖面J1-J2及剖 面K1-K2中，J2及K2相當於基板端部一側。 在剖面J1-J2中，在基板200上形成有絕緣層201， 並且在絕緣層201上形成有佈線212。另外，在佈線212 上形成有絕緣層215。在絕緣層215上形成有電極221。 電極221藉由形成在絕緣層215中的接觸孔219與佈線 212電連接。此外，在電極221上形成有電極222。 在剖面K1-K2中，在基板200上形成有絕緣層201、 絕緣層2 1 5。在絕緣層2 1 5上形成有佈線2 1 6。在佈線 216上形成有電極223。 接著，參照圖6A至圖9C說明參照圖1A至1C說明 的顯示裝置的像素11〇以及參照圖5A1、5A2、5B1及 5 B2說明的端子105及端子106的製造方法。另外’圖 6A至圖.9C中的剖面A1-A2、剖面J1-J2以及剖面K1-K2 是用圖1A至1C以及圖5A1、5A2、5B1及5B2中的虛線 A1-A2、J1-J2以及K1-K2表示的部分的剖面圖。 首先，在基板200上形成絕緣層201、導電層23 1 ' 絕緣層2 3 2、半導體層23 3及絕緣層234。此時’藉由以 -21 - 201243960 不暴露於大氣的方式連續地形成絕緣層20 1、導電層23 1 、絕緣層232、半導體層233及絕緣層234，防止各層及 各層介面的污染，從而可以提高半導體裝置的特性及可靠 性（參照圖6A)。 作爲基板200，除了可以使用玻璃基板、陶瓷基板以 外，還可以使用具有能夠耐受本製造製程的處理溫度的程 度的耐熱性的塑膠基板等》此外，在基板無需透光性的情 況下，也可以使用其表面提供有絕緣層的不鏽鋼合金等金 屬基板》作爲玻璃基板，例如可以使用如鋇硼矽酸鹽玻璃 、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等的無鹼玻璃基板。除 此之外，還可以使用石英基板、藍寶石基板等。此外，藉 由使玻璃基板包含比氧化硼（B2〇3 )更大量的氧化鋇（ BaO )，獲得更實用的耐熱玻璃基板。因此，使用包含比 B2〇3更大量的BaO的玻璃基板較佳。 絕緣層201可以由選自氧化鋁、氮化鋁、氧氮化鋁、 氧化矽、氮化矽、氮氧化矽或氧氮化矽中的一種或多種絕 緣層的壘層形成，且具有防止來自基板20 0的雜質元素擴 散的功能。注意，在本發明說明中，氮氧化矽是指在其組 成上含氮量多於含氧量的物質，並較佳在藉由RBS及 HFS進行測量時，作爲組成範圍包含5at·%至30at·%的氧 ;2〇31%至55&1.%的氮；25 31%至3 5&1.%的矽；以及 10at.%至30at.%的氫。絕緣層201可以適當地使用濺射法 、MBE (Molecular Beam Epitaxy:分子束外延）法、 CVD 法、脈衝雷射沉積法、ALD ( Atomic Layer -22- 201243960
Deposition :原子層沉積）法、塗敷法、印刷法等形成。 此外’以50nm以上且300nm以下的厚度，較佳以ι〇〇ηιη 以上且200nm以下的厚度形成絕緣層201。 此外，藉由使用作基礎層的絕緣層201包含氯、氣等 的鹵素元素，可以進一步提高防止來自基板200的雜質元 素擴散的功能。可以利用SIMS (二次離子質譜分析儀） 的分析得到絕緣層201所包含的鹵素元素的濃度峰値，並 且其濃度峰値較佳爲lxl〇ls/cm3以上且lxi〇2Vcm3以下 ，即可。 接著，在絕緣層201上藉由濺射法、真空蒸鍍法、鍍 法等以100nm以上且500nm以下的厚度，較佳以200nm 以上且3 00nrn以下的厚度形成導電層231。 導電層23 1使用鉬（Mo )、鈦（Ti )、鎢（w ) '鉅 (Ta)、鋁（A1)、銅（Cu)、鉻（Cr)、钕（Nd)、 銃（Sc)、鎂（Mg)等的金屬材料或以上述材料爲主要 成分的材料以單層或疊層形成。例如，也可以使用 Cu-Mg-Al合金和Cu或A1的疊層形成導電層23 1。藉由與絕 緣層201接觸地設置Cu-Mg-A丨合金材料，可以提高導電 層2 3 1的黏合性。 因爲藉由後面的光刻製程形成導電層231作爲電極或 佈線，所以導電層23 1較佳採用低電阻材料的Al、Cu。 藉由使用Al'Cu，可以減輕信號延遲或波形的失真，而 可以實現顯示品質高的顯示裝置。另外，由於A1的耐熱 性低，因此容易產生小丘、晶鬚或遷移所導致的不良。爲 -23- 201243960 了防止A1的遷移，使用A1和其熔點比A1高的 諸如Mo、Ti、W等或以這些材料爲主要成分的 層結構較佳。另外，也可以層疊上述材料的氧化 物，該氧化物或氮化物只要不是絕緣物。此外， 電層使用包含A1的材料時，較佳將後面的製程 最高溫度設定爲3 8 0 °C以下，更佳設定爲3 5 0 t 此外，當作爲導電層231使用Cu時，爲了 所導致的不良或Cu元素的擴散，較佳層疊其烧 高的金屬材料諸如Mo、Ti、W等或以這些材料 分的材料。另外’也可以層疊上述材料的氧化物 ，該氧化物或氮化物只要不是絕緣物。例如，導 也可以採用氮化鈦和Cu的疊層。此外，當作 23 1使用包含Cu的材料時，較佳將後面的製程 最高溫度設定爲450 °C以下。
在本實施方式中，作爲導電層231，在絕緣』 形成5nm厚的氮化鈦且在氮化鈦上形成2 5 0nm厚 接著’在導電層23 1上形成用作閘極絕緣層 232。作爲絕緣層232，可以使用氧化矽、氮化 化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、 、氧化鉬、氧化釔、氧化鑭、氧化給、矽酸給 (x>0、y>〇 ))等，並可以藉由與絕緣層2〇1相 形成。此外’絕緣層232不侷限於單層而可以採 層的疊層。例如，也可以作爲絕緣層A藉由電頻 形成氮化矽層（SiNy ( y>0 ))，並在絕緣層A 金屬材料 材料的疊 物或氮化 當作爲導 中的製程 又下。 防止遷移 字點比 C u 爲主要成 或氮化物 電層23 1 爲導電層 中的製程 看2 0 1上 :的 Cu。 的絕緣層 矽、氧氮 氮氧化鋁 (HfSixOy 同的方法 用不同的 :CVD 法 上層疊用 -24- 201243960 作絕緣層B的氧化砂層（SiOx(x>〇))，來形成絕緣層 23 2 〇 此外，對於絕緣層232的形成，除了濺射法或電獎 CVD法等之外，還可以應用使用μ波（例如，頻率爲 2.45GHz)的高密度電漿CVD法等的成膜方法。 在本實施方式中，作爲絕緣層232，使用氮化矽和氧 化矽的疊層。明確而言，在導電層23 1上形成5 Onm厚的 氮化矽，然後在該氮化矽上形成1 OOnm厚的氧化矽。 此外，在作爲在後面形成的半導體層使用氧化物半導 體的情況下，也可以將包含與該氧化物半導體相同種類的 成分的絕緣材料用於絕緣層232。在以不同層的疊層形成 絕緣層2 32的情況下，只要使用包含與氧化物半導體相同 種類的成分的絕緣材料形成與氧化物半導體接觸的層，即 可。這是因爲：這種材料與氧化物半導體的匹配性好，由 此藉由將這種材料用於絕緣層232，可以保持與氧化物半 導體之間的介面的良好狀態。這裡，“與氧化物半導體相 同種類的成分”是指選自氧化物半導體的構成元素中的— 種或多種元素。例如，在氧化物半導體由In-Ga-Zn類的 氧化物半導體材料構成的情況下，作爲包含與其相同種類 的成分的絕緣材料，可以舉出氧化鎵等。 另外，在絕緣層23 2採用疊層結構的情況下’也可以 採用由包含與氧化物半導體相同種類的成分的絕緣材料構 成的膜和包含與該膜的成分材料不同的材料的膜的疊層結 構0 -25- 201243960 接著’在絕緣層232上形成半導體層23 3。在此，說 明作爲半導體層233使用氧化物半導體的例子。氧化物半 導體可以藉由濺射法 '蒸鍍法、PCVD法、PLD法、ALD 法或MBE法等形成。 較佳在如下條件下形成氧化物半導體：採用濺射法； 基板加熱溫度是1〇〇。(：以上且600T：以下，較佳是150t 以上且550°C以下，更佳是20(TC以上且5 00 °C以下；作 爲濺射氣體使用氧氣體。氧化物半導體的厚度爲lnm以 上且40nm以下，較佳爲3nm以上且20nm以下。進行成 膜時的基板加熱溫度越高，所得到的氧化物半導體中的雜 質濃度越低。 另外，當將氧化物半導體用作電晶體的通道形成區域 時，隨著氧化物半導體變薄，電晶體的短通道效應減小。 但是，當氧化物半導體太薄時，氧化物半導體受到介面散 射的顯著影響，因此場效遷移率可能降低。 作爲用於半導體層233的氧化物半導體，可以使用： 四元類金屬氧化物諸如In-Sn-Ga-Zn類氧化物；三元類金 屬氧化物諸如In-Ga-Zn類氧化物、In-Sn-Zn類氧化物、 Ιη-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧 化物、Sn-Al-Zn類氧化物、二元類金屬氧化物諸如In-Zn 類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類 氧化物、Sn-Mg類氧化物、In-Mg類氧化物；In-Ga類氧 化物；In類氧化物；Sn類氧化物；Zn類氧化物等》此外 ，也可以使上述氧化物半導體包含氧化矽。 -26- 201243960 氧化物半導體較佳至少包含銦（In)或鋅（Zn)。尤 其是較佳包含In及Ζιι。爲了得到i型（本質）的氧化物 半導體，所以在後面進行的脫水化或脫氫化及氧的供，铪胃 有效的。 此外，當將氧化物半導體用作電晶體的通道形成區域 時，作爲用來降低電晶體的電特性的不均勻性的穩定劑， 除了上述元素以外較佳還包含鎵（Ga)。此外，作爲穩定 劑較佳包含錫（Sn)。另外，作爲穩定劑較佳包含給（Hf )。此外，作爲穩定劑較佳包含鋁（A1)。 此外，作爲其他穩定劑，也可以包含鑭系元素的鑭（ La)、铈（Ce)、镨（Pr)、鈸（Nd)、衫（Sm)、銪 (Eu )、金L ( Gd )、铽（Tb )、鏑（Dy )、鈥（Ho )、 餌（Er )、錶（Tm )、鏡（Yb )、餾（Lu )中的一種或 多種。 例如，作爲氧化物半導體，可以使用如下材料：氧化 銦；氧化錫；氧化鋅；二元類金屬氧化物諸如In-Zn類氧 化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化 物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物 :三元類金屬氧化物諸如In-Ga-Zn類氧化物（也表示爲 “ IGZO”）、In-Al-Zn類氧化物、In-Sn-Zn類氧化物（也 表示“ITZO” ）、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化 物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、in-La-Zn 類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化 -27- 201243960 物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn 類氧化物' In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化 物；或者四元類金屬氧化物諸如In-Sn-Ga-Zn類氧化物、 In-Hf-Ga-Zn 類氧化物、In-Al-Ga-Ζη 類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧 化物》 注意，例如，In-Ga-Zn類氧化物是指具有銦（In )、 鎵（Ga )、鋅（Zn )的氧化物，對其化學計量比沒有限 制。此外，也可以包含In、Ga、Zn以外的元素。 另外，作爲氧化物半導體，也可以使用表示爲化學式 InMO3(ZnO)m(m>0)的薄膜。在此，Μ表示選自Sn、Zn 、Fe、Ga、A1、Μη和Co中的一種或多種金屬元素。另 外，作爲氧化物半導體，也可以使用表示爲 In2Sn05(Zn0)n ( η>0)的材料。 氧化物半導體可以爲單晶或非單晶。在採用非單晶時 ’可以採用非晶或多晶。另外，可以採用在非晶中包括具 有結晶性的部分的結構或不是非晶的結構。 非晶狀態的氧化物半導體由於可以比較容易地得到平 坦的表面’所以當使用該氧化物半導體製造電晶體時可以 減少介面散射’並可以比較容易得到較高的遷移率。 另外’當使用具有結晶性的氧化物半導體時，可以進 〜步降低塊中的缺陷’並藉由提高表面的平坦性，可以得 到非晶狀態的氧化物半導體以上的遷移率。爲了提高表面 -28- 201243960 的平坦性，較佳在平坦的表面上形成氧化物半導體。明確 而言，在平均面粗糙度（Ra)爲Inm以下’較佳爲0.3nm 以下，更佳爲O.lnm以下的表面上形成氧化物半導體。 在本實施方式中，作爲氧化物半導體層，藉由使用 In-Ga-Zn類氧化物靶材並利用濺射法形成30nm厚的氧化 物半導體。另外，氧化物半導體層可以在稀有氣體（典型 爲氬）氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下利 用濺射法形成。當作爲濺射氣體使用稀有氣體和氧的混合 氣體時，將氧氣體的比例設定爲30vol.%以上，較佳設定 爲50vol.%以上，更佳設定爲80vol.%以上。 作爲在利用濺射法形成用作氧化物半導體層的In-Ga-Zn類氧化物時使用的靶材，例如使用其組成比爲In2〇3 : Ga203 : ZnO=l : 1 : 1[莫耳數比]的金屬氧化物靶材，來形 成In-Ga-Zn-Ο層。另外，不侷限於該靶材的材料及組成 ’例如，還可以使用其組成比爲ln203 : Ga203 : ZnO = l : 1 : 2[莫耳數比]、ln2〇3 : Ga203 : ZnO = 2 : 2 : 1 [莫耳數比 ]或ln203 : Ga203 : ZnO=l : 1 : 4[莫耳數比]的金屬氧化物 靶材。此外’也可以使用具有 ln203 : Ga203 : ZnO = 2 ·· 0 :1 [莫耳數比]的組成比的靶材。或者，也可以使用其原 子數比爲 I η ·· G a : Z η = 1 : 1 : 1、4 : 2 : 3、3 : 1 : 2、1 : 1:2、2: 1:3或3: 1:4的In-Ga-Zn類金屬氧化物靶材 〇 此外’當作爲氧化物半導體層，藉由濺射法形成ln_ Sn-Zn類氧化物材料時，使用其原子數比爲In : Sn : Zn=l -29- 201243960 :1 : 1 、 2 : 1 : 3 、 1 : 2 : 2 或 20 : 45 : 35 的 金屬氧化物祀材較佳。 另外，金屬氧化物靶材的相對密度爲 100%以下，較佳爲95%以上且99.9%以下。藉 對密度的金屬氧化物靶材，可以形成緻密的氧 膜。 使用去除了氫、水、羥基或氫化物等的雜 氣體作爲用於氧化物半導體層的形成的濺射氣 如’當作爲濺射氣體使用氬時，較佳的是，翁 露點爲-121 °C，Η20的含量爲〇.lppb以下，^ 量爲0.5PPb以下。當作爲濺射氣體使用氧時 ，純度爲8N，露點爲-1 12°C，H2〇的含量爲 並且H2的含量爲lppb以下。 在被保持爲減壓狀態的沉積室內保持基板 溫度設定爲1 〇 0 °C以上且6 0 (TC以下，較佳設 以上且500°C以下來形成氧化物半導體層。在 使用A1的情況下，將基板溫度設定爲38(rc 設定爲350 °C以下。此外，在導電層231使用 下，將基板溫度設定爲450 °C以下。 藉由邊加熱基板邊進行成膜，可以降低包 的氧化物半導體層內部的氣、水分、氫化物或 質濃度。另外，可以減輕濺射所導致的損傷。 除殘留在沉積室內的水分邊引入去除了氫及水 體並使用上述祀材，來形成氧化物半導體層。
In-Sn-Zn 類 90%以上且 :由使用高相 ，化物半導體 :質的高純度 ,體較佳。例 6度爲9N， 吃且H2的含 ，較佳的是 lppb以下， ，且將基板 定爲3 0 0 °C 導電層23 1 以下，較佳 1 Cu的情況 含在所形成 羥基等的雜 而且，邊去 分的濺射氣 -30- 201243960 使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華 泵以去除殘留在沉積室內的水分較佳。另外，作爲排氣單 元，也可以使用配備有冷阱的渦輪分子泵。在使用低溫泵 進行了排氣的沉積室中，例如·，對水（H2o )等的包含氫 原子的化合物（更佳的是，還包括包含碳原子的化合物） 等進行排氣，因此可以降低在該沉積室中形成的氧化物半 導體層所包含的雜質的濃度。 作爲成膜條件的一例，可以採用如下條件：基板與靶 材之間的距離爲100mm;壓力爲0.6Pa;直流（DC)功率 爲0.5kW ;作爲濺射氣體採用氧（氧流量比率爲100% ) 。另外，當使用脈衝直流電源時，可以減少成膜時產生的 粉狀物質（也稱爲微粒、塵屑），並且厚度分佈也變均勻 ，所以是較佳的。 接著，如果需要，也可以進行第一加熱處理。藉由進 行第一加熱處理，可以去除氧化物半導體層中的過剩的氫 (包含水和羥基）（脫水化或脫氬化），改善氧化物半導 體層的結構，並減少氧化物半導體層中的雜質濃度。 在如下條件下進行第一加熱處理：在減壓氣圍下、在 氮或稀有氣體等的惰性氣體氣圍下、在氧氣體氣圍下或在 超乾燥空氣（使用CRDS (共振腔振盪衰減法）方式的露 點計進行測量時的水分量是20ppm (露點換算爲- 55°C ) 以下，較佳的是1 ppm以下，更佳的是1 Oppb以下的空氣 )氣圍下；以250°C以上且750°C以下或400°C以上且低 於基板的應變點的溫度。但是，在藉由第一光刻製程形成 -31 - 201243960 的佈線層使用 A1的情況下，將加熱處理的溫度設定爲 3 80 °C以下’較佳設定爲3 5 0 °C以下。此外，在藉由第一 光刻製程形成的佈線層使用Cu的情況下，將加熱處理的 溫度設定爲45 0°C以下。在本實施方式中，將基板放進加 熱處理裝置之一種的電爐中，且在氮氣圍下以45(TC對氧 化物半導體層進行1小時的加熱處理。 注意，加熱處理裝置不偈限於電爐而可以是具備利用 來自電阻發熱體等的發熱體的熱傳導或熱輻射對被處理物 進行加熱的裝置。例如，可以使用 GRTA ( Gas Rapid Thermal Anneal :氣體快速熱退火）裝置、LRTA ( Lamp Rapid Thermal Anneal:燈快速熱退火）裝置等的RTA( Rapid Thermal Anneal :快速熱退火）裝置。LRTA裝置是 利用從燈如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈 或高壓汞燈等發射的光（電磁波）的輻射加熱被處理物的 裝置。GRT A裝置是使用高溫的氣體進行加熱處理的裝置 。作爲高溫的氣體，使用即使進行加熱處理也不與被處理 物產生反應的惰性氣體諸如氬等的稀有氣體或氮等。 例如，作爲第一加熱處理可以進行GRTA，其中將基 板移動到加熱到高溫的惰性氣體中，進行幾分鐘的加熱， 然後將基板從加熱到高溫的惰性氣體中取出》 較佳的是，當在氮或稀有氣體等的惰性氣體氣圍下、 在氧氣圍下或在超乾燥空氣氣圍下進行第一加熱處理時不 使這種氣圍包含水、氫等。另外，較佳將引入到加熱處理 裝置中的氮、氧或稀有氣體的純度設定爲6N( 99.9999% -32- 201243960 )以上，較佳設定爲7N (99.99999%)以上（即，將雜質 濃度設定爲Ippm以下，較佳設定爲O.lppm以下）。 較佳以如下方式進行第一加熱處理，即在減壓氣圍下 或惰性氣圍下進行加熱處理之後，在保持溫度的情況下切 換爲氧化氣圍，而進一步進行加熱處理。這是因爲如下緣 故：當在減壓氣圍下或惰性氣圍下進行加熱處理時，可以 減少氧化物半導體層中的雜質濃度，但是在同時產生氧缺 乏。藉由在氧化氣圍下進行加熱處理，可以減少此時產生 的氧缺乏。 此外，只要在形成氧化物半導體層之後，就在任何時 候也可以進行第一加熱處理。 接著，在半導體層23 3上形成絕緣層234。絕緣層 234可以使用與絕緣層201或絕緣層232相同的材料及方 法形成。 另外，當作爲半導體層23 3使用氧化物半導體時，作 爲絕緣層234’使用包含氧的絕緣物較佳。此外，當作爲 半導體層233使用氧化物半導體時，也可以形成包含與氧 化物半導體相同的成分的金屬氧化物。 在本實施方式中’作爲絕緣層23 4，藉由濺射法形成 厚度爲200nm的氧化矽層。將成膜時的基板溫度設定爲 室溫以上且300 °C以下’即可。在本實施方式中採用ι〇〇 °C。可以在稀有氣體（典型的是氬）氣圍下、氧氣圍下或 稀有氣體和氧的混合氣圍下，藉由濺射法形成氧化砂層。 此外，作爲靶材可以使用氧化矽或矽。例如，藉由在包含 -33- 201243960 氧的氣圍下將矽用作靶材進行濺射，可以形成氧化矽層。 爲了去除形成絕緣層234時的沉積室中的殘留水分， 使用吸附型的真空泵（低溫泵等）較佳。當在使用低溫泵 進行排氣的沉積室中形成絕緣層234時，可以降低絕緣層 234所包含的雜質的濃度。此外，作爲用來去除絕緣層 23 4的沉積室中的殘留水分的排氣單元，也可以使用配備 有冷阱的渦輪分子泵。 作爲當形成絕緣層23 4時使用的濺射氣體，使用去除 了氫、水、羥基或氫化物等的雜質的高純度氣體較佳。 接著，如果需要，也可以在減壓氣圍下、惰性氣體氣 圍下、氧氣體氣圍下或超乾燥空氣氣圍下進行第二加熱處 理（較佳爲200°C以上且 600°C以下，例如250°C以上且 550°C以下）》但是，在導電層231使用A1的情況下，將 加熱處理的溫度設定爲380°C以下，較佳設定爲3 50°C以 下。此外，在導電層231使用Cu的情況下，將加熱處理 的溫度設定爲45 0 °C以下。例如，也可以在氮氣圍下以 450°C進行1小時的第二加熱處理。藉由進行第二加熱處 理，在氧化物半導體層與絕緣層23 4接觸的狀態下升溫， 可以從包含氧的絕緣層234向半導體層233供給氧。另外 ，在形成絕緣層2 34之後，進行兼作第二加熱處理的第一 加熱處理。此外，也可以藉由離子植入法或離子摻雜法等 作爲半導體層2 3 3供給氧。 接著，進行第一光刻製程。首先，在絕緣層234上將 多色調遮罩用作第一光遮罩來形成抗蝕劑遮罩235 (參照 -34- 201243960 圖 6 B )。 在此，參照圖13A至13D說明多色調遮罩。爲了得 到曝光部分、中間曝光部分以及未曝光部分，多色調遮罩 能夠以三個級別進行曝光的遮罩。並且，多色調遮罩是所 透射的光具有多種強度的曝光遮罩。藉由進行一次曝光及 顯影製程，可以形成具有多種（典型爲兩種）厚度區域的 抗蝕劑遮罩。因此，藉由使用多色調遮罩，可以削減曝光 遮罩（光遮罩）的數目。 作爲多色調遮罩的典型實例，有如圖13A所示的灰 色調遮罩801a、如圖13C所示的半色調遮罩801b。 如圖13A所示，灰色調遮罩801a使用透光基板802 以及形成在其上的遮光部803和繞射光柵804構成。在遮 光部803中，光透射率爲〇%。另一方面，繞射光柵8〇4 藉由將狹縫、點、網目等的光的透射部的間隔設定爲用於 曝光的光的解析度限度以下的間隔，可以控制光的透射率 。另外，週期性狹縫、點、網目或非週期性狹縫、點、網 目都可以用於繞射光柵804。 作爲透光基板802，可以使用石英等的透光基板。遮 光部803及繞射光柵804可以使用鉻、氧化鉻等的吸收光 的遮光材料形成。 當對灰色調遮罩801a照射曝光光線時，如圖13B所 示’在遮光部803中，光透射率805爲0%，而且在不設 置遮光部803以及繞射光柵804的區域中，光透射率805 爲100%。另外，在繞射光柵804中，可以將光透射率調 -35- 201243960 整爲1 〇 %至7 0 %。繞射光柵8 0 4中的光的透射率可以藉由 調整繞射光柵的狹縫、點或網目的間隔及間距而調整。 如圖13C所示，半色調遮罩801b由透光基板802、 形成在其上的半透射部8 07及遮光部806構成。半透射部 807 可以使用 MoSiN、MoSi、MoSiO、MoSiON、CrSi 等 。遮光部806可以使用鉻或氧化鉻等的吸收光的遮光材料 形成。 在對半色調遮罩8 0 1 b照射曝光光線的情況下，如圖 13D所示，在遮光部806中，光透射率808爲0%，而且 在不設置遮光部806及半透射部807的區域中，光透射率 8 08爲100%。另外，在半透射部807中，可以將光透射 率調整爲10%至70%。可以根據半透射部807的材料對半 透射部807中的光透射率進行調整。 使用多色調遮罩形成的抗蝕劑遮罩23 5是由厚度不同 的多個區域（在此，兩個區域）構成的抗蝕劑遮罩，並具 有厚度厚的區域和厚度薄的區域。在抗蝕劑遮罩23 5中， 有時將厚度厚的區域稱爲抗蝕劑遮罩235的凸部，而將厚 度薄的區域稱爲抗蝕劑遮罩235的凹部。 以抗蝕劑遮罩235爲遮罩而對導電層231、絕緣層 2 3 2、半導體層2 3 3及絕緣層2 3 4選擇性地進行蝕刻，來 形成閘電極202、佈線203、佈線212、島狀的絕緣層204 、島狀的半導體層205、島狀的絕緣層214 (參照圖7A ) p 作爲導電層231、絕緣層232、半導體層233及絕緣 -36- 201243960 層234的蝕刻，可以採用乾蝕刻及濕蝕刻中的一方或兩者 。作爲用於乾蝕刻的蝕刻氣體，可以使用含有氯的氣體（ 氯類氣體，例如氯（Ch )、三氯化硼（BC13 )、四氯化 矽（SiCl4)、四氯化碳（CC14)等）。 作爲乾蝕刻，可以使用平行平板RIE ( Reactive Ion Etching :反應離子蝕刻）法或 ICP ( Inductively Coupled Plasma :感應耦合電漿）蝕刻法。此外，因爲絕緣層201 用來防止雜質元素從基板200擴散，所以在進行上述蝕刻 時，較佳調節蝕刻條件以儘量防止絕緣層20 1被蝕刻。此 外，作爲絕緣層201的材料，使用當進行上述蝕刻時不容 易被蝕刻的材料較佳》 接著，藉由使用氧電漿的灰化等，使抗蝕劑遮罩235 縮小。此時，抗蝕劑遮罩2 3 5中的厚度薄的區域的抗蝕劑 被去除，而島狀的絕緣層214露出（參照圖7B)。 接著，以殘留的抗蝕劑遮罩235爲遮罩而選擇性地去 除島狀的絕緣層204、島狀的半導體層20 5、島狀的絕緣 層214，來使閘電極202的一部分、佈線203的一部分及 佈線212的一部分露出。此時，島狀的絕緣層204、島狀 的半導體層205、島狀的絕緣層214各個的側面大致一致 ，並且當俯視時，各層的形狀大致相同。 此外’藉由將閘電極20 2的端部形成爲突出到島狀的 絕緣層204、島狀的半導體層205、島狀的絕緣層214的 端部的外側的形狀’緩和臺階，從而可以提高在後面形成 的絕緣層或導電層的覆蓋性（參照圖8 A )。 -37- 201243960 此外，藉由使島狀的半導體層205與閘電極202重疊 並以比閘電極202小的方式設置島狀的半導體層205 ’可 以防止因從閘電極2 0 2 —側照射光而導致的電晶體特性的 劣化。 另外，雖然未圖示，但是爲了減少在後面形成的佈線 2 1 6和佈線203的交叉部以及佈線2 1 6和佈線2 1 2的交叉 部的寄生電容，使島狀的絕緣層204、島狀的半導體層 205、島狀的絕緣層214殘留在相當於上述交叉部的部分 的佈線203及佈線212上。 接著，去除抗蝕劑遮罩23 5。因爲當使用多色調遮罩 時，可以將多次光刻製程置換爲一次光刻製程，所以可以 提高半導體裝置的生產率。 注意，在沒有特別的說明的情況下，本發明說明所示 的光刻製程包括抗蝕劑遮罩的形成製程、導電層或絕緣層 的蝕刻製程以及抗蝕劑遮罩的剝離製程。 接著，在島狀的絕緣層2 1 4、佈線2 0 3、佈線2 1 2上 形成絕緣層2 1 5。絕緣層2 1 5可以使用與絕緣層2 0 1、絕 緣層232 (島狀的絕緣層204 )、絕緣層234 (島狀的絕 緣層2 1 4 )相同的材料及方法形成。此外，由於絕緣層 2 1 5用作電容元件1 1 3的介電層，因此作爲絕緣層2 1 5使 用相對介電常數大的材料較佳。在本實施方式中，作爲絕 緣層215，藉由濺射法形成厚度爲2 0 Onm的氮化矽。氮化 矽的相對介電常數比氧化矽的相對介電常數大，且可以用 作防止從外部侵入的雜質的保護層，所以是較佳的（參照 -38- 201243960 圖 8 B ) 〇 接著，藉由使用第二光遮罩的第二光刻製程，選擇性 地去除絕緣層2 1 5及絕緣層2 1 4，來形成接觸孔2 0 8及接 觸孔219。在接觸孔208中，半導體層205的一部分露出 ，而在接觸孔219中，佈線212的一部分露出（參照圖 9A )。此外，爲了減少接觸電阻，較佳將接觸孔形成得 盡可能大或形成多量的接觸孔。 接著，在絕緣層215上形成導電層，並且藉由使用第 三光遮罩的第三光刻製程形成源極電極206a、汲極電極 20 6b、電極221及佈線216 (參照圖9B )。用來形成源極 電極206a、汲極電極20 6b、電極221及佈線216的導電 層可以使用與導電層231相同的材料及方法形成。在本實 施方式中，作爲導電層，在絕緣層215上藉由濺射法形成 5nm厚的氮化鈦，並且在氮化鈦上形成250nm厚的Cu。 接著，在源極電極206a、汲極電極206b、電極2 21 、佈線216上形成透光導電層，並且藉由使用第四光遮罩 的第四光刻製程形成像素電極210、電極222、電極223 (參照圖9C)。 作爲透光導電層，可以使用透光導電材料諸如包含氧 化鎢的氧化銦、包含氧化鎢的氧化銦辞、包含氧化欽的氧 化銦、包含氧化鈦的氧化銦錫、氧化銦錫（下面表示爲 ITO )、氧化銦鋅、添加有氧化矽的氧化銦錫等。 此外，爲了防止源極電極2〇6a、汲極電極206b、佈 線216等的氧化’也可以使用用來形成像素電極210的導 -39- 201243960 電層覆蓋這種電極或佈線的一部分或全部。 此外’在本實施方式中例示了透射型顯示裝置的 部的製造方法，但是不侷限於透射型顯示裝置，而也 應用於反射型顯示裝置的像素部。當得到反射型顯示 的像素部時，作爲像素電極使用光反射率高的導電層 稱爲反射導電層），例如鋁、鈦、銀、铑、鎳等的可 的反射率高的金屬、包含這些金屬中的至少一種的合 上述材料的疊層，即可。 此外’根據需要’也可以與半導體層的通道形成 重疊地配置與像素電極相同的材料。 在本實施方式中，作爲透光導電層，使用80nm ITO。此外，當進行ITO的蝕刻時，可以使用由日本 化學株式會社製造的透明導電膜蝕刻液ITO-07N。 另外，重要的是：在端子部103及端子部104中 使佈線2 1 2及佈線2 1 6保持露出狀態，而由ITO等的 物導電材料覆蓋佈線2 1 2及佈線2 1 6。因爲佈線2 1 2 線2 1 6是金屬層，所以如果使佈線2 1 2及佈線2 1 6保 出狀態，則露出表面被氧化，且與FPC等的接觸電 大》因爲接觸電阻的增大導致從外部輸入的信號的延 波形的失真，所以不能正確地傳達來自外部的信號， 導體裝置的可靠性降低。藉由由ITO等的氧化物導電 覆蓋佈線2 1 2及佈線2 1 6的露出表面，可以防止與 等之間的接觸電阻的增大，並提高半導體裝置的可靠 藉由上述製造方法，可以形成包括電晶體111及 像素 可以 裝置 (也 見光 金或 區域 厚的 關東 ，不 氧化 及佈 持露 阻增 遲或 而半 材料 FPC 性。 電容 -40- 201243960 元件1 1 3的像素1 1 0、端子1 ο 5及端子1 0 6。此外，像素 120及像素130也可以藉由與像素110相同的製造方法形 成。 此外，因爲半導體層205的上面及側面被絕緣層215 覆蓋，且半導體層205的下面被金屬層的閘電極202覆蓋 ，所以雜質不容易從外部侵入，從而可以實現可靠性高的 半導體裝置。再者，藉由使用氮化矽形成絕緣層215及絕 緣層201，並使用氮化矽覆蓋半導體層205，可以進一步 提高半導體裝置的可靠性。 根據本實施方式，可以藉由比現有技術少的光遮罩及 光刻製程製造半導體裝置。因此，可以以低成本高生產率 地製造顯示裝置。 ^ 本實施方式可以與其他實施方式適當地組合而使用。 [實施方式2] 在本實施方式中，參照圖10Α至10C說明其一部分 與實施方式1不同的製程實例。注意’在與實施方式1相 同的部分使用相同的圖式標記’而在此省略相同的圖式標 記的詳細說明。 首先，與實施方式1相同地在基板200上形成絕緣層 201，在絕緣層201上形成導電層231。由於在本實施方 式中，在後面形成的半導體層的成膜溫度爲200°C以上且 45 0 t以下，且形成半導體層之後的加熱處理的溫度爲 200 °C以上且450 °C以下’因此作爲導電層231 ’使用在兩 -41 - 201243960 層的Mo之間夾著Cu的三層的疊層。 接下來，在導電層231上形成絕緣層232，在絕綠層 23 2上形成lnm以上且l〇nm以下的第一氧化物半導體層 。在本實施方式中，在以下條件下形成5nra厚的第〜氧 化物半導體層：使用氧化物半導體用靶材（In-Ga-Zn類氧( 化物半導體用靶材（ln203: Ga203: ZnO=l: 1: 2[莫耳數 比])):基板與靶材之間的距離是1 70mm ;基板溫度是 250 °C ;壓力是 〇.4Pa;直流（DC)功率是 0.5kW:並且 採用只包含氧，只包含氬或包含氧和氬的濺射氣體。 接著，作爲配置基板的氣圍，採用氮或乾燥空氣，來 進行第一加熱處理。第一加熱處理的溫度是200°C以上且 4^0 °C以下。此外，第一加熱處理的加熱時間是1小時以 上且24小時以下。藉由第一加熱處理，第一氧化物半導 體層晶化而成爲第一結晶氧化物半導體層148a (參照圖 1 0B )。 接著，在第一結晶氧化物半導體層148a上形成厚於 1 Onm的第二氧化物半導體層。在本實施方式中，在以下 條件下形成厚度爲25nm的第二氧化物半導體層：使用氧 化物半導體用靶材（In_Ga-Zn類氧化物半導體靶材（ ln203 : Ga203 : ZnO=l : 1 : 2[莫耳數比]);基板與靶材 之間的距離是170mm ;基板溫度是400t ;壓力是〇.4Pa :直流（DC)功率是〇.5kW;並且採用只包含氧，只包 含氬或包含氧和氬的混合氣體的濺射氣體。 接著，作爲配置基板的氣圍，採用氮或乾燥空氣，來 -42- 201243960 進行第二加熱處理。第二加熱處理的溫度是200°C以上且 45 0°C以下。此外，第二加熱處理的加熱時間是1小時以 上且24小時以下。藉由第二加熱處理，第二氧化物半導 體層晶化而成爲第二結晶氧化物半導體層148b (參照圖 1 0C )。 接著，在第二結晶氧化物半導體層148b上形成絕緣 層2 3 4。藉由根據實施方式1進行後面的製程，可以得到 電晶體111。但是，在使用本實施方式的情況下，由第一 結晶氧化物半導體層148a及第二結晶氧化物半導體層 148b的疊層形成包括電晶體111的通道形成區域的半導 體層。第一結晶氧化物半導體層148a及第二結晶氧化物 半導體層148b具有C軸配向。 在具有第一結晶氧化物半導體層和第二結晶氧化物半 導體層的疊層的電晶體中，也可以減少對電晶體進行光照 射的前後或偏壓-熱壓力（BT )試驗前後的電晶體的臨界 値電壓的變化量，從而該電晶體具有穩定的電特性。 本實施方式可以與其他實施方式自由地組合。 [實施方式3] 圖11A及11B示出使用實施方式1及實施方式2所 例示的電晶體的顯示裝置的一個方式。
圖11A是一種面板的平面圖，在該面板中利用密封 材料4005將電晶體4010及液晶元件4013密封在第一基 板4001和第二基板4006之間。圖1 1B相當於沿著圖1 1 A -43- 201243960 的Μ-N的剖面圖。 以圍繞設置在第一基板4001上的像素部4〇〇2的方式 設置有密封材料4005，並且在像素部4002上設置有第二 基板4006。因此，像素部4002與液晶層4〇〇8 —起由第 -基板4001、密封材料4〇〇5以及第二基板4〇〇6密封》 此外’第一基板4001上的由密封材料4005圍繞的區 域的外側區域中包括輸入端子4020，並連接有FPC ( Flexible Printed Circuit :撓性印刷電路）4018a、 FPC4018b eFPC40 18a與另外製造在不同的基板上的信號 線驅動電路4003電連接，而FPC4018b與另外製造在不 同的基板上的掃描線驅動電路.4004電連接。提供到像素 部4002的各種信號及電位從信號線驅動電路4003及掃描 線驅動電路4004藉由FPC401 8a及FPC4018b被供給。 注意，對於另外製造在不同基板上的驅動電路的連接 方法沒有特別的限制，而可以採用COG ( Chip On Glass :玻璃覆晶封裝）法、引線接合法、TCP (Tape Carrier Package :載帶封裝）法或者 TAB ( Tape Automated Bonding:卷帶式自動接合）法等》 此外，雖然未圖示，也可以在基板4001上使用本發 明說明所公開的電晶體形成信號線驅動電路4003或掃描 線驅動電路4004。 作爲設置在顯示裝置中的顯示元件’也可以使用液晶 元件（也稱爲液晶顯示元件）。此外’還可以應用電子墨 水等的其對比度因電作用而變化的顯示媒體。 -44 - 201243960 如圖11A及11B所示，顯示裝置包括電極4015 線4016，並且，電極4015及佈線4016藉由各向異 電層4019電連接到FPC4018a所包括的端子。 電極4015由與第一電極4030相同的導電層形成 且佈線40 1 6由與電晶體40 1 0的源極電極及汲極電極 的導電層形成。 在本實施方式中，作爲電晶體4010，也可以應 施方式1及實施方式2所示的電晶體。設置在像 4 0 02中的電晶體40 10電連接到顯示元件來構成顯示 。只要可以進行顯示就對顯示元件沒有特別的限制， 以使用各種各樣的顯示元件。 圖11A及11B示出作爲顯示元件使用液晶元件 示裝置的例子。在圖11A及11B中，作爲顯示元件 晶元件4013包括第一電極403 0、第二電極403 1以 晶層4008。注意，以夾持液晶層4008的方式設置有 對準膜的絕緣層4032、絕緣層4033。第二電極403 1 在第二基板4006 —側，並且第一電極403 0和第二 403 1在兩者之間夾著液晶層4008而層疊。 此外，間隔物403 5是在第二基板4006上由絕緣 成的柱狀間隔物，其是爲了控制液晶層4008的厚度 元間隙）而設置的。另外，還可以使用球狀間隔物。 當作爲顯示元件使用液晶元件時，作爲液晶層 可以使用如下液晶材料：熱致液晶、低分子液晶、高 液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等 及佈 性導 ，並 相同 用實 素部 面板 而可 的顯 的液 及液 用作 設置 電極 層形 (單 4008 分子 〇這 -45- 201243960 些液晶材料根據條件呈現膽固醇相、近晶相、立方相、手 向列相、各向同性相等。 此外，也可以使用不使用對準膜的呈現藍相的液晶材 料。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升 高時，在即將從膽固醇相轉變成均質相之前呈現。由於藍 相只出現在較窄的溫度範圍內，因此爲了改善溫度範圍而 將混合有5wt.%以上的手性試劑的液晶組成物用於液晶層 。由於包含呈現藍相的液晶材料和手性試劑的液晶組成物 的回應速度短，即爲1msec以下，且其具有光學各向同性 ，因此不需要配向處理，從而視角依賴性小。另外，由於 不需要設置對準膜，而也不需要摩擦處理，因此可以防止 摩擦處理所導致的靜電損壞，並可以降低製造製程中的液 晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置 的生產率。 此外，液晶材料的固有電阻率爲lxl〇9Q.cm以上，較 佳爲1χ1〇"Ω·(：ιη以上’更佳爲ixi〇i2n.cm以上。注意 ，本發明說明中的固有電阻率的値爲在2 0 °C下測量的値 〇 考慮到配置在各像素部中的電晶體40 1 0的洩漏電流 等而以能夠在指定期間中保持電荷的方式設定設置在液晶 顯示裝置的各像素中的電容元件4011(儲存電容）的電 容。藉由使用將i型化或實際上i型化的氧化物半導體用 作形成通道區域的半導體層的電晶體4010，設置具有各 像素中的液晶電容的1/3以下，較佳爲1/5以下的電容的 -46- 201243960 大小的儲存電容器，就足夠了。 此外，使用i型化或實際上i型化的氧化物半導體層 的電晶體可以降低截止狀態下的電流値（截止電流値）。 因此，可以延長視頻信號等的電信號的保持時間，並且， 還可以延長電源導通狀態下的寫入間隔。因此，可以降低 刷新工作的頻度，所以發揮抑制耗電量的效果。再者，使 用i型化或實際上i型化的氧化物半導體層的電晶體即使 不設置儲存電容器，也可以保持施加到液晶元件的電位。 此外，使用氧化物半導體層的電晶體可以得到較高的 場效遷移率，所以可以進行高速驅動。因此，藉由將上述 電晶體用於液晶顯示裝置的像素部，可以提供高影像品質 的影像。此外，因爲也可以在同一基板上將上述電晶體分 別形成在驅動電路部或像素部，所以可以削減液晶顯示裝 置的零件數。 此外’作爲液晶顯示裝置，可以使用採用如下模式的 液晶元件：TN ( Twisted Nematic :扭曲向列）模式、IPS (In-Plane-Switching :平面內轉換）模式、FFS ( Fringe Field Switching :邊緣電場轉換）模式、ASM ( Axially Symmetric aligned Micro-cell :軸對稱排列微單元）模式 、OCB ( Optical Compensated Birefringence:光學補償雙 折射）模式、FLC( Ferroelectric Liquid Crystal:鐵電性 液晶）模式、以及 AFLC ( Anti Ferroelectric Liquid Crystal :反鐵電性液晶）模式等。 此外’也可以使用常黑型液晶顯示裝置，例如採用垂 -47- 201243960 直配向（VA)模式的透射型液晶顯示裝置。在此，垂直 配向模式是指控制液晶顯示面板的液晶分子的排列的方式 的一種，是當不施加電壓時液晶分子朝向垂直於面板表面 的方向的方式。作爲垂直配向模式，可以舉出幾個例子， 例如可以使用 MVA( Multi-Domain Vertical Alignment: 多領域垂直配向）模式、PVA ( Patterned Vertical Alignment :垂直配向構型）模式、ASV ( Advanced Super-View :高級超視覺）模式等。此外，也可以使用將 像素分成幾個區域（子像素），並且使分子分別倒向不同 方向的稱爲領域相乘或者多域設計的方法。 此外，在液晶顯示裝置中，適當地設置黑矩陣（遮光 層）、偏振構件、相位差構件、抗反射構件等的光學構件 (光學基板）等。例如，也可以使用利用偏振基板以及相 位差基板的圓偏振。此外，作爲光源，也可以使用背光燈 、側光燈等。 此外，也可以作爲背光燈利用多個發光二極體（LED )來進行分時顯示方式（場序制驅動方式）。藉由應用場 序制驅動方式，可以不使用濾色片地進行彩色顯示。 此外，作爲像素部中的顯示方式，可以採用逐行掃描 方式或隔行掃描方式等。此外，當進行彩色顯示時在像素 中受到控制的色彩單元不侷限於RGB(R表示紅色，G表 示綠色，B表示藍色）的三種顏色。例如，也可以採用 RGB W (W顯示白色）或者對RGB追加黃色、青色、品紅 色等中的一種顏色以上的顏色。另外，也可以按每個色彩 -48- 201243960 單元的點使其顯示區域的大小不同。但是，本發 於彩色顯示的液晶顯示裝置，而也可以應用於單 液晶顯示裝置。 另外，在圖11A及11B中，作爲第一基板 二基板4006，除了玻璃基板以外，還可以使用 。例如，可以使用透光塑膠基板等。作爲塑膠， FRP( Fiberglass-Reinforced Plastics;纖維增強 、PVF (聚氟乙烯）薄膜、聚酯薄膜或丙烯樹脂 外，還可以採用具有使用PVF薄膜或聚酯薄膜 的結構的薄片。 關於對顯示元件施加電壓的第一電極及第二 稱爲像素電極、共用電極、相對電極等），根據 方向'設置電極的地方以及電極的圖案結構而選 性、反射性，即可。 作爲第一電極4030、第二電極4031，可以 導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢 鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦 銦錫 '氧化銦鋅、添加有氧化矽的氧化銦錫等。 此外，第一電極4030及第二電極4031中任 使用鎢（W)、鉬（Mo)、鉻（Zr)、給（Hf) )、鈮（Nb)、鉅（Ta)、鉻（Cr)、鈷（Co Ni )、鈦（Ti )、鉑（pt )、鋁（A1 )、銅（Cu Ag)等的金屬、其合金或者其氮化物中的一種 形成。 明不侷限 色顯示的 4001 、第 撓性基板 可以使用 塑膠）板 薄膜。此 夾住鋁箔 電極（也 取出光的 擇其透光 使用透光 的氧化銦 錫、氧化 一方可以 、釩（V )、鎳（ )、銀（ 或多種來 -49- 201243960 此外，第一電極4030、第二電極4〇31可以使用 導電高分子（也稱爲導電聚合物）的導電組成物來形 作爲導電高分子，可以使用所謂的7Γ電子共軛類導電 子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其 物、聚噻吩或其衍生物以及由苯胺、吡咯和噻吩中的 以上構成的共聚物或其衍生物等。 此外，由於電晶體容易因靜電等而損壞，所以較 置保護電路。保護電路使用非線性元件構成較佳啊。 本實施方式可以與其他實施方式自由地組合。 [實施方式4] 在本實施方式中，說明具備上述實施方式所示的 裝置的電子裝置的例子。 圖12A示出筆記型個人電腦，包括主體3001、 3 002、顯示部3003以及鍵盤3004等。藉由應用上述 方式所示的顯示裝置，可以提供可靠性高的筆記型個 腦。 圖12B示出可攜式資訊終端（PDA)，在主體 中設置有顯示部3〇23、外部介面3025以及操作按鈕 等。另外，作爲操作用附屬部件，具備觸控筆3022 由應用上述實施方式所示的顯示裝置，可以提供可靠 的可攜式資訊終端（PDA)。 圖12C示出電子書閱讀器的一例。例如，電子書 器由兩個外殼，即外殻27〇2及外殻2704構成。 包括 成。 局分 衍生 兩種 佳設 顯示 外殼 實施 人電 3 02 1 3 024 。藉 性高 閱讀 外殼 -50- 201243960 2702及外殼2704由軸部2712形成爲一體’且可以以該 軸部2712爲軸進行開閉工作。藉由這種結構，可以進行 如紙的書籍那樣的工作。 外殼2702組裝有顯示部2705，而外殼2704組裝有 顯示部2707。顯示部2705及顯示部2707的結構既可以 是顯示連續的畫面的結構，又可以是顯示不同的畫面的結 構。藉由採用顯示不同的畫面的結構’例如在右邊的顯示 部（圖12C中的顯示部2705 )中可以顯示文章’而在左 邊的顯示部（圖12C中的顯示部2707 )中可以顯示影像 。藉由應用上述實施方式所示的顯示裝置’可以提供可靠 性高的電子書閱讀器。 此外，在圖12C中示出外殼2702具備操作部等的例 子。例如，在外殼2702中，具備電源端子272 1、操作鍵 2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外 ，還可以採用在與外殼的顯示部同一面上設置鍵盤、指向 裝置等的結構。另外，也可以採用在外殻的背面或側面具 備外部連接端子（耳機端子、USB端子等）、記錄媒體插 入部等的結構。再者，電子書閱讀器也可以具有電子詞典 的功能。 此外，電子書閱讀器也可以採用能夠以無線的方式收 發資訊的結構。還可以採用以無線的方式從電子書籍的伺 服器購買所希望的書籍資料等，然後下載的結構。 圖12D示出行動電話，由兩個外殼，即外殼2800及 外殻2801構成。外殼2801具備顯示面板2802、揚聲器 -51 - 201243960 2803、麥克風2804、指向裝置2806、拍攝裝置用透鏡 2807、外部連接端子2808等。此外，外殼2800具備對行 動電話進行充電的太陽能電池單元2810、外部儲存槽 2811等。另外，在外殼280 1內組裝有天線。 另外，顯示面板2802具備觸控螢幕，在圖12D中， 使用虛線示出作爲影像而被顯示出來的多個操作鍵2805 。另外，還安裝有用來使由太陽能電池單元2810輸出的 電壓上升到各電路所需的電壓的升壓電路。 顯示面板2802根據使用方式適當地改變顯示的方向 。另外，由於在與顯示面板28 02同一面上設置拍攝裝置 用透鏡2 807，所以可以實現視頻電話。揚聲器2803.及麥 克風2804不侷限於音頻通話，還可以進行視頻通話、錄 音、再生等。再者，滑動外殼2800和外殼2801而可以從 如圖1 2D所示那樣的展開狀態變成重疊狀態，所以可以 實現適合於攜帶的小型化》 外部連接端子2808可以與AC適配器及各種電纜如 USB電纜等連接，並可以進行充電及與個人電腦等的資料 通信。另外，藉由將記錄媒體插入外部儲存槽2811中， 可以對應於更大量資料的保存及移動。 另外，除了上述功能之外，還可以具有紅外線通信功 能、電視接收功能等。藉由應用上述實施方式所示的顯示 裝置，可以提供可靠性高的行動電話。 圖12E示出數位攝影機，其由主體3051、顯示部 A3 0 5 7、取景器3 05 3、操作開關3 054、顯示部B3 05 5以 -52- 201243960 及電池3056等構成。藉由應用上述實施方 裝置，可以提供可靠性高的數位攝影機。 圖1 2F示出電視裝置的一例。在電視 9601安裝有顯示部9603。利用顯示部9603 。此外，在此示出利用支架9605支撐外殻 藉由應用上述實施方式所示的顯示裝置，可 高的電視裝置。 可以藉由利用外殼960 1所具備的操作 供的遙控操作機進行電視裝置的操作。此外 在遙控操作機中設置顯示從該遙控操作機輸 示部的結構。 另外，電視裝置採用具備接收機、數據 可以藉由利用接收機接收一般的電視廣播。 據機連接到有線或無線方式的通信網路，從 單向（從發送者到接收者）或雙向（在發送 間或在接收者之間等）的資訊通信。 本實施方式可以與其他實施方式所記載 組合而實施。 【圖式簡單說明】 圖1A至1C是說明本發明的一個方式 面圖； 圖2A及2B是說明本發明的一個方式 面圖； 式所示的顯示 裝置中，外殼 可以顯示影像 960 1的結構。 以提供可靠性 開關或另行提 ，也可以採用 出的資訊的顯 機等的結構。 再者，藉由數 而也可以進行 者和接收者之 的結構適當地 的俯視圖及剖 的俯視圖及剖 -53- 201243960 圖3 A及3 B是說明 面圖； 圖4A及4B是說明本 圖 5A1、5A2、5B1 I 的俯視圖及剖面圖； 圖6A及6B是說明本 圖7A及7B是說明本 圖8A及8B是說明本 圖9A至9C是說明本 圖10A至10C是說明 圖1 1 A及1 1 B是說明 圖12A至12F是說明 圖1 3 A至1 3 D是說明 【主要元件符號說明】 100 :半導體裝置 1 0 1 :基板 102 :像素區域 103 :端子部 104 :端子部 105 :端子 1 0 6 :端子 107 :端子 1 1 0 :像素 本發明的一個方式的俯視圖及剖 發明的一個方式的電路圖； 5： 5B2是說明本發明的一個方式 發明的一個方式的剖面圖； 發明的一個方式的剖面圖； 發明的一個方式的剖面圖； 發明的一個方式的剖面圖； 本發明的一個方式的剖面圖： 本發明的一個方式的圖： 電子裝置的一例的圖； 多色調遮罩的一例的圖。 54- 201243960 1 1 1 :電晶體 1 1 2 :液晶元件 1 1 3 :電容元件 1 1 4 :電極 1 2 0 :像素 1 2 3 :電容元件 1 3 0 :像素 1 3 3 :電容元件 200 :基板 2 0 1 :絕緣層 2 0 2 :閘電極 2 0 3 :佈線 2 0 4 :絕緣層 2〇5 :半導體層 2 0 8 :接觸孔 2 1 0 :像素電極 2 1 2 :佈線 2 1 4 :絕緣層 2 1 5 :絕緣層 2 1 6 :佈線 2 1 9 :接觸孔 22 1 :電極 222 :電極 223 :電極 201243960 23 1 :導電層 2 3 2 :絕緣層 23 3 :半導體層 2 3 4 :絕緣層 23 5 :抗蝕劑遮罩 802 :透光基板 803 :遮光部 804 :繞射光柵 8 05 :光透射率 8 06 :遮光部 8 〇 7 :半透射部 8 0 8 :光透射率 2702 :外殼 2704 :外殼 2705 :顯示部 2707 :顯示部 2712 :軸部 2 7 2 1 :電源端子 2723 :操作鍵 2725 :揚聲器 2800 :外殼 2801 :外殻 2802:顯示面板 2 8 03 :揚聲器 201243960 2 804 ：麥克風 2 8 0 5 :操作鍵 2806 ：指向裝置 280 7 :拍攝裝置用透鏡 280 8 :外部連接端子 2810:太陽能電池單元 2 8 1 1 :外部儲存槽 3001 :主體 3002 :外殼 3 00 3 :顯示部 3004 :鍵盤 3 02 1 :主體 3 022 :觸控筆 3 0 2 3 :顯示部 3024 :操作按鈕 3 02 5 :外部介面 3 05 1 :主體 3 05 3 :取景器 3 054 :操作開關 3 0 5 5 :顯示部（B ) 3 0 5 6 :電池 3 05 7 :顯示部（A ) 4 0 0 1 :基板 4002 :像素部 201243960 4 0 0 3 :信號線驅動電路 4 0 0 4 :掃描線驅動電路 4005 :密封材料 4006 :基板 4008 :液晶層 4 0 1 0 :電晶體
4 0 1 1 :電容元件 4013 :液晶元件 40 1 5 :電極 4016 ：佈線 4018： FPC 4019:各向異性導電層 4020:輸入端子 403 0 :電極 403 1 :電極 4 0 3 2 :絕緣層 4 0 3 3 :絕緣層 4 0 3 5 :間隔物 960 1 :外殼 9603 :顯示部 9605 :支架 148a :結晶氧化物半導體層 148b :結晶氧化物半導體層 206a:源極電極 201243960 206b ： 4018a ： 40 18b ·_ 801a ： 801b ：
汲極電極 FPC FPC 灰色調遮罩 半色調遮罩 -59

Claims (1)

  1. 201243960 七、申請專利範圍： 1.一種顯示裝置，包括： 閘電極； 閘極絕緣層； 半導體層； 通道保護層； 源極電極；以及 汲極電極， 其中，該源極電極及該汲極電極藉由該通道保護層中 的接觸孔與該半導體層電連接， 其中，該汲極電極與像素電極電連接，以及 其中，該閘極絕緣層、該半導體層及該通道保護層的 側面的一側彼此大致對準。 2 .根據申請專利範圍第1項之顯示裝置， 其中該閘電極與該半導體層重疊，以及 其中，該閘電極的端部突出到該半導體層的端部的外 側。 3. 根據申請專利範圍第1項之顯示裝置， 其中該半導體層是氧化物半導體層。 4. 根據申請專利範圍第1項之顯示裝置， 其中該閘電極、該源極電極或該汲極電極包括包含銅 的材料。 5 ·根據申請專利範圍第1項之顯示裝置， 其中基礎層形成在該閘電極之下。 -60- 201243960 6.—種顯示裝置，包括： 電晶體；以及 電容器， 該電晶體包括： 形成在閘電極上的閘極絕緣層； 形成在該閘極絕緣層上的半導體層； 形成在該半導體層上的第一通道保護層； 形成在該第一通道保護層上的第二通道保護層； 以及 形成在該第二通道保護層上並藉由該第一通道保 護層及該第二通道保護層中的接觸孔與該半導體層電連接 的源極電極及汲極電極， 其中，該汲極電極與像素電極電連接， 其中，該電晶體的該閘極絕緣層、該半導體層及該第 一通道保護層的側面的一側彼此大致對準，以及 其中，該電容器包括電容器佈線、該汲極電極及夾在 該電容器佈線和該汲極電極之間的該第二通道保護層。 7·根據申請專利範圍第6項之顯示裝置， 其中該閘電極與該半導體層重疊，以及 其中，該閘電極的端部突出到該半導體層的端部的外 側。 8. 根據申請專利範圍第6項之顯示裝置， 其中該半導體層是氧化物半導體層。 9. 根據申請專利範圍第6項之顯示裝置， -61 - 201243960 其中該閘電極、該源極電極或該汲極電極包括包含銅 的材料。 10. 根據申請專利範圍第6項之顯示裝置， 其中基礎層形成在該閘電極之下。 11. 一種顯示裝置的製造方法，包括如下步驟： 形成導電層、第一絕緣層、半導體層及第二絕緣層； 藉由利用第一光刻步驟選擇性地去除該導電層、該第 一絕緣層、該半導體層及該第二絕緣層，來形成閘電極及 島狀半導體層； 藉由利用第二光刻步驟選擇性地去除該第二絕緣層的 一部分，來使該島狀半導體層的一部分露出； 藉由第三光刻步驟形成源極電極及汲極電極；以及 藉由第四光刻步驟形成像素電極。 12. 根據申請專利範圍第11項之顯示裝置的製造方法 其中以不暴露於空氣的方式形成該導電層、該第~絕 緣層、該半導體層及該第二絕緣層。 13·根據申請專利範圍第11項之顯示裝置的製造方法 其中將氧化物半導體用於該半導體層。 14.根據申請專利範圍第11項之顯示裝置的製造方法 » 其中該閘電極、該源極電極或該汲極電極包括包含銅 的材料。 -62- 201243960 15. 根據申請專利範圍第U項之顯示裝置的製造方法 » 其中形成該閘電極、該源極電極或該汲極電極之後的 最高的製程溫度爲4 5 01：以下》 16. —種顯示裝置的製造方法，包括如下步驟： 形成導電層、第一絕緣層、半導體層及第二絕緣層； 藉由利用第一光刻步驟選擇性地去除該導電層，該第 ~絕緣層、該半導體層及該第二絕緣層，來形成閘電極、 電容器佈線及島狀半導體層； 形成覆蓋該閘電極、該電容器佈線及該島狀半導體層 的第三絕緣層； 藉由利用第二光刻步驟選擇性地去除該第二絕緣層及 該第三絕緣層的一部分，來使該島狀半導體層的一部分露 出； 藉由第三光刻步驟形成源極電極及汲極電極；以及 藉由第四光刻步驟形成像素電極， 其中，該汲極電極的一部分與該第三絕緣層及該電容 器佈線重疊。 17. 根據申請專利範圍第16項之顯示裝置的製造方法 > 其中以不暴露於空氣的方式形成該導電層、該第一絕 緣層、該半導體層以該第二絕緣層。 18. 根據申請專利範圍第16項之顯示裝置的製造方法 -63- 201243960 其中將氧化物半導體用於該半導體層。 19. 根據申請專利範圍第16項之顯示裝置的製造方法 其中該閘電極、該源極電極或該汲極電極包括包含銅 的材料。 20. 根據申請專利範圍第16項之顯示裝置的製造方法 > 其中形成該閘電極、該源極電極或該汲極電極之後的 最高的製程溫度爲45〇°C以下。 -64-
TW100143736A 2010-12-10 2011-11-29 顯示裝置及顯示裝置之製造方法 TWI534905B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010275919 2010-12-10

Publications (2)

Publication Number Publication Date
TW201243960A true TW201243960A (en) 2012-11-01
TWI534905B TWI534905B (zh) 2016-05-21

Family

ID=46198431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143736A TWI534905B (zh) 2010-12-10 2011-11-29 顯示裝置及顯示裝置之製造方法

Country Status (4)

Country Link
US (2) US8658448B2 (zh)
JP (1) JP5968616B2 (zh)
KR (1) KR20120065249A (zh)
TW (1) TWI534905B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
WO2014002448A1 (ja) * 2012-06-28 2014-01-03 シャープ株式会社 表示装置用基板及びそれを備えた表示装置
US8766244B2 (en) * 2012-07-27 2014-07-01 Creator Technology B.V. Pixel control structure, array, backplane, display, and method of manufacturing
JP6268407B2 (ja) * 2012-07-27 2018-01-31 藤森工業株式会社 粘着剤組成物及び表面保護フィルム
CN102916051B (zh) 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
TWI467301B (zh) * 2012-10-24 2015-01-01 Au Optronics Corp 顯示面板
CN102945863A (zh) * 2012-10-26 2013-02-27 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN110137181A (zh) 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP6108898B2 (ja) 2013-03-19 2017-04-05 株式会社東芝 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
JP2015065202A (ja) * 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
US20160204139A1 (en) * 2013-09-30 2016-07-14 Joled Inc. Thin film transistor substrate and method for manufacturing same
CN104752514B (zh) * 2013-12-26 2018-05-25 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
KR20150108984A (ko) * 2014-03-18 2015-10-01 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
CN104867945B (zh) * 2015-05-13 2018-02-13 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
CN105448936B (zh) * 2016-01-04 2019-07-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN106876334B (zh) * 2017-03-10 2019-11-29 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板
KR20210069835A (ko) * 2019-12-04 2021-06-14 엘지디스플레이 주식회사 디스플레이 장치

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JP3172840B2 (ja) 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11111994A (ja) * 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000091582A (ja) * 1998-09-08 2000-03-31 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003163266A (ja) * 2001-11-28 2003-06-06 Sony Corp 半導体装置の製造方法および半導体装置
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI261927B (en) * 2003-12-03 2006-09-11 Quanta Display Inc Method of manufacturing a thin film transistor array
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US6869833B1 (en) * 2004-03-16 2005-03-22 Quanta Display Inc. Method of manufacturing a thin film transistor of a liquid crystal display
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5243686B2 (ja) * 2005-04-28 2013-07-24 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
US20080315201A1 (en) * 2005-09-16 2008-12-25 Tadahiro Ohmi Apparatus for Producing Electronic Device Such as Display Device, Method of Producing Electronic Device Such as Display Device, and Electronic Device Such as Display Device
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2008209931A (ja) * 2008-03-12 2008-09-11 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP5280715B2 (ja) * 2008-03-18 2013-09-04 株式会社ジャパンディスプレイセントラル 配線形成方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
EP2460183A4 (en) 2009-07-31 2015-10-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR101084176B1 (ko) * 2009-11-26 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR101117727B1 (ko) * 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
TWI424507B (zh) * 2011-04-15 2014-01-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板的製造方法

Also Published As

Publication number Publication date
KR20120065249A (ko) 2012-06-20
JP2012138574A (ja) 2012-07-19
US20120146035A1 (en) 2012-06-14
JP5968616B2 (ja) 2016-08-10
US8803154B2 (en) 2014-08-12
TWI534905B (zh) 2016-05-21
US20140151696A1 (en) 2014-06-05
US8658448B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
TWI534905B (zh) 顯示裝置及顯示裝置之製造方法
KR102415225B1 (ko) 트랜지스터, 액정 표시 장치 및 그 제조 방법
TWI535030B (zh) 液晶顯示裝置和其製造方法
TWI529813B (zh) 薄膜電晶體及液晶顯示裝置的製造方法
JP5806043B2 (ja) 半導体装置の作製方法
TWI509799B (zh) 半導體裝置
TWI664481B (zh) 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法
TWI624865B (zh) 半導體裝置的製造方法
TWI649809B (zh) 半導體裝置
TW201133791A (en) Semiconductor device and manufacturing method thereof
TW201611132A (zh) 半導體裝置及其製造方法
TW201250864A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees