TW201106353A - Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM) - Google Patents

Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM) Download PDF

Info

Publication number
TW201106353A
TW201106353A TW099106059A TW99106059A TW201106353A TW 201106353 A TW201106353 A TW 201106353A TW 099106059 A TW099106059 A TW 099106059A TW 99106059 A TW99106059 A TW 99106059A TW 201106353 A TW201106353 A TW 201106353A
Authority
TW
Taiwan
Prior art keywords
state
mtj
layer
switching
magnetic field
Prior art date
Application number
TW099106059A
Other languages
English (en)
Inventor
Kang-Ho Lee
Seung H Kang
xiao-chun Zhu
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201106353A publication Critical patent/TW201106353A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

201106353 六、發明說明： 【發明所屬之技術領域】 本發明大體上係針對降低自旋力矩轉移磁阻性隨機存取 記憶體（STT-MRAM)中之源極負載效應。 【先前技術】 非揮發性記憶體技術之進步包括基於電阻之記憶體技 * 術，諸如磁阻性隨機存取記憶體（MRAM)。MRAM技術為 使用基於鐵磁之磁穿隧接面（MTJ)作為基本記憶體元件的 新興非揮發性記憶體技術。MRAM之常用陣列架構為一個 電晶體一個MTJ(ITIMTJ)架構。如名稱暗示，此架構中之 每一位元單元（bit cell)係由一 MTJ與一 η型通道金屬氧化物 半導體（NMOS)存取電晶體串聯連接而組成。為了充分利 用由NMOS按比例縮小技術所帶來的密度增大及面積減小 的優點，需要將較小電晶體及較低操作電壓用於MRAM位 元單元。然而，儘管按比例縮小NMOS的技術已進入深次 微米的領域，因此產生面積及密度優勢，但在設計具有穩 定操作之1T1MTJ架構時仍可能存在困難，尤其是在源極 負載效應方面。 . 【發明内容】 在一特定實施例中，揭示一種方法，其包括判定一磁穿 隧接面（MTJ)結構之一切換電流比率，該切換電流比率使 得一記憶體單元能夠穩定操作。該記憶體單元包括耦接至 一存取電晶體的該MTJ結構。該方法亦包括修改一隨該 MTJ結構之一自由層發生的偏移磁場。該經修改之偏移磁 146820.doc 201106353 場使該MTJ結構展現該切換電流比率。該偏移磁場可由該 自由層與其在該MTJ結構中之鄰近層之間的靜磁耦接而產 生。 該偏移場之一極性可視一連接類型而定。在一特定實施 例中’可將該記憶體單元自一使該存取電晶體電耦接至該 MTJ結構之一釘紮層的第一組態調整至—使該存取電晶體 電耦接至該MTJ結構之該自由層的第二組態，以降低該記 憶體單元處的一源極負載效應。在一實施例中，揭示一種 記憶體單元，其具有該MTJ結構之該釘紮層之經調整的厚 度。在另一實施例中，揭示一種裝置，其包括一自旋力矩 轉移磁阻性隨機存取記憶體（STT-MRAM)，該STT-MRAM 包括一根據所揭示之方法設計的記憶體單元。 在另一實施例中，揭示一種裝置.，其包括一記憶體單 元，該記憶體單元包括一磁穿隧接面（MTJ)結構。該MTJ 結構包括一耦接至一位元線之自由層且亦包括一釘紮層。 该自由層之一磁矩在一第一狀態中與該釘紮層的一磁矩實 質上平行且在一第二狀態中與該釘紮層的該磁矩實質上反 平订。該釘紮層具有一實體尺寸以產生一偏移磁場，該偏 移磁場在一第一電壓自該位元線施加至一耦接至一存取電 晶體之源極線時對應於使得能夠在該第一狀態與該第二狀 〜、之門切換的該MTJ結構之一第一切換電流，且在該第一 電壓自该源極線施加至該位元線時對應於一使得能夠在該 第一狀態與該第一狀態之間切換的第二切換電流。 在另—實施例中，揭示一種記憶體單元，其包括一磁穿 146820.doc 201106353 隧接面（MTJ)結構。該MTJ結構包括一自由層且亦包括一 耦接至一位元線之釘紮層。該自由層之一磁矩在一第一狀 態申與該釘紮層的一磁矩實質上平行且在一第二狀態中與 該釘紮層的該磁矩實質上反平行。該記憶體單元亦包括一 存取電晶體，該存取電晶體使一源極端子耦接至一源極線 且使一汲極端子經由一導電路徑耦接至該]^17結構的該自 由層。s亥自由層與s玄存取電晶體的該汲極端子之間的一第 距離大於S亥釘紮層與該沒極端子之間的一第二距離。 在另一實施例中，揭示一種裝置，其包括一記憶體器 件，該圮憶體器件包括複數個記憶體單元。該複數個記憶 體單元中之至少一記憶體單元包括一磁穿隧接面（MTJ)結 構。該MTJ結構之一自由層的—磁矩在一第一狀態中與該 MTJ結構之-釘紮層的—磁矩實質上平行且在—第二狀態 中與该釘f層的該磁矩實質上反平行^該記憶體單元亦包 括耦接至遠MTJ結構的存取電晶體。將該MTJ結構自該 第狀態切換至該第二狀態之一第一切換電流之一量值的 一比率小於將該MTJ結構自該第二狀態切換至該第一狀態 之一第^一切換電流的一半。 由所揭示之實施例所提供的一特定優點為供不同位元單 凡類型藉由調整器件參數以在特定電晶體電流·電壓特性 内操作而達成STT-MRAM切換的設計方法。 在審閱整個申請案之後’本發明之其他態樣、優點及特 徵將變得顯而易見，整個申請案包括以下章節：圖式簡單 說明、實施方式及申請專利範圍。 146820.doc 201106353 【實施方式】 參看圖1，包括具有程式化偏移磁場之記憶體單元之記 憶體器件之一特定說明性實施例的圖經描繪並大體上指定 為100。記憶體器件1〇〇可包括記憶體陣列1〇2，諸如自旋 力矩轉移磁阻性隨機存取記憶體（STT-MRAM)記憶體陣 列。記憶體陣列1 02包括具有程式化偏移磁場之記憶體單 元116。記憶體陣列1 〇2可由位元線i 〇4耦接至位元線邏輯 電路106。記憶體陣列102可由字線1〇8耦接至字線邏輯電 路110。s己憶體陣列1 〇2亦可耗接至放大器112。 在特疋貫施例令，具有程式化偏移磁場之記憶體單元 116包括以1T1MTJ組態耦接至存取電晶體的磁穿隧接面 (MTJ)結構。如將關於圖2至圖8論述，記憶體單元116可具 有經選擇以程式化MTJ結構之偏移磁場的一或多個實體尺 寸。當存取電晶體處於源極負載操作狀態中時，偏移磁場 經程式化以移位MTJ之臨界切換點以使得能將資料值寫入 至記憶體單元11 6。 圖2為具有程式化偏移磁場之記憶體單元之一特定說明 性實施例的圖。記憶體單元2〇〇包括基板2〇2，其使存取電 晶體204經由導電路徑2〇8(諸如，一或多個金屬或多晶石夕 導線、接點或通路）耦接至MTJ結構206。在一特定實施例 中’記憶體單元200為圖1之記憶體單元116。 存取電晶體204使源極210耦接至源極接點212(其耗接至 源極線）且使汲極216經由導電路徑208耦接至MTJ結構 206。施加至字線214之電壓調變源極21〇與汲極216之間的 146820.doc 201106353 通道。 MTJ結構206包括連接至導電路徑208之存取電晶體電極 218。MTJ結構206包括存取電晶體電極218上之反鐵磁 (AF)層220、釘紮層（pinned layer)222、穿随障壁224及自 由層226。位元線存取電極228耦接至位元線（BL)230。自 由層226距〉及極216為第一距離292，且釘紮層222距汲極 216為第二距離294。第二距離294小於第一距離292。 釘紮層222包括釘紮磁矩234 ’其具有由AF層220固定之 方向。自由層226包括磁矩236 ’其可具有相對於釘紮磁矩 234平行或反平行的定向。在第一狀態中，自由層226之磁 矩236與釘紮層222之釘紮磁矩234實質上平行（「p」狀 態）。在第二狀態中，自由層226之磁矩236與釘紮層222之 釘紮磁矩234實質上反平行（「ap」狀態）。稱為「臨界」 電流密度JC(P —AP〉之第一電流密度表示使MTJ結構2〇6自第 一狀態切換至第二狀態（「P — AP」）的最低電流密度。第 二「臨界」電流密度jc(Ap—p)表示使Mtj結構2〇6自第二狀 態切換至第一狀態（「AP-»P」）的最低電流密度。大體而 吕，P—AP切換需要比AP —p切換大的電流，亦即jqAp—p) < Jc(p-A。。另外’臨界電流密度之不對稱性傾向於隨著穿 隧磁阻（TMR)增大而增大。 在一特定實施例中，釘紮層222具有諸如厚度之實體尺 寸232，其經選擇以程式化自由層226之偏移磁場，如將關 於圖3至圖8論述。偏移磁場影響第一及第二臨界電流密 度，使得兩個狀態之間的切換電流可經設定以確保記憶體 146820.doc 201106353 單元200之穩定操作。 儘管將釘紮層222說明為單一層，但釘紮層222可包括具 有多個層之合成層。又，在其他實施例中，MTJ結構206 包括圖2中未說明之額外層。 圖3為具有程式化偏移磁場之磁穿隧接面（mTJ)結構之第 說明性實施例的圖。MTJ結構300包括經由障壁層3〇6耗 接至釘紮層304之自由層3〇2。在一特定實施例中，自由層 、障壁層306及釘紮層304分別為圖2之自由層220、穿 隧障壁層224及釘紮層222。 自由層302經由偏移場磁性地耦接至釘紮層3〇4，該偏移 場包括倪爾（Neel)耦接分量HN 308及靜磁耦接HM 310。倪 爾耦接分量HN 308係由界面粗糙度引起且由場線（field hne)314說明。靜磁耦接Hm 31〇係由結構邊緣附近的未補 償極引起且由場線312說明。所得偏移場h〇ff可近似為： H〇FF = Η Ν + Η Μ r =B/L 5 及 hn- π2 =V2 '兄、 Ms exp —/27tyf2ts λ 其中B為與釘紮層304之厚度tp 322成比例的磁通量，且 L為釘紮層3〇4在場方向上的長度。 倪爾輕接場可為可忽略的且可由穿隧絕緣體沈積製程之 品質預先判定。因此，在此特定結構中，可藉由調整釘紮 層304之厚度tp 322來控制偏移場。 圖4為具有程式化偏移磁場之磁穿隧接面（MTJ)結構之第 146820.doc 201106353 二說明性實施例400的圖。MTJ結構402包括頂部電極 404、自由層406、障壁層408、釘紮層410，及底部電極 420上之反鐵磁層418。釘紮層410為合成層，其包括接近 自由層4〇6之第一磁層412、非磁層414及第二磁層416。第 一磁層412具有第一磁矩，且第二磁層416具有與第一磁層 412之第一磁矩反平行的第二磁矩。 自由層406處之偏移場Hoff的模型422經說明為隨第二磁 層416之厚度而變。模型422經說明為大體上線性的，且可 ，愚經驗產生’憑理論產生，或其任何組合。如所說明，減 小第二磁層416之厚度來將負位移施加至偏移磁場，而增 大第二磁層416之厚度來將正位移施加至偏移磁場。另 外，偏移磁場可改變方向，此情況被指示為在增大第二磁 層416之厚度的情況下負偏移場值至正偏移場值之轉變。 舉例而。，虽第二磁層416足夠薄時，第一磁層412可對 。隨著第二磁層416之厚
接著正負號改變且量值增加。 自由層406產生偏移場之較大分量。隨著第_ 度相對於第一磁層增大，第二磁層416在與』 方向相反的方向上貢獻出增力σ的偏移場部分 儘官MTJ結構402及相應模型422係
經調整以設定偏移場。 基於具有兩個磁層 層41 〇，但在其他實施例申，MTJ結 丨個層，該等層中之任一者的厚度可 使付能對各種厚度進行此等調整以 146820.doc 201106353 特定選擇或移位偏移場之量值及方向的模型可憑理論或憑 經驗產生’或其任何組合而產生。 圖5為記憶體單元502之操作特性5〇〇之第一實施例的 圖。记憶體單元502具有如下一組態：其中MTJ器件5〇4具 有沈積於釘紮層上方之自由層，且該釘紮層電耦接至電晶 體506之汲極端子（「正常」連接卜在一特定實施例中，記 憶體單元502為圖1之記憶體單元116或圖2之記憶體單元 200，包括圖3之MTJ結構300或圖4之MTJ結構400，或其任 何組合。 MTJ器件504具有電阻（R)，電阻（R)展現隨磁場（h)而變 之磁滯，將此說明為電阻_磁場迴路（R_H迴路）514(其為 「平衡的」，亦即定中心於零處卜自大的負值幵開始（諸 如，由第一方向上之流經MTJ之大電流所引起），電阻具有 低值。隨著Η跨越零（亦即，改變方向），電阻保持為低。 在對應於Ρ至ΑΡ切換熱障壁的特定場強度下，電阻增大至 高值，其表示自由層之磁矩改變及資料位元寫入至記憶體 單元502。隨著磁場減小至越過零，電阻保持為高，直至 當自由層之磁矩返回至其原始定向時（亦即，當將具有相 反值之資料位元寫入至記憶體單元5 〇 2時）電阻再次返回至 其低值為止。 藉由調整鄰近層之實體尺寸（諸如，釘紮層之厚度或該 等鄰近層内之一或多個層的厚度）修改偏移磁場，來將負 位移516施加至平衡R_H迴路514。所得不平衡rh迴路Η] 說明自低電阻狀態（亦即，AP狀態）至高電阻狀態（亦即，ρ 146820.doc -10- 201106353 狀態）之轉變出現在Hc+處，且自高電阻狀態至低電阻狀態 (亦即，AP狀態）之轉變出現在Hc^。負位移516在負方向 上移位Hc·及Hc+兩者，使得Hc·之量值大於]9[以之量值。 描繪在第一偏壓條件53〇及第二偏壓條件55〇下的負载線 特性，負載線特性對應於經組態以具有不平衡R_H迴路512 之記憶體單元502之操作。在第一偏壓條件530下，MTJ器 件5 04之特性由MTJ電流-電壓（ΐ-V)曲線534說明，此特性 隨施加於MTJ器件504上之電壓而變，此時源極線（SL)接地 且位元線（BL)被施以正電壓（Vbl)之偏壓。具有正閘極電壓 VG之電晶體506的特性由電晶體lv曲線532說明為隨施加 於MTJ器件504上之電壓而變。MTj〗_v曲線534與電晶體^ V曲線532之相交點指示記憶體單元之操作點，且操作點處 之電壓值必須大於穩定寫入操作之切換電壓。 MTJ I-V曲線534說明：隨著施加於MTJ器件5〇4上之電 壓自零增大’流經MTJ器件504之電流增大。在表示河丁】器 件504之較高電阻狀態（亦即，AP狀態）的下部線之後，電 流隨電壓增大而增大’直至轉變536指示已切換至較低電 阻狀態（亦即，P狀態）為止。轉變536出現在流經MTJ器件 504之電流密度專於臨界電流密度；[(：(八{)_>15)時之臨界電流^+ 5 3 8處。流經MTJ器件5 04之電流以對應於較低電阻狀態之 速率隨電壓增大而繼續增大。隨著施加於MTJ器件5〇4上 之電壓減小，流經MTJ器件504之電流在較低電阻狀離中 實質上線性減小。 在第二偏壓條件550下，MTJ器件504之特性由MTJ電流_ 146820.doc 201106353 電壓（Ι-V)曲線556說明，此特性隨施加於MTJ器件504上之 電壓而變’此時源極線（SL)被施以VBL之偏壓且位元線 (BL)接地。具有負閘極電壓-VG之電晶體506的特性由電晶 體Ι-V曲線552說明為隨施加於MTJ器件504上之電壓而變。 MTJ Ι-V曲線554與電晶體Ι-V曲線552之相交點指示記憶體 單元502之穩定操作點。 電晶體Ι-V曲線5 52表現出由於源極負載效應而與電晶體 Ι-V曲線532相比有所減小的電流。詳言之，當電晶體506 為η型通道金屬氧化物半導體（NMOS)型場效電晶體時，在 第一偏壓條件530下，閘極-源極電壓差（Vgs)為常數vg。 對比而言’在第二偏壓條件550下，閘極-源極電壓差隨施 加於MTJ器件504上之電壓（vMTj)而變化。 MTJ Ι-V曲線544說明：隨著施加於MTJ器件504上之電 壓的量值自零增大（亦即’變成絕對值更大的負數），流經 MTJ器件504之電流的量值按照與操作狀態53〇中之方向相 反的方向增大（亦即’電流增大）。在表示MTJ器件5 04之P 狀態的下部線之後，流經MTJ器件504之電流的量值隨電 壓增大而增大’直至轉變556指示已切換至Ap狀態為止。 轉變556出現在流經MTJ器件5〇4之電流密度等於臨界電流 密度Jqp—AO時之臨界電流Ic· 558處。在轉變至減小的電流 之後’流經MTJ器件504之電流的量值以對應於較高電阻 狀態之速率隨電壓增大而繼續增大。隨著施加於MTJ器件 504上之電壓自負值朝零返回，流經MTJ器件504之電流的 量值在較高電阻狀態中實質上線性減小。 146820.doc 12 201106353 記憶體單元502之負載線分析指示：電晶體5〇6提供足夠 電流以使MTJ器件能夠在第—偏壓條件53〇下自Ap狀態切 換至P狀態，及亦在第一偏塵條件5 5 〇下自p狀態切換至Ap 狀態。然而，如由虚線（此虛線表示對應於平衡R_H迴路 5 14之MTJ I-V曲線）所例示的部分指示，在不會產生引起 平衡R-H迴路514發生負位移516的偏移磁場的情況下， P — AP轉變562需要比在第二偏壓條件55〇下可由電晶體器 件506提供之電流大的電流。結果，記憶體單元5〇2在平衡 R-H迴路514之情況下不穩定，且在不施加產生mtj 曲 線中之位移560的負位移516的情況下，無法將資料可靠地 寫入至記憶體單元502。 位移560將Ρ—ΑΡ轉變562移位至在較小量值之電流密度 處出現的轉變556，且將Αρ—ρ轉變54〇移位至在較 大里值之電流密度jc(Ap—ρ}處出現的轉變536。因此，產生 偏移磁場引起負位移516(諸如藉由調整肋器件5(Η之釘紫 層的厚度），以此引起MTJ ϊ_ν回應中之位移56〇且導致 η之比率減小，此使得記憶體單元Μ]能夠 穩定操作及正確切換。 圖1 為記憶體單元602之操作特性之第二實施例的圖。記 隐體單TC 602可具有第一組態6〇4，其中MTJ器件具有沈積 ^釘糸層上方之自由層’且經「反向連接」使得該自由層 經由導電路徑電耦接至電晶體的汲極端子。舉例而言，導 電路徑可包括將汲極端子電連接至MTJ器件之頂部電極的 導線、通路及接點。記憶體單元6〇2可替代地具有第二組 146820.doc 201106353 態606，其中MTJ器件具有「反向層」結構，在該結構 中’釘\層沈積於自由層上方’且該自由層電麵接至電晶 體之汲極端子。在一特定實施例中，記憶體單元6〇2為圖1 之記憶體單元116 » 呈任一組態604或606之MTJ器件602可具有電阻·磁場迴 路（R-H迴路）614，其為「平衡的」，亦即定中心於零處。 藉由調整鄰近層之實體尺寸（諸如，釘紮層之厚度或該釘 紮層内之一或多個層的厚度）修改偏移磁場，來將正位移 616施加至平衡R-H迴路614。所得不平衡R_H迴路612說明 自低電阻狀態（亦即，P狀態）至高電阻狀態（亦即，AP狀態） 之轉變出現在Hc+處’且自高電阻狀態至高電阻狀態（亦 即，AP狀態）之轉變出現在Hc_處。正位移616在正方向上 移位Hc_及Hc+兩者，使得Hc+之量值大於hc_之量值。 描繪在第一偏壓條件630及第二偏壓條件650下的負載線 特性，負載線特性對應於經組態以具有不平衡R_H迴路612 之s己憶體單元602之操作。在第一偏壓條件63〇下，MTJ器 件之特性由MTJ電流-電壓（I_V)曲線634說明，此特性隨施 加於該MTJ器件上之電壓而變，此時源極線（SL)接地且位 元線（BL)被施以正電壓（vBL)之偏壓。具有正閘極電壓Vg 之電晶體的特性由電晶體I-V曲線632說明為隨施加於MTJ 器件上之電壓而變。MTJ I-V曲線634與電晶體I-V曲線632 之相交點指示記憶體單元之穩定操作點。 電晶體I-V曲線632展現與圖5中所描述之源極負載效應 (在反向偏壓條件之情況下）類似的源極負載效應。如先前 146820.doc 201106353
所論述，MTJ切換之不對稱性可能會使P->AP切換比AP —P 切換需要更大的電流，亦即 Jc(AP —P)<Jc(P —AP)。藉 由使MTJ 器件之連接或層沈積反向，歸因於源極負載效應減小的電 晶體電流可由於第一偏壓條件630下所需要之較小切換電 ' 流而具有較小影響。然而，如由虛線所指示，在平衡R-H • 迴路614條件下操作，會因為源極負載效應而在AP->P轉變 640處需要比電晶體可提供之電流大的電流。 在第二偏壓條件650下，MTJ器件之特性由MTJ電流-電 壓（I-V)曲線654說明，此特性隨施加於該MTJ器件上之電 壓而變，此時源極線（SL)被施以VBL之偏壓且位元線（BL) 接地。具有負閘極電壓-VG之電晶體的特性由電晶體I-V曲 線652說明為隨施加於MTJ器件上之電壓而變。MTJ I-V曲 線654與電晶體I-V曲線652之相交點指示記憶體單元602之 穩定操作點。 記憶體單元602之負載線分析指示：電晶體提供足夠電 流以使MTJ器件能夠在第一偏壓條件630下自AP狀態切換 至P狀態，及亦在施加正位移616以產生不平衡R-H曲線612 時在第二區域中自P狀態切換至AP狀態，此導致產生自 • MTJ轉變640及662分別至轉變636及656的位移660。位移 . 660為負位移，其減小第一偏壓條件630下之臨界電流的量 值且增大第二偏壓條件650下之臨界電流的量值，使得記 憶體單元602之電晶體可提供足夠電流以使得MTJ器件能 夠穩定操作及恰當切換。 位移660將P — AP轉變662移位至在較大量值之電流密度 146820.doc · 15· 201106353
Jqp-AP}處出現的轉變656，且將AP—>P轉變640移位至在較 小量值之電流密度JC(AP—P)處出現的轉變636。因此，產生 偏移磁場引起正位移616(諸如藉由調整MTJ器件之釘紮層 的厚度）’以此引起MTJ I-V回應中之位移660且導致 lJC(P-AP^/Jf^AP —w之比率增大’此使得記憶體單元602能夠 穩定操作及正確切換。 儘官圖5及圖6說明餐由施加足夠偏移場而自平衡R_H迴 路條件發生位移導致記憶體單元變得穩定的實施例，但可 使用表現出平衡R—H迴路下之不穩定行為及不平衡R_H迴 路下之穩定行為的此等實施例’來達成易於解釋之目的且 此等實施例並非限制。大體而言，記憶體單元之恰當操作 可能與r_H迴路是否平衡無關。實情為，調整記憶體單元 以達成恰當操作可基於判定移位R-H迴路之方向及量值， 以將切換電流位準調整至在操作偏壓條件下可由電晶體達 成之位準（亦即，移位轉變點以使其出現在圖5至圖6中所 說明之負載線中的電晶體I_V曲線内）而進行。因此，用於 導致穩定操作之切換電流位準的調整可指示移位R - Η迴路 的里。亥量又可指示可實現R-H迴路移位之偏移場的調 整，該偏移場的調整又可指示用於調整偏移場之釘紮層的 或多個貫體尺寸（諸如，層厚度）的改變。 ，圖7之圖說明切換電流比率與磁場比率之間的關係的模 ' 亥模型700可用以判定程式化偏移磁場。模型700 3月在如曲線7〇2、7〇4及7〇6所展示之三個不同熱穩定性 j畜E k B 心磁場比率(稱作β)而變的切換電流比率 146820.doc 201106353 丨JC_丨/Jc+(例如，關於圖5至圖6所論述之丨JC(P—AP)|/JC(A卜… ^Ιηί— ^B± Vr〇 在一特定實施例中，模型700為基於人± =Λ〇: 理論模型，· 其中JcG：t為臨界電流密度，匕為波茲曼（B〇ltzmann)常 數’ τ為溫度，且τ/τ〇表示寫入電流持續時間τ對恆定參數 τ〇 的比率。Eb± 為由 s± 2 之 給出之熱穩定 2 {\τβ)^ΕΒ{\+β) 性 其中仏為飽和磁化強度（saturation magnetization)，V為 MTJ之體積，且|3為H〇ff/Hc。
ΙΛο-Ι1 -^Γι„ τ j 1 1 c EB U〇Ji+/? 1 -- 1 + /? ^c0+ j In eb / \ -a 丄 1 1- c 1-A 給出， 其中 loff ¢0+ Η, kBT Εη
In 模型700可基於基本STT切換理論，或在其他實施例 中，模型700可由額外實體模擬或模型化，或經驗模型， 或其任何組合調整。 模型700提供切換電流比率β、偏移磁場H〇ff與切換場強 度Hc之間的關係。舉例而言，可判定使得記憶體單元能夠 146820.doc ·\7· 201106353 穩定操作的切換電流比率，且可存取模型7〇〇以判定修改 偏移磁場之量，從而調整該記憶體單元之MTJ器件的操作 以具有該切換電流比率。 圖8為降低自旋力矩轉移磁阻性隨機存取記憶體（STT_ MRAM)之源極負載效應之方法綱之—特定實施例的流程 圖。 在802處，可設sRA、MR&H。之初始目標以滿足目標 應用之規範。通常，讀取電路設定MR之臨限值，且在考 慮目標MTJ結構之STT切換特性及穿隧絕緣體之崩潰特性 的情況下判定RA。另外，目標1^值可受所需要之最小熱 穩定性（EB)限制且可藉由調整MTJ之縱橫比而得以控制。 繼續至804，可製造具有不同電晶體寬度之各種位元單 元’諸如包括串聯耦接至存取電晶體之MTJ結構的記憶體 單元。舉例而言’記憶體單元可為圖1之記憶體單元丨丨6、 圖2之記憶體單元200、圖5之記憶體單元502或圖6之記憶 體單元602。記憶體單元可具有：第一組態，諸如圖5之記 憶體單元502的組態（「類型I」）；第二組態，諸如圖6之記 憶體單元602的組態604(「類型II」）；或第三組態，諸如 圖6之記憶體單元602的組態606(「類型ill」）。 前進至806 ’可判定記憶體單元之切換特性。舉例而 言，可量測記憶體單元之自旋力矩轉移（STT)切換特性。 初始臨界電流密度Jc不對稱性可為已知的。 移動至808 ’可執行電晶體負载線分析以判定使得記憶 體單元能夠穩定操作的切換電流比率。注意，可藉由改變 146820.doc •18· 201106353 電晶體寬度及字線電壓而使負載線變化。可估計電晶體寬 度、字線電壓與可能偏移場值的最佳組合。判定磁穿随接 面（MTJ)結構之使得記憶體單元能夠穩定操作的切換電流 比率。切換電流比率可基於自第一狀態切換至第二狀態的 第一臨界電流密度除以自第二狀態切換至第一狀態的第二 L界電流畨度’諸如比率丨丨/jc(AP—p)，如關於圖5至 圖6所描述’或|jc_|/jc+，如關於圖7所描述。 進行至810，可基於切換電流比率|jc·丨/Jc+之量值判定修 改偏移磁場（Η。"）的量。舉例而言，可使用切換電流比率 丨Jc-|/Jc+、偏移磁場HQff與切換場強度（nc)之間的關係之數 4-模型來判疋修改偏移磁場HQff的量。特定言之，可自諸 如關於圖7所論述之|Jc_|/Jc+與H〇ff/Hc之間的關係來判定 Hoff/Hc的值。作為另一實例，可使用切換電流比率丨丨、 偏移磁場Hoff與切換場強度He之間的關係之經驗模型來判 定修改偏移磁場Hw的量。 可藉由修改MTJ結構之實體尺寸，諸如藉由修改如關於 圖4所論述之釘紮層中的一或多個層厚度而可得到偏移磁 場。然而，此經修改之記憶體單元可能不具有用於操 作之足夠熱穩定性。 繼續至812，可施加外部磁場（Hext)以模擬具有釘紮層之 經調整厚度之MTm構㈣作。可測試在存在外部磁場之 情況下之記憶體單元的熱穩定性（Eb)，以在調整之後預測 記憶體單元之熱穩定性以得到偏移磁場Hoff。 前進至決策814，作出記憶體單元是否滿足目標熱穩定 146820.doc !9 201106353 性的判定。在不滿足目標熱穩定性之情況下，在816處， 可重新設計MTJ堆疊以增大熱穩定性。舉例而言，當經預 測之熱穩定性不滿足預定臨限值時，可重新設計MTJ結 構。重新設計MTJ結構之一實例為將設計改變為「反向」 記憶體單元組態（諸如’圖6之記憶體單元602之組態604或 606)，以在導致諸如關於圖5至圖6所描述之源極負載效應 的偏壓條件下放鬆切換電流要求。 在滿足目標熱穩定性之情況下，在81 8處，可作出外部 %疋否貫質上為零的判定。在判定外部場實質上為零之情 況下，在822處，該方法可結束，因為已在熱穩定設計中 達成恰當切換操作。 否則’在判定外部場實質上不為零之情況下，在82〇 處，可針對；》。„調整釘紮層厚度。經調整之厚度可為合成 釘紮層之一或多個特定層的厚度且可使用諸如圖4之模型 422的模型來判定。調整MTJ結構之釘紮層的厚度以修改 搞接至該ΜΤί結構之自由層的偏移磁場η。”。經修改之偏 =磁場使得贿結構展現經判定使得記憶體單元處能夠穩 定操作的切換電流比率jJc_j/Jc+e舉例而言可藉由添加減 小切換電流比率之正場分量來修改偏移磁場。在一特定實 知例中’當調整釘紫層之厚度以增大偏移磁場時，切換電 比率得以減小。 或在重新設計MTJ結 ’其中可使用經調整 。具有MTJ結構之釘 在調整釘紮層厚度（於820處）之後， 構（於816處）之後，處理可返回至804 或經重新設計的性質來製造位元單元 I46820.doc 201106353 絮層之經調整厚度（如由方法800所判定）的記憶體單元可因 此在804處製造，且在記憶體單元在814及818處滿足決策 之情況下，記憶體單元之設計可儲存至設計程式庫（design library)或其他電子設計工具中且用作其他器件之組件。舉 例而言，可根據方法800設計STT_MRAM記憶體。根據方 法800或根據本文中所描述之其他實施例所設計的記憶體 單元可併入於多種器件中，諸如行動電話、機上盒器件、 電腦、個人數位助理（PDA)、音樂播放機、視訊播放機、 儲存或操取資料或電腦指令之任何其他时，或其任何組 合0 在其他實施例中，方法8〇〇可能不包括製造位元單元， 且可替代地執行實體系統模擬以預測位元單元設計之行為 作為自動化設計過程或設計玉具的部分。舉例而言，在一 特定實施例中’方法800之全部或部分可由專用電路、場 可程式化閘P車列、執行有形地具體化於電腦可讀媒體中之 電腦可讀指令的處理器(諸如，執行儲存於電腦記憶體中 之軟體的處理器）、經組態以實施方法_之全部或部分的 其他有形實體器件，或其任何組合來執行，以在使用stt_ MRAM記憶體單錢計來製造記憶體之前反覆改良該記憶 體單元設計。 參看圖9’包括基於電阻之記憶體之攜帶型電子器件之 一特定說明性實施例的方塊圖經描繪並大體上指定為 9〇0 ’該基於電阻之記憶體包括具有程式化偏移磁場之記 隐體單7G S件9GG包括處理器，諸如數位信號處理器 I46820.doc •21- 201106353 (DSP)910 ’該處理器麵接至記憶體932且亦耦接至包括具 有程式化偏移磁場之記憶體單元的基於電阻之記憶體 964。在一說明性實例中，基於電阻之記憶體9“包括圖【 中所為、.曰之。己隐體器件1〇〇，或包括圖2、圖5及圖6中分別 描繪之記憶體單元200、5〇2、6〇2或6〇6中的一或多者，或 根據圖8之方法_形成，或其任何組合。纟-特定實施例 中基於電阻之s己憶體964為自旋力矩轉移磁阻性隨機存 取記憶體（STT-MRAM)。 圖9亦展不顯不器控制器926，其麵接至數位信號處理器 910且搞接至顯示器928。編碼器/解碼器（C〇DEC)934亦可 搞接至數位信號處理器910。揚聲器㈣及麥克風938可輕 接至CODEC 934。圖9亦指示無線收發器94〇可輕接至數位 信號處理器910且耦接至無線天線942。 處理器910經組態以執行基於電阻之記憶體964之記憶體 單元的個別記憶體單元或記憶體單元群組處的記億體操 作。舉例而言’處理器91()可經組態以將經由天線M2及無 線收發器940接收之資料（諸如，經由無線通信網路所純 之音訊資料或視訊資料）儲存於基於電阻之記憶體⑽處。 處理器910可經組態以#頁取基於電阻之記憶體編處所储存 的資料以起始資料呈現，諸如在顯示器件％ 揚聲器咖處產生，或其任何組合。 負不在 在特定實施例_，DSP 910、顯示器控制器926、記慎 體932、C0DEC 934、無線枚發器94〇及基於電阻之記憶體 964匕括於系統級封裝（system in package)或晶片上系 146820.doc •22· 201106353 (system-cm-chip)器件922中。在一特定實施例中，輸入器 件930及電源供應器944耦接至晶片上系統器件922。此 外，在一特定實施例中，如圖9中所說明，顯示器928、輸 入器件930、揚聲器936、麥克風938、無線天線942及電源 供應器944處於晶片上系統器件922之外部。‘然而，顯示器 928、輸入益件930、揚聲器936、麥克風938、無線天線 942及電源供應器944中之每—者可麵接至晶片上系統器件 922之一組件，諸如一介面或一控制器。 上文揭示之器件及功能性可經設計並組態成儲存於電腦 可讀媒體上之電腦檔案（例如，rTL、gdsii、gerber 等）。可將一些或所有此等檔案提供至基於此等檔案製造 器件的製造處置程式（fabdeatiGn handle〇。所得產品包括 半導體晶圓’其接著經切割成半導體晶粒且封裝成半導體 晶片°晶片接著用於上文所描述之器件中。圖1()描綠電子 器件製造過程1〇〇〇之一特定說明性實施例。 在製造過程1000中，（諸如）在研究電腦1()()6處接收實體 Is件資訊1002。實體器件資訊i⑼2可包括表示半導體器件 (諸如’圖1之記憶體器件1〇〇、圖2之記憶體單元2〇〇、°圖5 之4憶體早7L 502、具有圖6之組態_或6〇6的記憶體單元 6〇2，或其任何組合）之至少一實體性質的設計資訊。舉例 而言，實體器件資訊1002可包括實體參數、材料特性，及 經由搞接至研究電腦刪之使时介面1_鍵人的結構資 訊。研究電腦1006包括處理器1〇〇8，諸如一或多個處理核 心’其耦接至諸如記憶體1〇1〇之電腦可讀媒體。記憶體 146820.doc •23· 201106353 1010可儲存電腦可讀指令，該等指令可執行以使處理器 1008變換實體器件資訊1002以符合檔案格式且產生程式庫 樓案（library file)1012。 在一特定實施例中，程式庫檔案1012包括至少一資料檔 案’該至少一資料檔案包括經變換之設計資訊。舉例而 言，程式庫檔案1012可包括半導體器件（包括圖丨之記憶體 器件100、圖2之記憶體單元2〇〇、圖5之記憶體單元5〇2、 具有圖6之組態604或606的記憶體單元602，或其任何組 合）的程式庫，其經提供以與電子設計自動化（EDA)工具 1020—起使用。 程式庫檔案1 〇 12可在包括耦接至記憶體丨〇丨8之處理器 1 〇 16(諸如，一或多個處理核心）之設計電腦丨〇 1 *處結合 EDA工具1〇2〇使用。EDA工具1〇2〇可作為處理器可執行指 令而儲存於記憶體101 8處，以使設計電腦丨〇} 4之使用者能 夠使用程式庫檔案1012之圖丨的記憶體器件1〇〇、圖2的記 憶體單元200、圖2的記憶體單元5〇2、具有圖6之組態6〇4 或606的記憶體單元602,或其任何組合來設計電路。舉例 而言，設計電腦1〇14之使用者可經由耦接至設計電腦1〇14 之使用者介面1024鍵入電路設計資訊1〇22。電路設計資訊 1022可包括表示半導體器件（諸如，圖}之記憶體器件 100、圖2之記憶體單元2〇〇、圖5之記憶體單元5〇2、具有 圖6之組態604或606的記憶體單元6〇2，或其任何組合）之 至少—實體性質的設計資訊。為了說明，電路設計性質可 包括特定電路及與電路設計中之其他元件的關係之識別、 146820.doc -24 · 201106353 定位資訊、特徵大小資訊'互連資訊，或表示半導體器件 之實體性質的其他資訊。 設計電腦1014可經組態以變換設計資訊，其包括符合檔 案格式之電路設計資訊贈。為了說明，擋案形成可包^ - 纟示平面幾何形狀、文字標籤，及關於呈諸如圖形資料系 .、统（GDSIim案格式之階層格式之電路布局的其他資訊的 資料庫二進位檔案格式。設計電腦1〇14可經組態以產生包 括經變換設計資訊之資料檔案，諸如GDSn檔案ι〇26，其 除其他電路或資訊之外，還包括描述圖丨之記憶體器件 100、圖2之記憶體單元200、圖5之記憶體單元5〇2、具有 圖6之組態604或606的記憶體單元6〇2，或其任何組合的資 訊。為了說明，資料檔案可包括對應於晶片上系統（s〇c) 之資訊，該soc包括圖i之記憶體器件100且亦包括該s〇c 内之額外電子電路及組件。 GDSII檔案1026可在製造過程1028處被接收，以根據 GDSII檔案1026中之經變換資訊製造圖j之記憶體器件 100、圖2之記憶體單元2〇〇、圖5之記憶體單元5〇2、具有 圖6之組態604或606的記憶體單元6〇2，或其任何組合。舉 例而言，器件製造過程可包括將GDSII檔案1〇26提供至遮 罩製造者1030以產生一或多個遮罩，諸如待用於光微影處 理之遮罩’其經說明為代表性遮罩1〇32。遮罩1〇32可在製 造過私期間使用以產生一或多個晶圓1034，其可經測試並 分離成晶粒’諸如代表性晶粒1〇36。晶粒1〇36包括電路， 該電路包括圖1之記憶體器件1〇〇、圖2之記憶體單元2〇〇、 I46820.doc •25· 201106353 圖5之記憶體單元5〇2、具有圖6之組態6〇4或6〇6的記憶體 單元602，或其任何組合。 晶粒1036可被提供至封裝過程1〇38，在該封裝過程1〇38 中，晶粒1036被併入至代表性封裝1〇4〇中。舉例而言，封 裝1040可包括單一晶粒1〇36或多個晶粒，諸如系統級封裝 (S^P)配置。封裝1040可經組態以遵照一或多個標準或規 範，諸如美國電子工程設計發展聯合協會（J〇int Elect⑽
Device Engineering Council，JEDEC)標準。 關於封裝1040之資訊可（諸如）經由儲存於電腦⑺邨處之 組件程式庫分配至各種產品設計者。電腦1〇46可包括處理 器1〇48，諸如一或多個處理核心，其耦接至記憶體。 印刷電路板（PCB)工具可作為處理器可執行指令儲存於記 憶體ι〇5〇處，以處理經由使用者介面1〇44自電腦ι〇46之使 用者所接收的PCB設計資訊1〇42。PCB設計資訊1〇42可包 括電路板上之已封裝半導體器件的實體定位資訊，該已封 裝半導體器件對應於包括圖丨之記憶體器件1〇〇、圖2之記 憶體單元200、圖5之記憶體單元5〇2、具有圖6之組態6〇4 或6 0 6的5己憶體單元6 〇 2 ’或其任何組合的封裝1 〇 4 〇。 電腦1046可經組態以變換PCB設計資訊1〇42以產生資料 檔案，諸如具有包括電路板上之已封裝半導體器件以及電 連接件（諸如，跡線及通路）之布局的實體定位資訊之資料 的GERBER檔案1052，其令該已封裝半導體器件對應於包 括圖1之δ己憶體器件1 〇〇、圖2之記憶體單元200、圖5之記 憶體單元502、具有圖6之組態604或606的記憶體單元 146820.doc -26- 201106353 602 ’或其任何組合的封裝1〇4〇。在其他實施例中，由經 變換之PCB設計資訊所產生的資料檔案可具有不同於 GERBER格式的格式。 GERBER播案1052可在板組裝過程1〇54處被接收且用以 產生根據儲存於該GERBER檔案1052内之設計資訊所製造 的PCB，諸如代表性pCB 1〇56。舉例而言，GERBER檔案 1052可上載至一或多個機器以用於執行pCB生產過程之各 種步驟。PCB 1056可藉由包括封裝1〇4〇之電子組件填入’ 以形成所表示的印刷電路總成（PCa)i〇58。 PCA 1058可在產品製造過程〗〇6〇處被接收且整合至一或 多個電子器件（諸如，第一代表性電子器件1〇62及第二代 表性電子器件1064)中。作為一說明性、非限制性實例， 第一代表性電子器件1062、第二代表性電子器件1〇64或該 兩者可係選自機上盒、音樂播放機、視訊播放機、娱樂設 備、導航器件、通信器件、個人數位助理（pDA)、固定位 置資料單元及電腦之群組。作為另一說明性、非限制性實 例1子器件1〇62及1064中之一或多者可為諸如行動電話 之遠端單元、掌上型個人通信系統（pcs)單元、諸如個人 資料助理之攜帶型資料單元、具有全球定位系統（Gps)之 ^的器件、導航器件、諸如儀錶讀取設備之固定位置資 料早兀’或儲存或操取資料或電腦指令之任何其他器件， ::任何組合。儘管圖1至圖9中之-或多者可根據：發明 :來說明遠端單元’但本發明不限於此等例示性所說 早本發明之實施例可合適地用於包括有效積體電路 146820.doc -27- 201106353 (包括記憶體）及用於測試及特徵化之晶片上電路之任何器 件中。 因此’圖1之記憶體器件100、圖2之記憶體單元200、圖 5之記憶體卓元5 0 2、具有圖6之組態6 0 4或6 0 6的記憶體單 元602，或其任何組合可經製造、處理，且併入至電子器 件中，如說明性過程1 〇〇〇中所描述。關於圖1至圖9所揭示 之實施例的一或多個態樣可，包括於各種處理階段（諸如， 程式庫檔案1012、GDSII檔案1026及GERBER檔案1052 内）’以及儲存於研究電腦1006之記憶體1 〇 1 〇、設計電腦 1 〇 14之記憶體1018、電腦1046之記憶體1 〇5〇、一或多個其 他電腦之記憶體，或用於各種階段（諸如，在板組裝過程 1054處）的處理器（未圖示）處，且亦併入至一或多個其他實 體實施例中，諸如遮罩1032、晶粒1〇36、封裝1〇4〇、pCA 1058、諸如原型電路或器件（未圖示）之其他產品或其任 何組合。儘管描繪自實體器件設計至最終產品之生產的各 種代表性階段，但在其他實施例中，可使用較少階段或可 包括額外階段。類似地，可由單一實體，或由執行過程 1000之各種階段之一或多個實體執行過程1〇〇〇。 熟習此項技術者將進—步瞭解，可將結合本文中所揭示 之實施例所描述的各種說明性邏輯區塊、組態、模組、電 路及演算法步驟實施為電子硬體、電腦軟體或兩者之組 合。熟習此項技術者可針對每一特定應用以不同方式實施 所描述之功能性，但此等實施決策不應解譯為會引起脫離 本發明之範嘴。 I46820.doc •28· 201106353 本文中所揭示之實施例所描述之方法或演算法的步 驟可直接具體化於硬體、由處理器所執行之軟體模組，或 硬體與軟體模組之組合甲。一軟體模組可駐留於隨機存取 °己隐體(RAM)、快閃記憶體、唯讀記憶體（ROM)、可程式 化唯讀記憶體_M)、可抹除可程式化唯讀記憶體 (EPROM)、電可抹除可程式化唯讀記憶體阳刚μ)、暫 存器硬碟、抽取式碟片、緊密光碟唯讀記憶體仰_ ROM) 或此項技術中已知之任何其他形式的儲存媒體 二丨生儲存媒體耦接至處理器，使得處理器可自儲存 媒體讀取資訊及將資訊寫人至儲存媒體。在替代例中，儲 子某體可與處理器成一體式。處理器及儲存媒體可駐留於 一特殊應用積體電路（ASIC)中。ASIC可駐留於計算器件或 使用者終端機中。在替代例中，處理ϋ及儲存媒體可作為 離散組件而駐留於計算时或使用者終端機中。 处提供所揭示實施例之先前描述以使任何熟習此項技術者 此夠進仃或使用所揭示實施例。對此等實施例之各種修改 將易於對熟習此項技術者顯而易&，且本文中所定義之一 般原理可在不脫離本發明之料的情況下制於其他實施 例。因此’本發明不欲限於本文中所展示之實施例，而是 將符合與如由以下申請專利範圍所定義之原理及新賴特徵 一致的可能最廣範疇。 【圖式簡單說明】 圖1為包括具有程式化偏移磁場之記憶體單元之記憶體 器件之一特定說明性實施例的方塊圖； 146820.doc -29- 201106353 圖2為具有程式化偏移磁場之記憶體單元之一特定說明 性實施例的圖； 圖3為具有程式化偏移磁場之磁穿隧接面結構之第 一說明性實施例的圖； 圖4為具有程式化偏移磁場之磁穿隨接面（順)結構之 二說明性實施例的圖； 圖5為記憶體單元之操作特性之第一實施例的圖，· 圖6為記憶體單元之操作特性之第二實施例的圖丨 圖7為說明切換電流比率與磁場比率之間的可用以岁卜 私式化偏移磁場之關係的模型的圖； 义 圖8為降低自旋力矩轉移磁 丨且性隨機存取記憶體（Stt MRAM)之源極負載效應之方法的流程圖. 圖9為包括具有記憶體單元 恭 瓶早几之基於電阻的記憶體之 通信器件之-特定說明性實施例 .、，、線 J乃塊圖，該記憶體單亓 具有程式化偏移磁場；及 ^ 圖10為製造包括具有程式化偏 電 。 恂移磁％之記憶體單元之 子器件之製造過程的一特定說日月丨 月眭貫施例的資料流程圖 【主要兀件符號說明】 100 記憶體器件 102 記憶體陣列 104 位元線 106 位元線邏輯電路 108 字線 110 字線邏輯電路 146820.doc -30· 201106353 112 放大器 116 記憶體單元 200 記憶體單元 202 基板 204 存取電晶體 206 磁穿隧接面（MTJ)結構 208 導電路徑 210 源極 212 源極接點 214 字線 216 汲極 218 存取電晶體電極 220 反鐵磁（AF)層 222 釘紮層 224 穿隧障壁/穿隧障壁層 226 自由層 228 位元線存取電極 230 位元線（BL) 232 實體尺寸 234 釘紮磁矩 236 磁矩 292 第一距離 294 第二距離 300 MTJ結構 -31 - 146820.doc 201106353 302 自由層 304 釘紮層 306 障壁層 308 倪爾（Neel)耗接分量Hn 310 靜磁耦接Hm 312 場線 314 場線
322 厚度tP 400 第二說明性實施例 402 MTJ結構 404 頂部電極 406 自由層 408 障壁層 410 釘紮層 412 第一磁層 414 非磁層 416 第二磁層 418 反鐵磁層 420 底部電極 422 模型 500 操作特性 502 記憶體單元 504 MTJ器件 506 電晶體/電晶體器件 146820.doc -32- 201106353 512 514 516 530 532 534 536 538 540 550 552 554 556 558 560 562 602 604 606 612 614 616 630 不平衡電阻-磁場（R-H)迴路 平衡R-H迴路 負位移 第一偏壓條件/操作狀態 電晶體I-V曲線 MTJ電流-電壓（I-V)曲線 轉變 臨界電流Ic+ AP —P轉變 第二偏壓條件 電晶體I-V曲線 MTJ電流-電壓（I-V)曲線 轉變 臨界電流Ic. 位移 P — AP轉變 記憶體單元/MTJ器件 第一組態 第二組態/記憶體單元 不平衡R-H迴路/不平衡R-H曲線 平衡電阻-磁場（R_ Η)迴路 正位移 第一偏壓條件 電晶體I-V曲線 146820.doc -33- 632 201106353 634 MTJ電流-電壓（Ι-V)曲線 636 轉變 640 AP —P轉變/MTJ轉變 650 第二偏壓條件 652 電晶體Ι-V曲線 654 MTJ電流-電壓（Ι-V)曲線 656 轉變 660 位移 662 MTJ轉變/P — AP轉變 700 模型 702 曲線 704 曲線 706 曲線 900 攜帶型電子器件 910 數位信號處理器（DSP) 922 系統級封裝或晶片上系統器件 926 顯示器控制器 928 顯示器/顯示器件 930 輸入器件 932 記憶體 934 編碼器/解碼器（CODEC) 936 揚聲器 938 麥克風 940 無線收發器 146820.doc -34- 201106353 942 無線天線 944 電源供應器 964 基於電阻之記憶體 1000 電子器件製造過程 1002 實體器件資訊 1004 使用者介面 1006 研究電腦 1008 處理器 1010 記憶體 1012 程式庫檔案 1014 設計電腦 1016 處理器 1018 記憶體 1020 電子設計自動化（EDA)工具 1022 電路設計資訊 1024 使用者介面 1026 GDSII檔案 1028 製造過程 1030 遮罩製造者 1032 遮罩 1034 晶圓 1036 晶粒 1038 封裝過程 1040 封裝 146820.doc -35- 201106353 1042 印刷電路板（PCB)設計資訊 1044 使用者介面 1046 電腦 1048 處理器 1050 記憶體 1052 GERBER 檔案 1054 板組裝過程
1056 PCB 1058 印刷電路總成（PC A) 1060 產品製造過程 1062 第一代表性電子器件 1064 第二代表性電子器件 I46820.doc -36-

Claims (1)

  1. 201106353 七、申請專利範圍： 1. 一種方法，其包含： 判定—磁穿隧接面（MTJ)結構之一切換電流比率，該 切換電流比率使得一記憶體單元能夠穩定操作，該記憶 • 體單元包括耦接至一存取電晶體的該MTJ結構；及 - 4改隨3亥MTJ結構之一自由層發生的偏移磁場，其 中。亥經修改之偏移磁場使該MTJ結構展現該切換電流比 率。 2.如請求項丨之方法，其進一步包含將該記憶體單元自一 使該存取電晶體電耦接至該MTJ結構之一釘紮層的第一 組態調整至一使該存取電晶體電耦接至該MTJ結構之該 自由層的第二組態’以降低該記憶體單元處的一源極負 載效應。 3.如清求項2之方法，其中將該記憶體單元自該第一組態 調正至該第二組態包括改變一沈積該自由層及該釘紮層 的次序。 θ 4·如請求項2之方法 其中將該記憶體單元自該第一組態 調土至4第二組態包括改變該存取電晶體與該MTJ結構 之間的一導電路徑的一路線。 5.如清求項1之方法，其中該切換電流比率為-將該MTJ結 構自一高電阻狀態切換至一低電阻狀態之第一切換電流 對將该MTJ結構自該低電阻狀態切換至該高電阻狀態 之第二切換電流的一比率。 6·如π求項1之方法，其進一步包含： 146820.doc 201106353 判定該記憶體單元之一切換特性；及 執仃一電晶體負載線分析以判定該切換電流比率。 7·如請求項1之方法’其進一步包含： 基於該切換電流比率之一量值判定一修改該偏移磁場 的量。 8·如請求項7之方法，其中使用該切換電流比率、該偏移 磁場與一切換場強度之間的一關係之一數學模型及一經 驗模型中的至少一者來判定該修改該偏移磁場的量。 9.如請求項1之方法，其中修改該偏移磁場包括調整該mtj 結構之一釘紮層的一厚度。 1 〇·如吻求項9之方法，其進一步包含在調整該釘紮層的該 厚度之前，在該經修改之偏移磁場存在的情況下藉由將 一外部磁場施加至該MTJ結構來判定該MTJ結構之一經 預測的熱穩定性。 Π .如請求項9之方法，其進一步包含： 製造該記憶體單元； 量測該記憶體單元之一自旋力矩轉移（STT)切換特 性； 執行一電晶體負載線分析以判定該切換電流比率； 施加一外部磁場以模擬具有該釘紮層之該經調整厚度 之該MTJ結構的操作；及 在該外部磁場存在之情況下測試該記憶體單元的一熱 穩定性。 12.如請求項9之方法，其中該切換電流比率小於該^^^〗結構 146820.doc -2- 201106353 且其中該釘紮層為一包 ，•及 之一未經調整的切換電流比率， 括以下各者之合成層： 一第一磁層，其接近該自由層 磁層之一磁矩反平行 一第二磁層，其具有一與該第一 的磁矩， 其中調整該釘紫層之該厚度包括減小該第二磁層之一 厚度以將一負位移施加至該偏移磁場。 13·如請求項12之方法，其中當該存取電晶體負 載狀態中時，㈣㈣流㈣使得該錢體單元能夠切 μ.如請求m之方法，其尹該自由層之一磁矩在一第一狀 態中與_結構之一釘紫層的一磁矩實質上平行且在 -第二狀態中與該釘紮層的該磁矩反平行，且其中該切 換電流比率係基於—使得自該第一狀態切換至該第二狀 態的第-臨界電流密度除以一使得自該第二狀態切換至 該第一狀態的第二臨界電流密度而得到。 a如請求们之方法，其中將該記憶體單元併入 型電子器件之一記憶體中。 16.如請求項1之方法，盆φ 兵甲判疋该切換電流比率及修改該 偏移磁場係在一整合至—雷I 金口主電子盗件中之處理器處執行。 17·種裝置，其包含一自旋力矩轉移磁阻性隨機存取記憶 體（STT-MRAM)，該爪_黯规包括—如請求们之方法 設計的記憶體單元。 18.如請求項π之裝置，其進一步包含： 146820.doc 201106353 處理器’其輕接至該STT-MRAM且經組態以在該 STT-MRAM之該記憶體單元處執行記憶體操作； 一顯示器件，其耦接至該處理器；及 揚聲，其耦接至該處理器，其中該處理器經進一 乂 ’且態以經由③顯示器件及該揚聲器起始資料呈現。 19 ]凊求項17之裝置，其整合於至少一半導體晶粒中。 20.如4求項17之裝置，其進一步包含一器件，該器件選自 由機上羞、一音樂播放機、一視訊播放機、一娛樂設 備、一導航器件、一通信器件、一個人數位助理 (PDA)、定位置f料單元及_電腦組成之群組，該 STT-MRAM整合於該器件中。 2 1. —種方法，其包含： 第步驟’其用於判定一磁穿随接面（mtj)結構之 -切換電流比率’該切換電流比率使得—記憶體單元能 夠穩定操作’該記憶體單元包括耦接至一存取電晶體的 該MTJ結構；及 一第二步驟，其用於修改一隨該河打結構之一自由層 發生的偏移磁場，其中該經修改之偏移磁場使該Μ"結 構展現該切換電流比率。 22. 如請求項21之方法，其中該第—步驟及該第二步驟係在 一整合至一電子器件中之處理器處執行。 23. —種裝置，其包含： 一記憶體單元，其包含： 一磁穿隧接面（MTJ)結構，其包括： 146820.doc -4- 201106353 一自由層，其麵接至一位元線；及 一釘紮層’其中該自由層之一磁矩在一第一狀態 中與該釘紮層的一磁矩實質上平行且在一第二狀離 中與該釘紮層的該磁矩實質上反平行， 其中該釘紫層具有一實體尺寸以產生一偏移磁 場，該偏移磁場在一第一電壓自該位元線施加至一 耦接至一存取電晶體之源極線時對應於使得能夠在 。玄第狀態與e亥第一狀態之間切換的該MTJ結構之 一第一切換電流，且在該第一電壓自該源極線施加 至該位元線時對應於一使得能夠在該第二狀態與該 第一狀態之間切換的第二切換電流。 24. 25. 26. 如請求項23之裳置，其中該第一切換電流小於一與該存 取電晶體之—操作電流特性相關聯的第-臨限值，且其 中該存取電晶體之該操作電流特性包含在該存取電晶體 =一間極端子與該存取電晶體之-沒極端子之間的-預 °•下自該存取電晶體之該没極端子至該存取電晶體 之一源極端子的一電流。 3求項23之|置’其中該自由層定位在距該沒極端子 第距離處，且該釘紮層定位在距該沒極端子一第二 距離處’該第_距離大於該第二距離，且其中 徑將該沒極端子電連接至該自由層。 路 如請求項23之萝荖 廿丄 、置，其中該自由層定位在距汲極端手_ 第一距離處，且却 ^釘層定位在距該汲極端子一第一 離處，該第二距離距 大於s玄第一距離，且其中一導電路裎 146820.doc 201106353 將該沒極端子電連接至該自由層。 27. 如請求項23之裝置，其整合於至少一 28. 一半導體晶粒中。
    記憶體單元整合在該器件中。 一種裝置’其包含：
    矩可由一超出—臨 一定向的構件，該磁 —臨限電流密度之自旋極化電流來程式 化，該用於儲存該資料值的構件耦接至一位元線丨及 用於儲存一具有一釘紮定向之釘紮磁矩的構件，其中 該可程式化之磁矩在一第一狀態中與該釘紮磁矩實質上 平行且在一第二狀態中與該釘紮磁矩實質上反平行， 其中該用於儲存該釘紮磁矩的構件具有一實體尺寸以 產生一偏移磁場，該偏移磁場在一第一電壓自該位元線 施加至一耦接至一存取電晶體之源極線時對應於一使得 能夠在該第一狀態與該第二狀態之間切換的第一切換電 流，且在該第一電壓自該源極線施加至該位元線時對應 於一使得能夠在該第二狀態與該第一狀態之間切換的第 二切換電流。 30. 如請求項29之裝置，其整合於至少一半導體晶粒中。 31. 如請求項29之裝置’其進一步包含一器件，該器件選自 由一機上盒、一音樂播放機、一視訊播放機、一娛樂設 146820.doc 201106353 備、一導航器件、一通信器件、—個人數位助理 (PDA)、一固定位置資料單元及—電腦組成之群組，該 用於儲存該資料值的構件及該用於儲存該釘紮磁矩的構 件整合在該器件中。 32. 33. 34. 35. 一種裝置，其包含： 一記憶體器件，其包含： 複數個記憶體單元，其中該複數個記憶體單元中之 至少一記憶體單元包含： —磁穿隧接面（MTJ)結構，其中該MTJ結構之一 自由層的一磁矩在一第一狀態中與該MTJ結構之一 钉紮層@一磁矩實質上平行且在一第=狀態中與該 釘紮層的該磁矩實質上反平行；及 一存取電晶體，其耦接至該MTJ結構， 其中使該MTJ結構自該第—狀態切換至該第二狀 態之一第一切換電流之一量值的一比率小於使該 MTJ結構自該第二狀態切換至該第一狀態之一第二 切換電流的一半》 如請求項32之裝置’其整合於至少一半導體晶粒中。 如β月求項32之裝置，其進—步包含—器件，該器件選自 由機上盒、一音樂播放機、一視訊播放機、一娱樂設 備、-導航器件、一通信器件、一個人數位助理 (;PDA)、—固定位置f料單元及-電腦組成之群組，該 s己’隐體器件整合在該器件中。 電腦可讀有形媒體，其儲存可由一電腦執行的指 146820.doc 201106353 令，該等指令包含： 可由該電腦執行以判定一磁穿隧接面（MTJ)結構之一 切換電流比率的指令，該切換電流比率使得一記憶體單 元能夠穩錢作，該記憶體單元包括輕接至—存取電晶 體的該MTJ結構；及 可由該電腦執行以修改一隨該MTJ結構之一自由層發 生的偏移磁場的指令，其中該經修改之偏移磁場使該 MTJ結構展現該切換電流比率。 36. 如請求項35之電腦可讀有形媒體，其中該等指令可由— 整合於-器件中的處理器執行，該器件選自由一通信器 件、一個人數位助理（PDA)、一固定位置資料單元及一 電腦組成的群組。 37. —種方法，其包含： 接收表示一半導體器件之至少一實體性質的設計資 讯’ β亥半導體态件包括一磁穿隧接面(MT”結構，該Μ” 結構包括： 一目由層，其耦接至一位元線；及 釘糸層，其令該自由層之一磁矩在一第一狀態中 與該釘紫層的一磁矩實質上平行且在一第二狀態中與 該釘紮層的該磁矩實質上反平行， 、 其中該釘紮層具有—實體尺相產生__偏移磁場， 該偏移磁場在-第—電屋自該位元線施加至—耗接至 ^存取電晶體之源極線時對應於使得能夠在該第—狀 態與該第—狀態之間切換的該Μ>π結構之—第—切換 I46820.doc • 8 · 201106353 電流，且在該第一電壓自該源極線施加至該位元線時 對應於一使得能夠在該第二狀態與該第—狀態之間切 換的第二切換電流； 變換該設計資訊以使之符合一檔案格式；及 產生一包括該經變換之設計資訊的資料檔案。 38. 39. 40. 如明求項37之方法，其中該資料檔案包括一 式。 一種方法，其包含： 接收一資料檔案，其包括對應於一半導體器件之設計 資訊；及 根據該設計資訊製造該半導體器件，其中該半導體器 件包括一磁穿隧接面（MTJ)結構，該]^117結構包括： —自由層’其耦接至一位元線；及 —釘紮層’其中該自由層之一磁矩在一第一狀態中 與該釘紮層的一磁矩實質上平行且在一第二狀態中與 該釘紮層的該磁矩實質上反平行， 其中該釘紮層具有一實體尺寸以產生一偏移磁場， 该偏移磁場在一第一電壓自該位元線施加至一耦接至 一存取電晶體之源極線時對應於使得能夠在該第一狀 態與該第二狀態之間切換的該MTJ結構之一第一切換 電机，且在該第一電壓自該源極線施加至該位元線時 對應於一使得能夠在該第二狀態與該第一狀態之間切 換的第二切換電流。 如π求項39之方法，其中該資料檔案具有一 GDsn格 146820.doc 201106353 式0 41· 一種方法’其包含： s亥MTJ結構包括： 口口收:D十資訊，其包括一電路板上之一已封裝半導體 器件的實體定位資訊，該已封裝半導體器件包括—半導 體、。構。亥半導體結構包含-磁穿隧接面(MTJ)結構， 一自由層，其耦接至一位元線；及 -釘紫層，其中該自由層之一磁矩在一第一狀態中 與該釘紮層的一磁矩實質上平行且在一第二狀態中與 該釘紮層的該磁矩實質上反平行， 其中該釘紮層具有-實體尺寸以產生__偏移磁場， 該偏移磁場在-第一電壓自該位元線施加至一輕接至 存取電晶體之源極線時對應於使得能夠在該第—狀 態與该第二狀態之間切換的該MTJ結構之一第—切換 電流，且在該第一電壓自該源極線施加至該位元線時 對應於一使得能夠在該第二狀態與該第一狀態之間切 換的第二切換電流；及 炎換该设計資訊以產生一資料稽案。 42.如凊求項41之方法，其中該資料檔案具有一 gerber格 式。 43. —種方法，其包含： 接收一包括設計資訊之資料檔案，該設計資訊包括一 電路板上之一已封裝半導體器件的實體定位資訊；及 根據該設計資訊製造該經組態以收納該已封裝半導體 I46820.doc •10· 201106353 器件的電路板，其中該已封裝半導體器件包含一磁穿隧 接面（MTJ)結構，該MTJ結構包括： 一自由層’其耦接至一位元線；及 一釘紮層’其中該自由層之一磁矩在一第一狀態中 . 與該釘紮層的一磁矩實質上平行且在一第二狀態中與 • 該釘紮層的該磁矩實質上反平行， 其中該釘紮層具有一實體尺寸以產生一偏移磁場， 該偏移磁場在一第一電壓自該位元線施加至一耦接至 一存取電晶體之源極線時對應於使得能夠在該第一狀 .¾•、與6亥第 >一狀態之間切換的該MTJ結構之一第—切換 電流’且在該第一電壓自該源極線施加至該位元線時 對應於一使得能夠在該第二狀態與該第一狀態之間切 換的第二切換電流。 44. 如請求項43之方法，其中該資料檔案具有一 式。 45. 如請求項43之方法，其進一步包含將該電路板整合至一 器件中，該器件選自由一機上盒、一音樂播放機、一視 机播放機、一娱樂設備、一導航器件、一通信器件、一 • 個人數位助理（PDA)、一固定位置資料單元及一電腦組 . 成之群組。 146820.doc -1!-
TW099106059A 2009-03-02 2010-03-02 Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM) TW201106353A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/396,295 US8587993B2 (en) 2009-03-02 2009-03-02 Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)

Publications (1)

Publication Number Publication Date
TW201106353A true TW201106353A (en) 2011-02-16

Family

ID=42216683

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106059A TW201106353A (en) 2009-03-02 2010-03-02 Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM)

Country Status (10)

Country Link
US (4) US8587993B2 (zh)
EP (1) EP2404298B1 (zh)
JP (4) JP5426694B2 (zh)
KR (1) KR101293610B1 (zh)
CN (2) CN104282327B (zh)
BR (1) BRPI1009229A2 (zh)
HR (1) HRP20161195T1 (zh)
SM (1) SMT201600438B (zh)
TW (1) TW201106353A (zh)
WO (1) WO2010101860A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835145B (zh) * 2021-09-08 2024-03-11 日商鎧俠股份有限公司 磁性記憶體裝置

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212661A (ja) * 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)
US8416600B2 (en) * 2009-11-25 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse connection MTJ cell for STT MRAM
US9666639B2 (en) 2010-09-17 2017-05-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8300454B2 (en) 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8358534B2 (en) * 2010-09-17 2013-01-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
KR101958420B1 (ko) 2012-06-21 2019-03-14 삼성전자 주식회사 자기 메모리소자 및 그 동작방법
US9245610B2 (en) 2012-09-13 2016-01-26 Qualcomm Incorporated OTP cell with reversed MTJ connection
US8836056B2 (en) * 2012-09-26 2014-09-16 Intel Corporation Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer
KR102011138B1 (ko) 2013-04-25 2019-10-21 삼성전자주식회사 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법
US20140327508A1 (en) * 2013-05-06 2014-11-06 Qualcomm Incorporated Inductor tunable by a variable magnetic flux density component
KR102154026B1 (ko) 2013-08-29 2020-09-09 삼성전자주식회사 자기 메모리 장치의 동작 방법
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US20150213867A1 (en) * 2014-01-28 2015-07-30 Qualcomm Incorporated Multi-level cell designs for high density low power gshe-stt mram
US10454024B2 (en) * 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10073655B2 (en) * 2014-09-03 2018-09-11 Hitachi, Ltd. Semiconductor integrated circuit apparatus
US9449892B2 (en) * 2014-09-04 2016-09-20 Kabushiki Kaisha Toshiba Manufacturing method of magnetic memory device
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9997225B2 (en) * 2014-12-10 2018-06-12 Globalfoundries Singapore Pte. Ltd. System and method for modular simulation of spin transfer torque magnetic random access memory devices
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9570509B2 (en) * 2015-01-29 2017-02-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) device array
US9437272B1 (en) * 2015-03-11 2016-09-06 Qualcomm Incorporated Multi-bit spin torque transfer magnetoresistive random access memory with sub-arrays
US9666257B2 (en) * 2015-04-24 2017-05-30 Intel Corporation Bitcell state retention
CN107534018B (zh) * 2015-04-27 2020-06-16 东芝存储器株式会社 磁性存储器装置
US10833253B2 (en) 2016-02-05 2020-11-10 International Business Machines Corporation Low magnetic moment materials for spin transfer torque magnetoresistive random access memory devices
JP7258764B2 (ja) * 2017-10-13 2023-04-17 株式会社半導体エネルギー研究所 記憶装置
CN109935254A (zh) * 2017-12-15 2019-06-25 中电海康集团有限公司 写操作方法、电存储器件、装置及存储介质
US10693056B2 (en) 2017-12-28 2020-06-23 Spin Memory, Inc. Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer
US10424357B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction (MTJ) memory device having a composite free magnetic layer
US10403343B2 (en) * 2017-12-29 2019-09-03 Spin Memory, Inc. Systems and methods utilizing serial configurations of magnetic memory devices
US10803916B2 (en) 2017-12-29 2020-10-13 Spin Memory, Inc. Methods and systems for writing to magnetic memory devices utilizing alternating current
US10347308B1 (en) 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10192789B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
CN110197680B (zh) * 2018-02-24 2021-11-23 上海磁宇信息科技有限公司 一种采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片
US10692556B2 (en) 2018-09-28 2020-06-23 Spin Memory, Inc. Defect injection structure and mechanism for magnetic memory
US10878870B2 (en) 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory
CN112447250B (zh) * 2019-08-30 2022-09-27 中电海康集团有限公司 测试结构和测试方法
US11910723B2 (en) * 2019-10-31 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with electrically parallel source lines
US11121174B2 (en) 2019-11-21 2021-09-14 International Business Machines Corporation MRAM integration into the MOL for fast 1T1M cells
CN114627920A (zh) * 2020-12-14 2022-06-14 浙江驰拓科技有限公司 一种磁存储器及其性能调节方法
CN113515913B (zh) * 2021-03-19 2023-10-24 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 一种stt-mram相关电路的磁性工艺设计方法
CN113630705B (zh) * 2021-07-30 2023-03-28 歌尔微电子股份有限公司 微机电系统麦克风、麦克风单体及电子设备
CN113630704B (zh) * 2021-07-30 2023-03-28 歌尔微电子股份有限公司 微机电系统麦克风、麦克风单体及电子设备

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6145117A (en) 1998-01-30 2000-11-07 Tera Systems Incorporated Creating optimized physical implementations from high-level descriptions of electronic design using placement based information
US20020067364A1 (en) * 2000-06-22 2002-06-06 Lane John F. Method for browsing various intelligent design data abstractions
JP3812498B2 (ja) * 2001-12-28 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
US6794695B2 (en) 2002-04-29 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having a magnetic field sink layer
US6683815B1 (en) * 2002-06-26 2004-01-27 Silicon Magnetic Systems Magnetic memory cell and method for assigning tunable writing currents
JP2004087870A (ja) 2002-08-28 2004-03-18 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
US6765823B1 (en) 2003-01-29 2004-07-20 Micron Technology Incorporated Magnetic memory cell with shape anisotropy
US20040163072A1 (en) 2003-02-19 2004-08-19 Royal Design Ltd. Electronic design automation with automatic generation of hardware description language (HDL) code
US6900489B2 (en) * 2003-04-29 2005-05-31 Micron Technology, Inc. Reducing the effects of néel coupling in MRAM structures
JP2005109263A (ja) 2003-09-30 2005-04-21 Toshiba Corp 磁性体素子及磁気メモリ
US7068531B2 (en) 2004-01-10 2006-06-27 Honeywell International Inc. Bias-adjusted magnetoresistive devices for magnetic random access memory (MRAM) applications
JP4920881B2 (ja) 2004-09-27 2012-04-18 株式会社日立製作所 低消費電力磁気メモリ及び磁化情報書き込み装置
JP2006190838A (ja) * 2005-01-06 2006-07-20 Sony Corp 記憶素子及びメモリ
KR100601994B1 (ko) * 2005-03-02 2006-07-18 삼성전자주식회사 외부 자기장 발생수단을 구비하는 메모리 장치와 그 동작및 제조 방법
JP2006295000A (ja) 2005-04-13 2006-10-26 Sony Corp 記憶素子及びメモリ
JP2007273495A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその駆動方法
US7349243B2 (en) * 2006-04-20 2008-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. 3-parameter switching technique for use in MRAM memory arrays
JP2007294010A (ja) 2006-04-25 2007-11-08 Sony Corp 記憶素子の記録方法、メモリ
DE602006013948D1 (de) * 2006-05-04 2010-06-10 Hitachi Ltd Magnetspeichervorrichtung
JP5076361B2 (ja) 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
JP4560025B2 (ja) 2006-09-29 2010-10-13 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
JP2008117930A (ja) 2006-11-02 2008-05-22 Sony Corp 記憶素子、メモリ
US8004880B2 (en) 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP4384196B2 (ja) * 2007-03-26 2009-12-16 株式会社東芝 スピンｆｅｔ、磁気抵抗効果素子及びスピンメモリ
US7764537B2 (en) 2007-04-05 2010-07-27 Qualcomm Incorporated Spin transfer torque magnetoresistive random access memory and design methods
US20080251878A1 (en) 2007-04-13 2008-10-16 International Business Machines Corporation Structure incorporating semiconductor device structures for use in sram devices
US20080273375A1 (en) 2007-05-02 2008-11-06 Faiz Dahmani Integrated circuit having a magnetic device
US7800094B2 (en) * 2007-06-11 2010-09-21 Macronix International Co., Ltd. Resistance memory with tungsten compound and manufacturing
JP2008310573A (ja) 2007-06-14 2008-12-25 Denso Wave Inc Ｃａｄ図面の表示方法
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US7961534B2 (en) * 2007-09-10 2011-06-14 Hynix Semiconductor Inc. Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof
JP2009081315A (ja) 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP5260041B2 (ja) * 2007-12-19 2013-08-14 株式会社日立製作所 スピントルク磁気メモリ及びそのオフセット磁界補正方法
JP2010177256A (ja) 2009-01-27 2010-08-12 Fujitsu Ltd 磁気メモリ装置
JP2010212661A (ja) * 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835145B (zh) * 2021-09-08 2024-03-11 日商鎧俠股份有限公司 磁性記憶體裝置

Also Published As

Publication number Publication date
JP2013214767A (ja) 2013-10-17
JP5752750B2 (ja) 2015-07-22
WO2010101860A2 (en) 2010-09-10
US9105340B2 (en) 2015-08-11
EP2404298A2 (en) 2012-01-11
JP2013214766A (ja) 2013-10-17
JP6000908B2 (ja) 2016-10-05
HRP20161195T1 (hr) 2016-11-04
BRPI1009229A2 (pt) 2016-03-15
KR20110134447A (ko) 2011-12-14
US20100220516A1 (en) 2010-09-02
JP5426694B2 (ja) 2014-02-26
JP6214246B2 (ja) 2017-10-18
CN104282327B (zh) 2017-06-23
US9368715B2 (en) 2016-06-14
WO2010101860A3 (en) 2010-11-11
US20150349244A1 (en) 2015-12-03
EP2404298B1 (en) 2016-08-31
US8587993B2 (en) 2013-11-19
US8913423B2 (en) 2014-12-16
US20140015077A1 (en) 2014-01-16
CN104282327A (zh) 2015-01-14
CN102334166B (zh) 2014-11-26
JP2013214768A (ja) 2013-10-17
SMT201600438B (it) 2017-01-10
CN102334166A (zh) 2012-01-25
US20130161771A1 (en) 2013-06-27
JP2012519348A (ja) 2012-08-23
KR101293610B1 (ko) 2013-08-13

Similar Documents

Publication Publication Date Title
TW201106353A (en) Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM)
US9620706B2 (en) Magnetic etch stop layer for spin-transfer torque magnetoresistive random access memory magnetic tunnel junction device
TWI418068B (zh) 磁性穿隧接面器件及其製造
US8238143B2 (en) Magnetic tunnel junction device and fabrication
EP3311426B1 (en) Bit cell with shared bit line
TW201115802A (en) Magnetic tunnel junction device and fabrication
US8208291B2 (en) System and method to control a direction of a current applied to a magnetic tunnel junction
US7969767B2 (en) Spin transfer torque—magnetic tunnel junction device and method of operation
US9583696B2 (en) Reference layer for perpendicular magnetic anisotropy magnetic tunnel junction