TWI418068B - 磁性穿隧接面器件及其製造 - Google Patents

磁性穿隧接面器件及其製造 Download PDF

Info

Publication number
TWI418068B
TWI418068B TW099119163A TW99119163A TWI418068B TW I418068 B TWI418068 B TW I418068B TW 099119163 A TW099119163 A TW 099119163A TW 99119163 A TW99119163 A TW 99119163A TW I418068 B TWI418068 B TW I418068B
Authority
TW
Taiwan
Prior art keywords
layer
spin torque
magnetic
torque enhancement
enhancement layer
Prior art date
Application number
TW099119163A
Other languages
English (en)
Other versions
TW201110436A (en
Inventor
Xiaochun Zhu
Seung H Kang
Xia Li
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201110436A publication Critical patent/TW201110436A/zh
Application granted granted Critical
Publication of TWI418068B publication Critical patent/TWI418068B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Description

磁性穿隧接面器件及其製造
本發明一般係關於磁性穿隧接面(MTJ)器件及其製造。
MTJ元件可用來產生磁性隨機存取記憶體(MRAM)。MTJ元件通常包括被釘紮層、磁性穿隧障壁，及自由層，其中位元值係由自由層中之磁矩來表示。由MTJ元件儲存之位元值係由自由層相對於由被釘紮層載運之固定磁矩之方向之磁矩方向來確定。被釘紮層之磁化為固定的，而自由層之磁化可切換。
當電流流經MTJ元件時，自由層之磁化方向可在電流密度超過臨限值(亦即，臨界切換電流密度(J c ))時改變。根據一自旋力矩轉移模型，J c 與有效阻尼常數(α eff )、飽和磁化強度(M S )，及自由層之厚度(t free )成正比，亦即，J c α eff (M S )2 t free 。降低臨界切換電流密度使STT-MRAM技術之功率消耗低且晶片面積較小，其可藉由減小α eff 、M S 及t free 中之一或多者而達成。
插入於自由層與MTJ元件之頂部電接觸件之間的自旋障壁層可減小自由層之有效阻尼常數α eff 。然而，自旋障壁層通常為絕緣層，其可包括氧化物材料、氮化物材料、或半金屬層，因此通常具有高串聯電阻。高串聯電阻降低MTJ器件之穿隧磁阻(TMR)，導致STT-MRAM讀取及寫入程序中的問題。高串聯電阻亦可限制位元單元之寫入驅動電流供應能力。
MTJ器件中鄰接於自由層之自旋力矩增強層可包括奈米氧化物層。在自旋力矩增強層插入於自由層與MTJ器件之頂部金屬接觸件之間的情況下，自旋力矩增強層與自由層界面連接，從而減小自由層之有效阻尼常數α eff 。因為J c α eff (M S )2 t free ，所以減小自由層之有效阻尼常數α eff 使臨界切換電流密度J c 減小。延伸穿過奈米氧化物層之電流受限路徑實質上阻止MTJ串聯電阻增加，因此MTJ器件之穿隧磁阻(TMR)實質上並不減小。
在一特定實施例中，揭示一種包括MTJ器件之裝置。該MTJ器件包括自由層及回應於自由層之自旋力矩增強層，該自旋力矩增強層包括奈米氧化物層。
在另一特定實施例中，揭示一種包括MTJ器件之裝置。該MTJ器件包括自由層、鄰接於該自由層之穿隧障壁層，及鄰接於該自由層之自旋力矩增強層。該自旋力矩增強層包括奈米氧化物層。自旋力矩增強層係介於自由層與MTJ器件之電接觸件之間。
在另一特定實施例中，揭示一種包括MTJ器件之裝置，該MTJ器件包括用於將資料值儲存為磁矩之定向之構件，其可藉由超過臨限電流密度之自旋偏振電流而程式化。MTJ器件亦包括穿隧障壁構件，其藉由傳導電子穿過障壁之量子機械穿隧而對用於儲存之構件提供傳導電子。MTJ器件另外包括自旋力矩增強構件，其用於減小臨界切換電流密度臨限值而實質上不減小磁性穿隧接面器件之穿隧磁阻(TMR)。自旋力矩增強構件包括奈米氧化物層，且用於儲存之構件定位於穿隧障壁構件與自旋力矩增強構件之間。
在另一特定實施例中，揭示一種包括在磁性穿隧接面(MTJ)結構之穿隧障壁層上形成自由層之方法。該方法包括在自由層上形成自旋力矩增強層。該自旋力矩增強層包括奈米氧化物層。
所揭示之實施例之至少一者提供之一特定優勢為：與不包括包含奈米氧化物層之自旋力矩增強層之MTJ器件相比，藉由減小自由層之有效阻尼常數α eff 而減小臨界切換電流密度J c α eff (M S )2 t free 。所揭示之實施例之至少一者提供之另一特定優勢為提供一MTJ結構，與不使用包括奈米氧化物層之自旋力矩增強層之MTJ器件相比，該MTJ結構不會增加MTJ串聯電阻且不會減小MTJ器件之穿隧磁阻(TMR)。本發明之其他態樣、優勢及特徵將在審視整個申請案(包括以下部分：圖式簡單說明、實施方式及申請專利範圍)之後變得顯而易見。
參看圖1，描繪具有包括奈米氧化物層之自旋力矩增強層的磁性穿隧接面(MTJ)器件之第一說明性實施例且將其一般表示為100。MTJ器件100包括底部接觸件102、反鐵磁性(AF)釘紮層104、被釘紮層112、穿隧障壁層114、自由層116、包括奈米氧化物層之自旋力矩增強層118，及頂部接觸件120。在一特定實施例中，被釘紮層112為複合層且包括CoFe鐵磁性層106、Ru非磁性層108，及CoFeB鐵磁性層110。
包括奈米氧化物層之自旋力矩增強層118可包括具導電材料之一或多個導電島狀物122，該一或多個導電島狀物122經由自旋力矩增強層118該延伸，從而連接自由層116與頂部接觸件120。包括奈米氧化物層之自旋力矩增強層118亦可具有具導電材料之一或多個導電路徑124，該一或多個導電路徑124亦經由自旋力矩增強層118延伸，從而連接自由層116與頂部接觸件120。一或多個導電島狀物122及一或多個導電路徑124可由絕緣材料126圍繞。
在一特定實施例中，包括奈米氧化物層之自旋力矩增強層118減小臨界切換電流密度臨限值，而實質上不減小MTJ器件100之穿隧磁阻(TMR)。在一特定實施例中，穿隧磁阻(TMR)為MTJ器件100在第一狀態下之第一電阻(R 1 )與MTJ器件100在第二狀態下之第二電阻(R 0 )之間的差值與MTJ器件100在第二狀態下之第二電阻(R 0 )的比率。舉例而言，。在一特定實施例中，包括奈米氧化物層之自旋力矩增強層118減小臨界切換電流密度臨限值，而實質上不增加MTJ器件100之電阻。包括奈米氧化物層之自旋力矩增強層118可藉由減小自由層116之有效阻尼常數α eff 來回應於自由層116，以減小臨界切換電流密度臨限值J c (因為J c α eff (M S )2 t free )。
在一特定實施例中，包括奈米氧化物層之自旋力矩增強層118包括非磁性金屬合金之氧化層。舉例而言，包括奈米氧化物層之自旋力矩增強層118可藉由氧化非磁性合金而形成。舉例而言，非磁性金屬鋁銅合金Al90 Cu10 可沈積於自由層116上且經氧化形成氧化鋁Al2 O3 絕緣材料126，同時Al90 Cu10 之未氧化之金屬形成一或多個導電島狀物122及一或多個導電路徑124。非磁性金屬鋁銅合金Al90 Cu10 之厚度可經改變以控制一或多個導電島狀物122及一或多個導電路徑124之數目及密度。
絕緣材料126可包括來自由以下組成之群之材料的氧化物：Mg、Al、B、Si、Ge、W、Nb、Mo、Ta、V、Ti、Cr、Fe、Co、Ni及Cu。絕緣材料126亦可包括來自由以下組成之群之材料的氮化物：Al、B、Si、Ge、Ti及Pt。絕緣材料126亦可包括來自由以下組成之群的至少一種材料：Si、Ge、Ga、Cd、Te、Sb、In、Al、As、Hg、C及Cr。絕緣材料126亦可包括半金屬材料，諸如Sr2 FeMoO6 、(La0.7 Sr0.3 )MnO3 、NiMnSb、Fe3 O4 及CrO2 。一或多個導電島狀物122及一或多個導電路徑124可包括來自由以下組成之群的一或多種材料：Cu、Ag、Au、Pt、Pd、Ir、Os、Cr、Ta、Mg、Ti、Si、Al、Ni、Fe及Co。
參看圖2，描繪具有包括奈米氧化物層之自旋力矩增強層的磁性穿隧接面(MTJ)器件之第二說明性實施例且將其一般表示為200。MTJ器件200可與圖1之MTJ器件100類似。MTJ器件200包括底部接觸件202、反鐵磁性(AF)釘紮層204、被釘紮層212、穿隧障壁層214、自由層216、包括奈米氧化物層之自旋力矩增強層218、封蓋層222，及頂部接觸件220。在一特定實施例中，被釘紮層212為複合層且包括CoFe鐵磁性層206、Ru非磁性層208，及CoFeB鐵磁性層210。在一特定實施例中，自由層216為複合層且包括第一鐵磁性層228(諸如CoFeB)及第二鐵磁性層230(諸如NiFe)。
包括奈米氧化物層之自旋力矩增強層218可與圖1之包括奈米氧化物層之自旋力矩增強層118類似。包括奈米氧化物層之自旋力矩增強層218可具有具導電材料之一或多個導電島狀物，其類似於圖1之一或多個導電島狀物122，該一或多個導電島狀物經由自旋力矩增強層218延伸，從而連接自由層216及封蓋層222。包括奈米氧化物層之自旋力矩增強層218亦可具有具導電材料之一或多個導電路徑224，該一或多個導電路徑224亦經由自旋力矩增強層218延伸，從而連接自由層216及封蓋層222。一或多個導電島狀物及一或多個導電路徑224可由絕緣材料226圍繞。
在一特定實施例中，包括奈米氧化物層之自旋力矩增強層218減小臨界切換電流密度臨限值，而實質上不減小MTJ器件200之穿隧磁阻(TMR)。在一特定實施例中，包括奈米氧化物層之自旋力矩增強層218減小臨界切換電流密度臨限值，而實質上不增加MTJ器件200之電阻。
參看圖3，描繪自旋力矩轉移磁性隨機存取記憶體(STT-MRAM)之元件的第一說明性實施例且將其一般表示為300。STT-MRAM之元件300包括記憶體單元，其具有基板326上之磁性穿隧接面(MTJ)器件301及存取電晶體316。MTJ器件301包括存取電晶體電極314、晶種層303、反鐵磁性(AF)釘紮層304、被釘紮層306、穿隧障壁層308、自由層312、奈米氧化物層392，及耦接至位元線318之位元線存取電極302。在一特定實施例中，自由層312為複合層，其包括第一鐵磁性部分310及第二鐵磁性部分390。存取電晶體電極314耦接至存取電晶體316之汲極區330。存取電晶體316係由字線319閘控且具有耦接至源極接觸件320之源極區332。
晶種層303與存取電晶體電極314接觸。晶種層303提供用於MTJ薄膜沈積之表面且可由若干不同層構成。AF釘紮層304與晶種層303接觸。AF釘紮層304使得被釘紮層306之磁矩325之定向經釘紮於特定方向上。被釘紮層306與AF釘紮層304接觸且可由鐵磁性材料構成。
穿隧障壁層308與被釘紮層306接觸且以實體方式將被釘紮層306與自由層312分開，同時使得能夠經由電子量子跨越穿隧障壁層308機械地穿隧而形成電流。穿隧障壁層308可由非磁性材料構成。在一說明性實施例中，穿隧障壁層308包括氧化鎂(MgO)。
自由層312與穿隧障壁層308接觸且位於與基板326隔開一定距離d1 340處。自由層312具有磁矩324，其可經對準成與被釘紮層306之磁矩325平行或反平行。被釘紮層306可與基板326隔開一定距離d2 342，其中該距離d2 342小於距離d1 340。自由層312相對於基板326在被釘紮層306上方。自由層312之磁矩324可由超過臨界切換電流之電流寫入且可使用小於臨界切換電流之電流讀取。舉例而言，該讀取電流可比臨界切換電流小得多，以防止讀取干擾。在說明性實施例中，自由層312為單一鐵磁性層。在另一說明性實施例中，自由層312為兩個鐵磁性層之複合層。在一特定實施例中，兩個鐵磁性層可將非磁性間隔件(圖中未示)夾於中間。在另一說明性實施例中，自由層312為合成鐵磁性層或合成反鐵磁性層。
在一特定實施例中，自由層312為複合層，其包括第一鐵磁性部分310及第二鐵磁性部分390。在一特定實施例中，第一鐵磁性部分310包括鈷及鐵。舉例而言，第一鐵磁性部分310可包括CoFe、CoFe-X(諸如CoFeB)、CoFe-X-Y，或其任何組合。在一特定實施例中，第二磁鐵性部分390包括鎳及鐵。舉例而言，第二鐵磁性部分390可包括NiFe、坡莫合金(permalloy)，或其任何組合。
奈米氧化物層392與自由層312接觸。在一特定實施例中，奈米氧化物層392包括非磁性金屬合金之氧化層。舉例而言，非磁性金屬合金鋁銅合金Al90 Cu10 可沈積於自由層312上且經氧化以形成奈米氧化物層392。奈米氧化物層392可經組態以藉由減小自由層312之有效阻尼常數α eff ，而實質上不增加MTJ器件301之電阻，來減小臨界切換電流密度J c α eff (M S )2 t free 。因為MTJ器件301之電阻實質上不增加，所以MTJ器件301之穿隧磁阻(TMR)實質上並不減小。舉例而言，使用，MTJ器件301之電阻之增加ΔR 將導致MTJ器件301之TMR減小，因為。奈米氧化物層392減小臨界切換電流密度J c α eff (M S )2 t free 而實質上不減小MTJ器件301之TMR。較小臨界切換電流密度J c 可使較小器件、較高密度記憶體陣列、較低功率操作、較高時脈頻率或其任何組合成為可能。
寫入電流通過MTJ器件301之方向確定自由層312之磁矩324與被釘紮層306之磁矩325經對準成平行的或是反平行的。在一說明性實施例中，可藉由使第一寫入電流自位元線存取電極302流至存取電晶體電極314以將磁矩324對準成與磁矩325反平行來儲存資料「1」。可藉由使第二寫入電流自存取電晶體電極314流至位元線存取電極302以將磁矩324對準成與磁矩325平行來儲存資料「0」。
當在STT-MRAM 300執行讀取操作322時，讀取電流可自位元線存取電極302流至源極320或讀取電流可自源極320流至位元線存取電極302。在一特定實施例中，可基於哪個方向提供最大讀取信號而確定讀取電流之方向。在一特定實施例中，當在STT-MRAM之元件300上執行讀取操作322時，讀取電流以自位元線存取電極302至存取電晶體電極314之方向流動穿過位元線(BL)318。穿過MTJ器件301之讀取電流遭遇對應於磁矩325及磁矩324之相對定向的電阻。在被釘紮層306之磁矩325具有與自由層312之磁矩324平行之定向時，讀取電流所遭遇之電阻不同於在被釘紮層306之磁矩325具有與自由層312之磁矩324反平行之定向時讀取電流所遭遇之電阻。一般而言，當被釘紮層306之磁矩325具有與自由層312之磁矩324平行之定向時，讀取電流遭遇之電阻低於在被釘紮層306之磁矩325具有與自由層312之磁矩324反平行之定向時讀取電流所遭遇之電阻。
因此，位元單元可為用作記憶體器件之元件，諸如STT-MRAM 300。藉由使用適當奈米氧化物層392，自由層312之有效阻尼常數α eff 可實質上減小，從而使臨界切換電流密度J c α eff (M S )2 t free 得以減小。使用奈米氧化物層392可減小臨界切換電流密度J c α eff (M S )2 t free ，而實質上不增加MTJ器件301之電阻。因為MTJ器件301之電阻實質上不增加，所以MTJ器件301之穿隧磁阻(TMR)實質上並不減小。較低功率操作及較少熱生成可由減小臨界切換電流密度J c 而實質上不減小MTJ器件301之穿隧磁阻(TMR)引起，且亦可使使用較短寫入脈衝長度及較高時脈頻率之操作能夠實現。
參看圖4，描繪一記憶體系統之說明性實施例且將其一般表示為400。記憶體系統400包括記憶體陣列480(諸如STT-MRAM記憶體陣列)，其包括多個記憶體單元，包括代表性記憶體單元482及儲存邏輯高值R 1 470及邏輯低值R 0 472的一對代表性參考單元。感測放大器484經耦接以在除接收來自參考單元之輸出之外還接收來自選定記憶體單元的輸出。感測放大器484經組態以產生放大器輸出486，其指示在選定記憶體單元中所儲存之值。
記憶體單元482包括耦接至存取電晶體428之MTJ結構401。MTJ結構401包括頂部接觸件402、奈米氧化物層492、具有磁矩424之自由層412、穿隧障壁層408、具有經釘紮磁矩425之被釘紮層406、反鐵磁性(AF)釘紮層404、晶種層403，及底部接觸件418。存取電晶體428耦接至底部接觸件418且耦接至字線430及源極線432。
頂部接觸件402提供至位元線422之第一電接觸。AF釘紮層404固定被釘紮層406之磁矩425之定向。被釘紮層406可為包括多個層之合成反鐵磁性被釘紮層，且可與圖1之被釘紮層112或圖2之被釘紮層212類似。穿隧障壁層408可限制自由電子進入，但使至自由層412之穿隧電流能夠實現。自由層412可將資料值儲存為磁矩424之定向，其可藉由施加超過臨界切換電流之自旋偏振電流而程式化。自由層412定位於穿隧障壁層408與奈米氧化物層492之間。奈米氧化物層492定位於自由層412與MTJ結構401之頂部接觸件402之間。
在一特定實施例中，自由層412為複合層，其包括第一鐵磁性部分410及第二鐵磁性部分490。在一特定實施例中，第一鐵磁性部分410包括鈷及鐵。舉例而言，第一鐵磁性部分410可包括CoFe、CoFe-X(諸如CoFeB)、CoFe-X-Y，或其任何組合。在一特定實施例中，第二磁鐵性部分490包括鎳及鐵。舉例而言，第二鐵磁性部分490可包括NiFe、坡莫合金，或其任何組合。
奈米氧化物層492可以實質上類似於圖3之奈米氧化物層392中之方式減小MTJ結構401之臨界切換電流密度J c 而實質上不減小MTJ結構401之穿隧磁阻(TMR)。奈米氧化物層492可以實質上類似於圖3之奈米氧化物層392中之方式減小臨界切換電流密度J c α eff (M S )2 t free 而實質上不增加MTJ結構401之電阻。
圖4中描繪之記憶體陣列480可包括實質上類似於代表性記憶體單元482之多個單元。記憶體陣列480，或使用圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301或圖4之MTJ結構401之單元的任何其他陣列可實施於嵌埋式記憶體中，諸如二級(L2)快取記憶體或另一類型嵌埋式記憶體(作為說明性實施例)。舉例而言，該MTJ單元之陣列可實施為STT-MRAM記憶體以替代使用靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)或快閃記憶體技術之記憶體陣列。
圖5為形成磁性穿隧接面(MTJ)器件之方法之說明性實施例500的流程圖。在說明性實施例500中，MTJ器件可為圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301、或圖4之MTJ結構401。在說明性實施例500中，該方法包括藉由以下步驟形成磁性穿隧接面：在502處，於底部接觸件上形成反鐵磁性(AF)釘紮層；在504處，於反鐵磁性(AF)釘紮層上形成被釘紮層；在506處，於被釘紮層上形成穿隧障壁層；及在508處，於穿隧障壁層上形成自由層。
移動至510，在自由層上形成自旋力矩增強層，該自旋力矩增強層包括奈米氧化物層。舉例而言，圖1之包括奈米氧化物層之自旋力矩增強層118可在圖1之自由層116上形成。類似地，圖2之包括奈米氧化物層之自旋力矩增強層218可在圖2之自由層216上形成。同樣，圖3之奈米氧化物層392可在圖3之自由層312上形成。類似地，圖4之奈米氧化物層492可在圖4之自由層412上形成。
繼續至512，可藉由氧化非磁性金屬合金而形成奈米氧化物層。舉例而言，非磁性金屬合金鋁銅Al90 Cu10 可沈積於圖1之自由層116上且經氧化以形成圖1之氧化鋁Al2 O3 絕緣材料126，其中該合金之未氧化之金屬形成圖1之一或多個導電島狀物122及圖1之一或多個導電路徑124。再舉一例，非磁性金屬Mg可沈積於圖1之自由層116上且部分地經氧化以形成圖1之氧化鎂MgO絕緣材料126，其中Mg之未氧化之金屬形成圖1之一或多個導電島狀物122及圖1之一或多個導電路徑124。
該等材料及層之沈積及形成可藉由整合於電子器件中之處理器來控制。舉例而言，該電子器件可為經組態以控制製造機制之電腦。
在其他實施例中，圖5之方法可以不同於所描繪之順序來執行。舉例而言，包括奈米氧化物層之自旋力矩增強層可在形成自由層之前形成。在一替代性實施例中，所形成之MTJ器件可具有與圖3中所描繪之結構相反之結構，其中奈米氧化物層比自由層更接近於基板且自由層比奈米氧化物層更接近於位元線。
圖6為系統600之特定實施例之方塊圖，該系統600包括具有各包括一奈米氧化物層之MTJ結構的模組664。系統600可實施於可攜式電子器件中且包括處理器610(諸如數位信號處理器(DSP))，其耦接至儲存電腦可讀指令(諸如軟體667)之電腦可讀媒體(諸如記憶體632)。系統600包括具有包含奈米氧化物層之MTJ結構的模組664。在一說明性實施例中，具有MTJ結構之模組664包括圖1至圖4之任何MTJ結構，其根據圖5或圖7之任何實施例或其任何組合產生。具有MTJ結構之模組664可在處理器610中或可為獨立器件或電路(圖中未示)。在一特定實施例中，如圖6中所示，具有MTJ結構之模組664可由數位信號處理器(DSP)610存取。在另一特定實施例中，記憶體632可包括STT-MRAM記憶體陣列，其包括具有MTJ結構之模組664。
相機介面668耦接至處理器610，且亦耦接至相機，諸如視訊相機670。顯示控制器626耦接至處理器610且耦接至顯示器件628。編碼器/解碼器(CODEC)634亦可耦接至處理器610。揚聲器636及麥克風638可耦接至CODEC 634。無線介面640可耦接至處理器610且耦接至無線天線642。
在一特定實施例中，處理器610、顯示控制器626、記憶體632、CODEC 634、無線介面640及相機介面668係包括於系統級封裝(system-in-package)或晶載系統器件622中。在一特定實施例中，輸入器件630及電源供應器644耦接至晶載系統器件622。此外，在一特定實施例中，如圖6中所說明，顯示器件628、輸入器件630、揚聲器636、麥克風638、無線天線642、視訊相機670及電源供應器644在晶載系統器件622外部。然而，顯示器件628、輸入器件630、揚聲器636、麥克風638、無線天線642、視訊相機670及電源供應器644之每一者皆可耦接至晶載系統器件622之一組件，諸如介面或控制器。
前文所揭示之器件及功能性(諸如圖1、圖2、圖3或圖4之器件，圖5之方法，或其任何組合)可經設計且經組態成儲存於電腦可讀媒體上之電腦檔案(例如RTL、GDSII、GERBER等)。一些或所有此等檔案可提供至基於此等檔案製造器件之製造處理者。所得產品包括半導體晶圓，其隨後經切割成半導體晶粒且經封裝成一半導體晶片。該等半導體晶片隨後用於電子器件中。圖7描繪電子器件製造程序700之一特定說明性實施例。
在製造程序700中(諸如)在研究電腦706處接收實體器件資訊702。實體器件資訊702可包括表示半導體器件(諸如圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301、圖4之記憶體陣列480、圖4之記憶體單元482、圖4之MTJ結構401或其任何組合)之至少一實體性質之設計資訊。舉例而言，實體器件資訊702可包括經由耦接至研究電腦706之使用者介面704鍵入之實體參數、材料特性及結構資訊。研究電腦706包括耦接至諸如記憶體710之電腦可讀媒體之處理器708，諸如一或多個處理核心。記憶體710可儲存電腦可讀指令，該等電腦可讀指令可執行以使處理器708變換實體器件資訊702以符合一檔案格式且產生一程式庫檔案712。
在一特定實施例中，程式庫檔案712包括至少一資料檔案，該至少一資料檔案包括經變換之設計資訊。舉例而言，程式庫檔案712可包括半導體器件(包括圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301、圖4之記憶體陣列480、圖4之記憶體單元482、圖4之MTJ結構401或其任何組合)之一程式庫，其經提供以供電子設計自動化(EDA)工具720使用。
可在設計電腦714處結合EDA工具720使用程式庫檔案712，設計電腦714包括耦接至記憶體718之處理器716，諸如一或多個處理核心。EDA工具720可作為處理器可執行指令儲存於記憶體718處，以使設計電腦714之使用者能夠使用程式庫檔案712之圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301、圖4之記憶體陣列480、圖4之記憶體單元482、圖4之MTJ結構401或其任何組合來設計電路。舉例而言，設計電腦714之使用者可經由耦接至設計電腦714之使用者介面724鍵入電路設計資訊722。電路設計資訊722可包括表示半導體器件(諸如圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301、圖4之記憶體陣列480、圖4之記憶體單元482、圖4之MTJ結構401或其任何組合)之至少一實體性質之設計資訊。出於說明，電路設計性質可包括特定電路及與電路設計中之其他元件之關係的識別、定位資訊、特徵大小資訊、互連資訊，或表示半導體器件之實體性質之其他資訊。
設計電腦714可經組態以變換包括電路設計資訊722之設計資訊以符合一檔案格式。出於說明，檔案構成(file formation)可包括表示平面幾何形狀、文字標籤，及關於呈階層式格式之電路佈局之其他資訊的資料庫二進位檔案格式，諸如圖形資料系統(GDSII)檔案格式。設計電腦714可經組態以產生包括經變換之設計資訊之資料檔案(諸如GDSII檔案726)，該資料檔案除了包括其他電路或資訊外，亦包括描述圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301、圖4之記憶體陣列480、圖4之記憶體單元482、圖4之MTJ結構401或其任何組合的資訊。出於說明，資料檔案可包括對應於晶載系統(SOC)之資訊，該晶載系統包括圖4之記憶體陣列480且亦包括晶載系統(SOC)內之額外電子電路及組件。
可在製造程序728處接收GDSII檔案726，以根據GDSII檔案726中之經變換之資訊製造圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301、圖4之記憶體陣列480、圖4之記憶體單元482、圖4之MTJ結構401或其任何組合。舉例而言，器件製造程序可包括將GDSII檔案726提供至遮罩製造者730以產生一或多個遮罩，諸如待用於光微影處理之遮罩，其經說明為代表性遮罩732。遮罩732可在製造程序期間使用以產生一或多個晶圓734，其可經測試並分離成晶粒，諸如代表性晶粒736。晶粒736包括一電路，該電路包括圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301、圖4之記憶體陣列480、圖4之記憶體單元482、圖4之MTJ結構401或其任何組合。
晶粒736可提供至封裝程序738，在該封裝程序738中，晶粒736併入至代表性封裝740中。舉例而言，封裝740可包括單一晶粒736或多個晶粒(諸如系統級封裝(SiP)配置)。封裝740可經組態以遵照一或多個標準或規格，諸如電子器件工程聯合委員會(Joint Electron Device Engineering Council,JEDEC)標準。
關於封裝740之資訊可諸如經由儲存於電腦746處之組件程式庫散佈給各種產品設計者。電腦746可包括耦接至記憶體750之處理器748，諸如一或多個處理核心。印刷電路板(PCB)工具可作為處理器可執行指令儲存於記憶體750處，以處理經由使用者介面744自電腦746之使用者所接收的PCB設計資訊742。PCB設計資訊742可包括電路板上之經封裝之半導體器件的實體定位資訊，該經封裝之半導體器件對應於封裝740，封裝740包括圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301、圖4之記憶體陣列480、圖4之記憶體單元482、圖4之MTJ結構401或其任何組合。
電腦746可經組態以變換PCB設計資訊742以產生一資料檔案，諸如具有包括電路板上之經封裝之半導體器件的實體定位資訊以及電連接件(諸如跡線及介層孔(via))之佈局的資料的GERBER檔案752，其中該經封裝之半導體器件對應於封裝740，封裝740包括圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301、圖4之記憶體陣列480、圖4之記憶體單元482、圖4之MTJ結構401或其任何組合。在其他實施例中，由經變換之PCB設計資訊產生之資料檔案可具有不同於GERBER格式的格式。
可在板組裝程序754處接收GERBER檔案752，且該GERBER檔案752用以產生根據儲存於GERBER檔案752內之設計資訊製造的PCB，諸如代表性PCB 756。舉例而言，GERBER檔案752可經上載至用於執行PCB生產程序之各種步驟之一或多個機器。PCB 756可由包括封裝740之電子組件填入，以形成代表性印刷電路總成(PCA)758。
可在產品製造程序760處接收PCA 758，且將其整合至一或多個電子器件(諸如第一代表性電子器件762及第二代表性電子器件764)中。作為一說明性、非限制性實例，第一代表性電子器件762、第二代表性電子器件764或該兩者可選自機上盒、音樂播放器、視訊播放器、娛樂單元、導航器件、通信器件、個人數位助理(PDA)、固定位置資料單元及電腦之群。作為另一說明性、非限制性實例，電子器件762及764中之一或多者可為遠端單元(諸如行動電話)、掌上型個人通信系統(PCS)單元、可攜式資料單元(諸如個人資料助理)、具全球定位系統(GPS)功能之器件、導航器件、固定位置資料單元(諸如儀錶讀取設備)，或儲存或擷取資料或電腦指令之任何其他器件，或其任何組合。儘管圖7說明根據本發明之教示的遠端單元，但本發明不限於此等例示性所說明單元。本發明之實施例可適用於包括主動積體電路(其包括記憶體)及晶載電路之任何器件中。
因此，如說明性程序700中所描述，圖1之MTJ器件100、圖2之MTJ器件200、圖3之MTJ器件301、圖4之記憶體陣列480、圖4之記憶體單元482、圖4之MTJ結構401或其任何組合可經製造、處理，及併入至一電子器件中。關於圖1至圖5所揭示之實施例的一或多個態樣可包括於各種處理階段處，諸如程式庫檔案712、GDSII檔案726及GERBER檔案752內；以及儲存於研究電腦706之記憶體710、設計電腦714之記憶體718、電腦746之記憶體750、在各種階段處(諸如在板組裝程序754處)使用之一或多個其他電腦或處理器(圖中未示)之記憶體處；及亦併入至一或多個其他實體實施例中，諸如遮罩732、晶粒736、封裝740、PCA 758、諸如原型電路或器件(圖中未示)之其他產品；或其任何組合。舉例而言，GDSII檔案726或製造程序728可包括可由一電腦執行之一電腦可讀有形媒體儲存指令，該等指令包括：可由該電腦執行以起始在一磁性穿隧接面結構之一穿隧障壁層上形成一自由層的指令；及可由該電腦執行以起始在該自由層上形成一自旋力矩增強層的指令，該自旋力矩增強層包含一奈米氧化物層。儘管描繪了自實體器件設計至最終產品之各個代表性生產階段，但在其他實施例中，可使用更少階段或可包括額外階段。類似地，程序700可藉由單一實體來執行，或藉由執行程序700之各個階段之一或多個實體來執行。
熟習此項技術者將進一步瞭解，可將結合本文中所揭示之實施例而描述之各種說明性邏輯區塊、組態、模組、電路及方法步驟實施為電子硬體、由一處理單元執行之電腦軟體，或該兩者之組合。各種說明性組件、區塊、組態、模組、電路及步驟已在上文大體按其功能性加以描述。此功能性係實施為硬體抑或可執行處理指令視特定應用及強加於整個系統上之設計約束而定。熟練技術人員可針對每一特定應用以不同方式實施所描述之功能性，但此等實施決策不應被解釋為會導致脫離本發明之範疇。
結合本文中所揭示之實施例而描述之方法或演算法之步驟可直接具體化於硬體中、由處理器執行之軟體模組中或該兩者之組合中。軟體模組可駐留於隨機存取記憶體(RAM)、磁阻式隨機存取記憶體(MRAM)、自旋力矩轉移磁阻隨機存取記憶體(STT-MRAM)、快閃記憶體、唯讀記憶體(ROM)、可程式化唯讀記憶體(PROM)、可抹除可程式化唯讀記憶體(EPROM)、電可抹除可程式化唯讀記憶體(EEPROM)、暫存器、硬碟、抽取式磁碟、光碟唯讀記憶體(CD-ROM)或此項技術中已知的任何其他形式之儲存媒體中。例示性儲存媒體耦接至處理器，使得處理器可自儲存媒體讀取資訊及將資訊寫入至儲存媒體。在替代例中，儲存媒體可整合至處理器。處理器及儲存媒體可駐留於特殊應用積體電路(ASIC)中。ASIC可駐留於計算器件或使用者終端機中。在替代例中，處理器及儲存媒體可為作離散組件而駐留於計算器件或使用者終端機中。
提供所揭示實施例之先前描述以使任何熟習此項技術者能夠製造或使用所揭示實施例。熟習此項技術者將易於瞭解此等實施例之各種修改，且本文中所界定之原理可在不脫離本發明之範疇的情況下應用於其他實施例。因此，本發明並不意欲限於本文中所展示之實施例，而是將符合可能與如由以下申請專利範圍所界定之原理及新穎特徵一致的最廣範疇。
100．．．磁性穿隧接面(MTJ)器件/MTJ器件
102．．．底部接觸件
104．．．反鐵磁性(AF)釘紮層
106．．．CoFe鐵磁性層
108．．．Ru非磁性層
110．．．CoFeB鐵磁性層
112．．．被釘紮層
114．．．穿隧障壁層
116．．．自由層
118．．．包括奈米氧化物層之自旋力矩增強層
120．．．頂部接觸件
122．．．導電島狀物
124．．．導電路徑
126．．．絕緣材料
200．．．磁性穿隧接面(MTJ)器件/MTJ器件
202．．．底部接觸件
204．．．反鐵磁性(AF)釘紮層
206．．．CoFe鐵磁性層
208．．．Ru非磁性層
210．．．CoFeB鐵磁性層
212．．．被釘紮層
214．．．穿隧障壁層
216．．．自由層
218．．．包括奈米氧化物層之自旋力矩增強層
220．．．頂部接觸件
222．．．封蓋層
224．．．導電路徑
226．．．絕緣材料
228．．．第一鐵磁性層
230．．．第二鐵磁性層
300．．．磁性隨機存取記憶體(STT-MRAM)之元件/STT-MRAM
301．．．磁性穿隧接面(MTJ)器件
302．．．位元線存取電極
303．．．晶種層
304．．．反鐵磁性(AF)釘紮層
306．．．被釘紮層
308．．．穿隧障壁層
310．．．第一鐵磁性部分
312．．．自由層
314．．．存取電晶體電極
316．．．存取電晶體
318．．．位元線(BL)
319．．．字線
320．．．源極接觸件/源極
322．．．讀取操作
324．．．自由層之磁矩
325．．．被釘紮層之磁矩
326．．．基板
330．．．汲極區
332．．．源極區
340．．．距離d1
342．．．距離d2
390．．．第二鐵磁性部分
392．．．奈米氧化物層
400．．．記憶體系統
401．．．MTJ結構
402．．．頂部接觸件
403．．．晶種層
404．．．反鐵磁性(AF)釘紮層/AF釘紮層
406．．．被釘紮層
408．．．穿隧障壁層
410．．．第一鐵磁性部分
412．．．自由層
418．．．底部接觸件
422．．．位元線
424．．．自由層之磁矩
425．．．經釘紮磁矩
428．．．存取電晶體
430．．．字線
432．．．源極線
470．．．邏輯高值R 1
472．．．邏輯低值R 0
480．．．記憶體陣列
482．．．記憶體單元
484．．．感測放大器
486．．．放大器輸出
490．．．第二鐵磁性部分
492．．．奈米氧化物層
600．．．系統
610．．．處理器/數位信號處理器(DSP)
622．．．晶載系統器件
626．．．顯示控制器
628．．．顯示器件
630．．．輸入器件
632．．．記憶體
634．．．編碼器/解碼器(CODEC)
636．．．揚聲器
638．．．麥克風
640．．．無線介面
642．．．無線天線
644．．．電源供應器
664．．．具有各包括一奈米氧化物層之MTJ結構的模組
667．．．軟體
668．．．相機介面
670．．．視訊相機
700．．．電子器件製造程序
702．．．實體器件資訊
704．．．使用者介面
706．．．研究電腦
708．．．處理器
710．．．記憶體
712．．．程式庫檔案
714．．．設計電腦
716．．．處理器
718．．．記憶體
720．．．電子設計自動化(EDA)工具
722．．．電路設計資訊
724．．．使用者介面
726．．．GDSII檔案
728．．．製造程序
730．．．遮罩製造者
732．．．遮罩
734．．．晶圓
736．．．晶粒
738．．．封裝程序
740．．．封裝
742．．．印刷電路板(PCB)設計資訊
744．．．使用者介面
746．．．電腦
748．．．處理器
750．．．記憶體
752．．．GERBER檔案
754．．．板組裝程序
756．．．PCB
758．．．印刷電路總成(PCA)
760．．．產品製造程序
762．．．第一代表性電子器件/電子器件
764．．．第二代表性電子器件/電子器件
圖1為具有包括奈米氧化物層之自旋力矩增強層的磁性穿隧接面(MTJ)器件之第一說明性實施例；
圖2為具有包括奈米氧化物層之自旋力矩增強層的磁性穿隧接面(MTJ)器件之第二說明性實施例；
圖3為自旋力矩轉移磁性隨機存取記憶體(STT-MRAM)之元件的說明性實施例，該元件包括具有包括奈米氧化物層之自旋力矩增強層的磁性穿隧接面(MTJ)器件；
圖4為記憶體陣列之說明性實施例，該記憶體陣列包括具有包括奈米氧化物層之自旋力矩增強層的磁性穿隧接面(MTJ)結構；
圖5為形成磁性穿隧接面(MTJ)器件之方法之說明性實施例的流程圖；
圖6為可攜式通信器件之特定實施例之方塊圖，該可攜式通信器件包括具有MTJ結構之模組，該MTJ結構包括包含奈米氧化物層之自旋力矩增強層；及
圖7為說明供具有如圖1至圖6中所述之自旋力矩增強層之磁性穿隧接面(MTJ)器件使用之製造程序的資料流程圖。
100．．．磁性穿隧接面(MTJ)器件/MTJ器件
102．．．底部接觸件
104．．．反鐵磁性(AF)釘紮層
106．．．CoFe鐵磁性層
108．．．Ru非磁性層
110．．．CoFeB鐵磁性層
112．．．被釘紮層
114．．．穿隧障壁層
116．．．自由層
118．．．包括奈米氧化物層之自旋力矩增強層
120．．．頂部接觸件
122．．．導電島狀物
124．．．導電路徑
126．．．絕緣材料

Claims (52)

  1. 一種使用於一磁性隨機存取記憶體中之裝置，其包含：一磁性穿隧接面器件，其包含：一自由層；及一自旋力矩增強層，其回應於該自由層，其中該自旋力矩增強層包含一非磁性金屬合金及一奈米氧化物層；及一鄰接於該自旋力矩增強層之封蓋層。
  2. 如請求項1之裝置，其中該奈米氧化物層包括一非磁性金屬合金之一氧化層。
  3. 如請求項1之裝置，其中該自由層為一單一層。
  4. 如請求項1之裝置，其中該自由層為兩個鐵磁性層之一複合層。
  5. 如請求項1之裝置，其中該自由層為中間夾有一非磁性間隔層之兩個鐵磁性層的一複合層。
  6. 如請求項1之裝置，其中該自由層為一合成反鐵磁性層。
  7. 如請求項1之裝置，其中該自由層為一合成鐵磁性層。
  8. 如請求項1之裝置，其中包含該奈米氧化物層之該自旋力矩增強層進一步包含經由其延伸的具導電材料之一或多個導電島狀物，及經由其延伸的具導電材料之一或多個導電路徑，該一或多個導電島狀物及該一或多個導電路徑由絕緣材料圍繞。
  9. 如請求項1之裝置，其中該自旋力矩增強層減小一臨界 切換電流密度臨限值而實質上不減小該磁性穿隧接面器件之一穿隧磁阻(TMR)。
  10. 如請求項9之裝置，其中該穿隧磁阻(TMR)為該磁性穿隧接面器件在一第一狀態下之一第一電阻與該磁性穿隧接面器件在一第二狀態下之一第二電阻之間的一差值與該磁性穿隧接面器件在該第二狀態下之該第二電阻的比率。
  11. 如請求項1之裝置，其進一步包含一鄰接於該自由層之穿隧障壁層。
  12. 如請求項1之裝置，其中該自旋力矩增強層係與該封蓋層及該自由層接觸。
  13. 如請求項1之裝置，其中該磁性穿隧接面器件係整合於至少一半導體晶粒中。
  14. 如請求項1之裝置，其進一步包含一包括該磁性穿隧接面器件之記憶體陣列。
  15. 如請求項14之裝置，其進一步包含一器件，該器件係選自一由以下組成之群：一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一通信器件、一個人數位助理(PDA)、一固定位置資料單元及一電腦，該記憶體陣列經整合至該器件中。
  16. 如請求項4之裝置，其中該兩個鐵磁性層之一第一層包含CoFeB且其中該兩個鐵磁性層之一第二層包含NiFe。
  17. 如請求項16之裝置，其中該兩個鐵磁性層之該第二層係在該自旋力矩增強層與該兩個鐵磁性層之該第一層之 間。
  18. 如請求項10之裝置，其進一步包含：一鄰接於該自由層之穿隧障壁層，其中該自旋力矩增強層係在該自由層與該磁性穿隧接面器件之一電接觸之間；及一被釘紮層，其中該穿隧障壁層係在該自由層與該被釘紮層之間。
  19. 如請求項18之裝置，其中該被釘紮層包含中間夾有一非磁性間隔層之兩個鐵磁性層的一複合層。
  20. 如請求項19之裝置，其中該兩個鐵磁性層之一第一鐵磁性層包含CoFe，且其中該兩個鐵磁性層之一第二鐵磁性層包含CoFeB。
  21. 如請求項20之裝置，其中該第二鐵磁性層係在該非磁性間隔層與該穿隧障壁層之間。
  22. 如請求項20之裝置，其中該非磁性間隔層包含釕(Ru)。
  23. 如請求項19之裝置，其中該自由層係一包含一第一鐵磁性部分及一第二鐵磁性部分的複合層。
  24. 如請求項23之裝置，其中該第一鐵磁性部分包含鈷(Co)及鐵(Fe)，且其中該第二鐵磁性部分包含鎳(Ni)及鐵(Fe)。
  25. 如請求項8之裝置，其中該絕緣材料包含一鎂(Mg)的氧化物。
  26. 如請求項25之裝置，其中該絕緣材料進一步包含選自一群的至少一材料之一氧化物，該群由以下組成：鋁 (Al)、硼(B)、矽(Si)、鍺(Ge)、鎢(W)、鈮(Nb)、鉬(Mo)、鉭(Ta)、釩(V)、鈦(Ti)、鉻(Cr)、鐵(Fe)、鈷(Co)、鎳(Ni)及銅(Cu)。
  27. 如請求項8之裝置，其中該絕緣材料包含一鉑(Pt)的氮化物。
  28. 如請求項27之裝置，其中該導電島狀物及該導電路徑包含選自一群的一或多個材料，該群由以下組成：銅(Cu)、銀(Ag)、金(Au)、鉑(Pt)、鈀(Pd)、銥(Ir)、鋨(Os)、鉻(Cr)、鉭(Ta)、鈦(Ti)、矽(Si)、鋁(Al)、鎳(Ni)、鐵(Fe)及鈷(Co)。
  29. 如請求項27之裝置，其中該絕緣材料進一步包含一選自一群之材料的氮化物，該群由以下組成：鋁(Al)、硼(B)、矽(Si)、鍺(Ge)、鈦(Ti)及鉑(Pt)。
  30. 如請求項1之裝置，其中該自旋力矩增強層係在該自由層與該封蓋層之間。
  31. 如請求項30之裝置，其中該封蓋層係在該自旋力矩增強層與該磁性穿隧接面器件之一電接觸之間。
  32. 如請求項30之裝置，其中該自旋力矩增強層包含一延伸穿過該自旋力矩增強層之導電島狀物及一延伸穿過該自旋力矩增強層之導電路徑中之至少一者。
  33. 如請求項32之裝置，其中該導電島狀物及該導電路徑係由絕緣材料圍繞。
  34. 如請求項33之裝置，其中該絕緣材料包含下述至少一者： 一選自一群的材料之氧化物，該群由鎂(Mg)、鋁(Al)、硼(B)、矽(Si)、鍺(Ge)、鎢(W)、鈮(Nb)、鉬(Mo)、鉭(Ta)、釩(V)、鈦(Ti)、鉻(Cr)、鐵(Fe)、鈷(Co)、鎳(Ni)及銅(Cu)組成；一選自一群的材料之氮化物，該群由鋁(Al)、硼(B)、矽(Si)、鍺(Ge)、鈦(Ti)及鉑(Pt)組成；選自一群的至少一材料，該群由矽(Si)、鍺(Ge)、鎵(Ga)、鎘(Cd)、碲(Te)、銻(Sb)、銦(In)、鋁(Al)、砷(As)、汞(Hg)、碳(C)及鉻(Cr)組成；及一半金屬材料。
  35. 如請求項33之裝置，其中該絕緣材料包括一半金屬材料，其包含Sr2FeMoO6、(La0.7Sr0.3)MnO3、NiMnSb、Fe3O4及CrO2中之一者。
  36. 如請求項8之裝置，其中該一或多個導電島狀物之一特定導電島狀物之一第一大小係不同於該一或多個導電路徑之一特定導電路徑之一第二大小。
  37. 如請求項8之裝置，其中該絕緣材料係包含於該自旋力矩增強層之一絕緣層中，其中該絕緣層包含添加於其中之導電材料，且其中該添加於其中之導電材料造成該絕緣層之一電阻較一僅包含該絕緣材料之相當絕緣層之一電阻小。
  38. 如請求項8之裝置，其中該一或多個導電路徑包含添加於該自旋力矩增強層之導電材料。
  39. 一種使用於一磁性隨機存取記憶體中之裝置，其包含： 一磁性穿隧接面器件，其包含：一自由層；一鄰接於該自由層之穿隧障壁層；及一鄰接於該自由層之自旋力矩增強層，其中該自旋力矩增強層包含一非磁性金屬合金及一奈米氧化物層，及其中該自旋力矩增強層係介於該自由層與該磁性穿隧接面器件之一電接觸件之間；及一鄰接於該自旋力矩增強層之封蓋層。
  40. 如請求項39之裝置，其進一步包含一鄰接於該穿隧障壁層之被釘紮層。
  41. 如請求項39之裝置，其中該自旋力矩增強層係與該封蓋層及該自由層接觸，且其中該封蓋層係與一電極接觸。
  42. 如請求項39之裝置，其中該自旋力矩增強層減小一臨界切換電流密度臨限值而實質上不增加該磁性穿隧接面器件之一電阻。
  43. 一種使用於一磁性隨機存取記憶體中之裝置，其包含：一磁性穿隧接面器件，其包含：用於將一資料值儲存為一磁矩之一定向之構件，其可藉由超過一臨限電流密度之一自旋偏振電流而程式化；穿隧障壁構件，其藉由傳導電子穿過一障壁之量子機械穿隧而對該用於儲存之構件提供傳導電子；自旋力矩增強構件，其用於減小一臨界切換電流密度臨限值而實質上不減小該磁性穿隧接面器件之一穿 隧磁阻(TMR)，其中該自旋力矩增強構件包括一非磁性金屬合金及一奈米氧化物層，且其中該用於儲存之構件定位於該穿隧障壁構件與該自旋力矩增強構件之間；及用於保護該磁性穿隧接面器件之封蓋構件，其中該封蓋構件係鄰接於該自旋力矩增強構件。
  44. 如請求項43之裝置，其中該奈米氧化物層包括一非磁性金屬合金之一氧化層。
  45. 如請求項43之裝置，其中該磁性穿隧接面器件係整合於至少一半導體晶粒中。
  46. 如請求項43之裝置，其進一步包含一包括該磁性穿隧接面器件之記憶體陣列，該磁性穿隧接面器件包括該用於儲存之構件、該穿隧障壁構件及該自旋力矩增強構件。
  47. 如請求項46之裝置，其進一步包含一器件，該器件係選自一由以下組成之群：一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一通信器件、一個人數位助理(PDA)、一固定位置資料單元及一電腦，該記憶體陣列經整合至該器件中。
  48. 一種使用於一磁性隨機存取記憶體中之裝置，其包含：一磁性穿隧接面器件，其包含：一自由層；及一自旋力矩增強層，其回應於該自由層，其中該自旋力矩增強層包含一非磁性鋁銅合金Al90Cu10及一奈米氧化物層；及 一鄰接於該自旋力矩增強層之封蓋層。
  49. 一種使用於一磁性隨機存取記憶體中之裝置，其包含：一磁性穿隧接面器件，其包含：一自由層；及一自旋力矩增強層，其回應於該自由層，其中該自旋力矩增強層包含一奈米氧化物層及一延伸穿過該自旋力矩增強層之導電路徑，且其中該奈米氧化物層包含一鎂(Mg)的氧化層；及一鄰接於該自旋力矩增強層之封蓋層。
  50. 一種使用於一磁性隨機存取記憶體中之裝置，其包含：一磁性穿隧接面器件，其包含：一自由層；一自旋力矩增強層，其回應於該自由層，其中該自旋力矩增強層包含：一奈米氧化物層；及一延伸穿過該自旋力矩增強層之導電島狀物及一延伸穿過該自旋力矩增強層之導電路徑中之至少一者，其中該導電島狀物及該導電路徑包含一非磁性金屬合金；及一鄰接於該自旋力矩增強層之封蓋層。
  51. 一種使用於一磁性隨機存取記憶體中之裝置，其包含：一磁性穿隧接面器件，其包含：一自由層；及一自旋力矩增強層，其回應於該自由層，其中該自 旋力矩增強層包含：一奈米氧化物層；及一延伸穿過該自旋力矩增強層之導電島狀物及一延伸穿過該自旋力矩增強層之導電路徑中之至少一者，其中該導電島狀物及該導電路徑包含鎂(Mg)；及一鄰接於該自旋力矩增強層之封蓋層。
  52. 如請求項51之裝置，其中該導電島狀物及該導電路徑包含選自一群的一或多個材料，該群由以下組成：銅(Cu)、銀(Ag)、金(Au)、鉑(Pt)、鈀(Pd)、銥(Ir)、鋨(Os)、鉻(Cr)、鉭(Ta)、鈦(Ti)、矽(Si)、鋁(Al)、鎳(Ni)、鐵(Fe)及鈷(Co)。
TW099119163A 2009-06-11 2010-06-11 磁性穿隧接面器件及其製造 TWI418068B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/482,730 US8363459B2 (en) 2009-06-11 2009-06-11 Magnetic tunnel junction device and fabrication

Publications (2)

Publication Number Publication Date
TW201110436A TW201110436A (en) 2011-03-16
TWI418068B true TWI418068B (zh) 2013-12-01

Family

ID=42732011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099119163A TWI418068B (zh) 2009-06-11 2010-06-11 磁性穿隧接面器件及其製造

Country Status (8)

Country Link
US (2) US8363459B2 (zh)
EP (1) EP2441100B1 (zh)
JP (2) JP2012530360A (zh)
KR (2) KR101387583B1 (zh)
CN (1) CN102804438A (zh)
ES (1) ES2567028T3 (zh)
TW (1) TWI418068B (zh)
WO (1) WO2010144836A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
US8531902B2 (en) * 2011-06-30 2013-09-10 Qualcomm Incorporated Sensing circuit
WO2013012800A2 (en) 2011-07-15 2013-01-24 The Johns Hopkins University Magneto-electronic devices and methods of production
US8592929B2 (en) 2011-09-12 2013-11-26 Qualcomm Incorporated Symmetrically switchable spin-transfer-torque magnetoresistive device
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
KR101266792B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
US8796797B2 (en) 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
JP6182993B2 (ja) * 2013-06-17 2017-08-23 ソニー株式会社 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
CN103323796B (zh) * 2013-06-21 2015-07-29 中国人民解放军国防科学技术大学 一种以石墨烯作为势垒层的mtj磁场传感器
US9236563B2 (en) * 2013-09-09 2016-01-12 Yutaka Hashimoto Magnetic memory device and method of manufacturing the magnetic memory device
US9496489B2 (en) 2014-05-21 2016-11-15 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure
US10347691B2 (en) 2014-05-21 2019-07-09 Avalanche Technology, Inc. Magnetic memory element with multilayered seed structure
US10438997B2 (en) 2014-05-21 2019-10-08 Avalanche Technology, Inc. Multilayered seed structure for magnetic memory element including a CoFeB seed layer
US10050083B2 (en) 2014-05-21 2018-08-14 Avalanche Technology, Inc. Magnetic structure with multilayered seed
US9444035B2 (en) 2014-09-10 2016-09-13 Qualcomm Incorporated Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication
WO2016039696A1 (en) * 2014-09-11 2016-03-17 Agency For Science, Technology And Research Magnetic element and method of fabrication thereof
KR101705962B1 (ko) 2015-01-19 2017-02-14 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
JP2016174103A (ja) 2015-03-17 2016-09-29 株式会社東芝 磁気記憶素子及び磁気メモリ
CN107534082B (zh) * 2015-05-28 2021-12-28 英特尔公司 具有自旋轨道转矩效应的异或逻辑装置
US9831422B2 (en) 2015-10-21 2017-11-28 Samsung Electronics Co., Ltd. Magnetic memory devices having perpendicular magnetic tunnel junction
US9825217B1 (en) * 2016-05-18 2017-11-21 Samsung Electronics Co., Ltd. Magnetic memory device having cobalt-iron-beryllium magnetic layers
CN107481755A (zh) * 2016-06-13 2017-12-15 中电海康集团有限公司 一种多态磁性存储器的位元结构
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
KR102574163B1 (ko) 2016-08-31 2023-09-06 삼성전자주식회사 자기 메모리 장치
US9876164B1 (en) 2016-10-01 2018-01-23 Samsung Electronics Co., Ltd. Method and system for providing a low moment free layer magnetic junction usable in spin transfer torque applications
WO2019005157A1 (en) * 2017-06-30 2019-01-03 Intel Corporation PERPENDICULAR SPIN TRANSFER TORQUE MEMORY DEVICES (PSTTM) WITH IMPROVED STABILITY AND HIGH TUNNEL MAGNEORESISTANCE RATES, AND METHODS OF FORMING THE SAME
US20190066746A1 (en) 2017-08-28 2019-02-28 Qualcomm Incorporated VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US10665773B2 (en) 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US10431275B2 (en) * 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
CN109300922B (zh) * 2018-10-15 2020-09-01 上海大学 一种基于电子自旋的高效太赫兹发射芯片及其制作方法
US20200136019A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Bar-type magnetoresistive random access memory cell
US11342015B1 (en) * 2020-11-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
US11957063B2 (en) * 2021-08-28 2024-04-09 Yimin Guo Magnetoresistive element having a nano-current-channel structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050254287A1 (en) * 2004-05-11 2005-11-17 Thierry Valet Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979586B2 (en) * 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
JP2005303231A (ja) * 2004-04-16 2005-10-27 Sony Corp 磁気メモリ装置
JP4822680B2 (ja) * 2004-08-10 2011-11-24 株式会社東芝 磁気抵抗効果素子の製造方法
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
US7489541B2 (en) * 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
JP4550713B2 (ja) * 2005-10-21 2010-09-22 株式会社東芝 磁気抵抗効果素子の製造方法
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
US7610674B2 (en) * 2006-02-13 2009-11-03 Headway Technologies, Inc. Method to form a current confining path of a CPP GMR device
JP4975335B2 (ja) * 2006-02-16 2012-07-11 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2007281087A (ja) * 2006-04-04 2007-10-25 Hitachi Global Storage Technologies Netherlands Bv 積層体、その製造方法及び磁気抵抗効果ヘッド
US7479671B2 (en) 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
JP2008310573A (ja) * 2007-06-14 2008-12-25 Denso Wave Inc Ｃａｄ図面の表示方法
JP2009081315A (ja) 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8470462B2 (en) * 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050254287A1 (en) * 2004-05-11 2005-11-17 Thierry Valet Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
洪建中，磁性記憶體(MRAM)計術發展與前瞻應用(DTF 2008 Embedded World)，http://www.digitimes.com.tw/tw/B2B/Seminar/Service/download/0519701220/dtf970122-2ITRI.pdf *

Also Published As

Publication number Publication date
KR101401568B1 (ko) 2014-06-03
EP2441100A1 (en) 2012-04-18
WO2010144836A1 (en) 2010-12-16
CN102804438A (zh) 2012-11-28
ES2567028T3 (es) 2016-04-19
KR101387583B1 (ko) 2014-04-23
TW201110436A (en) 2011-03-16
KR20130108485A (ko) 2013-10-02
US20100315863A1 (en) 2010-12-16
KR20120027525A (ko) 2012-03-21
JP2014140068A (ja) 2014-07-31
EP2441100B1 (en) 2016-01-06
US8363459B2 (en) 2013-01-29
JP2012530360A (ja) 2012-11-29
US8912013B2 (en) 2014-12-16
US20130130406A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
TWI418068B (zh) 磁性穿隧接面器件及其製造
KR101251363B1 (ko) 자기 터널 접합 디바이스 및 제조
JP5753919B2 (ja) 磁気トンネル接合デバイス
US9368715B2 (en) Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM)
US8238143B2 (en) Magnetic tunnel junction device and fabrication
KR20180022846A (ko) 대칭 고정 층을 갖는 수직 자기 메모리
CN117202667A (zh) 存储器及其制造方法和电子设备