CN102804438A - 磁性隧道结装置及其制造 - Google Patents

磁性隧道结装置及其制造 Download PDF

Info

Publication number
CN102804438A
CN102804438A CN2010800258456A CN201080025845A CN102804438A CN 102804438 A CN102804438 A CN 102804438A CN 2010800258456 A CN2010800258456 A CN 2010800258456A CN 201080025845 A CN201080025845 A CN 201080025845A CN 102804438 A CN102804438 A CN 102804438A
Authority
CN
China
Prior art keywords
layer
spinning moment
free layer
equipment according
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800258456A
Other languages
English (en)
Inventor
朱晓春
升·H·康
李霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102804438A publication Critical patent/CN102804438A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示一种磁性穿隧结MTJ装置及其制造方法。在一特定实施例中，揭示一种包括MTJ装置的设备。所述MTJ装置包括自由层和自旋力矩增强层。所述自旋力矩增强层包括纳米氧化物层。

Description

磁性隧道结装置及其制造
技术领域
本发明大体涉及磁性穿隧结(MTJ)装置及其制造。
背景技术
MTJ元件可用来产生磁性随机存取存储器(MRAM)。MTJ元件通常包括被钉扎层(pinned layer)、磁性隧道势垒，和自由层，其中位值由自由层中的磁矩来表示。由MTJ元件存储的位值由相对于由被钉扎层载运的固定磁矩的方向的自由层的磁矩方向来确定。被钉扎层的磁化为固定的，而自由层的磁化可切换。
当电流流经MTJ元件时，自由层的磁化方向可在电流密度超过阈值(即，临界开关电流密度(Jc))时改变。根据一自旋力矩转移模型，Jc与有效阻尼常数(αeff)、饱和磁化强度(saturation magnetization)(MS)，和自由层的厚度(tfree)成比例，即，Jc∝αeff(MS)2tfree。降低临界开关电流密度使STT-MRAM技术的功率消耗低且芯片面积较小，其可通过减小αeff、MS和tfree中的一者或一者以上而实现。
插入于自由层与MTJ元件的顶部电接触件之间的自旋势垒层可减小自由层的有效阻尼常数αeff。然而，自旋势垒层通常为绝缘层，其可包括氧化物材料、氮化物材料，或半金属层，且因此通常具有高串联电阻。高串联电阻降低MTJ装置的穿隧磁阻(TMR)，从而导致STT-MRAM读取和写入过程中的问题。高串联电阻还可能限制位单元的写入驱动电流供应能力。
发明内容
邻近于MTJ装置的自由层的自旋力矩增强层可包括纳米氧化物层。在自旋力矩增强层插入于自由层与MTJ装置的顶部金属接触件之间的情况下，自旋力矩增强层与自由层介接，从而减小自由层的有效阻尼常数αeff。因为Jc∝αeff(MS)2tfree，所以减小自由层的有效阻尼常数αeff使临界开关电流密度Jc减小。延伸穿过纳米氧化物层的电流受限路径实质上阻止MTJ串联电阻增加，因此MTJ装置的穿隧磁阻(TMR)实质上并不减小。
在一特定实施例中，揭示一种包括MTJ装置的设备。所述MTJ装置包括自由层和响应于自由层的自旋力矩增强层，所述自旋力矩增强层包括纳米氧化物层。
在另一特定实施例中，揭示一种包括MTJ装置的设备。所述MTJ装置包括自由层、邻近于所述自由层的隧道势垒层，和邻近于所述自由层的自旋力矩增强层。所述自旋力矩增强层包括纳米氧化物层。自旋力矩增强层介于自由层与MTJ装置的电接触件之间。
在另一特定实施例中，揭示一种包括MTJ装置的设备，所述MTJ装置包括用于将数据值存储为磁矩的定向的装置，其可通过超过阈值电流密度的自旋偏振电流而编程。MTJ装置还包括穿隧势垒装置，其用于通过传导电子穿过势垒的量子机械穿隧而对用于存储的装置提供传导电子。MTJ装置进一步包括自旋力矩增强装置，其用于减小临界开关电流密度阈值而不实质上减小磁性隧道结装置的穿隧磁阻(TMR)。自旋力矩增强装置包括纳米氧化物层，且用于存储的装置定位于穿隧势垒装置与自旋力矩增强装置之间。
在另一特定实施例中，揭示一种包括在磁性穿隧结(MTJ)结构的隧道势垒层上方形成自由层的方法。所述方法包括在自由层上方形成自旋力矩增强层。所述自旋力矩增强层包括纳米氧化物层。
所揭示的实施例的至少一者提供的一个特定优势为：与不包括包含纳米氧化物层的自旋力矩增强层的MTJ装置相比，通过减小自由层的有效阻尼常数αeff而减小临界开关电流密度Jc∝αeff(MS)2tfree。所揭示的实施例的至少一者提供的另一特定优势为MTJ结构，与不使用包括纳米氧化物层的自旋力矩增强层的MTJ装置相比，所述MTJ结构不会增加MTJ串联电阻且不会减小MTJ装置的穿隧磁阻(TMR)。本发明的其它方面、优势和特征将在审视整个申请案(包括以下部分：附图说明、具体实施方式和权利要求书)之后变得显而易见。
附图说明
图1为具有包括纳米氧化物层的自旋力矩增强层的磁性穿隧结(MTJ)装置的第一说明性实施例；
图2为具有包括纳米氧化物层的自旋力矩增强层的磁性穿隧结(MTJ)装置的第二说明性实施例；
图3为自旋力矩转移磁性随机存取存储器(STT-MRAM)的元件的说明性实施例，所述元件包括具有包括纳米氧化物层的自旋力矩增强层的磁性穿隧结(MTJ)装置；
图4为存储器阵列的说明性实施例，所述存储器阵列包括具有包括纳米氧化物层的自旋力矩增强层的磁性穿隧结(MTJ)结构；
图5为形成磁性穿隧结(MTJ)装置的方法的说明性实施例的流程图；
图6为便携式通信装置的特定实施例的框图，所述便携式通信装置包括具有MTJ结构的模块，所述MTJ结构包括包含纳米氧化物层的自旋力矩增强层；以及
图7为说明与具有如图1到图6中所描述的自旋力矩增强层的磁性穿隧结(MTJ)装置一起使用的制造过程的数据流程图。
具体实施方式
参看图1，描绘具有包括纳米氧化物层的自旋力矩增强层的磁性穿隧结(MTJ)装置的第一说明性实施例，且将其一般表示为100。MTJ装置100包括底部接触件102、反铁磁性(AF)钉扎层(pinning layer)104、被钉扎层112、隧道势垒层114、自由层116、包括纳米氧化物层的自旋力矩增强层118，和顶部接触件120。在一特定实施例中，被钉扎层112为复合层且包括CoFe铁磁性层106、Ru非磁性层108，和CoFeB铁磁性层110。
包括纳米氧化物层的自旋力矩增强层118可包括导电材料的一个或一个以上导电岛状物122，其延伸穿过自旋力矩增强层118，从而连接自由层116与顶部接触件120。包括纳米氧化物层的自旋力矩增强层118还可具有导电材料的一个或一个以上导电路径124，其延伸穿过自旋力矩增强层118，从而也连接自由层116与顶部接触件120。所述一个或一个以上导电岛状物122和所述一个或一个以上导电路径124可由绝缘材料126围绕。
在一特定实施例中，包括纳米氧化物层的自旋力矩增强层118减小临界开关电流密度阈值，而不实质上减小MTJ装置100的穿隧磁阻(TMR)。在一特定实施例中，穿隧磁阻(TMR)为MTJ装置100的第一状态中的第一电阻(R1)与MTJ装置100的第二状态中的第二电阻(R0)之间的差值同MTJ装置100的第二状态中的第二电阻(R0)的比率。举例来说，
Figure BPA00001480475600031
在一特定实施例中，包括纳米氧化物层的自旋力矩增强层118减小临界开关电流密度阈值，而不实质上增加MTJ装置100的电阻。包括纳米氧化物层的自旋力矩增强层118可通过减小自由层116的有效阻尼常数αeff来响应于自由层116，以减小临界开关电流密度阈值Jc(因为Jc∝αeff(MS)2tfree)。
在一特定实施例中，包括纳米氧化物层的自旋力矩增强层118包括非磁性金属合金的氧化层。举例来说，包括纳米氧化物层的自旋力矩增强层118可通过氧化非磁性合金而形成。举例来说，非磁性金属铝铜Al90Cu10合金可沉积于自由层116上且经氧化以形成氧化铝Al2O3绝缘材料126，Al90Cu10的未氧化金属形成一个或一个以上导电岛状物122和一个或一个以上导电路径124。非磁性金属铝铜Al90Cu10合金的厚度可经改变以控制一个或一个以上导电岛状物122和一个或一个以上导电路径124的数目和密度。
绝缘材料126可包括来自由以下各项组成的群组的材料的氧化物：Mg、Al、B、Si、Ge、W、Nb、Mo、Ta、V、Ti、Cr、Fe、Co、Ni和Cu。绝缘材料126还可包括来自由以下各项组成的群组的材料的氮化物：Al、B、Si、Ge、Ti和Pt。绝缘材料126还可包括来自由以下各项组成的群组的至少一种材料：Si、Ge、Ga、Cd、Te、Sb、In、Al、As、Hg、C和Cr。绝缘材料126还可包括半金属材料，例如Sr2FeMoO6、(La0.7Sr0.3)MnO3、NiMnSb、Fe3O4和CrO2。所述一个或一个以上导电岛状物122和所述一个或一个以上导电路径124可包括来自由以下各项组成的群组的一种或一种以上材料：Cu、Ag、Au、Pt、Pd、Ir、Os、Cr、Ta、Mg、Ti、Si、Al、Ni、Fe和Co。
参看图2，描绘具有包括纳米氧化物层的自旋力矩增强层的磁性穿隧结(MTJ)装置的第二说明性实施例，且将其一般表示为200。MTJ装置200可与图1的MTJ装置100类似。MTJ装置200包括底部接触件202、反铁磁性(AF)钉扎层204、被钉扎层212、隧道势垒层214、自由层216、包括纳米氧化物层的自旋力矩增强层218、封盖层222，和顶部接触件220。在一特定实施例中，被钉扎层212为复合层且包括CoFe铁磁性层206、Ru非磁性层208，和CoFeB铁磁性层210。在一特定实施例中，自由层216为复合层且包括第一铁磁性层228(例如CoFeB)和第二铁磁性层230(例如NiFe)。
包括纳米氧化物层的自旋力矩增强层218可与图1的包括纳米氧化物层的自旋力矩增强层118类似。包括纳米氧化物层的自旋力矩增强层218可具有导电材料的一个或一个以上导电岛状物，其类似于图1的所述一个或一个以上导电岛状物122，延伸穿过自旋力矩增强层218，从而连接自由层216和封盖层222。包括纳米氧化物层的自旋力矩增强层218还可具有导电材料的一个或一个以上导电路径224，其延伸穿过自旋力矩增强层218，从而也连接自由层216和封盖层222。所述一个或一个以上导电岛状物和所述一个或一个以上导电路径224可由绝缘材料226围绕。
在一特定实施例中，包括纳米氧化物层的自旋力矩增强层218减小临界开关电流密度阈值，而不实质上减小MTJ装置200的穿隧磁阻(TMR)。在一特定实施例中，包括纳米氧化物层的自旋力矩增强层218减小临界开关电流密度阈值，而不实质上增加MTJ装置200的电阻。
参看图3，其描绘自旋力矩转移磁性随机存取存储器(STT-MRAM)的元件的第一说明性实施例，且将其一般表示为300。STT-MRAM 300的元件包括存储器单元，其具有衬底326上的磁性穿隧结(MTJ)装置301和存取晶体管316。MTJ装置301包括存取晶体管电极314、晶种层303、反铁磁性(AF)钉扎层304、被钉扎层306、隧道势垒层308、自由层312、纳米氧化物层392，和耦合到位线318的位线存取电极302。在一特定实施例中，自由层312为复合层，其包括第一铁磁性部分310和第二铁磁性部分390。存取晶体管电极314耦合到存取晶体管316的漏极区330。存取晶体管316由字线319门控且具有耦合到源极接触件320的源极区332。
晶种层303与存取晶体管电极314接触。晶种层303提供用于MTJ膜沉积的表面且可由若干不同层构成。AF钉扎层304与晶种层303接触。AF钉扎层304使得被钉扎层306的磁矩325的定向被钉扎在特定方向上。被钉扎层306与AF钉扎层304接触且可由铁磁性材料构成。
隧道势垒层308与被钉扎层306接触且以物理方式将被钉扎层306与自由层312分开，同时使得能够经由电子量子跨越隧道势垒层308机械地穿隧而形成电流流动。隧道势垒层308可由非磁性材料构成。在一说明性实施例中，隧道势垒层308包括氧化镁(MgO)。
自由层312与隧道势垒层308接触且位于距衬底326距离d1 340处。自由层312具有磁矩324，其可与被钉扎层306的磁矩325平行或反平行对准。被钉扎层306可在距衬底326距离d2 342处，其中距离d2 342小于距离d1 340。自由层312相对于衬底326在被钉扎层306上方。自由层312的磁矩324可由超过临界开关电流的电流写入且可使用比临界开关电流小的电流读取。举例来说，读取电流可比临界开关电流小得多，以防止读取干扰。在一说明性实施例中，自由层312为单一铁磁性层。在另一说明性实施例中，自由层312为两个铁磁性层的复合层。在一特定实施例中，两个铁磁性层可将非磁性间隔件(未图示)夹于中间。在另一说明性实施例中，自由层312为合成铁磁性层或合成反铁磁性层。
在一特定实施例中，自由层312为复合层，其包括第一铁磁性部分310和第二铁磁性部分390。在一特定实施例中，第一铁磁性部分310包括钴和铁。举例来说，第一铁磁性部分310可包括CoFe、CoFe-X(例如CoFeB)、CoFe-X-Y，或其任何组合。在一特定实施例中，第二磁铁性部分390包括镍和铁。举例来说，第二铁磁性部分390可包括NiFe、坡莫合金(permalloy)，或其任何组合。
纳米氧化物层392与自由层312接触。在一特定实施例中，纳米氧化物层392包括非磁性金属合金的氧化层。举例来说，非磁性金属合金铝铜Al90Cu10可沉积于自由层312上且经氧化以形成纳米氧化物层392。纳米氧化物层392可经配置以通过减小自由层312的有效阻尼常数αeff，而不实质上增加MTJ装置301的电阻，来减小临界开关电流密度Jc∝αeff(MS)2tfree。因为MTJ装置301的电阻不实质上增加，所以MTJ装置301的穿隧磁阻(TMR)并不实质上减小。举例来说，使用
Figure BPA00001480475600061
MTJ装置301的电阻的增加ΔR将导致MTJ装置301的TMR减小，因为 TMR &Delta;R = ( R 1 + &Delta;R ) - ( R 0 + &Delta;R ) ( R 0 + &Delta;R ) = R 1 - R 0 R 0 + &Delta;R < R 1 - R 0 R 0 = TMR . 纳米氧化物层392减小临界开关电流密度Jc∝αeff(MS)2tfree而不实质上减小MTJ装置301的TMR。较小临界开关电流密度Jc可实现较小装置、较高密度存储器阵列、较低功率操作、较高时钟控制频率或其任何组合。
写入电流通过MTJ装置301的方向决定自由层312的磁矩324与被钉扎层306的磁矩325对准成平行的还是反平行的。在一说明性实施例中，可通过使第一写入电流从位线存取电极302流到存取晶体管电极314以将磁矩324与磁矩325反平行对准来存储数据“1”值。可通过使第二写入电流从存取晶体管电极314流到位线存取电极302以将磁矩324与磁矩325平行对准来存储数据“0”值。
当在STT-MRAM 300处执行读取操作322时，读取电流可从位线存取电极302流到源极320，或读取电流可从源极320流到位线存取电极302。在一特定实施例中，可基于哪个方向提供最大读取信号而确定读取电流的方向。在一特定实施例中，当在STT-MRAM 300的元件上执行读取操作322时，读取电流在从位线存取电极302到存取晶体管电极314的方向上流动穿过位线(BL)318。穿过MTJ装置301的读取电流遭遇对应于磁矩325和磁矩324的相对定向的电阻。在被钉扎层306的磁矩325具有与自由层312的磁矩324平行的定向时，读取电流所遭遇的电阻不同于在被钉扎层306的磁矩325具有与自由层312的磁矩324反平行的定向时读取电流所遭遇的电阻。一般来说，当被钉扎层306的磁矩325具有与自由层312的磁矩324平行的定向时，读取电流遭遇的电阻低于在被钉扎层306的磁矩325具有与自由层312的磁矩324反平行的定向时读取电流所遭遇的电阻。
因此，位单元可用作存储器装置的元件，例如STT-MRAM 300。通过使用适当的纳米氧化物层392，自由层312的有效阻尼常数αeff可实质上减小，从而使临界开关电流密度Jc∝αeff(MS)2tfree得以减小。使用纳米氧化物层392可减小临界开关电流密度Jc∝αeff(MS)2tfree，而不实质上增加MTJ装置301的电阻。因为MTJ装置301的电阻不实质上增加，所以MTJ装置301的穿隧磁阻(TMR)并不实质上减小。可通过减小临界开关电流密度Jc而不实质上减小MTJ装置301的穿隧磁阻(TMR)实现较低功率操作和较少热生成，且还可实现使用较短写入脉冲长度和较高时钟频率的操作。
参看图4，描绘存储器系统的说明性实施例且将其一般表示为400。存储器系统400包括存储器阵列480(例如STT-MRAM存储器阵列)，其包括多个存储器单元，包括代表性存储器单元482以及存储逻辑高值R1 470和逻辑低值R0 472的一对代表性参考单元。读出放大器484经耦合以除接收来自参考单元的输出外还接收来自选定存储器单元的输出。读出放大器484经配置以产生放大器输出486，其指示在选定存储器单元处所存储的值。
存储器单元482包括耦合到存取晶体管428的MTJ结构401。MTJ结构401包括顶部接触件402、纳米氧化物层492、具有磁矩424的自由层412、隧道势垒层408、具有经钉扎磁矩425的被钉扎层406、反铁磁性(AF)钉扎层404、晶种层403，和底部接触件418。存取晶体管428耦合到底部接触件418且耦合到字线430和源极线432。
顶部接触件402提供到位线422的第一电接触。AF钉扎层404固定被钉扎层406的磁矩425的定向。被钉扎层406可为包括多个层的合成反铁磁性被钉扎层，且可与图1的被钉扎层112或图2的被钉扎层212类似。隧道势垒层408可限制自由电子进入，但实现到自由层412的穿隧电流。自由层412可将数据值存储为磁矩424的定向，其可通过施加超过临界开关电流的自旋偏振电流而编程。自由层412定位于隧道势垒层408与纳米氧化物层492之间。纳米氧化物层492定位于自由层412与MTJ结构401的顶部接触件402之间。
在一特定实施例中，自由层412为复合层，其包括第一铁磁性部分410和第二铁磁性部分490。在一特定实施例中，第一铁磁性部分410包括钴和铁。举例来说，第一铁磁性部分410可包括CoFe、CoFe-X(例如CoFeB)、CoFe-X-Y，或其任何组合。在一特定实施例中，第二磁铁性部分490包括镍和铁。举例来说，第二铁磁性部分490可包括NiFe、坡莫合金，或其任何组合。
纳米氧化物层492可以实质上类似于图3的纳米氧化物层392的方式减小MTJ结构401的临界开关电流密度Jc而不实质上减小MTJ结构401的穿隧磁阻(TMR)。纳米氧化物层492可以实质上类似于图3的纳米氧化物层392的方式减小临界开关电流密度Jc∝αeff(MS)2tfree而不实质上增加MTJ结构401的电阻。
图4中描绘的存储器阵列480可包括实质上类似于代表性存储器单元482的多个单元。存储器阵列480，或使用图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301或图4的MTJ结构401的单元的任何其它阵列可实施于嵌埋式存储器中，例如二级(L2)高速缓冲存储器或另一类型的嵌埋式存储器(作为一说明性实例)。举例来说，此MTJ单元的阵列可实施为STT-MRAM存储器以替代使用静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或快闪存储器技术的存储器阵列。
图5为形成磁性穿隧结(MTJ)装置的方法的说明性实施例500的流程图。在说明性实施例500中，MTJ装置可为图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301、或图4的MTJ结构401。在说明性实施例500中，所述方法包括通过以下步骤形成磁性穿隧结：在502处，在底部接触件上方形成反铁磁性(AF)钉扎层；在504处，在反铁磁性(AF)钉扎层上方形成被钉扎层；在506处，在被钉扎层上方形成隧道势垒层；以及在508处，在隧道势垒层上方形成自由层。
移动到510，在自由层上方形成自旋力矩增强层，所述自旋力矩增强层包括纳米氧化物层。举例来说，图1的包括纳米氧化物层的自旋力矩增强层118可在图1的自由层116上方形成。类似地，图2的包括纳米氧化物层的自旋力矩增强层218可在图2的自由层216上方形成。同样，图3的纳米氧化物层392可在图3的自由层312上方形成。类似地，图4的纳米氧化物层492可在图4的自由层412上方形成。
继续到512，可通过氧化非磁性金属合金而形成纳米氧化物层。举例来说，非磁性金属合金铝铜Al90Cu10可沉积于图1的自由层116上且经氧化以形成图1的氧化铝Al2O3绝缘材料126，其中所述合金的未氧化的金属形成图1的所述一个或一个以上导电岛状物122和图1的所述一个或一个以上导电路径124。再举一例，非磁性金属Mg可沉积于图1的自由层116上且部分地经氧化以形成图1的氧化镁MgO绝缘材料126，其中Mg的未氧化的金属形成图1的所述一个或一个以上导电岛状物122和图1的所述一个或一个以上导电路径124。
所述材料和层的沉积和形成可通过集成于电子装置中的处理器来控制。举例来说，所述电子装置可为经配置以控制制造机械装置的计算机。
在其它实施例中，图5的方法可以不同于所描绘的次序来执行。举例来说，包括纳米氧化物层的自旋力矩增强层可在形成自由层之前形成。在一替代性实施例中，所形成的MTJ装置可具有与图3中所描绘的结构相反的结构，其中纳米氧化物层比自由层更接近于衬底且自由层比纳米氧化物层更接近于位线。
图6为系统600的特定实施例的框图，所述系统600包括具有各自包括纳米氧化物层的MTJ结构的模块664。系统600可实施于便携式电子装置中且包括处理器610(例如数字信号处理器(DSP))，其耦合到存储计算机可读指令(例如软件667)的计算机可读媒体(例如存储器632)。系统600包括具有拥有纳米氧化物层的MTJ结构的模块664。在一说明性实例中，具有MTJ结构的模块664包括图1到图4的MTJ结构中的任一者，其根据图5或图7的实施例中的任一者或其任何组合产生。具有MTJ结构的模块664可在处理器610中或可为独立的装置或电路(未图示)。在一特定实施例中，如图6中所示，具有MTJ结构的模块664可由数字信号处理器(DSP)610存取。在另一特定实施例中，存储器632可包括STT-MRAM存储器阵列，其包括具有MTJ结构的模块664。
相机接口668耦合到处理器610，且还耦合到相机，例如视频相机670。显示控制器626耦合到处理器610且耦合到显示装置628。编码器/解码器(CODEC)634也可耦合到处理器610。扬声器636和麦克风638可耦合到CODEC 634。无线接口640可耦合到处理器610且耦合到无线天线642。
在一特定实施例中，处理器610、显示控制器626、存储器632、CODEC 634、无线接口640和相机接口668包括于系统级封装(system-in-package)或芯片上系统装置622中。在一特定实施例中，输入装置630和电力供应器644耦合到芯片上系统装置622。此外，在一特定实施例中，如图6中所说明，显示装置628、输入装置630、扬声器636、麦克风638、无线天线642、视频相机670和电力供应器644在芯片上系统装置622外部。然而，显示装置628、输入装置630、扬声器636、麦克风638、无线天线642、视频相机670和电力供应器644的每一者可耦合到芯片上系统装置622的一组件，例如接口或控制器。
前文所揭示的装置和功能性(例如图1、图2、图3或图4的装置，图5的方法，或其任何组合)可经设计且经配置成存储于计算机可读媒体上的计算机文件(例如RTL、GDSII、GERBER等)。一些或所有此类文件可提供到基于此类文件制造装置的制造处理者。所得产品包括半导体晶片，其随后经切割成半导体裸片且经封装成半导体芯片。所述半导体芯片随后用于电子装置中。图7描绘电子装置制造过程700的一特定说明性实施例。
在制造过程700中(例如)在研究计算机706处接收物理装置信息702。物理装置信息702可包括表示半导体装置(例如图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301、图4的存储器阵列480、图4的存储器单元482、图4的MTJ结构401或其任何组合)的至少一个物理性质的设计信息。举例来说，物理装置信息702可包括经由耦合到研究计算机706的用户接口704键入的物理参数、材料特性和结构信息。研究计算机706包括耦合到例如存储器710等计算机可读媒体的处理器708，例如一个或一个以上处理核心。存储器710可存储计算机可读指令，所述计算机可读指令可执行以使处理器708变换物理装置信息702以符合文件格式且产生库文件712。
在一特定实施例中，库文件712包括至少一个数据文件，所述至少一个数据文件包括经变换的设计信息。举例来说，库文件712可包括半导体装置(包括图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301、图4的存储器阵列480、图4的存储器单元482、图4的MTJ结构401或其任何组合)的库，其经提供以与电子设计自动化(EDA)工具720一起使用。
可在设计计算机714处结合EDA工具720使用库文件712，设计计算机714包括耦合到存储器718的处理器716，例如一个或一个以上处理核心。EDA工具720可作为处理器可执行指令存储于存储器718处，以使设计计算机714的用户能够使用库文件712的图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301、图4的存储器阵列480、图4的存储器单元482、图4的MTJ结构401或其任何组合来设计电路。举例来说，设计计算机714的用户可经由耦合到设计计算机714的用户接口724键入电路设计信息722。电路设计信息722可包括表示半导体装置(例如图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301、图4的存储器阵列480、图4的存储器单元482、图4的MTJ结构401或其任何组合)的至少一个物理性质的设计信息。为了说明，电路设计性质可包括特定电路和与电路设计中的其它元件的关系的识别、定位信息、特征大小信息、互连信息，或表示半导体装置的物理性质的其它信息。
设计计算机714可经配置以变换包括电路设计信息722的设计信息以符合文件格式。为了说明，文件构成(file formation)可包括表示平面几何形状、文本标记，和关于呈阶层式格式的电路布局的其它信息的数据库二进制文件格式，例如图形数据系统(GDSII)文件格式。设计计算机714可经配置以产生包括经变换的设计信息的数据文件(例如GDSII文件726)，所述数据文件除了包括其它电路或信息外，还包括描述图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301、图4的存储器阵列480、图4的存储器单元482、图4的MTJ结构401或其任何组合的信息。为了说明，数据文件可包括对应于芯片上系统(SOC)的信息，所述芯片上系统包括图4的存储器阵列480且还包括SOC内的额外电子电路和组件。
可在制造过程728处接收GDSII文件726，以根据GDSII文件726中的经变换的信息制造图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301、图4的存储器阵列480、图4的存储器单元482、图4的MTJ结构401或其任何组合。举例来说，装置制造过程可包括将GDSII文件726提供到掩模制造者730以产生一个或一个以上掩模，例如待用于光刻处理的掩模，其经说明为代表性掩模732。掩模732可在制造过程期间使用以产生一个或一个以上晶片734，所述晶片734可经测试并分离成裸片，例如代表性裸片736。裸片736包括电路，所述电路包括图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301、图4的存储器阵列480、图4的存储器单元482、图4的MTJ结构401或其任何组合。
裸片736可提供到封装过程738，在所述封装过程738中，裸片736并入到代表性封装740中。举例来说，封装740可包括单一裸片736或多个裸片(例如系统级封装(SiP)布置)。封装740可经配置以遵照一个或一个以上标准或规格，例如电子装置工程联合委员会(Joint Electron Device Engineering Council，JEDEC)标准。
关于封装740的信息可例如经由存储于计算机746处的组件库而分布给各个产品设计者。计算机746可包括耦合到存储器750的处理器748，例如一个或一个以上处理核心。印刷电路板(PCB)工具可作为处理器可执行指令存储于存储器750处，以处理经由用户接口744从计算机746的用户所接收的PCB设计信息742。PCB设计信息742可包括电路板上的经封装的半导体装置的物理定位信息，所述经封装的半导体装置对应于封装740，封装740包括图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301、图4的存储器阵列480、图4的存储器单元482、图4的MTJ结构401或其任何组合。
计算机746可经配置以变换PCB设计信息742以产生数据文件，例如具有包括电路板上的经封装的半导体装置的物理定位信息以及电连接件(例如迹线和通孔(via))的布局的数据的GERBER文件752，其中所述经封装的半导体装置对应于封装740，封装740包括图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301、图4的存储器阵列480、图4的存储器单元482、图4的MTJ结构401或其任何组合。在其它实施例中，由经变换的PCB设计信息产生的数据文件可具有不同于GERBER格式的格式。
可在板组装过程754处接收GERBER文件752，且所述GERBER文件752用以产生根据存储于GERBER文件752内的设计信息制造的PCB，例如代表性PCB 756。举例来说，GERBER文件752可经上载到用于执行PCB生产过程的各种步骤的一个或一个以上机器。PCB 756可由包括封装740的电子组件填入，以形成代表性印刷电路组合件(PCA)758。
可在产品制造过程760处接收PCA 758，且将其集成到一个或一个以上电子装置(例如第一代表性电子装置762和第二代表性电子装置764)中。作为一说明性非限制性实例，第一代表性电子装置762、第二代表性电子装置764或所述两者可选自机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机的群组。作为另一说明性非限制性实例，电子装置762和764中的一者或一者以上可为远程单元(例如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(例如个人数据助理)、具全球定位系统(GPS)功能的装置、导航装置、固定位置数据单元(例如仪表读取设备)，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图7说明根据本发明的教示的远程单元，但本发明不限于这些所说明的示范性单元。本发明的实施例可适用于包括主动集成电路(其包括存储器)和芯片上电路的任何装置中。
因此，如说明性过程700中所描述，图1的MTJ装置100、图2的MTJ装置200、图3的MTJ装置301、图4的存储器阵列480、图4的存储器单元482、图4的MTJ结构401或其任何组合可经制造、处理，且并入到电子装置中。关于图1到图5所揭示的实施例的一个或一个以上方面可包括于各种处理阶段处，例如库文件712、GDSII文件726和GERBER文件752内；以及存储于研究计算机706的存储器710、设计计算机714的存储器718、计算机746的存储器750、在各种阶段处(例如在板组装过程754处)使用的一个或一个以上其它计算机或处理器(未图示)的存储器处；且还并入到一个或一个以上其它物理实施例中，例如掩模732、裸片736、封装740、PCA 758、例如原型电路或装置(未图示)等其它产品；或其任何组合。举例来说，GDSII文件726或制造过程728可包括存储可由计算机执行的指令的计算机可读有形媒体，所述指令包括：可由所述计算机执行以起始在磁性穿隧结结构的隧道势垒层上方形成自由层的指令；以及可由所述计算机执行以起始在所述自由层上方形成自旋力矩增强层的指令，所述自旋力矩增强层包含纳米氧化物层。尽管描绘了从物理装置设计到最终产品的各个代表性生产阶段，但在其它实施例中，可使用更少阶段或可包括额外阶段。类似地，过程700可通过单一实体来执行，或通过执行过程700的各个阶段的一个或一个以上实体来执行。
技术人员将进一步了解，可将结合本文中所揭示的实施例而描述的各种说明性逻辑块、配置、模块、电路和方法步骤实施为电子硬件、由处理单元执行的计算机软件，或所述两者的组合。各种说明性组件、块、配置、模块、电路和步骤已在上文大体按其功能性加以描述。此功能性实施为硬件还是可执行处理指令取决于特定应用和强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但此类实施决策不应被解释为会导致脱离本发明的范围。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中或所述两者的组合中。软件模块可驻留于随机存取存储器(RAM)、磁阻式随机存取存储器(MRAM)、自旋力矩转移磁阻随机存取存储器(STT-MRAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可拆卸盘、紧密光盘只读存储器(CD-ROM)或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息和将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可驻留于专用集成电路(ASIC)中。ASIC可驻留于计算装置或用户终端中。在替代方案中，处理器和存储媒体可作为离散组件而驻留于计算装置或用户终端中。
提供所揭示实施例的先前描述以使任何所属领域的技术人员能够制造或使用所揭示的实施例。所属领域的技术人员将易于了解对这些实施例的各种修改，且本文中所界定的原理可在不脱离本发明的范围的情况下应用于其它实施例。因此，本发明并不希望限于本文中所展示的实施例，而是应被赋予与如由所附权利要求书界定的原理和新颖特征一致的可能的最广范围。

Claims (52)

1.一种设备，其包含：
磁性穿隧结装置，其包含：
自由层；以及
自旋力矩增强层，其响应于所述自由层，所述自旋力矩增强层包含纳米氧化物层。
2.根据权利要求1所述的设备，其中所述纳米氧化物层包括非磁性金属合金的氧化层。
3.根据权利要求1所述的设备，其中所述自由层为单一层。
4.根据权利要求1所述的设备，其中所述自由层为两个铁磁性层的复合层。
5.根据权利要求1所述的设备，其中所述自由层为中间夹有非磁性间隔层的两个铁磁性层的复合层。
6.根据权利要求1所述的设备，其中所述自由层为合成反铁磁性层。
7.根据权利要求1所述的设备，其中所述自由层为合成铁磁性层。
8.根据权利要求1所述的设备，其中包含所述纳米氧化物层的所述自旋力矩增强层进一步包含延伸穿过其中的导电材料的一个或一个以上导电岛状物，以及延伸穿过其中的导电材料的一个或一个以上导电路径，所述一个或一个以上导电岛状物和所述一个或一个以上导电路径由绝缘材料围绕。
9.根据权利要求1所述的设备，其中所述自旋力矩增强层减小临界开关电流密度阈值而不实质上减小所述磁性穿隧结装置的穿隧磁阻TMR。
10.根据权利要求9所述的设备，其中所述穿隧磁阻TMR为所述磁性穿隧结装置的第一状态中的第一电阻与所述磁性穿隧结装置的第二状态中的第二电阻之间的差值同所述磁性穿隧结装置的所述第二状态中的所述第二电阻的比率。
11.根据权利要求1所述的设备，其进一步包含邻近于所述自由层的隧道势垒层。
12.根据权利要求1所述的设备，其进一步包含邻近于所述自旋力矩增强层的封盖层。
13.根据权利要求1所述的设备，其集成于至少一个半导体裸片中。
14.根据权利要求1所述的设备，其进一步包含包括所述磁性穿隧结装置的存储器阵列。
15.根据权利要求14所述的设备，其进一步包含其中集成有所述存储器阵列的装置，所述装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
16.一种设备，其包含：
磁性穿隧结装置，其包含：
自由层；
邻近于所述自由层的隧道势垒层；以及
邻近于所述自由层的自旋力矩增强层，所述自旋力矩增强层包含纳米氧化物层，其中所述自旋力矩增强层介于所述自由层与所述磁性穿隧结装置的电接触件之间。
17.根据权利要求16所述的设备，其进一步包含邻近于所述隧道势垒层的被钉扎层。
18.根据权利要求16所述的设备，其进一步包含邻近于所述自旋力矩增强层的封盖层。
19.根据权利要求16所述的设备，其中所述自旋力矩增强层减小临界开关电流密度阈值而不实质上增加所述磁性穿隧结装置的电阻。
20.根据权利要求16所述的设备，其集成于至少一个半导体裸片中。
21.根据权利要求16所述的设备，其进一步包含包括所述磁性穿隧结装置的存储器阵列。
22.根据权利要求21所述的设备，其进一步包含其中集成有所述存储器阵列的装置，所述装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
23.一种设备，其包含：
磁性穿隧结装置，其包含：
用于将数据值存储为磁矩的定向的装置，其可通过超过阈值电流密度的自旋偏振电流来编程；
穿隧势垒装置，其用于通过传导电子穿过势垒的量子机械穿隧而向所述用于存储的装置提供所述传导电子；以及
自旋力矩增强装置，其用于减小临界开关电流密度阈值而不实质上减小所述磁性隧道结装置的穿隧磁阻(TMR)，其中所述自旋力矩增强装置包括纳米氧化物层，且其中所述用于存储的装置定位于所述穿隧势垒装置与所述自旋力矩增强装置之间。
24.根据权利要求23所述的设备，其中所述纳米氧化物层包括非磁性金属合金的氧化层。
25.根据权利要求23所述的设备，其集成于至少一个半导体裸片中。
26.根据权利要求23所述的设备，其进一步包含包括所述磁性隧道结装置的存储器阵列，所述磁性隧道结装置包括所述用于存储的装置、所述穿隧势垒装置和所述自旋力矩增强装置。
27.根据权利要求26所述的设备，其进一步包含其中集成有所述存储器阵列的装置，所述装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
28.一种方法，其包含：
在磁性穿隧结结构的隧道势垒层上方形成自由层；以及
在所述自由层上方形成自旋力矩增强层，所述自旋力矩增强层包含纳米氧化物层。
29.根据权利要求28所述的方法，其进一步包含：
形成邻近于所述自由层的隧道势垒层。
30.根据权利要求29所述的方法，其进一步包含：
形成邻近于所述隧道势垒层的被钉扎层。
31.根据权利要求28所述的方法，其中通过氧化非磁性金属合金而形成所述纳米氧化物层。
32.根据权利要求28所述的方法，其进一步包含在所述自旋力矩增强层上方形成封盖层。
33.根据权利要求28所述的方法，其中由集成于电子装置中的处理器控制形成所述自由层和形成所述自旋力矩增强层。
34.一种方法，其包含：
第一步骤，其用于在磁性穿隧结结构的隧道势垒层上方形成自由层；以及
第二步骤，其用于在所述自由层上方形成自旋力矩增强层，所述自旋力矩增强层包含纳米氧化物层。
35.根据权利要求34所述的方法，其进一步包含：
第三步骤，其用于形成邻近于所述隧道势垒层的被钉扎层；以及
第四步骤，其用于在所述自旋力矩增强层上方形成封盖层。
36.根据权利要求34所述的方法，其中由集成于电子装置中的处理器控制所述第一步骤和所述第二步骤。
37.一种存储可由计算机执行的指令的计算机可读有形媒体，所述指令包含：
可由所述计算机执行以起始在磁性穿隧结结构的隧道势垒层上方形成自由层的指令；以及
可由所述计算机执行以起始在所述自由层上方形成自旋力矩增强层的指令，所述自旋力矩增强层包含纳米氧化物层。
38.根据权利要求37所述的计算机可读有形媒体，所述指令进一步包含：
可由所述计算机执行以起始形成邻近于所述自由层的被钉扎层的指令。
39.根据权利要求37所述的计算机可读有形媒体，所述指令进一步包含：
可由所述计算机执行以起始形成邻近于所述被钉扎层的钉扎层的指令。
40.一种方法，其包含：
接收表示半导体装置的至少一个物理性质的设计信息，所述半导体装置包含：
自由层；
邻近于所述自由层的隧道势垒层；以及
邻近于所述自由层的自旋力矩增强层，所述自旋力矩增强层包含纳米氧化物层；
变换所述设计信息以符合文件格式；以及
产生包含所述经变换的设计信息的数据文件。
41.根据权利要求40所述的方法，其中所述纳米氧化物层包括非磁性金属合金的氧化层。
42.根据权利要求40所述的方法，其中所述数据文件具有GDSII格式。
43.一种方法，其包含：
接收数据文件，所述数据文件包含对应于半导体装置的设计信息；以及
根据所述设计信息制造所述半导体装置，其中所述半导体装置包括：
自由层；
邻近于所述自由层的隧道势垒层；以及
邻近于所述自由层的自旋力矩增强层，所述自旋力矩增强层包含纳米氧化物层。
44.根据权利要求43所述的方法，其中所述纳米氧化物层包括非磁性金属合金的氧化层。
45.根据权利要求43所述的方法，其中所述数据文件具有GDSII格式。
46.一种方法，其包含：
接收包含电路板上的经封装的半导体装置的物理定位信息的设计信息，所述经封装的半导体装置包含一结构，所述结构包含：
自由层；
邻近于所述自由层的隧道势垒层；以及
邻近于所述自由层的自旋力矩增强层，所述自旋力矩增强层包含纳米氧化物层；以及
变换所述设计信息以产生数据文件。
47.根据权利要求46所述的方法，其中所述纳米氧化物层包括非磁性金属合金的氧化层。
48.根据权利要求46所述的方法，其中所述数据文件具有GERBER格式。
49.一种方法，其包含：
接收包含设计信息的数据文件，所述设计信息包含电路板上的经封装的半导体装置的物理定位信息；以及
根据所述设计信息制造经配置以接纳所述经封装的半导体装置的所述电路板，其中所述经封装的半导体装置包括包含至少一个存储器单元的半导体存储器阵列，所述存储器单元包括：
自由层；
邻近于所述自由层的隧道势垒层；以及
邻近于所述自由层的自旋力矩增强层，所述自旋力矩增强层包含纳米氧化物层。
50.根据权利要求49所述的方法，其中所述纳米氧化物层包括非磁性金属合金的氧化层。
51.根据权利要求49所述的方法，其中所述数据文件具有GERBER格式。
52.根据权利要求49所述的方法，其进一步包含将所述电路板集成到一装置中，所述装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
CN2010800258456A 2009-06-11 2010-06-11 磁性隧道结装置及其制造 Pending CN102804438A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/482,730 US8363459B2 (en) 2009-06-11 2009-06-11 Magnetic tunnel junction device and fabrication
US12/482,730 2009-06-11
PCT/US2010/038362 WO2010144836A1 (en) 2009-06-11 2010-06-11 Magnetic tunnel junction device and fabrication

Publications (1)

Publication Number Publication Date
CN102804438A true CN102804438A (zh) 2012-11-28

Family

ID=42732011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800258456A Pending CN102804438A (zh) 2009-06-11 2010-06-11 磁性隧道结装置及其制造

Country Status (8)

Country Link
US (2) US8363459B2 (zh)
EP (1) EP2441100B1 (zh)
JP (2) JP2012530360A (zh)
KR (2) KR101387583B1 (zh)
CN (1) CN102804438A (zh)
ES (1) ES2567028T3 (zh)
TW (1) TWI418068B (zh)
WO (1) WO2010144836A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103323796A (zh) * 2013-06-21 2013-09-25 中国人民解放军国防科学技术大学 一种以石墨烯作为势垒层的mtj磁场传感器
CN106688117A (zh) * 2014-09-10 2017-05-17 高通股份有限公司 用于垂直磁性隧道结器件的具有短接路径的氧化镁覆顶
CN107481755A (zh) * 2016-06-13 2017-12-15 中电海康集团有限公司 一种多态磁性存储器的位元结构
CN109300922A (zh) * 2018-10-15 2019-02-01 上海大学 一种基于电子自旋的高效太赫兹发射芯片及其制作方法
CN111129068A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 集成电路及其制造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
US8531902B2 (en) * 2011-06-30 2013-09-10 Qualcomm Incorporated Sensing circuit
WO2013012800A2 (en) 2011-07-15 2013-01-24 The Johns Hopkins University Magneto-electronic devices and methods of production
US8592929B2 (en) 2011-09-12 2013-11-26 Qualcomm Incorporated Symmetrically switchable spin-transfer-torque magnetoresistive device
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
KR101266792B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
US8796797B2 (en) 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
JP6182993B2 (ja) * 2013-06-17 2017-08-23 ソニー株式会社 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
US9236563B2 (en) * 2013-09-09 2016-01-12 Yutaka Hashimoto Magnetic memory device and method of manufacturing the magnetic memory device
US9496489B2 (en) 2014-05-21 2016-11-15 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure
US10347691B2 (en) 2014-05-21 2019-07-09 Avalanche Technology, Inc. Magnetic memory element with multilayered seed structure
US10438997B2 (en) 2014-05-21 2019-10-08 Avalanche Technology, Inc. Multilayered seed structure for magnetic memory element including a CoFeB seed layer
US10050083B2 (en) 2014-05-21 2018-08-14 Avalanche Technology, Inc. Magnetic structure with multilayered seed
WO2016039696A1 (en) * 2014-09-11 2016-03-17 Agency For Science, Technology And Research Magnetic element and method of fabrication thereof
KR101705962B1 (ko) 2015-01-19 2017-02-14 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
JP2016174103A (ja) 2015-03-17 2016-09-29 株式会社東芝 磁気記憶素子及び磁気メモリ
CN107534082B (zh) * 2015-05-28 2021-12-28 英特尔公司 具有自旋轨道转矩效应的异或逻辑装置
US9831422B2 (en) 2015-10-21 2017-11-28 Samsung Electronics Co., Ltd. Magnetic memory devices having perpendicular magnetic tunnel junction
US9825217B1 (en) * 2016-05-18 2017-11-21 Samsung Electronics Co., Ltd. Magnetic memory device having cobalt-iron-beryllium magnetic layers
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
KR102574163B1 (ko) 2016-08-31 2023-09-06 삼성전자주식회사 자기 메모리 장치
US9876164B1 (en) 2016-10-01 2018-01-23 Samsung Electronics Co., Ltd. Method and system for providing a low moment free layer magnetic junction usable in spin transfer torque applications
WO2019005157A1 (en) * 2017-06-30 2019-01-03 Intel Corporation PERPENDICULAR SPIN TRANSFER TORQUE MEMORY DEVICES (PSTTM) WITH IMPROVED STABILITY AND HIGH TUNNEL MAGNEORESISTANCE RATES, AND METHODS OF FORMING THE SAME
US20190066746A1 (en) 2017-08-28 2019-02-28 Qualcomm Incorporated VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US10665773B2 (en) 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US10431275B2 (en) * 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
US11342015B1 (en) * 2020-11-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
US11957063B2 (en) * 2021-08-28 2024-04-09 Yimin Guo Magnetoresistive element having a nano-current-channel structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050254287A1 (en) * 2004-05-11 2005-11-17 Thierry Valet Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
CN1746980A (zh) * 2004-08-10 2006-03-15 株式会社东芝 用于制造磁电阻元件的方法和设备
CN101399313A (zh) * 2007-09-26 2009-04-01 株式会社东芝 磁阻元件以及磁存储器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979586B2 (en) * 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
JP2005303231A (ja) * 2004-04-16 2005-10-27 Sony Corp 磁気メモリ装置
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
US7489541B2 (en) * 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
JP4550713B2 (ja) * 2005-10-21 2010-09-22 株式会社東芝 磁気抵抗効果素子の製造方法
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
US7610674B2 (en) * 2006-02-13 2009-11-03 Headway Technologies, Inc. Method to form a current confining path of a CPP GMR device
JP4975335B2 (ja) * 2006-02-16 2012-07-11 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2007281087A (ja) * 2006-04-04 2007-10-25 Hitachi Global Storage Technologies Netherlands Bv 積層体、その製造方法及び磁気抵抗効果ヘッド
US7479671B2 (en) 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
JP2008310573A (ja) * 2007-06-14 2008-12-25 Denso Wave Inc Ｃａｄ図面の表示方法
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8470462B2 (en) * 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050254287A1 (en) * 2004-05-11 2005-11-17 Thierry Valet Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
CN1746980A (zh) * 2004-08-10 2006-03-15 株式会社东芝 用于制造磁电阻元件的方法和设备
CN101399313A (zh) * 2007-09-26 2009-04-01 株式会社东芝 磁阻元件以及磁存储器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103323796A (zh) * 2013-06-21 2013-09-25 中国人民解放军国防科学技术大学 一种以石墨烯作为势垒层的mtj磁场传感器
CN106688117A (zh) * 2014-09-10 2017-05-17 高通股份有限公司 用于垂直磁性隧道结器件的具有短接路径的氧化镁覆顶
CN106688117B (zh) * 2014-09-10 2018-11-16 高通股份有限公司 用于垂直磁性隧道结器件的具有短接路径的氧化镁覆顶
CN107481755A (zh) * 2016-06-13 2017-12-15 中电海康集团有限公司 一种多态磁性存储器的位元结构
CN109300922A (zh) * 2018-10-15 2019-02-01 上海大学 一种基于电子自旋的高效太赫兹发射芯片及其制作方法
CN111129068A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 集成电路及其制造方法

Also Published As

Publication number Publication date
KR101401568B1 (ko) 2014-06-03
EP2441100A1 (en) 2012-04-18
WO2010144836A1 (en) 2010-12-16
ES2567028T3 (es) 2016-04-19
KR101387583B1 (ko) 2014-04-23
TW201110436A (en) 2011-03-16
KR20130108485A (ko) 2013-10-02
US20100315863A1 (en) 2010-12-16
KR20120027525A (ko) 2012-03-21
JP2014140068A (ja) 2014-07-31
EP2441100B1 (en) 2016-01-06
US8363459B2 (en) 2013-01-29
JP2012530360A (ja) 2012-11-29
US8912013B2 (en) 2014-12-16
TWI418068B (zh) 2013-12-01
US20130130406A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
CN102804438A (zh) 磁性隧道结装置及其制造
US9368715B2 (en) Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM)
US9043740B2 (en) Fabrication of a magnetic tunnel junction device
US8558331B2 (en) Magnetic tunnel junction device
US9620706B2 (en) Magnetic etch stop layer for spin-transfer torque magnetoresistive random access memory magnetic tunnel junction device
US8238143B2 (en) Magnetic tunnel junction device and fabrication
CN106663468B (zh) 包括具有高矫顽力部分的感测层的差分磁性隧道结对

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20121128

RJ01 Rejection of invention patent application after publication