JP2012530360A - 磁気トンネル接合デバイスおよびその製造 - Google Patents

磁気トンネル接合デバイスおよびその製造 Download PDF

Info

Publication number
JP2012530360A
JP2012530360A JP2012515192A JP2012515192A JP2012530360A JP 2012530360 A JP2012530360 A JP 2012530360A JP 2012515192 A JP2012515192 A JP 2012515192A JP 2012515192 A JP2012515192 A JP 2012515192A JP 2012530360 A JP2012530360 A JP 2012530360A
Authority
JP
Japan
Prior art keywords
layer
spin torque
free layer
nano
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012515192A
Other languages
English (en)
Inventor
シャオチュン・ジュウ
スン・エイチ・カン
シア・リ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2012530360A publication Critical patent/JP2012530360A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

磁気トンネル接合（ＭＴＪ）デバイスおよび製造方法を開示する。ある特定の実施形態では、ＭＴＪデバイスを含む装置が開示される。このＭＴＪデバイスは、自由層およびスピントルク強化層を含む。スピントルク強化層は、ナノ酸化物層を含む。

Description

本開示は、一般に、磁気トンネル接合（ＭＴＪ）デバイスおよびその製造に関する。
ＭＴＪ素子は、磁気ランダムアクセスメモリ（ＭＲＡＭ）を作製するために使用することができる。典型的には、ＭＴＪ素子は、ピン止め層と、磁気トンネルバリア（ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｂａｒｒｉｅｒ）と、自由層とを含み、ビット値は、自由層中の磁気モーメントによって表される。ＭＴＪ素子によって記憶されるビット値は、ピン止め層によって保有される固定磁気モーメントの方向に対する自由層の磁気モーメントの方向によって決定される。ピン止め層の磁化は固定されているが、自由層の磁化は切り換えることができる。
電流がＭＴＪ素子を通じて流れるとき、電流密度が閾値、すなわち臨界スイッチング電流密度（Ｊｃ）を超えると、自由層の磁化方向を変化させることができる。スピン注入磁化反転モデル（ｓｐｉｎ−ｔｏｒｑｕｅ−ｔｒａｎｓｆｅｒ ｍｏｄｅｌ）によれば、Ｊｃは、有効減衰定数（αｅｆｆ）、飽和磁化（Ｍｓ）、および自由層の厚さ（ｔｆｒｅｅ）に比例しており、すなわち、Ｊｃ∝αｅｆｆ（Ｍｓ）２ｔｆｒｅｅである。臨界スイッチング電流密度を下げることによって、ＳＴＴ−ＭＲＡＭ技術は、低消費電力およびより小さいチップ面積が可能になり、このことは、αｅｆｆ、Ｍｓおよびｔｆｒｅｅのうちの１つまたは複数を減少させることによって実現することができる。
自由層とＭＴＪ素子の上部電気接点との間に介在するスピンバリア層は、自由層の有効減衰定数αｅｆｆを減少させることができる。しかし、典型的にはスピンバリア層は、酸化物（ｏｘｉｄｅ ｏｆ ｍａｔｅｒｉａｌｓ）または窒化物（ｎｉｔｒｉｄｅ ｏｆ ｍａｔｅｒｉａｌｓ）を含み得る絶縁層、あるいは半金属層であり、したがって典型的には高い直列抵抗を有する。高い直列抵抗は、ＭＴＪデバイスのトンネル磁気抵抗（ＴＭＲ）を下げ、ＳＴＴ−ＭＲＡＭの読み出しおよび書き込みのプロセスの問題を引き起こす。高い直列抵抗は、ビットセルの書き込み駆動電流供給能力を制限もし得る。
ＭＴＪデバイスの自由層に隣接したスピントルク強化層は、ナノ酸化物層を含むことができる。スピントルク強化層が、自由層とＭＴＪデバイスの上部金属接点との間に挿入される場合、スピントルク強化層は、自由層と接し、自由層の有効減衰定数αｅｆｆを減少させる。自由層の有効減衰定数αｅｆｆを減少させることによって、Ｊｃ∝αｅｆｆ（Ｍｓ）２ｔｆｒｅｅであるので、臨界スイッチング電流密度Ｊｃが減少する。ナノ酸化物層を通じて延びる電流狭窄（Ｃｕｒｒｅｎｔ ｃｏｎｆｉｎｅｄ ｐａｔｈ）は、ＭＴＪ直列抵抗が実質的に増加しないようにし、それによってＭＴＪデバイスのトンネル磁気抵抗（ＴＭＲ）は、実質的に減少しない。
ある特定の実施形態では、ＭＴＪデバイスを含む装置を開示する。ＭＴＪデバイスは、自由層と、自由層に応答するスピントルク強化層とを備え、スピントルク強化層が、ナノ酸化物層を含む。
別の特定の実施形態では、ＭＴＪデバイスを含む装置が開示される。ＭＴＪデバイスは、自由層と、自由層に隣接したトンネルバリア層と、自由層に隣接したスピントルク強化層とを備える。スピントルク強化層は、ナノ酸化物層を含む。スピントルク強化層は、自由層とＭＴＪデバイスの電気接点との間にある。
別の特定の実施形態では、閾値電流密度を超えるスピン偏極電流によってプログラム可能である磁気モーメントの向きとしてデータ値を記憶する手段を含むＭＴＪデバイスを備える装置が開示される。このＭＴＪデバイスは、バリアを通じた伝導電子の量子力学的トンネル効果によって伝導電子を記憶する手段に供給するトンネルバリア手段も備える。このＭＴＪデバイスは、磁気トンネル接合デバイスのトンネル磁気抵抗（ＴＭＲ）を実質的に減少させることなく、臨界スイッチング電流密度閾値を減少させるスピントルク強化手段をさらに備える。スピントルク強化手段は、ナノ酸化物層を含み、上記記憶する手段は、トンネルバリア手段とスピントルク強化手段の間に配置される。
別の特定の実施形態では、磁気トンネル接合（ＭＴＪ）構造のトンネルバリア層の上方に自由層を形成するステップを含む方法を開示する。この方法は、自由層の上方にスピントルク強化層を形成するステップを含む。スピントルク強化層は、ナノ酸化物層を含む。
開示した実施形態のうちの少なくとも１つによってもたらされるある特定の利点は、ナノ酸化物層を含むスピントルク強化層を含まないＭＴＪデバイスと比べて、自由層の有効減衰定数αｅｆｆを減少させることによって臨界スイッチング電流密度Ｊｃ∝αｅｆｆ（Ｍｓ）２ｔｆｒｅｅを減少させることにある。開示した実施形態のうちの少なくとも１つによってもたらされる別の特定の利点は、ナノ酸化物層を含むスピントルク強化層を使用しないＭＴＪデバイスと比べて、ＭＴＪ直列抵抗を増加させず、ＭＴＪデバイスのトンネル磁気抵抗（ＴＭＲ）を減少させないＭＴＪ構造である。本開示の他の態様、利点、および特徴は、以下の箇所、すなわち、図面の簡単な説明、詳細な説明、および特許請求の範囲を含む出願全体を精査することによって明らかになろう。
ナノ酸化物層を含むスピントルク強化層を備える磁気トンネル接合（ＭＴＪ）デバイスの第１の例示的な実施形態の図である。 ナノ酸化物層を含むスピントルク強化層を備える磁気トンネル接合（ＭＴＪ）デバイスの第２の例示的な実施形態の図である。 ナノ酸化物層を含むスピントルク強化層を備える磁気トンネル接合（ＭＴＪ）デバイスを含むスピン注入磁化反転型磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）の素子の例示的な一実施形態を示す図である。 ナノ酸化物層を含むスピントルク強化層を備える磁気トンネル接合（ＭＴＪ）構造を含むメモリアレイの例示的な一実施形態を示す図である。 磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の例示的な一実施形態の流れ図である。 ナノ酸化物層を含むスピントルク強化層を含むＭＴＪ構造を有するモジュールを備えるポータブル通信デバイスの特定の実施形態の構成図である。 図１〜図６に記載するようなスピントルク強化層を有する磁気トンネル接合（ＭＴＪ）デバイスで使用するための製造プロセスを示すデータ流れ図である。
図１を参照すると、ナノ酸化物層を含むスピントルク強化層を備える磁気トンネル接合（ＭＴＪ）デバイスの第１の例示的な実施形態が図示され、全体的に１００で示されている。ＭＴＪデバイス１００は、底部接点１０２と、反強磁性（ＡＦ）ピンニング層１０４と、ピン止め層１１２と、トンネルバリア層１１４と、自由層１１６と、ナノ酸化物層１１８を含むスピントルク強化層と、上部接点１２０とを備える。ある特定の実施形態では、ピン止め層１１２は、複合層であり、ＣｏＦｅ強磁性層１０６と、Ｒｕ非磁性層１０８と、ＣｏＦｅＢ強磁性層１１０とを含む。
ナノ酸化物層１１８を含むスピントルク強化層は、自由層１１６と上部接点１２０を接続する、ナノ酸化物層１１８を通じて延びる伝導性材料の１つまたは複数の伝導島１２２を含むことができる。ナノ酸化物層１１８を含むスピントルク強化層は、自由層１１６と上部接点１２０をやはり接続する、ナノ酸化物層１１８を通じて延びる伝導性材料の１つまたは複数の伝導路１２４も有することができる。１つまたは複数の伝導島１２２および１つまたは複数の伝導路１２４は、絶縁材料１２６によって囲まれていてもよい。
ある特定の実施形態では、ナノ酸化物層１１８を含むスピントルク強化層は、ＭＴＪデバイス１００のトンネル磁気抵抗（ＴＭＲ）を実質的に減少させることなく、臨界スイッチング電流密度閾値を減少させる。ある特定の実施形態では、トンネル磁気抵抗（ＴＭＲ）はＭＴＪデバイス１００の第１の状態における第１の抵抗（Ｒ１）とＭＴＪデバイス１００の第２の状態における第２の抵抗（Ｒ０）との間の差と、ＭＴＪデバイス１００の第２の状態における第２の抵抗（Ｒ０）との比である。例えば、
Figure 2012530360
である。ある特定の実施形態では、ナノ酸化物層１１８を含むスピントルク強化層は、ＭＴＪデバイス１００の抵抗を実質的に増加させることなく、臨界スイッチング電流密度閾値を減少させる。ナノ酸化物層１１８を含むスピントルク強化層は、自由層１１６の有効減衰定数αｅｆｆを減少させることによって自由層１１６に対応してＪｃ∝αｅｆｆ（Ｍｓ）２ｔｆｒｅｅなので、臨界スイッチング電流密度閾値Ｊｃを減少させることができる。
ある特定の実施形態では、ナノ酸化物層１１８を含むスピントルク強化層は、非磁性金属合金の酸化層を含む。例えば、ナノ酸化物層１１８を含むスピントルク強化層は、非磁性合金を酸化することによって形成することができる。例えば、非磁性金属アルミニウム銅Ａｌ９０Ｃｕ１０合金を、自由層１１６に堆積し酸化して、Ａｌ９０Ｃｕ１０の酸化していない金属が、１つまたは複数の伝導島１２２および１つまたは複数の伝導路１２４を形成した状態で、酸化アルミニウムＡｌ２Ｏ３の絶縁材料１２６を形成してもよい。非磁性金属アルミニウム銅Ａｌ９０Ｃｕ１０合金の厚さを変更して、１つまたは複数の伝導島１２２および１つまたは複数の伝導路１２４の個数および密度を制御することができる。
絶縁材料１２６は、Ｍｇ、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｗ、Ｎｂ、Ｍｏ、Ｔａ、Ｖ、Ｔｉ、Ｃｒ、Ｆｅ、Ｃｏ、ＮｉおよびＣｕからなる群からの酸化物を含むことができる。絶縁材料１２６は、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、ＴｉおよびＰｔからなる群からの窒化物を含むこともできる。絶縁材料１２６は、Ｓｉ、Ｇｅ、Ｇａ、Ｃｄ、Ｔｅ、Ｓｂ、Ｉｎ、Ａｌ、Ａｓ、Ｈｇ、ＣおよびＣｒからなる群から少なくとも１種類の材料を含むこともできる。絶縁材料１２６は、Ｓｒ２ＦｅＭｏＯ６、（Ｌａ０．７Ｓｒ０．３）ＭｎＯ３、ＮｉＭｎＳｂ、Ｆｅ３Ｏ４、およびＣｒＯ２などの半金属材料を含むこともできる。１つまたは複数の伝導島１２２および１つまたは複数の伝導路１２４は、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｒ、Ｏｓ、Ｃｒ、Ｔａ、Ｍｇ、Ｔｉ、Ｓｉ、Ａｌ、Ｎｉ、ＦｅおよびＣｏからなる群から１つまたは複数の材料を含むことができる。
図２を参照すると、ナノ酸化物層を含むスピントルク強化層を備える磁気トンネル接合（ＭＴＪ）デバイスの第２の例示的な実施形態が図示され、全体的に２００で示されている。ＭＴＪデバイス２００は、図１のＭＴＪデバイス１００と同様であり得る。ＭＴＪデバイス２００は、底部接点２０２と、反強磁性（ＡＦ）ピンニング層２０４と、ピン止め層２１２と、トンネルバリア層２１４と、自由層２１６と、ナノ酸化物層２１８を含むスピントルク強化層と、キャッピング層２２２と、上部接点２２０とを含む。ある特定の実施形態では、ピン止め層２１２は、複合層であり、ＣｏＦｅ強磁性層２０６と、Ｒｕ非磁性層２０８と、ＣｏＦｅＢ強磁性層２１０とを含む。ある特定の実施形態では、自由層２１６は、複合層であり、ＣｏＦｅＢなどの第１の強磁性層２２８と、ＮｉＦｅなどの第２の強磁性層２３０とを含む。
ナノ酸化物層２１８を含むスピントルク強化層は、図１のナノ酸化物層１１８を含むスピントルク強化層と同様であり得る。ナノ酸化物層２１８を含むスピントルク強化層は、図１の１つまたは複数の伝導島１２２と同様の、自由層２１６とキャッピング層２２２を接続する、ナノ酸化物層２１８を通じて延びる伝導性材料の１つまたは複数の伝導島を有してもよい。ナノ酸化物層２１８を含むスピントルク強化層は、自由層２１６とキャッピング層２２２をやはり接続する、ナノ酸化物層２１８を通じて延びる伝導性材料の１つまたは複数の伝導路２２４も有することができる。１つまたは複数の伝導島および１つまたは複数の伝導路２２４は、絶縁材料２２６によって囲まれてもよい。
ある特定の実施形態では、ナノ酸化物層２１８を含むスピントルク強化層は、ＭＴＪデバイス２００のトンネル磁気抵抗（ＴＭＲ）を実質的に減少させることなく、臨界スイッチング電流密度閾値を減少させる。ある特定の実施形態では、ナノ酸化物層２１８を含むスピントルク強化層は、ＭＴＪデバイス２００の抵抗を実質的に増加させることなく、臨界スイッチング電流密度閾値を減少させる。
図３を参照すると、スピン注入磁化反転型磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）の素子の第１の例示的な実施形態が図示され、全体的に３００で示されている。ＳＴＴ−ＭＲＡＭ ３００の素子は、磁気トンネル接合（ＭＴＪ）デバイス３０１およびアクセストランジスタ３１６を基板３２６上に有するメモリセルを含む。ＭＴＪデバイス３０１は、アクセストランジスタ電極３１４と、シード層３０３と、反強磁性（ＡＦ）ピンニング層３０４と、ピン止め層３０６と、トンネルバリア層３０８と、自由層３１２と、ナノ酸化物層３９２と、ビット線３１８に結合したビット線アクセス電極３０２とを備える。ある特定の実施形態では、自由層３１２は、第１の強磁性部３１０および第２の強磁性部３９０を含む複合層である。アクセストランジスタ電極３１４は、アクセストランジスタ３１６のドレイン領域３３０に結合される。アクセストランジスタ３１６は、ワード線３１９によってゲートされ、ソース接点３２０に結合したソース領域３３２を有する。
シード層３０３は、アクセストランジスタ電極３１４に接触している。シード層３０３は、ＭＴＪ膜堆積用の表面を用意し、いくつかの異なる層で構成され得る。ＡＦピンニング層３０４は、シード層３０３に接触している。ＡＦピンニング層３０４は、ピン止め層３０６の磁気モーメント３２５の向きを特定の方向にピン止めさせる。ピン止め層３０６は、ＡＦピンニング層３０４に接触しており、強磁性材料で構成することができる。
トンネルバリア層３０８は、ピン止め層３０６に接触しており、ピン止め層３０６を自由層３１２から物理的に隔絶しつつ、電子量子力学的トンネル効果によってトンネルバリア層３０８を横切って電流が流れることを可能する。トンネルバリア層３０８は、非磁性材料で構成することができる。例示的な一実施形態では、トンネルバリア層３０８は、酸化マグネシウム（ＭｇＯ）を含有する。
自由層３１２は、トンネルバリア層３０８に接触しており、基板３２６から距離ｄ１ ３４０に位置する。自由層３１２は、ピン止め層３０６の磁気モーメント３２５と平行または逆平行なならびにあり得る磁気モーメント３２４を有する。ピン止め層３０６は、距離ｄ２ ３４２が距離ｄ１ ３４０未満である基板３２６から距離ｄ２ ３４２にあり得る。自由層３１２は、基板３２６に対してピン止め層３０６の上方にある。自由層３１２の磁気モーメント３２４は、臨界スイッチング電流を超える電流によって書き込まれてもよく、臨界スイッチング電流未満である電流を用いて読み出すことができる。例えば、読み出し電流は、読み出し障害（ｒｅａｄ ｄｉｓｔｕｒｂａｎｃｅ）を防ぐために、臨界スイッチング電流よりずっと低くてもよい。例示的な一実施形態では、自由層３１２は、単一の強磁性層である。別の例示的な実施形態では、自由層３１２は、２つの強磁性層からなる複合層である。ある特定の実施形態では、２つの強磁性層は、非磁性スペーサ（図示せず）を挟み得る。別の例示的な実施形態では、自由層３１２は、合成強磁性層または合成反強磁性層である。
ある特定の実施形態では、自由層３１２は、第１の強磁性部３１０および第２の強磁性部３９０を含む複合層である。ある特定の実施形態では、第１の強磁性部３１０は、コバルトおよび鉄を含有する。例えば、第１の強磁性部３１０は、ＣｏＦｅ、ＣｏＦｅ−Ｘ（ＣｏＦｅＢなど）、ＣｏＦｅ−Ｘ−Ｙ、またはそれらの任意の組み合わせを含有してもよい。ある特定の実施形態では、第２の強磁性部３９０は、ニッケルおよび鉄を含有する。例えば、第２の強磁性部３９０は、ＮｉＦｅ、パーマロイ、またはそれらの任意の組み合わせを含有してもよい。
ナノ酸化物層３９２は、自由層３１２に接触している。ある特定の実施形態では、ナノ酸化物層３９２は、非磁性金属合金の酸化層を含む。例えば、非磁性金属合金アルミニウム銅Ａｌ９０Ｃｕ１０を、自由層３１２に堆積し酸化して、ナノ酸化物層３９２を形成してもよい。ナノ酸化物層３９２は、自由層３１２の有効減衰定数αｅｆｆを減少させることによって、ＭＴＪデバイス３０１の抵抗を実質的に増加させることなく、臨界スイッチング電流密度Ｊｃ∝αｅｆｆ（Ｍｓ）２ｔｆｒｅｅを減少させるように構成することができる。ＭＴＪデバイス３０１の抵抗は、実質的に増加しないので、ＭＴＪデバイス３０１のトンネル磁気抵抗（ＴＭＲ）は、実質的に減少しない。例えば、
Figure 2012530360
を用いると、ＭＴＪデバイス３０１の抵抗ΔＲの増加は、
Figure 2012530360
なので、ＭＴＪデバイス３０１のＴＭＲを減少させる。ナノ酸化物層３９２は、ＭＴＪデバイス３０１のＴＭＲを実質的に減少させることなく、臨界スイッチング電流密度Ｊｃ∝αｅｆｆ（Ｍｓ）２ｔｆｒｅｅを減少させる。臨界スイッチング電流密度Ｊｃをより小さくすることによって、より小型のデバイス、より高密度のメモリアレイ、より低い電力での動作、より高いクロック周波数、またはそれらの任意の組み合わせを可能にすることができる。
書き込み電流がＭＴＪデバイス３０１を通過する方向が、自由層３１２の磁気モーメント３２４が、ピン止め層３０６の磁気モーメント３２５に平行に並べられるか、ピン止め層３０６の磁気モーメント３２５に逆平行に並べられるかを決定する。例示的な一実施形態では、データの「１」値は、ビット線アクセス電極３０２からアクセストランジスタ電極３１４へ第１の書き込み電流を通して磁気モーメント３２４を磁気モーメント３２５に逆平行に並べることによって記憶することができる。データの「０」値は、アクセストランジスタ電極３１４からビット線アクセス電極３０２へ第２の書き込み電流を通して磁気モーメント３２４を磁気モーメント３２５に平行に並べることによって記憶することができる。
ＳＴＴ−ＭＲＡＭ ３００で読み出し動作３２２が実行されると、読み出し電流は、ビット線アクセス電極３０２からソース３２０へ流れることができ、または読み出し電流は、ソース３２０からビット線アクセス電極３０２へ流れることができる。ある特定の実施形態では、読み出し電流の方向は、どちらの方向が最大の読み出し信号をもたらすかに基づいて決定することができる。ある特定の実施形態では、ＳＴＴ−ＭＲＡＭ ３００の素子において読み出し動作３２２が実行されると、読み出し電流は、ビット線アクセス電極３０２からアクセストランジスタ電極３１４への方向にビット線（ＢＬ）３１８を通じて流れる。ＭＴＪデバイス３０１を通じる読み出し電流は、磁気モーメント３２５および磁気モーメント３２４の相対向きに対応する抵抗を受ける。ピン止め層３０６の磁気モーメント３２５が、自由層３１２の磁気モーメント３２４に平行な向きを有するとき、読み出し電流はピン止め層３０６の磁気モーメント３２５が、自由層３１２の磁気モーメント３２４に逆平行な向きを有するときとは異なる抵抗を受ける。一般に、ピン止め層３０６の磁気モーメント３２５が、自由層３１２の磁気モーメント３２４に平行な向きを有するとき、読み出し電流は、ピン止め層３０６の磁気モーメント３２５が、自由層３１２の磁気モーメント３２４に逆平行な向きを有するときより低い抵抗を受ける。
したがって、ビットセルは、ＳＴＴ−ＭＲＡＭ ３００のようなメモリデバイスの素子として使用することができる。適切なナノ酸化物層３９２を用いることによって、自由層３１２の有効減衰定数αｅｆｆは、実質的に減少させることができ、臨界スイッチング電流密度Ｊｃ∝αｅｆｆ（Ｍｓ）２ｔｆｒｅｅを減少させる。ナノ酸化物層３９２を用いることによって、ＭＴＪデバイス３０１の抵抗を実質的に増加させることなく、臨界スイッチング電流密度Ｊｃ∝αｅｆｆ（Ｍｓ）２ｔｆｒｅｅを減少させることができる。ＭＴＪデバイス３０１の抵抗は、実質的に増加しないので、ＭＴＪデバイス３０１のトンネル磁気抵抗（ＴＭＲ）は、実質的に減少しない。より低い電力での動作およびより少ない発熱は、ＭＴＪデバイス３０１のトンネル磁気抵抗（ＴＭＲ）を実質的に減少させることなく、臨界スイッチング電流密度Ｊｃを減少させることに起因し得るものであり、より短い書き込みパルス長およびより高いクロック周波数を用いる動作も可能になり得る。
図４を参照すると、メモリシステムの例示的な一実施形態が図示され、全体的に４００で示されている。メモリシステム４００は、論理ハイ値（ｌｏｇｉｃａｌ ｈｉｇｈ ｖａｌｕｅ）Ｒ１４７０および論理ロー値（ｌｏｇｉｃａｌ ｌｏｗ ｖａｌｕｅ）Ｒ０４７２を記憶する代表的なメモリセル４８２および代表的なペアの基準セルを含む複数のメモリセルを備えるＳＴＴ−ＭＲＡＭメモリアレイなどのメモリアレイ４８０を含む。センス増幅器４８４は、基準セルからの出力を受信することに加えて、選択したメモリセルからの出力を受信するように結合される。センス増幅器４８４は、選択したメモリセルに記憶された値を示す増幅器出力４８６を生成するように構成される。
メモリセル４８２は、アクセストランジスタ４２８に結合したＭＴＪ構造４０１を備える。ＭＴＪ構造４０１は、上部接点４０２と、ナノ酸化物層４９２と、磁気モーメント４２４を有する自由層４１２と、トンネルバリア層４０８と、ピン止めした磁気モーメント４２５を有するピン止め層４０６と、反強磁性（ＡＦ）ピンニング層４０４と、シード層４０３と、底部接点４１８とを備える。アクセストランジスタ４２８は、底部接点４１８に結合されると共に、ワード線４３０およびソース線４３２に結合される。
上部接点４０２は、第１の電気接点をビット線４２２に与える。ＡＦピンニング層４０４は、ピン止め層４０６の磁気モーメント４２５の向きを固定する。ピン止め層４０６は、複数の層を含む合成反強磁性ピン止め層であってもよく、図１のピン止め層１１２または図２のピン止め層２１２と同様であり得る。トンネルバリア層４０８は、自由電子のアクセスを制限できるが、自由層４１２へのトンネル電流を可能にする。自由層４１２は、臨界スイッチング電流を超えるスピン偏極電流の印加によってプログラム可能である磁気モーメント４２４の向きとしてデータ値を記憶することができる。自由層４１２は、トンネルバリア層４０８とナノ酸化物層４９２の間に配置される。ナノ酸化物層４９２は、ＭＴＪ構造４０１の自由層４１２と上部接点４０２の間に配置される。
ある特定の実施形態では、自由層４１２は、第１の強磁性部４１０および第２の強磁性部４９０を含む複合層である。ある特定の実施形態では、第１の強磁性部４１０は、コバルトおよび鉄を含有する。例えば、第１の強磁性部４１０は、ＣｏＦｅ、ＣｏＦｅ−Ｘ（ＣｏＦｅＢなど）、ＣｏＦｅ−Ｘ−Ｙ、またはそれらの任意の組み合わせを含有してもよい。ある特定の実施形態では、第２の強磁性部４９０は、ニッケルおよび鉄を含有する。例えば、第２の強磁性部４９０は、ＮｉＦｅ、パーマロイ、またはそれらの任意の組み合わせを含有してもよい。
ナノ酸化物層４９２は、図３のナノ酸化物層３９２と実質的に同じように、ＭＴＪ構造４０１のトンネル磁気抵抗（ＴＭＲ）を実質的に減少させることなく、ＭＴＪ構造４０１の臨界スイッチング電流密度Ｊｃを減少させることができる。ナノ酸化物層４９２は、図３のナノ酸化物層３９２と実質的に同じように、ＭＴＪ構造４０１の抵抗を実質的に増加させることなく、臨界スイッチング電流密度Ｊｃ∝αｅｆｆ（Ｍｓ）２ｔｆｒｅｅを減少させることができる。
図４に示すメモリアレイ４８０は、代表的なメモリセル４８２と実質的に同様の複数のセルを含むことができる。メモリアレイ４８０、または図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、もしくは図４のＭＴＪ構造４０１を用いる任意の他のセルのアレイは、例示的な一例として、内蔵メモリ、例えば二次（Ｌ２）キャッシュまたは別のタイプの内蔵メモリに実装することができる。そのようなＭＴＪセルのアレイは、ＳＴＴ−ＭＲＡＭメモリとして実装して、例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、またはフラッシュメモリの技術を使用するメモリアレイに取って代わることができる。
図５は、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の例示的な実施形態５００の流れ図である。例示的な実施形態５００では、ＭＴＪデバイスは、図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、または図４のＭＴＪ構造４０１であってもよい。例示的な実施形態５００では、この方法は、５０２において、底部接点の上方に反強磁性（ＡＦ）ピンニング層を形成することによって磁気トンネル接合を形成するステップと、５０４において、反強磁性（ＡＦ）ピンニング層の上方にピン止め層を形成するステップと、５０６において、ピン止め層の上方にトンネルバリア層を形成するステップと、５０８において、トンネルバリア層の上方に自由層を形成するステップとを含む。
５１０に進むと、ナノ酸化物層を含むスピントルク強化層が、自由層の上方に形成される。例えば、図１のナノ酸化物層１１８を含むスピントルク強化層が、図１の自由層１１６の上方に形成されてもよい。同様に、図２のナノ酸化物層２１８を含むスピントルク強化層が、図２の自由層２１６の上方に形成されてもよい。同じように、図３のナノ酸化物層３９２が、図３の自由層３１２の上方に形成されてもよい。同様に、図４のナノ酸化物層４９２が、図４の自由層４１２の上方に形成されてもよい。
続いて５１２では、ナノ酸化物層が、非磁性金属合金を酸化させることによって形成することができる。例えば、非磁性金属合金アルミニウム銅Ａｌ９０Ｃｕ１０は、図１の自由層１１６に堆積し酸化して、この合金の酸化していない金属が図１の１つまたは複数の伝導島１２２および図１の１つまたは複数の伝導路１２４を形成した状態で、図１の酸化アルミニウムＡｌ２Ｏ３の絶縁材料１２６を形成してもよい。別の例については、非磁性金属Ｍｇが、図１の自由層１１６に堆積し部分的に酸化して、Ｍｇの酸化していない金属が図１の１つまたは複数の伝導島１２２および図１の１つまたは複数の伝導路１２４を形成した状態で、図１の酸化マグネシウムＭｇＯ絶縁材料１２６を形成してもよい。
材料および層を堆積および形成することは、電子機器に組み込まれたプロセッサによって制御することができる。例えば、電子機器は、製造機械を制御するように構成されたコンピュータであってもよい。
他の実施形態では、図５の方法は、図示したものとは異なる順序で実施されてもよい。例えば、ナノ酸化物層を含むスピントルク強化層は、自由層の形成前に形成されてもよい。代替の一実施形態では、形成されるＭＴＪデバイスは、ナノ酸化物層が自由層よりも基板に近く、自由層がナノ酸化物層よりもビット線に近い、図３に示すものとは違った逆さの構造を有してもよい。
図６は、それぞれがナノ酸化物層を含む、ＭＴＪ構造を有するモジュール６６４を備えるシステム６００の特定の実施形態の構成図である。システム６００は、可搬式電子機器に実装することができ、ソフトウェア６６７などのコンピュータ可読命令を記憶するメモリ６３２などのコンピュータ可読媒体に結合したデジタル信号プロセッサ（ＤＳＰ）などのプロセッサ６１０を備える。システム６００は、ナノ酸化物層を備えるＭＴＪ構造を有するモジュール６６４を含む。例示的な一例では、ＭＴＪ構造を有するモジュール６６４は、図５または図７の実施形態のいずれか、あるいはそれらの任意の組み合わせにより作製された図１〜図４のＭＴＪ構造のうちのいずれかを含む。ＭＴＪ構造を有するモジュール６６４は、プロセッサ６１０の中にあってもよく、または別個のデバイスまたは回路（図示せず）であってもよい。ある特定の実施形態では、図６に示すように、ＭＴＪ構造を有するモジュール６６４は、デジタル信号プロセッサ（ＤＳＰ）６１０にアクセス可能である。別の特定の実施形態では、メモリ６３２は、ＭＴＪ構造を有するモジュール６６４を含むＳＴＴ−ＭＲＡＭメモリアレイを含んでもよい。
カメラインタフェース６６８は、プロセッサ６１０に結合されると共にビデオカメラ６７０などのカメラにも結合されている。ディスプレイコントローラ６２６は、プロセッサ６１０およびディスプレイ装置６２８に結合される。符号器／復号器（ＣＯＤＥＣ）６３４も、プロセッサ６１０に結合されてもよい。スピーカ６３６およびマイクロフォン６３８が、ＣＯＤＥＣ６３４に結合されてもよい。無線インタフェース６４０が、プロセッサ６１０および無線アンテナ６４２に結合されてもよい。
ある特定の実施形態では、プロセッサ６１０、ディスプレイコントローラ６２６、メモリ６３２、ＣＯＤＥＣ６３４、無線インタフェース６４０、およびカメラインタフェース６６８は、システムインパッケージまたはシステムオンチップデバイス６２２に含まれる。ある特定の実施形態では、入力デバイス６３０および電源６４４は、システムオンチップデバイス６２２に結合される。また、ある特定の実施形態では、図６に示すように、ディスプレイ装置６２８、入力デバイス６３０、スピーカ６３６、マイクロフォン６３８、無線アンテナ６４２、ビデオカメラ６７０、および電源６４４は、システムオンチップデバイス６２２の外部にある。しかし、ディスプレイ装置６２８、入力デバイス６３０、スピーカ６３６、マイクロフォン６３８、無線アンテナ６４２、ビデオカメラ６７０、および電源６４４のそれぞれは、インタフェースまたはコントローラなどのシステムオンチップデバイス６２２のコンポーネントに結合することができる。
前述の開示したデバイスおよび機能（例えば図１、図２、図３または図４のデバイス、図５の方法、またはそれらの任意の組み合わせなど）は、コンピュータ可読媒体に記憶されたコンピュータファイル（例えば、ＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）の中に設計および構成されてもよい。そのようなファイルの一部または全部は、そのようなファイルに基づいてデバイスを製造する製造者（ｆａｂｒｉｃａｔｉｏｎ ｈａｎｄｌｅｒ）に提供されてもよい。結果として得られる生産物は、半導体ウェハを含み、次いでこの半導体ウェハは、半導体ダイに切断され、半導体チップにパッケージされる。次いで、半導体チップは電子機器に用いられる。図７は、電子機器製造プロセス７００のある特定の例示的な実施形態を示す。
物理デバイス情報７０２は、リサーチコンピュータ７０６などで、製造プロセス７００に受信される。物理デバイス情報７０２は、図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、図４のメモリアレイ４８０、図４のメモリセル４８２、図４のＭＴＪ構造４０１、またはそれらの任意の組み合わせなどの半導体デバイスの少なくとも１つの物理特性を表す設計情報を含み得る。例えば、物理デバイス情報７０２は、物理パラメータと、材料特性と、リサーチコンピュータ７０６に結合したユーザインタフェース７０４を介して入力される構造情報とを含み得る。リサーチコンピュータ７０６は、メモリ７１０などのコンピュータ可読媒体に結合した１つまたは複数のプロセシングコアなどのプロセッサ７０８を含む。メモリ７１０は、ファイルフォーマットに適合すると共にライブラリファイル７１２を生成するように、プロセッサ７０８に物理デバイス情報７０２を変換させるように実行可能であるコンピュータ可読命令を記憶することができる。
ある特定の実施形態では、ライブラリファイル７１２は、変換した設計情報を含む少なくとも１つのデータファイルを含む。例えば、ライブラリファイル７１２は、電子設計自動化（ＥＤＡ）ツール７２０での使用のために用意される図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、図４のメモリアレイ４８０、図４のメモリセル４８２、図４のＭＴＪ構造４０１、またはそれらの任意の組み合わせが含まれる半導体デバイスのライブラリを含み得る。
ライブラリファイル７１２は、メモリ７１８に結合した１つまたは複数のプロセシングコアなどのプロセッサ７１６を含む設計コンピュータ７１４で、ＥＤＡツール７２０と共に使用され得る。ＥＤＡツール７２０は、設計コンピュータ７１４のユーザが、ライブラリファイル７１２の図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、図４のメモリアレイ４８０、図４のメモリセル４８２、図４のＭＴＪ構造４０１、またはそれらの任意の組み合わせを用いて回路を設計することを可能にするように、メモリ７１８にプロセッサ実行可能命令として記憶することができる。例えば、設計コンピュータ７１４のユーザは、設計コンピュータ７１４に結合したユーザインタフェース７２４によって回路設計情報７２２を入力することができる。回路設計情報７２２は、図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、図４のメモリアレイ４８０、図４のメモリセル４８２、図４のＭＴＪ構造４０１、またはそれらの任意の組み合わせなどの半導体デバイスの少なくとも１つの物理特性を表す設計情報を含むことができる。例示のため、回路設計特性は、特定の回路および回路設計における他の要素との関係の識別表示、位置情報、特徴サイズ情報、配線情報、または半導体デバイスの物理特性を表す他の情報を含み得る。
設計コンピュータ７１４は、回路設計情報７２２を含む設計情報を、ファイルフォーマットに適合するように変換するように構成され得る。例示のため、ファイルフォーメーションは、平面幾何形状、テキストラベル、およびグラフィックデータシステム（ＧＤＳＩＩ）ファイルフォーマットなどの階層フォーマットでの回路レイアウトについての他の情報を表すデータベースのバイナリファイルフォーマットを含み得る。設計コンピュータ７１４は、他の回路または情報に加えて、図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、図４のメモリアレイ４８０、図４のメモリセル４８２、図４のＭＴＪ構造４０１、またはそれらの任意の組み合わせを記述する情報を含む、ＧＤＳＩＩファイル７２６などの変換した設計情報を含むデータファイルを生成するように構成され得る。例示のため、データファイルは、図４のメモリアレイ４８０を含むと共に、ＳＯＣ内に追加の電子回路およびコンポーネントも含むシステムオンチップ（ＳＯＣ）に対応する情報を含み得る。
ＧＤＳＩＩファイル７２６は、ＧＤＳＩＩファイル７２６中の変換した情報に従って、図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、図４のメモリアレイ４８０、図４のメモリセル４８２、図４のＭＴＪ構造４０１、またはそれらの任意の組み合わせを製造するための製造プロセス７２８で受信され得る。例えば、デバイス製造プロセスは、代表的なマスク７３２として例示されるフォトリソグラフィ処理に使用されるマスクなどの１つまたは複数のマスクを生成するために、ＧＤＳＩＩファイル７２６をマスク製造者７３０に提供することを含むことができる。マスク７３２は、１つまたは複数のウェハ７３４を生成するために製造プロセス中に使用することができ、１つまたは複数のウェハ７３４は、検査され、代表的なダイ７３６などのダイに分離することができる。ダイ７３６は、図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、図４のメモリアレイ４８０、図４のメモリセル４８２、図４のＭＴＪ構造４０１、またはそれらの任意の組み合わせを含む回路を備える。
ダイ７３６は、ダイ７３６が代表的なパッケージ７４０に組み込まれるパッケージングプロセス７３８に与えることができる。例えば、パッケージ７４０は、システムインパッケージ（ＳｉＰ）構成などの単一のダイ７３６または複数のダイを含むことができる。パッケージ７４０は、電子素子技術連合評議会（ＪＥＤＥＣ）規格などの１つまたは複数の規格または仕様に準拠するように構成することができる。
パッケージ７４０に関する情報は、コンピュータ７４６に記憶されるコンポーネントライブラリなどを介して様々な製品設計者に配布することができる。コンピュータ７４６は、メモリ７５０に結合した１つまたは複数のプロセシングコアなどのプロセッサ７４８を含むことができる。プリント回路基板（ＰＣＢ）ツールは、ユーザインタフェース７４４を介してコンピュータ７４６のユーザから受信されるＰＣＢ設計情報７４２を処理するためのプロセッサ実行可能命令としてメモリ７５０に記憶することができる。ＰＣＢ設計情報７４２は、回路基板上のパッケージされた半導体デバイスの物理的な位置情報を含むことができ、このパッケージされた半導体デバイスは、図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、図４のメモリアレイ４８０、図４のメモリセル４８２、図４のＭＴＪ構造４０１、またはそれらの任意の組み合わせを含むパッケージ７４０に対応する。
コンピュータ７４６は、ＰＣＢ設計情報７４２を変換して、回路基板上のパッケージされた半導体デバイスの物理的な位置情報、ならびにトレースおよびバイアなどの電気的接続のレイアウトを含むデータを有するＧＥＲＢＥＲファイル７５２などのデータファイルを生成するように構成することができ、ここで、パッケージされた半導体デバイスは、図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、図４のメモリアレイ４８０、図４のメモリセル４８２、図４のＭＴＪ構造４０１、またはそれらの任意の組み合わせを含むパッケージ７４０に対応する。他の実施形態では、ＰＣＢ設計情報の変換によって生成したデータファイルは、ＧＥＲＢＥＲフォーマットとは異なるフォーマットを有してもよい。
ＧＥＲＢＥＲファイル７５２を基板組立プロセス７５４で受信し、ＧＥＲＢＥＲファイル７５２を使用して、ＧＥＲＢＥＲファイル７５２内に記憶された設計情報に従って製造される代表的なＰＣＢ ７５６などのＰＣＢを作製することができる。例えば、ＧＥＲＢＥＲファイル７５２は、ＰＣＢ製造プロセスの様々なステップを実行するための１つまたは複数の機械にアップロードすることができる。ＰＣＢ ７５６に、パッケージ７４０を含む電子コンポ―ネントを実装して、代表的なプリント回路アセンブリ（ＰＣＡ）７５８を形成することができる。
ＰＣＡ ７５８は、製品製造プロセス７６０で受け取られ、第１の代表的な電子機器７６２および第２の代表的な電子機器７６４などの１つまたは複数の電子機器に組み込むことができる。例示的で非限定的な例として、第１の代表的な電子機器７６２、第２の代表的な電子機器７６４、または両者は、セットトップボックス、音楽プレイヤ、ビデオプレイヤ、エンタテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータの群から選択されてもよい。別の例示的で非限定的な例として、電子機器７６２および７６４のうちの１つまたは複数は、携帯電話、ハンドヘルド式パーソナル通信システム（ＰＣＳ）ユニットなどの遠隔装置、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）を利用可能な装置、ナビゲーション装置、メータ読み取り装置（ｍｅｔｅｒ ｒｅａｄｉｎｇ ｅｑｕｉｐｍｅｎｔ）などの固定位置データユニット、あるいはデータもしくはコンピュータ命令、またはそれらの任意の組み合わせを記憶または取り出す任意の他の装置であってもよい。図７は、本開示の教示による遠隔装置を示すが、本開示は、これらの典型的な例示の装置に限定されない。本開示の実施形態は、メモリおよびオンチップ回路を含むアクティブな集積回路を備える任意の装置に適切に用いることができる。
したがって、図１のＭＴＪデバイス１００、図２のＭＴＪデバイス２００、図３のＭＴＪデバイス３０１、図４のメモリアレイ４８０、図４のメモリセル４８２、図４のＭＴＪ構造４０１、またはそれらの任意の組み合わせは、例示的なプロセス７００に記載したように、製造され、処理され、電子機器に組み込まれ得る。図１〜図５に関して開示した実施形態の１つまたは複数の態様は、ライブラリファイル７１２、ＧＤＳＩＩファイル７２６、およびＧＥＲＢＥＲファイル７５２内などの様々な処理段階に含まれてもよく、ならびにリサーチコンピュータ７０６のメモリ７１０、設計コンピュータ７１４のメモリ７１８、コンピュータ７４６のメモリ７５０、基板組立プロセス７５４など様々な段階で使用される１つまたは複数の他のコンピュータまたはプロセッサ（図示せず）のメモリに記憶されてもよく、１つまたは複数の他の物理的な実施形態、例えば、マスク７３２、ダイ７３６、パッケージ７４０、ＰＣＡ７５８、プロトタイプの回路またはデバイス（図示せず）などの他の生産物、またはそれらの任意の組み合わせなどに組み込むこともできる。例えば、ＧＤＳＩＩファイル７２６または製造プロセス７２８は、コンピュータによって実行可能な命令を記憶するコンピュータ可読有形媒体を含んでもよく、そのような命令には、磁気トンネル接合構造のトンネルバリア層の上方に自由層の形成を開始するためのコンピュータによって実行可能である命令、および自由層の上方にナノ酸化物層を含むスピントルク強化層の形成を開始するためのコンピュータによって実行可能である命令が含まれる。物理的なデバイス設計から最終製品に至るまで様々な代表的な製造段階を示したが、他の実施形態において、より少ない段階が使用されてもよく、または追加の段階が含まれてもよい。同様に、プロセス７００は、単一のエンティティ（ｅｎｔｉｔｙ）によって実行されてもよく、またはプロセス７００の様々な段階を実行する１つまたは複数のエンティティによって実行されてもよい。
当業者は、本明細書に開示した実施形態に関連して説明される様々な例示的な論理ブロック、構成、モジュール、回路、および方法のステップは、電子ハードウェア、処理装置によって実行されるコンピュータソフトウェア、または両者の組み合わせとして実装できることがさらに理解されよう。様々な例示的なコンポーネント、ブロック、構成、モジュール、回路、およびステップは、その機能に関して全体的に上述した。そのような機能が、ハードウェアとして実装されるか、実行可能な処理命令として実装されるかは、特定のアプリケーションおよびシステム全体に課せられた設計制限に依存する。当業者は、特定のアプリケーションごとに様々なやり方で上記の機能を実装することができるが、そのような実装の決定は、本開示の範囲から逸脱させるものとして解釈されるべきではない。
本明細書に開示した実施形態に関連して説明される方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、またはその２つの組み合わせにおいて直接具体化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）、スピン注入磁化反転型磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ：ｓｐｉｎ−ｔｏｒｑｕｅ−ｔｒａｎｓｆｅｒ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、プログラマブル読み出し専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、または当技術分野で知られている任意の他の形態の記憶媒体に存在し得る。典型的な記憶媒体は、プロセッサが、記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替例では、記憶媒体は、プロセッサに一体化していてもよい。プロセッサおよび記憶媒体は、特定用途向け集積回路（ＡＳＩＣ）に存在し得る。ＡＳＩＣは、コンピューティングデバイスまたはユーザ端末に存在し得る。代替例では、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末においてディスクリートコンポーネントとして存在してもよい。
開示した実施形態の先の説明は、当業者が開示した実施形態を作製または使用することを可能にするように与えられる。これらの実施形態の様々な修正形態は、当業者には容易に明らかであろうし、本明細書中に定めた原理は、本開示の範囲から逸脱することなく、他の実施形態に適用されてもよい。したがって、本開示は、本明細書に示す実施形態に限定されるものではなく、添付の特許請求の範囲によって定義される原理および新規な特徴と一致するできる限り最も広い範囲に与えられるべきである。
１００ 磁気トンネル接合（ＭＴＪ）デバイス
１０２ 底部接点
１０４ 反強磁性（ＡＦ）ピンニング層
１０６ ＣｏＦｅ強磁性層
１０８ Ｒｕ非磁性層
１１０ ＣｏＦｅＢ強磁性層
１１２ ピン止め層
１１４ トンネルバリア層
１１６ 自由層
１１８ ナノ酸化物層
１２０ 上部接点
１２２ 伝導島
１２４ 伝導路
１２６ 絶縁材料、酸化アルミニウムＡｌ２Ｏ３絶縁材料
２００ 磁気トンネル接合（ＭＴＪ）デバイス
２０２ 底部接点
２０４ 反強磁性（ＡＦ）ピンニング層
２０６ ＣｏＦｅ強磁性層
２０８ Ｒｕ非磁性層
２１０ ＣｏＦｅＢ強磁性層
２１２ ピン止め層
２１４ トンネルバリア層
２１６ 自由層
２１８ ナノ酸化物層
２２０ 上部接点
２２２ キャッピング層
２２４ 伝導路
２２６ 絶縁材料
２２８ 第１の強磁性層
２３０ 第２の強磁性層
３００ スピン注入磁化反転型磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）
３０１ 磁気トンネル接合（ＭＴＪ）デバイス
３０２ ビット線アクセス電極
３０３ シード層
３０４ 反強磁性（ＡＦ）ピンニング層
３０６ ピン止め層
３０８ トンネルバリア層
３１０ 第１の強磁性部
３１２ 自由層
３１４ アクセストランジスタ電極
３１６ アクセストランジスタ
３１８ ビット線
３１９ ワード線
３２０ ソース、ソース接点
３２２ 読み出し動作
３２４ 磁気モーメント
３２５ 磁気モーメント
３２６ 基板
３４０ 距離ｄ１
３４２ 距離ｄ２
３９０ 第２の強磁性部
３９２ ナノ酸化物層
４００ メモリシステム
４０１ ＭＴＪ構造
４０２ 上部接点
４０３ シード層
４０４ 反強磁性（ＡＦ）ピンニング層
４０６ ピン止め層
４０８ トンネルバリア層
４１０ 第１の強磁性部
４１２ 自由層
４１８ 底部接点
４２２ ビット線
４２４ 磁気モーメント
４２５ ピン止めした磁気モーメント、磁気モーメント
４２８ アクセストランジスタ
４３０ ワード線
４３２ ソース線
４７０ 論理ハイ値Ｒ１
４７２ 論理ロー値Ｒ０
４８０ メモリアレイ
４８２ メモリセル
４８４ センス増幅器
４８６ 増幅器出力
４９０ 第２の強磁性部
４９２ ナノ酸化物層
５００ 例示的な実施形態
６００ システム
６１０ プロセッサ、デジタル信号プロセッサ（ＤＳＰ）
６２２ システムインパッケージまたはシステムオンチップデバイス、システムオンチップデバイス
６２６ ディスプレイコントローラ
６２８ ディスプレイ装置
６３０ 入力デバイス
６３２ メモリ
６３４ 符号器／復号器（ＣＯＤＥＣ）
６３６ スピーカ
６３８ マイクロフォン
６４０ 無線インタフェース
６４２ 無線アンテナ
６４４ 電源
６６４ ナノ酸化物層を備えるＭＴＪ構造を有するモジュール
６６７ ソフトウェア
６６８ カメラインタフェース
６７０ ビデオカメラ
７００ 電子機器製造プロセス、製造プロセス
７０２ 物理デバイス情報
７０４ ユーザインタフェース
７０６ リサーチコンピュータ
７０８ プロセッサ
７１０ メモリ
７１２ ライブラリファイル
７１４ 設計コンピュータ
７１６ プロセッサ
７１８ メモリ
７２０ 電子設計自動化（ＥＤＡ）ツール
７２２ 回路設計情報
７２４ ユーザインタフェース
７２６ ＧＤＳＩＩファイル
７２８ 製造プロセス
７３０ マスク製造者
７３２ マスク
７３４ ウェハ
７３６ ダイ
７３８ パッケージングプロセス
７４０ パッケージ
７４２ ＰＣＢ設計情報
７４４ ユーザインタフェース
７４６ コンピュータ
７４８ プロセッサ
７５０ メモリ
７５２ ＧＥＲＢＥＲファイル
７５４ 基板組立プロセス
７５６ ＰＣＢ
７５８ プリント回路アセンブリ（ＰＣＡ）
７６０ 製品製造プロセス
７６２ 第１の代表的な電子機器
７６４ 第２の代表的な電子機器

Claims (52)

  1. 磁気トンネル接合デバイスを備える装置であって、
    前記磁気トンネル接合デバイスが、
    自由層と、
    前記自由層に応答するスピントルク強化層とを備え、前記スピントルク強化層が、ナノ酸化物層を含む装置。
  2. 前記ナノ酸化物層が、非磁性金属合金の酸化層を含む、請求項１に記載の装置。
  3. 前記自由層が単層である、請求項１に記載の装置。
  4. 前記自由層が、２つの強磁性層からなる複合層である、請求項１に記載の装置。
  5. 前記自由層が、非磁性スペーサ層を挟む２つの強磁性層からなる複合層である、請求項１に記載の装置。
  6. 前記自由層が合成反強磁性層である、請求項１に記載の装置。
  7. 前記自由層が合成強磁性層である、請求項１に記載の装置。
  8. 前記ナノ酸化物層を含む前記スピントルク強化層が、前記ナノ酸化物層を通じて延びる伝導性材料の１つまたは複数の伝導島と、前記ナノ酸化物層を通じて延びる伝導性材料の１つまたは複数の伝導路とをさらに備え、前記１つまたは複数の伝導島および前記１つまたは複数の伝導路が、絶縁材料によって囲まれる、請求項１に記載の装置。
  9. 前記スピントルク強化層が、前記磁気トンネル接合デバイスのトンネル磁気抵抗（ＴＭＲ）を実質的に減少させることなく、臨界スイッチング電流密度閾値を減少させる、請求項１に記載の装置。
  10. 前記トンネル磁気抵抗（ＴＭＲ）が、前記磁気トンネル接合デバイスの第１の状態における第１の抵抗と前記磁気トンネル接合デバイスの第２の状態における第２の抵抗との間の差と、前記磁気トンネル接合デバイスの前記第２の状態における前記第２の抵抗との比である、請求項９に記載の装置。
  11. 前記自由層に隣接したトンネルバリア層をさらに備える、請求項１に記載の装置。
  12. 前記スピントルク強化層に隣接したキャッピング層をさらに備える、請求項１に記載の装置。
  13. 少なくとも１つの半導体ダイに組み込まれる、請求項１に記載の装置。
  14. 前記磁気トンネル接合デバイスを含むメモリアレイをさらに備える、請求項１に記載の装置。
  15. セットトップボックス、音楽プレイヤ、ビデオプレイヤ、エンタテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに備え、前記デバイスの中に前記メモリアレイが組み込まれる、請求項１４に記載の装置。
  16. 磁気トンネル接合デバイスを備える装置であって、
    前記磁気トンネル接合デバイスが、
    自由層と、
    前記自由層に隣接したトンネルバリア層と、
    前記自由層に隣接したスピントルク強化層とを備え、前記スピントルク強化層が、ナノ酸化物層を含み、前記スピントルク強化層が、前記自由層と前記磁気トンネル接合デバイスの電気接点との間にある装置。
  17. 前記トンネルバリア層に隣接したピン止め層をさらに備える、請求項１６に記載の装置。
  18. 前記スピントルク強化層に隣接したキャッピング層をさらに備える、請求項１６に記載の装置。
  19. 前記スピントルク強化層が、前記磁気トンネル接合デバイスの抵抗を実質的に増加させることなく、臨界スイッチング電流密度閾値を減少させる、請求項１６に記載の装置。
  20. 少なくとも１つの半導体ダイに組み込まれる、請求項１６に記載の装置。
  21. 前記磁気トンネル接合デバイスを含むメモリアレイをさらに備える、請求項１６に記載の装置。
  22. セットトップボックス、音楽プレイヤ、ビデオプレイヤ、エンタテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに備え、前記デバイスの中に前記メモリアレイが組み込まれる、請求項２１に記載の装置。
  23. 磁気トンネル接合デバイスを備える装置であって、
    前記磁気トンネル接合デバイスが、
    閾値電流密度を超えるスピン偏極電流によってプログラム可能である磁気モーメントの向きとしてデータ値を記憶する手段と、
    バリアを通じた伝導電子の量子力学的トンネル効果によって前記伝導電子を前記記憶する手段に供給するトンネルバリア手段と、
    前記磁気トンネル接合デバイスのトンネル磁気抵抗（ＴＭＲ）を実質的に減少させることなく、臨界スイッチング電流密度閾値を減少させるスピントルク強化手段とを備え、前記スピントルク強化手段が、ナノ酸化物層を含み、前記記憶する手段が、前記トンネルバリア手段と前記スピントルク強化手段の間に配置される装置。
  24. 前記ナノ酸化物層が、非磁性金属合金の酸化層を含む、請求項２３に記載の装置。
  25. 少なくとも１つの半導体ダイに組み込まれる、請求項２３に記載の装置。
  26. 前記記憶する手段と、前記トンネルバリア手段と、前記スピントルク強化手段とを備える前記磁気トンネル接合デバイスを含むメモリアレイをさらに備える、請求項２３に記載の装置。
  27. セットトップボックス、音楽プレイヤ、ビデオプレイヤ、エンタテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに備え、前記デバイスの中に前記メモリアレイが組み込まれる、請求項２６に記載の装置。
  28. 磁気トンネル接合構造のトンネルバリア層の上方に自由層を形成するステップと、
    前記自由層の上方に、ナノ酸化物層を含むスピントルク強化層を形成するステップと
    を含む方法。
  29. 前記自由層に隣接したトンネルバリア層を形成するステップ
    をさらに含む、請求項２８に記載の方法。
  30. 前記トンネルバリア層に隣接したピン止め層を形成するステップ
    をさらに含む、請求項２９に記載の方法。
  31. 前記ナノ酸化物層が、非磁性金属合金を酸化させることによって形成される、請求項２８に記載の方法。
  32. 前記スピントルク強化層の上方にキャッピング層を形成するステップをさらに含む、請求項２８に記載の方法。
  33. 前記自由層を形成するステップ、および前記スピントルク強化層を形成するステップが、電子機器に組み込まれたプロセッサによって制御される、請求項２８に記載の方法。
  34. 磁気トンネル接合構造のトンネルバリア層の上方に自由層を形成する第１のステップと、
    前記自由層の上方に、ナノ酸化物層を含むスピントルク強化層を形成する第２のステップと
    を含む方法。
  35. 前記トンネルバリア層に隣接したピン止め層を形成する第３のステップと、
    前記スピントルク強化層の上方にキャッピング層を形成する第４のステップと
    をさらに含む、請求項３４に記載の方法。
  36. 前記第１のステップおよび前記第２のステップが、電子機器に組み込まれたプロセッサによって制御される、請求項３４に記載の方法。
  37. コンピュータによって実行可能な命令を記憶するコンピュータ可読有形媒体であって、前記命令が、
    磁気トンネル接合構造のトンネルバリア層の上方に自由層の形成を開始するための前記コンピュータによって実行可能である命令と、
    前記自由層の上方に、ナノ酸化物層を含むスピントルク強化層の形成を開始するための前記コンピュータによって実行可能である命令と
    を含む、コンピュータ可読有形媒体。
  38. 前記命令が、
    前記自由層に隣接したピン止め層の形成を開始するための前記コンピュータによって実行可能である命令をさらに含む、請求項３７に記載のコンピュータ可読有形媒体。
  39. 前記命令が、
    ピン止め層に隣接したピンニング層の形成を開始するための前記コンピュータによって実行可能である命令をさらに含む、請求項３７に記載のコンピュータ可読有形媒体。
  40. 自由層、
    前記自由層に隣接したトンネルバリア層、および
    前記自由層に隣接した、ナノ酸化物層を含むスピントルク強化層
    を含む半導体デバイスの少なくとも１つの物理特性を表す設計情報を受信するステップと、
    前記設計情報を、ファイルフォーマットに適合するように変換するステップと、
    変換した前記設計情報を含むデータファイルを生成するステップと
    を含む方法。
  41. 前記ナノ酸化物層が、非磁性金属合金の酸化層を含む、請求項４０に記載の方法。
  42. 前記データファイルが、ＧＤＳＩＩフォーマットを有する、請求項４０に記載の方法。
  43. 半導体デバイスに対応する設計情報を含むデータファイルを受信するステップと、
    前記設計情報に従って前記半導体デバイスを製造するステップとを含む方法であって、前記半導体デバイスが、
    自由層と、
    前記自由層に隣接したトンネルバリア層と、
    前記自由層に隣接した、ナノ酸化物層を含むスピントルク強化層と
    を備える、方法。
  44. 前記ナノ酸化物層が、非磁性金属合金の酸化層を含む、請求項４３に記載の方法。
  45. 前記データファイルが、ＧＤＳＩＩフォーマットを有する、請求項４３に記載の方法。
  46. 自由層
    前記自由層に隣接したトンネルバリア層、および
    前記自由層に隣接した、ナノ酸化物層を含むスピントルク強化層
    を備える構造
    を備えるパッケージされた半導体デバイスの、回路基板上の物理的な位置情報を含む設計情報を受信するステップと、
    前記設計情報を変換してデータファイルを生成するステップと
    を含む方法。
  47. 前記ナノ酸化物層が、非磁性金属合金の酸化層を含む、請求項４６に記載の方法。
  48. 前記データファイルが、ＧＥＲＢＥＲフォーマットを有する、請求項４６に記載の方法。
  49. 回路基板上のパッケージされた半導体デバイスの物理的な位置情報を含む設計情報を含むデータファイルを受信するステップと、
    前記設計情報に従って前記パッケージされた半導体デバイスを受け入れるように構成される前記回路基板を製造するステップとを含み、前記パッケージされた半導体デバイスが、
    自由層
    前記自由層に隣接したトンネルバリア層、および
    前記自由層に隣接した、ナノ酸化物層を含むスピントルク強化層
    を備える少なくとも１つのメモリセルを備える半導体メモリアレイを含む、方法。
  50. 前記ナノ酸化物層が、非磁性金属合金の酸化層を含む、請求項４９に記載の方法。
  51. 前記データファイルが、ＧＥＲＢＥＲフォーマットを有する、請求項４９に記載の方法。
  52. セットトップボックス、音楽プレイヤ、ビデオプレイヤ、エンタテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに前記回路基板を組み込むステップをさらに含む、請求項４９に記載の方法。
JP2012515192A 2009-06-11 2010-06-11 磁気トンネル接合デバイスおよびその製造 Pending JP2012530360A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/482,730 US8363459B2 (en) 2009-06-11 2009-06-11 Magnetic tunnel junction device and fabrication
US12/482,730 2009-06-11
PCT/US2010/038362 WO2010144836A1 (en) 2009-06-11 2010-06-11 Magnetic tunnel junction device and fabrication

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014076995A Division JP2014140068A (ja) 2009-06-11 2014-04-03 磁気トンネル接合デバイスおよびその製造

Publications (1)

Publication Number Publication Date
JP2012530360A true JP2012530360A (ja) 2012-11-29

Family

ID=42732011

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012515192A Pending JP2012530360A (ja) 2009-06-11 2010-06-11 磁気トンネル接合デバイスおよびその製造
JP2014076995A Pending JP2014140068A (ja) 2009-06-11 2014-04-03 磁気トンネル接合デバイスおよびその製造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014076995A Pending JP2014140068A (ja) 2009-06-11 2014-04-03 磁気トンネル接合デバイスおよびその製造

Country Status (8)

Country Link
US (2) US8363459B2 (ja)
EP (1) EP2441100B1 (ja)
JP (2) JP2012530360A (ja)
KR (2) KR101401568B1 (ja)
CN (1) CN102804438A (ja)
ES (1) ES2567028T3 (ja)
TW (1) TWI418068B (ja)
WO (1) WO2010144836A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002281A (ja) * 2013-06-17 2015-01-05 ソニー株式会社 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
US8531902B2 (en) * 2011-06-30 2013-09-10 Qualcomm Incorporated Sensing circuit
US9172030B2 (en) 2011-07-15 2015-10-27 The Johns Hopkins University Magneto-electronic devices and methods of production
US8592929B2 (en) 2011-09-12 2013-11-26 Qualcomm Incorporated Symmetrically switchable spin-transfer-torque magnetoresistive device
US8823118B2 (en) * 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
KR101266792B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
US8796797B2 (en) 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
CN103323796B (zh) * 2013-06-21 2015-07-29 中国人民解放军国防科学技术大学 一种以石墨烯作为势垒层的mtj磁场传感器
US9236563B2 (en) * 2013-09-09 2016-01-12 Yutaka Hashimoto Magnetic memory device and method of manufacturing the magnetic memory device
US10050083B2 (en) 2014-05-21 2018-08-14 Avalanche Technology, Inc. Magnetic structure with multilayered seed
US10438997B2 (en) 2014-05-21 2019-10-08 Avalanche Technology, Inc. Multilayered seed structure for magnetic memory element including a CoFeB seed layer
US10347691B2 (en) 2014-05-21 2019-07-09 Avalanche Technology, Inc. Magnetic memory element with multilayered seed structure
US9496489B2 (en) * 2014-05-21 2016-11-15 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure
US9444035B2 (en) * 2014-09-10 2016-09-13 Qualcomm Incorporated Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication
WO2016039696A1 (en) * 2014-09-11 2016-03-17 Agency For Science, Technology And Research Magnetic element and method of fabrication thereof
KR101705962B1 (ko) * 2015-01-19 2017-02-14 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
JP2016174103A (ja) 2015-03-17 2016-09-29 株式会社東芝 磁気記憶素子及び磁気メモリ
CN107534082B (zh) * 2015-05-28 2021-12-28 英特尔公司 具有自旋轨道转矩效应的异或逻辑装置
US9831422B2 (en) 2015-10-21 2017-11-28 Samsung Electronics Co., Ltd. Magnetic memory devices having perpendicular magnetic tunnel junction
US9825217B1 (en) * 2016-05-18 2017-11-21 Samsung Electronics Co., Ltd. Magnetic memory device having cobalt-iron-beryllium magnetic layers
CN107481755A (zh) * 2016-06-13 2017-12-15 中电海康集团有限公司 一种多态磁性存储器的位元结构
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
KR102574163B1 (ko) 2016-08-31 2023-09-06 삼성전자주식회사 자기 메모리 장치
US9876164B1 (en) 2016-10-01 2018-01-23 Samsung Electronics Co., Ltd. Method and system for providing a low moment free layer magnetic junction usable in spin transfer torque applications
WO2019005157A1 (en) * 2017-06-30 2019-01-03 Intel Corporation PERPENDICULAR SPIN TRANSFER TORQUE MEMORY DEVICES (PSTTM) WITH IMPROVED STABILITY AND HIGH TUNNEL MAGNEORESISTANCE RATES, AND METHODS OF FORMING THE SAME
US20190066746A1 (en) 2017-08-28 2019-02-28 Qualcomm Incorporated VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US10665773B2 (en) * 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US10431275B2 (en) * 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
CN109300922B (zh) * 2018-10-15 2020-09-01 上海大学 一种基于电子自旋的高效太赫兹发射芯片及其制作方法
DE102019126956A1 (de) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive direktzugriffsspeicherzelle des stabtyps
US11342015B1 (en) * 2020-11-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
US11957063B2 (en) * 2021-08-28 2024-04-09 Yimin Guo Magnetoresistive element having a nano-current-channel structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303231A (ja) * 2004-04-16 2005-10-27 Sony Corp 磁気メモリ装置
JP2006114868A (ja) * 2004-09-17 2006-04-27 Toshiba Corp 磁気記録素子及びそれを用いた磁気記録装置
JP2007115960A (ja) * 2005-10-21 2007-05-10 Toshiba Corp 磁気抵抗効果素子の製造方法
JP2007220854A (ja) * 2006-02-16 2007-08-30 Toshiba Corp 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
JP2007221135A (ja) * 2006-02-13 2007-08-30 Headway Technologies Inc Ｃｐｐ型ｇｍｒ素子の電流狭窄構造およびその形成方法
JP2007537608A (ja) * 2004-05-11 2007-12-20 グランディス インコーポレイテッド スピンバリア増強磁気抵抗効果素子およびそれを用いた磁気メモリ
JP2008060569A (ja) * 2006-08-29 2008-03-13 Internatl Business Mach Corp <Ibm> シリコン・オン・インシュレータ基板上に形成された薄膜相変化メモリ・セル、その形成方法、および１つ以上のメモリ・セルを含む集積回路
JP2008310573A (ja) * 2007-06-14 2008-12-25 Denso Wave Inc Ｃａｄ図面の表示方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979586B2 (en) * 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
JP4822680B2 (ja) * 2004-08-10 2011-11-24 株式会社東芝 磁気抵抗効果素子の製造方法
US7489541B2 (en) * 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2007281087A (ja) * 2006-04-04 2007-10-25 Hitachi Global Storage Technologies Netherlands Bv 積層体、その製造方法及び磁気抵抗効果ヘッド
JP2009081315A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8470462B2 (en) * 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303231A (ja) * 2004-04-16 2005-10-27 Sony Corp 磁気メモリ装置
JP2007537608A (ja) * 2004-05-11 2007-12-20 グランディス インコーポレイテッド スピンバリア増強磁気抵抗効果素子およびそれを用いた磁気メモリ
JP2006114868A (ja) * 2004-09-17 2006-04-27 Toshiba Corp 磁気記録素子及びそれを用いた磁気記録装置
JP2007115960A (ja) * 2005-10-21 2007-05-10 Toshiba Corp 磁気抵抗効果素子の製造方法
JP2007221135A (ja) * 2006-02-13 2007-08-30 Headway Technologies Inc Ｃｐｐ型ｇｍｒ素子の電流狭窄構造およびその形成方法
JP2007220854A (ja) * 2006-02-16 2007-08-30 Toshiba Corp 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
JP2008060569A (ja) * 2006-08-29 2008-03-13 Internatl Business Mach Corp <Ibm> シリコン・オン・インシュレータ基板上に形成された薄膜相変化メモリ・セル、その形成方法、および１つ以上のメモリ・セルを含む集積回路
JP2008310573A (ja) * 2007-06-14 2008-12-25 Denso Wave Inc Ｃａｄ図面の表示方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002281A (ja) * 2013-06-17 2015-01-05 ソニー株式会社 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド

Also Published As

Publication number Publication date
ES2567028T3 (es) 2016-04-19
US20100315863A1 (en) 2010-12-16
US8363459B2 (en) 2013-01-29
TWI418068B (zh) 2013-12-01
KR20130108485A (ko) 2013-10-02
JP2014140068A (ja) 2014-07-31
KR20120027525A (ko) 2012-03-21
US20130130406A1 (en) 2013-05-23
WO2010144836A1 (en) 2010-12-16
CN102804438A (zh) 2012-11-28
KR101387583B1 (ko) 2014-04-23
KR101401568B1 (ko) 2014-06-03
US8912013B2 (en) 2014-12-16
EP2441100A1 (en) 2012-04-18
EP2441100B1 (en) 2016-01-06
TW201110436A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
KR101401568B1 (ko) 자기 터널 정션 디바이스 및 제조
KR101251363B1 (ko) 자기 터널 접합 디바이스 및 제조
JP5753919B2 (ja) 磁気トンネル接合デバイス
JP6000908B2 (ja) スピントルク移動磁気抵抗ランダムアクセスメモリ（ｓｔｔ‐ｍｒａｍ）のソースローディング効果の低減
US8238143B2 (en) Magnetic tunnel junction device and fabrication
KR101411570B1 (ko) 스핀 전달 토크―자기 터널 접합 디바이스 및 동작 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150805