KR101387583B1 - 자기 터널 정션 디바이스 및 제조 - Google Patents

자기 터널 정션 디바이스 및 제조 Download PDF

Info

Publication number
KR101387583B1
KR101387583B1 KR1020127000859A KR20127000859A KR101387583B1 KR 101387583 B1 KR101387583 B1 KR 101387583B1 KR 1020127000859 A KR1020127000859 A KR 1020127000859A KR 20127000859 A KR20127000859 A KR 20127000859A KR 101387583 B1 KR101387583 B1 KR 101387583B1
Authority
KR
South Korea
Prior art keywords
layer
spin torque
magnetic
torque enhancement
delete delete
Prior art date
Application number
KR1020127000859A
Other languages
English (en)
Other versions
KR20120027525A (ko
Inventor
시아오춘 주
승 에이치. 강
시아 리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120027525A publication Critical patent/KR20120027525A/ko
Application granted granted Critical
Publication of KR101387583B1 publication Critical patent/KR101387583B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Abstract

자기 터널링 정션(MTJ) 디바이스 및 제조 방법이 개시된다. 특정 실시예에서, MTJ 디바이스를 포함하는 장치가 개시된다. MTJ 디바이스는 자유층 및 스핀 토크 향상 층을 포함한다. 스핀 토크 향상 층은 나노 산화물층을 포함한다.

Description

자기 터널 정션 디바이스 및 제조{MAGNETIC TUNNEL JUNCTION DEVICE AND FABRICATION}
본 개시물은 일반적으로 자기 터널링 정션(magnetic tunneling junction)(MTJ) 디바이스들 및 제조에 관한 것이다.
MTJ 엘리먼트들은 자기 랜덤 액세스 메모리(MRAM)를 생성하기 위해 사용된다. MTJ 엘리먼트는 전형적으로 핀층(pinned layer), 자기 터널 장벽 및 자유층을 포함하고, 비트 값은 자유층에서 자기 모멘트에 의해 제시된다. MTJ 엘리먼트에 의해 저장된 비트 값은 핀층에 의해 유지되는 고정 자기 모멘트의 방향에 대한 자유층의 자기 모멘트의 방향에 의해 결정된다. 핀층의 자기화는 고정되는 반면, 자유층의 자기화는 스위칭될 수 있다.
전류가 MTJ 엘리먼트를 통해 흐를 때, 자유층의 자기화 방향은 전류 밀도가 임계치, 즉, 임계적 스위칭 전류 밀도(J c )를 초과할 때, 변경될 수 있다. 스핀-토크-전달 모델에 따라, J c 는 유효 댐핑 상수(α eff ), 포화 자기화(M s ) 및 자유층의 두께(t free )에 비례한다, 즉,
Figure 112012002938582-pct00001
. 임계적 스위칭 전류 밀도를 낮추는 것은 STT-MRAN 기술들의 더 작은 칩 영역 및 낮은 전력 소비를 가능하게 하고, 이는 α eff , M s 및 t free 중 하나 이상을 감소시킴에 의해 달성될 수 있다.
MTJ 엘리먼트의 상부 전기 접속부 및 자유층 사이에 배치된 스핀 배리어층은 자유층의 유효 댐핑 상수(αeff )를 감소시킬 수 있다. 하지만, 스핀 배리어층들은 물질들의 산화물, 물질들의 질화물 또는 반-금속층을 포함할 수 있고, 그래서 전형적으로 높은 직렬 저항을 가질 수 있는 전형적으로 절연층들이다. 높은 직렬 저항은 MTJ 디바이스의 터널링 자기저항(TMR)을 낮추고, 이는 STT-MRAM 판독 및 기록 프로세스들에 대한 문제들을 야기한다. 높은 직렬 저항은 비트셀의 기록 추진(driving) 전류 공급 능력을 또한 제한할 수 있다.
MTJ 디바이스의 자유층에 인접한 스핀 토크 향상 층은 나노-산화물 층을 포함할 수 있다. 스핀 토크 향상 층이 MTJ 디바이스의 상부 금속 접촉부 및 자유층 사이에 삽입되어, 스핀 토크 향상 층은 자유층과 인터페이싱하고, 자유층의 유효 댐핑 상수(αeff )를 감소시킨다. 자유층의 유효 댐핑 상수(αeff )의 감소는
Figure 112013079084949-pct00002
이기 때문에 임계적 스위칭 전류 밀도(Jc )를 감소시킨다. 나노-산화물 층을 통하여 연장되는 전류 구속(confined) 경로들은 실질적으로 MTJ 직렬 저항이 증가하지 않도록 하고, 그래서, MTJ 디바이스의 터널링 자기저항(TMR)은 실질적으로 감소하지 않는다.
특정 실시예에서, MTJ 디바이스를 포함하는 장치가 개시된다. MTJ 디바이스는 자유층 및 자유층에 응답하는 스핀 토크 향상 층을 포함하고, 스핀 토크 향상 층은 나노-산화물 층을 포함한다.
다른 특정 실시예에서, MTJ 디바이스를 포함하는 장치가 개시된다. MTJ 디바이스는 자유층, 자유층에 인접한 터널 장벽 층 및 자유층에 인접한 스핀 토크 향상 층을 포함한다. 스핀 토크 향상 층은 나노-산화물 층을 포함한다. 스핀 토크 향상 층은 MTJ 디바이스의 전기 접촉부 및 자유층 사이에 있다.
다른 특정 실시예에서, 임계치 전류 밀도를 초과하는 스핀 극화 전류에 의해 프로그램가능한 자기 모멘트의 배향(orientation)으로서 데이터 값을 저장하기 위한 수단을 포함하는, MTJ 디바이스를 포함하는 장치가 개시된다. MTJ 디바이스는 또한 배리어를 통해 전도 전자들의 양자 기계적 터널링에 의해 저장하기 위한 수단에 전도 전자들을 제공하기 위한 터널링 배리어 수단을 포함한다. MTJ 디바이스는 자기 터널 정션 디바이스의 터널링 자기저항(TMR)을 실질적으로 감소시킴이 없이 임계적 스위칭 전류 밀도 임계치를 감소시키기 위한 스핀 토크 향상 수단을 더 포함한다. 스핀 토크 향상 수단은 나노-산화물 층을 포함하고, 저장하기 위한 수단은 터널링 배리어 수단 및 스핀 토크 향상 수단 사이에 포지셔닝된다.
다른 특정 실시예에서, 자기 터널링 정션(MTJ) 구조의 터널 장벽 층 위에 자유층을 형성하는 단계를 포함하는 방법이 개시된다. 방법은 자유층 위에 스핀 토크 향상 층을 형성하는 단계를 포함한다. 스핀 토크 향상 층은 나노-산화물 층을 포함한다.
개시된 실시예들 중 적어도 하나에 의해 제공되는 하나의 특정 이점은 나노-산화물 층을 포함하는 스핀 토크 향상 층을 포함하지 않는 MTJ 디바이스들에 비하여 자유층의 유효 댐핑 상수(αeff )를 감소시킴으로써 임계적 스위칭 전류 밀도(
Figure 112013079084949-pct00003
)를 감소시키는 것이다. 개시된 실시예들 중 적어도 하나에 의해 제공되는 다른 특정 이점은 나노-산화물 층을 포함하는 스핀 토크 향상 층을 사용하지 않는 MTJ 디바이스들에 비하여 MTJ 디바이스의 터널링 자기저항(TMR)을 감소시키지 않고 MTJ 직렬 저항을 증가시키지 않는 MTJ 구조이다. 본 개시물의 다른 양상들, 이점들 및 특징들은 아래의 섹션들: 도면들의 간단한 설명, 발명을 실시하기 위한 구체적인 내용 및 특허청구범위를 포함하는 전체 출원의 검토 후 명백해질 것이다.
도 1은 나노-산화물 층을 포함하는 스핀 토크 향상 층을 가진 자기 터널링 정션(MTJ) 디바이스의 제 1 예시적인 실시예이다.
도 2는 나노-산화물 층을 포함하는 스핀 토크 향상 층을 가진 자기 터널링 정션(MTJ) 디바이스의 제 2 예시적인 실시예이다.
도 3은 나노-산화물 층을 포함하는 스핀 토크 향상 층을 가진 자기 터널링 정션(MTJ) 디바이스를 포함하는 스핀-토크-전달 자기 랜덤 액세스 메모리(STT-MRAM)의 엘리먼트의 예시적인 실시예이다.
도 4는 나노-산화물 층을 포함하는 스핀 토크 향상 층을 가진 자기 터널링 정션(MTJ) 구조를 포함하는 메모리 어레이의 예시적인 실시예이다.
도 5는 자기 터널링 정션(MTJ) 디바이스를 형성하는 방법의 예시적인 실시예의 흐름도이다.
도 6은 나노-산화물 층을 포함하는 스핀 토크 향상 층을 포함하는 MTJ 구조들을 가지는 모듈을 포함하는 휴대가능한 통신 디바이스의 특정 실시예의 블록도이다.
도 7은 도 1-6에 도시된 스핀 토크 향상 층을 가진 자기 터널링 정션(MTJ) 디바이스들을 사용하기 위한 제작 프로세스를 도시하는 데이터 흐름도이다.
도 1을 참조하면, 나노-산화물 층을 포함하는 스핀 토크 향상 층을 가진 자기 터널링 정션(MTJ) 디바이스의 제 1 예시적인 실시예가 도시되고 일반적으로 100으로 지시된다. MTJ 디바이스(100)는 하부 접촉부(102), 반강자성(AF) 피닝층(pinning layer)(104), 핀층(112), 터널 장벽 층(114), 자유층(116), 나노-산화물 층(118)을 포함하는 스핀 토크 향상 층 및 상부 접촉부(120)를 포함한다. 특정 실시예에서, 핀층(112)은 복합층이고, CoFe 강자성층(106), Ru 비-자기층(108) 및 CoFeB 강자성층(110)을 포함한다.
나노-산화물 층(118)을 포함하는 스핀 토크 향상 층은 자유층(116) 및 상부 접촉부(120)를 접속시키는 스핀 토크 향상 층을 통하여 연장되는 전도 물질의 하나 이상의 전도 아일랜드들(122)을 포함할 수 있다. 나노-산화물 층(118)을 포함하는 스핀 토크 향상 층은 또한 자유층(116) 및 상부 접촉부(120)를 접속시키는 스핀 토크 향상 층을 통하여 연장되는 전도 물질의 하나 이상의 전도 경로들(124)을 가질 수 있다. 하나 이상의 전도 아일랜드들(122) 및 하나 이상의 전도 경로들(124)은 절연 물질(126)에 의해 둘러싸일 수 있다.
특정 실시예에서, 나노-산화물 층(118)을 포함하는 스핀 토크 향상 층은 MTJ 디바이스(100)의 터널링 자기저항(TMR)을 실질적으로 감소시킴이 없이 임계적 스위칭 전류 밀도 임계치를 감소시킨다. 특정 실시예에서, 터널링 자기저항(TMR)은 MTJ 디바이스(100)의 제 2 상태에서의 제 2 저항(Ro)에 대한, MTJ 디바이스(100)의 제 1 상태에서의 제 1 저항(R1) 및 MTJ 디바이스(100)의 제 2 상태에서의 제 2 저항(Ro) 사이의 차이의 비이다. 예를 들어,
Figure 112013079084949-pct00004
. 특정 실시예에서, 나노-산화물 층(118)을 포함하는 스핀 토크 향상 층은 MTJ 디바이스(100)의 저항을 실질적으로 증가시킴이 없이 임계적 스위칭 전류 밀도 임계치를 감소시킨다. 나노-산화물 층(118)을 포함하는 스핀 토크 향상 층은
Figure 112013079084949-pct00005
이기 때문에 임계적 스위칭 전류 밀도 임계치(Jc )를 감소시키기 위해 자유층(116)의 유효 댐핑 상수(αeff )를 감소시킴으로써 자유층(116)에 응답할 수 있다.
특정 실시예에서, 나노-산화물 층(118)을 포함하는 스핀 토크 향상 층은 비-자기 금속 합금의 산화층을 포함할 수 있다. 예를 들어, 나노-산화물 층(118)을 포함하는 스핀 토크 향상 층은 비-자기 합금을 산화시킴으로써 형성될 수 있다. 예를 들어, 비-자기 금속 알루미늄 구리(Al90Cu10) 합금은 자유층(116) 상에 증착될 수 있고 알루미늄 산화물(Al2O3) 절연 물질(126)을 형성하기 위해 산화될 수 있고 이때 Al90Cu10의 산화되지 않은 금속은 하나 이상의 전도 아일랜드들(122) 및 하나 이상의 전도 경로들(124)을 형성한다. 비-자기 금속 알루미늄 구리(Al90Cu10) 합금의 두께는 하나 이상의 전도 아일랜드들(122) 및 하나 이상의 전도 경로들(124)의 수 및 밀도를 제어하도록 변경될 수 있다.
절연 물질(126)은 Mg, Al, B, Si, Ge, W, Nb, Mo, Ta, V, Ti, Cr, Fe, Co, Ni 및 Cu로 구성되는 그룹으로부터의 물질들의 산화물들을 포함할 수 있다. 절연 물질(126)은 또한 Al, B, Si, Ge, Ti 및 Pt로 구성되는 그룹으로부터의 물질들의 질화물을 포함할 수 있다. 절연 물질(126)은 또한 Si, Ge, Ga, Cd, Te, Sb, In, Al, As, Hg, C 및 Cr으로 구성되는 그룹으로부터의 적어도 하나의 물질을 포함할 수 있다. 절연 물질(126)은 또한 Sr2FeMoO6, (La0 .7Sr0 .3)MnO3, NiMnSb, Fe3O4 및 CrO2와 같은 반-금속 물질들을 포함할 수 있다. 하나 이상의 전도 아일랜드들(122) 및 하나 이상의 전도 경로들(124)은 Cu, Ag, Au, Pt, Pd, Ir, Os, Cr, Ta, Mg, Ti, Si, Al, Ni, Fe 및 Co로 구성되는 그룹으로부터의 하나 이상의 물질들을 포함할 수 있다.
도 2를 참조하면, 나노-산화물 층을 포함하는 스핀 토크 향상 층을 가진 자기 터널링 정션(MTJ) 디바이스의 제 2 예시적인 실시예가 도시되고 일반적으로 200으로 표시된다. MTJ 디바이스(200)는 도 1의 MTJ 디바이스(100)와 유사할 수 있다. MTJ 디바이스(200)는 하부 접촉부(202), 반강자성(AF) 피닝층(204), 핀층(212), 터널 장벽 층(214), 자유층(216), 나노-산화물 층(218)을 포함하는 스핀 토크 향상 층, 캡핑층(capping layer)(222) 및 상부 접촉부(220)를 포함한다. 특정 실시예에서, 핀층(212)은 복합층이고, CoFe 강자성층(206), Ru 비-자기층(208) 및 CoFeB 강자성층(210)을 포함한다. 특정 실시예에서, 자유층(216)은 복합층이고, CoFeB와 같은 제 1 강자성층(228) 및 NiFe와 같은 제 2 강자성층(230)을 포함한다.
나노-산화물 층(218)을 포함하는 스핀 토크 향상 층은 도 1의 나노-산화물 층(118)을 포함하는 스핀 토크 향상 층에 유사할 수 있다. 나노-산화물 층(218)을 포함하는 스핀 토크 향상 층은 자유층(216) 및 캡핑층(222)을 접속시키는 스핀 토크 향상 층을 통과하여 연장되는, 도 1의 하나 이상의 전도 아일랜드들(122)에 유사한 전도 물질의 하나 이상의 전도 아일랜드들을 가질 수 있다. 나노-산화물 층(218)을 포함하는 스핀 토크 향상 층은 또한 자유층(216) 및 캡핑층(222)을 또한 접속시키는 스핀 토크 향상 층을 통해 연상되는 전도 물질의 하나 이상의 전도 경로들(224)을 가질 수 있다. 하나 이상의 전도 아일랜드들 및 하나 이상의 전도 경로들(224)은 절연 물질(226)에 의해 둘러싸일 수 있다.
특정 실시예에서, 나노-산화물 층(218)을 포함하는 스핀 토크 향상 층은 MTJ 디바이스(200)의 터널링 자기저항(TMR)을 실질적으로 감소시킴이 없이 임계적 스위칭 전류 밀도 임계치를 감소시킨다. 특정 실시예에서, 나노-산화물 층(218)을 포함하는 스핀 토크 향상 층은 MTJ 디바이스(200)의 저항을 실질적으로 증가함이 없이 임계적 스위칭 전류 밀도 임계치를 감소시킨다.
도 3을 참조하면, 스핀-토크-전달 자기 랜덤 액세스 메모리(STT-MRAM)의 엘리먼트의 제 1 예시적인 실시예가 도시되고 일반적으로 300으로 표시된다. STT-MRAM(300)의 엘리먼트는 기판(326) 상에 액세스 트랜지스터(316) 및 자기 터널링 정션(MTJ) 디바이스(301)를 가지는 메모리 셀을 포함한다. MTJ 디바이스(301)는 액세스 트랜지스터 전극(314), 시드층(303), 반강자성(AF) 피닝층(304), 핀층(306), 터널 장벽 층(308), 자유층(312), 나노-산화물 층(392) 및 비트 라인(318)에 커플링되는 비트 라인 액세스 전극(302)을 포함한다. 특정 실시예에서, 자유층(312)은 제 1 강자성부(310) 및 제 2 강자성부(390)를 포함하는 복합층이다. 액세스 트랜지스터 전극(314)은 액세스 트랜지스터(316)의 드레인 영역(330)에 커플링된다. 액세스 트랜지스터(316)는 워드 라인(319)에 의해 게이팅되고 소스 접촉부(320)에 커플링되는 소스 영역(332)을 가진다.
시드층(303)은 액세스 트랜지스터 전극(314)과 접촉한다. 시드층(303)은 MTJ 필름 증착을 위한 표면을 제공하고 여러 상이한 층들로 구성될 수 있다. AF 피닝층(304)은 시드층(303)과 접촉한다. AF 피닝층(304)은 핀층(306)의 자기 모멘트(325)의 배향이 특정 방향으로 피닝(pinned) 되게 한다. 핀층(306)은 AF 피닝층(304)과 접촉하고 강자성 물질로 구성될 수 있다.
터널 장벽 층(308)은 전자들을 통한 전류 흐름이 터널 장벽 층(308)에 걸쳐 양자 기계적으로 터널링하게 하면서 핀층(306)과 접촉하고 자유층(312)으로부터 핀층(306)을 물리적으로 고립시킨다. 터널 장벽 층(308)은 비-자기 물질로 구성될 수 있다. 예시적인 실시예에서, 터널 장벽 층(308)은 마그네슘 산화물(MgO)을 포함한다.
자유층(312)은 터널 장벽 층(308)과 접촉하고 기판(326)으로부터 거리(d1)(340)에 위치된다. 자유층(312)은 핀층(306)의 자기 모멘트(325)와 평행 또는 역평행일 수 있는 자기 모멘트(324)를 가진다. 핀층(306)은 거리(d2)(342)가 거리(d1)(340)보다 작은 경우 기판(326)으로부터 거리(d2)(342)에 있을 수 있다. 자유층(312)은 기판(326)에 관하여 핀층(306) 위에 있다. 자유층(312)의 자기 모멘트(324)는 임계적 스위칭 전류를 초과하는 전류에 의해 기록될 수 있고, 임계적 스위칭 전류보다 작은 전류를 사용하여 판독될 수 있다. 예를 들어, 판독 전류는 판독 방해들을 방지하기 위해 임계적 스위칭 전류보다 훨씬 더 작을 수 있다. 예시적인 실시예에서, 자유층(312)은 단일 강자성층이다. 다른 예시적인 실시예에서, 자유층(312)은 두 강자성층들의 복합층이다. 특정 실시예에서, 두 개의 강자성층들은 비-자기 스페이서(spacer)를 샌드위칭할 수 있다(도시 안됨). 다른 예시적인 실시예에서, 자유층(312)은 합성(synthetic) 강자성층 또는 합성 반강자성층이다.
특정 실시예에서, 자유층(312)은 제 1 강자성부(310) 및 제 2 강자성부(390)를 포함하는 복합층이다. 특정 실시예에서, 제 1 강자성부(310)는 코발트 및 철을 포함한다. 예를 들어, 제 1 강자성부(310)는 CoFe, CoFe-X(예를 들어, CoFeB), CoFe-X-Y 또는 이들의 임의의 조합을 포함할 수 있다. 특정 실시예에서, 제 2 강자성부(390)는 니켈 및 철을 포함한다. 예를 들어, 제 2 강자성부(390)는 NiFe, 퍼멀로이 또는 이들의 임의의 조합을 포함할 수 있다.
나노-산화물 층(392)은 자유층(312)과 접촉한다. 특정 실시예에서, 나노-산화물 층(392)은 비-자기 금속 합금의 산화층을 포함한다. 예를 들어, 비-자기 금속 합금 알루미늄 구리(Al90Cu10)는 자유층(312)상에 증착될 수 있고 나노-산화물 층(392)을 형성하기 위해 산화될 수 있다. 나노-산화물 층(392)은 MTJ 디바이스(301)의 저항을 실질적으로 증가함이 없이 자유층(312)의 유효 댐핑 상수(αeff )를 감소시킴으로써, 임계적 스위칭 전류 밀도(
Figure 112013079084949-pct00006
)를 감소시키도록 구성될 수 있다. MTJ 디바이스(301)의 저항이 실질적으로 증가하지 않기 때문에, MTJ 디바이스(301)의 터널링 자기저항(TMR)은 실질적으로 감소하지 않는다. 예를 들어,
Figure 112013079084949-pct00007
를 사용하여, MTJ 디바이스(301)의 저항의 증가(△R)는
Figure 112013079084949-pct00008
이기 때문에 MTJ 디바이스(301)의 TMR이 감소되게 할 것이다. 나노-산화물 층(392)은 MTJ 디바이스(301)의 TMR을 실질적으로 감소시킴이 없이 임계적 스위칭 전류 밀도(
Figure 112013079084949-pct00009
)를 감소시킨다. 더 작은 임계적 스위칭 전류 밀도(Jc )는 더 작은 디바이스들, 더 높은 밀도 메모리 어레이들, 더 낮은 전력 동작, 더 높은 클로킹 주파수, 또는 이들의 임의의 조합을 가능하게 할 수 있다.
기록 전류가 MTJ 디바이스(301)를 통해 통과되는 방향은 자유층(312)의 자기 모멘트(324)가 핀층(306)의 자기 모멘트(325)에 평행으로 정렬되는지 역평행으로 정렬되는지를 결정한다. 예시적인 실시예에서, 데이터 "1" 값은 자기 모멘트(325)에 역평행으로 자기 모멘트(324)를 정렬하기 위해 비트 라인 액세스 전극(302)으로부터 액세스 트랜지스터 전극(314)으로 제 1 기록 전류를 통과시킴으로써 저장될 수 있다. 데이터 "0" 값은 자기 모멘트(325)에 평행으로 자기 모멘트(324)를 정렬하기 위해 액세스 트랜지스터 전극(314)으로부터 비트 라인 액세스 전극(302)으로 제 2 기록 전류를 통과시킴으로써 저장될 수 있다.
기록 동작(322)이 STT-MRAM(300)에서 수행될 때, 판독 전류는 비트 라인 액세스 전극(302)으로부터 소스(320)로 흐를 수 있거나 판독 전류는 소스(320)로부터 비트 라인 액세스 전극(302)으로 흐를 수 있다. 특정 실시예에서, 판독 전류의 방향은 어느 방향이 가장 큰 판독 신호를 제공하는지에 기초하여 결정될 수 있다. 특정 실시예에서, 판독 동작(322)이 STT-MRAM(300)의 엘리먼트상에서 수행될 때, 판독 전류는 비트 라인(BL)(318)을 통해 비트라인 액세스 전극(302)으로부터 액세스 트랜지스터 전극(314)으로의 방향으로 흐른다. MTJ 디바이스(301)를 통한 판독 전류는 자기 모멘트(325) 및 자기 모멘트(324)의 상대적 배향에 대응하는 저항을 마주한다. 핀층(306)의 자기 모멘트(325)가 자유층(312)의 자기 모멘트(324)에 평행 배향을 가질 때, 판독 전류는 핀층(306)의 자기 모멘트(325)가 자유층(312)의 자기 모멘트(324)의 역평행 배향을 가질 때와 상이한 저항을 마주한다. 일반적으로 핀층(306)의 자기 모멘트(325)가 자유층(312)의 자기 모멘트(324)에 평행 배향을 가질 때, 판독 전류는 핀층(306)의 자기 모멘트(325)가 자유층(312)의 자기 모멘트(324)에 역평행 배향을 가질 때보다 더 낮은 저항을 마주한다.
비트셀은 그러므로, STT-MRAM(300)과 같은, 메모리 디바이스의 엘리먼트로서 사용될 수 있다. 적절한 나노-산화물 층(392)을 이용함으로써, 자유층(312)의 유효 댐핑 상수(αeff )는 실질적으로 감소될 수 있어서, 임계적 스위칭 전류 밀도(
Figure 112013079084949-pct00010
)를 감소시킨다. 나노-산화물 층(392)을 이용하는 것은 MTJ 디바이스(301)의 저항을 실질적으로 증가시킴이 없이 임계적 스위칭 전류 밀도(
Figure 112013079084949-pct00011
)를 감소시킬 수 있다. MTJ 디바이스(301)의 저항이 실질적으로 증가하지 않기 때문에, MTJ 디바이스(301)의 터널링 자기저항(TMR)은 실질적으로 감소하지 않는다. 더 낮은 전력 동작 및 더 적은 열 발생이 MTJ 디바이스(301)의 터널링 자기저항(TMR)을 실질적으로 감소함이 없이 임계적 스위칭 전류 밀도(Jc )를 감소시키는 것을 초래할 수 있고, 더 짧은 기록 펄스 길이들 및 더 높은 클록 주파수를 이용한 동작이 또한 가능할 수 있다.
도 4를 참조하면, 메모리 시스템의 예시적인 실시예가 도시되고 일반적으로 400으로 표시된다. 메모리 시스템(400)은 논리 하이 값(R1)(470) 및 논리 로우 값(R0)(472)을 저장하는 레퍼런스 셀들의 대표적인 쌍 및 대표적인 메모리 셀(482)을 포함하는, 다수의 메모리 셀들을 포함하는, STT-MRAM 메모리 어레이와 같은, 메모리 어레이(480)를 포함한다. 감지 증폭기(484)는 레퍼런스 셀들로부터 출력들을 수신하는 것 외에 선택된 메모리 셀로부터 출력을 수신하기 위해 커플링된다. 감지 증폭기(484)는 선택된 메모리 셀에 저장되는 값을 표시하는 증폭기 출력(486)을 생성하도록 구성된다.
메모리 셀(482)은 액세스 트랜지스터(428)에 커플링된 MTJ 구조(401)를 포함한다. MTJ 구조(401)는 상부 접촉부(402), 나노-산화물 층(492), 자기 모멘트(424)를 가지는 자유층(412), 터널 장벽 층(408), 핀 자기 모멘트(425)를 가지는 핀층(406), 반강자성(AF) 피닝층(404), 시드층(403) 및 하부 접촉부(418)를 포함한다. 액세스 트랜지스터(428)는 하부 접촉부(418)에 커플링되고 워드 라인(430) 및 소스 라인(432)에 커플링된다.
상부 접촉부(402)는 비트 라인(422)에 제 1 전기 접촉부를 제공한다. AF 피닝층(404)은 핀층(406)의 자기 모멘트(425)의 배향을 고정시킨다. 핀층(406)은 다수의 층들을 포함하는 합성 반강자성 핀층일 수 있고 도 1의 핀층(112) 또는 도 2의 핀층(212)에 유사할 수 있다. 터널 장벽 층(408)은 자유 전자 액세스를 제한할 수 있지만, 자유층(412)으로의 터널링 전류를 가능하게 한다. 자유층(412)은 임계적 스위칭 전류를 초과하는 스핀 극화 전류의 인가에 의해 프로그램가능한 자기 모멘트(424)의 배향으로서 데이터 값을 저장할 수 있다. 자유층(412)은 터널 장벽 층(408) 및 나노-산화물 층(492) 사이에 포지셔닝된다. 나노-산화물 층(492)은 MTJ 구조(401)의 상부 접촉부(402) 및 자유층(412) 사이에 포지셔닝된다.
특정 실시예에서, 자유층(412)은 제 1 강자성부(410) 및 제 2 강자성부(490)를 포함하는 복합층이다. 특정 실시예에서, 제 1 강자성부(410)는 코발트 및 철을 포함한다. 예를 들어, 제 1 강자성부(410)는 CoFe, CoFe-X(예를 들어, CoFeB), CoFe-X-Y 또는 이들의 임의의 조합을 포함할 수 있다. 특정 실시예에서, 제 2 강자성부(490)는 니켈 및 철을 포함한다. 예를 들어, 제 2 강자성부(490)는 NiFe, 퍼멀로이 또는 이들의 임의의 조합을 포함할 수 있다.
나노-산화물 층(492)은 도 3의 나노-산화물 층(392)에 실질적으로 유사한 방식으로 MTJ 구조(401)의 터널링 자기저항(TMR)을 실질적으로 감소시킴 없이 MTJ 구조(401)의 임계적 스위칭 전류 밀도(Jc )를 감소시킬 수 있다. 나노-산화물 층(492)은 도 3의 나노-산화물 층(392)에 실질적으로 유사한 방식으로 MTJ 구조(401)의 저항을 실질적으로 증가시킴 없이 임계적 스위칭 전류 밀도(
Figure 112013079084949-pct00012
)를 감소시킬 수 있다.
도 4에 도시된 메모리 어레이(480)는 대표적인 메모리 셀(482)에 실질적으로 유사한 다수의 셀들을 포함할 수 있다. 메모리(480) 어레이(480), 또는 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301) 또는 도 4의 MTJ 디바이스(401)를 사용하는 셀들의 임의의 다른 어레이는 예시적인 예로서 레벨 2(L2) 캐시 또는 다른 타입의 임베딩된 메모리와 같은 임베딩된 메모리로 구현될 수 있다. 이러한 MTJ 셀들의 어레이는 예를 들어, 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM) 또는 플래시 메모리 기술들을 사용하는 메모리 어레이들을 대체하기 위해 STT-MRAM 메모리로서 구현될 수 있다.
도 5는 자기 터널링 정션(MTJ) 디바이스를 형성하는 방법의 예시적인 실시예(500)의 흐름도이다. 예시적인 실시예(500)에서, MTJ 디바이스는 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301) 또는 도 4의 MTJ 디바이스(401)일 수 있다. 예시적인 실시예(500)에서, 방법은 502에서 하부 접촉부 위에 반강자성(AF) 피닝층을 형성하고, 504에서 반강자성(AF) 피닝층 위에 핀층을 형성하고, 506에서 핀층 위에 터널 장벽 층을 형성하고, 508에서 터널 장벽 층 위에 자유층을 형성함으로써 자기 터널링 정션을 형성하는 단계를 포함한다.
510으로 이동하여, 스핀 토크 향상 층은 자유층 위에 형성되고, 스핀 토크 향상 층은 나노-산화물 층을 포함한다. 예를 들어, 도 1의 나노-산화물 층(118)을 포함하는 스핀 토크 향상 층은 도 1의 자유층(116) 위에 형성될 수 있다. 유사하게, 도 2의 나노-산화물 층(218)을 포함하는 스핀 토크 향상 층은 도 2의 자유층(216) 위에 형성될 수 있다. 마찬가지로, 도 3의 나노-산화물 층(392)은 도 3의 자유층(312) 위에 형성될 수 있다. 유사하게, 도 4의 나노-산화물 층(492)은 도 4의 자유층(412) 위에 형성될 수 있다.
512로 계속하여, 나노-산화물 층은 비-자기 금속 합금을 산화시킴으로써 형성될 수 있다. 예를 들어, 비-자기 금속 합금 알루미늄 구리(Al90Cu10)는 도 1의 자유층(116) 상에 증착될 수 있고, 도 1의 알루미늄 산화물(Al2O3) 절연 물질(126)을 형성하기 위해 산화될 수 있고, 이때 상기 합금의 산화되지 않은 금속은 도 1의 하나 이상의 전도 아일랜드들(122) 및 도 1의 하나 이상의 전도 경로들(124)을 형성한다. 다른 예에 대하여, 비-자기 금속(Mg)은 도 1의 자유층(116) 상에 증착될 수 있고 도 1의 마그네슘 산화물(MgO) 절연 물질(126)을 형성하기 위해 부분적으로 산화될 수 있고, 이때 Mg의 비산화 금속은 도 1의 하나 이상의 전도 아일랜드들(122) 및 도 1의 하나 이상의 전도 경로들(124)을 형성한다.
물질들 및 층들의 증착 및 형성은 전자 디바이스 내에 통합된 프로세서에 의해 제어될 수 있다. 예를 들어, 전자 디바이스는 제조 기계류(machinery)를 제어하도록 구성되는 컴퓨터일 수 있다.
다른 실시예들에서, 도 5의 방법은 도시된 것과 상이한 순서로 수행될 수 있다. 예를 들어, 나노-산화물 층을 포함하는 스핀 토크 향상 층은 자유층의 형성 전에 형성될 수 있다. 대안적인 실시예에서, 형성되는 MTJ 디바이스는 자유층보다 기판에 더 가까운 나노-산화물 층을 가지며, 나노-산화물 층보다 비트 라인에 더 가까운 자유층을 가지는, 도 3에 도시된 것과 정반대 구조를 가질 수 있다.
도 6은 각각 나노-산화물 층(664)을 포함하는 MTJ 구조들을 가지는 모듈을 포함하는 시스템(600)의 특정 실시예의 블록도이다. 시스템(600)은 휴대가능한 전자 디바이스로 구현될 수 있고 소프트웨어(667)와 같은, 컴퓨터 판독가능한 명령들을 저장하는, 메모리(632)와 같은, 컴퓨터 판독가능한 매체에 커플링되는, 디지털 신호 프로세서(DSP)와 같은, 프로세서(610)를 포함한다. 시스템(600)은 나노-산화물 층을 가진 MTJ 구조들을 가지는 모듈(664)을 포함한다. 예시적인 예에서, MTJ 구조들을 가지는 모듈(664)은 도 5 또는 도 7의 실시예들 중 임의의 것에 따라 생산되는 도 1-4의 MTJ 구조들 중 임의의 것 또는 이들의 임의의 조합을 포함한다. MTJ 구조들을 가지는 모듈(664)은 프로세서(610) 내에 있을 수 있거나 또는 별개의 디바이스 또는 회로(도시 안됨)일 수 있다. 특정 실시예에서, 도 6에 도시된 바와 같이, MTJ 구조들을 가지는 모듈(664)은 디지털 신호 프로세서(DSP)(610)에 액세스가능하다. 다른 특정 실시예에서, 메모리(632)는 MTJ 구조들을 가지는 모듈(664)을 포함하는 STT-MRAM 메모리 어레이를 포함할 수 있다.
카메라 인터페이스(668)는 프로세서(610)에 커플링되고 또한 비디오 카메라(670)와 같은, 카메라에 커플링된다. 디스플레이 컨트롤러(626)는 프로세서(610) 및 디스플레이 디바이스(628)에 커플링된다. 코더/디코더(CODEC)(634)는 또한 프로세서(610)에 커플링될 수 있다. 스피커(636) 및 마이크로폰(638)은 CODEC(634)에 커플링될 수 있다. 무선 인터페이스(640)는 프로세서(610) 및 무선 안테나(642)에 커플링될 수 있다.
특정 실시예에서, 프로세서(610), 디스플레이 컨트롤러(626), 메모리(632), CODEC(634), 무선 인터페이스(640) 및 카메라 인터페이스(668)는 시스템-인-패키지 또는 시스템-온-칩 디바이스(622) 내에 포함된다. 특정 실시예에서, 입력 디바이스(630) 및 전원(644)은 시스템-온-칩 디바이스(622)에 커플링된다. 또한, 특정 실시예에서, 도 6에 도시된 바와 같이, 디스플레이 디바이스(628), 입력 디바이스(630), 스피커(636), 마이크로폰(638), 무선 안테나(642), 비디오 카메라(670) 및 전원(644)은 시스템-온-칩 디바이스(622) 외부에 있다. 하지만, 디스플레이 디바이스(628), 입력 디바이스(630), 스피커(636), 마이크로폰(638), 무선 안테나(642), 비디오 카메라(670) 및 전원(644)의 각각은 인터페이스 또는 컨트롤러와 같은, 시스템-온-칩 디바이스(622)의 컴포넌트에 커플링될 수 있다.
앞서 개시된 디바이스들 및 기능들(예를 들어, 도 1, 도 2, 도 3 또는 도 4의 디바이스들, 도 5의 방법 또는 이들의 임의의 조합)은 컴퓨터 판독가능한 매체상에 저장된 컴퓨터 파일들(예를 들어, RTL, GDSII, GERBER 등)로 설계되고 구성될 수 있다. 일부 또는 모든 이러한 파일들은 이러한 파일들에 기초하여 디바이스들을 제조하는 제조 핸들러들에 제공될 수 있다. 결과적인 물건들은 반도체 다이로 절단되고 반도체 칩으로 패키징되는 반도체 웨이퍼들을 포함한다. 반도체 칩들은 그 다음에 전자 디바이스에서 이용된다. 도 7은 전자 디바이스 제작 프로세스(700)의 특정 예시적인 실시예를 도시한다.
물리 디바이스 정보(702)는 조사(research) 컴퓨터(706)에서와 같이, 제작 프로세스(700)에서 수신된다. 물리 디바이스 정보(702)는 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301), 도 4의 메모리 어레이(480), 도 4의 메모리 셀(482), 도 4의 MTJ 구조(401) 또는 이들의 임의의 조합과 같은, 반도체 디바이스의 적어도 하나의 물리 특성을 나타내는 설계 정보를 포함할 수 있다. 예를 들어, 물리 디바이스 정보(702)는 조사 컴퓨터(706)에 커플링된 사용자 인터페이스(704)를 통해 입력되는 구조 정보, 물리 파라미터들 및 물질 특성들을 포함할 수 있다. 조사 컴퓨터(706)는 메모리(710)와 같은 컴퓨터 판독가능한 매체에 커플링되는 하나 이상의 프로세싱 코어들과 같은, 프로세서(708)를 포함한다. 메모리(710)는 프로세서(708)가 파일 포맷을 따르고 라이브러리 파일(712)을 발생시키기 위해 물리 디바이스 정보(702)를 변환하도록 하기 위해 실행가능한 컴퓨터 판독가능한 명령들을 저장할 수 있다.
특정 실시예에서, 라이브러리 파일(712)은 변환된 설계 정보를 포함하는 적어도 하나의 데이터 파일을 포함한다. 예를 들어, 라이브러리 파일(712)은 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301), 도 4의 메모리 어레이(480), 도 4의 메모리 셀(482), 도 4의 MTJ 구조(401) 또는 이들의 임의의 조합을 포함하는, 전자 설계 자동(EDA) 툴(720)을 사용하기 위해 제공되는 반도체 디바이스들의 라이브러리를 포함할 수 있다.
라이브러리 파일(712)은 EDA 툴(720)과 함께, 메모리(718)에 커플링되는 하나 이상의 프로세싱 코어들과 같은, 프로세서(716)를 포함하는 설계 컴퓨터(714)에서 사용될 수 있다. EDA 툴(720)은 설계 컴퓨터(714)의 사용자가 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301), 도 4의 메모리 어레이(480), 도 4의 메모리 셀(482), 도 4의 MTJ 구조(401) 또는 이들의 조합을 사용하여, 라이브러리 파일(712)의 회로를 설계하게 하도록 메모리(718)에 프로세서 실행가능한 명령들로서 저장될 수 있다. 예를 들어, 설계 컴퓨터(714)의 사용자는 설계 컴퓨터(714)에 커플링되는 사용자 인터페이스(724)를 통해 회로 설계 정보(722)를 입력할 수 있다. 회로 설계 정보(722)는 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301), 도 4의 메모리 어레이(480), 도 4의 메모리 셀(482), 도 4의 MTJ 구조(401) 또는 이들의 조합과 같은, 반도체 디바이스의 적어도 하나의 물리 특성을 나타내는 설계 정보를 포함할 수 있다. 설명을 위해, 회로 설계 특성은 회로 설계에서의 특정 회로들의 식별 및 다른 엘리먼트들에 대한 관계들, 포지셔닝 정보, 피처(feature) 크기 정보, 상호접속 정보, 또는 반도체 디바이스의 물리 특성을 나타내는 다른 정보를 포함할 수 있다.
설계 컴퓨터(714)는 파일 포맷에 따르도록, 회로 설계 정보(722)를 포함하는 설계 정보를 변환하도록 구성될 수 있다. 설명을 위해, 파일 정보는 평면 지오메트릭 형상들, 텍스트 라벨들, 및 그래픽 데이터 시스템(GDSII) 파일 포맷과 같은, 계층 포맷에서 회로 레이아웃에 관한 다른 정보를 나타내는 데이터베이스 이진 파일 포맷을 포함할 수 있다. 설계 컴퓨터(714)는 다른 회로들 또는 정보 외에, 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301), 도 4의 메모리 어레이(480), 도 4의 메모리 셀(482), 도 4의 MTJ 구조(401) 또는 이들의 임의의 조합을 설명하는 정보를 포함하는 GDSII 파일(726)과 같은, 변환된 설계 정보를 포함하는 데이터 파일을 발생시키기 위해 구성될 수 있다. 설명을 위해, 데이터 파일은 도 4의 메모리 어레이(480)를 포함하고 또한 SOC 내의 부가적인 전자 회로들 및 컴포넌트들을 포함하는 시스템-온-칩(SOC)에 대응하는 정보를 포함할 수 있다.
GDSII 파일(726)은 GDSII 파일(726) 내의 변환된 정보에 따라 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301), 도 4의 메모리 어레이(480), 도 4의 메모리 셀(482), 도 4의 MTJ 구조(401) 또는 이들의 임의의 조합을 제작하기 위해 제조 프로세스(728)에서 수신될 수 있다. 예를 들어, 디바이스 제작 프로세스는 대표적인 마스크(732)로서 도시되는, 포토리소그래피 프로세싱을 위해 사용될 마스크들과 같은, 하나 이상의 마스크들을 생성하기 위해 마스크 제작기(730)에 GDSII 파일(726)을 제공하는 단계를 포함할 수 있다. 마스크(732)는 테스트되고 대표적인 다이(736)와 같은, 다이들로 분리될 수 있는, 하나 이상의 웨이퍼들(734)을 발생시키기 위해 제조 프로세스 동안 사용될 수 있다. 다이(736)는 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301), 도 4의 메모리 어레이(480), 도 4의 메모리 셀(482), 도 4의 MTJ 구조(401) 또는 이들의 임의의 조합을 포함하는 회로를 포함한다.
다이(736)는 패키징 프로세스(738)에 제공될 수 있고, 여기서 다이(736)가 대표적인 패키지(740)로 통합된다. 예를 들어, 패키지(740)는 시스템-인-패키지(SiP) 어레인지먼트(arrangement)와 같은, 단일 다이(736) 또는 다수의 다이들을 포함할 수 있다. 패키지(740)는 조인트 전자 디바이스 엔지니어링 카운실(JEDEC) 표준들과 같은 하나 이상의 표준들 또는 사양들에 따르도록 구성될 수 있다.
패키지(740)에 관한 정보는 컴퓨터(746)에 저장된 예를 들어 컴포넌트 라이브러리를 통해 다양한 물건 설계자들에 분배될 수 있다. 컴퓨터(746)는 메모리(750)에 커플링되는, 하나 이상의 프로세싱 코어들과 같은, 프로세서(748)를 포함할 수 있다. 프린팅 회로 보드(PCB) 툴은 사용자 인터페이스(744)를 통해 컴퓨터(746)의 사용자로부터 수신되는 PCB 설계 정보(742)를 프로세싱하기 위해 메모리(750)에 프로세서 실행가능한 명령들로서 저장될 수 있다. PCB 설계 정보(742)는 회로 보드상에서 패키징된 반도체 디바이스의 물리 포지셔닝 정보를 포함할 수 있고, 패키징된 반도체 디바이스는 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301), 도 4의 메모리 어레이(480), 도 4의 메모리 셀(482), 도 4의 MTJ 구조(401) 또는 이들의 임의의 조합을 포함하는 패키지(740)에 대응한다.
컴퓨터(746)는 트레이스들 및 비아들과 같은, 전기적 접속들의 레이아웃 뿐만 아니라 회로 보드상에서 패키징된 반도체 디바이스의 물리 포지셔닝 정보를 포함하는 데이터를 이용하여 GERBER 파일(752)과 같은, 데이터 파일을 발생시키기 위해 PCB 설계 정보(742)를 변환하도록 구성될 수 있고, 여기서 패키징된 반도체 디바이스는 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301), 도 4의 메모리 어레이(480), 도 4의 메모리 셀(482), 도 4의 MTJ 구조(401) 또는 이들의 임의의 조합을 포함하는 패키지(740)에 대응한다. 다른 실시예들에서, 변환된 PCB 설계 정보에 의해 발생되는 데이터 파일은 GERBER 포맷과 상이한 포맷을 가질 수 있다.
GERBER 파일(752)은 보드 어셈블리 프로세스(754)에서 수신되고, GERBER 파일(752) 내에 저장된 설계 정보에 따라 제작된, 대표적인 PCB(756)와 같은, PCB들을 생성하기 위해 사용될 수 있다. 예를 들어, GERBER 파일(752)은 PCB 생산 프로세스의 다양한 단계들을 수행하기 위해 하나 이상의 기계들에 업로딩될 수 있다. PCB(756)는 대표적인 프린팅 회로 어셈블리(PCA)(758)를 형성하기 위해 패키지(740)를 포함하는 전자 컴포넌트들이 파퓰레이트(populate)될 수 있다.
PCA(758)는 물건 제작 프로세스(760)에서 수신될 수 있고, 제 1 대표적인 전자 디바이스(762) 및 제 2 대표적인 전자 디바이스(764)와 같은, 하나 이상의 전자 디바이스들 내에 통합될 수 있다. 예시적이고, 비-제한적인 예로서, 제 1 대표적인 전자 디바이스(762), 제 2 대표적인 전자 디바이스(764) 또는 둘 다는 셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터의 그룹으로부터 선택될 수 있다. 다른 예시적이고, 비-제한적인 예로서, 전자 디바이스들(762 및 764) 중 하나 이상은 모바일 전화들, 휴대용 개인 통신 시스템들(PCS) 유닛들, PDA와 같은 휴대가능 데이터 유닛들, GPS(global positioning system) 가능 디바이스들, 네비게이션 디바이스들, 미터 판독 장비와 같은 고정 위치 데이터 유닛들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브(retrieve)하는 임의의 다른 디바이스, 또는 이들의 임의의 조합 같은 원격 유닛들일 수 있다. 도 7이 개시물의 교시들에 따라 원격 유닛들을 도시하지만, 개시물은 이러한 예시적인 예시된 유닛들로 제한되지 않는다. 개시물의 실시예들은 메모리 및 온-칩 회로를 포함하는 활성 집적 회로를 포함하는 임의의 디바이스에 적절히 이용될 수 있다.
그러므로, 도 1의 MTJ 디바이스(100), 도 2의 MTJ 디바이스(200), 도 3의 MTJ 디바이스(301), 도 4의 메모리 어레이(480), 도 4의 메모리 셀(482), 도 4의 MTJ 구조(401) 또는 이들의 임의의 조합은 예시적인 프로세스(700)에서 설명된 바와 같이, 전자 디바이스로 제조되고 프로세싱되고 통합될 수 있다. 도 1-5에 관하여 개시된 실시예들의 하나 이상의 양상들은 라이브러리 파일(712), GDSⅡ 파일(726), 및 GERBER 파일(718) 내에서와 같은 다양한 프로세싱 스테이지들에 포함될 수 있을 뿐 아니라, 조사 컴퓨터(706)의 메모리(710), 설계 컴퓨터(714)의 메모리(718), 컴퓨터(746)의 메모리(750), 보드 어셈블리 프로세스(754)에서와 같은, 다양한 스테이지들에서 사용되는 하나 이상의 다른 컴퓨터들 또는 프로세서들의 메모리(도시 안됨)에 저장될 수 있고, 그리고 또한 마스크(732), 다이(736), 패키지(740), PCA(758), 프로토타입 회로들 또는 디바이스들(도시 안됨)과 같은 다른 물건들, 또는 이들의 임의의 조합과 같은 하나 이상의 다른 물리 실시예들에 통합될 수 있다. 예를 들어, GDSII 파일(726) 또는 제조 프로세스(728)는 컴퓨터에 의해 실행가능한 명령들을 저장하는 컴퓨터 판독가능한 실재적 매체를 포함할 수 있고, 명령들은 자기 터널링 정션 구조의 터널 장벽 층 위의 자유층의 형성을 개시하기 위해 컴퓨터에 의해 실행가능한 명령들 및 자유층 위에 스핀 토크 향상 층의 형성을 개시하기 위해 컴퓨터에 의해 실행가능한 명령들을 포함하고, 스핀 토크 향상 층은 나노-산화물 층을 포함한다. 물리 디바이스 설계로부터 최종 물건까지의 생산의 다양한 대표적인 스테이지들이 도시되었지만, 다른 실시예들에서, 더 적은 스테이지들이 사용될 수 있거나 부가적인 스테이지들이 포함될 수 있다. 유사하게, 프로세스(700)는 단일 엔티티, 또는 프로세스(700)의 다양한 스테이지들을 수행하는 하나 이상의 엔티티들에 의해 수행될 수 있다.
당업자는 본 명세서에 개시된 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록들, 구성들, 모듈들, 회로들 및 방법 단계들이 전자 하드웨어, 프로세싱 유닛에 의해 실행되는 컴퓨터 소프트웨어, 또는 둘의 조합으로 구현될 수 있음을 더 인식할 것이다. 다양한 예시적인 컴포넌트들, 블록들, 구성들, 모듈들, 회로들 및 단계들은 자신들의 기능에 관하여 일반적으로 상기 설명되었다. 이러한 기능이 하드웨어로서 구현되는지 실행가능한 프로세싱 명령들로서 구현되는지는 전체 시스템상에 부가된 특정 애플리케이션 및 설계 제약들에 의존한다. 당업자들은 각 특정 애플리케이션에 대해 다양한 방식들로 설명된 기능을 구현할 수 있지만, 이러한 구현 결정들이 본 개시물의 범위로부터 벗어나게 하는 것으로 해석되지 않아야 한다.
본 명세서에 개시된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈 또는 둘의 조합으로 직접 구현될 수 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 자기 저항 랜덤 액세스 메모리(MRAM), 스핀-토크-전달 자기저항 랜덤 액세스 메모리(STT-MRAM), 플래시 메모리, 판독-전용 메모리(ROM), 프로그램가능한 판독-전용 메모리(PROM), 소거가능 프로그램가능한 판독-전용 메모리(EPROM), 전기적으로 소거가능한 프로그램가능한 판독-전용 메모리(EEPROM), 레지스터들, 하드 디스크, 탈착가능한 디스크, 컴팩트 디스크 판독-전용 메모리(CD-ROM) 또는 당업계에 알려진 저장 매체의 임의의 다른 형태로 상주할 수 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서 구성요소일 수 있다. 프로세서 및 저장 매체는 주문형 집적 회로(ASIC)에 상주할 수 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말에서 이산 컴포넌트들로서 상주할 수 있다.
개시된 실시예들의 이전 설명은 당업자가 개시된 실시예들을 만들거나 사용하도록 할 수 있게 제공된다. 이러한 실시예들에 대한 다양한 수정들은 당업자에게 매우 명백할 것이고, 본 명세서에 정의된 원리들은 본 개시물의 범위로부터 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그러므로, 본 개시물은 본 명세서에 도시된 실시예들로 제한되도록 의도하지 않고 오히려, 아래의 청구항들에 의해 정의된 원리들 및 신규한 특징들과 일치하는 가능한 가장 넓은 범위에 부합될 것이다.

Claims (80)

  1. 장치로서,
    자기 터널링 정션(junction) 디바이스를 포함하고,
    상기 자기 터널링 정션 디바이스는,
    자유층;
    상기 자유층에 응답하는 스핀 토크 향상 층 ― 상기 스핀 토크 향상 층은, 비-자기 금속 합금의 산화층을 포함하는 나노-산화물 층을 포함함 ― ; 및
    상기 스핀 토크 향상 층에 인접한 캡핑층을 포함하는,
    장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 자유층은 단일층인, 장치.
  4. 제 1 항에 있어서,
    상기 자유층은 두 개의 강자성층들의 복합층인, 장치.
  5. 제 1 항에 있어서,
    상기 자유층은 비-자기 스페이서(spacer) 층을 샌드위칭하는 두 개의 강자성층들의 복합층인, 장치.
  6. 제 1 항에 있어서,
    상기 자유층은 합성 반강자성층(antiferromagnetic layer)인, 장치.
  7. 제 1 항에 있어서,
    상기 자유층은 합성 강자성층인, 장치.
  8. 제 1 항에 있어서,
    상기 나노-산화물 층을 포함하는 상기 스핀 토크 향상 층은 상기 스핀 토크 향상 층을 통해서 연장되는 전도 물질의 하나 이상의 전도 아일랜드(island)들 및 상기 스핀 토크 향상 층을 통해서 연장되는 전도 물질의 하나 이상의 전도 경로들을 더 포함하고,
    상기 하나 이상의 전도 아일랜드들 및 상기 하나 이상의 전도 경로들은 절연 물질에 의해 둘러싸이는,
    장치.
  9. 제 1 항에 있어서,
    상기 스핀 토크 향상 층은 상기 자기 터널링 정션 디바이스의 터널링 자기저항(TMR)을 실질적으로 감소시키지 않으면서 임계적(critical) 스위칭 전류 밀도 임계치를 감소시키는, 장치.
  10. 제 9 항에 있어서,
    상기 터널링 자기저항(TMR)은 상기 자기 터널링 정션 디바이스의 제 2 상태에서의 상기 제 2 저항에 대한, 상기 자기 터널링 정션 디바이스의 제 1 상태에서의 제 1 저항 및 상기 자기 터널링 정션 디바이스의 제 2 상태에서의 제 2 저항 사이의 차이의 비인, 장치.
  11. 제 1 항에 있어서,
    상기 자유층에 인접한 터널 장벽 층을 더 포함하는, 장치.
  12. 제 1 항에 있어서,
    상기 스핀 토크 향상 층은 상기 캡핑층과 상기 자유층과 접촉하는, 장치.
  13. 제 1 항에 있어서,
    상기 자기 터널링 정션 디바이스는 적어도 하나의 반도체 다이 내에 통합되는, 장치.
  14. 제 1 항에 있어서,
    상기 자기 터널링 정션 디바이스를 포함하는 메모리 어레이를 더 포함하는,
    장치.
  15. 제 14 항에 있어서,
    셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛 및 컴퓨터로 구성되는 그룹으로부터 선택되는 디바이스를 더 포함하고, 상기 디바이스 내에 상기 메모리 어레이가 통합되는,
    장치.
  16. 장치로서,
    자기 터널링 정션 디바이스를 포함하고,
    상기 자기 터널링 정션 디바이스는,
    자유층;
    상기 자유층에 인접한 터널 장벽 층;
    상기 자유층에 인접한 스핀 토크 향상 층 ― 상기 스핀 토크 향상 층은, 비-자기 금속 합금의 산화층을 포함하는 나노-산화물 층을 포함하고, 상기 스핀 토크 향상 층은 상기 자기 터널링 정션 디바이스의 전기적 접촉부와 상기 자유층 사이에 있음 ― ; 및
    상기 스핀 토크 향상 층에 인접한 캡핑층을 포함하는,
    장치.
  17. 제 16 항에 있어서,
    상기 터널 장벽 층에 인접한 핀층(pinned layer)을 더 포함하는,
    장치.
  18. 제 16 항에 있어서,
    상기 스핀 토크 향상 층은 상기 캡핑층 및 상기 자유층에 접촉하고, 상기 캡핑층은 전극과 접촉하는,
    장치.
  19. 제 16 항에 있어서,
    상기 스핀 토크 향상 층은 상기 자기 터널링 정션 디바이스의 저항을 실질적으로 증가시킴이 없이 임계적 스위칭 전류 밀도 임계치를 감소시키는,
    장치.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 장치로서,
    자기 터널 정션 디바이스를 포함하고,
    상기 자기 터널 정션 디바이스는,
    임계치 전류 밀도를 초과하는 스핀 극화 전류에 의해 프로그램가능한 자기 모멘트의 배향(orientation)으로서 데이터 값을 저장하기 위한 수단;
    배리어를 통해 전도 전자들의 양자 기계적 터널링에 의해 상기 저장하기 위한 수단에 전도 전자들을 제공하기 위한 터널링 배리어 수단;
    상기 자기 터널 정션 디바이스의 터널링 자기저항(TMR)을 실질적으로 감소시킴이 없이 임계적 스위칭 전류 밀도 임계치를 감소시키기 위한 스핀 토크 향상 수단― 상기 스핀 토크 향상 수단은 나노-산화물 층을 포함하고, 상기 저장하기 위한 수단은 상기 터널링 배리어 수단와 상기 스핀 토크 향상 수단 사이에 포지셔닝됨 ― ; 및
    상기 자기 터널 정션 디바이스를 보호하기 위한 캡핑 수단 ― 상기 캡핑 수단은 상기 스핀 토크 향상 수단에 인접함 ― 을 포함하는,
    장치.
  24. 제 23 항에 있어서,
    상기 나노-산화물 층은 비-자기 금속 합금의 산화층을 포함하는, 장치.
  25. 제 23 항에 있어서,
    상기 자기 터널 정션 디바이스는 적어도 하나의 반도체 다이 내에 통합되는,
    장치.
  26. 제 23 항에 있어서,
    상기 저장하기 위한 수단, 상기 터널링 배리어 수단 및 상기 스핀 토크 향상 수단을 포함하는 상기 자기 터널 정션 디바이스를 포함하는 메모리 어레이를 더 포함하는, 장치.
  27. 제 26 항에 있어서,
    셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛 및 컴퓨터로 구성되는 그룹으로부터 선택되는 디바이스를 더 포함하고, 상기 디바이스 내에 상기 메모리 어레이가 통합되는,
    장치.
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 제 4 항에 있어서,
    상기 두 개의 강자성층들 중 제 1 층은 CoFeB를 포함하고, 상기 두 개의 강자성층들 중 제 2 층은 NiFe를 포함하는, 장치.
  54. 제 53 항에 있어서,
    상기 두 개의 강자성층들 중 상기 제 2 층은 상기 두 개의 강자성층들 중 상기 제 1 층과 상기 스핀 토크 향상 층 사이에 있는, 장치.
  55. 제 10 항에 있어서,
    상기 자유층에 인접한 터널 장벽 층 ― 상기 스핀 토크 향상 층은 상기 자기 터널링 정션 디바이스의 전기적 접촉부와 상기 자유층 사이에 있음 ― ; 및
    핀층을 더 포함하고, 상기 터널 장벽 층은 상기 자유층과 상기 핀층 사이에 있는, 장치
  56. 제 55 항에 있어서,
    상기 핀층은 비-자기 스페이서(spacer)층을 샌드위칭하는 두 개의 강자성층들의 복합층을 포함하는, 장치.
  57. 제 56 항에 있어서,
    상기 두 개의 강자성층들 중 제 1 강자성층은 CoFe를 포함하고, 상기 두 개의 강자성층들 중 제 2 강자성층은 CoFeB를 포함하는, 장치.
  58. 제 57 항에 있어서,
    상기 제 2 강자성층은 상기 비-자기 스페이서 층과 상기 터널 장벽 층 사이에 있는, 장치.
  59. 제 57 항에 있어서,
    상기 비-자기 스페이서 층은 루테늄(Ru)을 포함하는, 장치.
  60. 제 56 항에 있어서,
    상기 자유층은 제 1 강자성 부분과 제 2 강자성 부분을 포함하는 복합층인,
    장치.
  61. 제 60 항에 있어서,
    상기 제 1 강자성 부분은 코발트(Co)와 철(Fe)을 포함하고, 상기 제 2 강자성 부분은 니켈(Ni)과 철(Fe)을 포함하는, 장치.
  62. 장치로서,
    자기 터널 정션 디바이스를 포함하고,
    상기 자기 터널 정션 디바이스는
    자유층;
    상기 자유층에 응답하는 스핀 토크 향상 층 ― 상기 스핀 토크 향상 층은, 비-자기 알루미늄 구리 Al90Cu10 합금의 산화층을 포함하는 나노-산화물 층을 포함함 ―; 및
    상기 스핀 토크 향상 층에 인접한 캡핑층을 포함하는,
    장치.
  63. 장치로서,
    자기 터널 정션 디바이스를 포함하고,
    상기 자기 터널 정션 디바이스는,
    자유층;
    상기 자유층에 응답하는 스핀 토크 향상 층 ― 상기 스핀 토크 향상 층은 상기 스핀 토크 향상 층을 통해 연장하는 전도 경로 및 나노-산화물 층을 포함하고, 상기 나노-산화물 층은 마그네슘의 산화층을 포함함 ―; 및
    상기 스핀 토크 향상 층에 인접한 캡핑층을 포함하는,
    장치.
  64. 장치로서,
    자기 터널 정션 디바이스를 포함하고,
    상기 자기 터널 정션 디바이스는,
    자유층;
    상기 자유층에 응답하는 스핀 토크 향상 층; 및
    상기 스핀 토크 향상 층에 인접한 캡핑층을 포함하며,
    상기 스핀 토크 향상 층은,
    나노-산화물 층; 및
    상기 스핀 토크 향상 층을 통해 연장하는 전도 아일랜드(island) 및 상기 스핀 토크 향상 층을 통해 연장하는 전도 경로 중 적어도 하나를 포함하며, 상기 전도 아일랜드 및 상기 전도 경로는 비-자기 금속 합금을 포함하는,
    장치.
  65. 장치로서,
    자기 터널 정션 디바이스를 포함하고,
    상기 자기 터널 정션 디바이스는,
    자유층;
    상기 자유층에 응답하는 스핀 토크 향상 층; 및
    상기 스핀 토크 향상 층에 인접한 캡핑층을 포함하며,
    상기 스핀 토크 향상 층은,
    나노-산화물 층; 및
    상기 스핀 토크 향상 층을 통해 연장하는 전도 아일랜드 및 상기 스핀 토크 향상 층을 통해 연장하는 전도 경로 중 적어도 하나를 포함하며, 상기 전도 아일랜드 및 상기 전도 경로는 마그네슘(Mg)을 포함하는,
    장치.
  66. 제 65 항에 있어서,
    상기 전도 아일랜드 및 상기 전도 경로는 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 오스뮴(Os), 크롬(Cr), 탄탈(Ta), 티타늄(Ti), 실리콘(Si), 알루미늄(Al), 니켈(Ni), 철(Fe) 및 코발트(Co)로 구성되는 그룹으로부터 선택된 하나 이상의 물질들을 포함하는, 장치.
  67. 제 8 항에 있어서,
    상기 절연 물질은 마그네슘(Mg)의 산화물을 포함하는, 장치.
  68. 제 67 항에 있어서,
    상기 절연 물질은 알루미늄(Al), 붕소(B), 실리콘(Si), 게르마늄(Ge), 텅스텐(W), 니오브(Nb), 몰리브덴(Mo), 탄탈(Ta), 바나듐(V), 티타늄(Ti), 크롬(Cr), 철(Fe), 코발트(Co), 니켈(Ni) 및 구리(Cu)로 구성되는 그룹으로부터 선택된 적어도 하나의 물질의 산화물을 포함하는, 장치.
  69. 제 8 항에 있어서,
    상기 절연 물질은 백금(Pt)의 질화물을 포함하는, 장치.
  70. 제 69 항에 있어서,
    상기 전도 아일랜드 및 상기 전도 경로는 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 오스뮴(Os), 크롬(Cr), 탄탈(Ta), 티타늄(Ti), 실리콘(Si), 알루미늄(Al), 니켈(Ni), 철(Fe) 및 코발트(Co)로 구성되는 그룹으로부터 선택된 하나 이상의 물질들을 포함하는, 장치.
  71. 제 69 항에 있어서,
    상기 절연 물질은 알루미늄(Al), 붕소(B), 실리콘(Si), 게르마늄(Ge), 티타늄(Ti) 및 백금(Pt)으로 구성되는 그룹으로부터 선택된 물질들의 질화물을 포함하는,
    장치.
  72. 제 1 항에 있어서,
    상기 스핀 토크 향상 층은 상기 자유층과 상기 캡핑층 사이에 있는, 장치.
  73. 제 72 항에 있어서,
    상기 캡핑층은 상기 자기 터널 정션 디바이스의 전기적 접촉부와 상기 스핀 토크 향상 층 사이에 있는, 장치.
  74. 제 72 항에 있어서,
    상기 스핀 토크 향상 층은, 상기 스핀 토크 향상 층을 통해 연장하는 전도 아일랜드 및 상기 스핀 토크 향상 층을 통해 연장하는 전도 경로 중 적어도 하나를 포함하는, 장치.
  75. 제 74 항에 있어서,
    상기 전도 아일랜드 및 상기 전도 경로는 절연 물질에 의해 둘러싸인, 장치.
  76. 제 75 항에 있어서,
    상기 절연 물질은,
    마그네슘(Mg), 알루미늄(Al), 붕소(B), 실리콘(Si), 게르마늄(Ge), 텅스텐(W), 니오브(Nb), 몰리브덴(Mo), 탄탈(Ta), 바나듐(V), 티타늄(Ti), 크롬(Cr), 철(Fe), 코발트(Co), 니켈(Ni) 및 구리(Cu)로 구성되는 그룹으로부터 선택된 물질들의 산화물;
    알루미늄(Al), 붕소(B), 실리콘(Si), 게르마늄(Ge), 티타늄(Ti) 및 백금(Pt)으로 구성되는 그룹으로부터 선택된 물질들의 질화물;
    실리콘(Si), 게르마늄(Ge), 갈륨(Ga), 카드뮴(Cd), 텔루륨(Te), 안티몬(Sb), 인듐(In), 알루미늄(Al), 비소(As), 수은(Hg), 탄소(C) 및 크롬(Cr)으로 구성되는 그룹으로부터 선택된 적어도 하나의 물질; 및
    반-금속(half-metallic) 물질 중 적어도 하나를 포함하는,
    장치.
  77. 제 75 항에 있어서,
    상기 절연 물질은 Sr2FeMoO6, (La0.7Sr0.3)MnO3, NiMnSb, Fe3O4 및 CrO2 중 하나를 포함하는 반-금속 물질을 포함하는, 장치.
  78. 제 8 항에 있어서,
    상기 하나 이상의 전도 아일랜드 중 특정 전도 아일랜드의 제 1 크기는 상기 하나 이상의 전도 아일랜드 중 특정 전도 경로의 제 2 크기와 상이한 크기인, 장치.
  79. 제 8 항에 있어서,
    상기 절연 물질은 상기 스핀 토크 향상 층의 절연층에 포함되고, 상기 절연층은 상기 절연층 내부에 추가된 전도 물질을 포함하고, 그리고 상기 절연층 내부에 추가된 전도 물질은 오직 상기 절연 물질만을 포함하는 등가 절연층의 저항보다 상기 절연층의 저항을 낮게 하는, 장치.
  80. 제 8 항에 있어서,
    상기 하나 이상의 전도 경로들은 상기 스핀 토크 향상 층에 추가된 전도 물질을 포함하는, 장치.
KR1020127000859A 2009-06-11 2010-06-11 자기 터널 정션 디바이스 및 제조 KR101387583B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/482,730 2009-06-11
US12/482,730 US8363459B2 (en) 2009-06-11 2009-06-11 Magnetic tunnel junction device and fabrication
PCT/US2010/038362 WO2010144836A1 (en) 2009-06-11 2010-06-11 Magnetic tunnel junction device and fabrication

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020137022944A Division KR101401568B1 (ko) 2009-06-11 2010-06-11 자기 터널 정션 디바이스 및 제조

Publications (2)

Publication Number Publication Date
KR20120027525A KR20120027525A (ko) 2012-03-21
KR101387583B1 true KR101387583B1 (ko) 2014-04-23

Family

ID=42732011

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137022944A KR101401568B1 (ko) 2009-06-11 2010-06-11 자기 터널 정션 디바이스 및 제조
KR1020127000859A KR101387583B1 (ko) 2009-06-11 2010-06-11 자기 터널 정션 디바이스 및 제조

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137022944A KR101401568B1 (ko) 2009-06-11 2010-06-11 자기 터널 정션 디바이스 및 제조

Country Status (8)

Country Link
US (2) US8363459B2 (ko)
EP (1) EP2441100B1 (ko)
JP (2) JP2012530360A (ko)
KR (2) KR101401568B1 (ko)
CN (1) CN102804438A (ko)
ES (1) ES2567028T3 (ko)
TW (1) TWI418068B (ko)
WO (1) WO2010144836A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831422B2 (en) 2015-10-21 2017-11-28 Samsung Electronics Co., Ltd. Magnetic memory devices having perpendicular magnetic tunnel junction

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
US8531902B2 (en) * 2011-06-30 2013-09-10 Qualcomm Incorporated Sensing circuit
WO2013012800A2 (en) 2011-07-15 2013-01-24 The Johns Hopkins University Magneto-electronic devices and methods of production
US8592929B2 (en) 2011-09-12 2013-11-26 Qualcomm Incorporated Symmetrically switchable spin-transfer-torque magnetoresistive device
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
KR101266792B1 (ko) 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
US8796797B2 (en) 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
JP6182993B2 (ja) * 2013-06-17 2017-08-23 ソニー株式会社 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
CN103323796B (zh) * 2013-06-21 2015-07-29 中国人民解放军国防科学技术大学 一种以石墨烯作为势垒层的mtj磁场传感器
US9236563B2 (en) * 2013-09-09 2016-01-12 Yutaka Hashimoto Magnetic memory device and method of manufacturing the magnetic memory device
US9496489B2 (en) * 2014-05-21 2016-11-15 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure
US10438997B2 (en) 2014-05-21 2019-10-08 Avalanche Technology, Inc. Multilayered seed structure for magnetic memory element including a CoFeB seed layer
US10347691B2 (en) 2014-05-21 2019-07-09 Avalanche Technology, Inc. Magnetic memory element with multilayered seed structure
US10050083B2 (en) 2014-05-21 2018-08-14 Avalanche Technology, Inc. Magnetic structure with multilayered seed
US9444035B2 (en) * 2014-09-10 2016-09-13 Qualcomm Incorporated Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication
SG11201701285PA (en) * 2014-09-11 2017-03-30 Agency Science Tech & Res Magnetic element and method of fabrication thereof
KR101705962B1 (ko) * 2015-01-19 2017-02-14 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
JP2016174103A (ja) 2015-03-17 2016-09-29 株式会社東芝 磁気記憶素子及び磁気メモリ
WO2016190879A1 (en) * 2015-05-28 2016-12-01 Intel Corporation Exclusive-or logic device with spin orbit torque effect
US9825217B1 (en) * 2016-05-18 2017-11-21 Samsung Electronics Co., Ltd. Magnetic memory device having cobalt-iron-beryllium magnetic layers
CN107481755A (zh) * 2016-06-13 2017-12-15 中电海康集团有限公司 一种多态磁性存储器的位元结构
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
KR102574163B1 (ko) 2016-08-31 2023-09-06 삼성전자주식회사 자기 메모리 장치
US9876164B1 (en) 2016-10-01 2018-01-23 Samsung Electronics Co., Ltd. Method and system for providing a low moment free layer magnetic junction usable in spin transfer torque applications
WO2019005157A1 (en) * 2017-06-30 2019-01-03 Intel Corporation PERPENDICULAR SPIN TRANSFER TORQUE MEMORY DEVICES (PSTTM) WITH IMPROVED STABILITY AND HIGH TUNNEL MAGNEORESISTANCE RATES, AND METHODS OF FORMING THE SAME
US20190066746A1 (en) 2017-08-28 2019-02-28 Qualcomm Incorporated VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US10665773B2 (en) 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US10431275B2 (en) * 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
CN109300922B (zh) * 2018-10-15 2020-09-01 上海大学 一种基于电子自旋的高效太赫兹发射芯片及其制作方法
US20200136019A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Bar-type magnetoresistive random access memory cell
US11342015B1 (en) * 2020-11-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
US11957063B2 (en) * 2021-08-28 2024-04-09 Yimin Guo Magnetoresistive element having a nano-current-channel structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070004094A (ko) * 2004-05-11 2007-01-05 그랜디스, 인코포레이티드 스핀 배리어 강화 자기저항 효과 엘리먼트 및 이를 이용한자기 메모리
KR20090031993A (ko) * 2007-09-26 2009-03-31 가부시끼가이샤 도시바 자기 저항 소자 및 자기 메모리

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979586B2 (en) * 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
JP2005303231A (ja) * 2004-04-16 2005-10-27 Sony Corp 磁気メモリ装置
JP4822680B2 (ja) * 2004-08-10 2011-11-24 株式会社東芝 磁気抵抗効果素子の製造方法
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
US7489541B2 (en) * 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
JP4550713B2 (ja) * 2005-10-21 2010-09-22 株式会社東芝 磁気抵抗効果素子の製造方法
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
US7610674B2 (en) * 2006-02-13 2009-11-03 Headway Technologies, Inc. Method to form a current confining path of a CPP GMR device
JP4975335B2 (ja) * 2006-02-16 2012-07-11 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2007281087A (ja) * 2006-04-04 2007-10-25 Hitachi Global Storage Technologies Netherlands Bv 積層体、その製造方法及び磁気抵抗効果ヘッド
US7479671B2 (en) * 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
JP2008310573A (ja) * 2007-06-14 2008-12-25 Denso Wave Inc Ｃａｄ図面の表示方法
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8470462B2 (en) * 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070004094A (ko) * 2004-05-11 2007-01-05 그랜디스, 인코포레이티드 스핀 배리어 강화 자기저항 효과 엘리먼트 및 이를 이용한자기 메모리
KR20090031993A (ko) * 2007-09-26 2009-03-31 가부시끼가이샤 도시바 자기 저항 소자 및 자기 메모리

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831422B2 (en) 2015-10-21 2017-11-28 Samsung Electronics Co., Ltd. Magnetic memory devices having perpendicular magnetic tunnel junction

Also Published As

Publication number Publication date
US20100315863A1 (en) 2010-12-16
KR20130108485A (ko) 2013-10-02
US20130130406A1 (en) 2013-05-23
EP2441100A1 (en) 2012-04-18
WO2010144836A1 (en) 2010-12-16
TW201110436A (en) 2011-03-16
JP2014140068A (ja) 2014-07-31
TWI418068B (zh) 2013-12-01
CN102804438A (zh) 2012-11-28
JP2012530360A (ja) 2012-11-29
ES2567028T3 (es) 2016-04-19
KR101401568B1 (ko) 2014-06-03
KR20120027525A (ko) 2012-03-21
US8912013B2 (en) 2014-12-16
EP2441100B1 (en) 2016-01-06
US8363459B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
KR101387583B1 (ko) 자기 터널 정션 디바이스 및 제조
KR101251363B1 (ko) 자기 터널 접합 디바이스 및 제조
JP5753919B2 (ja) 磁気トンネル接合デバイス
US8238143B2 (en) Magnetic tunnel junction device and fabrication
KR101293610B1 (ko) 스핀 토크 전달 자기저항 랜덤 액세스 메모리(ｓｔｔ­ｍｒａｍ)에서의 소스 로딩 효과 감소
KR102134132B1 (ko) 자기 기억 소자
KR20120097790A (ko) 자기 메모리 장치
KR101411570B1 (ko) 스핀 전달 토크―자기 터널 접합 디바이스 및 동작 방법
KR102017622B1 (ko) 수직 자기터널접합을 구비하는 자기 메모리 장치들
CN114049906A (zh) 磁阻式存储装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6