TW200949838A - Method for electrically trimming an NVM reference cell - Google Patents

Method for electrically trimming an NVM reference cell Download PDF

Info

Publication number
TW200949838A
TW200949838A TW098110897A TW98110897A TW200949838A TW 200949838 A TW200949838 A TW 200949838A TW 098110897 A TW098110897 A TW 098110897A TW 98110897 A TW98110897 A TW 98110897A TW 200949838 A TW200949838 A TW 200949838A
Authority
TW
Taiwan
Prior art keywords
voltage
reference cell
predetermined
cell
trimming
Prior art date
Application number
TW098110897A
Other languages
English (en)
Inventor
Horacio P Gasquet
Richard K Eguchi
Peter J Kuhn
Ronald J Syzdek
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200949838A publication Critical patent/TW200949838A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14Dummy cell management; Sense reference voltage generators

Landscapes

  • Read Only Memory (AREA)

Description

200949838 Μ 六、發明說明: 【發明所屬之技術領域】 本發明大體而言係關於半導體記憶體裝置,且更特定而 言係關於一種用於電修整一非揮發性記憶體參考單元之方 法及一種以該經電修整之非揮發性記憶體參考單元為特徵 之電路。 此申請案已經於2008年5月30曰作為專利申請案第 12/1 30,186號在美國提出申請。 【先前技術】 若未被修整至一穩定狀態(例如,接近用於未偏壓使用 條件之電荷中性狀態),則一基於非揮發性記憶體(NVM) 之參考單元電流可漂移。在當前之實踐下,基於NVM之組 成零件之參考單元被修整至一單一電目標,歸因於電晶體 不相匹配而引起之NVM零件間之可變性使得該單一電目標 不一定係該等參考單元之最穩定狀態。為使給定的基於 NVM之組件中之單元漂移最小化,將需要將該等參考單元 修整至其唯一目標之一能力,該目標對應於每一相應NVM 組件之自然漸近狀態。 需改良當前業内常見的參考單元修整慣例,其中在一 NVM參考單元上使用程式化及抹除作業以將來自該單元之 一特定輸出電流作為目標。 因而,需要一種用於克服以上論述之此項技術中之問題 之經改良之方法及設備。 139184.doc 200949838 【實施方式】 圖1係一裝置10之一示意性方塊圖, ’該裝置以一電荷儲
一 NVM參考單元之方法。特定而言, 裝置10包括配置成若 干列及若干行之非揮發性記憶體(NVM)位元單元〗4之一記 憶體陣列12。記憶體陣列12包括字線臂“…至WL(n)(其中n 係一整數)及位元線BL(0)至BLHV装由;及_ & &、.
18,其中回應於一行位址(COLUMN aDDR),該行解碼器 自記憶體陣列12選擇對應位元線(BL)信號。將該行解碼器 之輸出饋送至複數個感測放大器20(為簡單闡述起見僅圖 解說明一個感測放大器)且自感測放大器2〇輸出對應資 裝置10進一步包括一陣列字線電壓產生器22、—參考電 壓產生器24及一帶隙參考產生器26或其他參考電壓電路。 帶隙參考產生器26回應於預定組態位元之接收而輸出一電 壓*ϊΤ隙參考彳§號VBgap ’本文將對此作進一步論述。亨陣 列字線電壓產生器22包括若干輸入及一輸出。特定而+ , 該陣列字線電壓產生器22接收作為一個輸入之該帶隙電壓 信號VBGAP及作為另一輸入之預定組態位元。作為對彼之 139184.doc 200949838 回應,陣列字線電壓產生器22輸出一字線電壓信號。換士 之,回應於該帶隙電壓Vbgap信號及該等預定組態位元2 接收,陣列字線電壓產生器22將該帶隙電壓轉換成在記憶 體陣列12之一讀取作業期間適合於正在讀取一位元單元^ 中使用之一字線電壓(Vw〇。 參考位元電壓產生器24包括若干輸人及—輸出。參考位 元電壓產生器24接收該帶隙電壓信號VBGAp作為—個輸 入、若干預定組態位元作為另一輸入及一模式信號 (MODE)作為另—輪人。回應於該等輸人參考位元電壓 產生器24取決於該參考電壓產生器之給定模式而輪出—恰 當電壓輸出信號。模式可包括一讀取模式、一修整模式或 在實施本發明之實施例中使用之其他合適的模式。舉= 言,針對對應於該讀取模式之一模式,參考位元電壓塊Μ 將該帶隙電壓轉換成在該參考位元單元之一讀取作業期間 適合於正在讀取參考位元單元3〇中使用之一控制間極電壓 ㈤。在該修整模式中,參考位元電壓塊24將該帶隙電 ^換成在該參考位元單元之—修整作業期間適合用於將 ,考位兀單元30修整至一預定狀態之一偏壓電壓Ί 本文將對此作進一步論述。 如圖1令所圖解說明,在一項實施例中,參考位元單元 ^ 3單一參考位儿單元,其中該參考位元單元包括一 2極端子(CG)46、—源極端子⑻48、-沒極端子(D)50及 一基板端子(W)(如圖2中圖解說明)。在另-實施例中,參 考位元單元30可包含類似構造之一參考位元單元陣列… 139I84.doc 200949838 多工器32根據一合意的修整組態耦合至參考位元單元3〇, 且其經組態以達成多工器32與參考位元單元儿之間之雙向 發信。多工器32亦包含耦合至一离φ ^呵電壓選擇塊36之一輸入 及麵合至一電流產生器34之一輸出。 電流產生器34包括若干輸入及—銓 饰及輸出。電流產生器34包 含任-合適的電流鏡,該電流鏡經組態以回應於在該讀取 模式(根據該MODE輸入信號確定之模式)中之運作來將該
參考位元單it電流複製至感測放大器2()之所有反向輸入: 若在其他模式而非該讀取模式中,則電流產生㈣被有效 地停用。 高電壓選擇塊36包括若干輸入及一輸出。一個輸入包括 一高電壓供應(HV SUP),例如一外部電力供應電壓或一内 部產生之電壓輸出。在—項實施例中,該高電壓供應可包 含足夠用於實施根據本發明之實施例之合意的修整之任一 電壓位準。舉例而言,該電壓可包括5至1〇伏特之一電壓 範圍。回應於一給定模式及預定組態位元(如進一步經由 該模式信號MODE及組態暫存器44之一給定内容而確定), 高電壓選擇塊36輸出複數個可能之高電壓供應位準中之一 者。組態暫存器44包含若干組態暫存器,其中包括(例如) 一用於含納修整組態資料或資訊之暫存器。 重设控制器38經由信號線42自一專用記憶體空間(未顯 不)或自另一儲存裝置(未顯示)擷取組態資訊。重設控制器 38將組態資料載入至組態暫存器44中來操控各種電路之輸 出。在一項實例中,重設控制器38擷取組態資料且將該組 139184.doc 200949838 態資料儲存至組態暫存器44中,來操控陣列讀取電壓22及 參考電壓24。在一項實施例中,重設控制器38操控列解碼 器16、行解碼器18及感測放大器20,以自NVM陣列12之一 測試空間部分掏取組態資料,其中NVM陣列12之測試空間 部分包含根據一給定記憶體電路實施方案之要求而確定之 該陣列的一部分。重設控制器3 8之信號輸出40耦合至組態 暫存器塊44。 傳統上’修整意謂著基於該記憶體陣列共用之一閘極電 壓來操控參考位元臨限電壓以達成一所需輸出電流。在此 貫施例中’修整暗指一種用於將參考位元臨限電壓操控至 一漸近狀態及進一步用於組態該參考閘極電壓以達成一所 需輸出電流之加速的方法。相依於到達漸近狀態及可用電 壓所花費之最佳時間,用於修整之偏壓條件係可變的。一 項實施例施加一等於或接近接地之閘極電壓,同時亦將一 汲極電壓及/或源極電壓施加於圖2之NVM參考單元6〇之井 52 ° 圖2係類似於圖1之參考單元3〇之一 NVM參考單元⑼之一 剖視圖,該NVM參考單元係用於根據本發明之一項實施例 之方法中。在一項實施例中,NVM參考單元6〇包含一浮動 閘極NVM裝置。NVM參考單元⑹包含一基板62、源極區 域64、汲極區域66、—電荷儲存區域或層68、一控制閘極 7〇及為簡單闡釋起見未顯示之其他元件(例如電介質等 等)閘極端子46耗合至控制閘極7〇。源極端子⑻搞合 至源極區域64。沒極端子(D)_合至汲極區域66。基板 139184.doc 200949838 端子(W)52耦合至基板62。 圖3係兩個NVM參考單元之NVM參考單元電流相對於在 不同電何狀態中開始之時間⑴的例示性漸近行為之一圖表 代表圖80。沿縱軸表示參考單元電流(Ids),而沿橫軸表示 時間(t)。為更好地瞭解該漸近行為,考量如下内容。可在 一預定組偏壓條件下藉由加偏壓於控制閘極146、源極端 子48、没極端子50及基板端子52來加偏壓於圖2之參考單 元60。回應於該預定組偏壓條件,該參考單元將獲得或損 失電荷而接近一電荷漸近狀態,在一預定運作時間之後該 電荷漸近狀態不再顯著地變化。 舉例而言’對於在一第一預定組偏壓條件下之一第一參 考單το ’曲線82表示在一開始時間(tstart)具有一過量負電 荷之該第一參考單元,該開始時間處具有一低參考單元電 流,該低參考單元電流隨著該參考單元之該電荷儲存區域 隨時間損失負電荷而增加至一較高參考單元電流,該較高 參考單元電在被指示為結束時間(tend)之一預定運作時間 處接近一漸近狀態85。此外,對於在一第二預定組偏壓條 件下之第一參考單元,曲線84表示在一開始時間(km)具 有一過量正電荷之該第一參考單元,該開始時間處具有— 較高參考單元電流’該較高參考單元電流隨著該參考單元 之該電荷储存區域隨時間獲得正電荷而降低至一較低參考 單元電流,該較低參考單元電流在一被指示為結束時間 (tend)之預定運作時間處接近一漸近狀態85。對於一不同參 考單元’曲線86及88分別類似於曲線82及84 ;然而,曲線 139184.doc -9- 200949838 86及88在一不同於曲線82及84之位準之位準處發生,此可 能係歸因於該等給定的參考單元之間之變化。曲線%自開 始時間(tstart)處之—較低電流增加至結㈣間處之一 較高電流’此指示該參考單元之該電荷儲存區域隨時間損 失電荷而在-結束時間(tend)處接近漸近狀態87。曲線⑽自 開始時間(tstart)處 < 一較高電流降低至結束時間處之 -較低電流’此指示該參考單元之該電荷健存區域隨時間 獲得電荷而在-結束時間(匕)處接近漸近狀態…不能藉 由正常的電測試來確定每-參考單元之漸近狀態以藉由^ 用之方法設定-供修整之電目標。根據本發明之實施例, 本文所闡述之修整作業在沒有先驗知識之情況下可再現 將該參考單元驅動至該漸近狀態。換言之藉由經由根據 本發明之實施例之修整作業而達成之漸近狀態來預先確定 唯一臨限電壓目標。 在-項實施例中,該預定組偏壓條件包括:藉由提供一 電壓至汲極端子50,同時將控制閘極牝、源極端子48及基 板端子52耦合至接地電位,來加偏壓於參考單元6〇。 儘管圖3中僅圖解說明兩個漸近狀態,但是可能存在更 多狀態。特定而言,範圍9。指示若干參考單元::種過 程、電壓及溫度(PVT)下在一第一參考單元電流‘丨與一第 二參考單元電流IdS2之間之漸近狀態之一範圍。 -種用於修整該參考單元之方法包括將該參考單元修整 至一預定臨限電壓。特定而言,修整該參考單元包含在一 預定組偏壓條件下加偏壓於該參考單元之—控制閘極、一 139l84.doc •10- 200949838 源極端子、一汲極端子及一基板端子,其中回應於該預定 組偏壓條件’該參考單元將獲得或損失電荷而接近—電荷 漸近狀態,在該預定組偏壓條件下該電荷漸近狀態在—預 定運作時間之後不再顯著地變化。 圖4係NVM參考單元電流(Ids)(特別在一直線區域中)相對 •於被修整至不同漸近狀態85、87之NVM參考單元之間極電 壓(Vg)之一簡化圖表代表圖。沿縱轴表示參考單元電流 (Ids) ’而沿棱軸表示閘極電壓(vg)。曲線1〇2、1〇4、1〇6表 〇 示參考單元電流對三個不同參考單元之閘極電壓。特定而 言,曲線102可表示回應於一閘極電壓Vgi而輸出一 1〇 之所需參考電流(Ids)之一理想參考單元。曲線1〇4表示一 第參考早元(對應於具有圖3之曲線82及曲線84之特性之 參考單元),該第一參考單元回應於施加一閘極電壓Vw而 輸出一 10 μΑ之所需參考電流(Ids),此外其中閘極電壓Vg2 對應於漸近狀態85。曲線1 06表示一第二參考單元(對應於 ❷ 具有圖3之曲線86及曲線88之特性之參考單元),該第二參 考單元回應於一閘極電壓而輸出一1〇 μΑ之所需參考電 . 流(Ids),此外其中閘極電壓Vy對應於漸近狀態87。儘管圖 . 4中僅圖解說明(圖3之)該兩個漸近狀態之兩個閘極電壓, 但是可旎存在用於額外狀態之更多閘極電壓。特定而言, 範圍108指示若干參考單元在肖圖3之範圍90相關聯之各種 過程、電壓及溫度(PVT)下各種漸近狀態之閘極電壓之一 範圍。舉例而言,該臨限電壓可在一大約2伏特之範圍内 變化。 139184.doc • 11 - 200949838 對於一給定的參考單
亦可涉及額外的因子。舉例而言, 元’該穩定狀態可包括用於_未偏屬 近值或點及用於一偏壓使用條件之一 類似於應用漸近妝熊睹姦;i安Is二祕& ..
近狀態而受干擾,則可需要再新該參考位元以恢復該組件 之實施例能夠實施現場修整, 此乃因若該參考位元因其漸 一種用於電修整 之可靠性及效能限度。在一項實施例中, 或將每一參考單元再新至其唯一的漸近狀態之方法包括在 沒有外部測試裝備或電目標知識之情形下使用一修整偏壓 可再現地使得該參考單元回到原始漸近狀態。本發明之實 施例可有利地應用於具有一可修整之參考單元之基於浮動 閘極之快閃記憶體產品。 根據本發明之實施例,快閃測試首先將模組置於修整模 式中且然後加偏壓於該參考單元來達成該漸近狀態。然後 使該偏壓Vcg適應該參考單元直至達成所需之輸出電流。 最後,將參考單元組態位元寫入至一由重設控制器3 8使用 139184.doc 12 200949838 之暫存器槽案中。繼續正常的快閃測試。 :斤提出之現場再㈣程包含如下内容:將模組置於修整 :式中。在參考單元上執行修整作業來修整至該漸近狀 /驗證該陣列之内容且然後完成該過程。可在特定情形 :使用再新流程來使—受干擾參考恢復至其漸近延 長產品壽命。 〜^
至此應瞭解,本發明已經提供—種記憶體,其且 ::揮發性記憶體單元及一參考單元,該參考單元係用於 七供―敎參考電流㈣於讀取該複數個非揮發性記憶體 中之選疋§己憶體單元;亦提供_種用於修整該參考 早兀之方法,《包含:⑴加偏壓於該參考單元以將該來考 早兀之一臨限電壓建立成一預定電壓;(u)確定一參考單 凡偏壓電塵’其用於使該參考單元針對該所建立之臨限電 屢來提供該預定參考電流;及㈣在該複數個非揮發性記 憶體單元之-讀取作業期間提供該參考單元偏壓電壓 參考單元。 ° 在另一實施例甲,加偏壓於該參考單元進一步包含在一 預定組偏壓條件下加偏壓於該參考單元之-控制閘極、一 源=端子、—汲極端子及—基板端子,其中該參考單元將 獲得或損失電荷而接近-電荷漸近狀態,在該預定組偏壓 條件下該電荷漸近狀態在—預定運作時間之後不再顯著地 變化。加偏壓於該參考單元進一步包含提供一電壓至該汲 極端子同時將該控制閑極、該源極端子及該基板端子麵合 至接地。 139184.doc •13· 200949838 在又-實施例中’該方法進—步包含將參考單元 元赌存於-暫存器檔案中,該等組態位元以數位方式^ 用於引起該預定參考電流之參考單元偏壓電壓。 竇 施例中,該參考單元與該複數個非揮發性記憶體單元中之 母一者具有基本相同之結構。在另_實施例中,提供 考單元偏壓電壓進一步包含提供—不同於該參考單元偏壓 2之記憶體單元偏壓電壓。在再—實施例中該複數個 非揮發性記憶體單元包含複數個快閃記憶體單元。 根據另-實施例,一種積體電路記憶體包括複數個非揮 發性記憶體單元及-參考單元。該參考單元經組態以用於 提供-參考電流以用於讀取該複數個非揮發性記憶體單元 中之-選$記憶體單7C。一種用於修整該參考單元之方法 包括將該參考單元修整至—預定臨限電壓。特定而言,修 整該參考單元包含在一預定組偏壓條件下加偏壓於該參考 單7L之一控制閘極、一源極端子、一汲極端子及一基板端 子,其中回應於该預定組偏壓條件,該參考單元將獲得或 才貝失電荷而接近一電荷漸近狀態,在該預定組偏壓條件下 該電荷漸近狀態在一預定運作時間之後不再顯著地變化。 在另一實施例中,修整該參考單元進一步包含在製造該積 體電路記憶體期間修整該參考單元。 根據另一實施例,該方法進一步包含確定一參考單元偏 壓電壓及提供該參考單元偏壓電壓至該參考單元。該參考 單元偏壓電壓經組態以用於使該參考單元針對該預定臨限 電壓來提供該參考電流。另外,提供該參考單元偏壓電壓 139184.doc •14- 200949838 至a參考早兀經組態以在該複數個非揮發性記憶體單元之 一讀取作業期間發生。該方法又進—步包含將參考單元組 態位謂存於-暫存器㈣中,該等組態位元以數位方式 表不用於引起該參考電流之參考單以壓電壓。在又一實 施例中》玄方法進-步包含使得該積體電路記憶體處於一 測試模式巾且將該參考單元再修整至該敎臨限電壓。
Ο 根據本方法之另-實施例,該複數個非揮發性記憶體單 元中之每-者包含作為-電荷儲存區域之—浮動閘極。另 外,修整該參考單元進—步包含在—秒至十分鐘範圍中之 一時間週期内應用該預定組偏壓條件。此外,針對該積體 電路記憶體在-特定組環境變數下之可靠性及效能,最佳 化導致一漸近狀態之該預定组偏壓條件。 根據一項實施例,一種積體電路記憶體包含一記憶體陣 列、-位址解碼器、-參考單元、—比較器、—陣列字線 電壓產生器及-參考單元控制閘極電壓產生器。該記憶體 陣列包括組織成若干列及若干行且耦合至字線及位元線之 複數個非揮發性記憶體單元。一列記憶體單元包含一字線 且所有記憶體單元皆耦合至該字線。另外,一行包含一位 元線且所有記憶體單元皆耦合至該位元線。該位址解碼器 經組態以用於為進行一讀取作業而選擇複數個非揮發性記 憶體單元中之-者’其中該複數個非揮發性記憶體單元之 所選定者經組態以用於在一對應位元線上提供—讀取電 流。該參考單元經組態以用於提供一預定參考電流。該比 較器經組態以用於接收該讀取電流及該預定參考電流,且 139184.doc -15· 200949838 元表示儲存於該複 一邏輯狀態。該陣 字線電壓至該記憶 壓產生器經組態以 作為回應而提供一資料位元,該資料位 數個非揮發性記憶體單元之選定者中之 列字線電壓產生器經組態以用於提供— 體陣列。最後,該參考單元控制閘極電 用於提供一可變控制閘極電壓至該參考單元之一 控制閘 極’其令所提供之可變控制閘極電麼與來自該陣列字線電 壓產生器之字線電壓無關。 在另一貫施例中,回應於儲存於一暫存器檔案中之參考 單元組態位元來設定該積體電路之可變控制閘極電壓,且 其中回應於該可變控制閘極電壓來設定該預定參考電流。 在又一實施例中,該積體電路進一步包含一參考單元修 整偏壓電a’該參考單元修整偏路用於心玄參考單元 修整至一預定臨限電壓,其中修整該參考單元包含在一預 定組偏壓條件下加偏壓於該參考單元之一控制閘極、—源 極端子、一汲極端子及一基板端子,其中回應於該預定組 偏壓條件,該參考單元將獲得或損失電荷而接近一電荷漸 近狀態,在該預定組偏壓條件下該電荷漸近狀態在一預定 運作時間之後不再顯著地變化。 在另一實施例中,該積體電路進一步包含耦合至該參考 單元控制閘極電壓產生器之複數個儲存元件,該複數個儲 存元件用於儲存參考單元組態位元,該等組態位元以數位 方式表示用於引起該預定參考電流之參考單元可變控制開 極電壓。在又一實施例中,該複數個非揮發性記憶體單元 中之每一者皆包含作為一電荷儲存區域之一浮動閘極。 139184.doc •16- 200949838 因實施本發明之設備大部分係由熟習此項技術者所熟知 之電子組件及電路組成,故為理解及瞭解本發明之基礎概 念且為不混淆或偏離本發明之教示,將不在比如上文所圖 解說明視為必要之範圍更大之任一範圍内闡釋電路細節。 儘管已針對特定導電類型或電位極性對本發明加以描 述,但熟習此項技術者應瞭解可反置該等導電類型及電位 極性。 ❿ 儘管本文已參照特定實施例對本發明加以描述,但可在 不背離下文申請專利範圍中所給出的本發明範圍之情形下 對本發明實施各種修改及改動。舉例而言,本發明之實施 例可應用於電荷儲#NVM技術、自動微控制器單元(M⑶) 應用及其他合適的應用。另外’本方法之實施例可應用於 MLC及/或多個參考(讀取、程式、抹除、軟體程式等等。 因此應…忍為本說明書及附圖具有闡釋性而非限定性意 義且所有此等修改皆意欲包括於本發明範嘴内。本文針 對特定實施例所闡述之#y者 江之任何i處、優點或問題之解決 皆非意欲被理解為任何或 ^ ^ 7次所有申凊專利範圍之關鍵、必雲 或基本特徵或元件。 本文中使用之措詞「鯉人 機械福合。 輕5」不意欲限制-直接輕合或一 ’將本文中所使用之措詞「一」(、 ^ 義為一個或—個 」或an」)定 「$w、, 外,在申請專利範圍令使用諸如 n」及「-或多個」等說 吏用老如 指在藉由不定冠詞「― 月性片〜不應理解為暗 」(a」或「an」)來說明另一請求 139184.doc 200949838 項元件時係將含有此所說明之請求項元件之任一特定請求 項限制為僅含有一個此元件之發明,即使當同-請求項包 括說明性片語「一或多個」5戈「至少一個」及諸如「_」 (「a」或「an」)等不定冠詞時亦是如此。此亦適用於定冠 詞之使用。 除非另有說明,否則,使用諸如「第一」及「第二」等 措詞來任意地區分此等措詞所闡述之多個元件。因此」,此 等措3並非一疋意欲指示此等元件之時間先後順序或其他 優先順序。 【圖式簡單說明】 本發明係以實例之方式予以圖解說明且不受隨附圖式限 制’在該等隨附圖式中相同參考編號指示類似組件。附圖 中之兀件係為簡單及明晰起見而圖解說明,而未必按 例繪製。 … 圖1係一電路之一示意性方塊圖,該電路以一電荷儲存 性非揮發性記憶體為特徵,該電荷儲存非揮發性記憶體瘦 組態以用於實施根據本發明之一項實施例之用於電修整一 NVM參考單元之方法; 圖2係用於根據本發明之一項實施例之方法中之一 n物 參考單元之一剖視圖; 圖3係兩個NVM參考單元之NVM參考單元電流相對於時 間⑴之例示性漸近行為之一圖表代表圖;且 、圖4係NVM參考單元電流(特別在直線區域中)相對於在 被修整至其自然漸近狀態之後具有不同臨限電壓之NVM參 139184.doc 200949838 考單元之閘極電壓之一簡化圖表代表圖。 【主要元件符號說明】 10 裝置 12 記憶體 14 非揮發性記憶體(NVM)位元單元 ' 16 列解碼器 - 18 行解碼器 20 感測放大 ❹ 22 字線電壓產生器 24 參考電壓產生器 26 帶隙參考產生器 30 參考位元單元 32 多工器 34 電流產生器 36 高電壓選擇塊 38 重設控制器 A w 42 信號線 . 44 組態暫存器 46 控制閉極 48 源極端子 50 沒極端子 52 基板端子 60 參考單元 62 基板 139184.doc -19- 200949838 64 66 68 70 80 82 84 85 86 87 88 90 100 102 104 106 108 源極區域 ^及極區域 電何儲存區域或層 控制閘極 圖表代表圖 具有過量負電荷之第一參考單元之曲線 具有過量正電荷之第一參考單元之曲線 漸近狀態 自開始時間處之較低電流增加至結束時間 處之較高電流之曲線 漸近狀態 自開始時間處之較高電流降低至結束時間 處之較低電流之曲線 在第一參考單元電流與第二參考單元電流 之間之漸近狀態之範圍 簡化圖表代表圖 理想參考單元之曲線 第一參考單元之曲線 第二參考單元之曲線 各種漸近狀態之閘極電壓之範圍 139184.doc •20-

Claims (1)

  1. 200949838 七、申請專利範圍: 1. 一種在具有複數個非揮發性記憶體單元及一參考單元之 一記憶體中用於修整該參考單元之方法,該參考單元係 用於提供一預定參考電流以用於讀取該複數個非揮發性 記憶體單元之一選定記憶體單元,該方法包含: 加偏壓於該參考單元以將該參考單元之一臨限電壓建 立成一預定電壓; 參 確定一參考單元偏壓電壓,其用於使該參考單元針對 該所建立之臨限電壓來提供該預定參考電流;及 在該複數個非揮發性記憶體單元之一讀取作業期間提 供該參考單元偏壓電壓至該參考單元。 2. 如请求項1之方法,其中加偏壓於該參考單元進一步包 含:在一預定組偏壓條件下加偏壓於該參考單元之一控 制間極、—源極端子、-汲極端子及-基板端子,其中 該參考單元賴得或損失電荷*接近—電荷漸近狀態, 在該預定組偏壓條件下該電荷漸近狀態在_預定運作時 間之後不再顯著地變化。 3. :請,項2之方法,其中加偏壓於該參考單元進一步包 3 .提供一電壓至該汲極端子,同時將該控制閘極、該 源極端子及該基板端子耦合至接地。 -健,項1之方法’其進—步包含將諸參考單元組態位 諸存於—暫存器檔案中,該等組態位元以數位方式表 不用於引起該預定參考電流之該參考單元偏壓電壓。 求項1之方法’其中該參考單元與該複數個非揮發 139184.doc 200949838 性S己憶體單元中之每一者具有基本相同之結構。 6.如請求項丨之方法,其中提供該參考單元偏壓電壓進一 步包含:提供一不同於該參考單元偏壓電壓之記憶體單 元偏壓電壓。 7·如請求項丨之方法,其中該複數個非揮發性記憶體單元 包含複數個快閃記憶體單元。 8_ 一種在具有複數個非揮發性記憶體單元及一參考單元之 一積體電路記憶體中使用之方法,該參考單元係用於提 供一參考電流以用於讀取該複數個非揮發性記憶體單元 中之—選定記憶體單元,該方法包含: 將該參考單元修整至一預定臨限電壓,其中修整該參 考單元包含在一預定組偏壓條件下加偏壓於該參考單元 之-控制閘極、一源極端子、—沒極端子及一基板端 子’其中回應於該預定組偏壓條件,該參料元將獲得 或損失電荷而接近-電荷漸近狀態,在該預定組偏壓條 件下該電荷漸近狀態在-預定運作時間之後^再顯著地 9·如請求項8之方法,其中修整該參考單元進一步包含在 製造該積體電路記憶體期間修整該參考單元。 1〇_如請求項8之方法,其進一步包含: 碟參考單元偏壓電壓’其用於使該參考單元針對 。玄預定臨限電壓來提供該參考電流;及 個非揮發性記憶體單元之―讀取作業期間提 仏該參考早元偏壓電壓至該參考單元。 I39184.doc 200949838 ii,.如咕求項ι〇之方法,其進一步包含脾1会土 元儲;^ Λ /、進步包3㈣參考單元組態位 =於-暫存器稽案中,該等組態位元以數位方式表 丁 ;引起該參考電流之該參考單元偏壓電壓。 12. 如請求項"之方法,其進一步包含: 使得該積體電路記憶體處於一測試模式中;及 將該參考單元再修整至該預定臨限電壓。 13. :请:項8之方法,其中該複數個非揮發性記憶體單元
    ,母—者皆包含-浮動閉極作為—電荷儲存區域。 14. :请求項8之方法,其中修整該參考單元進一步包含在 ::::分鐘之一範圍中之一時間週期内應用該預定組 偏麼條件。 15. 如请求項8之方法,其中針對該積體電路記憶體在 =組環境變數下之可靠性及效能,最佳化導致—漸近狀 態之該預定組偏壓條件。 16. 種積體電路記憶體,其包含: 至—己It體陣列,其包含組織成若干列及若干行且耗合 —子線及若干位元線之複數個非揮發性記憶體單 ^其中-列記憶體單元包含—字線且所有該等記憶體 ° —白耦口至5亥子線且一行包含一位元線且所有該等記 憶體單元皆耦合至該位元線; 位址解碼II ’其用於為進行__讀取作業而選擇該複 數個非揮發性記tl料元中之—者,其㈣複數個非揮 發性記憶體單元中之-所選定者在-對應位元線上提供 一讀取電流; 139184.doc 200949838 一參考單元,其用於提供一預定參考電流; 一比較器,其用於接收該讀取電流及該預定參考電 流’且提供料位㈣為回應,該資料位元表示儲存 於該複數個非揮發性記憶體單元之該選定者中之一、羅輯 狀態; 陣列子線電壓產生器,其用於提供一字線電壓至誃 記憶體陣列;及 一參考單元控制閘極電壓產生器,其用於提供一可變 控制閘極電壓至該參考單元之一控制閘極,其中所提供 之該可變控制閘極電壓與來自該陣列字線電壓產生器之 該字線電壓無關。 17. 如請求項16之積體電路記憶體,其中該可變控制閘極電 壓係回應於儲存於一暫存器檔案中之參考單元組態位元 而a又疋,且其中該預定參考電流係回應於該可變控制閘 極電壓而設定。 18. 如請求項〗6之積體電路記憶體,其進一步包含一參考單 元修整偏壓電路’該參考單元修整偏壓電路用於將該參 考單元修整至一預定臨限電壓,其中修整該參考單元包 含在一預定組偏壓條件下加偏壓於該參考單元之一控制 閘極、一源極端子、一汲極端子及一基板端子,其中回 應於該預定組偏壓條件,該參考單元將獲得或損失電荷 而接近一電荷漸近狀態,在該預定組偏壓條件下,該電 荷漸近狀態在一預定運作時間之後不再顯著地變化。 19. 如請求項16之積體電路記憶體’其進一步包含耦合至該 139184.doc 200949838 參考單元控制閘極電壓產生器之複數個儲存元件,該複 數個儲存元件用於儲存諸參考單元組態位元,該等組態 位元以數位方式表示用於引起該預定參考電流之該參考 單元可變控制閘極電壓。 20.如請求項丨6之積體電路記憶體,其中該複數個非揮發性 記憶體單元中之每一者皆包含一浮動閘極作為一♦ #
    139184.doc
TW098110897A 2008-05-30 2009-04-01 Method for electrically trimming an NVM reference cell TW200949838A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/130,186 US7782664B2 (en) 2008-05-30 2008-05-30 Method for electrically trimming an NVM reference cell

Publications (1)

Publication Number Publication Date
TW200949838A true TW200949838A (en) 2009-12-01

Family

ID=41379603

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098110897A TW200949838A (en) 2008-05-30 2009-04-01 Method for electrically trimming an NVM reference cell

Country Status (4)

Country Link
US (1) US7782664B2 (zh)
JP (1) JP5406920B2 (zh)
TW (1) TW200949838A (zh)
WO (1) WO2009148688A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI466122B (zh) * 2012-05-18 2014-12-21 Elite Semiconductor Esmt 具有參考晶胞調整電路的半導體記憶體元件以及包含此元件的並列調整裝置
CN109785896A (zh) * 2018-12-17 2019-05-21 珠海博雅科技有限公司 一种上电同时读取修调位的电路、方法及装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187104A (ja) * 2010-03-05 2011-09-22 Renesas Electronics Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
US8248855B2 (en) * 2010-03-10 2012-08-21 Infinite Memories Ltd. Method of handling reference cells in NVM arrays
US8427877B2 (en) * 2011-02-11 2013-04-23 Freescale Semiconductor, Inc. Digital method to obtain the I-V curves of NVM bitcells
US8363477B2 (en) * 2011-03-09 2013-01-29 Ememory Technology Inc. Method of setting trim codes for a flash memory and related device
US8687428B2 (en) 2011-10-31 2014-04-01 Freescale Semiconductor, Inc. Built-in self trim for non-volatile memory reference current
CN114664355B (zh) * 2022-03-16 2022-11-25 珠海博雅科技股份有限公司 非易失性存储器的参考电流产生模块和参考电流设置方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454520B2 (ja) * 1990-11-30 2003-10-06 インテル・コーポレーション フラッシュ記憶装置の書込み状態を確認する回路及びその方法
US6078518A (en) 1998-02-25 2000-06-20 Micron Technology, Inc. Apparatus and method for reading state of multistate non-volatile memory cells
US6490203B1 (en) 2001-05-24 2002-12-03 Edn Silicon Devices, Inc. Sensing scheme of flash EEPROM
JP4118623B2 (ja) * 2002-07-23 2008-07-16 松下電器産業株式会社 不揮発性半導体記憶装置
US6839280B1 (en) 2003-06-27 2005-01-04 Freescale Semiconductor, Inc. Variable gate bias for a reference transistor in a non-volatile memory
JP2005222625A (ja) * 2004-02-06 2005-08-18 Sharp Corp 不揮発性半導体記憶装置
JP4554613B2 (ja) * 2004-07-30 2010-09-29 Spansion Japan株式会社 半導体装置および半導体装置にデータを書き込む方法
JP2006228277A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4942990B2 (ja) * 2005-12-12 2012-05-30 パナソニック株式会社 半導体記憶装置
JP5067836B2 (ja) * 2005-12-19 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその動作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI466122B (zh) * 2012-05-18 2014-12-21 Elite Semiconductor Esmt 具有參考晶胞調整電路的半導體記憶體元件以及包含此元件的並列調整裝置
CN109785896A (zh) * 2018-12-17 2019-05-21 珠海博雅科技有限公司 一种上电同时读取修调位的电路、方法及装置
CN109785896B (zh) * 2018-12-17 2020-12-15 珠海博雅科技有限公司 一种上电同时读取修调位的电路、方法及装置

Also Published As

Publication number Publication date
JP2011522347A (ja) 2011-07-28
US7782664B2 (en) 2010-08-24
WO2009148688A1 (en) 2009-12-10
US20090296464A1 (en) 2009-12-03
JP5406920B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
TW200949838A (en) Method for electrically trimming an NVM reference cell
US8947907B1 (en) Current source circuits and methods for mass write and testing of programmable impedance elements
TWI616874B (zh) 感測電阻式切換記憶體裝置中之資料
US5796656A (en) Row decoder circuit for PMOS non-volatile memory cell which uses electron tunneling for programming and erasing
JP6208895B2 (ja) 低電力ナノメートルフラッシュメモリ装置において使用される改良型感知回路
KR102003995B1 (ko) 기억 장치 및 그 동작 방법
US7924598B2 (en) Nonvolatile semiconductor memory
US20110080790A1 (en) Array Of Non-volatile Memory Cells Including Embedded Local And Global Reference Cells And System
US5982662A (en) Semiconductor memory device with improved read characteristics for data having multi values
CN104835519A (zh) 存储器电路及相关方法
TWI673717B (zh) 用於讀取快閃記憶體單元中的資料的經改善感測放大器電路
JP2009151902A (ja) 半導体記憶装置
JP6102418B2 (ja) 不揮発性メモリ素子、不揮発性メモリセルおよび不揮発性メモリ
CN107836023B (zh) 控制电阻式切换存储器单元的方法和半导体存储器装置
JP3701160B2 (ja) 冗長機能を有する不揮発性半導体メモリ装置
TWI328229B (en) Methods and apparatus for a non-volatile memory device with reduced program disturb
JP2008084523A (ja) 低電圧、低キャパシタンスのフラッシュメモリアレイ
CN114255810A (zh) 具有虚拟接地电路系统的非易失性存储器
US20220101903A1 (en) Non-volatile memory with virtual ground voltage provided to unselected column lines during memory write operation
US20210005261A1 (en) Nonvolatile memory devices and operating methods thereof
JP2008226383A (ja) 不揮発性半導体記憶装置
JP2008004159A (ja) 半導体記憶装置及びそのテスト方法
JP2924774B2 (ja) 不揮発性半導体記憶装置
JP4079580B2 (ja) 半導体集積回路
US9484072B1 (en) MIS transistors configured to be placed in programmed state and erased state