TW200945643A - Resistive memory device and method of forming the same - Google Patents

Resistive memory device and method of forming the same Download PDF

Info

Publication number
TW200945643A
TW200945643A TW098105700A TW98105700A TW200945643A TW 200945643 A TW200945643 A TW 200945643A TW 098105700 A TW098105700 A TW 098105700A TW 98105700 A TW98105700 A TW 98105700A TW 200945643 A TW200945643 A TW 200945643A
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
resistive memory
phase change
memory device
Prior art date
Application number
TW098105700A
Other languages
English (en)
Inventor
Kyung-Chang Ryoo
Hong-Sik Jeong
Gi-Tae Jeong
Hyeong-Jun Kim
Dong-Won Lim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200945643A publication Critical patent/TW200945643A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200945643 六、發明說明： 【發明所屬之技術領域】 本發明之實施例係關於電阻性記憶體器件及形成該等器 件之方法，且更特定言之係關於可以高積體密度整合之相 變記憶體器件及形成該等器件之方法。 本美國非臨時專利申請案根據35 U.S.C. § 119規定主張 2008年3月11日申請之韓國專利申請案第10-2008-0022448 號之優先權’該案之全部内容以引用的方式併入本文中。 【先前技術】 相變記憶體器件為使用相變材料（例如硫族化物）之電導 率（或電阻率）之差異來儲存及讀取資訊之記憶體器件。由 於此等相變記憶體器件之諸如隨機存取及非揮發性之特 徵’因此強調其為下一代記憶體。 然而，如同其他記憶體器件，由於相變記憶體器件要求 高水準之積體密度，故需要能夠滿足該要求之新的相變記 憶體器件及形成該器件之方法。 【發明内容】 本發明之實施例提供具有高積體密度之電阻性記憶體器 件及形成該器件之方法。 本發明之實施例亦提供具有高積體密度之相變記憶體器 件及形成該器件之方法。 在本發明之一些實施例中，電阻性記憶體器件包括形成 於基板上之電阻性記憶體元件。第一絕緣層覆蓋電阻性記 憶體元件之側表面。將導電線提供於電阻性記憶體元件 138512.doc 200945643 上。第一絕緣層覆蓋導電線之側表面。第一絕緣層及第二 絕緣層具有在選自由以下各者組成之群之至少一者上之差 異：硬度、應力、介電常數、導熱率及孔隙度。 在本發明之其他實施例中’形成電阻性記憶體器件之方 法包含在基板上形成具有第一開口之第一絕緣層。在第一 開口中形成電阻性記憶體元件。在電阻性記憶體元件及第 一絕緣層上形成具有曝露電阻性記憶體元件之開口的第二 絕緣層。藉由以導電材料填充開口來形成與電阻性記憶體 ® 元件連接之導電線。形成第一絕緣層及第二絕緣層以使得 第一絕緣層及第二絕緣層具有在諸如硬度、應力、介電常 數、導熱率及孔隙度之特徵上之至少一差異。 在本發明之其他實施例中，形成電阻性記憶體器件之方 法包含在基板上形成電阻性記憶體元件。在基板上形成覆 蓋電阻性記憶體元件之侧壁之第一絕緣層。在電阻性記憶 體元件及第一絕緣層上形成具有曝露電阻性記憶體元件之 P 開口的第二絕緣層《藉由以導電材料填充開口來形成與電 阻性記憶體元件連接之導電線。形成第一絕緣層及第二絕 緣層以使得第一絕緣層及第二絕緣層具有在諸如硬度、應 力、介電常數、導熱率及孔隙度之特徵上之至少一差異。 【實施方式】 包括附圖以提供本發明之進一步理解，且其併入本說明 書中並構成其一部分。該等圖式說明本發明之例示性實施 例’且與[實施方式]一起用來解釋本發明之原理。 本發明之實施例係關於電阻性記憶體器件及形成該器件 138512.doc 200945643 之方法電阻性§己憶體器件為一類使用電阻性記憶體元件 之記憶體器件，該電阻性記憶體元件可表示根據所施加信 號可辨別的至少兩種電阻狀態，例如高電阻狀態及低電阻 狀態。電阻性記憶體元件可包括（例如）鈣鈦礦記憶體元 件、相變記憶體元件、磁阻記憶體元件、導電金屬氧化物 (CMO)記憶體元件、固體電解質記憶體元件、聚合物記憶 體元件及其類似物。 約欽礦記憶體元件可包括（例如）龐磁阻（CMR)材料、高 溫超導（HTSC)材料或其類似物。固體電解質記憶體元件具 有在固體電解質中可移動之金屬離子，且因此固體電解質 記憶體元件可包括可形成導電橋接之材料。 現使用採用相變記憶體元件之電阻性記憶體器件來描述 本發明之實例實施例。因此，應理解下文提及之描述可應 用於採用上文所述之多種類型之記憶體元件之電阻性記憶 體器件。 本發明之實施例提供相變記憶體器件及形成該器件之方 法。根據本發明之實施例之相變記憶體器件包括相變記憶 體元件。相變記憶體元件可包括相變材料。舉例而言，應 理解相變記憶體元件可指示一相變材料層及與該相變材料 層之兩個表面連接之兩個電極。又，應理解相變記憶體元 件指示相變材料。相變材料可為結晶狀態可視熱量而定在 展示不同電阻狀態之複數個結晶狀態之間可逆地改變的材 料。諸如電流、電壓之電信號、光信號、輻射或其類似物 可用以改變相變材料之結晶狀態。舉例而言，當電流在與 138512.doc 200945643 相變材料之兩個末端連接之電極之間流動時，熱量藉由電 阻加熱而提供至相變材料。此時，相變材料之結晶狀態可 視所提供之熱量強度及提供時間而定改變。舉例而言，相 變材料可具有具高電阻之非晶形狀態（或重設狀態）及具低 電阻之結晶狀態（或設定狀態）。 相變材料可包括（例如）硫族化物。當根據本發明之實施 ' 例之相變材料藉由"XY"表示時，"X"可包括選自由碲 (Te)、硒（Se)、硫（S)及釙（Po)組成之群之至少一者，且"Y" _ 可包括選自由銻（Sb)、砷（As)、鍺（Ge)、錫（Sn)、磷（P)、 氧（0)、銦（In)、祕（Bi)、銀（Ag)、金（Au)、把（Pd)、欽 (Τι)、硼（B)、氮（N)及矽（Si)組成之群之至少一者。根據本 發明之實施例之相變材料之實例可包括諸如以下之硫族化 *.Ge-Sb-Te(GST)、Ge-Bi-Te(GBT)、As-Sb-Te、As-Ge-Sb-Te、Sn-Sb-Te、In-Sn-Sb-Te、Ag-In-Sb-Te、週期表之 第5A族中之元素-Sb-Te、週期表之第6A族中之元素-Sb- φ Te、週期表之第5A族中之元素-Sb-Se、週期表之第6A族中 之元素-Sb-Se ’及在上述硫族化物中摻雜有雜質的硫族化 物。在硫族化物中摻雜之雜質可包括（例如）氮、氧、矽或 , 其組合。 • 本發明之實施例提供形成用於相變記憶體元件之間的絕 緣之絕緣層及用於導電結構（例如導電線）之間的絕緣之絕 緣層的方法。又，本發明之實施例提供形成諸如在單元陣 列區域中之位元線及字線及在周邊電路區域中之局部導電 線的各種導電線之方法以及相變記憶體器件中之導電結構 138512.doc 200945643 之間的互連方法。 隨著整合程度增加，在水平方向上元件之間的距離、諸 如位元線及局部導電線之各種導電線之間的距離及該等導 電線之線寬減少’但在垂直方向上堆疊於基板上之絕緣層 及導電層之高度増加。舉例而言，在相變記憶體元件之狀 況下’其高度及寬度減少。相鄰相變記憶體元件之間的距 離亦減少。 當在此環境下形成相變記憶體元件時，本發明之發明者 已發現相變記憶體元件歸因於熱製程等而變形。又，本發 明者已發現若相變記憶體元件、尤其相變材料變形，則相 變材料與電極之間的界面特徵劣化且因此設定電阻增加。 根據本發明之實施例，為防止相變記憶體元件及相變材 料層變形，相變材料層及包圍相變材料層之絕緣層具有相 同應力性質。舉例而言，包圍相變記憶體元件之絕緣層展 不張應力”。包圍相變記憶體元件之絕緣層可由具有可補 償相變記憶體元件在儲存操作中所具有之應力的應力性質 之材料形成。包圍相變記憶體元件之絕緣層可具有（例如） 約5xl〇9達因/平方公分之張應力。 根據本發明之其他實施例，包圍相變記憶體元件之絕緣 層可由具有高硬度之材料形成以最小化相變記憶體元件之 移動。
又’根據本發明之其他實施例，包圍相變記憶體元件之 絕緣層可由具有低導熱率之材料形成。因此，可能減少相 鄰相變記憶體元件之間的熱干擾V 1385I2.doc 200945643 在垂直方向上之高度增加可引起用於下部及上部導電結 構與導電線之間、導電結構之間或導電線之間的電連接的 各種開口（諸如接觸孔、通孔等）中之縱橫比的增加。隨著 相鄰導電線之間的距離減小，變得難以使用蝕刻形成導電 線’且導電線之電阻歸因於線寬之減小而增加。又，隨著 開口之縱橫比增加，變得難以用導電材料填充開口，且填 充於開口中之導電材料之電阻亦增加。
因此，在本發明之一實施例中，至少一導電線（例如位 元線）使用鑲嵌技術由銅形成《為減少相鄰導電線之間的 寄生電容，包圍導電線之絕緣層可由（例如）具有低介電常 數之低k材料形成。例如，覆蓋導電線（諸如位元線）之側表 面之絕緣層可由具有比形成於相變記憶體元件之侧表面上 之絕緣層低之介電常數的材料形成。 在本發明之其他實施例中，包圍導電線之絕緣層可由多 孔材料形成以便獲得低介電常數。例如，包圍導電線之絕 緣層可由具有比包圍相變記憶體元件之絕緣層高之孔隙度 的材料形成。在本發明之其他實施例中，包圍導電線之絕 緣層可由具有比包圍相變記憶體元件之絕緣層低之硬度的 材料形成。 在本發明之其他實施例中，包圍導電線之絕緣層可由具 有比包圍相變記憶體元件之絕緣層低之張應力的材料形 根據本發明之另—實施例，當使用鑲嵌技術形成銅位元 ，時’用於導電區域之間、導電區域與導電線之間或導電 138512.doc 200945643 線之間的電連接的接觸結構之一部分在與銅位元線相鄰之 位置處由銅形成。舉例而言，當形成位元線之條紋型開 口，形成接觸結構之一部分之孔型開口時，位元線之條紋 型開口以銅填充以形成銅位元線，且接觸結構之一部分之 開口以銅填充以形成銅接線柱。 現將參看展示本發明之例示性實施例之隨附圖式來更完 全地描述本發明。然而，本發明可以許多不同形式實施且 不應視為限於本文中闡述之實施例；實際上，提供此等實 施例以使得本揭示案詳盡且完全，且將本發明之概念完全 地傳達給熟習此項技術者。在圖式中，圖式中之相同參考 數字表示相同元件’且因此省略其描述。 與本說明書之元件相關地使用之諸如"下部表面"及"上 部表面"之術語為分別指示"相對接近基板之主表面的表面 及相對遠離基板之主表面的表面"的相對術語。又，應 理解，在本說明書中，元件表面之高度可關於基板之主表 面比較。舉例而言’應理解#—元件之下部表面稱為比另 元件之下邛表面低"時，該描述可指示一元件之下部表 面比另一元件之下部表面更接近於基板之主表面而定位。 用於本說明書中之術語"導電材料，，包括（但不限於）金 屬、導電金屬氮化物、導電金屬氧化物、導電氮氧化物、 矽化物、金屬合金或其組合。金屬之實例包括銅(。小鋁 (Α1)、鎢鈦（TiW)、钽（Ta)、鉬（Μ〇)、鎢（w)及其類似物。 導電金屬氮化物包括（但不限於）例如氮化鈦（TiN)、氮化鈕 (TaN)、氣化銷（MoN)、氮化鈮（NbN)、氮化鈦矽（Tis叫、 138512.doc -10- 200945643 氮化鈦鋁（TiAIN)、氮化鈦硼（TiBN)、氮化锆矽（ZrSiN)、 氮化鎢石夕（WSiN)、氮化鎮蝴（WBN)、I化锆銘（ZrAIN)、 氮化翻矽（MoSiN)、氮化鉬鋁（MoAiN)、氮化鈕矽 (TaSiN)、氮化钽鋁（TaAIN)及其類似物。導電氮氧化物之 實例包括（但不限於）氮氡化鈦（TiON)、氮氧化鈦鋁 (ΤιΑΙΟΝ)、氮氧化鎢（WON)、氮氧化钽（TaON)及其類似 物°導電金屬氧化物之實例包括（但不限於）導電新穎金屬 氧化物，諸如氧化銥（IrO)、氧化釕（RuO)及其類似物。 在本說明書中，”基板"或”半導體基板"或"半導體層，，可 指示具有矽表面之基於半導體之結構。又，"基板，，或，，半 導體基板"或"半導體層，，可指示其上形成器件之導電區 域、絕緣區域及/或基於半導體之結構。此基於半導體之 結構可指示（例如）矽層、絕緣體上矽（801)層、矽_鍺（81(^) 層、鍺（Ge)層、砷化鎵（GaAs)層、摻雜或未摻雜之矽層、 藉由半導體結構支推之碎磊晶層或任何半導體結構。 Φ 應理解當一元件或層稱為在另一元件或層"之上"或形成 於另一元件或層”之上"時，其可直接在另一元件或層之上 或直接形成於另—元件或層之上，或可存在或形成介入元 , 件或層又’應理解儘管在本文中貫穿本說明書可使用術 =第 第一、第三等以描述諸如接線柱、導電線、接觸 栓塞、絕緣層、導電材料、接觸孔、通孔、開口及其類似 物之各種元件，但是此等元件不應由此等術語限制。此等 術居僅可用以區分一元件與另一區域。 圖為說明根據本發明之實施例具備電阻性記憶體器件 138512.doc 200945643 :基板100之單元陣列區域的-部分的平面圓。參看圖卜 土板100包括在第-方向（例如列方向）上延伸具有條紋圖案 之凡件區域ACT。藉由將雜質植人此元件區域中可 形成字線WL。淺溝槽隐施r- b 屏糟隔離區域STI定位於元件區域ACT以 外的區域處。 在行方向上延伸之具有條蚊圖案之位元線BL經排列以 橫穿字線WL。記憶體單元可定位於位域bl與字線肌之 橫穿P刀4纟本發明之—實施例中，記憶體單元可包括 (例如）電阻性記㈣元件Mp，諸如相變記憶體元件。電阻 性記憶體元件Md之一古*山h - & P 末&與位X*線BL連接且另一末端與 字線WL連接。用於選擇電阻性記憶體元件之選擇元件 可定位於字線WL與電阻性記憶帛元件Mp之另—末端之 間。根據本發明之實施例’電阻性記憶體元件Mp可包括 相變材料。 為減小字線WL之電阻，字線WL可經由字線接觸結構 WL—C與具有低電阻之導電線電連接。例如，考慮到用於減 小字線乳之電阻之具有低電阻之導電線與字線WL相比更 遠離基板1〇〇，該導電線可稱為上部字線UWL。考慮到此 上部字線，該字線冒[可稱為下部字線。又，應理解字線 WL可指示上部字線UWL以及下部字線LWL。字線接觸結 構WL C可定位於在第—方向上彼此相鄰之電阻性記憶體元 件MP之間。可每預定數目之記憶體單元，例如每八個相 鄰記憶體單元而形成該字線接觸結構WLC。亦即，八個記 隐體單元可排列於在第一方向上彼此相鄰之接觸結構Wlc 138512.doc -12- 200945643 之間。又，可每未規定數目之記憶體單元而形成該接觸結 構WLC。亦即，各種數目之記憶體單元，例如十六個、三 十二個記憶體單元可排列於在第一方向上彼此相鄰之接觸 結構WLC之間。 圖2為根據本發明之實施例之電阻性記憶體器件之單元 陣列區域之一部分的等效電路圖。參看圖2，電阻性記憶 體元件Mp之一末端可與位元線BL連接，且另一末端可與 字線WL連接。用於選擇記憶體元件]yip之選擇元件〇可包 括（但不限於）二極體、MOS電晶體及MOS二極體。在圖2 中將二極體D說明為選擇元件之一實例。 參看圖3，現將描述根據本發明之實施例之相變記憶體 器件。在於下文描述之實施例中，為便於描述起見，將包 圍相變記憶體元件（例如相變材料層）之絕緣層稱為"第一絕 緣層（或単·元絕緣層）且將包圍導電線（例如位元線）之絕緣 層稱為”第二絕緣層”（或導電線之絕緣層）。 參看圖3’將與第一電極120及第二電極14〇連接之相變 材料層130提供於基板1〇〇上方。相變材料層13〇可包括硫 族化物。第一電極120提供於相變材料層13〇與基板1〇〇之 間。第一電極120可界定於穿透形成於基板ι〇〇上之層間絕 緣層110之接觸孔115中。將例如位元線〖go之導電線提供 於第二電極140上。亦即，第二電極提供於位元線18〇與相 變材料層13 0之間。第一絕緣層1 5 0包圍相變材料層1 3 0。 舉例而言，第一絕緣層150提供於相變材料層13〇之側表面 上。第一絕緣層15〇之上部表面可與第二電極14〇之上部表 138512.doc _ 13· 200945643 面共平面。因此，相變材料層13〇之上部表面可低於第_ 絕緣層15 0之上部表面。 第一·絕緣層16 0包圍位元線18 0。舉例而言，第二絕緣層 160提供於位元線180之側表面上。位元線180可界定於第 一絕緣層160之開口 165内。舉例而言，位元線18〇可藉由 圖案化第二絕緣層160以形成開口 165且隨後將諸如銅之導 電材料填充於開口 165中來形成。亦即，位元線180可藉由 使用鑲嵌技術來形成。導電障壁層170可提供於銅位元線 180與第二電極140之間。此導電障壁層17〇可提供於開口 165之底部及側壁上。 根據該實施例’第一絕緣層1 50及第二絕緣層16〇由具有 不同性質之材料形成。第一絕緣層150及第二絕緣層16〇展 示硬度、孔隙度、介電常數、應力及/或導熱率上之差 異。舉例而言，第一絕緣層150可由具有高硬度、低孔隙 度、張應力及/或低導熱率之材料形成。第二絕緣層16〇可 由具有低硬度、低介電常數及/或高孔隙度之材料形成。 舉例而言，第一絕緣層150可由具有比第二絕緣層ι6〇相對 高之硬度、相對高之介電常數、相對低之孔隙度、相對高 之張應力及/或相對低之導熱率的材料形成。 舉例而言’第一絕緣層150可展示約5xl〇9達因/平方公分 之張應力◊第二絕緣層16〇可展示較低張應力或可不展示 張應力。 儘管圖式中未展示，但是可進一步提供覆蓋層。例如， 此覆蓋層可由氧化矽（Si〇2)、氮化矽（SiNx)、氮氧化矽 138512.doc -14- 200945643 (SiON)、氧化鋁（A10x)、氧化鈦（Ti02)或其類似物形成。 此覆蓋層可（例如）提供於第二電極140上。 圖4至圖7為說明根據本發明之各種實施例之相變記憶體 器件之剖視圖。當比較該等實施例與圖3之實施例時，該 等實施例與圖3之實施例的類似之處在於包圍相變材料層 之第一絕緣層及包圍位元線之第二絕緣層由具有不同性質 之材料形成，但與參看圖3描述之實施例相比，在相變材 料、第二電極、位元線結構及其類似物上具有某些差異。 現將參看隨附圖式來描述此等差異。 參看圖4，相變材料層130提供於在第一絕緣層150中形 成之接觸孔155中及接觸孔155外部的第一絕緣層150上。 舉例而言，相變材料層可藉由使用鑲嵌技術來形成。在第 一絕緣層150上延伸之相變材料層之寬度w2可比接觸孔155 中之相變材料層之寬度wl寬。相變材料層130之上部表面 比第一絕緣層150之上部表面高。第一絕緣層150覆蓋相變 材料層130之側表面之一部分，亦即相變材料層130之側表 面之下部。第二絕緣層160覆蓋位元線180之側表面及相變 材料層130之側表面之一部分，亦即相變材料層130之側表 面之上部。 參看圖5，不同於說明於圖4中之實施例，相變材料層 130僅界定於第一絕緣層150之接觸孔155内。舉例而言， 相變材料層130可藉由使用鑲嵌技術來形成。相變材料層 130之上部表面與第一絕緣層150之上部表面大體上共平 面。在該實施例中，提供位元線1 80以接觸相變材料層 138512.doc -15· 200945643 130。位元線180可藉由在相變材料層130及第一絕緣層ι5〇 上沈積導電材料且隨後執行以預定條紋圖案蝕刻所沈積之 導電材料層之光微影製程來形成。第二絕緣層16〇提供於 第一絕緣層150上以使得第二絕緣層160可覆蓋位元線 180。在根據該實施例之相變記憶體器件中，省略對應於 圖3中所說明之實施例之第二電極14〇之組件，且位元線 180直接接觸相變材料層130以充當第二電極》 參看圖6’不同於在圖4中說明之實施例，在根據該實施 例之相變記憶體器件中，相變材料層130可在接觸孔155之 底部及側壁上以恆定厚度形成。舉例而言，相變材料層 130填充第一絕緣層150之接觸孔155之一部分。相變材料 層130之一部分可自接觸孔155向外延伸。第二電極140可 在相變材料層130上’亦即在接觸孔155中及接觸孔155外 部形成。在該實施例中，相變材料層1 3 0可藉由使用鑲嵌 技術來形成。 參看圖7，不同於在圖5中說明之實施例，相變材料層 130提供於第一絕緣層15〇之側壁及底部上，且第二電極 140提供於相變材料層130上及第一絕緣層ι5〇之接觸孔155 中。亦即’相變材料層130填充接觸孔155之一部分，且第 二電極140填充接觸孔155之剩餘部分。在該實施例中，相 變材料層130可藉由使用鑲嵌技術來形成。 圖8及圖9為說明根據本發明之實施例之相變材料層丨3 〇 之各種組態之平面圖。參看圖8，相變材料層13〇可為以相 鄰單元個體形式分隔之島圖案。又，可形成相變材料層 138512.doc -16 - 200945643 13 0以使得在行或列方向上相鄰之至少兩個單元共用相變 材料層130舉例而言，在圖9中說明之相變材料層130可 為在列或行方向上延伸之條紋圖案。 現將參看隨附圖式描述根據本發明之實施例之形成相變 記憶體器件之方法。 圖10至圖13為解釋形成如圖3中所說明之相變記憶體器 • 件之方法的剖視圖。參看圖1〇，製備上面形成字線、選擇 凡件及其類似物之基板100。字線可藉由將雜質離子植入 基板100之由器件隔離區域界定之元件區域中來形成。選 擇元件可為（例如）二極體❶選擇元件可（例如）藉由在上面 形成字線之基板上形成具有曝露字線之選擇元件接觸孔之 絕緣層，在選擇元件接觸孔中形成諸如鍺層矽層或矽_ 錯層之半導體層’且蔣雜質植入半導體層中來形成。選擇 元件接觸孔令之半導體層可藉由使用選擇性磊晶成長 (SEG)或固相磊晶技術來形成。SEG技術為藉由使用由選 〇 擇元件接觸孔所曝露之字線作為種子層來成長半導體磊晶 層之方法。與此不同，固相蟲晶技術為在選擇元件接觸孔 中形成非晶形半導體層或多晶半導體層且隨後使其結晶之 . 方法。 在形成子線、選擇元件及其類似物之後，使層間絕緣層 110形成於基板100上。將層間絕緣層11〇圖案化以形成界 定第電極且曝露相應選擇元件之電極接觸孔115。將導 電材料填充於電極接觸孔115中以形成第一電極。 形成相應地與第一電極及第二電極14〇連接之相變材料 1385l2.doc 17 200945643 層130。根據該實施例，相變材料層n〇及第二電極14〇可 藉由在第一電極i 20及層間絕緣層1丨〇上形成諸如硫族化物 之相變材料層及第二電極之導電材料，且隨後圖案化相變 材料層及第二電極之導電材料來形成。此處，覆蓋層可進 步形成於第二電極之導電材料上。因此，覆蓋層將提供 於第二電極140上。此覆蓋層可在圖案化相變材料層及第 一電極之導電層之後形成。在此狀況下，覆蓋層將提供於 相變材料層130及第二電極14〇之側表面上以及第二電極 140之上部表面上。在隨後描述之實施例_，此覆蓋層可 形成於第二電極之導電材料上。 參看圖11 ’形成覆蓋相變材料層丨3〇之側表面及第二電 極140之側表面之第一絕緣層15〇。舉例而言，將絕緣材料 沈積於層間絕緣層11〇上以覆蓋相變材料層13〇及第二電極 140 ’且餘刻及平坦化所沈積之絕緣材料直至曝露第二電 極140。對於平坦化蝕刻，可使用化學機械拋光、回蝕或 其組合。在形成覆蓋層之狀況下，覆蓋層可在上述平坦化 餘刻製程期間充當蝕刻終止層。 為防止相變材料層13〇變形，形成具有與相變材料層13〇 之應力性質相同的應力性質的第一絕緣層丨5〇。舉例而 言’在相變材料層130具有張應力之狀況下，形成第一絕 緣層150以具有張應力。舉例而言，第一絕緣層ι5〇可具有 約5x109達因/平方公分之張應力。第一絕緣層150由具有高 硬度之材料形成以使得第一絕緣層i 5〇可剛性地支撐相變 材料層130。或者，第一絕緣層由具有張應力及高硬度之 138512.doc 200945643 材料形成。 第一絕緣層可由藉由氣相沈積方法使用高密度電漿來形 成之氧化物層、藉由氣相沈積方法來形成之氮氧化矽 (SiON)、藉由氣相沈積方法使用增強電漿來形成之氧化物 層及/或在高溫下藉由氣相沈積方法來形成之氣化石夕層來 . 形成。 • 第一絕緣層i50亦可由具有低導熱率之材料形成以便最 小化第一絕緣層150與其所相鄰之相變材料層130之間的熱 ❹干擾。 接著’將參看圖12及圖13描述使用鑲嵌技術形成位元線 之方法。參看圖12，在第一絕緣層150上形成具有條紋形 狀開口 165之第二絕緣層1 60 ’該等條紋形狀開口 165曝露 在行方向（或垂直於地面之方向）上排列之複數個第二電極 140且在其中形成位元線。條紋形狀開口 1 65可（例如）藉由 形成覆蓋第一電極140及第一絕緣層150之絕緣材料層，且 ❹ 隨後移除所形成之絕緣材料層之一部分而形成。形成第二 絕緣層160以具有與第一絕緣層15〇相比不同之性質。例 如，為最小化相鄰位元線之間的寄生電容，第二絕緣層 - 160可由具有低介電常數之材料及/或多孔材料形成。第二 絕緣層160可由具有低硬度之材料形成以便使得易於形成 在中間形成位元線的條紋形狀開口。又，不同於第一絕緣 層150’第二絕緣層160可由具有高導熱率之材料形成。 舉例而言’第二絕緣層16〇可由具有比第一絕緣層1 5〇高 之孔隙度、比其低之硬度、比其低之張應力、比其高之導 138512.doc -19- 200945643 熱率及/或比其低之介電常數的材料形成。或者，第二絕 緣層160可由不具有張應力之材料形成。 對於低介電*數’第二絕緣層160可由（例如）摻雜爛之 氧化矽（BSG)、摻雜磷之氧化物（pSG)、摻雜硼及磷之氧化 物（BPSG)、摻雜碳之氧化矽、含氫矽酸鹽（HSq)、甲基矽 倍半氧烷（MSQ)、SiLK、聚醯亞胺、聚原冰片烯、聚合介 電材料或其類似物形成。又’第二絕緣層16〇可由使用原 子層沈積方法之氧化物層、PETE〇s氧化物、可流動氧化 物（FOX)或其類似物形成。 參看圖13 ’將例如銅之導電材料填充於條紋形狀開口 165中以形成銅位元線18〇。在填充銅之前，可另外在開口 165中形成導電障壁層17〇。舉例而言，在開口 ι65中及在 第二絕緣層160上形成銅之後，執行諸如化學機械拋光、 回蚀之平坦化蝕刻製程直至曝露第二絕緣層丨6〇。 在參看圖10至圖13描述之實施例中，位元線可藉由經由 姓刻導電材料層而形成所要導電圖案之導電材料圖案化製 程，而非鑲嵌技術形成。圖14說明藉由上述導電材料圖案 化製程形成之相變記憶體器件。參看圖14，將層間絕緣層 1 90提供於第二電極丨4〇上。層間絕緣層i 9〇具有曝露相應 第二電極140之接觸孔195。將導電材料填充於接觸孔195 中以形成接觸栓塞197。提供位元線180以使得其與在相同 行上排列之接觸栓塞197電連接。第二絕緣層160包圍位元 線180。導電障壁層170可提供於位元線180與接觸栓塞197 之間。 138512.doc 200945643 圖15至圖18為解釋形成圖4之相變記憶體器件之方法的 部分剖視圖。不同於參看圖10至圖13描述之實施例，相變 材料層可藉由使用鑲嵌技術來形成。將省略與先前實施例 中描述之方法重複的描述。 參看圖15，層間絕緣層110及第一電極120形成於基板 100上。形成具有界定將形成相變材料層及第二電極之區 ' 域的接觸孔丨55之第一絕緣層150。接觸孔155曝露相應第 一電極120。如上述，第一絕緣層15〇可藉由沈積具有低導 熱率、高硬度及/或張應力之材料且移除所沈積材料之一 部分以使得曝露第一電極120來形成。 參看圖16，硫族化物層135形成於接觸孔155中及第一絕 緣層150上。用於第二電極之導電材料層ι45形成於硫族化 物層13 5上。 參看圖17，圖案化用於第二電極之導電材料層145及硫 族化物層135以形成相變材料層13〇及第二電極14〇。 ❹ 參看圖1 8 ’形成具有曝露例如在行方向上排列之複數個 第二電極140之條紋形狀開口 ι65的第二絕緣層16〇。此 後’將諸如銅之導電材料填充於條紋形狀開口 165中以形 - 成如圖4中所說明之位元線180。 在該實施例中’第一絕緣層15〇之接觸孔155可以不同圖 案例如以在行方向上延伸之條紋圖案而形成。因此，至 乂兩個相鄰相變記憶體單元彼此共用相變材料。 根據該實施例’與第一電極12 〇相鄰之相變材料之一部 刀（形成於接觸孔155之底部上之相變材料）未經受蝕刻製 138512.doc •21 · 200945643 程。根據本發明之實施例，由於相變材料層130之相變發 生在與第一電極120相鄰之部分處，故可能形成更可靠的 相變材料層。 參看圖19至圖22，將描述形成如圖5中所說明之相變記 憶體器件之方法。不同於參看圖1 5至圖1 8描述之實施例， 位元線直接接觸相變材料層。又，相變材料層界定於第一 絕緣層之接觸孔内。參看圖19，如上所述，在基板100上 形成具有界定將形成層間絕緣層110、第一電極110及相變 材料層之區域的接觸孔155之第一絕緣層150。接著，用於 相變材料層之硫族化物層135形成於接觸孔155中及第一絕 緣層150上。 參看圖20 ’執行硫族化物層13 5之平坦化钱刻以移除接 觸孔1 55外部的硫族化物層且因此形成界定於接觸孔丨55中 之相變材料層130。 參看圖21’用於位元線之導電材料層185形成於相變材 料層130及第一絕緣層150上。在形成用於位元線之導電材 料層185之前，可另外形成用於障壁層之導電材料層175。 參看圖22’圖案化用於位元線之導電材料層ι85以形成 與相變材料層1 30連接之位元線1 80。此後，第二絕緣層 160形成於第一絕緣層15〇及位元線ι8〇上以覆蓋位元線 180 » 在該實施例中，基本上未發生出現相變之相變材料層的 名虫刻。 在該實施例中，第一絕緣層150之接觸孔155可以不同圖 138512.doc •22· 200945643 案，例如以在行方向上延伸之條紋圖案而形成。因此，至 少兩個相鄰相變記憶體單元彼此共用相變材料。 圖23至圖26為解釋形成圖6之相變記憶體器件之方法的 部分刮視圖。如同在參看圖1 5至圖1 8描述之實施例中，該 實施例中之相變材料層藉由使用鑲嵌技術來形成，但相變 材料層沿第一絕緣層之接觸孔之底部及側壁以恆定厚度形 • 成。參看圖23，層間絕緣層11〇、第一電極120及具有曝露 第一電極120之接觸孔155之第一絕緣層150形成於基板1〇〇 上。在該實施例中，應理解隨著第一絕緣層150之接觸孔 155朝向基板100行進，其寬度減小以使得相變材料可隨後 填充接觸孔1 5 5之一部分，亦即相變材料沿接觸孔！ 5 5之側 壁及底部形成。 參看圖24 ’用於相變材料層之硫族化物層Π5沿接觸孔 155之底部及側壁形成。用於第二電極之導電材料層145形 成於硫族化物層135上以填充接觸孔155。 ❹ 參看圖25 ’執行用於第二電極之導電材料145及硫族化 物層135之圖案化製程以形成相變材料層ι3〇及第二電極 140 ° 參看圖26,形成具有曝露例如在行方向上排列之第二電 極140之條紋形狀開口 165的第二絕緣層16〇。此後，將諸 如銅之導電材料填充於條紋形狀開口 165中以形成如圖6十 所說明之位元線180。 在該實施例中，基本上未發生出現相變之相變材料層的 钱刻。 138512.doc •23· 200945643 在該實施例中’第一絕緣層150之接觸孔155可以不同圖 案’例如以在行方向上延伸之條紋圖案而形成。因此，至 少兩個相鄰相變記憶體單元彼此共用相變材料。 參看圖27至圖29，將描述形成如圖7中所說明之相變記 憶體器件之方法。參看圖27，層間絕緣層丨丨〇、第一電極 120及具有曝露第一電極12〇之接觸孔ι55之第一絕緣層15〇 形成於基板100上。在該實施例中，應理解隨著第一絕緣 層150之接觸孔155朝向基板1〇〇行進，其寬度減小以使得 相變材料沿接觸孔155之側壁及底部形成。用於相變材料 層之硫族化物層13 5沿接觸孔1 5 5之底部及側壁形成。用於 第二電極之導電材料層145形成於硫族化物層135上以完全 地填充接觸孔155。 參看圖28，移除接觸孔155外部的導電材料層145及硫族 化物層135以形成界定於接觸孔155中之相變材料層130及 第二電極140。 參看圖29’用於位元線之導電材料層沈積於第二電極 140及第一絕緣層150上，且接著經圖案化以形成與第二電 極14〇連接之位元線180。此後，第二絕緣層16〇形成於第 一絕緣層150及位元線180上以覆蓋位元線18〇。 在該實施例中，基本上未發生出現相變之相變材料層的 姓刻。 在該實施例中，第一絕緣層15 〇之接觸孔15 5可以不同圖 案’例如以在行方向上延伸之條紋圖案而形成。因此，至 少兩個相鄰相變記憶體單元彼此共用相變材料。 1385J2.doc -24- 200945643 圖30為說明根據本發明之實施例之相變記憶體器件之剖 視圖，且展示記憶體單元陣列區域及周邊電路區域之剖 面。為更顯而易見地理解根據本發明之實施例之相變記憶 體器件’在列方向上（在字線之延伸方向上截取）之記憶體 單元陣列區域之剖面及在行方向上（在位元線之延伸方向 上截取）之§己憶體單元陣列區域之剖面全部展示。圖3 〇之 . 左側圖式為在列方向上之剖視圖，中間圖式為在行方向上 之剖視圖，且圖30之右側圖式為在周邊電路區域中之剖視 面 圃0 參看圖30，複數個字線，亦即下部字線1^^提供於記憶 體單元陣列區域之半導體基板200上❶下部字線LWL可（例 如）藉由以η型雜質摻雜半導體層而形成。舉例而言，下部 字線LWL可在列方向上延伸。下部字線LWL可包括金屬 層、導電金屬氮化物層、導電金屬氧化物層、導電氮氧化 物層、矽化物層、金屬合金層或其組合，諸如器件隔離層 ❹ 210之絕緣層可使彼此相鄰之下部字線LWL電絕緣❶在周 邊電路區域中，用於驅動記憶體單元陣列區域之驅動元件 (例如驅動電晶體230)可提供於由器件隔離層21〇界定之活 . 性區域220B上。 複數個位元線BL提供於記憶體單元陣列區域之基板2〇〇 上以橫穿下部字線LWI^在周邊電路區域中，提供與位元 線BL對應之第一導電線M1。第一導電線M1可與驅動電晶 體230之閘極G、源極/汲極區域S/D電連接。位元線6]1及 第一導電線可包括銅。根據本發明之實施例，由於位元線 138512.doc •25· 200945643 BL及第-導電線M1可使用鑲嵌技術由銅形成，故可能減 小位元線BL及第一導電線μ 1之電阻。 相變材料層300定位於下部字線LWL與位元線8[之間。 第一電極280及選擇元件25〇提供於相變材料層3〇〇與下部 字線LWL之間，且第二電極31〇提供於相變材料層3〇〇與位 元線BL之間。換言之，第一電極28〇及第二電極31〇與相變 材料層300電連接。第—電極28〇可（例如）用作用於加熱相 變材料層300之加熱器。第一電極28〇(例如）經由諸如二極 體之選擇元件250與下部字線LWL電連接。第二電極31〇與 位元線BL電連接。 充當選擇7L件之二極體250可包括堆疊於基板200上之n 型半導體層及ρ型半導體層。ρ型半導體層可與第一電極 280相鄰且η型半導體層可與下部字線LWL相鄰。 在單元陣列區域中，可提供與位元線BL相鄰且與下部 字線LWL電連接之單元接觸栓塞29〇(；。單元接觸栓塞29〇〇 可製造為多層結構。舉例而言，單元接觸栓塞29(^可包括 以接近於基板200之順序依序堆疊之氮化鈦層、鎢層及銅 層。單元接觸栓塞290c可（例如）提供於穿透第三絕緣層 380、第二絕緣層360、第一絕緣層32〇、第二層間絕緣層 260及第一層間絕緣層24〇之單元接觸孔中。 同時’在周邊電路區域中，可提供與單元接觸栓塞2〇9c 對應之周邊接觸栓塞290pl至290p3。周邊接觸結構290pl 至290p3與驅動電晶體230之閘極G、源極/汲極區域s/D或 雜質擴散區域225電連接。與單元接觸栓塞類似，與源極/ 138512.doc • 26 · 200945643 汲極區域S/D連接之周邊接觸栓塞290pl可包括以接近於基 板200之順序依序堆疊之氮化鈦層、鑛層及銅層。與閘極〇 連接之周邊接觸栓塞290p2及290p3可包括（例如）以接近於 基板200之順序堆疊之氮化鈦層及鎢層。 與單元接觸栓塞290cl類似，周邊接觸栓塞290pl可提供 於穿透第三層間絕緣層380、第二絕緣層360、第一絕緣層 • 32〇、第二層間絕緣層260及第一層間絕緣層240之周邊接 觸孔中。周邊接觸栓塞290p2及290p3可提供於穿透第一絕 ❹ 緣層320、第二層間絕緣層260及第一層間絕緣層240之周 邊接觸孔中。 根據本發明之實施例，蝕刻終止層330可提供於第二絕 緣層360與第一絕緣層320之間。此蝕刻終止層330由具有 關於第二絕緣層360之蝕刻選擇性之材料形成。 用於減小下部字線LWL之電阻之上部字線UWL可（例如） 與單元接觸栓塞290c2連接。同時，在周邊電路區域中， φ 可提供與上部字線UWL對應之第二導電線M2。第二導電 線M2可（例如）與周邊接觸栓塞29〇pl連接。或者，第二導 電線M2可與第一導電線^^連接。根據本發明之實施例， • 由於上部字線UWL及第二導電線M2可使用鑲嵌技術由銅 • 形成’故可減小上部字線UWL及第二導電線M2之電阻。 在單元陣列區域中，全域位元線GBL提供於上部字線 UWL上’且在周邊電路區域中，與全域位元線gbl對應之 第二導電線M3提供於第二導電線m2上。全域位元線GBL 及第三導電線]^3可包括銅。由於全域位元線GBl及第三導 138512.doc -27· 200945643 電線M3可使用鑲嵌技術由銅形成，故可減小全域位元線 GBL及第二導電線M3之電阻。第三導電線m3可與第二導 電線M2電連接。第四層間絕緣層4〇〇可提供於全域位元線 GBL與上部字線UWL之間。 鈍化層420可提供於全域位元線gbl及第三導電線M3 上。 第一絕緣層320包圍相變材料層300之側表面，且第二絕 緣層360包圍位元線BL及第一導電線Ml之側表面。 層間絕緣層380提供於位元線BL與上部字線UWL之間及 第一導電線Ml與第二導電線M2之間。層間絕緣層4〇〇提供 於上部字線UWL與全域位元線GBL之間及第二導電線M2 與第三導電線M3之間。 根據本發明之另一實施例，為獲得較高積體密度，相變 記憶體器件可以多層形式形成於基板上。 上述電阻性記憶體器件可以各種形式實施或可用作各種 裝置之-元件。舉例而言，可應用上述電阻性記憶體器件 實現各種類型之記憶體卡、USB記憶體、固態驅動器等。 圖3 1說明根據本發明之實施例包括電阻性記憶體器件之 裝置。如圖式中所示，該實施例之裝置包括記憶體51〇及 記憶體控制器520。記憶體510可包括根據本發明之上述實 施例之電阻性記憶體器件。記憶體控制器52〇可供應用於 控制記憶體510之操作的輸入信號。舉例而言，記憶體控 制器520可供應命令語言及位址信號。記憶體控制器52〇可 基於所接收控制信號來控制記憶體5 i 〇。 138512.doc -28- 200945643 圖3 2說明根據本發明之實施例包括電阻性記憶體器件之 裝置。如圖式中所示’該實施例之裝置包括與介面515連 接之記憶體51〇。記憶體510可包括根據本發明之上述實施 例之記憶體器件。介面515可提供（例如）外部輸入信號。舉 例而言’介面515可提供命令語言及位址信號。介面515可 基於自外部產生及接收之控制信號來控制記憶體51〇。 圖3 3說明根據本發明之實施例包括電阻性記憶體器件之 裝置。如圖式中所示，除記憶體510及記憶體控制器52〇藉 由記憶體卡530實施以外’本發明之裝置與圖31之裝置類 似。舉例而言，記憶體卡530可為滿足與諸如數位相機、 個人電腦或其類似物之電子器具之相容性之標準的記憶體 卡。記憶體控制器520可基於記憶體卡自例如外部器件之 不同器件接收之控制信號來控制記憶體5 10。 圖34說明根據本發明之實施例包括電阻性記憶體器件之 行動器件6000。行動器件6000可為MP3、視訊播放器、視 訊、音訊播放器或其類似物》如圖式中所示，行動器件 6000包括記憶體510及記憶體控制器520。記憶體51〇包括 根據本發明之上述實施例之電阻性記憶體器件。行動H件 6000可包括編碼器及解碼器EDC 610、呈現組件62〇及介面 630。諸如視訊及音訊之資料可經由記憶體控制器52〇在記 憶體5 10與編碼器及解碼器EDC 6 1 0之間交換。如虛線所指 示，資料可在記憶體510與編碼器及解碼器EDC 610之間直 接交換。 EDC 610可編碼待儲存於記憶體510中之資料。舉例而 138512.doc • 29- 200945643 言’ EDC 610可將音訊資料編碼成MP3檔案且將經編碼之 MP3檔案儲存於記憶體51〇中。或者，EDC 610可編碼 MPEG視訊資料（例如MPEG3、MPEG4等）且將經編碼之視 訊資料儲存於記憶體510中。又，EDC 610可包括根據不同 資料格式編碼不同類型之資料的複數個編碼器。舉例而 言’ EDC 610可包括用於音訊資料之MP3編碼器及用於視 訊資料之MPEG編碼器》EDC 610可解碼來自記憶體51〇之 輸出資料。舉例而言，EDC 610可將自記憶體510輸出之音 訊資料解碼成MP3檔案。或者，EDC 610可將自記憶體51〇 輸出之視訊資料解碼成MPEG檔案。又，EDC 610可包括 根據不同資料格式解碼不同類型之資料的複數個解碼器。 舉例而言，EDC 610可包括用於音訊資料2MP3解碼器及 用於視訊資料之MPEG解碼器。又，EDC 610可僅包括一 解碼器。舉例而言，先前編碼之資料可傳遞至EDC 6丨〇， 經解碼且隨後傳遞至記憶體控制器52〇及/或記憶體5丨〇。 EDC 61 0經由介面630接收用於編碼之資料或接收先前編 碼之資料。介面630可符合熟知標準（例如USB、火線等卜 介面630可包括一或多個介面 火線介面、USB介面等。自 介面630輸出。 面。舉例而言，介面630可包括 自記憶體510提供之資料可經由 重現組件620重現藉由記憶體51〇及/或EDC 61〇解碼之資
資料之揚聲器插座。 138512.doc -30- 200945643 圖3 5說明根據本發明之實施例包括電阻性記憶體器件之 裝置。如圖式中所示’記憶體510可與主機系統7〇〇〇連 接。記憶體5 10包括根據本發明之上述實施例之電阻性記 憶體器件。主機系統7000可為諸如個人電腦、數位相機等 之處理系統。記憶體510可為可拆卸之儲存媒體形式，例 如記憶體卡、USB記憶體或固態驅動器SSD。主機系統 7000可提供用於控制記憶體5 1 〇之操作的輸入信號。舉例 而言，主機系統7000可提供命令語言及位址信號。 圖3 6說明根據本發明之實施例包括電阻性記憶體器件之 裝置。在此實施例中’主機系統7000與記憶體卡Mo連 接。主機系統7000將控制信號供應至記憶體卡53〇以使得 記憶體控制器520控制記憶體5 1 〇之操作。 圖3 7說明根據本發明之實施例包括電阻性記憶體器件之 裝置。如圖式中所示，根據該實施例之裝置，記憶體51〇 可與電腦系統8000中之中央處理單元(：]?1; 81〇連接。舉例 ❿ 而言，電腦系統800〇可為個人電腦、個人資料助理等。記 憶體510可經由匯流排與CPU 810連接。 圖38說明根據本發明之實施例包括電阻性記憶體器件之 . 裝置。如圖式中所示，根據該實施例之裝置9000可包括控 • 制器910、輸入/輸出單元92〇(諸如鍵盤、顯示器或其類： 物）、記憶體930及介面940。在該實施例中，構成裝置之 各別組件可經由匯流排950彼此連接。 控制器91〇可包括至少一微處理器、數位處理器、微控 制器或處理器。f己憶體930可儲存藉_資料及/或控制： 138512,doc 200945643 910執行之命令。介面94G可用以傳輸來自例如通信網路之 不同系統之資料或將資料傳輸至通信網路。裝置9咖可為 行動系統，諸如PDA、攜帶型電腦、聯網板、無線電話: 行動電話、數位音樂播放器、記憶體卡或可傳輸及/或接 收資訊之不同系統。 根據本發明之實施例，可能形成具有高積體密度之可靠 相變記憶體器件。 根據本發明之實施例’可增強相變材料與電極之間的介 面特徵以減小設定電阻。 ;根據本發明之實施例，可能形成^高速操作之電阻性 記憶體器件及相變記憶體器件。 根據本發明之實施例，可最小化相鄰記憶體單元之間的 熱傳遞。 將上文揭不之標的視為說明性的，而非限制性的，且附 加申請專利範圍意欲涵蓋處於本發明之真實精神及範轉内 之所有此等修改、肖強及其他實施<列。因&，在法律允許 的最大程度上’本發明之範_由以下申請專利範圍及其均 等物之最廣泛允許解釋判定，且不應由以上[實施方式]約 束或限制》 【圖式簡單說明】 圖1為說明根據本發明之實施例在上面形成電阻性記憶 體器件之基板之一單元陣列區域中的一些的平面圖，· 圖2為根據本發明之實施例之電阻性記憶體器件之一單 元陣列區域中的一些的均等電路圖； 138512.doc -32- 200945643 圖3至圖7為解釋根據本發明之實施例之形成相變記憶體 器件之方法的剖視圖； 圖8及圖9為說明根據本發明之實施例之相變材料之各種 圖案之平面圖； 圖10至圖13為解釋形成圖3之相變記憶體器件之方法的 部分剖視圖； 圖14說明根據本發明之實施例之相變記憶體器件； 圖15至圖18為解釋形成圖4之相變記憶體器件之方法的 部分剖視圖； 圖19至圖22為解釋形成圖5之相變記憶體器件之方法的 部分剖視圖； 圖23至圖26為解釋形成圖6之相變記憶體器件之方法的 部分剖視圖； 圖27至圖29為解釋形成圖7之相變記憶體器件之方法的 部分剖視圖； _ 圖3 0為說明根據本發明之實施例之相變記憶體器件的剖 視圖；及 ° 圖31至圖38展示根據本發明之實施例包括電阻性記憶體 • 器件之裝置。 ’’ 【主要元件符號說明】 100 基板 110 層間絕緣層 115 接觸孔 120 第一電極 138512.doc -33- 200945643 130 相變材料層 135 硫族化物層 140 第二電極 145 用於第二電極之導電材料層 150 第一絕緣層 155 接觸孔 160 第二絕緣層 165 開口 /條紋形狀開口 170 導電障壁層 175 用於障壁層之導電材料層 180 位元線/銅位元線 185 用於位元線之導電材料層 190 層間絕緣層 195 接觸孔 197 接觸栓塞 200 半導體基板 209c 單元接觸栓塞 210 器件隔離層 220B 活性區域 225 雜質擴散區域 230 驅動電晶體 240 第一層間絕緣層 250 選擇元件/二極體 260 第二層間絕緣層 138512.doc -34- 200945643 280 第一電極 290c 單元接觸栓塞 290pl 周邊接觸栓塞/周邊接觸結構 290p2 周邊接觸栓塞/周邊接觸結構 290p3 周邊接觸栓塞/周邊接觸結構 300 相變材料層 • 310 第二電極 320 第一絕緣層 w 330 姑刻終止層 360 第二絕緣層 380 第三絕緣層/第三層間絕緣層 400 第四層間絕緣層 420 鈍化層 510 記憶體 515 介面 赢 520 記憶體控制器 530 記憶體卡 610 編碼器及解碼器（EDC) . 620 呈現組件/重現組件 630 介面 810 CPU 910 控制器 920 輸入/輸出單元 930 記憶體 138512.doc -35- 200945643 940 介面 950 匯流排 6000 行動器件 7000 主機系統 8000 電腦系統 9000 裝置 ACT 元件區域 BL 位元線/二極體 D 選擇元件 G 驅動電晶體之閘極 GBL 全域位元線 LWL 下部字線 Ml 第一導電線 M2 第二導電線 M3 第三導電線 Mp 電阻性記憶體元件 S/D 驅動電晶體之源極及極區域 STI 淺槽隔離區域 UWL 上部字線 wl 接觸孔中之相變材料層之寬度 w2 在第一絕緣層上延伸之相變材料層之寬度 WL 字線 WLC 字線接觸結構 138512.doc -36-

Claims (1)

  1. 200945643 七、申請專利範圍： 1 一種電阻性記憶體器件，其包含： 一電阻性記憶體元件，其在一基板上； 一第一絕緣層，其覆蓋該電阻性記憶體元件之一側表 面； —導電線，其在該電阻性記憶體元件上；及 一第二絕緣層，其覆蓋該導電線之一側表面， 其中該第一絕緣層及該第二絕緣層具有一在選自由以 翁 下各者組成之群之至少一者上的差異：硬度、應力、介 電常數、導熱率及孔隙度。 2. 如請求項丨之電阻性記憶體器件，其中該第一絕緣層具 有一比該第二絕緣層高之硬度。 3. 如請求項2之電阻性記憶體器件，其中該第一絕緣層具 有一比該第二絕緣層低之孔隙度。 4. 如請求項1之電阻性記憶體器件，其中該第二絕緣層具 ❹ 有一比該第一絕緣層低之介電常數。 5. 如晴求項4之電阻性記憶體器件，其中該第二絕緣層包 含一換雜删之氧化矽層、一摻雜磷之氧化物層、一摻雜 • 蝴及碟之氧化物層、一摻雜碳之氧化矽層、一含氫矽酸 鹽（HSQ)層、一曱基矽倍半氧烷（MSQ)層、一 SiLK層、 聚酿亞胺層、一聚原冰片烯層或一聚合介電材料層。 6. 2明求項4之電阻性記憶體器件，其中該第二絕緣層包 3 具有一比氧化矽（Si〇2)低之介電常數的低k材料層。 7 · 如印求碩1夕φ i · 9之電阻性記憶體器件，其中該第二絕緣層具 138512.doc 200945643 有一比該第一絕緣層高之孔隙度。 8·如請求項7之電阻性記憶體器件，其中該第二絕緣層具 有一比該第一絕緣層低之介電常數。 9.如請求項1之電阻性記憶體器件，其中該電阻性記憶體 元件包含一相變記憶體元件’且該第一絕緣層具有一張 應力及一比該第二絕緣層高之硬度及一比該第二絕緣層 低之孔隙度。 1 〇·如請求項1之電阻性記憶體器件，其中該導電線包含一 與該電阻性記憶體元件電連接之位元線。 11. 一種形成一電阻性記憶體器件之方法，其包含： 在一基板上形成一具有一第一開口之第一絕緣層； 在該開口中形成一電阻性記憶體元件； 在該電阻性記憶體元件及該第一絕緣層上形成一具有 一曝露該電阻性記憶體元件之開口的第二絕緣層；及 藉由以一導電材料填充該開口來形成一與該電阻性記 憶體元件連接之導電線， 其中形成該第一絕緣層及該第二絕緣層以使得該第一 絕緣層及該第二絕緣層具有一在選自由以下各者組成之 群之至少一者上的差異：硬度、應力、介電常數、導熱 率及孔隙度。 12. 如請求項11之方法，其中該第一絕緣層由一表現一張應 力之絕緣材料形成。 13·如請求項11之方法，其中該第二絕緣層由一具有一比該 第一絕緣層低之介電常數的材料形成。 138512.doc -2 - 200945643 14. 如請求項13之方法，其中該第二絕緣層由摻雜硼之氧化 矽、摻雜磷之氧化物、摻雜硼及磷之氧化物、摻雜碳之 氧化矽、含氫矽酸鹽（HSQ)、甲基矽倍半氧烷（Msq)、 SiLK、聚醯亞胺、聚原冰片烯或聚合介電材料形成。 15. 如請求項丨丨之方法，其中該第一絕緣層由一具有一比該 第二絕緣層高之張應力、一比該第二絕緣層高之硬度及 一比該第二絕緣層低之孔隙度的材料形成。 16· —種形成一電阻性記憶體器件之方法，其包含： 在一基板上形成一電阻性記憶體元件； 在該基板上形成一覆蓋該電阻性記憶體元件之一側壁 之第一絕緣層； 在該電阻性記憶體元件及該第一絕緣層上形成一具有 一曝露該電阻性記憶體元件之開口的第二絕緣層；及 藉由以一導電材料填充該開口來形成一與該電阻性記 憶體元件連接之導電線， 其中形成該第一絕緣層及該第二絕緣層以使得該第一 絕緣層及該第二絕緣層具有一在選自由以下各者組成之 群之至少一者上的差異：硬度、應力、介電常數、導熱 率及孔隙度。 17.如請求項16之方法，其中該第—絕緣層由—具有一張應 力之絕緣材料形成。 18·如請求項16之方法，其中該第二絕緣層由一具有一比該 第一絕緣層低之介電常數的材料形成。 19.如請求項16之方法，其中該第一絕緣層由一具有一比該 138512.doc 200945643 第二絕緣層高之張應力、一比該第二絕緣層高之硬度及 一比該第二絕緣層低之孔隙度的材料形成。 138512.doc 4-
TW098105700A 2008-03-11 2009-02-23 Resistive memory device and method of forming the same TW200945643A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080022448A KR20090097362A (ko) 2008-03-11 2008-03-11 저항 메모리 소자 및 그 형성 방법

Publications (1)

Publication Number Publication Date
TW200945643A true TW200945643A (en) 2009-11-01

Family

ID=41062028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105700A TW200945643A (en) 2008-03-11 2009-02-23 Resistive memory device and method of forming the same

Country Status (5)

Country Link
US (1) US20090230378A1 (zh)
JP (1) JP2009218598A (zh)
KR (1) KR20090097362A (zh)
CN (1) CN101533892A (zh)
TW (1) TW200945643A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413237B (zh) * 2010-03-31 2013-10-21 Nanya Technology Corp 磁阻式隨機存取記憶體元件及其製作方法
US9159916B2 (en) 2012-09-04 2015-10-13 Industrial Technology Research Institute Resistive random access memory, controlling method and manufacturing method therefor
TWI789603B (zh) * 2020-03-17 2023-01-11 台灣積體電路製造股份有限公司 積體晶片及用於形成其的方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5342189B2 (ja) * 2008-08-06 2013-11-13 株式会社日立製作所 不揮発性記憶装置及びその製造方法
IT1391864B1 (it) * 2008-09-30 2012-01-27 St Microelectronics Rousset Cella di memoria resistiva e metodo per la fabbricazione di una cella di memoria resistiva
US8049305B1 (en) 2008-10-16 2011-11-01 Intermolecular, Inc. Stress-engineered resistance-change memory device
KR101617381B1 (ko) * 2009-12-21 2016-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
KR101038997B1 (ko) * 2009-12-22 2011-06-03 주식회사 하이닉스반도체 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
KR101094384B1 (ko) * 2010-01-21 2011-12-15 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR20110090583A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US8481990B2 (en) 2010-03-08 2013-07-09 Panasonic Corporation Nonvolatile memory element
CN102315266B (zh) * 2010-06-30 2013-08-28 中国科学院微电子研究所 半导体结构及其制造方法
US8559217B2 (en) 2010-12-10 2013-10-15 International Business Machines Corporation Phase change material cell with stress inducer liner
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
US8723155B2 (en) * 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
KR102022554B1 (ko) * 2012-05-11 2019-09-18 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR101994449B1 (ko) * 2012-11-08 2019-06-28 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
TWI549229B (zh) * 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
KR20160000299A (ko) * 2014-06-24 2016-01-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9704923B1 (en) * 2015-12-23 2017-07-11 Intel Corporation Dual-layer dielectric in memory device
US10164183B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
FR3066038B1 (fr) * 2017-05-05 2020-01-24 Stmicroelectronics (Crolles 2) Sas Memoire a changement de phase
US10886465B2 (en) * 2018-02-28 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
FR3086452B1 (fr) * 2018-09-21 2021-05-21 St Microelectronics Rousset Cellule a memoire resistive

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218274B1 (en) * 1997-10-28 2001-04-17 Sony Corporation Semiconductor device and manufacturing method thereof
US20010029091A1 (en) * 1998-04-17 2001-10-11 U.S. Philips Corporation Method for manufacturing an electronic device comprising an organic- containing material
JP2002026122A (ja) * 2000-07-04 2002-01-25 Sony Corp 半導体装置の製造方法
US6800938B2 (en) * 2002-08-08 2004-10-05 International Business Machines Corporation Semiconductor device having amorphous barrier layer for copper metallurgy
ATE335289T1 (de) * 2002-10-11 2006-08-15 Koninkl Philips Electronics Nv Elektrische einrichtung mit einem phasenänderungsmaterial
EP1505656B1 (en) * 2003-08-05 2007-01-03 STMicroelectronics S.r.l. Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array manufactured thereby
US6875694B1 (en) * 2004-02-10 2005-04-05 Advanced Micro Devices, Inc. Method of treating inlaid copper for improved capping layer adhesion without damaging porous low-k materials
DE102004011430B4 (de) * 2004-03-09 2008-06-19 Qimonda Ag Halbleiterspeichereinrichtung
KR100615598B1 (ko) * 2004-07-19 2006-08-25 삼성전자주식회사 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들
US7655953B2 (en) * 2004-08-31 2010-02-02 Sanyo Electric Co., Ltd. Semiconductor laser apparatus
JP2006120953A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
US7417245B2 (en) * 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
CN100539071C (zh) * 2006-02-16 2009-09-09 中芯国际集成电路制造(上海)有限公司 用于形成低介电常数氟掺杂层的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413237B (zh) * 2010-03-31 2013-10-21 Nanya Technology Corp 磁阻式隨機存取記憶體元件及其製作方法
US8916392B2 (en) 2010-03-31 2014-12-23 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
US9070871B2 (en) 2010-03-31 2015-06-30 Nanya Technology Corp. Method for fabricating magnetoresistive random access memory element
US9159916B2 (en) 2012-09-04 2015-10-13 Industrial Technology Research Institute Resistive random access memory, controlling method and manufacturing method therefor
TWI789603B (zh) * 2020-03-17 2023-01-11 台灣積體電路製造股份有限公司 積體晶片及用於形成其的方法

Also Published As

Publication number Publication date
US20090230378A1 (en) 2009-09-17
JP2009218598A (ja) 2009-09-24
KR20090097362A (ko) 2009-09-16
CN101533892A (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
TW200945643A (en) Resistive memory device and method of forming the same
TWI505285B (zh) 電阻性記憶體器件及形成該器件之方法
US7977662B2 (en) Phase-changeable memory devices having reduced susceptibility to thermal interference
US8659003B2 (en) Disturb-resistant non-volatile memory device and method
US8173987B2 (en) Integrated circuit 3D phase change memory array and manufacturing method
US8841643B2 (en) Semiconductor memory device including buffer electrode
US20080272355A1 (en) Phase change memory device and method for forming the same
US20020070379A1 (en) Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US8811062B2 (en) Variable resistance memory device and method of manufacturing the same
US20100051896A1 (en) Variable resistance memory device using a channel-shaped variable resistance pattern
KR20110135285A (ko) 상변화 메모리 소자의 제조방법
KR20130060065A (ko) 비휘발성 메모리 장치 및 이의 제조 방법
US8298938B2 (en) Phase change memory cell structures and methods
US20150325787A1 (en) Method of filling an opening and method of manufacturing a phase-change memory device using the same
US20120231603A1 (en) Methods of forming phase change material layers and methods of manufacturing phase change memory devices
US20130234279A1 (en) Semiconductor device with buried word line structures and method of manufacturing the same
KR20210010748A (ko) 3차원 반도체 장치
KR20040030723A (ko) 메모리 장치, 위상 변경 메모리 장치, 전용 메모리 칩을 포함하는 장치
KR102021978B1 (ko) 블로킹 막을 갖는 반도체 소자 및 그 형성 방법
US20210288248A1 (en) Method for forming semiconductor structure
JP2008300820A (ja) 相変化メモリ装置とその製造方法
KR100629388B1 (ko) 다중 채널 영역들을 갖는 셀 스위칭 트랜지스터들을채택하는 반도체 기억소자들 및 그 제조방법들
CN101241927A (zh) 一种基于二极管选通的电阻存储器件及其制造方法
CN114843304A (zh) 存储器装置及其形成方法
TW201005935A (en) Phase change memory