CN101533892A - 电阻式存储器器件和形成电阻式存储器器件的方法 - Google Patents

电阻式存储器器件和形成电阻式存储器器件的方法 Download PDF

Info

Publication number
CN101533892A
CN101533892A CN200910127435.1A CN200910127435A CN101533892A CN 101533892 A CN101533892 A CN 101533892A CN 200910127435 A CN200910127435 A CN 200910127435A CN 101533892 A CN101533892 A CN 101533892A
Authority
CN
China
Prior art keywords
insulating barrier
phase
layer
resistance
memory devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910127435.1A
Other languages
English (en)
Inventor
柳庚昶
郑弘植
郑基泰
金亨俊
林东源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101533892A publication Critical patent/CN101533892A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种电阻式存储器器件以及形成该电阻式存储器器件的方法，可以用高集成度集成该电阻式存储器器件。包围电阻式存储器元件的绝缘层和包围与该电阻式存储器元件连接的导线的绝缘层具有不同的应力、硬度、孔隙度、介电常数或导热率。

Description

电阻式存储器器件和形成电阻式存储器器件的方法
相关申请的交叉引用
根据35U.S.C.§119，本非临时专利申请要求2008年3月11日提交的韩国专利申请No.10-2008-0022448的优先权，通过引用将该申请的所有内容合并于此。
技术领域
本发明的实施例涉及电阻式存储器器件以及形成电阻式存储器器件的方法，并且具体涉及能够以高集成度来集成的相变存储器器件以及形成该相变存储器器件的方法。
背景技术
相变存储器器件是使用诸如硫族化物(chalcogenide)的相变材料的传导率(或电阻率)的不同来存储和读取信息的存储器器件。这些相变存储器器件由于其诸如随机存取和非易失性的特性，因此突显为下一代存储器。
然而，与其他存储器器件一样，由于相变存储器器件要求较高级别的集成度，所以需要能够满足该要求的新的相变存储器器件以及形成该相变存储器器件的方法。
发明内容
本发明的实施例提供具有高集成度的电阻式存储器器件以及形成该电阻式存储器器件的方法。
本发明的实施例还提供具有高集成度的相变存储器器件以及形成该相变存储器器件的方法。
在本发明的一些实施例中，电阻式存储器器件包括在衬底上形成的电阻式存储器元件。第一绝缘层覆盖电阻式存储器元件的侧表面。在电阻式存储器元件上提供导线。第二绝缘层覆盖该导线的侧表面。第一绝缘层和第二绝缘层至少在从下述组中选择出的至少一个方面有所不同：所述组由硬度、应力、介电常数、导热率和孔隙度组成。
在本发明的其他实施例中，形成电阻式存储器器件的方法包括在衬底上形成具有第一开口的第一绝缘层。在第一开口中形成电阻式存储器元件。在电阻式存储器元件和第一绝缘层上形成具有暴露出电阻式存储器元件的开口的第二绝缘层。通过用传导材料填充开口来形成与电阻式存储器元件连接的导线。形成第一绝缘层和第二绝缘层使得第一绝缘层和第二绝缘层在下述特征中至少具有一处不同：所述特征诸如硬度、应力、介电常数、导热率和孔隙度。
仍在本发明的其他实施例中，形成电阻式存储器器件的方法包括在衬底上形成电阻式存储器元件。在衬底上形成覆盖电阻式存储器元件的侧壁的第一绝缘层。在电阻式存储器元件和第一绝缘层上形成具有暴露出电阻式存储器元件的开口的第二绝缘层。通过用传导材料填充开口来形成与电阻式存储器元件连接的导线。形成第一绝缘层和第二绝缘层使得第一绝缘层和第二绝缘层在下述特征中至少具有一处不同：所述特征诸如硬度、应力、介电常数、导热率和孔隙度。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入本说明书并组成本说明书的一部分。附图说明本发明的示例性实施例，并且与说明一起用于对本发明的原理进行解释。在图中：
图1是说明根据本发明实施例，在其上形成电阻式存储器器件的衬底的一些单元阵列区的俯视图；
图2是根据本发明实施例的电阻式存储器器件的一些单元阵列区的等效电路图；
图3到7是用于解释根据本发明实施例，形成相变存储器器件的方法的截面图；
图8和9是说明根据本发明实施例的相变材料的各种图案的俯视图；
图10到13是用于解释形成图3的相变存储器器件的方法的部分截面图；
图14说明根据本发明实施例的相变存储器器件；
图15到18是用于解释形成图4的相变存储器器件的方法的部分截面图；
图19到22是用于解释形成图5的相变存储器器件的方法的部分截面图；
图23到26是用于解释形成图6的相变存储器器件的方法的部分截面图；
图27到29是用于解释形成图7的相变存储器器件的方法的部分截面图；
图30是说明根据本发明实施例的相变存储器器件的截面图；以及
图31到38示出包括根据本发明实施例的电阻式存储器器件的装置。
具体实施方式
本发明的实施例涉及电阻式存储器器件以及形成电阻式存储器器件的方法。电阻式存储器器件是一类使用电阻式存储器元件的存储器器件，该电阻式存储器元件根据施加的信号，可以代表至少两种可辨别的电阻状态，例如高电阻状态和低电阻状态。电阻式存储器元件可以包括诸如：钙钛矿存储器元件、相变存储器元件、磁阻存储器元件、传导金属氧化物(CMO)存储器元件、固体电解质存储器元件、聚合物存储器元件等。
钙钛矿存储器元件可以包括诸如：巨磁阻(CMR)材料、高温超导(HTSC)材料等。固体电解质存储器元件具有可在固体电解质中移动的金属离子，所以固体电解质存储器元件可以包括可形成传导桥接(conductive bridging)的材料。
现在将使用采用相变存储器元件的电阻式存储器器件来描述本发明的示例实施例。相应地，应当理解以下提到的描述可以应用于采用上述各种类型存储器元件的电阻式存储器器件。
本发明的实施例提供相变存储器器件以及形成该相变存储器器件的方法。根据本发明的实施例的相变存储器器件包括相变存储器元件。相变存储器元件可以包括相变材料。例如，应当理解，相变存储器元件可以指示相变材料层以及与相变材料层的两个表面连接的两个电极。而且，应当理解，相变存储器元件指示相变材料。相变材料可以是这样的材料，该材料的结晶态取决于热量而在显现不同电阻状态的多个结晶态之间反向改变。可以使用电信号(诸如电流、电压)、光信号、辐射等来改变相变材料的结晶态。例如，当电流在与相变材料的两端连接的电极之间流动时，通过电阻加热对相变材料提供热量。此时，根据提供的热量强度和提供的时间，可以改变相变材料的结晶态。例如，相变材料可以具有带有高电阻的无定形态(或复位状态)和带有低电阻的结晶态(或设置状态)。
相变材料可以包括，例如硫族化物。当用“XY”来代表根据本发明实施例的相变材料时，“X”可以包括从由碲(Te)、硒(Se)、硫(S)、和钋(Po)组成的组中选出的至少一项，并且“Y”可以包括从由锑(Sb)、砷(As)、锗(Ge)、锡(Sn)、磷(P)、氧(O)、铟(In)、铋(Bi)、银(Ag)、金(Au)、钯(Pd)、钛(Ti)、硼(B)、氮(N)和硅(Si)组成的组中选出的至少一项。根据本发明的实施例的相变材料的示例可以包括硫族化物：诸如Ge-Sb-Te(GST)、Ge-Bi-Te(GBT)、As-Sb-Te、As-Ge-Sb-Te、Sn-Sb-Te、In-Sn-Sb-Te、Ag-In-Sb-Te、周期表的族5A中的元素-Sb-Te、周期表的族6A中的元素-Sb-Te、周期表的族5A中的元素-Sb-Se、周期表的族6A中的元素-Sb-Se，还可以包括杂质掺杂进上述硫族化物中的硫族化物。掺杂进硫族化物的杂质可以包括，例如：氮、氧、硅、或其组合。
本发明的实施例提供形成用于在相变存储器元件之间绝缘的绝缘层以及用于在例如导线的传导结构之间绝缘的绝缘层的方法。而且，本发明的实施例提供形成多种导线的方法，所述多种导线诸如在单元阵列区中的位线和字线以及在外围电路区中的局部导线，还提供在相变存储器器件中传导结构之间的互连方法。
随着集成度的增加，在水平方向上元件之间的距离、在诸如位线和局部导线的多种导线之间的距离、以及这类导线的线宽减小了，而在垂直方向上堆叠在衬底上的绝缘层以及传导层的高度增加了。例如，在相变存储器元件的情形中，其高度和宽度减小了。在邻近相变存储器元件之间的距离也减小了。
当在这种情形下形成相变存储器元件时，本发明的发明人发现由于热处理等引起相变存储器元件变形。而且，发明人还发现如果相变存储器元件，尤其是相变材料变形，则在相变材料和电极之间的界面特征劣化，并且因此设置电阻(set resistance)增加。
根据本发明的实施例，为了防止相变存储器元件和相变材料层变形，相变材料层和包围相变材料层的绝缘层具有相同的应力特性。例如，包围相变存储器元件的绝缘层显现“拉应力”。包围相变存储器元件的绝缘层可以由具有下述应力特性的材料形成：该应力特性可以对相变存储器元件在存储操作中具有的应力进行补偿。包围相变存储器元件的绝缘层可以具有，例如，大约5×109dyne/cm2的拉应力。
根据本发明的其他实施例，包围相变存储器元件的绝缘层可以由具有高硬度以最小化相变存储器元件的移动的材料来形成。
而且，仍是根据本发明的其他实施例，包围相变存储器元件的绝缘层可以由具有低导热率的材料形成。所以可能减少在邻近相变存储器元件之间的热干扰。
在垂直方向上的高度增加可能会造成诸如接触孔、通孔等的各种开口中的宽高比(aspect ratio)的增加，所述各种开口用于在较低及较高传导结构和导线之间、传导结构之间、或导线之间的电连接。随着邻近导线之间的距离减小，使用蚀刻来形成导线就变得困难，并且由于线宽的减小引起导线的电阻增加。而且，随着开口的宽高比的增加，用传导材料填充开口就变得困难，并且填充进开口的传导材料的电阻也增加。
因此，在本发明的实施例中，至少一个导线，例如位线，是使用大马士革技术(damascene technique)由铜来形成的。为了减少在邻近导线之间的寄生电容，包围导线的绝缘层可以由例如具有低介电常数的低k材料来形成。例如，覆盖诸如位线的导线的侧表面的绝缘层可以由介电常数低于在相变存储器元件的侧表面上形成的绝缘层的材料形成。
在本发明的其他实施例中，为了获得低介电常数，包围导线的绝缘层可以由多孔材料形成。例如，包围导线的绝缘层可以由孔隙度高于包围相变存储器元件的绝缘层的材料形成。仍是在本发明的其他实施例中，包围导线的绝缘层可以由硬度低于包围相变存储器元件的绝缘层的材料形成。
在本发明的再一其他实施例中，包围导线的绝缘层可以由拉应力低于包围相变存储器元件的绝缘层的材料形成。
根据本发明的另一实施例，当使用大马士革技术来形成铜位线时，用于在传导区之间、在传导区和导线之间、或在导线之间电连接的接触结构的一部分是由在邻近铜位线的位置处的铜形成的。例如，当形成用于位线的条型开口时，形成用于一部分接触结构的孔型开口，用铜来填充用于位线的条型开口以形成铜位线，并且用铜来填充用于一部分接触结构的开口，以形成铜接线柱(stud)。
现在将参考附图更全面地描述本发明，在附图中示出本发明的示例性实施例。然而，可以用各种形式来实施本发明，并且本发明不应被解释为受限于此处所阐述的实施例；相反，提供这些实施例是为了使本公开详尽和完整，并且向本领域的技术人员全面地传达本发明的概念。在附图中，图中相同的附图标记指相同的元件，所以将省略对它们的描述。
在与本说明书的元件相关使用的诸如“下表面”和“上表面”的术语是关系术语，其分别指示“相对接近衬底主表面的表面”或“相对远离衬底主表面的表面”。而且，还将理解，在本说明书中，可以相对衬底的主表面来比较元件表面的高度。例如，将理解，当一个元件的下表面是指与另一元件的下表面相比而言“较低”时，该描述可以指示一个元件的下表面相比另一元件的下表面，位置离衬底的主表面更近。
在本说明书中使用的术语“传导材料”包括但不限于：金属、传导金属氮化物、传导金属氧化物、传导氮氧化物、硅化物、金属合金或其组合。金属的示例包括：铜(Cu)、铝(Al)、钨钛(TiW)、钽(Ta)、钼(Mo)、钨(W)等。传导金属氮化物包括但不限于：例如，氮化钛(TiN)、氮化钽(TaN)、氮化钼(MoN)、氮化铌(NbN)、氮化硅钛(TiSiN)、氮化铝钛(TiAlN)、氮化硼钛(TiBN)、氮化硅锆(ZrSiN)、氮化硅钨(WSiN)、氮化硼钨(WBN)、氮化铝锆(ZrAlN)、氮化硅钼(MoSiN)、氮化铝钼(MoAlN)、氮化硅钽(TaSiN)、氮化铝钽(TaAlN)等。传导氮氧化物的示例包括但不限于：氮氧化钛(TiON)、氮氧化铝钛(TiAlON)、氮氧化钨(WON)、氮氧化钽(TaON)等。传导金属氧化物的示例包括但不限于：传导新颖金属氧化物，诸如氧化铱(IrO)、氧化钌(RuO)等。
在本说明书中，“衬底”或“半导体衬底”或“半导体层”可以指示具有硅表面的基于半导体的结构。而且，“衬底”或“半导体衬底”或“半导体层”可以指示：传导区、和绝缘区、和/或在其上形成器件的基于半导体的结构。这类基于半导体的结构可以指示：例如，硅层、绝缘体上硅(SOI)层、硅锗(SiGe)层、锗(Ge)层、镓砷(GaAs)层、掺杂或未掺杂的硅层、由半导体结构支持的硅外延层、或任何半导体结构。
将理解，当元件或层被称为在另一元件或层“上”或“在另一元件或层上形成”时，该元件或层可以直接在另一元件或层上或在另一元件或层上形成，或者可以存在或形成介于中间的元件或层。而且，还将理解，尽管在本说明书中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，例如接线柱(stud)、导线、接触栓塞、绝缘层、传导材料、接触孔、通孔、开口等，但是从头至尾在本说明书当中，这些元件不受限于这些术语。这些术语仅用于区别一个元件与另一区。
图1是说明根据本发明实施例，在其上提供有电阻式存储器器件的衬底100的单元阵列区的一部分的俯视图。参照图1，衬底100包括具有在第一方向上，例如在行方向上延伸的条纹图案的元件区ACT。通过将杂质注入该元件区ACT，可以形成字线WL。浅沟槽隔离区STI位于元件区ACT之外的区。
将具有在列方向上延伸的条纹图案的位线BL布置成跨过字线WL。可以将存储器单元置于位线BL和字线WL的交叉部分。在本发明的实施例中，存储器单元可以包括，例如：电阻式存储器元件Mp，诸如相变存储器元件。电阻式存储器元件Mp的一端与位线BL连接，而另一端与字线WL连接。可以将用于选择电阻式存储器元件Mp的选择元件置于字线WL和电阻式存储器元件Mp的另一端之间。根据本发明的实施例，电阻式存储器元件Mp可以包括相变材料。
为了减小字线WL的电阻，字线WL可以通过字线接触结构WLC与具有低电阻的导线电连接。例如，可以将用于减小字线WL电阻的具有低电阻的导线称为上字线UWL，因为该导线相比字线WL距离衬底100更远。考虑该上字线，可以将字线WL称为下字线。而且，将理解，字线WL可以指示上字线UWL以及下字线LWL。可以将字线接触结构WLC置于在第一方向上彼此邻近的电阻式存储器元件Mp之间。可以每预定数量的(一个或多个)存储器单元(例如每八个邻近存储器单元)形成字线接触结构WLC。即，可以在第一方向上在彼此邻近的接触结构WLC之间布置八个存储器单元。而且，可以每未规定数量的存储器单元就形成接触结构WLC。即，可以在第一方向上在彼此邻近的接触结构WLC之间布置不同数量的存储器单元，例如16、32个存储器单元。
图2是根据本发明实施例的电阻式存储器器件的单元阵列区的一部分的等效电路图。参照图2，电阻式存储器元件Mp的一端可以与位线BL连接，而另一端可以与字线WL连接。用于选择存储器元件Mp的选择元件D可以包括但不限于：二极管、MOS晶体管、和MOS二极管。在图2中将二极管D示出为选择元件的一个示例。
参照图3，将描述根据本发明实施例的相变存储器器件。在以下要描述的实施例中，为了描述上的便利，可以将包围相变存储器元件(例如相变材料层)的绝缘层称为“第一绝缘层”(或单元绝缘层)，并且将包围导线(例如位线)的绝缘层称为“第二绝缘层”(或导线的绝缘层)。
参照图3，相变材料层130与第一电极120连接，并且在衬底100上方提供第二电极140。相变材料层130可以包括硫族化物。在相变材料层130和衬底100之间提供第一电极120。第一电极120可以被限定在接触孔115之中，接触孔115穿透在衬底100上形成的层间绝缘层110。在第二电极140上提供导线，例如位线180。即，在位线180和相变材料层130之间提供第二电极。第一绝缘层150包围相变材料层130。例如，在相变材料层130的侧表面上提供第一绝缘层150。第一绝缘层150的上表面可以与第二电极140的上表面共平面。因此，相变材料层130的上表面可能低于第一绝缘层150的上表面。
第二绝缘层160包围位线180。例如，在位线180的侧表面上提供第二绝缘层160。可以将位线180限定在第二绝缘层160的开口165之内。例如，可以通过对第二绝缘层160进行构图以形成开口165，并且随后用诸如铜的传导材料填充开口165，来形成位线180。即，可以通过使用大马士革技术来形成位线180。可以在铜位线180和第二电极140之间提供传导阻挡层170。可以在开口165的底部和侧壁上提供传导阻挡层170。
根据本实施例，由具有不同特性的材料形成第一绝缘层150和第二绝缘层160。第一绝缘层150和第二绝缘层160在硬度、孔隙度、介电常数、应力、和/或导热率方面显现出不同。例如，第一绝缘层150可以由具有高硬度、低孔隙度、拉应力、和/或低导热率的材料形成。第二绝缘层160可以由具有低硬度、低介电常数、和/或高孔隙度的材料形成。例如，第一绝缘层150可以由相比第二绝缘层160具有相对较高硬度、较高介电常数、较低孔隙度、较高拉应力、和/或较低导热率的材料形成。
例如，第一绝缘层150可以显现大约5×109dyne/cm2的拉应力。第二绝缘层160可以显现较低的拉应力或可以不显现拉应力。
尽管在图中没有示出，但是可以进一步提供帽盖层(cappinglayer)。例如，该帽盖层可以由氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(AlOx)、氧化钛(TiO2)等形成。该帽盖层可以是，例如提供在第二电极140之上。
图4到7是说明根据本发明各个实施例的相变存储器器件的截面图。当将本实施例与图3的实施例进行比较时，本实施例类似于图3的实施例之处在于包围相变材料层的第一绝缘层和包围位线的第二绝缘层是由具有不同特性的材料形成的，但是相比于参照图3所描述的实施例在相变材料、第二电极、位线结构等方面具有一些不同。现在将参照附图来描述这些不同。
参照图4，在第一绝缘层150中形成的接触孔155之中并且在接触孔155之外的第一绝缘层150上提供相变材料层130。例如，可以通过使用大马士革技术来形成相变材料层。在第一绝缘层150上延伸的相变材料层的宽度w2可以比在接触孔155中的相变材料层的宽度w1更宽。相变材料层130的上表面高于第一绝缘层150的上表面。第一绝缘层150覆盖相变材料层130的一部分侧表面，即，相变材料层130侧表面的下部。第二绝缘层160覆盖位线180的侧表面和相变材料层130的一部分侧表面，即，相变材料层130侧表面的上部。
参照图5，与图4所说明的实施例不同，仅将相变材料层130限定在第一绝缘层150的接触孔155之中。例如，可以通过使用大马士革技术来形成相变材料层130。相变材料层130的上表面与第一绝缘层150的上表面基本共平面。在本实施例中，提供位线180来接触相变材料层130。可以通过将传导材料淀积在相变材料层130和第一绝缘层150上，并随后执行光刻处理来形成位线180，光刻处理以预定条纹图案对淀积的传导材料层进行蚀刻。在第一绝缘层150上提供第二绝缘层160，以使得第二绝缘层160可以覆盖位线180。在根据本实施例的相变存储器器件中，省略了对应于图3中说明的实施例的第二电极140的组件，并且位线180与相变材料层130直接接触以作用为第二电极。
参照图6，与图4中所说明的实施例不同，在根据本实施例的相变存储器器件中，可以用恒定厚度在接触孔155的底部和侧壁上形成相变材料层130。例如，相变材料层130填充第一绝缘层150的接触孔155的一部分。相变材料层130的一部分可以从接触孔155向外延伸。可以在相变材料层130上，即，在接触孔155之内和之外，形成第二电极140。在本实施例中，可以通过使用大马士革技术来形成相变材料层130。
参照图7，与图5所说明的实施例不同，在第一绝缘层150的侧壁和底部上提供相变材料层130，并且在相变材料层130上且在第一绝缘层150的接触孔155之中提供第二电极140。即，相变材料层130填充接触孔155的一部分，而第二电极140填充接触孔155的剩余部分。在本实施例中，可以通过使用大马士革技术来形成相变材料层130。
图8和9是说明根据本发明实施例的相变材料层130的各种配置的俯视图。参照图8，相变材料层130可以是分散在邻近单元个体内的岛图案(island pattern)。而且，可以使相变材料层130形成为使得至少在列或行方向上邻近的两个单元共享相变材料层130。例如，图9所说明的相变材料层130可以是在行或列方向上延伸的条纹图案。
现在将参照附图，描述形成根据本发明实施例的相变存储器器件的方法。
图10到13是用于解释形成图3中说明的相变存储器器件的方法的截面图。参照图10，制备衬底100，在其上形成字线、选择元件等。可以通过将杂质离子注入由器件隔离区限定的衬底100的元件区中来形成字线。选择元件可以是例如二极管。例如，可以通过下述方式形成选择元件：形成具有选择元件接触孔的绝缘层，所述选择元件接触孔暴露出在其上形成字线的衬底上的字线；在该选择元件接触孔中形成半导体层，诸如锗层、硅层、或硅锗层；以及将杂质注入该半导体层。可以通过使用选择性外延生长(SEG)或固相外延技术来形成选择元件接触孔中的半导体层。SEG技术是通过将由选择元件接触孔暴露出的字线用作种籽层来生长半导体外延层的方法。与此不同，固相外延技术是在选择元件接触孔中形成无定形半导体层或多晶半导体层并随后对其结晶化的方法。
在形成字线、选择元件等之后，在衬底100上形成层间绝缘层110。对层间绝缘层110进行构图，以形成限定第一电极并且暴露出对应选择元件的电极接触孔115。将传导材料填充在电极接触孔115之中以形成第一电极120。
相变材料层130对应地与第一电极连接，并且形成第二电极140。根据本实施例，可以通过在第一电极120和层间绝缘层110上形成诸如硫族化物的相变材料层和用于第二电极的传导材料，并随后对相变材料层和用于第二电极的传导材料进行构图来形成相变材料层130和第二电极140。此处，可以进一步在用于第二电极的传导材料上形成帽盖层。相应地，将在第二电极140上提供帽盖层。可以在对相变材料层和用于第二电极的传导层进行构图之后形成该帽盖层。在该情形中，可以在相变材料层130和第二电极140的侧表面以及在第二电极140的上表面上提供帽盖层。在以下将要描述的实施例中，可以在用于第二电极的传导层上形成该帽盖层。
参照图11，形成覆盖相变材料层130的侧表面和第二电极140的侧表面的第一绝缘层150。例如，绝缘材料淀积在层间绝缘层110上，以覆盖相变材料层130和第二电极140，并且对淀积的绝缘材料进行蚀刻和平面化直到暴露出第二电极140为止。为了平面化蚀刻，可以使用化学机械抛光、回蚀(etch back)、或其组合。在形成了帽盖层的情形中，帽盖层在上述平面化蚀刻过程中可以作用为蚀刻停止层。
为了防止相变材料层130变形，将第一绝缘层150形成为具有与相变材料层130的应力特性相同的应力特性。例如，在相变材料层130具有拉应力的情形中，将第一绝缘层150形成为具有拉应力。例如，第一绝缘层150可以具有大约5×109dyne/cm2的拉应力。第一绝缘层150由具有高硬度的材料形成，以便第一绝缘层150可以刚性地支撑相变材料层130。替代性地，由具有拉应力和高硬度的材料来形成第一绝缘层。
第一绝缘层可以由以下层形成：通过使用高密度等离子体的气相淀积法形成的氧化物层、通过气相淀积法形成的氮氧化硅(SiON)、通过使用增强等离子体的气相淀积法形成的氧化物层、和/或在高温下通过气相淀积法形成的氮化硅层。
为了最小化第一绝缘层150和邻近的相变材料层130之间的热干扰，也可以由具有低导热率的材料来形成第一绝缘层150。
接下来，将参照图12和13来描述使用大马士革技术形成位线的过程。参照图12，在第一绝缘层150上形成第二绝缘层160，第二绝缘层160具有条形开口165，该条形开口165暴露出在列方向(或垂直于地面的方向)上布置的多个第二电极140，并且在该条形开口165中形成位线。例如，可以通过形成覆盖第二电极140和第一绝缘层150的绝缘材料层，并随后移除一部分已形成的绝缘材料层来形成条形开口165。将第二绝缘层160形成为具有不同于第一绝缘层150的特性。例如，为了最小化邻近位线之间的寄生电容，可以由具有低介电常数的材料和/或多孔材料来形成第二绝缘层160。为了可以容易地形成在其中形成位线的条形开口，可以由具有低硬度的材料来形成第二绝缘层160。而且，与第一绝缘层150不同，可以由具有高导热率的材料来形成第二绝缘层160。
例如，第二绝缘层160可以由相比第一绝缘层150具有较高孔隙度、较低硬度、较低拉应力、较高导热率、和/或较低介电常数的材料形成。替代性地，可以由不具有拉应力的材料来形成第二绝缘层160。
为了低介电常数，第二绝缘层160可以由以下材料形成：例如，硼掺杂氧化硅(BSG)、磷掺杂氧化物(PSG)、硼和磷掺杂氧化物(BPSG)、碳掺杂氧化硅、氢倍半硅氧烷(HSQ)、甲基倍半硅氧烷(MSQ)、SiLK、聚酰亚胺、聚降冰片烯、聚合物电介质材料等。而且，可以由使用原子层淀积方法的氧化物层，PETEOS氧化物、可流动氧化物(FOX)等，来形成第二绝缘层160。
参照图13，将例如铜的传导材料填充在条形开口165中以形成铜位线180。在填充铜之前，可以在开口165中进一步形成传导阻挡层170。例如，在开口165之中和第二绝缘层160上形成铜之后，执行平面化蚀刻过程，诸如化学机械抛光、回蚀，直到暴露出第二绝缘层160为止。
在参照图10到13描述的实施例中，可以通过传导材料构图过程而不是大马士革技术来形成位线，所述传导材料构图过程通过对传导材料层进行蚀刻来形成期望的传导图案。图14说明了通过前述传导材料构图过程形成的相变存储器器件。参照图14，在第二电极140上提供层间绝缘层190。层间绝缘层190具有接触孔195，该接触孔195暴露出对应的第二电极140。将传导材料填充在接触孔195之中以形成接触栓塞197。提供位线180使其与布置在同一列中的接触栓塞197电连接。第二绝缘层160包围位线180。可以在位线180和第接触栓塞197之间提供传导阻挡层170。
图15到18是用于解释形成图4的相变存储器器件的方法的部分截面图。与参照图10到13所描述的实施例不同，可以通过使用大马士革技术来形成相变材料层。将省略与在先前实施例中所描述的方法相重叠的描述。
参照图15，在衬底100上形成层间绝缘层110和第一电极120。形成具有接触孔155的第一绝缘层150，接触孔155限定形成相变材料层和第二电极的区。接触孔155暴露出对应的第一电极120。如前所述，可以通过淀积具有低导热率、高硬度、和/或拉应力的材料并移除一部分淀积的材料以暴露出第一电极120，来形成第一绝缘层150。
参照图16，在接触孔155中和第一绝缘层150上形成硫族化物层135。在硫族化物层135上形成用于第二电极的传导材料层145。
参照图17，对用于第二电极的传导材料层145和硫族化物层135进行构图，以形成相变材料层130和第二电极140。
参照图18，第二绝缘层160具有条形开口165，该条形开口165暴露出例如在列方向上布置的多个第二电极140。此后，将诸如铜的传导材料填充在条形开口165中以形成如图4说明的位线180。
在本实施例中，可以用不同的图案，例如用在列方向上延伸的条纹图案来形成第一绝缘层150的接触孔155。这样，至少两个邻近的相变存储器单元彼此共享相变材料。
根据本实施例，邻近第一电极120的一部分相变材料、在接触孔155的底部上形成的相变材料不经受蚀刻过程。根据本发明的实施例，由于相变材料层130的相变发生在邻近第一电极120的部分，所以可能形成更可靠的相变材料层。
参照图19到22，将描述形成如图5说明的相变存储器器件的方法。与参照图15到18所描述的实施例不同，位线直接接触相变材料层。而且，相变材料层被限定在第一绝缘层的接触孔之内。参照图19，如上所述，在衬底100上形成具有接触孔155的第一绝缘层150，限定将要形成层间绝缘层110、第一电极120和相变材料层的区。随后，在接触孔155中和第一绝缘层150上形成用于相变材料层的硫族化物层135。
参照图20，执行对硫族化物层135的平面化蚀刻，以移除接触孔155之外的硫族化物层，从而形成限定在接触孔155中的相变材料层130。
参照图21，在相变材料层130和第一绝缘层150上形成用于位线的传导材料层185。在形成用于位线的传导材料层185之前，可以进一步形成用于阻挡层的传导材料层175。
参照图22，对用于位线的传导材料层185进行构图，以形成与相变材料层130连接的位线180。此后，在第一绝缘层150和位线180上形成第二绝缘层160以覆盖位线180。
在本实施例中，基本上不产生对相变在其中发生的相变材料层的蚀刻。
在本实施例中，可以用不同的图案，例如用在列方向上延伸的条纹图案，来形成第一绝缘层150的接触孔155。这样，至少两个邻近的相变存储器单元彼此共享相变材料。
图23到26是用于解释形成图6的相变存储器器件的方法的部分截面图。与参照图15到18所描述的实施例相同，通过使用大马士革技术来形成本实施例中的相变材料层，但是，是以恒定厚度沿着第一绝缘层的接触孔的底部和侧壁来形成相变材料层。参照图23，在衬底100上形成层间绝缘层110，第一电极120和具有暴露出第一电极120的接触孔155的第一绝缘层150。在本实施例中，将理解，随着第一绝缘层150的接触孔155向衬底100前进，其宽度减小，以便以后相变材料可以填充接触孔155的一部分，即，沿着接触孔155的侧壁和底部形成相变材料。
参照图24，沿着接触孔155的底部和侧壁形成用于相变材料层的硫族化物层135。在硫族化物层135上形成用于第二电极的传导材料层145，以填充接触孔155。
参照图25，对用于第二电极的传导材料层145和硫族化物层135执行构图过程，以形成相变材料层130和第二电极140。
参照图26，形成第二绝缘层160，其具有暴露出例如在列方向上布置的第二电极140的条形开口165。此后，将诸如铜的传导材料填充在条形开口165中以形成如图6说明的位线180。
在本实施例中，基本上不产生对相变在其中发生的相变材料层的蚀刻。
在本实施例中，可以用不同的图案，例如用在列方向上延伸的条纹图案，来形成第一绝缘层150的接触孔155。所以，至少两个邻近的相变存储器单元彼此共享相变材料。
参照图27到29，将描述形成如图7说明的相变存储器器件的方法。参照图27，在衬底100上形成层间绝缘层110，第一电极120和具有暴露出第一电极120的接触孔155的第一绝缘层150。在本实施例中，将理解，随着第一绝缘层150的接触孔155向衬底100前进，其宽度减小，以便沿着接触孔155的侧壁和底部形成相变材料。沿着接触孔155的底部和侧壁形成用于相变材料层的硫族化物层135。在硫族化物层135上形成用于第二电极的传导材料层145，以完全填充接触孔155。
参照图28，将接触孔155之外的传导材料层145和硫族化物层135移除，以形成限定在接触孔155中的相变材料层130和第二电极140。
参照图29，用于位线的传导材料层淀积在第二电极140和第一绝缘层150上，并随后被构图以形成与第二电极140连接的位线180。此后，在第一绝缘层150和位线180上形成第二绝缘层160以覆盖位线180。
在本实施例中，基本上不产生对相变在其中发生的相变材料层的蚀刻。
在本实施例中，可以用不同的图案，例如用在列方向上延伸的条纹图案，来形成第一绝缘层150的接触孔155。所以，至少两个邻近的相变存储器单元彼此共享相变材料。
图30是说明根据本发明实施例的相变存储器器件的截面图，并且示出存储器单元阵列区和外围电路区的截面。为了更清晰地理解根据本发明实施例的相变存储器器件，将行方向上(按字线的延伸方向)的存储器单元阵列区的截面和列方向上(按位线的延伸方向)的存储器单元阵列区的截面全部示出。图30的左侧示图是行方向上的截面图，中间示图是列方向上的截面图，而图30的右侧示图是外围电路区中的截面图。
参照图30，在存储器单元阵列区的半导体衬底200上提供多个字线，即，下字线LWL。例如，可以通过用n型杂质掺杂半导体层来形成下字线LWL。例如，下字线LWL可以在行方向上延伸。下字线LWL可以包括：金属层、传导金属氮化物层、传导金属氧化物层、传导氮氧化物层、硅化物层、金属合金层或这些的组合。绝缘层，例如器件隔离层210，可以使彼此邻近的下字线LWL电绝缘。在外围电路区中，可以在由器件隔离层210限定的活动区220B上提供用于驱动存储器单元阵列区的驱动元件，例如驱动器晶体管230。
在存储器单元阵列区的衬底200上提供多个位线BL，以跨过下字线LWL。在外围电路区，提供对应于位线BL的第一导线M1。第一导线M1可以与驱动器晶体管230的栅极G、源极/漏极区S/D电连接。位线BL和第一导线可以包括铜。根据本发明实施例，由于可以使用大马士革技术由铜形成位线BL和第一导线M1，所以可能减小位线BL和第一导线M1的电阻。
相变材料层300位于下字线LWL和位线BL之间。在相变材料层300和下字线LWL之间提供第一电极280和选择元件250，并且在相变材料层300和位线BL之间提供第二电极310。换言之，第一电极280和第二电极310与相变材料层300电连接。可以将第一电极280用作为例如加热器，用于对相变材料层300进行加热。例如，第一电极280通过诸如二极管的选择元件250与下字线LWL电连接。第二电极310与位线BL电连接。
作用为选择元件的二极管250可以包括堆叠在衬底200上的n型半导体层和p型半导体层。p型半导体层可以邻近于第一电极280，而n型半导体层可以邻近于下字线LWL。
在单元阵列区中，可以提供单元接触栓塞290c，其邻近于位线BL并且与下字线LWL电连接。可以将单元接触栓塞290c制作成多层结构。例如，单元接触栓塞290c可以包括以接近衬底200的顺序而顺序堆叠的氮化钛层、钨层和铜层。例如，可以在穿透第三绝缘层380、第二绝缘层360、第一绝缘层320、第二层间绝缘层260和第一层间绝缘层240的单元接触孔中提供单元接触栓塞290c。
同时，在外围电路区中，可以提供对应于单元接触栓塞290c的外围接触栓塞290p1-290p3。外围接触结构290p1-290p3与驱动器晶体管230的栅极G、源极/漏极区S/D，或杂质扩散区225电连接。与单元接触栓塞类似，与源极/漏极区S/D连接的外围接触栓塞290p1可以包括以接近衬底200的顺序而顺序堆叠的氮化钛层、钨层和铜层。例如，与栅极G连接的外围接触栓塞290p2和290p3可以包括以接近衬底200的顺序而堆叠的氮化钛层、和钨层。
类似于单元接触栓塞290c1，可以在穿透第三层间绝缘层380、第二绝缘层360、第一绝缘层320、第二层间绝缘层260和第一层间绝缘层240的外围接触孔中提供外围接触栓塞290p1。可以在穿透第一绝缘层320、第二层间绝缘层260和第一层间绝缘层240的外围接触孔中提供外围接触栓塞290p2和290p3。
根据本发明的实施例，可以在第二绝缘层360和第一绝缘层320之间提供蚀刻停止层330。该蚀刻停止层330由相对于第二绝缘层360具有蚀刻选择性的材料形成。
例如，用于减小下字线LWL的电阻的上字线UWL可以与单元接触栓塞290c2连接。同时，在外围电路区中，可以提供对应于上字线UWL的第二导线M2。例如，第二导线M2可以与外围接触栓塞290p1连接。替代性地，第二导线M2可以与第一导线M1连接。根据本发明实施例，因为可以使用大马士革技术由铜来形成上字线UWL和第二导线M2，所以可以减小上字线UWL和第二导线M2的电阻。
在单元阵列区中，在上字线UWL上提供全局位线GBL，并且在外围电路区中，在第二导线M2上提供对应于全局位线GBL的第三导线M3。全局位线GBL和第三导线M3可以包括铜。因为可以使用大马士革技术由铜来形成全局位线GBL和第三导线M3，所以可以减小全局位线GBL和第三导线M3的电阻。第三导线M3可以与第二导线M2电连接。可以在全局位线GBL和上字线UWL之间提供第四层间绝缘层400。
可以在全局位线GBL和第三导线M3上提供钝化层420。
第一绝缘层320包围相变材料层300的侧表面，并且第二绝缘层360包围位线BL和第一导线M1的侧表面。
在位线BL和上字线UWL之间以及在第一导线M1和第二导线M2之间提供层间绝缘层380。在上字线UWL和全局位线GBL之间以及在第二导线M2和第三导线M3之间提供层间绝缘层400。
根据本发明的另一实施例，为了获得较高的集成度，可以在衬底上以多层来形成相变存储器器件。
可以用多种形式来具体化上述电阻式存储器器件或者可以将其用作为用于各种装置的一个元件。例如，可以应用上述的电阻式存储器器件以用于实现各种类型的存储卡、USB存储器、固态驱动器等。
图31说明包括根据本发明实施例的电阻式存储器器件的装置。如图所示，本实施例的装置包括存储器510和存储器控制器520。存储器510可以包括根据本发明的上述实施例的电阻式存储器器件。存储器控制器520可以供给用于控制存储器510的操作的输入信号。例如，存储器控制器520可以供给命令语言和地址信号。存储器控制器520可以基于接收到的控制信号来控制存储器510。
图32说明包括根据本发明实施例的电阻式存储器器件的装置。如图所示，本实施例的装置包括与接口515连接的存储器510。存储器510可以包括根据本发明的上述实施例的存储器器件。接口515可以提供，例如外部输入信号。例如，接口515可以提供命令语言和地址信号。接口515基于从外部产生的以及接收到的控制信号来控制存储器510。
图33说明包括根据本发明实施例的电阻式存储器器件的装置。如图所示，除了用存储卡530具体化存储器510和存储器控制器520以外，本发明的装置类似于图31的装置。例如，存储卡530可以是满足与诸如数码相机、个人计算机等的电子器具兼容的标准的存储卡。存储器控制器520可以基于存储卡从不同器件，例如外部器件接收到的控制信号来控制存储器510。
图34说明包括根据本发明实施例的电阻式存储器器件的移动设备6000。移动设备6000可以是MP3、视频播放器、视频音频播放器等。如图所示，移动设备6000包括存储器510和存储器控制器520。存储器510包括根据本发明的上述实施例的电阻式存储器器件。移动设备6000可以包括编码器和解码器EDC610、呈现组件620、和接口630。可以经由存储器控制器520，在存储器510与编码器和解码器EDC 610之间交换诸如视频和音频的数据。如虚线所指示的，可以在存储器510与编码器和解码器EDC 610之间直接交换数据。
EDC 610可以对将要存储在存储器510中的数据进行编码。例如，EDC 610可以将音频数据编码为MP3文件，并将编码的MP3文件存储在存储器510中。替代性地，EDC 610可以对MPEG视频数据(例如，MPEG3、MPEG4等)进行编码，并将编码的视频数据存储在存储器510中。而且，EDC 610可以包括根据不同数据格式对不同类型的数据进行编码的多个编码器。例如，EDC 610可以包括用于音频数据的MP3编码器和用于视频数据的MPEG编码器。EDC 610可以对从存储器510输出的数据进行解码。例如，EDC 610可以将从存储器510输出的音频数据解码为MP3文件。替代性地，EDC 610可以将从存储器510输出的视频数据解码为MPEG文件。而且，EDC 610可以包括根据不同数据格式对不同类型的数据进行解码的多个解码器。例如，EDC 610可以包括用于音频数据的MP3解码器和用于视频数据的MPEG解码器。而且，EDC 610可以仅包括解码器。例如，可以将先前编码的数据传送到EDC 610，解码并随后传送到存储器控制器520和/或存储器510。
EDC 610经由接口630接收用于编码的数据或先前已编码的数据。接口630可以遵从已知标准(例如USB、火线等)。接口630可以包括一个或多个接口。例如，接口630可以包括火线接口、USB接口等。可以经由接口630来输出从存储器510提供的数据。
呈现组件620对由存储器510和/或EDC 610解码的数据进行呈现，使得用户可以感知解码的数据。例如，呈现组件620可以包括显示视频数据等的显示屏以及用于输出音频数据的扬声器插座。
图35说明包括根据本发明实施例的电阻式存储器器件的装置。如图所示，存储器510可以与主机系统7000连接。存储器510包括根据本发明的上述实施例的电阻式存储器器件。主机系统7000可以是处理系统，诸如个人计算机、数码相机等。存储器510可以是可分离的贮存介质形式，例如，存储卡、USB存储器、或固态驱动器SSD。主机系统7000可以提供用于控制存储器510的操作的输入信号。例如，主机系统7000可以提供命令语言和地址信号。
图36说明包括根据本发明实施例的电阻式存储器器件的装置。在该实施例中，主机系统7000与存储卡530连接。主机系统7000向存储卡530供给控制信号，使得存储器控制器520控制存储器510的操作。
图37说明包括根据本发明实施例的电阻式存储器器件的装置。如图所示，根据本实施例的装置，存储器510可以与计算机系统8000中的中央处理单元810连接。例如，计算机系统8000可以是个人计算机、个人数据助理等。存储器510可以经由总线与CPU 810连接。
图38说明包括根据本发明实施例的电阻式存储器器件的装置。如图所示，根据本实施例的装置9000可以包括：控制器910，诸如键盘、显示器等的输入/输出单元920，存储器930，和接口940。在本实施例中，组成装置的相应组件可以经由总线950彼此连接。
控制器910可以包括至少一个微处理器、数字处理器、微控制器、或处理器。存储器930可以存储由数据和/或控制器910执行的命令。接口940可以用于发射来自不同系统，例如通信网络的数据，或者向通信网络发射数据。装置9000可以是移动系统，诸如PDA、便携计算机、web平板电脑(web tablet)、无线电话、移动电话、数字音乐播放器、存储卡或者可以发射和/或接收信息的不同系统。
根据本发明的实施例，可能形成具有高集成度的可靠的相变存储器器件。
根据本发明的实施例，可以增强相变材料和电极之间的接口特征以减小设置电阻。
根据本发明的实施例，可能形成可以高速操作的电阻式存储器器件和相变存储器器件。
根据本发明的实施例，可以最小化邻近存储器单元之间的热传送。
上述公开的主题被认为是说明性的而不是限制性的，并且所附权利要求意欲涵盖落于本发明的真正精神和范围之内的所有这类修改、改进、以及其他实施例。所以，为了最大化法律许可的范畴，本发明的范围由以下权利要求及其等效内容的最宽可允许解释所确定，并且不应当限制或限定于以上具体描述。

Claims (19)

1.一种电阻式存储器器件，包括：
衬底上的电阻式存储器元件；
覆盖所述电阻式存储器元件的侧表面的第一绝缘层；
所述电阻式存储器元件上的导线；以及
覆盖所述导线的侧表面的第二绝缘层，
其中，所述第一绝缘层和所述第二绝缘层在从下述组中选择出的至少一个方面有所不同，所述组包括：硬度、应力、介电常数、导热率和孔隙度。
2.如权利要求1所述的电阻式存储器器件，其中所述第一绝缘层比所述第二绝缘层具有更高的硬度。
3.如权利要求2所述的电阻式存储器器件，其中所述第一绝缘层比所述第二绝缘层具有更低的孔隙度。
4.如权利要求1所述的电阻式存储器器件，其中所述第二绝缘层比所述第一绝缘层具有更低的介电常数。
5.如权利要求4所述的电阻式存储器器件，其中所述第二绝缘层包括：硼掺杂氧化硅层、磷掺杂氧化物层、硼和磷掺杂氧化物层、碳掺杂氧化硅层、氢倍半硅氧烷(HSQ)层、甲基倍半硅氧烷(MSQ)层、SiLK层、聚酰亚胺层、聚降冰片烯层、或聚合物电介质材料层。
6.如权利要求4所述的电阻式存储器器件，其中所述第二绝缘层包括低k材料层，所述低k材料层比氧化硅(SiO2)具有更低的介电常数。
7.如权利要求1所述的电阻式存储器器件，其中所述第二绝缘层比所述第一绝缘层具有更高的孔隙度。
8.如权利要求7所述的电阻式存储器器件，其中所述第二绝缘层比所述第一绝缘层具有更低的介电常数。
9.如权利要求1所述的电阻式存储器器件，其中所述电阻式存储器元件包括相变存储器元件，并且所述第一绝缘层具有拉应力以及比所述第二绝缘层具有更高的硬度和更低的孔隙度。
10.如权利要求1所述的电阻式存储器器件，其中所述导线包括与所述电阻式存储器元件电连接的位线。
11.一种形成电阻式存储器器件的方法，包括：
在衬底上形成具有第一开口的第一绝缘层；
在所述开口中形成电阻式存储器元件；
在所述电阻式存储器元件和所述第一绝缘层上形成第二绝缘层，该第二绝缘层具有暴露出所述电阻式存储器元件的开口；以及
通过用传导材料填充所述开口，来形成与所述电阻式存储器元件连接的导线；
其中，形成所述第一绝缘层和所述第二绝缘层使得所述第一绝缘层和所述第二绝缘层在从下述组中选择出的至少一个方面有所不同，所述组包括：硬度、应力、介电常数、导热率和孔隙度。
12.如权利要求11所述的方法，其中所述第一绝缘层由呈现拉应力的绝缘材料形成。
13.如权利要求11所述的方法，其中所述第二绝缘层由下述材料形成，该材料比所述第一绝缘层具有更低的介电常数。
14.如权利要求13所述的方法，其中所述第二绝缘层由以下材料形成：硼掺杂氧化硅、磷掺杂氧化物、硼和磷掺杂氧化物、碳掺杂氧化硅、氢倍半硅氧烷(HSQ)、甲基倍半硅氧烷(MSQ)、SiLK、聚酰亚胺、聚降冰片烯、或聚合物电介质材料。
15.如权利要求11所述的方法，其中所述第一绝缘层由下述材料形成，该材料比所述第二绝缘层具有更高的拉应力、更高的硬度、以及更低的孔隙度。
16.一种形成电阻式存储器器件的方法，包括：
在衬底上形成电阻式存储器元件；
在所述衬底上形成第一绝缘层，该第一绝缘层覆盖所述电阻式存储器元件的侧壁；
在所述电阻式存储器元件和所述第一绝缘层上形成第二绝缘层，该第二绝缘层具有暴露出所述电阻式存储器元件的开口；以及
通过用传导材料填充所述开口，来形成与所述电阻式存储器元件连接的导线，
其中，形成所述第一绝缘层和所述第二绝缘层使得所述第一绝缘层和所述第二绝缘层在从下述组中选择出的至少一个方面有所不同，所述组包括：硬度、应力、介电常数、导热率和孔隙度组成。
17.如权利要求16所述的方法，其中所述第一绝缘层由具有拉应力的绝缘材料形成。
18.如权利要求16所述的方法，其中所述第二绝缘层由下述材料形成，该材料比所述第一绝缘层具有更低的介电常数。
19.如权利要求16所述的方法，其中所述第一绝缘层由下述材料形成，该材料比所述第二绝缘层具有更高的拉应力、更高的硬度、以及更低的孔隙度。
CN200910127435.1A 2008-03-11 2009-03-11 电阻式存储器器件和形成电阻式存储器器件的方法 Pending CN101533892A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080022448A KR20090097362A (ko) 2008-03-11 2008-03-11 저항 메모리 소자 및 그 형성 방법
KR1020080022448 2008-03-11

Publications (1)

Publication Number Publication Date
CN101533892A true CN101533892A (zh) 2009-09-16

Family

ID=41062028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910127435.1A Pending CN101533892A (zh) 2008-03-11 2009-03-11 电阻式存储器器件和形成电阻式存储器器件的方法

Country Status (5)

Country Link
US (1) US20090230378A1 (zh)
JP (1) JP2009218598A (zh)
KR (1) KR20090097362A (zh)
CN (1) CN101533892A (zh)
TW (1) TW200945643A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315266A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 半导体结构及其制造方法
CN103094475A (zh) * 2011-10-31 2013-05-08 旺宏电子股份有限公司 存储器装置及其制造方法
CN113053854A (zh) * 2020-03-17 2021-06-29 台湾积体电路制造股份有限公司 集成芯片和用于形成存储器器件的方法
CN114188323A (zh) * 2020-09-15 2022-03-15 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置
CN114188323B (zh) * 2020-09-15 2024-06-07 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5342189B2 (ja) * 2008-08-06 2013-11-13 株式会社日立製作所 不揮発性記憶装置及びその製造方法
IT1391864B1 (it) * 2008-09-30 2012-01-27 St Microelectronics Rousset Cella di memoria resistiva e metodo per la fabbricazione di una cella di memoria resistiva
US8049305B1 (en) 2008-10-16 2011-11-01 Intermolecular, Inc. Stress-engineered resistance-change memory device
KR101617381B1 (ko) * 2009-12-21 2016-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
KR101038997B1 (ko) * 2009-12-22 2011-06-03 주식회사 하이닉스반도체 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
KR101094384B1 (ko) * 2010-01-21 2011-12-15 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR20110090583A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US8481990B2 (en) 2010-03-08 2013-07-09 Panasonic Corporation Nonvolatile memory element
US8149614B2 (en) 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
US8559217B2 (en) 2010-12-10 2013-10-15 International Business Machines Corporation Phase change material cell with stress inducer liner
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8723155B2 (en) * 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
KR102022554B1 (ko) * 2012-05-11 2019-09-18 에스케이하이닉스 주식회사 비휘발성 메모리 장치
TWI489461B (zh) 2012-09-04 2015-06-21 Ind Tech Res Inst 電阻式記憶體結構、其操作方法及製作方法
KR101994449B1 (ko) * 2012-11-08 2019-06-28 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
TWI549229B (zh) * 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
KR20160000299A (ko) * 2014-06-24 2016-01-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9704923B1 (en) * 2015-12-23 2017-07-11 Intel Corporation Dual-layer dielectric in memory device
US10164183B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
FR3066038B1 (fr) * 2017-05-05 2020-01-24 Stmicroelectronics (Crolles 2) Sas Memoire a changement de phase
US10886465B2 (en) * 2018-02-28 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
FR3086452B1 (fr) * 2018-09-21 2021-05-21 St Microelectronics Rousset Cellule a memoire resistive

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218274B1 (en) * 1997-10-28 2001-04-17 Sony Corporation Semiconductor device and manufacturing method thereof
US20010029091A1 (en) * 1998-04-17 2001-10-11 U.S. Philips Corporation Method for manufacturing an electronic device comprising an organic- containing material
JP2002026122A (ja) * 2000-07-04 2002-01-25 Sony Corp 半導体装置の製造方法
US6800938B2 (en) * 2002-08-08 2004-10-05 International Business Machines Corporation Semiconductor device having amorphous barrier layer for copper metallurgy
ATE335289T1 (de) * 2002-10-11 2006-08-15 Koninkl Philips Electronics Nv Elektrische einrichtung mit einem phasenänderungsmaterial
EP1505656B1 (en) * 2003-08-05 2007-01-03 STMicroelectronics S.r.l. Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array manufactured thereby
US6875694B1 (en) * 2004-02-10 2005-04-05 Advanced Micro Devices, Inc. Method of treating inlaid copper for improved capping layer adhesion without damaging porous low-k materials
DE102004011430B4 (de) * 2004-03-09 2008-06-19 Qimonda Ag Halbleiterspeichereinrichtung
KR100615598B1 (ko) * 2004-07-19 2006-08-25 삼성전자주식회사 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들
US7655953B2 (en) * 2004-08-31 2010-02-02 Sanyo Electric Co., Ltd. Semiconductor laser apparatus
JP2006120953A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
US7417245B2 (en) * 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
CN100539071C (zh) * 2006-02-16 2009-09-09 中芯国际集成电路制造(上海)有限公司 用于形成低介电常数氟掺杂层的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315266A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 半导体结构及其制造方法
CN102315266B (zh) * 2010-06-30 2013-08-28 中国科学院微电子研究所 半导体结构及其制造方法
CN103094475A (zh) * 2011-10-31 2013-05-08 旺宏电子股份有限公司 存储器装置及其制造方法
CN103094475B (zh) * 2011-10-31 2016-01-27 旺宏电子股份有限公司 存储器装置及其制造方法
CN113053854A (zh) * 2020-03-17 2021-06-29 台湾积体电路制造股份有限公司 集成芯片和用于形成存储器器件的方法
CN114188323A (zh) * 2020-09-15 2022-03-15 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置
CN114188323B (zh) * 2020-09-15 2024-06-07 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置

Also Published As

Publication number Publication date
US20090230378A1 (en) 2009-09-17
TW200945643A (en) 2009-11-01
JP2009218598A (ja) 2009-09-24
KR20090097362A (ko) 2009-09-16

Similar Documents

Publication Publication Date Title
CN101533892A (zh) 电阻式存储器器件和形成电阻式存储器器件的方法
TWI505285B (zh) 電阻性記憶體器件及形成該器件之方法
US8237140B2 (en) Self-aligned, embedded phase change RAM
US7642539B2 (en) Thin film fuse phase change cell with thermal isolation pad and manufacturing method
CN100555699C (zh) 双稳态电阻随机存取存储器的结构与方法
US8173987B2 (en) Integrated circuit 3D phase change memory array and manufacturing method
US8110456B2 (en) Method for making a self aligning memory device
US7729161B2 (en) Phase change memory with dual word lines and source lines and method of operating same
CN1967897B (zh) 管型相变化存储器形成方法
US7732800B2 (en) Resistor random access memory cell with L-shaped electrode
US8896045B2 (en) Integrated circuit including sidewall spacer
CN111816766B (zh) 相变存储器及相变存储器的制作方法
CN114628436A (zh) 半导体器件
US20060284214A1 (en) Thin film fuse phase change cell with thermal isolation layer and manufacturing method
CN111971808A (zh) 电阻式3d存储器
US7599211B2 (en) Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit
KR100629388B1 (ko) 다중 채널 영역들을 갖는 셀 스위칭 트랜지스터들을채택하는 반도체 기억소자들 및 그 제조방법들
CN100573899C (zh) 自我对准的嵌入式相变存储器及其制造方法
US10741491B1 (en) Electronic device and method of fabricating the same
TW201005935A (en) Phase change memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090916