TW200921683A - Memory apparatus and method thereof for operating memory - Google Patents

Description

200921683 wf.doc/α 九、發明說明： 【發明.所屬之技術領域】 本發明是有關於—種記憶體，且特別是有關於一種記 憶體裝置及其操作記憶體的方法。 【先前技術】 …非揮發性記憶體（N〇n_V〇latileMem〇ry)是一種非常 受歡迎的記紐’而廣泛地運用在各種電子產品中。非揮 發性兄紐的主要触為即使其電源供應射斷，其内所 儲存的資料也不會消失，故適合用在可攜式的電子產品當 中，例如：隨身碟、照相機、行動電話、MP3播放器等。 請參考圖1 ’目1為非揮發性記憶體胞1G的結構圖。 非揮發，記憶體胞u)具有—控·極12、—電荷儲存層 14、一第一源極/汲極區16、一第二源極/汲極區18以及— 基板20。其中，形成在控制閘極12與基板20之間的電荷 儲存層14通常稱為浮動閘極（fl〇atinggate)。 當程式化非揮發性記憶體胞1〇時，會將8〜1〇v的閘 極，壓vg施加在控期極12，以導通第—祕y汲極區16 與第二源極/沒極㊣18之間的通道。同時，將〇v的源極泰 壓Vs和4〜5v的没極電壓Vd分別施加在第一源極/汲^ 16^口一第二源極/没極區18。此時，因第一源極/沒極區π 和第二源極/汲極區18之間的通道已經開啟，故會產生 第一源極/汲極區16流向第二源極/汲極區18的通道杂= 流1ch。通道電子流Ieh的部份熱電子Ij會注人到電荷^存 200921683 twf.doc/n 層14，進而改變非揮發性記憶體胞1〇的臨界電壓 (Threshold Voltage) Vt。因注入的電子會被困在電荷儲 存層14内，故當非揮發性記憶體1〇之電源被關閉時，非 揮發性記憶體10的資料仍可保存下來。 然而，隨著記憶體装置及其記憶體胞的尺寸越做越 小，記憶體胞之間的擊穿電流（Punch_thr〇ughcurrent)會

越來越顯著，並影響到記憶體裝置於進行程式化操作時的 穩定性。 為了降低擊穿電流，本案之發明人曾提出多種方法來 降低擊穿電流，而其巾—難法則是將乡個記，隨胞串接 在起，以增加通道的有效長度。如圖2所示，位在基板 150上的兩個記憶體胞24〇、25〇被串接在一起，其中記憶 " 為個名人程式化記憶體胞（programming cell) 240而5己|思體胞25〇為一個串接記憶體胞（咖灿） f〇。這兩個記憶體胞240、250分別具有一源極/汲極區 3〇和210 ’並共用另一個源極/汲極區220。記憶體胞240 和250另分別包含電荷儲存層231和232，並共用-控制 間極110 :當進行程式化記憶體胞240之操作時，8〜10V 的閘極電壓Vg會被施加在共同的控制閘極⑽，源極電壓 二=二電壓Vd則分別為0V和4〜5V，而共用的源極/ I芦^。則處於浮接的狀態（其中Vf代表其浮接時的 於有效通道長度變長，故其擊穿電流會降低。 二亦可以擴充纽串接三個或更多個記憶體胞 、/ Λ &。凊參考圖3，圖3為本案發明人所揭露的 200921683 twf.doc/n '禋非揮發性記憶體的結構 力 240、250和310串接在一起，而源極電屢=== Vd分別施加在源極/汲極區13〇和21〇。另 土 °兒堅 :區故22=Γ位於源極/汲極區m輿源極/祕固區= 4故/、有效通這長度會更長且擊穿電流合更J •^通受到記憶體胞25G的臨料>1大_ 子：二 胞250之臨界電壓會導致較小 大的電;二。=的電屋會導致較 的流入電流要等於:該==流::二r點 =:=::=r_:= 25〇具有較高的臨界電“况^；二==記憶體胞 量較複雜的狀況喊實際的應用時須考 请芩考圖2和圖4,圖4 線―電子流Ιρ對應線* wf.doc/n 200921683 畜Vf上糾’記憶體胞25G的祕_源極之間的 (即Vf-Vs)會增加並導致通道電子流^ s 體胞的閘極-源極之間的電壓差Vgs (即^，而錢 及及極·源極之間的電壓差細（即w—=。 並導致通道電子流Ip下降。相對地，當”下^下= ,己憶體胞250的Vds會下降並導致通道電务子^ r\ 降，但另-方面，程式化記憶體胞的v 上升並導致通道電子心增加。然而，因為A 、曰 ，源極娜區220的浮接電壓W會等於曲線曰^與1； 線IpL之父叉點的橫座標，亦即vf會等於外” 上述情形為記憶體胞25〇具有較低臨界電屋v 形，而當記憶體胞25G具有較高的臨界電壓Vt時，通道1 子流|c會較小，而使得源極/汲極區22〇的浮接電壓= 有所變化。請參照®1 5，圖5纟會示記憶體胞25〇之臨界‘ 壓的改變對於浮接電壓对的影響。如圖5所示，當 體胞250具有較高的臨界電壓％時，通道電子流^會: Ιι降至12 ’而使得通道電子流Ie所對應的曲線會由原先的 曲線IcLl轉換為ICL2，並使得源極/汲極區22〇的浮 塵Vf由Vfa變成Vfb。 由此可知，記憶體胞250的臨界電壓Vt的大小會影 響電子流Ic和Ip的大小，而導致記憶體胞24〇之程式化 速率不一致。 【發明内容】 200921683 wf.doc/n f發明提供-_式化_發性記憶狀記憶體胞 =法，以提高麵發性記憶體胞之程式化ϋ率的-致 而使彳于程式化逮率的歧異度降低。 本發明無—觀憶難置，其詩發性記憶體胞之 程式化速率有較高的—致性。 ^立本U提t、種用於程式化—個非揮發性記憶體之 '=己L體I的& ’用以提高非揮發性記憶體胞之程式化 速率的一致性。 十本發明提出—種操作—記鐘的方法。所述記憶體具 有複數，記憶體胞。每—記憶體胞具有—第―祕/沒極區 以及一第二源極/汲極區，而第一源極/汲極區與相鄰的一 記憶，胞共用。所述方法包括：導通上述複數個記憶體胞 的- +第-記鐘胞的第二雜/;^極區與複數個記憶體胞 的一第二記憶體胞的第二源極/汲極區之間的所有通道；施 加第龟壓至第一§己憶體胞的第二源極/没極區並施加 弟一电壓至弟一 5己憶體胞的苐二源極/没極區，以程式化 第一記憶體胞；以及施加一電子流至第一記憶體胞的第二 源極/汲極區與第二記憶體胞的第二源極/汲極區之間的至 少一第一源極/沒極區。 本發明另提出一種記憶體裝置。所述記憶體裝置包括 一記憶體、複數條字線、複數條位元線以及一控制器。上 述記憶體具有複數個記憶體胞。每一記憶體胞具有二第一 源極/沒極區以及一第二源極/汲極區’而第—源極/汲極區 與相鄰的一記憶體胞共用。所述複數條字線耦接至上述複 200921683 对 doc/n 己L體胞。上述複數條位元線耗接至上述複數個記情 體胞。控制器執行至少下列步驟以程式化上述複數個記^ 體，的—第—記憶體胞：藉由上述複數條字線中的—對^ 的字線，導通第一記憶體胞的第二源極/汲極區與上述複^ 個記憶體胞的一第二記憶體胞的第二源極/汲極區之間的 =有通道；藉由上述複數位元線中的一第一位元線施加— 第一電壓至第—記憶體胞的第二源極/汲極區，並藉由上述 複數位元線中的一第二位元線施加一第二電壓至第二—己匕 ' 體胞的第二源極/汲極區，以程式化第一記憶體胞；以及^ 由上述複數位元線中的一第三位元線，施加一電子流至第 一圮憶體胞的第二源極/汲極區與第二記憶體胞的第二源 極/>及極區之間的至少一第一源極/沒極區。 ’' 在本發明之一實施例中，上述被施加電子流的第—源 極/汲極區為第一記憶體胞和第二記憶體胞所共用。 在本發明之-實施例中，上述第-記憶體胞之通道内 的電子流大於第二記憶體胞之通道内的電子流。 〇 在本發明之一實施例中，上述被施加電子流的第—源 極/没極區為第一記憶體胞和第二記憶體胞所共用。 '、 在本發明之一實施例中，上述被施加電子流的第— 極/汲極區屬於記憶體的一第三記憶體胞，第三記憶體泸， 介於第一記憶體胞和第二記憶體胞之間，並耦接於 元線。 -位

在本發明之-實施例中，上述被施加電子流的第 極/没極區處於浮接的狀態。 W 10 wf.doc/] 200921683 、在^發明之一實施例中’上述的記憶體裝置另包括有 至少-冗餘字線（dummywQniline)以及—關。上述開 關^-第-電_接至冗餘字線，開關的—第二電極減 至弟二位凡線’而開_ —第三電極祕至第三位元線。 j施加電子流的步驟包括：藉由冗餘 、t弟—電墨至開關的第二電極，以產生電子流。 中，例中’上述開關設於—列的開關 而几餘子線耦接至上述列的開關。 搞接例t ’上述列中的兩個開關直接地 地』施例中，上述列中只有-個開關直接 線的’上述冗餘字線設置於所有字 X又罝於所有字線的下方。 在本發明之〜每 _字線的兩字線=例中，上述冗餘字、較置於上述複 在本發明之S择 述的冗餘字線知例中’上述§己憶體I置包括兩條上 第三電壓，而另二’兩條冗餘字線之1餘字線被施力σ 小於第三電壓。凡餘字線被施加—第四電壓，第四電聲 在本發明之_ Κ 括：施加-第三施例巾，域施加電子流的步綠包 極，以開啟第至記憶體的—第1關的—第1 1關，以及施加一第四電壓至第—開關^ 11 200921683 wf.doc/n :第=電極，以產生上述電子流。其中第—關的一第三 电極猎由第三位兀線難至被施加上述電子流的第一源極 /没極區。 在本發明m财，上㈣加電子流的步驟包 括··施加-第五電壓至記憶體的—第二開關的—第一電 極二以開啟第二關並使第—電驗施加到第—記憶體胞 的第二源極/汲極區；以及施加一第六電壓至 三開，的：第-電極’以開啟第三開關並使第：電频施 加到第二記憶體胞的第二源極/汲極區。其中第三電壓小於 第五電壓以及第六電壓。 在本發明之-實施例中，當程式化第—記憶體胞時， 该控制器另施加-負電壓至—基板’其中上述複數個記情 體胞形成在上述基板上。 〜 i v. 、、本發㈣為將電子流施加至欲料彳b記憶體胞的通 道中，因此即使鄰近的記憶體胞具有較高的臨界電壓，仍 可提供足夠的電子流來程式化所述之記憶體胞，故可以 低§己彳思體胞之程式化速率的歧異度。 本發明遇保留降低穿透電流的優點，其透過兩個 多的§己憶體胞來作為程式化記憶體胞的電子流通道， 效地降低穿透電流。 百 1為，本發明之上述特徵和優點能更明顯易悛，下文铲 舉較佳貫施例，並配合所附圖式，作詳細說明如下。才 【實施方式】 12 200921683 ^vidoc/n 用一 低記憶體胞之程式化速率的歧異度，本發明利 流1時補償程式化記憶體胞240時所需的通 考圖6,圖6為本發明—實施例之非i 細的結構與圖2 t圖6中所示的記憶體襄置 者主要的差^憶體裝置的結構相似，而兩 240、250所乒用的 ^秘電子流Id被施加到記憶體胞 的控制_ no,馳電壓Vg會被施加在共同 和4〜5V。而補償 % Vs和及極電壓Vd則分別為〇v 時所需的通道電子流^11·。則來補償程式化記憶體胞240 以下以程式化記情

Id的作用。請夂考圖；L 240為例，來說明補償電子流 電子流對應於浮接魏Vf\7為本發明之—實施例之通道 電子流Ip對應於浮接6、關係曲線®1。曲線IpL是通道 體胞25〇具有較低臨界*4的^曲線；曲線㈣是記憶 子接電壓的_曲線包t時’通道電子流Ie對應於 臨界電壓Vt時，通道雷^是記憶體胞250具有較高 加入—補償電子流Id_ 的關係曲線；曲線IcL3為 的等效關係曲線。〜，’、通道電子流I e龍於浮接電壓 240之通道電子流& 償電子流Id時，由於記憶體胞 接電壓Vf會對應於心Ie加上Id’所以此時平衡後的浮 Vfc。其中，電壓v 7 ^ 3與曲線交叉處之電壓

Vft與電壤Vfa之間的二兒壓Vfa之間的差異會小於電壓 差異。此外，因為有補償電子流Id 'wf.doc/n 200921683 的存在，故當記憶體胞250的臨界電壓vt有所改變日± 據本發明之程式化記憶體胞的方法所產生的通道電子 會較一致，進而降低記憶體胞之程式化速率的歧】声：^ 圖7所示，當注入補償電子流1(1後，所對應的通道^、、六 Ip會等於13’而電子流I#l3之間的差距會小於 和12之間的差距。 、 上述實施例中，雖然係以兩個串接的記憶體胞2 250的情況來飼，但本發明並不以此為限，而可用 個或更多個串接的記憶體胞的情況。舉例來說，雷: 流Id可被注入如圖3所示共用的源極/汲極區221或^ 以補償程式化記憶體胞240或250時所需的電子流。除此 之外’上述實施例中，雖然兩個記憶體胞24〇和祝 個記憶體胞240、250和310共用同一個控制問極，作= 例如’在本發明的另一實施例中，每個 。己體胞各具有一個獨立而分離的控制閘極。 请參考圖8 ’圖8為本發明之記财置_的功 性二3體ίί _包括一控制器810以及-非揮發 =體820。其中控制器81G會依據本發明之方法 式化非揮發性記憶體820内的記憶體胞。 參考圖9，圖9為本發明之第—實_之非揮發性 =:顺圖。非揮發性記憶體82〇具有複數個記 匕體胞，例如··記憶體胞Α、Β、Α,、β,。並 ^ t 2；〇； 及弟—源極/没極區（例如圖6中的源極/沒極區i3〇或 14 wf.doc/n 200921683 210) ’其中第-源極/没極區與相鄰一記憶體胞共用。此 外’非揮發性記憶體820 3具有複數條位元線m〜B8、 複數條字線WL1〜WL2以及至少—冗餘字線（d贿野 wordline) DWL ’分別_接至非揮發性記憶體82〇的記惊 體胞。位7t線B1〜B8中的每—條位元線_至非揮發ς 記憶，820 t -相對應行的記憶體胞，而字線術〜wl2 中的每-條字、餘接至轉發性記憶體82()巾―相對應 的記憶體胞。冗餘字線DWL可如圖所示位於所有字線 WL1〜WL2的上方，而在本發明的其他實施例中，冗餘字 線DWL可位於所有字、線WL1〜肌2的下方或是位於非揮 發性记憶體820的兩字線（例如WL1和WL2)之間。此 外’非揮發性έ己憶體820另包含複數條位元傳輸線Bu〜 BL4而母條位元傳輸線皆與多條位元線輕接，例如： 位7C傳輸線BL1耦接至位元線B1和位元線85。非揮發性 記憶體820另包含複數個開關SW1〜SW8，而每一個開關 皆耦接一條位元傳輸線以及一條位元線，並由一控制電壓 所控制，例如：開關SW3耦接位元傳輸線BL1以及位元 線B5 ’並由控制電壓BLT3所控制。如圖9所示，非揮發 性記憶體820的位元線Bi—Bg、開關SW1〜SW8以及位 兀傳輸線BL1〜BL4係採用對稱的方式來設置。此外，須 说明的，本發明中非揮發性記憶體82〇之記憶體胞的數 目、位元線的數目、字線的數目、位元傳輸線的數目以及 位元線的數目並不以圖示中所緣示的數目為限。 在上述實施例中，每一記憶體胞可以儲存兩個位元 15 twf.doc/n 200921683 如圖6所示’記憶體胞·之電荷儲存層23ι 側皆分別可以儲存—位元的資料。然而，本發明並不j 為限，而可_骑俯⑽體胞射存— 的，體裝置。此外，在本發明的其 非揮电性以思體820冗餘字線DWL所連接的記憶體 月曰包的開關元件（例如：NM〇S電晶體、PMM電 日日體）取代。 以下即以程式化非揮發性憶體8 2 G的記憶體胞A之 ^邊位兀BIT#來說明本發明一實施例中程式化記憶體 ?的方式。請麥考圖10並同時參考圖9,圖i :之 非揮發性記題820進行料輯作時各節社電壓 =當程式化記憶體胞A時，相_節點會被 ς τ電壓，而使記憶體胞A、B、AH通道電子流分^ 二本實施例中，因所欲程式化之位元是記 A的左邊位元BIT_LA，故必須使電子流從節點匕 ϋ ^至郎點a。相對得’若絲式化記憶體胞B的右邊位元 Bit-RB時，則必須使電子流從節點a b。 二如圖9所示，記憶體胞八和6皆耦接至字線wli， 而圯憶體胞A和B的上方的記憶體胞八，和B，則耦 餘字線DWL並排列成一列。記憶體胞A，的左側分= 為節點a和a’，而節點&和雄接至位元線β3，並透過 關SW2接至位元傳輸線BL3。開關SW2由控制電壓扯^ =控制’當控制電壓BLT2為高電位時，開關SW2即 開啟，而使得施加在位元傳輸線BL3的電壓可以傳送二位 16 200921683 twf.doc/n b兀線而記她U和B，的右側分別為節點b和 接至位即至位7"線B5 ’並透過開關SW3 ♦馬 制，當開關_由控制電壓助所控 田工·1电i LT3為咼電位時，開關SW3即合被， :使，σ在位元傳輸線BL1的電壓可以傳送曰到位元線 A，和體Ϊ A/ B之間的節點G與介於記憶體胞

k../ 耗接至位-值二柄接至位兀線B4,並透過開關SW6 2妾位兀傳輸線BL4。因此，記憶體胞A，和 :地立元線B4。開關s崎制電壓二所 =。當程式化記關胞A或B時，㈣圓處於 低，位，而使得開關SW6關閉，進而使得節點。和 ^接的狀態’亦即節點。和e’之電壓％和％，為浮動的電 為了程式化記憶體胞A之左邊位元B k_LA，必須讓㊉ 子流從右往左流，簡熱電子注人_憶觀4之電^ ，層=側。詳如圖H)的第—排所示，欲程式化記憶體胞 A之左邊位元Bit_LA時’位元傳輸線BU和BL3分別汰 予0V和5V’位元傳輸線扯2和ΒΜ則浮接，而控 關SW卜SW2、SW3 # SW4的控制電壓BLn、町2、’ BLT3和BLT4的電位分別為〇v、1〇v、勝和〇v 得開關SW2牙口 SW3被開啟而開關哪矛口綱被關閉， 並使得位元線B3和B5的電位分別為w和QV。1〇v 壓會被施加在字線WL，而使得記紐胞A和β的通道二 被開啟。而因元線B3和B5之間有壓差，且因開關 17 twf.doc/n 200921683 開啟故會有電子流從節點b流至節點a。同時， ^ 子、，DWL、’·口予適當的電壓，使得記憶體胞人，和段直 : 啟，而另外-個記憶體胞的通道只是 Ϊί = ΐ= 閉’來說，假如記憶體胞Α，和Β’的臨 闵二.’而冗餘字線DWL被施以予5¥的電壓。 因為錢體胞__與源極 DWL與位讀Β5 θ核几餘子線 ^ 疋間的壓差，记憶體胞B，的閘極與源極 η 之間賴差會等於5V (即w —qv)。又因為記 B'的閘極與源極之間的壓 R,AA、SW a ]勺&差大於其臨界電壓，故記憶體胞 ，' 胃開啟。此外’因位元線B3的電位為5V，故當 Vc'大於1.5V (即5V一3 5v)時，記憶體胞八，的通道就關 閉’而使得記憶體胞B，的通道電子流此，大部分會流至節 點c。但因為記憶體胞B’是開啟的且有通道電子流化，流 二2點c，_ Vc’通常會大於15V，而使得記憶體 月已A吊處於關閉的狀態，故Ib，會遠大於Ia,。此外，因… ^)#^(Ib + Ibt) M^、Ib )。由此可知，即使在記憶體胞B具有較高的 j j而造成電子流Ib減少的情釘，電子流ity仍可 作為^電子流，而使電子流la不至於降低太多。 二參考圖丨1，圖U為圖9之非揮發性記憶體82〇分 的旷=t電子^x及在沒有補償電子流的情況下所測得 =二電壓變化曲線圖。圖U的橫轴為施加在欲程式化記 及極電壓別，縱軸則為欲程式化記憶體胞的臨界電 ^匕。圖U中共有四條曲線111〇、112〇、113〇和114〇。 18 200921683 twf.doc/n 其中’曲線1110為在沒有補償電子流且相鄰的記憶體胞且 有低臨界電壓的情況下，所測得的欲程式化記憶胞的臨界 電壓變化曲線·，曲線㈣為在沒有補償電子流且相鄰的纪 憶體胞具有高臨界電壓的情況下，所測得的欲程式化記情 ，的&界電㈣化赠；曲線U3G為在有補償電子流 鄰的記憶體胞具有低臨界電壓的情況下，所測得的欲 ^記，胞的臨界電壓變化曲線；而曲線U4Q則為在有補償 电子流且相鄰的記憶體胞具有高臨界電麼的情況下，所 得^程式化記憶胞的臨界電壓變化曲線。至於是否施^口 補償電子流至欲程式化記憶胞的通山 σ =dwl擔㈣來予鄉。詳冗字餘 峨處於低電㈣，貝^而當冗餘字線 線⑽和m。非常地=，==咖 之間則較疏離。因此，所施加補的110和1120 1. 體胞的程式化速率之歧里電流的確可降低記憶 此外，如圖10的電“定^式化f率趨於一致。 的電海了可為未被選擇的字線 揮發性記更進-步地降低非 未連接到雜體胞A ^ =體胞Α時， 相對地，連接至& 卩為未被選擇的字線。 人転式化記憶體胞之字線則可稱為被選擇 19 200921683 ：wf.doc/n 的字線，例如：當程式化$ I咅興 A的料WT 1 P L體胞A時，連接到記憶體胞 A的子線WL1即為被選擇的字線。此外，施加到 t的ΐίΓ)的電壓可為〇v或為負值(，：二， 以進：步地減少擊穿電流或增力嗜式化的速度。 凊參照圖12與圖13，HM 9 & 々 非揮發性記_2()的電_，二實施例之 ^ 節點之電壓設定表。圖12

相似，而兩^ 5己Μ 820與圖9中的非揮贅性記憶體820 施例中，每-==Γ:=:在此實 二t 記憶體胞。例如:冗餘字線隱U上 ==胞為高導電性記憶細2。，而偶數的記 t * f電性記_胞121G;在另—條冗餘字線 偶翁二!： 憶體胞為低導電性記憶體胞⑽，而 。在本實施例 胞的導電性低於高導電性記憶體 胞，其導紐就她〃目域界冑隸如的記憶體 界故不同導電性的記憶體胞可以透過不同臨 揮發性記憶體82。之tt 4二明的另一採用圖12之非 憶體胞1210牙一貧電 冓的貫施例#中，低導電性記 同的資料來達電性記憶體胞1220是事先透過寫入不 20 twf.doc/n 200921683 、在私式化過程中，透過施加正偏壓值於冗餘字線DWLU 二得兩記憶體胞Α> βπ其中的—個記憶體胞的 =啟，而另—個記憶體胞的通道被關閉。舉例來說， ^果欲程式化之位7^是記紐胞B的右雜元Bit_RB，則 =二Γ二0v的電壓至冗餘字線剛u dwld，以開 的+壓y甩塗至即點b和b，，並透過位元線B3施加〇乂 = 即點Μσ a，，使得電子流從節點a流至節點b。 == 胞^_而記憶體胞B’’被關閉，故流經記怜 胞B，T大部錢之記憶體 叩運到補j員電子流的作用。

別在14 ’圖14為圖12之非揮發性記憶體820分 ^^❻子如及在沒有補償電子流的情況下所^ =界=化曲線圖。圖14中亦有四歸miJ 、六 和1440。其中，曲線141〇為在沒有補償電4 仙·目鄰的記憶體胞具有低臨界電壓的情況 欲程式化記惰朐的酢《♦茂料仆品仏 兄下所測件的 補償雷M 曲線；曲線142G為在没有 所測且相鄰的記憶體胞具有高臨界電壓的情況下， 為在it程式化記憶胞的臨界電壓變化曲線；曲線吨〇 、兄下:貝包子流且相鄰的記憶體胞具有低臨界電壓的忾 曲Γ14Γ寻的欲程式化記憶胞的臨界電聰匕曲線；； gWp1』為在有補償電孩且彳目鄰的記憶體胞具有高 二c下’所測得的欲程式化記憶胞的臨 又化曲線。由圖14可知，曲線_和144G比較靠近，二 21 wf.doc/n 200921683 之間則較疏離。 凊蒼考圖15與圖丨6,同κ i。 非揮發性記憶體820的電Θ H "^明之第三實施例之 J电塔圖，圖16為圖15之非遲表R 記憶體進行程式化操作時各節點之電^=揮= 中的非揮發性記憶體82〇與圖” ：:體 圖12中的低導電性却掊 个 程式化外㈣w L體胞 在本實施例中，當要 r\ ^式化战體胞時，相關節點 = 的偏壓設定相同，如圖16和㈣所示。 Λ_ 非揮ΐί=7=8,11 17為她之心實施例之 ==進行程式化操作時各節點之4=揮= 的'、:在，中、 ==1 來:，如果:二 =Γβ =對^㈣肌給予1GV以開啟記憶 予ον。同時，透=子t 字線机1和脱11)則給 透過位元線Β5ϋ線B3給予5V電壓至節點a，且 b流至節心/士電壓至節點b’以使電子流從節點 之通道彳透t ’位元傳輸線肌4也是GV，而開關挪 電子流壓㈣輕微地導通，使一個補償 和節點c，再、、，專輪線扯4流經開關讓至位元線則 再"IL至圮憶體胞A。 值得注意的是，控制電壓則2為2V，其明顯地小於 22 200921683 twf.doc/n 控制電壓BLT2和BLT3的10V，因此開關SW6之通道的 導通程度會較開關SW2和SW3之通道的導通程度低。因 開關SW2和SW3的低電阻的緣故，位元線B3和B5的電 壓會大致等於位元傳輸線BL3和BL1的電壓（即5V和 〇V)。此外’因輕微導通的開關SW6具有高電阻，故位 兀線B4的電壓和位元傳輸線BL4的電壓會不同。因位元 傳輸線BL4的電壓為〇v，故位元線B4的電壓會高於位元 傳輸線BL4的電壓而小於位元傳輸線BL3的電壓。換言

之’位το線B4的節點c的電壓會大於〇v而小於5v，而 導致電子流ise從位元傳輸線BL4經制關SW6、位元線 B4和節點c而流到記憶體胞A。 士圖19為圖Π之非揮發性記憶體82〇分別在有補償電 子灿以及在沒有補償電子流的情況下所測得的臨界電壓變 化曲線圖。圖19中亦有四條曲線191〇、192〇、和 mo。其中’曲線1910為在控制電壓為—且相鄰 的Zfe體胞具有低臨界電壓的情況下，所測得的欲程式化 記憶胞的臨界電㈣化曲線；曲緣腫為在控制電壓 BLB2為GV且相鄰的記憶體胞具有高臨界電壓的情況下， 所測得的欲程式化記憶胞的臨界電壓變化曲線；曲線193〇 電壓BLB2為2V且相鄰的記憶體胞具有低臨界 1 下’所測得的欲程式化記憶胞的臨界電壓變化 曲線；而曲線mo _在控制轉腦2為2v且相鄰的 體胞，w電壓的情況下，所測得的欲程式化記 k胞的臨界電壓變化曲線。由圖14可知，曲線和麗 200921683 twf.doc/n 比較罪近 祁對之下 ,.地止,时深iy10和1920之間則較萨籬。 i t 的大小會影響記憶體二Ϊ式 使得至適#的電壓，可 乂明祕崎低穿透電流的優點，其透過兩個或更 心k'體胞來作為程式化記憶體胞❾冑子流通道，*有降 低穿透電流。 ^兮 ^雖然本發明已哺佳實施例揭露如上，然其並非用以 限&本發明，任何所屬技術領域中具有通常知識者，在不 脫離本發明之精神和範圍内，當可作些許之更動與潤傅， 口此本發明之保言蔓範圍當視後附之申請專利豸圍所界定者

【圖式簡單說明】 圖1為習知之一種非揮發性記憶體胞的結構圖。 圖2為本案發明人所揭露的一種非揮發性記憶體的結 構圖。 圖3為本案發明人所揭露的另一種非揮發性記憶體的 結構圖。 圖4為圖2串接記憶體胞之通道電子流ic與欲程式化 24 wf.doc/n 200921683 記憶體胞之通道蕾2 圖5用以說明記電壓Vf的關係圖。 壓的影響。 〜 界电壓的改變對於浮接電 圖6為本♦日月 圖。 卜俾七陡圮憶體裝置的結構 子流==本發明中所施加的補償電流對於通道電 憶纖㈣能方塊圖。 圖。 貫闕之_紐魏體的電路 圖10為圖9之非揮發性記憶體 節點之電壓設定表。 叮柱式化細作時各 以及二二=9 <非揮發性記憶體分別在有補償電子& 以及在沒有補償％i 4 AA丨主.口 τ π、Β,/θ 1貝电于流 線圖。 +肌的惝況下所測侍的臨界電壓變化曲 路圖圖12為本聲明之第二實施例之非揮發性記憶體的電 節點非揮發性記憶體物奴化操作時各 圖14為圖12之非揮發性記憶體分別在有補償電 以及在沒有讀電子流的情況下關得的臨界電壓變化曲 線圖。 圖15為本聲明之第三實施例之非揮發性記憶體的電 路圖。 25 200921683 wf.doc/n 回卟為圖is之非褲發性 節點之電壓設定表。 D匕體進行程式化操作時各 圖17為本發明^諸 路圖。 四只施例之非揮發性記憶體的電 ^圖18為圖π之非撺發性記情 節點之電壓設定表。 -進仃私式化操作時各 圖19為圖17之非揮發性 八 、 Γ 以及在沒有補償電子流 ^ _ 77丨在有補償電子流 線圖。 叫况下所測得的臨界電壓變化曲 【主要元件符號說明】 10 :非揮發性記憶體胞 12 :控制閘極 14、23卜232 :電荷儲存層 16 .弟一源極/沒極區 18 _弟二源極/汲極區 20、150 :基板 130 ' 140 ' 210 ' 220、22卜 222 ·•源極/沒極區 200、800 :記憶體裝置 240、250、310 :記憶體胞 810 :控制器 820 :非揮發性記憶體 1110〜1140、1410〜1440、1910〜1940 :曲線 1210 :低導電性記憶體胞 26 wf.doc/n 200921683 1220 :高導電性記憶體胞 Vg :控制閘極電壓 Vs:源極電壓 Vd :汲極電壓 Vf:浮接電壓

Vfa、Vfb、Vfc :平衡時的浮接電壓值 A、B、A'、B'、Απ、B":記憶體胞 a、b、c、a’、b’、c':節點 I]、I2、I3 ·電子流

Ich、Ip、Ic、la、lb、la1、lb1、la"、Ibn :通道電子流

Ij :注入熱電子

Id、Isc :補償電子流

IpL、IcL、IcLl、IcL2、IcL3 :曲線 DWL、DWLU、DWLD :冗餘字線 WL、WU、WL2、WLn :字線 BL1〜BL4 :位元傳輸線 B1〜B8 :位元線 BLT1〜BLT4、BLB1〜BLB4 :控制電壓 SW1〜SW8 :開關 27

Claims (1)

1. 200921683 twf.d〇c/n 十、申請專利範圍： L一種操作一記憶體的方法，該記憶體 憶體胞，每-記憶體胞具有一第一源極/汲極區 源極/汲極區，而該第一源極/汲極區與相鄰的—記憶體胞 共用’该方法包括：

   導通該複數個記憶體胞的一第一記憶體胞的第二源 極/汲極區與複數個記憶體胞的一第二記憶體胞的第二源 極/没極區之間的所有通道； 〇施加—第一電壓至該第一記憶體胞的第二源極/汲極 區並施加一第二電壓至該第二記憶體胞的第二源極/汲極 區，以程式化該第一記憶體胞；以及 ，加一電子流至該第一記憶體胞的第二源極/汲極區 與5亥第二記憶體胞的第二源極/汲極區之間的至少一第一 源極/汲極區。 28 wf.doc/n 200921683 5. 如申請專利範圍第1項所述的方法，其中被施加該 電子流的§亥弟·--源極/>及極區處於浮接的狀悲。 6. 如申請專利範圍第1項所述的方法，其中施加該電 子流包括： 施加一第三電壓至該記憶體的一開關的一第一電 極，以開啟該開關；以及 施加該第二電壓至該開關的一第二電極，以產生該電 子流； 其中該開關的第二電極藉由一第一位元線耦接至該 弟二記憶體胞的弟二源極/>及極區’該開關的一弟二電極措 由一第二位元線耦接至該第二記憶體胞的第一源極/汲極 區，而該電子流係經由該第二位元線施加至該第一記憶體 胞與該第二記憶體胞之間的第' 一源極/汲·極區。 7. 如申請專利範圍第1項所述的方法，其中施加該電 子流包括： 施加一第三電壓至該記憶體的一第一開關的一第一 電極，以開啟該第一開關；以及 施加一第四電壓至該第一開關的一第二電極，以產生 該電子流； 其中該第一開關的一第三電極藉由一位元線耦接至 被施加該電子流的該第'一源極Λ及極區。 8. 如申請專利範圍第7項所述的方法，其中施加該電 子流包括： 施加一第五電壓至該記憶體的一第二開關的一第一 29 200921683 wf.doc/n 電極，以鼠該第二開關域該第 記憶體胞的第二祕/祕區；以及―指加到该弟一 電壓至該記憶體的〜第三開關的—第一 == 開關並使該第二電壓被施加到該第二 。己L*體也的弟一源極/>及極區； 其中，第三電壓小於該第五電•及該第六電堡。 專利範圍第1項所述的方法，其中當程式化 時’ —1電壓施加至''基板，而該複數個 δ己十思體胞形成在該基板上。 10. —種記憶體裝置，其包括： 一記憶體’觀顏具有複數個記㈣胞，而每-記 憶體胞具有-第-源極版極區以及―第二祕/沒極區， 而该第一源極/汲極區與相鄰的一記憶體胞共用；

   4c數子線，輕接至該複數個記憶體胞； 複數條位元線，減至該複數個記憶體胞；以及 -控制器’該控制ϋ執行至少下列步_程式化該複 數個記憶體胞的一第一記憶體胞： 藉由該複數條字線中的一對應的字線，導通該第一記 憶體胞的第二源極/汲極區與該複數個記憶體胞的—第二 記憶體胞的第二源極/汲極區之間的所有通道； 藉由該複數位元線中的一第一位元線施加—第一電 壓至該第一記憶體胞的第二源極/汲極區，並藉由該複數位 兀線中的一第二位元線施加—第二電壓至該第二記憶體胞 的第二源極/汲極區，以程式化該第一記憶體胞；以及 30 twf.doc/n 200921683 藉由該複數位元線中的一第三位元線，施加一電子流 至該第一記憶體胞的第二源極/汲極區與該第二記憶體胞 的苐一源極/没極區之間的至少一第一源極/汲_極區。 11.如申請專利範圍第10項所述的記憶體裝置，其中 該第一記憶體胞之通道内的電子流大於該第二記憶體胞之 通道内的電子流。 12·如申請專利範圍第10項所述的記憶體裝置，其中 被施加該電子流的該第一源極/汲極區為該第一記憶體胞 和該第二記憶體胞所共用。 、13.如申請專利範圍第10項所述的記憶體裝置，其中 ，施加該電子流的該第一源極/汲極區屬於該記憶體的一 記憶體胞，該第三記憶體胞係介於該第一記憶體胞和 遠第二記憶體胞之間，並耦接於該第三位元線。 、14.如申請專利範圍第10項所述的記憶體裝置，其中 破施加該電子流㈣冑—雜/跡區處於浮接的狀態。

   勺15.如申吻專利範圍第項所述的記憶體裝置，其另 i=K;:=r(d_yw°rdline)以及-開關， 電極叙接至 ^接錢冗餘字線，糊_一第二 診第-仿位元線，而該開關的一第三電極耦接至 柘，字線’施加一第三電壓至該開關的第-電 ^以開啟该開關；以及 电 電極猎施加該第二電壓至該開關的第二 兒寸'流。 31 wf.doc/n 200921683 16. 如申請專利範圍第15項所述的記憶體裝置，其中 該開關設於一列的開關中，而該冗餘字線耦接至該列的開 關。 17. 如申請專利範圍第16項所述的記憶體裝置，其中 該列中的兩個開關直接地耦接至該第三位元線。 18. 如申請專利範圍第16項所述的記憶體裝置，其中 該列中只有一個開關直接地耦接至該第三位元線。 19. 如申請專利範圍第15項所述的記憶體裝置，其中 該冗餘字線設置於所有字線的上方或設置於所有字線的下 方。 20. 如申請專利範圍第15項所述的記憶體裝置，其中 該冗餘字線設置於該複數條字線的兩字線之間。 21. 如申請專利範圍第15項所述的記憶體裝置，其中 該記憶體裝置包括兩條該冗餘字線，該兩條冗餘字線之一 冗餘字線被施加該第三電壓，而另一冗餘字線被施加一第 四電壓，該第四電壓小於該第三電壓。 22. 如申請專利範圍第10項所述的記憶體裝置，其中 施加該電子流包括： 施加一第三電壓至該記憶體的一第一開關的一第一 電極，以開啟該第一開關；以及 施加一第四電壓至該第一開關的一第二電極，以產生 該電子流； 其中該第一開關的一第三電極藉由該第三位元線耦 接至被施加該電子流的該第一源極及極區。 32 wf.doc/n 200921683 23. 如申請專利範圍第22項所述的記憶體裝置，其中 施加該電子流包括： 施加一第五電壓至該記憶體的一第二開關的一第一 電極，以開啟該第二開關並使該第一電壓被施加到該第一 記憶體胞的第二源極/波極區，以及 施加一第六電壓至該記憶體的一第三開關的一第一 電極，以開啟該第三開關並使該第二電壓被施加到該第二 記憶體胞的第二源極/>及極區.， 其中該第三電壓小於該第五電壓以及該第六電壓。— 24. 如申請專利範圍第10項所述的記憶體裝置，其中 當程式化該第一記憶體胞時，該控制器另施加一負電壓至 一基板，而該複數個記憶體胞形成在該基板上。

   33