CN103295636A

CN103295636A - 纳米晶浮栅存储器阵列的编程方法

Info

Publication number: CN103295636A
Application number: CN2012100485696A
Authority: CN
Inventors: 王琴; 杨潇楠; 王永; 张满红; 霍宗亮; 刘明
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2012-02-28
Filing date: 2012-02-28
Publication date: 2013-09-11

Abstract

本发明公开了一种纳米晶浮栅存储器阵列的编程方法，所述阵列由多个纳米晶浮栅存储器组成，并且还包括多条相互平行排列的位线和多条相互平行排列的字线，每个纳米晶浮栅存储器包括一个存储单元，每个存储单元均连接一条位线和一条字线，且所述多条位线与所述多条字线相互垂直排列；当对所选定存储单元进行编程时，将所选定存储单元连接的位线之前的第二条位线接地；对所选定存储单元连接的位线之前的第一条位线施加低电压V_l；对所选定存储单元连接的位线施加高电压V_h。本发明在电子完成第一次加速以后，还可进行第二次加速，由此，可以获得更高的能量进行编程，从而提高编程效率，增加了存储窗口，让更多的电子到达存储介质里面。

Description

纳米晶浮栅存储器阵列的编程方法

技术领域

本发明属于半导体存储器技术领域，具体涉及一种存储器的编程方法，特别是纳米晶浮栅存储器阵列的编程方法，该方法能够提高纳米晶浮栅存储器的编程效率。

背景技术

近年来，集成电路中的存储器的增长速度已超过逻辑电路，存储器占芯片面积的比例已由1999年的20％增至2007年的近80％，而逻辑电路则由1999年的66％降到2007年的14％。在存储器产品中，市场需求增长最快的是非易失性存储器。闪存(Flash Memory)作为非易失性存储器的典型器件目前已广泛应用于U盘、MP3播放器及手机等多种手持移动存储电子产品中。然而目前广泛被工业界所采用的闪存器件结构在向纳米特征尺寸发展的同时，在存储时间和功耗等方面面临着严峻的挑战。

基于纳米晶浮栅结构的非易失性存储器由于采用纳米晶作为电荷存储介质，每一个纳米晶颗粒与周围晶粒绝缘且只存储少量几个电子，从而实现分立电荷存储，降低了隧穿介质层上的缺陷形成致命的放电通道的危害，只会造成局部纳米晶上的电荷泄漏，使电荷的保持更稳定。未来，基于纳米晶浮栅结构的非易失性存储器有潜力为应用存储设备提供更高的集成密度、更低的写入/擦除电压、更快的写入/擦除速度、更高的耐受性、更强的数据保持特性和多位存储的能力。

半导体存储器存储信息是通过热电子注入(CHE)，即编程(program)来实现的，它利用高电场加速得到热电子，使得热电子在电场的作用下在源极和漏极之间形成的沟道中运动，并向漏极移动，在靠近漏极的高电场内获得足够的动能，当热电子能量足够高时，就会离开沟道，跳跃到存储器内的存储单元例如浮栅内，并被牢牢地锁在存储单元中，从而实现编程的操作。

请参阅图1和图2，图1为现有技术的纳米晶浮栅存储器的存储单元的结构示意图。如图1所示，该纳米晶浮栅存储器的存储单元包括：硅衬底1、硅衬底1上的源导电区6和漏导电区7、源导电区6和漏导电区7之间的载流子沟道上覆盖的隧穿层2，隧穿层2上覆盖的纳米晶浮栅层3、纳米晶浮栅层3上覆盖的控制栅介质层4，以及控制栅介质层4上覆盖的栅电极层5。所述纳米晶浮栅层3作为纳米晶浮栅存储器的存储介质。

图2为对现有技术的纳米晶浮栅存储器进行编程时的示意图，在编程时，分别在该存储器的栅电极5上施加栅极电压V_g，源导电区6接地，即V_s＝OV，漏导电区7上施加漏极电压V_d，于是在源导电区6和漏导电区7之间形成沟道，靠近漏导电区7处的热电子处于高的电场强度环境中，获得足够动能后，发生跃迁，如图2中箭头所示，注入到该存储器的纳米晶浮栅层3内。

图3为现有技术的纳米晶浮栅存储器阵列的示意图，如图3所示，该由多个纳米晶浮栅存储器组成的存储器阵列还包括多条相互平行排列的位线，如BL(N-1)、BL(N)、BL(N+1)、BL(N+2)，多条相互平行排列的字线，如WL(N-1)、WL(N)、WL(N+1)、WL(N+2)，该阵列中的每个纳米晶浮栅存储器都包括一个存储单元，每个存储单元连接一条位线一条字线，例如位线BL(N)和字线WL(N)，并且所述位线与所述字线相互垂直排列。对纳米晶浮栅存储器阵列来说，往往采用在存储器的存储单元的沟道中加速电子使热电子发生跃迁进入纳米晶浮栅层，由于加速通道只能限制在一个存储单元的沟道长度里，所以热电子获得能量有限，也就编程效率有限。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：提供一种纳米晶浮栅存储器阵列的编程方法，以获得更长的热电子加速通道，增强纳米晶浮栅存储器阵列的编程效率。

(二)技术方案

为了实现本发明目的，本发明提供一种纳米晶浮栅存储器阵列的编程方法，所述阵列包括多个纳米晶浮栅存储器、多条相互平行排列的位线和多条相互平行排列的字线，每个纳米晶浮栅存储器包括一个存储单元，且每个存储单元连接一条位线和一条字线，所述多条位线与所述多条字线相互垂直排列，当对所选定存储单元进行编程时，该方法包括如下步骤：将与所选定存储单元连接的位线之前的第二条位线接地；对与所选定存储单元连接的位线之前的第一条位线施加电压V_l；对与所选定存储单元连接的位线施加电压V_h；所述V_l小于V_h。

根据本发明的一种优选方式，将与未选定存储单元连接的位线浮空。

根据本发明的一种优选方式，所述多条字线浮空。

根据本发明的一种优选方式，所述V_l为4～5V。

根据本发明的一种优选方式，所述V_h为10～15V。

根据本发明的一种优选方式，所述纳米晶浮栅存储器的存储单元包括纳米晶浮栅层，其作为纳米晶浮栅存储器的存储介质。

根据本发明的一种优选方式，所述纳米晶浮栅存储器的存储单元还包括：硅衬底，在硅衬底上具有重掺杂的源导电区和漏导电区。

根据本发明的一种优选方式，所述纳米晶浮栅存储器的存储单元还包括：隧穿层，其覆盖于所述源导电区和漏导电区之间的载流子沟道上，并且，所述纳米晶浮栅层覆盖在该隧穿层上。

根据本发明的一种优选方式，所述纳米晶浮栅存储器的存储单元还包括：控制栅介质层，其覆盖于纳米晶浮栅层上。

根据本发明的一种优选方式，所述纳米晶浮栅存储器的存储单元还包括：栅电极层，其覆盖于控制栅介质层上。

(三)有益效果

与现有技术相比，本发明的纳米晶浮栅存储器阵列编程方法，在电子完成第一次加速以后，还可进行第二次加速，由此，可以获得更高的能量进行编程，从而提高编程效率，增加了存储窗口，让更多的电子到达存储介质里面。

附图说明

图1为现有技术的纳米晶浮栅存储器的存储单元的结构示意图；

图2为对现有技术的纳米晶浮栅存储器进行编程时的示意图；

图3为现有技术的纳米晶浮栅存储器阵列示意图；

图4为本发明对纳米晶浮栅存储器阵列进行编程操作的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

请参阅图4，图4为本发明对纳米晶浮栅存储器阵列进行编程操作的示意图。如前所述，传统的热电子注入(CHE)技术主要的问题是效率低，由于热电子产生需要极大的能量，加速过程太短导致能量不高，而能够注入到存储层的热电子也具有几率性，只有极少一部分幸运电子能够注入进去，这就导致最后的编程窗口极小，这对外围电路的设计要求极高。

而且，传统的热电子注入主要是在存储单元的沟道里进行的，所以加速沟道有限。

本发明所用的方法，使用在场效应晶体管沟道加速，使用两级加速的方法，提高速率。

如图4所示，三个位线BL(N-1)、BL(N)、BL(N+1)、BL(N+2)表示四个相邻的依次排列的位线，根据本发明，在对纳米晶浮栅存储器阵列进行编程操作时，在对BL(N+1)和WL(N+1)处的存储单元进行编程时，位线BL(N-1)接地，位线BL(N)接低电压V_l，位线BL(N+1)接大于低电压V_l的高电压V_h。

在本实施例中，所述位线BL(N-1)上加0V电压；

所述施加在位线BL(N)上的低电压值V_l的取值范围为4V～5V；

所述施加在位线BL(N+1)上的高电压值V_h的取值范围为10V～15V；

所述位线BL(N+2)、字线WL(N-1)、WL(N)、WL(N+1)、WL(N+2)浮空。

如上所述，对本发明的存储器的编程时进行了两个阶段：

首先，电子从位线BL(N-1)到位线BL(N)在场效应管下完成第一次加速。在这个过程中，由于BL(N)和BL(N-1)之间的电压差，会在场效应管下沟道里产生一个横向电场，其最大电场为

E_{m} = E_{sat} \sqrt{{(\frac{V_{d} - V_{dsat}}{E_{sat} l^{'}})}^{2} + 1}

其中E_m为最大电场，E_sat为饱和电场，V_d为BL(N)和BL(N-1)之间的电压差，V_dsat为饱和漏电压l’为有效沟道长度。在该电场的加速下，电子在该电场中加速运动，其获得很大能量，并且与沟道里发生碰撞离化，从而产生热电子。

由于结处采用重掺杂，根据简并半导体的理论，该结是完美的导体，在BL(N)处热电子直接穿过而不损失能量。

第二个过程与第一个过程类似，电子从位线BL(N)到位线BL(N+1)在场效应管下完成第二次加速。同样的，BL(N)到位线BL(N+1)也有一个很大的电压差，该电压差产生横向电场，在第一个过程中产生的热电子在该沟道里继续加速。热电子进一步获得能量，会有更多的热电子注入到纳米晶存储介质中，从而大幅度提高热电子产生的效率，提高热电子编程的效率。

与现有技术相比，本发明的纳米晶浮栅存储器阵列的编程方法，电子在完成第一次加速以后，在原有速度上在另一个场效应管沟道中继续加速，使得热电子在两个沟道里加速，获得更多的能量跃迁进入被选择存储单元的存储介质内。

值得注意的是，当存储单元位于存储器阵列的边缘时，例如处于靠近边缘的第一个或第二个时，则可以采用现有技术的编程方法对所述存储单元进行编程，而对除此之外的其它存储单元采用本发明的编程方式。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种纳米晶浮栅存储器阵列的编程方法，所述阵列包括多个纳米晶浮栅存储器、多条相互平行排列的位线和多条相互平行排列的字线，其中，每个纳米晶浮栅存储器包括一个存储单元，且每个存储单元连接一条位线和一条字线，所述多条位线与所述多条字线相互垂直排列，其特征在于：

当对所选定存储单元进行编程时，该方法包括如下步骤：

将与所选定存储单元连接的位线之前的第二条位线接地；

对与所选定存储单元连接的位线之前的第一条位线施加电压V_l；

对与所选定存储单元连接的位线施加电压V_h；

所述V_l小于V_h。

2.如权利要求1所述的纳米晶浮栅存储器阵列的编程方法，其特征在于：将与未选定存储单元连接的位线浮空。

3.如权利要求1所述的纳米晶浮栅存储器阵列的编程方法，其特征在于：所述多条字线浮空。

4.如权利要求1所述的纳米晶浮栅存储器阵列的编程方法，其特征在于：所述V_l为4～5V。

5.如权利要求1所述的纳米晶浮栅存储器阵列的编程方法，其特征在于：所述V_h为10～15V。

6.如权利要求1所述的纳米晶浮栅存储器阵列的编程方法，其特征在于，所述纳米晶浮栅存储器的存储单元包括纳米晶浮栅层(3)，其作为纳米晶浮栅存储器的存储介质。

7.如权利要求6所述的纳米晶浮栅存储器阵列的编程方法，其特征在于，所述纳米晶浮栅存储器的存储单元还包括：

硅衬底(1)，在硅衬底(1)上具有重掺杂的源导电区(6)和漏导电区(7)。

8.如权利要求7所述的纳米晶浮栅存储器阵列的编程方法，其特征在于，所述纳米晶浮栅存储器的存储单元还包括：

隧穿层(2)，其覆盖于所述源导电区(6)和漏导电区(7)之间的载流子沟道上，并且，所述纳米晶浮栅层(3)覆盖在该隧穿层(2)上。

9.如权利要求8所述的纳米晶浮栅存储器阵列的编程方法，其特征在于，所述纳米晶浮栅存储器的存储单元还包括：

控制栅介质层(4)，其覆盖于纳米晶浮栅层(3)上。

10.如权利要求9所述的纳米晶浮栅存储器阵列的编程方法，其特征在于，所述纳米晶浮栅存储器的存储单元还包括：

栅电极层(5)，其覆盖于控制栅介质层(4)上。