CN105470258A - SONOS B4-flash储存器 - Google Patents

Abstract

本发明提供一种SONOS？B4-flash存储器，所述方法包括：N型硅纳米线；栅极层；P型源极层；P型漏极层；其中，所述栅极层包覆与所述N型硅纳米线外侧，且所述N型纳米线露出两端；所述P型源极层和P型漏极层包覆于所述N型纳米线两端。通过本发明的方法使用SONOS作为基本存储结构，更好地存储电荷并提高闪存的耐久度。并且通过使用B4-Flash的技术，能够使栅长在现有闪存的基础上进一步缩短。且通过使用垂直硅纳米线技术，用圆柱形环绕栅的结构，在闪存结构在极小的栅长情况下有效抑制短沟道效应，抑制阈值电压的漂移。

Description

SONOS B4-flash储存器

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种SONOSB4-flash存储器。

背景技术

对于NOR闪存记忆单元，最重要的限制其尺寸继续缩减的是栅长的缩短。这主要是由于沟道热电子(Channelhotelectroninjection，简称：CHE)注入编译方式要求漏端有一定的电压，而这个电压对源漏端的穿透有很大的影响，对于短沟道器件沟道热电子方式不适用。另外一个问题是与NAND和AND数据存储器件相比，传统闪存结构的栅长缩小的物理极限是130nm。这限制了NOR闪存的编译率。图1为现有技术中的单栅MOSFET的阈值电压随沟道长度变化的关系图。

B4-FlashMemory的器件尺寸缩小的原理如图2所示：(a)为带到带遂穿热电子(Band-to-bandTunnelingHotElectron，简称：BTBT-HE)产生的两个步骤(1)BTBT产生(2)电子的加速、(b)为漏端的能带图、(c)为源端的能带图，BTBT被源端电压1.8V所抑制。

背栅偏压协助的BTBT-HE产生模型如图2所示，B4-HEs的产生需要两个步骤(1)BTBT的产生靠垂直电场(Vg-Vd)来控制，(2)已经产生的耗尽层中的BTBT电子由结电场(Vd-Vb)来加速。源端因为加了1.8V电压，结电场和垂直电场都被削弱，导致编译被抑制。在这样的背栅偏压的对BTBT-HE加速的协助下，源漏端的电压差可以很小，这样可以保证器件尺寸能够缩小。

现有的闪存的存储单元一般使用多晶硅作为信息存储介质的浮栅晶体管(FloatingGateTransistor)，它的信息存储原理是通过热电子注入或者富勒隧穿效应(Fowler-Nordheim，简称：FN)使电子作为信息的载体存储在浮栅的多晶硅中。当电子注入并存储于浮栅中时代表信息“0”，当电子从浮栅中被擦除时代表信息“1”。浮栅晶体管的闪存技术存在着固有缺陷，100纳米技术节点以下因过薄的介电层会引起漏电，导致数据相互干扰，并出现芯片失效结果的问题。另外亚100纳米技术节点以下器件会产生较为严重的短沟道效应导致阈值电压的漂移，进而造成闪存的读出错误。

且随着闪存的关键尺寸逐渐下降到亚100nm以下的范围，短沟道效应(ShortChannelEffect)也逐渐显现出来，影响到了存储器件的电学特性，使其阈值电压比长沟道时有所漂移，导致可能的读出错误。

中国专利(CN1901199A)公开了一种可缩小存储器单元尺寸的存储器。该存储器具备：包含二极管的多个存储器单元、多根位线、N型杂质区域，该区域与位线交叉地配置，并作为包含于存储器单元中的二极管的阴极及字线而起作用。另外，将N型杂质区域按照由规定数的位线组成的每个位线组进行分割。

该专利主要解决了减小存储器单元尺寸的问题，但其存储其原理依旧是基于传统浮栅器件结构，并未解决存储器短沟道效应问题。

中国专利(CN102820299A)公开了一种存储器件。所述存储器件包括：在半导体基板中的下互连，所述下互连由不同于半导体基板的材料制成；在下互连上的选择元件；以及在选择元件上的存储元件。

通过该专利的方法提高了存储器的读取与写入速度，但该专利所公开的存储器的原理依旧是基于传统浮栅结构，并未对器件小型化过程中的短沟道效应做出改进。

发明内容

鉴于上述问题，本发明提供一种SONOSB4-flash存储器。

本发明解决技术问题所采用的技术方案为：

一种SONOSB4-flash存储器，其中，所述存储器包括：

一N型硅衬底，所述N型硅衬底包括一根位于栅极区域的圆柱状纳米线和两根位于源漏区域的圆柱状纳米线，所述位于源漏区域的圆柱状纳米线从位于所述栅极区域的圆柱状纳米线的两个圆形表面引出；

一环形栅极结构，所述环形栅极结构包裹于位于栅极区域的圆柱状纳米线设置；

P型环形源区和P型环形漏区，所述P型环形源区和P型环形漏区分别包裹于位于源漏区域的两根圆柱状纳米线设置；

其中，所述环形栅极结构由内至外依次为遂穿氧化层、氮化层、阻挡氧化层和多晶硅层。

上述的SONOSB4-flash存储器，其中，所述N型硅衬底中掺杂有磷离子。

上述的SONOSB4-flash存储器，其中，所述P型环形源区和P型环形漏区中均掺杂有硼离子。

上述的SONOSB4-flash存储器，其中，所述隧穿氧化层和阻挡氧化层的材质均为二氧化硅。

上述的SONOSB4-flash存储器，其中，所述存储器的编程电压为5-8V。

上述的SONOSB4-flash存储器，其中，所述P型环形源区和所述P型环形漏区之间的距离小于100nm。

上述的SONOSB4-flash存储器，其中，所述遂穿氧化层的厚度为2nm；所述氮化层的厚度为5nm；所述阻挡氧化层的厚度为10nm；所述多晶硅层的厚度为175nm。

上述的SONOSB4-flash存储器，其中，所述位于栅极区域的圆柱状纳米线和所述位于源漏区域的圆柱状纳米线由同一根纳米线构成。

上述技术方案具有如下优点或有益效果：

通过本发明的方法使用SONOS作为基本存储结构，更好地存储电荷并提高闪存的耐久度。并且通过使用B4-Flash的技术，能够使栅长在现有闪存的基础上进一步缩短。且通过使用垂直硅纳米线技术，用圆柱形环绕栅的结构，在闪存结构在极小的栅长情况下有效抑制短沟道效应，抑制阈值电压的漂移。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1是现有技术中的单栅MOSFET的阈值电压随沟道长度变化的关系图；

图2是现有技术中B4-FlashMemory的原理示意图；

图3是本发明方法中SONOSB4-flash存储器的结构示意图；

图4是本发明方法中SONOSB4-flash存储器栅极的剖面结构示意图；

图5是本发明方法中SONOSB4-flash存储器源极的剖面结构示意图；

图6是本发明方法中SONOSB4-flash存储器漏极的剖面结构示意图；

图7是本发明方法中的围栅MOSFET的阈值电压随沟道长度变化的关系图。

具体实施方式

本发明提供一种SONOSB4-flash存储器，可应用于技术节点为大于等于130nm的工艺中；可应用于以下技术平台中：TCAD。

本发明的核心思想是通过在一单根硅纳米线上通过外延生长技术和层沉积技术生长栅极、源极和漏极，形成围栅结构，进而更好的控制沟道电压，降低源篓耗尽区面积，减小短沟道效应的影响；并利用B4-FlashMemory技术减小源漏端的电压差，保证器件尺寸缩短后依旧能稳定工作。

下面结合附图对本发明方法进行详细说明。

如图3-6所示，本发明一种SONOSB4-flash存储器，其特征在于，所述存储器包括：

一N型硅衬底1，该N型硅衬底1包括一根位于栅极区域的圆柱状纳米线11和两根位于源漏区域的圆柱状纳米线12、圆柱状纳米线13，位于源漏区域的圆柱状纳米线12、圆柱状纳米线13从位于栅极区域的圆柱状纳米线11的两个圆形表面引出；优选的，N型硅衬底1中掺杂有磷离子，且位于栅极区域的圆柱状纳米线11和所述位于源漏区域的圆柱状纳米线12、圆柱状纳米线13由同一根纳米线构成。

一环形栅极结构2，环形栅极结构2包裹于位于栅极区域的圆柱状纳米线11设置。

P型环形源区3和P型环形漏区4，所述P型环形源区3和P型环形漏区4分别包裹于位于源漏区域的两根圆柱状纳米线12、圆柱状纳米线13设置；优选的，P型环形源区3和P型环形漏区4中均掺杂有硼离子，掺杂工艺为离子注入工艺，P型环形源区和所述P型环形漏区之间的距离小于100nm。

其中，所述环形栅极结构2由内至外依次为遂穿氧化层21、氮化层22、阻挡氧化层23和多晶硅层24；优选的，隧穿氧化层21和阻挡氧化层23的材质均为二氧化硅，且遂穿氧化层的厚度为2nm、氮化层的厚度为5nm、阻挡氧化层的厚度为10nm、多晶硅层的厚度为175nm。

本发明SONOSB4-flash存储器工作时，不存在束缚电荷的氮化硅层22为逻辑电路状态1；而当N型硅衬底1导通电流，并在作为控制栅极的多晶硅层24施加5-8V的电压，是N型硅衬底1上的电荷突破作为绝缘势垒的隧穿氧化层21，进入氮化硅层22并被存储，即为逻辑电路状态0，实现对数据的存储。且SONOS却更容易在已有的连接线上制造，更容易和现有的LogicCMOS技术兼容。

而且，传统浮栅闪存用于存储电荷的多晶硅是导体，一个单独的缺陷短接，就会使整个浮栅中的电荷都泄漏。而本发明的SONOSB4-flash存储器中的氮化硅不是导体，一个单独的短接只会破坏局部的存储电荷。

并且，由于氮化硅相对于多晶硅，具有更好的平滑性与均匀性，能有效降低制备工艺难度，降低器件生产成本。同时，氮化硅对电荷的存储较多晶硅更为牢固，使本发明的SONOSB4-flash存储器需要的绝缘层的厚度比传统浮栅闪存更薄，使其拥有比传统浮栅闪存更小的栅极面积。更薄的绝缘层厚度允许更短的栅长，进而能够克服器件尺寸缩小所遇到的短沟道效应，抑制阈值电压漂移的问题，减少闪存的读出错误，更好地存储电荷并提高闪存的耐久度。本发明的SONOSB4-flash存储器需要经过1亿次的擦写周期才会失效，这是传统闪存的1000-10000倍。

并且，本发明的SONOS存储器采用B4-FlashMemory技术，减少了源漏端的电压差，保证器件在较小的设计尺寸下依旧能有效工作，使栅长进一步缩短。B4-FlashMemory技术的具体原理为本领域公知技术，在此不再赘述。

本发明的SONOSB4-flash存储器的更小的线宽会导致更优越的性能和更小的成本。且本发明的SONOSB4-flash存储器的编程电压比传统浮栅型闪存小，大约为5-8V。这意味着本发明的SONOS存储器的编程操作较传统的闪存单元更快。且高的编程电压会导致器件退化，而本发明可以避免这个问题。

进一步的，由于本发明采用圆柱形的围栅设计结构，由围栅的MOSFET的阈值电压模型的解析式(1)可见。

$V_{\mathrm{th}}^{\mathrm{sr},s}\≈V_{\mathrm{FB}}+2{\mathrm{\Ψ}}_F+\frac{q{a}^2{N}_A}{2C_{\mathrm{ox}}}-\frac{{\mathrm{\ϵ}}_{\mathrm{si}}}{a{C}_{\mathrm{ox}}}\sqrt{\frac{2}{L}}{\mathrm{\Σ}}_n[\frac{1}{2}{f}_n{a}^2-C_n{r}_{n}a{I}_1\left(r_{n}a\right)]\sin r_n{z}_0---\left(1\right)$

其中V_ss是内建电势，V_DS是漏电压，V_GS是栅电压，V_FB是平带电压，V_GF＝V_GS-V_FB；t_ox和ε_ox分别氧化层厚度以及氧化层介电常数，L和a分别是沟道长度以及圆柱半径；是氧化层单位面积电容；费米势N_A是掺杂的受主杂质浓度；ε_si和ε_ox分别是硅和栅氧化层的介电常数；

半导体表面处电势最低点即虚拟阴极处z＝z₀，式子中：n＝1,2,3…， $C_n=[Q_n\sqrt{\frac{L}{2}}-\frac{f_n}{r_n^2}]/[-\frac{{\mathrm{\ϵ}}_{\mathrm{si}}}{C_{\mathrm{ox}}}\frac{\mathrm{n\π}}{L}{I}_1\left(r_{n}a\right)-I_0\left(r_{n}a\right)],$

$f_n=q{N}_A\sqrt{\frac{2}{L}}[1-{(-1)}^n]/\left({\mathrm{\ϵ}}_{\mathrm{si}}{r}_n\right),Q_n=\frac{2}{\mathrm{n\π}}(V_{\mathrm{ss}}-V_{\mathrm{GF}})[1-{(-1)}^n]-\frac{2V_D}{\mathrm{n\π}}{(-1)}^n,$

$I_1\left(x\right)=\underset{k=0}{\overset{\∞}{\mathrm{\Σ}}}\frac{1}{k!(1+k)!}{\left(\frac{x}{2}\right)}^{2k+1}.$

当沟长比较长时，阈值电压为：

$V_{\mathrm{th}}^{\mathrm{sr},l}\≈V_{\mathrm{FB}}+2{\mathrm{\ψ}}_F+\frac{q{a}^2{N}_A}{2C_{\mathrm{ox}}}---\left(2\right)$

也就是说，围栅MOSFET在短沟道效应下的阈值电压漂移为(2)-(1)联立：

$\mathrm{\Δ}{V}_{\mathrm{th}}^{\mathrm{sr}}=\frac{{\mathrm{\ϵ}}_{\mathrm{si}}}{a{C}_{\mathrm{ox}}}\sqrt{\frac{2}{L}}{\mathrm{\Σ}}_n[\frac{1}{2}{f}_n{a}^2-C_n{r}_{n}a{I}_1\left(r_{n}a\right)]\sin r_n{z}_0---\left(3\right)$

可见阈值电压漂移与成正比。

对于单栅传统的MOSFET来说，长沟器件的阈值电压为：

$V_{\mathrm{th}}^{t,l}=V_{\mathrm{FB}}+2{\mathrm{\ψ}}_F+\mathrm{\γ}\sqrt{2{\mathrm{\ψ}}_F+V_{\mathrm{sb}}}---\left(4\right)$

单栅传统的MOSFET的短沟道器件的阈值电压为：

$V_{\mathrm{th}}^{t,s}=V_{\mathrm{FB}}+2{\mathrm{\ψ}}_F+\mathrm{\γ}{F}_1\sqrt{2{\mathrm{\ψ}}_F+V_{\mathrm{sb}}}---\left(5\right)$

则单栅传统MOSFET在短沟道效应下的阈值电压漂移为(5)-(4)：

$\mathrm{\Δ}{V}_{\mathrm{th}}^t=\frac{Q_b}{C_{\mathrm{ox}}}\·\frac{X_J}{L}(\sqrt{1+\frac{2X_{\mathrm{dm}}}{X_J}}-1)---\left(6\right)$

在(4)，(5)，(6)公式中，V_sb是源端与衬底之间的电压，F₁是电荷分享因子，X_J是结深，X_dm是沟道耗尽层的宽度，Q_b是单位面积栅控电荷，C_ox是单位面积栅氧化层电容。从公式(6)可以看到，单栅器件的阈值电压漂移与成正比。

比较(3)和(6)，围栅器件的阈值电压漂移要小于单栅器件，说明围栅器件比单栅器件能更有效地抑制阈值电压漂移。对于围栅型的FlashMemory来说，结论是一样的，它比平面型的FlashMemory能更有效地抑制阈值电压漂移。图7是本发明方法中的围栅MOSFET的阈值电压随沟道长度变化的关系图，可以看到围栅器件的阈值电压在围栅半径a＝0.1um时，短沟和长沟情况下相差大约为0.01V，对比图1中单栅器件的阈值电压漂移在相同的沟长变化下大约为0.1V，远远超过围栅器件的阈值电压漂移。可知本发明的SONOSB4-flash存储器的圆柱形环绕栅设计，有效抑制了短沟道效应与阈值电压漂移问题。

综上所述，本发明的SONOSB4-flash存储器，相比于传统的浮栅晶体管，SONOS允许更低的编程电压和更高的编程擦除耐久度，实现了存储器进一步的小型化，并通过采用圆柱形环绕栅的设计，有效抑制了短沟道效应与阈值电压漂移问题。且本发明兼容现有LogicCMOS技术，技术所需过渡时间短，市场适应能力强。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (8)

1.一种SONOSB4-flash存储器，其特征在于，所述存储器包括：

一N型硅衬底，所述N型硅衬底包括一根位于栅极区域的圆柱状纳米线和两根位于源漏区域的圆柱状纳米线，所述位于源漏区域的圆柱状纳米线从位于所述栅极区域的圆柱状纳米线的两个圆形表面引出；

一环形栅极结构，所述环形栅极结构包裹于位于栅极区域的圆柱状纳米线设置；

P型环形源区和P型环形漏区，所述P型环形源区和P型环形漏区分别包裹于位于源漏区域的两根圆柱状纳米线设置；

其中，所述环形栅极结构由内至外依次为遂穿氧化层、氮化层、阻挡氧化层和多晶硅层。

2.如权利要求1所述的SONOSB4-flash存储器，其特征在于，所述N型硅衬底中掺杂有磷离子。

3.如权利要求1所述的SONOSB4-flash存储器，其特征在于，所述P型环形源区和P型环形漏区中均掺杂有硼离子。

4.如权利要求1所述的SONOSB4-flash存储器，其特征在于，所述隧穿氧化层和阻挡氧化层的材质均为二氧化硅。

5.如权利要求1所述的SONOSB4-flash存储器，其特征在于，所述存储器的编程电压为5-8V。

6.如权利要求1所述的SONOSB4-flash存储器，其特征在于，所述P型环形源区和所述P型环形漏区之间的距离小于100nm。

7.如权利要求1所述的SONOSB4-flash存储器，其特征在于，所述遂穿氧化层的厚度为2nm；所述氮化层的厚度为5nm；所述阻挡氧化层的厚度为10nm；所述多晶硅层的厚度为175nm。

8.如权利要求1所述的SONOSB4-flash存储器，其特征在于，所述位于栅极区域的圆柱状纳米线和所述位于源漏区域的圆柱状纳米线由同一根纳米线构成。