CN112382327A - B4快闪存储器的编程方法 - Google Patents

B4快闪存储器的编程方法 Download PDF

Info

Publication number
CN112382327A
CN112382327A CN202011269500.7A CN202011269500A CN112382327A CN 112382327 A CN112382327 A CN 112382327A CN 202011269500 A CN202011269500 A CN 202011269500A CN 112382327 A CN112382327 A CN 112382327A
Authority
CN
China
Prior art keywords
flash memory
substrate
memory device
voltage
type channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011269500.7A
Other languages
English (en)
Other versions
CN112382327B (zh
Inventor
聂虹
陈精纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Flash Co Ltd
Original Assignee
China Flash Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Flash Co Ltd filed Critical China Flash Co Ltd
Priority to CN202011269500.7A priority Critical patent/CN112382327B/zh
Priority to JP2021016818A priority patent/JP6898537B1/ja
Publication of CN112382327A publication Critical patent/CN112382327A/zh
Priority to KR1020210029278A priority patent/KR102318649B1/ko
Priority to TW110126469A priority patent/TWI799918B/zh
Application granted granted Critical
Publication of CN112382327B publication Critical patent/CN112382327B/zh
Priority to US17/465,272 priority patent/US11348645B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

本发明提供一种B4快闪存储器的编程方法，包括：将P型沟道闪存器件的源极浮空；在P型沟道闪存器件的栅极、漏极及衬底分别施加电压，空穴注入衬底，电子聚集在漏极形成一次电子；在漏极和衬底分别施加电压，漏极和衬底之间形成电场，空穴在电场作用下向下做加速度运动并撞击P型沟道闪存器件中的衬底，产生二次电子；在P型沟道闪存器件的栅极及衬底分别施加电压，使二次电子在垂直方向电场作用下形成三次电子并与一次电子叠加注入浮栅中，完成编程操作。本发明通过编程电压操作方式的改进优化，形成三次电子激发及带间隧穿两种方式的累加进行编程，可以有效提高编程效率；同时能避免本体贯通效应，为闪存进一步微缩创造条件。

Description

B4快闪存储器的编程方法
技术领域
本发明涉及存储器领域，特别是涉及一种B4快闪存储器的编程方法。
背景技术
快闪存储器(Flash memory)现在已经被广泛应用在各种存储介质上(诸如智能卡，存储卡等)，是一种非常重要的半导体器件。按电路阵列方式分为NAND型和NOR型闪存。NOR型闪存由于存取速度快，在蓝牙耳机，微控制器等方面也有越来越广泛的应用。现在大规模商用的NOR Flash采用经典的ETOX(EEPROM with Tunnel OXide)结构，基于热电子注入(Hot Carrier Injection，HCI)方式。
为了产生热电子，通常要求在栅极和漏极施加高电压。由于热电子注入本身的物理特性，其耗电大，载流子注入效率低，与当今市场之低功耗的需求严重相悖，故而缺陷被进一步凸显。另一方面，为了提高载流子注入效率，SST(冠捷半导体)提出了利用分栅结构的源端热电子注入方法(Source-side Channel Hot Electron，SSCHE)，以及利用FN(Fowler–Nordheim)隧穿进行编程的2T闪存单元。但是，所有工艺技术均采用N型沟道的闪存器件。
P型沟道快闪存储器最早由Hsu,et al等提出，P型沟道快闪存储器与传统的N型沟道快闪存储器不同，传统的N型沟道快闪存储器工作是在电流饱和区间，而P型沟道快闪存储器是工作在反偏区，故功耗大为下降。由于P型沟道闪存器件采用带间隧穿(Band-to-Band)方式编程，与传统的N型沟道快闪存储器相比具有编程注入效率高，编程速度快等优点。
由于P型沟道闪存器件编程时候需要加高压形成电子隧穿，在水平方向会产生本体贯通(Punch-Through)效应。为了克服这缺点，Shukuri et al.在2006年发明了新的P沟道闪存编程方法：反向偏置辅助带间隧穿诱导热电子注入(Back-Bias-assisted Band-to-Band tunneling-induced hot-electron injection，简称B4-Flash)。
目前商用的B4 Flash编程操作电压示意图，同时在栅极，漏极，源极和衬底分别加电压，形成电子隧穿，同时栅极和衬底间电压差帮助电子获得动能，克服隧穿氧化层的势垒，电子从漏极注入浮栅，完成编程。
B4 Flash在65纳米及以上工艺节点已经能被证明可以大规模商用，但是随着闪存沟道长度微缩，采用该种方法已难以避免本体贯通效应，需要有新的编程方法保证B4Flash可以在65纳米以下工艺节点能继续工作。
因此，如何提出新的编程方法保证P型沟道闪存器件的栅长可以进一步微缩，已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种B4快闪存储器的编程方法，用于解决现有技术中P型沟道闪存器件的栅长不可以进一步微缩的问题。
为实现上述目的及其他相关目的，本发明提供一种B4快闪存储器的编程方法，所述B4快闪存储器的编程方法至少包括：
S1)提供一P型沟道闪存器件，将所述P型沟道闪存器件的源极浮空；
S2)在所述P型沟道闪存器件的栅极、漏极及衬底分别施加电压，产生电子空穴对，空穴注入衬底，电子聚集在漏极形成一次电子；
S3)在所述P型沟道闪存器件的漏极和衬底分别施加电压，漏极和衬底之间形成电场，在预设时间内，空穴在电场作用下向下做加速度运动并撞击所述P型沟道闪存器件中的衬底，产生二次电子；
S4)在所述P型沟道闪存器件的栅极及衬底分别施加电压，使所述二次电子在垂直方向电场作用下形成三次电子并与步骤S2)中形成的一次电子叠加注入所述P型沟道闪存器件的浮栅中，完成编程操作。
可选地，步骤2)中施加于栅极及衬底的电压相同。
更可选地，施加于栅极及衬底的电压与施加于漏极的电压的差值不小于10V。
可选地，步骤3)中施加于衬底的电压小于施加于漏极的电压。
更可选地，步骤3)中施加于衬底及漏极的电压差不小于4V。
可选地，所述预设时间设定为10ns～100ns。
可选地，步骤S4)中施加于所述P型沟道闪存器件的衬底上电压小于施加于栅极的电压。
更可选地，在步骤S1)之前还包括对所述P型沟道闪存器件进行预擦除以清除所述浮栅中残存的电荷。
更可选地，在所述P型沟道闪存器件的栅极及衬底分别施加电压，施加于衬底的电压大于施加于栅极的电压。
更可选地，施加于栅极及衬底的电压差不小于10V。
如上所述，本发明的B4快闪存储器的编程方法，具有以下有益效果：
本发明的B4快闪存储器的编程方法通过编程电压操作方式的改进优化，形成三次电子激发及带间隧穿两种方式的累加进行编程，可以有效提高编程效率；同时能避免本体贯通效应，为闪存进一步微缩创造条件。
附图说明
图1显示为本发明的B4快闪存储器的编程方法的流程示意图。
图2显示为本发明的P型沟道闪存器件的结构示意图。
图3显示为本发明的B4快闪存储器的编程方法中源极浮空的操作示意图。
图4显示为本发明的B4快闪存储器的编程方法中预擦除的操作示意图。
图5显示为本发明的B4快闪存储器的编程方法中形成一次电子的操作示意图。
图6显示为本发明的B4快闪存储器的编程方法中形成二次电子的操作示意图。
图7显示为本发明的B4快闪存储器的编程方法中形成三次电子并将三次电子与一次电子叠加注入浮栅的操作示意图。
图8显示为现有B4 Flash编程方法的原理示意图。
元件标号说明
1 衬底区域
2 源区
3 漏区
4 隧穿氧化层
5 浮栅
6 介电氧化层
7 控制栅
S1～S4 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种B4快闪存储器的编程方法，所述B4快闪存储器的编程方法包括：
S1)提供一P型沟道闪存器件，将所述P型沟道闪存器件的源极浮空。
具体地，首先提供一P型沟道闪存器件，作为示例，如图2所示，所述P型沟道闪存器件包括衬底区域1，形成与所述衬底区域1内的源区2及漏区3，以及依次形成于所述衬底区域1上的隧穿氧化层4、浮栅5、介电氧化层6和控制栅7，其中，所述衬底区域1为N型衬底，所述源区2及所述漏区3为P型掺杂区。
具体地，如图3所示，对所述P型沟道闪存器件的源极Source进行浮空处理(此时，源极Source上的电压VS视为Floating)，在编程的整个过程中源极Source不加电压，不会产生电场，可避免出现本体贯通效应，因此，可将P型沟道闪存器件的栅长做到低于65nm，进一步微缩所述P型沟道闪存器件的尺寸。
作为本发明的另一种实现方式，在执行步骤S1)前，还包括对所述P型沟道闪存器件进行预擦除以清除所述浮栅5中残存的电荷。工艺制造过程或环境静电因素等原因会在所述浮栅5中累积电荷，因此，在执行步骤S1)之前可先进行预擦除，消除残余电荷对后续操作的影响。具体地，如图4所示，在所述P型沟道闪存器件的栅极Gate及衬底Bulk分别施加电压，施加于衬底Bulk的电压VB大于施加于栅极Gate的电压VG；作为示例，施加于栅极Gate及衬底Bulk的电压差不小于10V，可选地，施加于衬底Bulk的电压VB设置为15V，施加于栅极Gate的电压VG设置为0V。在实际使用中，可基于需要设置VB及VG的电压值及两者的压差(包括但不限于VB＝10V，VG＝-5V；或者，VB＝8V，VG＝-1V)，能清除所述浮栅5中残存的电荷以对后续操作不产生影响即可，不以本实施例为限。
需要说明的是，在能确保所述浮栅5中残存的电荷不影响后续操作的情况下，可以去除预擦除的步骤，不以本实施例为限。另外，任意可实现预擦除的方法仅适用于本发明，不以本实施例为限。
S2)在所述P型沟道闪存器件的栅极、漏极及衬底分别施加电压，产生电子空穴对，空穴注入衬底，电子聚集在漏极形成一次电子。
具体地，如图5所示，在所述P型沟道闪存器件的栅极Gate施加电压VG，在所述P型沟道闪存器件的漏极Drain施加电压VD，在所述P型沟道闪存器件的衬底Bulk施加电压VB；施加于栅极Gate及衬底Bulk的电压相同；施加于漏极Drain的电压与施加于栅极Gate及衬底Bulk的电压存在压差，作为示例，施加于栅极Gate及衬底Bulk的电压大于施加于漏极Drain的电压(施加于栅极Gate及衬底Bulk的电压也可以小于施加于漏极Drain的电压)。在栅极Gate和漏极Drain的电压作用下，形成带间隧穿，空穴注入衬底区域1，而由于栅极Gate和衬底Bulk之间没有电压差，电子不能获得足够动能克服隧穿氧化层4的势垒注入浮栅5，因而在电子在漏区3聚集(动态平衡)形成一次电子。施加于栅极Gate及衬底Bulk的电压与施加于漏极Drain的电压的差值能形成带间隧穿产生电子空穴对即可，作为示例，施加于栅极Gate及衬底Bulk的电压与施加于漏极的电压差不小于10V(包括但不限于10.5V、12V、15V)，可选地，施加于栅极Gate的电压VG及衬底Bulk的电压VB设置为6V，施加于漏极Drain的电压VD设置为-4.5V。在实际使用中，可基于实际需要设置VG、VB及VD的电压值，以及VG、VB与VD的电压差，能得到电子空穴，并使空穴进入衬底、电子聚集在漏极附近即可，不以本实施例为限。
S3)在所述P型沟道闪存器件的漏极和衬底分别施加电压，漏极和衬底之间形成电场，在预设时间内，空穴在电场作用下向下做加速度运动并撞击所述P型沟道闪存器件中的衬底，产生二次电子。
具体地，如图6所示，在执行步骤2)10ns左右(包括但不限于5ns～20ns)后，去除施加在栅极Gate上的电压，在衬底Bulk及漏极Drain上分别施加电压，且施加于衬底Bulk的电压与施加于漏极Drain的电压差不小于4V(包括但不限于4.3V、5V、6V、7V、8V)，作为示例，施加于衬底Bulk的电压VB设置为-4.5V，施加于漏极Drain的电压VD设置为6V。漏极Drain和衬底Bulk之间形成电场，空穴由于电场的作用向下做加速运动。
需要说明的是，当步骤2)中施加于栅极Gate及衬底Bulk的电压小于施加于漏极Drain的电压，且漏极和衬底之间形成的电场能使空穴做加速运动撞击衬底时，在步骤3)中可去除施加在栅极Gate上的电压，保留漏极Drain和衬底Bulk上的电压，且不改变漏极Drain和衬底Bulk上的电压值，进而简化操作步骤。
具体地，作为示例，所述预设时间设定为10ns-100ns，在实际使用中，可基于电场强度等因素调整所述预设时间，能产生本发明所需的二次电子即可，不以本实施例为限。
具体地，在所述预设时间内，加速运动较重的空穴撞击衬底Bulk，并产生较轻的电子，即二次电子。
S4)在所述P型沟道闪存器件的栅极及衬底分别施加电压，使所述二次电子在垂直方向电场作用下形成三次电子并与步骤S2)中形成的一次电子叠加注入所述P型沟道闪存器件的浮栅中，完成编程操作。
具体地，如图7所示，在所述P型沟道闪存器件的栅极Gate施加电压VG，在所述P型沟道闪存器件的衬底Bulk施加电压VB，所述P型沟道闪存器件的栅极Gate及衬底Bulk之间存在压差并形成垂直方向上的电场。作为示例，施加于栅极Gate及衬底Bulk的电压差不小于7V，可选地，施加于衬底Bulk的电压VB设置为0V，施加于栅极Gate的电压VG设置为8V。在实际使用中，可基于实际需要设置VB及VG的电压值及两者的压差(包括但不限于VB＝0V，VG＝6V)，保证电子能够得到足够的动能克服Si-Oxide势垒，穿过所述隧穿氧化层4进入所述浮栅5即可，不以本实施例为限。
具体地，所述二次电子在垂直方向电场作用下形成三次电子，同时步骤S2)中形成的一次电子在垂直方向电场作用下于所述三次电子叠加，一起注入所述P型沟道闪存器件的浮栅5中，由此，三次电子激发及带间隧穿共同作用于编程过程，大大提高编程效率。
如图8所示，现有的B4 Flash编程方法同时在栅极，漏极，源极和衬底分别加电压，形成电子隧穿，同时栅极和衬底间电压差帮助电子获得动能，克服隧穿氧化层的势垒，电子从漏极注入浮栅，完成编程。现有的B4 Flash编程方法只存在带间隧穿过程，因此相较于本发明存在编程效率低、闪存器件功耗大等问题。
本发明的B4快闪存储器的编程方法基于三次电子碰撞原理，同时形成横向和纵向的电场；通过三次电子激发及带间隧穿两种方式的累加进行编程，可以大大提高编程效率，降低功耗；同时编程过程中源极始终处于浮空状态，能避免本体贯通效应，为闪存进一步微缩创造条件。
综上所述，本发明提供一种B4快闪存储器的编程方法，包括：提供一P型沟道闪存器件，将所述P型沟道闪存器件的源极浮空；在所述P型沟道闪存器件的栅极、漏极及衬底分别施加电压，产生电子空穴对，空穴注入衬底，电子聚集在漏极形成一次电子；在所述P型沟道闪存器件的漏极和衬底分别施加电压，漏极和衬底之间形成电场，在预设时间内，空穴在电场作用下向下做加速度运动并撞击所述P型沟道闪存器件中的衬底，产生二次电子；在所述P型沟道闪存器件的栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使所述二次电子在垂直方向电场作用下形成三次电子并与一次电子叠加注入所述P型沟道闪存器件的浮栅中，完成编程操作。本发明的B4快闪存储器的编程方法通过编程电压操作方式的改进优化，形成三次电子激发及带间隧穿两种方式的累加进行编程，可以有效提高编程效率；同时能避免本体贯通效应，为闪存进一步微缩创造条件。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种B4快闪存储器的编程方法，其特征在于，所述B4快闪存储器的编程方法至少包括：
S1)提供一P型沟道闪存器件，将所述P型沟道闪存器件的源极浮空；
S2)在所述P型沟道闪存器件的栅极、漏极及衬底分别施加电压，产生电子空穴对，空穴注入衬底，电子聚集在漏极形成一次电子；
S3)在所述P型沟道闪存器件的漏极和衬底分别施加电压，漏极和衬底之间形成电场，在预设时间内，空穴在电场作用下向下做加速度运动并撞击所述P型沟道闪存器件中的衬底，产生二次电子；
S4)在所述P型沟道闪存器件的栅极及衬底分别施加电压，使所述二次电子在垂直方向电场作用下形成三次电子并与步骤S2)中形成的一次电子叠加注入所述P型沟道闪存器件的浮栅中，完成编程操作。
2.根据权利要求1所述的B4快闪存储器的编程方法，其特征在于：步骤2)中施加于栅极及衬底的电压相同。
3.根据权利要求2所述的B4快闪存储器的编程方法，其特征在于：步骤2)中施加于栅极及衬底的电压与施加于漏极的电压的差值不小于10V。
4.根据权利要求1所述的B4快闪存储器的编程方法，其特征在于：步骤3)中施加于衬底的电压小于施加于漏极的电压。
5.根据权利要求4所述的B4快闪存储器的编程方法，其特征在于：步骤3)中施加于衬底及漏极的电压差不小于4V。
6.根据权利要求1所述的B4快闪存储器的编程方法，其特征在于：所述预设时间设定为10ns～100ns。
7.根据权利要求1所述的B4快闪存储器的编程方法，其特征在于：步骤S4)中施加于所述P型沟道闪存器件的衬底上电压小于施加于栅极的电压。
8.根据权利要求1～7任意一项所述的B4快闪存储器的编程方法，其特征在于：在步骤S1)之前还包括对所述P型沟道闪存器件进行预擦除以清除所述浮栅中残存的电荷。
9.根据权利要求8所述的B4快闪存储器的编程方法，其特征在于：在所述P型沟道闪存器件的栅极及衬底分别施加电压，施加于衬底的电压大于施加于栅极的电压。
10.根据权利要求9所述的B4快闪存储器的编程方法，其特征在于：施加于栅极及衬底的电压差不小于10V。
CN202011269500.7A 2020-11-13 2020-11-13 B4快闪存储器的编程方法 Active CN112382327B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202011269500.7A CN112382327B (zh) 2020-11-13 2020-11-13 B4快闪存储器的编程方法
JP2021016818A JP6898537B1 (ja) 2020-11-13 2021-02-04 Ｂ４フラッシュメモリのプログラミング方法
KR1020210029278A KR102318649B1 (ko) 2020-11-13 2021-03-05 B4 플래시 메모리 프로그래밍 방법
TW110126469A TWI799918B (zh) 2020-11-13 2021-07-19 B4快閃記憶體的程式設計方法
US17/465,272 US11348645B1 (en) 2020-11-13 2021-09-02 Method for programming B4 flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011269500.7A CN112382327B (zh) 2020-11-13 2020-11-13 B4快闪存储器的编程方法

Publications (2)

Publication Number Publication Date
CN112382327A true CN112382327A (zh) 2021-02-19
CN112382327B CN112382327B (zh) 2021-07-23

Family

ID=74583879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011269500.7A Active CN112382327B (zh) 2020-11-13 2020-11-13 B4快闪存储器的编程方法

Country Status (5)

Country Link
US (1) US11348645B1 (zh)
JP (1) JP6898537B1 (zh)
KR (1) KR102318649B1 (zh)
CN (1) CN112382327B (zh)
TW (1) TWI799918B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921065A (zh) * 2021-09-30 2022-01-11 中天弘宇集成电路有限责任公司 存储器的编程方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917213A (zh) * 2005-08-15 2007-02-21 力晶半导体股份有限公司 P型通道存储器的操作方法
CN101430931A (zh) * 2007-11-06 2009-05-13 旺宏电子股份有限公司 存储器装置及其操作存储器的方法
US20100283099A1 (en) * 2007-10-09 2010-11-11 Genusion, Inc. Non-Volatile Semiconductor Memory Device and Manufacturing Method Thereof
US20110176365A1 (en) * 2007-11-01 2011-07-21 Liu David K Y Two terminal programmable hot channel electron non-volatile memory
CN104240759A (zh) * 2013-06-18 2014-12-24 闪矽公司 N通道半导体非易失性存储器的超低功率程序化方法
CN105226065A (zh) * 2015-08-20 2016-01-06 上海华力微电子有限公司 一种双位sonos存储器及其编译、擦除和读取方法
CN105470258A (zh) * 2014-06-18 2016-04-06 上海华力微电子有限公司 SONOS B4-flash储存器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761121A (en) * 1996-10-31 1998-06-02 Programmable Microelectronics Corporation PMOS single-poly non-volatile memory structure
JP4090570B2 (ja) * 1998-06-02 2008-05-28 株式会社ルネサステクノロジ 半導体装置、データ処理システム及び不揮発性メモリセルの閾値変更方法
US6272047B1 (en) * 1999-12-17 2001-08-07 Micron Technology, Inc. Flash memory cell
JP5010192B2 (ja) * 2006-06-22 2012-08-29 株式会社東芝 不揮発性半導体記憶装置
KR100800943B1 (ko) * 2006-08-29 2008-02-04 동부일렉트로닉스 주식회사 플래시 메모리 셀의 프로그래밍 장치
US8106443B2 (en) * 2007-10-09 2012-01-31 Genusion, Inc. Non-volatile semiconductor memory device
US20090166705A1 (en) * 2007-12-26 2009-07-02 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing thereof
US8000137B2 (en) * 2008-03-27 2011-08-16 Genusion, Inc. Nonvolatile semiconductor memory device and usage method thereof
TWI389321B (zh) * 2008-07-08 2013-03-11 Acer Inc 程式化非揮發性記憶體之方法
JP6882054B2 (ja) * 2017-05-01 2021-06-02 ローム株式会社 不揮発性半導体記憶装置
KR102652757B1 (ko) * 2018-11-02 2024-04-02 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917213A (zh) * 2005-08-15 2007-02-21 力晶半导体股份有限公司 P型通道存储器的操作方法
US20100283099A1 (en) * 2007-10-09 2010-11-11 Genusion, Inc. Non-Volatile Semiconductor Memory Device and Manufacturing Method Thereof
US20110176365A1 (en) * 2007-11-01 2011-07-21 Liu David K Y Two terminal programmable hot channel electron non-volatile memory
CN101430931A (zh) * 2007-11-06 2009-05-13 旺宏电子股份有限公司 存储器装置及其操作存储器的方法
CN104240759A (zh) * 2013-06-18 2014-12-24 闪矽公司 N通道半导体非易失性存储器的超低功率程序化方法
CN105470258A (zh) * 2014-06-18 2016-04-06 上海华力微电子有限公司 SONOS B4-flash储存器
CN105226065A (zh) * 2015-08-20 2016-01-06 上海华力微电子有限公司 一种双位sonos存储器及其编译、擦除和读取方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921065A (zh) * 2021-09-30 2022-01-11 中天弘宇集成电路有限责任公司 存储器的编程方法

Also Published As

Publication number Publication date
US11348645B1 (en) 2022-05-31
TWI799918B (zh) 2023-04-21
JP2022078923A (ja) 2022-05-25
KR102318649B1 (ko) 2021-10-28
TW202219959A (zh) 2022-05-16
CN112382327B (zh) 2021-07-23
US20220157383A1 (en) 2022-05-19
JP6898537B1 (ja) 2021-07-07

Similar Documents

Publication Publication Date Title
JP5164053B2 (ja) 複数層のドーピング層を有する電荷トラップメモリセルとこれを利用したメモリアレイ及びその動作方法
CN100490152C (zh) 非挥发性存储单元以及相关操作方法
US7492636B2 (en) Methods for conducting double-side-biasing operations of NAND memory arrays
JP2003051558A (ja) 不揮発性半導体メモリ装置およびその電荷注入方法
KR100418718B1 (ko) 플래쉬 메모리 셀의 소거 방법
CN112382327B (zh) B4快闪存储器的编程方法
CN105226065B (zh) 一种双位sonos存储器及其编译、擦除和读取方法
CN112201286B (zh) 快闪存储器的编程方法
CN105097821B (zh) 一种n沟道非易失性闪存器件及其编译、擦除和读取方法
US8848454B2 (en) Method for programming non-volatile memory cell, non-volatile memory array and non-volatile memory apparatus
JP5166095B2 (ja) 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置
Song et al. Program/erase speed, endurance, retention, and disturbance characteristics of single-poly embedded flash cells
CN102768858B (zh) 一种记忆体
CN109346528B (zh) 闪存结构及对应的编程、擦除和读取方法
CN113921065A (zh) 存储器的编程方法
US7995384B2 (en) Electrically isolated gated diode nonvolatile memory
US11875857B2 (en) Method for programming memory
CN112349328B (zh) 电荷捕获型快闪存储器的编程方法
CN104332469B (zh) n沟道非易失性存储元件及其编译方法
Kim et al. A 1T-DRAM cell based on a tunnel field-effect transistor with highly-scalable pillar and surrounding gate structure
CN103165188A (zh) 一种多位非挥发存储单元及阵列的编程方法
CN103295636A (zh) 纳米晶浮栅存储器阵列的编程方法
Choi et al. Improved Lateral Coupling Cell for a Standard Logic Process eNVM Application
CN105118831A (zh) 一种双位无结闪存存储器及其编程、擦除和读取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant