TW200908224A - Phase change memory device and method of fabricating the same - Google Patents

Phase change memory device and method of fabricating the same Download PDF

Info

Publication number
TW200908224A
TW200908224A TW097119410A TW97119410A TW200908224A TW 200908224 A TW200908224 A TW 200908224A TW 097119410 A TW097119410 A TW 097119410A TW 97119410 A TW97119410 A TW 97119410A TW 200908224 A TW200908224 A TW 200908224A
Authority
TW
Taiwan
Prior art keywords
phase change
layer
change material
opening
wetting
Prior art date
Application number
TW097119410A
Other languages
English (en)
Inventor
Myung-Jin Kang
Yong-Ho Ha
Doo-Hwan Park
Jeong-Hee Park
Hee-Ju Shin
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200908224A publication Critical patent/TW200908224A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

200908224 九、發明說明： 【發明所屬之技術領域】 實施例係關於一種相變記憶體裝置及其製造方法。 【先前技術】 記憶體裝置之持續發展係針對形成日益密集之記憶體結 -構。相變s己憶體裝置（例如，相變隨機存取記憶體（pram) 裝置）可在密度方面表現出顯著優勢，且可用作非揮發性 記憶體裝置。然而，相變記憶體裝置之持續發展需要設計 (Λ 及製造技術的進步以便提高此等裝置之密度及可靠性。 【發明内容】 實施例因此係針對一種相變記憶體裝置及其製造方法， 其實質上克服了歸因於相關技術之限制及缺陷的問題中之 一或多者。 因此，一實施例之一特徵係提供一種製造一相變記憶體 裝置之方法，其中使一相變材料經受回流過程。 因此，一實施例之另一特徵係提供一種製造一相變記憶 U 肖裝置之方法’其中-相變材料中之空隙藉由使該相變材 料回流得以減少或消除。 目此’實施例之另-特徵係提供—相變記憶體裝置， 其中一相變元件與一潤濕材料接觸。 上述及其他特徵及優勢中之5 φ ^ ^ t 隄另f之至>一者可藉由提供一種製 造-相變記憶體裝置之方法來實現，該方法包括：在一第 -層中形成-開口；在該開口中且在該第一層上形成一相 變材料；將該相變材料加熱至一足以使該開口中之相變材 13J461.doc 200908224 料回流的第一溫度，其中哕笙一、w 、'^第，皿度小於該相變材料之炫 點；及在將該相變材料加孰$兮笛 竹刀熱至該第一溫度之後，圖案化該 相變材料以在該開口中界定一相變元件。 第層可在回流期間展現對相變材料之潤濕，且相變材 料可直接形成於第-層上。該方法可進—步包括在沈積相 變材料之刖在第一層上形成潤濕層中潤濕層接觸相變 材料可纟開口之側壁上形成潤濕^，使得潤濕層將開口
中之相變材料與第一層分離。可僅在開口之側壁上形成潤 濕層。 潤濕層可包括 Ti、Tic、TiN、TiO、SiC、SiN、Ge、
GeC、GeN、GeO、C、CN、TiSi、TiSiC、TiSiN、 TiSiO、TiAl、TiAlC、TiAIN、TiAlO、TiW、TiWC、 TiWN、TiWO、Ta、TaC、TaN、TaO、Cr、CrC、CrN、
CrO、Pt、PtC ' PtN、PtO、Ir、IrC、IrN 或 IrO 中之一或多 者。潤濕層可包括TiN或TiO中之一或多者，且相變材料可 包括GST。 該方法可進一步包括在將相變材料加熱至第一溫度之前 在該相變材料上形成至少一層。形成該至少一層可包括形 成一包括氮化物或氧化物中之一或多者的覆蓋層。形成該 至少一層可包括形成一電極材料層。形成該至少一層可包 括在該電極材料層上形成一覆蓋層，使得該電極材料層位 於相變材料層與覆蓋層之間。 第一溫度可至少高達相變材料之結晶溫度。相變材料之 結晶溫度可對應於在相變記憶體裝置中將相變材料轉換至 131461.doc 200908224 晶相(crystalHne phase)時將該相變材料加熱所達到的'、. 度。相變材料可為GST，第-溫度可小於632t，且該第： 溫度可為約450°C或以上。 人
上述及其他特徵及優勢中之至少—者可藉由提供一 記憶體裝置來實現，該相變記憶體裝置包括：—第一 層，其具有一位於其中之開口； 一位於該開口中之相變元 件’該相變元件經由自我加熱㈤…此㈣而在非晶夺狀 態與結晶狀態之間改變；及第一與第二電極，其分別接觸 相變元件之底表面與頂表面，其中用於相變元件之相變材 料的潤濕材料與該相變元件接觸。 用於相變材料之潤濕材料可為第一絕緣層之部分。潤濕 層可沈積於在第一絕緣層與相變元件之間的開口之側壁、 上，且用於相變材料之潤濕材料可為㈣層之部分。 變元 之間 定開 可將相變元件與第一電極之間的接觸區域限制於相 件之下半部分（l〇wer half)。可將相變元件與第一電極 的接觸區域限制於相變元件之底表面。潤㈣料可界 口中之相變元件的橫向範圍。 【實施方式】 以上及其他特徵及優勢將藉由參考隨附圖式詳細描述其 例示性實施例而變得對一般技術者更顯而易見。 於2007年8月i日在韓國智慧財產局中申請之名為 -的韓國專利申請案第10-20〇7_0〇77510號之全文 以引用方式併入本文中。 現將在下文中參考隨附圖式更充分描述實施例；然而， 131461.doc 200908224 不應認為實施例受限於本文中所陳述之實施例。實情為， 提供此等實施例以使得本揭示案將為透徹且完整的:且將 向熟習此項技術者充分傳達本發明之範疇。 在諸圖中’為了說明之清晰性可誇示層及區域之尺寸。 亦將理解’當一層或元件被稱為"位於另一層或基板上， 時，其可直接位於該另-層或基板上，或亦可存在介入 層。此外，將理解，當一層被稱為••在另一層下方"時，直 可直接位於下方，且亦可存在一或多個介入層。另外，: 將理解’當__層被稱為„位於兩個層之間"時，其可為該兩 個層之間的唯-層，或亦可存在_或多個介入層。在一元 件被描述為連接至第二元件的情況下，該元件可直接連接 至第二元件，或可經由一或多個其他元件而間接連接至第 -凡件。此外’在-π件被描述為連接至第二元件的情況 下’將理解’該等元件可被電連接（例如，在電晶體、電 容器、電源、節點等之狀況下)。在諸圓中1 了說明之 清晰性可誇示區域之尺寸且可省略元件。類似之參考數字 始終指代類似之元件。 如本文中所使用，詞句，|至少一者”、，，一或多者"及”及/ 或係在操作中具有結合性與分離性兩者之開放式詞句。 舉例而言，詞句”A、MC中之至少一者"、”Α、Β或C中之 至少一者’’UAC中之—或多者"、，，A、Bg中之— ^多者”及”A、B及/或C"中之每一者均包括以下含義··單 一 ^A，早獨之B;單獨之C; 兩者一起；兩者 起與C兩者-起；及A、^c所有三者一起。此外， 131461.doc 200908224 除非藉由此等詞句與術語"...... aH * 田 組成之組合明確表示相 反情況，否則此等詞句係開放式的。舉例而言，詞句"A、 中之至少一者"亦可包括第η個成員，其中η大於3,而 詞句"選自由A、Β及Γ1如λ·、 、，成之群的至少一者"則不包括第 個成員。 币 士本文中所使用，除非詞句"或"與術語"......中之任一
者"結合使用，否則該詞句並非為"排他性或"。舉例而 言’詞句，，α、β或C”包括：單獨之Α;單獨之Β;單獨之 C;八糾兩者一起；八糾兩者一起；兩者一起；及 A、B與C所有三者一起’而詞句”A、8或。中之任一者則 意謂單獨之A、單獨之叹單獨之C中之-者，且並不意謂 以下情況中之任-者：者—起；績以者一起； B與C兩者一起；及A、B與C所有三者一起。 實施例提供一相變記憶體裝置及其製造方法其中將一 相變材料沈積於一開口 (例如，較高縱橫比之開口 )中，且 隨後使該相變材料經受回流過程q結合回流過程使用展 現對相變材料之潤濕的材料。回流過程可包括加熱至小於 相變材料之熔融溫度的溫度。 圖1說明根據第一實施例之相變記憶體裝置的一實例單 凡。參看圖1，基板100可具有位於其上之第一絕緣夹層 no。第一層間絕緣層110可具有位於其中之開口 115，且 下部電極12〇可安置於該開口 115之底部部分處。潤濕層圖 案125a可位於下部電極120上、位於開口 u5之側壁上且位 於第一絕緣夾層11 〇上。相變材料圖案丨3〇a可位於開口丨1 5 131461.doc 200908224 中之潤濕層圖案1253上且位於第一絕緣夾層11〇上之潤濕 層圖案125a上。上部電極140a可位於相變材料圖案i3〇a 上’且覆蓋層圖案145a可位於上部電極14〇&上。導電插塞 155a可位於上部電極14〇3上。導電插塞155&可延伸穿過覆 蓋層圖案145a及第二絕緣夾層150，且可與上部電極14〇& 及上覆金屬線160兩者接觸。根據諸實施例之相變記憶體 裝置可利用二極體、電晶體等來選擇給定之記憶體單元^ 可經由由於電流在上部電極丨4 〇 a與下部電極丨2 〇之間穿過
相變材料圖案13〇a而產生的自我加熱（亦即，焦耳加熱）來 產生相變材料圖案！30a之相變，亦即，非晶系相與結晶相 之間的改變。在實施中，上部電極l4〇a及下部電極〖Μ可 提供一至相變材料圖案130&之低電阻電路徑kb path) ’使得在上部電極14〇&及下部電極12〇中未產生電阻 加熱。 開口 115可具有相對較窄之寬度及/或較高之縱橫比（亦 即’較高之高度：寬度比）。因此’開口 115中之相變材_ 案130a可類似地具有較窄之寬度及/或較高之縱橫比。相 變材料圖案130a之寬度可歸因於潤濕層圖案125a之存在 小於開口 115之寬度。相變材料圖案13(^之縱橫比可與= 口 115之縱橫比相同或不同。相變記憶體裴置由相變材料 圖案1 30a佔據之面積可較小，從而允許增加密产，亦艮 每單位面積之相變材料圖案130a的數目。此外二窄：寬 度及/或較高之縱橫比可允許在維持鄰近之相變材料圖案 130a之間的預定距離（亦即，間隔）的同時增加密度。因 131461.doc 200908224 此，可在對一鄰近相變記憶體單元具有很小熱擾動 (thermal disturbance)或不具有熱擾動的情況下（例如，諸 如可由在資料寫入操作期間之加熱引起的熱擾動）操作— 相變記憶體單元。 現將參考圖2a至圖2f來描述一種製造圖】中所說明之實 例記憶體裝置之方法的細節。參看圖2a，可在基板⑽上 形成第-絕緣夾層⑽。基板可為任何適合用於相^己 憶體裝置中之基板材料，且可包括主動裝置、被動裝置 等。可使用(例如)通用微影過程在第一絕緣夾層ιι〇中开;成 開口 115，微影過程包括遮罩、曝光及顯影一光阻層（未圖 不）’接著將經®案化之光阻層料光罩來㈣第一絕緣 夾層11〇以在第一絕緣夹層11〇中形成開口 ιΐ5。 除光阻層。 者移 參看圖2b ’可接著在開口 115中沈積下部電極材料以形 成下部電極120。形成下部電極12()可包括（例如）在第一絕 緣夾層m上且在開口115中沈積下部電極材料層（未圖示） 及使用化學機械研磨（CMP)來平坦化下部電極材料層。可 利用額外過程使開口 115中之下部電極材料層凹陷以形成 Z電極120。可將下部電極120電連接至下伏之佈線或其 他導電特徵（未圖示）。 =下部電極120上'在開口 115之側壁上及/或在第一 古、層110之上表面上形成潤濕層125…潤濕層125可提 门’、、用於後形成之相變材料圖案的回流過程之效果，下 文描述相變材料圖案之細節。可使用（例如）共形沈積過程 131461.doc 200908224 (諸如化學氣相沈積（CVD)過程或原子層沈積（ALD)過程）來 形成潤濕層125。潤濕層125可具有與第一絕緣夾層110不 同之化學組合物。满濕層125可包括（例如）一或多種材料， 諸如：Ti、TiC、TiN、TiO、SiC、SiN、Ge、GeC、 GeN、GeO、C、CN、TiSi、TiSiC、TiSiN、TiSiO、 TiAl、TiAlC、TiAIN、TiAlO、TiW、TiWC、TiWN、 TiWO、Ta、TaC、TaN、TaO、Cr、CrC、CrN、CrO、Pt、 PtC、PtN、PtO、Ir、IrC、IrN或IrO。可基於用於隨後形 成相變材料圖案130a之相變材料層130的特定材料來選擇 特定潤濕材料或材料組合。作為一特定實例，潤濕層125 可使用TiN與TiO之組合而形成，且相變材料層13〇可由 GeebJeKGST)形成。潤濕層125可具有約1〇〇 A或更小之 厚度’或可經處理（例如’回姓）以在下部電極1 2〇上具有約 100 A或更小之厚度，以便使得電流能夠在完成之記憶體 裝置中自下部電極12 0流過相變材料圖案13 〇 a。 參看圖2c，可在潤濕層125上形成相變材料層13〇。可在 相變材料層130上形成上部電極層14〇及覆蓋層145(例如， 氧化物或氮化物覆蓋層）。用於相變材料層丨3〇之材料可包 括（例如）一或多種硫族化物，諸如，Ge_Sb_Te、As_sb_
材料層130。
相變材料層1 3 0。 3月，PVD可在潤濕層125之上表面上形成 PVD亦可在開口 115之上部分中及/或在開 -J3- I3l46l.doc 200908224 11 5之底處沈積相變材料層】3 〇。然而視所利用之材 料、PVD條件及開口 115之寬度以及縱橫比而定，空隙135 亦可保留於開° 115中’空隙135未由相變材料層130填 充驾知地，一種避免形成空隙135之方法將為設計記憶 體單元以使得開口 115較寬及/或具有更低的縱橫比。舉例 而5，可將開口之縱橫比設定為小於1，使得開口 11 5之寬 度大於其尚度。然而，即使在縱橫比小於〗之情況下，仍 可能會產生空隙13 5。 圖7說明對在不同縱橫比之開口 _之空隙形成的模擬之 結果。參看圖7’該模擬展示以各種角度（75。、80。、85。及 90°)進行濺鍍以在具有直徑為5〇 nm之開口的基板上形成 相^_材料層的結果’該等基板具有為7〇 nm(圖7中之上 圖）、50 nm(中間圖）或30 nm(下圖）之高度。如自模擬可 見，即使在縱橫比為1(亦即1 : 1)的情況下，一些開口仍可 能未由濺鍍於基板上之相變材料完全填充。見（例如）中間 圖（50 nm厚之基板）之最右方實例（9〇。之濺鍍角度）處。在 一實際裝置中’可使用（例如）掃描電子顯微術（SEM)來偵 測空隙形成。 將瞭解，開口 Π5之寬度較大及/或開口 115之縱橫比較 低的設計（可能需要該設計以便避免形成空隙1 35)可引起每 單位面積之記憶體單元的較低密度，可歸因於記憶體單元 間隔太近而引起熱擾動等。相反，如本文中所描述，可執 行回流過程以使相變材料層130回流，使得在致能使用較 窄或較高縱橫比之開口 115的同時使空隙135之大小減小或 131461.doc -14- 200908224 自完成之相變記憶體裝置完全消除。舉例而言，回流過程 可致能使用具有3(3 : 1)之縱橫比與約5〇 nm之寬度的開口 115 ’該開口 115在無回流過程的情況下將可能產生空隙 135 ° 如上文所描述’回流過程可允許使用較窄之開口丨丨5(此 可允許藉由減小每一單元所佔據之面積來提高記憶體單元 之密度）’及/或允許在鄰近之單元之間保持更大間隔。此 外，可使用較高且較窄之開口 115(亦即，具有較高縱橫比 p 之開口），此可允許記憶體單元之較高密度同時亦提供穿 過形成於開口 115中之相變材料圖案13〇&的更長電路徑。 該更長電路徑可引起相變材料圖案13〇a在處於非晶系狀態 時的總電阻增加，其在非晶系狀態與結晶狀態之間切換時 可提供更大之電阻改變，藉此使區分此等兩個狀態更容 易，亦即，使區分邏輯‘丨’與邏輯‘〇，更容易。 參看圖2d，可執行回流過程以使開口 i 15中之相變材料 、 回流，從而形成經回流之相變材料層130，。經回流之相變 材料層13〇’可用相變材料來部分或完全填充開口 115。上部 電極層140及覆蓋層145可幫助在回流期間防止相變材料的 况化（vaP〇rizati〇n)。經回流之相變材料層13〇，、上部電極 層140及覆蓋们45中之一或多者可展現非平面表面，如圖 2d中所示。 在回流過程期間，可將相變材料層130加熱至小於相變 材料之熔融/皿度且鬲於相變材料之結晶溫度的溫度。結晶 /皿度係在相變記憶體裝置之程式化期間將相變材料圖案改 131461.doc -15- 200908224 變至晶相時加熱相變材料圖案13(^所超過的溫度。晶相可 具有比非晶系相低之電阻率，此可提供對應於儲存於相變 s己憶體裝置中之資料的電阻差異。 作為一特定實例，在相變材料層13〇由GST形成之情況 下，相變材料層130之熔融溫度可為約632它，且回流過程 可將相變材料層130加熱至為45〇。(：之溫度（亦即，約比熔 融溫度小182。〇，且可保持該45(TC之溫度歷時約30分鐘。 在以下額外實例中，回流過程可將由列出之材料形成的相 變材料層1 3 0加熱至小於對應之熔融溫度Tm的溫度：
GeSb4Te7(Tm=607〇C) ' GeSb2Te4(Tm=614°C) ' Ge4Sb2Te7 (Tm=634〇C) ^ Ge8Sb2Ten(Tm=690〇C) ^ In49Sb23Te28 . (Tm=620°〇 ^ As24Sb16Te60(Tm=377〇C) > Se20Sb20Te60 (Tm=3 96〇C)^ Ag5ln5Sb6〇Te3〇(Tm=5 73〇C) ° 如上文已注意到，潤濕層]25可提高回流過程之效果。 詳言之，潤濕層125可使得相變材料層13〇能夠在回流過程 期間在空隙135中流動並將其填充。潤濕層125可使得相變 材料能夠以與液體與玻璃容器形成凹彎液面…⑽以” meniscus)之方式相同的方式潤濕開口 115之壁。相反，在 相變材料回流時，若不存在潤濕層125，則相變材料可展 現類似於由汞在玻璃容器中形成之凸彎液面的凸上表面。 另外，潤濕層125可提高相變材料在回流期間移動經過的 距離。舉例而言，在無潤濕層125之情況下的回流可引起 相變材料之很少移動或不引起相變材料之移動。在具有潤 濕層125之情況下的移動可引起相變材料之移動，該移動 131461.doc -16- 200908224 自約10 nm變化至顯著更大的量。 參看圖2e，在回流過程之後，可（例如）使用通用微影過 程來圖案化潤濕層125、相變材料層130、上部電極層ι4〇 及覆蓋層145，以形成潤濕層圖案125a、相變材料圖案 130a、上部電極140a及覆蓋圖案145a。可接著在第一絕緣 夾層110上且在經堆疊之潤濕層圖案125a、相變材料圖案 130a、上部電極140a及覆蓋層圖案145a上形成第二絕緣夾 層150 ^可形成導電插塞155以穿透第二絕緣層15〇及覆蓋 ) 層圖案145a從而接觸上部電極140a。可藉由（例如）使用通 用微影過程圖案化第二絕緣夾層15〇及覆蓋層圊案145a、 將導電層塗覆於第二絕緣夾層150上及（例如）使用CMP過程 自第一絕緣夾層150移除導電層來形成導電插塞丨55，以便 使導電插塞155延伸穿過第二絕緣夾層15〇。參看圖2f，可 接著形成金屬線160以接觸導電插塞155。 圖3 a至圖3 c說明在一種製造根據第二實施例之相變記憶 體裝置之方法中的階段之橫截面圖。參看圖3a，可如上文 ’ 結合圖2c所描述（例如）使用pVd在潤濕層！ 25上形成相變材 料層130。同樣，經回流之相變材料層13〇可部分或完全填 充開口 115(亦即，可形成空隙135)。 可在相變材料層130上形成覆蓋層145。然而，在此階段 可不形成上部電極層140。詳言之’可直接在相變材料層 130上形成覆蓋層145。參看圖3b，可使相變材料層13〇在 其上具有覆蓋層145的情況下回流。因此，與上文結合圖 2c所描述之實施例相比，在回流過程期間可不存在上部電 131461.doc 200908224 極層140。 在回流過程期間上部電極層140之存在可幫助防止相變 材料層130在回流期間的汽化，且視用於相變材料層13〇之 材料而定，可能需要在回流之前形成上部電極層丨4〇與覆 蓋層145兩者。此外，視用於上部電極層14〇之材料而定， 可省略覆蓋層145或在回流之後形成覆蓋層145(未圖示）。 參看圖3c，可接著（例如）使用CMP過程選擇性地移除覆 蓋層145、經回流之相變材料層13〇，及潤濕層125，以便在 開口 115中形成潤濕層圖案125b及相變材料圖案i3〇b。回 蝕潤濕層125以暴露上部第一絕緣夾層} 1〇可允許完成之相 I圯憶體單元的總高度得以減小。隨後，可在第一絕緣夾 層11 0、满濕層圖案12 5 b及相變材料圖案13 Ob上形成上部 電極140b。可例如以與上文結合圖2e所描述之方式相同的 方式在上部電極140b上形成第二絕緣夹層15〇及導電插塞 1 55，且可例如以與上文結合圖2£所描述之方式相同的方 式在第二絕緣夾層150及導電插塞155上形成金屬佈線（未 圖示）。 圖4a至圖4c說明在一種製造根據第三實施例之相變記憶 體裝置之方法中的階段之橫截面圖。參看圖4a，可在開口 115之側壁上形成潤濕層圖案125c。潤濕層圖案125c可暴 露第一絕緣夾層110之上表面且可暴露開口 115中之下部電 極120。舉例而言’可如上文結合圖2b所描述而形成潤濕 層125 ’其後’可利用CMP及/或另一触刻過程自第一絕緣 夾層110之上表面及開口 115中之下部電極120選擇性地移 Ϊ31461.doc -18- 200908224 除潤濕層125。 如上文所描述，自第—絕緣UUG之上表面移除潤濕 層125可允許完成之相變記憶體單元的總高度得以減小。 此外，自下部電極120移除潤濕層125可提高下部電極㈣ 與形成於其上之相變材料圖案130a之間的電導率。此外， ' 由於潤濕層125經選擇性地移除，故可將更厚之層及/或不 同材料用於潤濕層125。 參看圖4a及圖仆，可例如以與上文結合圖2c及圖所描 〇 述之方式相同的#式接著形成相變材料層130、上部電極 層140及覆蓋層145，其後，可使用回流過程填充可能存在 ;開口 11 5中之空隙1 35。參看圖4c，可例如以與上文結合 圖2 e及圖2 f所描述之方式相同的方式執行隨後之形成相變 材料圖案130a及相變記憶體單元之剩餘特徵的操作。 圖&至圖兄說明在一種製造根據第四實施例之相變記憶 體裝置之方法中的階段之橫截面圖。參看圖5&，可使用絕 '緣材料來形成第-絕緣夾層’該絕緣材料展現關於隨 J 後形成之相變材料層13〇的潤濕特性。因此，如圖5b中所 說明，可直接在第一絕緣夾層210上形成相變材料層13〇。 藉由避免使用結合第一實施例至第三實施例所描述之潤 /”’、層125，可用相變材料圖案13〇3填充開口 之全部容 積。此外，避免使用潤濕層i 25可關於沈積相變材料層丨3〇 之過程長·供更多靈活性（例如，由於開口 11 5中之潤濕層 125的存在有效地提供可更容易填充之更寬孔徑）。另外， 避免使用潤濕層125可關於用於相變材料層！ 3〇之材料提供 131461.doc -19- 200908224 更多靈活性（例如，藉由允許使用具有相對不良之ρν〇特 徵的相變材料，及/或允許進一步減小開口 115之寬度）。 參看圖5b，如上文結合圖2e所描述，可在相變材料層 13 0上形成上部電極層14〇及覆蓋層145。參看圖5〇，如上 文結合圖2d所描述，可使相變材料層13〇回流以填充任何 . 可能存在於開口 115中之空隙135。參看圖％，可圖案化相 變材料層130、上部電極層14〇及覆蓋層145以形成相變材 料圖案130a、上部電極i4〇a及覆蓋層圖案145a，其後，可 (Ί 例如以與上文結合圖2e及圖2f所描述之方式相同的方式形 成第二絕緣夾層150、導電插塞155及金屬線16〇。如圖％ 中所說明，相變材料圖案130a可位於開口 115中且位於第 絕緣夾層210之上表面上。相變材料圖案13〇&之寬度及/ 或縱橫比可與開口 115之寬度及/或縱橫比相同。 圖6a至圖6d說明在一種製造根據第五實施例之相變記憶 體裝置之方法中的階段之橫截面圖。參看圖以，可使用絕 緣材料來形成第一絕緣夾層210，該絕緣材料展現關於隨 J 後形成之相變材料層130的潤濕特性。因此，如圖6b中所 說月了直接在第一絕緣夾層210上形成相變材料層13〇。 如圖6b中所說明，可直接在相變材料層13〇上形成覆蓋 層145，其後可使相變材料層13〇回流。參看圖^，例如以 與上文結合圖3c所描述之方式相同的方式，可選擇性地移 除覆蓋層145及相變材料層130以形成相變材料圖案13〇b， 且可塗覆並圖案化上部電極層14 〇以形成上部電極丨4 〇 b。 可例如以與上文結合圖3c所描述之方式相同的方式接著形 131461.doc •20- 200908224 成第二絕緣夾層150及導電插塞155。可接著形成金屬線 160以接觸導電插塞155。如圖6d中所說明，相變材料圖案 130b可完全填充開口 115，.且可藉由在第一絕緣夾層21〇上 形成上部電極14〇b(亦即，在第一絕緣夾層21〇之上表面與 上部電極140b之間未插入相變材料圖案！ 3〇b)使相變單元 之總南度最小化。 已在本文中揭示了實例實施例，且儘管利用了特定術 S吾’但其僅在普通及描述意義上加以使用及理解，而非用 於限制目的。舉例而言，已描述了使相變材料層回流以減 小或消除空隙’其後圖案化該層的實施例。然而，將瞭 解’可圖案化相變材料層且接著使其回流。因此，一般技 術者將理解’可在不背離如以下申請專利範圍中所陳述的 本發明之精神及範疇的情況下作出各種形式及細節的改 變。 【圖式簡單說明】 圖1說明根據第一實施例之實例相變記憶體裝置； 圖2a至圖2f說明製造圖1中所說明之相變記憶體裝置之 方法中的階段之橫截面圖； 圖3 a至圖3 c說明製造根據第二實施例之相變記憶體襞置 之方法中的階段之橫截面圖； 圖4a至圖4c說明製造根據第三實施例之相變記憶體裝置 之方法中的階段之橫截面圖； 圖5a至圖5d說明製造根據第四實施例之相變記憶體裝置 之方法中的階段之橫截面圖； 131461.doc •21 - 200908224 圖6a至圖6d說明製造根據第五實施例之相變記憶體裝置 之方法中的階段之橫截面圖；及 圖7說明對在不同縱橫比之開口中的空隙形成之模擬的 結果。 【主要元件符號說明】 100 基板 110 第一絕緣夾層/第一層間絕緣層 115 開口 〇 120 下部電極 125 潤濕層 125a 潤濕層圖案 125b 潤濕層圖案 125c 潤濕層圖案 130 相變材料層 130' 經回流之相變材料層 130a 相變材料圖案 O 130b 相變材料圖案 135 空隙 140 上部電極層 140a 上部電極 140b 上部電極 145 覆蓋層 145a 覆蓋層圖案 150 第二絕緣夾層 131461.doc -22- 200908224 155 導電插塞 160 金屬線 210 第一絕緣夾層
131461.doc -23-

Claims (1)

  1. 200908224 十、申請專利範圍： !· 一種製造一相變記憶體裝置之方法，其包含： 在一第一層中形成一開口； 在忒開口中且在該第一層上形成一相變材料； T該相變材料加&至一足以使該帛Π中之該相變材料 .回抓的第一溫度，其中該第—溫度小於該相變材料之一 熔點；及 在將該相變材料加熱至該第一溫度之後，圖案化該相 Ο 變材料以在該開口中界定一相變元件。 月求項1之方法，其中該第一層在回流期間展現對該 相變材料之潤濕，且該相變材料直接形成於該第一層 上。 3 ·如咕求項1之方法，其進一步包含在沈積該相變材料之 前在該第一層上形成一潤濕層，該潤濕層接觸該相變材 料。 4.如5月求項3之方法’其中在該開口之側壁上形成該潤濕 〇 層’使得該潤濕層將該開口中之該相變材料與該第一層 分離。 . 5.如請求項4之方法，其中僅在該開口之側壁上形成該潤 濕層。 6.如請求項3之方法，其中該潤濕層包括Ti、TiC、TiN、 Tl〇、Sic、SiN、Ge、GeC、GeN、GeO、C、CN、 TlSl、TiSiC、TiSiN、TiSiO ' TiAl、TiAlC、TiAIN、 TiAlO、丁iw、TiWC、TiWN、TiWO、Ta、TaC、TaN、 131461.doc 200908224 TaO、Cr、CrC、CrN、CrO、Pt、PtC、PtN、PtO、Ir、 IrC、IrN或ir〇中之一或多者。 月长項6之方法，其_該潤濕層包括TiN或TiO中之一 或多者’且該相變材料包括GST。 8. 如叫求項1之方法，其進一步包含在將該相變材料加熱 至該第一溫度之前在該相變材料上形成至少一層。 9. 如明求項8之方法，其中形成該至少一層包括形成一覆 蓋層，該覆蓋層包括氮化物或氧化物中之一或多者。 ' 士月长項8之方法，其中形成該至少一層包括形成一電 極材料層。 11. 如吻求項1〇之方法，其中形成該至少一層包括在該電極 材料層上形成一覆蓋層，使得該電極材料層位於該相變 材料層與該覆蓋層之間。 12. 士明求項丨之方法，其中該第一溫度至少高達該相變材 料之一結晶溫度。 13·如μ求項12之方法’其中該相變材料之該結晶溫度對應 " 於在—相變記憶體裝置中將該相變材料轉換至一晶相時 加熱該相變材料所達到的一溫度。 14.如明求項12之方法，其中該相變材料為，該第—溫 度小於632 C，且該第一溫度為約45〇。匚或以上。 15· —種相變記憶體裝置，其包含： 第—絕緣層，其具有一位於其中之開口； 一位於該開口中之相變元件，該相變元件經由自我加 熱而在非晶系狀態與結晶狀態之間改變；及 131461.doc 200908224 第一電極及第二電極，其分別接觸該相變元件之底表 面及頂表面’其中一用於該相變元件之一相變材料的潤 濕材料與該相變元件接觸。 1 6’如吻求項1 5之裝置’其中用於該相變材料之該潤濕材料 係該第一絕緣層之部分。 1 7.如請求項1 5之裝置，其中： -满濕層安置於位於該第—絕緣層與該相變元件之間 的該開口之侧壁上，且 用於該相變材料之該潤濕材料係該潤濕層之部分。 18’如明求項15之|置’其中在該相變元件與該第―電極之 間的一接觸區域被限制於該相變元件之一下半部分。 19·如凊求項15之裝置，其中在該相變元件與該卜電極之 間的一接觸區域被限制於該相變元件之—底表面。 20·如請求項15之裝置，其中該潤濕材料界定該開口中之該 相變元件的—橫向範圍。 〇 131461.doc
TW097119410A 2007-08-01 2008-05-26 Phase change memory device and method of fabricating the same TW200908224A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070077510A KR20090013419A (ko) 2007-08-01 2007-08-01 상변화 기억 소자 및 그 형성 방법
US12/073,210 US20090035514A1 (en) 2007-08-01 2008-03-03 Phase change memory device and method of fabricating the same

Publications (1)

Publication Number Publication Date
TW200908224A true TW200908224A (en) 2009-02-16

Family

ID=40332107

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097119410A TW200908224A (en) 2007-08-01 2008-05-26 Phase change memory device and method of fabricating the same

Country Status (6)

Country Link
US (2) US20090035514A1 (zh)
JP (1) JP2009038379A (zh)
KR (1) KR20090013419A (zh)
CN (1) CN101359718A (zh)
DE (1) DE102008026889A1 (zh)
TW (1) TW200908224A (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499260B1 (ko) 2006-05-12 2015-03-05 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 상 변화 메모리 재료의 저온 증착
CN102352488B (zh) 2006-11-02 2016-04-06 诚实公司 对于金属薄膜的cvd/ald有用的锑及锗复合物
US8834968B2 (en) 2007-10-11 2014-09-16 Samsung Electronics Co., Ltd. Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device
KR101458953B1 (ko) 2007-10-11 2014-11-07 삼성전자주식회사 Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
JP5650880B2 (ja) 2007-10-31 2015-01-07 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 非晶質Ｇｅ／Ｔｅ蒸着方法
US20090215225A1 (en) 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
KR100953960B1 (ko) * 2008-03-28 2010-04-21 삼성전자주식회사 콘택 구조체, 이를 채택하는 반도체 소자 및 그 제조방법들
WO2009152108A2 (en) * 2008-06-10 2009-12-17 Advanced Technology Materials, Inc. GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRISTALLINITY
KR101525588B1 (ko) * 2008-09-30 2015-06-03 삼성전자주식회사 반도체 소자의 제조방법
US7785978B2 (en) 2009-02-04 2010-08-31 Micron Technology, Inc. Method of forming memory cell using gas cluster ion beams
KR101069655B1 (ko) 2009-02-26 2011-10-04 주식회사 하이닉스반도체 상변화 메모리 소자의 제조방법
KR20110015907A (ko) * 2009-08-10 2011-02-17 삼성전자주식회사 저항체를 이용한 멀티 레벨 메모리 장치
US8847195B2 (en) * 2009-12-24 2014-09-30 Micron Technology, Inc. Structures for resistance random access memory and methods of forming the same
KR101782844B1 (ko) * 2009-12-29 2017-10-10 삼성전자주식회사 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
US8017433B2 (en) * 2010-02-09 2011-09-13 International Business Machines Corporation Post deposition method for regrowth of crystalline phase change material
KR101163046B1 (ko) * 2010-07-08 2012-07-05 에스케이하이닉스 주식회사 상변화 메모리 소자의 제조 방법
CN102468434A (zh) * 2010-11-17 2012-05-23 中芯国际集成电路制造(北京)有限公司 相变存储器的制作方法
CN102468437B (zh) * 2010-11-19 2013-09-04 中芯国际集成电路制造(北京)有限公司 相变存储器的制作方法
KR101781483B1 (ko) 2010-12-03 2017-09-26 삼성전자 주식회사 가변 저항 메모리 소자의 형성 방법
CN102544355B (zh) * 2010-12-09 2014-12-24 中国科学院上海微系统与信息技术研究所 相变存储材料及其制备方法、具有相变存储材料的存储器及其制备方法
US8524599B2 (en) * 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US20130001499A1 (en) * 2011-06-28 2013-01-03 International Business Machines Corporation Compressive Structure for Enhancing Contact of Phase Change Material Memory Cells
KR101823500B1 (ko) * 2011-07-11 2018-01-31 삼성전자주식회사 상변화 메모리 장치의 제조 방법
JP2013055258A (ja) * 2011-09-05 2013-03-21 Ulvac Japan Ltd 相変化メモリの形成方法、及び相変化メモリの形成装置
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
CN103378288B (zh) * 2012-04-28 2015-01-21 中芯国际集成电路制造(上海)有限公司 相变存储器的形成方法
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
CN103682089A (zh) * 2012-09-11 2014-03-26 中国科学院上海微系统与信息技术研究所 高速、高密度、低功耗的相变存储器单元及制备方法
US9231197B2 (en) 2012-11-12 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Logic compatible RRAM structure and process
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US8916414B2 (en) * 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
CN104051619B (zh) * 2013-03-13 2017-07-04 旺宏电子股份有限公司 具有相变元件的存储器单元及其形成方法
JP6201151B2 (ja) * 2013-03-18 2017-09-27 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置及びその製造方法
US9147839B2 (en) * 2013-09-05 2015-09-29 Micron Technology, Inc. Memory cells with recessed electrode contacts
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
WO2016044821A1 (en) * 2014-09-19 2016-03-24 Children's Medical Center Corporation Apparatuses for cleaning catheter ports
US10485138B2 (en) * 2014-11-12 2019-11-19 Ge Aviation Systems Llc Heat sink assemblies for transient cooling
CN105261701B (zh) * 2015-09-09 2017-12-08 江苏时代全芯存储科技有限公司 制造相变化记忆体的方法
TWI625874B (zh) * 2015-11-05 2018-06-01 華邦電子股份有限公司 導電橋接式隨機存取記憶體
FR3076074A1 (fr) * 2017-12-21 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif traversant
JP6989553B2 (ja) * 2019-03-18 2022-01-05 株式会社東芝 抵抗変化型メモリ
US10741756B1 (en) 2019-05-29 2020-08-11 International Business Machines Corporation Phase change memory with a patterning scheme for tantalum nitride and silicon nitride layers
CN110707213B (zh) * 2019-11-21 2022-11-29 北京信息科技大学 一种具有高耐压自限流性能的阻变型选通器及制备方法
US11563173B2 (en) * 2020-01-07 2023-01-24 International Business Machines Corporation PCM cell with resistance drift correction
US11489113B2 (en) * 2020-04-17 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, memory cell and method of forming the same
CN113078625B (zh) * 2021-03-24 2023-02-17 重庆邮电大学 一种基于硫系化合物的浪涌保护阵列及制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011793A (en) * 1990-06-19 1991-04-30 Nihon Shinku Gijutsu Kabushiki Kaisha Vacuum deposition using pressurized reflow process
US6025220A (en) * 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
KR100279300B1 (ko) * 1998-05-11 2001-02-01 윤종용 금속 배선 연결 방법
US6576318B2 (en) * 2001-06-05 2003-06-10 Hewlett-Packard Development Company, L.P. Method to fabricate smooth-surfaced crystalline phase-change layer for atomic resolution storage device
EP1469532B1 (en) * 2003-04-16 2009-08-26 STMicroelectronics S.r.l. Self-aligned process for manufacturing a phase change memory cell and phase change memory cell thereby manufactured
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2005032855A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
KR100568109B1 (ko) * 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP2005244178A (ja) * 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
KR100612906B1 (ko) * 2004-08-02 2006-08-14 삼성전자주식회사 상변화 기억 소자의 형성 방법
US6972429B1 (en) * 2004-12-16 2005-12-06 Macronix International Co, Ltd. Chalcogenide random access memory and method of fabricating the same
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
US7476587B2 (en) * 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
KR20070077510A (ko) 2007-07-07 2007-07-26 김인식 쌀눈을 함유한 떡의 제조방법 및 그 제조방법에 의해구현된 쌀눈 떡

Also Published As

Publication number Publication date
US20110031461A1 (en) 2011-02-10
US20090035514A1 (en) 2009-02-05
DE102008026889A1 (de) 2009-02-05
CN101359718A (zh) 2009-02-04
KR20090013419A (ko) 2009-02-05
JP2009038379A (ja) 2009-02-19

Similar Documents

Publication Publication Date Title
TW200908224A (en) Phase change memory device and method of fabricating the same
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
TWI376032B (en) Phase change memory device and fabrications thereof
JP5649722B2 (ja) 抵抗変化型メモリセル構造および方法
US20130285000A1 (en) Semiconductor device and manufacturing method of the same
TWI514639B (zh) 用於形成窄垂直柱之方法及具有窄垂直柱之積體電路裝置
TW201735270A (zh) 半導體記憶體裝置及其製造方法
US8525144B2 (en) Programmable via devices
TW201014004A (en) Methods for forming electrodes in phase change memory devices
JP2010153868A (ja) 抵抗スイッチングメモリデバイスの製造方法およびそのデバイス
TW201234529A (en) Method for forming a self-aligned bit line for PCRAM and a self-aligned etch back process
JP2008182234A (ja) 相変化記憶素子およびその形成方法
WO2012041085A1 (zh) 一种具有低k介质绝热材料的相变存储器结构及制备方法
US8921820B2 (en) Phase change memory cell with large electrode contact area
US7923714B2 (en) Phase change memory cell structures and methods for manufacturing the same
US7910908B2 (en) Phase change memory device in which a phase change layer is stably formed and prevented from lifting and method for manufacturing the same
TWI252563B (en) Phase change memory cell and method of its manufacture
KR100650752B1 (ko) 상변환 기억 소자 및 그의 제조방법
JP2024510884A (ja) 相変化メモリ
TW200834882A (en) Phase-change memory and fabrication method thereof
TWI355072B (en) Phase-change memory devices and methods for fabric
US20200373483A1 (en) Phase change memory and method of fabricating the same
US20090111263A1 (en) Method of Forming Programmable Via Devices
US10833267B2 (en) Structure and method to form phase change memory cell with self- align top electrode contact
CN108123035B (zh) 相变化记忆体